CN100365782C - 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件 - Google Patents

开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件 Download PDF

Info

Publication number
CN100365782C
CN100365782C CNB031369448A CN03136944A CN100365782C CN 100365782 C CN100365782 C CN 100365782C CN B031369448 A CNB031369448 A CN B031369448A CN 03136944 A CN03136944 A CN 03136944A CN 100365782 C CN100365782 C CN 100365782C
Authority
CN
China
Prior art keywords
layer
chip
hole
zone
welding flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031369448A
Other languages
English (en)
Other versions
CN1549319A (zh
Inventor
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB031369448A priority Critical patent/CN100365782C/zh
Publication of CN1549319A publication Critical patent/CN1549319A/zh
Application granted granted Critical
Publication of CN100365782C publication Critical patent/CN100365782C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Led Device Packages (AREA)
  • Wire Bonding (AREA)

Abstract

一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件包括：具有一贯贯穿孔的基板，一表面上定义多个焊线部与植球部，及位于该焊线部通孔一侧的预定外露区域；接置在该基板并覆盖该通孔的芯片；敷设在该基板上外露出植球部的拒焊剂层，在该通孔周围形成一开口，外露出该通孔、该多个焊线部与该预定外露区域；穿过该通孔以电性连接该芯片与该焊线部的多条焊线；以及包覆该芯片与焊线的封装胶体，其中，该预定外露区域会在封胶工序中形成该封装胶体的狭窄信道，令该封装胶体敷盖在该预定外露区域上，不致溢胶到植球部，可改善该封装件的电性连接品质与表面平整度。

Description

开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件
技术领域
本发明是关于一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，特别是关于一种有益于其电性连接品质的可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件。
背景技术
开窗型球栅列阵(Windows Ball Grid Array)半导体封装件是在所使用的基板开设至少一贯穿该基板的通孔，供芯片以覆盖该通孔的方式接置在该基板的一表面上，并借穿过该通孔中的焊线，电性连接该芯片与基板，且在基板的另一相对表面上植设多个焊球，从而使芯片与外界的电子组件连接，因此，即可借此一设计而令中央焊垫型(Central-Pad Type)芯片缩短其焊线长度，降低传输阻抗，进而可提升其电性品质及降低整体封装件的厚度。
这种现有开窗型球栅列阵封装结构是如图5A所示，使用一具有上、下表面81、82的基板80，在该基板80上开设一贯穿该基板80的通孔83，并在该基板的下表面82的导电迹线层预设多个焊线位置84与植球位置85，供一芯片86以其作用表面86a(Active Surface)朝下，接置在该基板的上表面81上，并封盖住该通孔83的一端，使该芯片86上预设的焊垫87外露在该通孔83中，使多条焊线88穿过该通孔83，将该芯片86上的焊垫87电性连接至该基板下表面82上的对应焊线位置84，接着，还在该基板的上、下表面81、82分别形成一第一封装胶体90与第二封装胶体91，令该第一封装胶体90包覆该芯片86，令该第二封装胶体91填满该通孔83并包覆该焊线88，最后，还在该下表面82上未被该封装胶体91包覆的植球位置85上，植设多个焊球92，使该焊球92作为输入/输出(I/O)端而将该芯片86电性连接至外界的印刷电路板，例如美国专利第6,048,755号案、第6,190,943号案、第6,218,731号案与第6,326,700号案等现有技术，均是提出开窗型球栅列阵封装件的相关结构与制法，解决现有封装件的电性或尺寸限制。
该开窗型球栅列阵封装件虽有上述优点，因其特殊工序也衍生了其它优良率上的难题，这是由于此类封装件在封胶工序时，由于需要形成用以包覆该焊线88的第二封装胶体91，故在此上下两侧封胶工序中，其模具组的下模具94势必需形成一模穴94a，以形成该第二封装胶体91的预定形状，而不是如其它球栅阵列(BGA)封装件的封胶工序中所使用的具有平坦接触表面的下模具；因此，如图5B所示，当其进行模压封胶工序时，是将布设有芯片86与焊线88的基板80置于一封装模具95中，当一环氧树脂(Epoxy)材料注入模具95中时，可填充在其上模具93的上模穴93a中，而形成用以包覆芯片86的第一封装胶体90，且填充在其下模具94的下模穴94a中而形成用以包覆焊线88的第二封装胶体91；然而，该上、下模具93、94由于受限于封装件的设计，故其模穴尺寸(Cavity Size)与夹压(Clamp)位置势必有所差异，将如图所示产生上模穴93a覆盖基板80的面积大于下模穴94a的情况，此时该基板下表面82上邻接该第二封装胶体91的未夹压(NC，Non-Clamping)区域，由于并未承受该上模具93的夹压力，而仅承受该下模具94向上的夹压，在该区域中产生未密合夹固的情形时，进而在注入树脂材料后，导致形成该第二封装胶体91的树脂溢胶(Flash)至基板下表面82，如图5C的剖视图与5D的底视图(5C是自5D的B-B方向所视)，这一溢胶污染现象不但降低该封装件的表面平整度与外形美观，同时更可能污染该下表面82上预定的植球位置85，导致焊球92无法完整地焊接至基板80，从而影响该封装件的电性连接品质。
因此，对于上述美国专利或其它现有技术而言，假若无法有效解决该开窗型球栅列阵封装件的溢胶问题，势将严重影响其组件的电性品质，会降低这类封装件的电性传输品质，无法满足其改良初衷，也令最初的设计意途大打折扣。
综上所述，如何开发出一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法，以提升其电性连接品质，同时兼顾该封装件的表面平整度及干净外观，确是该领域需迫切面对的课题。
发明内容
为克服上述现有技术的缺点，本发明的目的在于提供一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，使其电性连接效果得到有效提升。
本发明的又一目的在于提供一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，能改善该封装件的表面平整度。
本发明的另一目的在于提供一种可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，令该封装件具有较干净的外观。
为达到上述及其它目的，本发明所提供的可防止溢胶的开窗型球栅列阵半导体封装件制法包括：制备一芯层，具有一第一表面与一相对的第二表面、且具有一贯穿该芯层的通孔，并在该第二表面上定义出多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；在该第二表面上敷设一拒焊剂层，并外露出该多个植球部，同时，在该通孔周围形成一开口以外露出该通孔、该多个焊线部与该预定外露区域；制备至少一芯片，以将该芯片接置在该芯层的第一表面并覆盖该通孔的一端，令该芯片部份外露在该通孔中；形成多条穿过该通孔的焊线，以电性连接该芯片与该焊线部；进行一封胶工序，在该芯层的第一表面上形成第一封装胶体包覆该芯片，在该芯层的第二表面上形成第二封装胶体包覆该焊线，且该拒焊剂层开口的宽度略大于用以形成第二封装胶体的模具的模穴宽度，其中，该预定外露区域将在该封胶工序中形成该第二封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义；以及植设多个焊球于该植球部上。
利用本发明的制法制成的可防止溢胶的开窗型球栅列阵半导体封装件包括：具有一第一表面与一相对的第二表面的芯层，具有一贯穿该芯层的通孔，其中，该第二表面上是定义有多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；至少一芯片，是接置在该芯层的第一表面并覆盖该通孔的一端，而令该芯片部份外露于该通孔中；敷设在该芯层的第二表面上的拒焊剂层，且外露出该多个植球部，并在该通孔周围形成一开口以外露出该通孔、该多个焊线部与该预定外露区域；穿过该通孔以电性连接该芯片与该焊线部的多条焊线；封装胶体，是在该芯层的第一表面上形成第一封装胶体以包覆该芯片，并在该芯层的第二表面上形成第二封装胶体以包覆该焊线且敷盖在该预定外露区域上，且该拒焊剂层开口的宽度略大于用以形成第二封装胶体的模具的模穴宽度，其中，该预定外露区域将形成该第二封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义；以及植设在该植球部上的多个焊球。
同时，本发明提出的用于上述开窗型球栅列阵半导体封装件的芯片承载件包括：具有一第一表面与一相对的第二表面的芯层，有一贯穿该芯层的通孔；敷设在该芯层的第二表面上的导电迹线层，且是定义有多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；以及敷设在该导电迹线层上的拒焊剂层，可令该多个植球部外露出该拒焊剂层外，同时，该拒焊剂层形成一开口以外露出该通孔、该多个焊线部与该预定外露区域，且该拒焊剂层开口的宽度略大于用以形成包覆该通孔、焊线部及预定外露区域的封装胶体的模具的模穴宽度，其中，该预定外露区域将形成该封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义。
上述预定外露区域的宽度是在0.2至0.8毫米之间，并以0.4毫米(mm)为最佳，且是邻接于该焊线部，以借由该设计，令该拒焊剂层的开口宽度略大于用以形成该第二封装胶体的模具的模穴宽度，因此，该预定外露区域会在封胶工序中，形成该拒焊剂层边缘与该模穴边缘间的距离间隔，借由该模具的表面被围置成该第二封装胶体的狭窄流道，且该流道的长度即为该预定外露区域的宽度。
因此当该封装件进行封胶工序，注入封装胶体时，该第二封装胶体将填充在该模穴中以包覆该多条焊线，并将流入该流道中以填满该流道，此时，由于该封装胶体是一低雷诺数(Reynolds Number)的粘性流体，故当其进入一口径急据缩小的狭窄流道时，根据流体力学的理论，此时该粘性流体的粘度将上升使流速减缓，并造成其能量散逸，令流入该狭窄流道中的第二封装胶体停滞在该流道中，不致溢流进入该拒焊剂层与该模具表面间的压合间隙，可避免现有的溢胶污染问题。
因此，本发明所提出的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，是借由该预定外露区域的设计，令其与模具间形成一封胶流道，使该第二封装胶体除完整充填在该通孔中并包覆该多条焊线外，还借由对该狭窄流道的充填，敷盖在该预定外露区域上、且形成高度约等于该拒焊剂层的平面，进而可避免胶体溢胶至该植球部而影响电性连接的相关问题，能改善该封装件的表面平整度，令该封装件具有较干净的外观。
附图说明
图1是本发明的开窗型球栅列阵半导体封装件的较佳实施例剖视图；
图2A是本发明的半导体封装件在封胶工序前的剖视图；
图2B是本发明的半导体封装件在封胶工序前的底视图；
图3是本发明的半导体封装件在进行封胶工序时的剖视图；
图4A至图4F是本发明的半导体封装件的制法流程图；
图5A是现有开窗型球栅列阵半导体封装件的剖视图；
图5B是现有开窗型球栅列阵半导体封装件在进行封胶工序时的剖视图；
图5C是现有开窗型球栅列阵半导体封装件在封胶工序中产生溢胶现象的剖视图；以及
图5D是现有开窗型球栅列阵半导体封装件在封胶工序中产生溢胶现象的底视图。
具体实施方式
实施例
图1所示即为本发明的可防止溢胶开窗型球栅列阵半导体封装件的较佳实施例剖视图，它包括一具有第一表面11与相对的第二表面12的基板芯层10(以下简称基板)，接置在该基板10上且具有一作用表面21与非作用表面22的芯片20，形成在该基板的第一表面11与第二表面12上的封装胶体31、32，以及植接在该基板第二表面12上的多个焊球50；其中，该基板10的中央具有一贯穿该基板10的通孔13，且该第二表面12上的导电迹线(Trace)层40定义有多个焊线部41与植球部42，令该多个焊线部41分布在该通孔13的周围，令该植球部42数组排列在该通孔13的两侧以植接多个焊球50，同时，该芯片20是以其作用表面21接置在该基板的第一表面11、并覆盖住该通孔13的一端，令该作用表面21上的电性区23外露于该通孔13之中，并以多条焊线45穿过该通孔13而电性连接该芯片的电性区23与该导电迹线层40上的焊线部41，此外，该形成在第一表面11上的第一封装胶体31是用以包覆该芯片20，该形成于第二表面12上、且较少量的第二封装胶体32则用以包覆该焊线45，并使未受该第二封装胶体32包覆的多个植球部42植接相对应的多个焊球50。
上述基板10的第一表面11与第二表面12上，是如图所示分别敷设有一第一拒焊剂(Solder Mask)层43与一第二拒焊剂层44，其中，该芯片20是接置在该第一拒焊剂层43之上，令该第一封装胶体31完全包覆该芯片20与该第一拒焊剂层43，该第二拒焊剂层44是敷设在该导电迹线层40上，形成有多个数组式开孔以外露出该多个植球部42，并可用以植接相对应的焊球50，此外，该第二拒焊剂层44另在其中央位置形成有一开口44a，外露出该基板的通孔13及布设在该通孔13周围的焊线部41，且该开口44a的宽度S1与面积，要略大于用以形成该第二封装胶体32的下模穴73(见图3)的宽度S2与面积。
该第二拒焊剂层44形成的开口44a的尺寸设计，即为本发明的特征所在，如图2A、图2B所示，它是该封装件1尚未进行封胶工序的剖视图与底视图(图2A是自图2B的A-A方向所视)，相较于图5B的现有技术，可知本发明设计的第二拒焊剂层开口44a宽度S1比现有封装件的开口要大，使该对应于基板通孔13位置的开口44a，除可外露出该导电迹线层40边缘的焊线部41外，还可分别外露出该焊线部41两侧额外的第二表面12与部份导电迹线层40，令该第二拒焊剂层44的边缘与该焊线部41之间有一预定距离w，即如图所示外露出该第二表面12与导电迹线层40上的预定外露区域60；其中，该预定外露区域60的宽度w大约可设计在0.2至0.8毫米(mm)之间，并以0.4毫米(mm)为最佳，此一宽度w即为上述该第二拒焊剂层44边缘与该焊线部41间的预留距离，使该第二拒焊剂层44形成的开口44a具有相当于该基板通孔13、该两侧焊线部41及该两侧预定外露区域60的宽度总合的宽度S1。
因此，该预定外露区域60的设计即可用以防止该基板第二表面12上的溢胶污染问题。如图3所示，当该封装件1进行封胶工序而令该上、下模具70、71夹置住该基板10时，此时该上、下模具的模穴边缘72a、73a虽然并未对齐，会使该基板的第二表面12的未夹压(NC)区域出现未密合状况，只是该用以形成第二封装胶体32的下模穴边缘73a将如图所示，大略贴齐在该焊线部41的位置。因此，上述的预定外露区域60将借由该下模具的表面71a，借其模穴边缘73a被区隔成一狭窄短信道61，进而可在注胶时形成该第二封装胶体32的流道61，该流道61的尺寸大小是由该导电迹线层40(或基板第二表面12)、该第二拒焊剂层44与该下模具的表面71a所定义而出，其流道61的长度w即约略等于上述预定外露区域60的宽度w，约在0.2至0.8毫米(mm)之间，并以0.4毫米(mm)为最佳，而其高度h则相当于该第二拒焊剂层44的厚度h，约在0.02至0.03毫米(mm)之间。
因此，借由在封胶工序中形成的狭窄流道61的设计，当该由热塑性或热固性树脂组成的第二封装胶体32，经由注胶流入该下模具71的模穴73时，诸如聚碳酸酯(Polycarbonate Ester)、丙烯酸树脂、聚氯化甲烯或聚酯类(Polyester)等树脂的胶体材料，将是呈一低雷诺数的粘性流体，当其填充而包覆该焊线45，并进入该狭窄流道61时，由于该流道61相较于该模穴73是一口径急据缩小的信道，根据流体力学的理论，此时该粘性流体的粘度会上升使流速减缓，并造成能量的散逸，因此，该流入狭窄流道61中的封装胶体32将近乎停滞于该流道61中，不致溢流入该第二拒焊剂层44与该下模具表面71a间的压合间隙中，自然也不致在该植球部42的周围产生溢胶污染的问题。
当完成上述封胶工序与植球步骤后，该封装结构即成为如图1所示的开窗型球栅列阵半导体封装件1，由图中可看出，当上述上、下模具70、71脱模移开后，该狭窄流道61内会填满该第二封装胶体32，且其填充表面33将依该下模具的表面71a而近乎对齐于该第二拒焊剂层44，因此，相较于图5C所示产生溢胶的现有半导体封装件，本发明所填充的第二封装胶体32，会包覆该多条焊线45且敷盖在该预定外露区域60上，并在该敷盖平面33的边缘形成与该下模具的模穴73形状相符的转折角。此时，该第二拒焊剂层44上将不致有溢流的第二封装胶体32。
本发明的开窗型球栅列阵半导体封装件1的制法是如图4A至图4F所示，其步骤包括：先如图4A所示制备一基板10，它具有一第一表面11与一相对的第二表面12，且其中央具有一贯穿该基板10的通孔13；还如图4B所示，在该第二表面12上敷设一图案化的导电迹线层40，并依线路的布局，定义出多个呈数组排列的植球部42、布设在该通孔13两侧的焊线部41以及位于该焊线部41相对于该通孔13的一侧的预定外露区域60，再分别在该第一表面11与导电迹线层40上敷设一第一拒焊剂层43与第二拒焊剂层44，并令该第一拒焊剂层43形成一开口而外露出该基板10的通孔13，令该第二拒焊剂层44外露出该多个预设的植球部42，同时，使该第二拒焊剂层44在该通孔13周围形成一开口44a，以外露出该通孔13、该多个焊线部41与该预定外露区域60；接着，如图4C，制备一芯片20，将其作用表面21朝下接置在该基板10的第一表面11上、并覆盖住该通孔13的一端，令该作用表面21上的电性区23外露在该通孔13中；再如图4D所示，形成多条穿过该通孔13的焊线45，以电性连接该芯片20的电性区23与其所对应的焊线部41；图4E所示即为本制法中的封胶工序，它是以图标的上、下模具70、71夹置该基板10，令该芯片20与该第一拒焊剂层43容设在该上模具70的模穴72中，令该焊线45容设在该下模具71的模穴73中，并注入一封装胶体31、32，令形成在该第一表面11上的第一封装胶体31包覆该芯片20，令形成在该第二表面12上的第二封装胶体32包覆该焊线45，其中，该预定外露区域60将借由该下模具的表面71a与该导电迹线层40而形成一狭窄流道61，令该第二封装胶体32流入该流道61后会粘滞于其中；最后，当上述封胶工序完成且该封装胶体31、32均已固化之后，即可如图4F所示，进行脱模并在其所对应的植球部42上植设多个焊球50，并如图所示，在该预定外露区域60上形成敷盖的第二封装胶体32，成为一可防止溢胶的开窗型球栅列阵半导体封装件1。
因此，本发明是利用敷设该第二拒焊剂层44时，借由预先的设计，使其较现有技术额外地外露出一具有预定尺寸的外露区域60，可在后续封胶工序中形成一狭窄流道61，避免封装胶体32因上、下模具70、71的夹压位置不同而溢胶至该植球部42上，只是该预定外露区域60与狭窄流道61的位置或尺寸并非仅如上述实施例所示，也可改变该第二拒焊剂层44的开口44a以变化其设计区域。例如令该开口44a的边缘为波浪形的非直线边缘，仅需令该第二拒焊剂层44的开口44a宽度S1略大于该下模具的模穴73宽度S2，使该第二拒焊剂层44的边缘与该下模具71的模穴边缘73a具有一距离间隔w，可在该封胶工序中围置成一狭窄流道61即可。
综上所述，本发明的可防止溢胶的开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件，确实具有避免溢胶污染的功效，可提升其电性连接与传输品质，同时兼可顾及该封装件的表面平整度与干净的外观，充分解决现有封装件及制法的问题。

Claims (23)

1.一种开窗型球栅列阵半导体封装件的制法，其特征在于，该步骤包括：
制备一芯层，具有一第一表面与一相对的第二表面，且具有一贯穿该芯层的通孔，并在该第二表面上定义出多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；
在该第二表面上敷设一拒焊剂层，并令该多个植球部外露出该拒焊剂层外，同时，该拒焊剂层形成一开口，外露出该通孔、该多个焊线部与该预定外露区域；
制备至少一芯片，将该芯片接置在该芯层的第一表面并覆盖该通孔的一端，令该芯片部份外露在该通孔中；
形成多条穿过该通孔的焊线，以电性连接该芯片与该焊线部；
进行一封胶工序，以在该芯层的第一表面上形成包覆该芯片的第一封装胶体，在该芯层的第二表面上形成包覆该焊线的第二封装胶体，且该拒焊剂层开口的宽度略大于用以形成第二封装胶体的模具的模穴宽度，其中，该预定外露区域将在该封胶工序中形成该第二封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义；以及
在该植球部上植设多个焊球。
2.如权利要求1所述的制法，其特征在于，该预定外露区域的宽度是在0.2至0.8毫米之间。
3.如权利要求1所述的制法，其特征在于，该预定外露区域的宽度是以0.4毫米为最佳。
4.如权利要求1所述的制法，其特征在于，该预定外露区域是邻接于该焊线部。
5.如权利要求1所述的制法，其特征在于，该第二封装胶体是可填充在该狭窄流道中，而令该预定外露区域上所敷盖的第二封装胶体厚度约等于该拒焊剂层的厚度。
6.如权利要求1所述的制法，其特征在于，该制法还包括在该芯层的第二表面与该拒焊剂层间敷设一图案化的导电迹线层。
7.如权利要求1所述的制法，其特征在于，该制法还包括在该芯层的第一表面与该芯片间敷设一拒焊剂层。
8.如权利要求1所述的制法，其特征在于，该芯片是以其作用表面接置在该芯层的第一表面上。
9.一种开窗型球栅列阵半导体封装件，其特征在于，该半导体封装件包括：
芯层，具有一第一表面与一相对的第二表面、且具有一贯穿该芯层的通孔，其中，该第二表面上定义有多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；
至少一芯片，接置在该芯层的第一表面并覆盖该通孔的一端，而令该芯片部份外露于该通孔中；
拒焊剂层，敷设在该芯层的第二表面上，令该多个植球部外露出该拒焊剂层外，同时，该拒焊剂层形成一开口以外露出该通孔、该多个焊线部与该预定外露区域；
多条焊线，穿过该通孔以电性连接该芯片与该焊线部；
封装胶体，在该芯层的第一表面上形成第一封装胶体以包覆该芯片，并在该芯层的第二表面上形成第二封装胶体以包覆该焊线、且敷盖在该预定外露区域上，且该拒焊剂层开口的宽度略大于用以形成第二封装胶体的模具的模穴宽度，其中，该预定外露区域将形成该第二封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义；以及
多个焊球，植设在该植球部上。
10.如权利要求9所述的半导体封装件，其特征在于，该预定外露区域的宽度是在0.2至0.8毫米之间。
11.如权利要求9所述的半导体封装件，其特征在于，该预定外露区域的宽度是以0.4毫米为最佳。
12.如权利要求9所述的半导体封装件，其特征在于，该预定外露区域是邻接在该焊线部。
13.如权利要求9所述的半导体封装件，其特征在于，该预定外露区域上敷盖的第二封装胶体厚度是约等于该拒焊剂层的厚度。
14.如权利要求9所述的半导体封装件，其特征在于，该半导体封装件还包括敷设在该芯层的第二表面与该拒焊剂层间的图案化导电迹线层。
15.如权利要求9所述的半导体封装件，其特征在于，该半导体封装件还包括敷设在该芯层的第一表面与该芯片间的拒焊剂层。
16.如权利要求9所述的半导体封装件，其特征在于，该芯片是以其作用表面接置在该芯层的第一表面上。
17.一种用于开窗型球栅列阵半导体封装件的芯片承载件，其特征在于，该芯片承载件包括：
芯层，具有一第一表面与一相对的第二表面、且具有一贯穿该芯层的通孔；
导电迹线层，敷设在该芯层的第二表面上、且是定义有多个焊线部与植球部，以及位于该焊线部相对于该通孔的一侧的预定外露区域；以及
拒焊剂层，敷设在该导电迹线层上，令该多个植球部外露出该拒焊剂层外，同时，该拒焊剂层形成一开口，以外露出该通孔、该多个焊线部与该预定外露区域，且该拒焊剂层开口的宽度略大于用以形成包覆该通孔、焊线部及预定外露区域的封装胶体的模具的模穴宽度，其中，该预定外露区域将形成该封装胶体的狭窄流道，该流道尺寸是由芯层第二表面、拒焊剂层与模具表面所定义。
18.如权利要求17所述的芯片承载件，其特征在于，该芯片承载件是一基板。
19.如权利要求17所述的芯片承载件，其特征在于，该预定外露区域的宽度是在0.2至0.8毫米之间。
20.如权利要求17所述的芯片承载件，其特征在于，该预定外露区域的宽度是以0.4毫米为最佳。
21.如权利要求17所述的芯片承载件，其特征在于，该预定外露区域是邻接在该焊线部。
22.如权利要求17所述的芯片承载件，其特征在于，该芯片承载件还包括敷设在该芯层的第二表面与该拒焊剂层间的图案化导电迹线层。
23.如权利要求17所述的芯片承载件，其特征在于，该芯片承载件还包括敷设在该芯层的第一表面上的拒焊剂层。
CNB031369448A 2003-05-23 2003-05-23 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件 Expired - Lifetime CN100365782C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031369448A CN100365782C (zh) 2003-05-23 2003-05-23 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031369448A CN100365782C (zh) 2003-05-23 2003-05-23 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件

Publications (2)

Publication Number Publication Date
CN1549319A CN1549319A (zh) 2004-11-24
CN100365782C true CN100365782C (zh) 2008-01-30

Family

ID=34323456

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031369448A Expired - Lifetime CN100365782C (zh) 2003-05-23 2003-05-23 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件

Country Status (1)

Country Link
CN (1) CN100365782C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416808C (zh) * 2005-09-15 2008-09-03 南茂科技股份有限公司 不具核心介电层的芯片封装体及其堆叠型芯片封装结构
CN100421243C (zh) * 2005-10-31 2008-09-24 南茂科技股份有限公司 泛用型芯片封装结构
CN100463157C (zh) * 2006-07-10 2009-02-18 南茂科技股份有限公司 防止粘晶胶污染芯片焊垫的封装构造及其基板
CN101350335B (zh) * 2007-07-19 2010-06-02 矽品精密工业股份有限公司 开窗型球栅阵列半导体封装件及其应用的网板结构
CN101419953B (zh) * 2007-10-23 2010-09-08 南茂科技股份有限公司 用于一封装装置的接合结构
CN101894813B (zh) * 2009-05-22 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US20110298139A1 (en) * 2010-06-04 2011-12-08 Yi-Shao Lai Semiconductor Package
US20130341807A1 (en) * 2012-06-25 2013-12-26 Po-Chun Lin Semiconductor package structure
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN107706158B (zh) * 2017-11-14 2023-11-03 长鑫存储技术有限公司 半导体封装结构及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area

Also Published As

Publication number Publication date
CN1549319A (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
CN103582946B (zh) 具有到封装表面的线键合的封装堆叠组件
US5652463A (en) Transfer modlded electronic package having a passage means
US5776512A (en) Apparatus for encapsulating electronic packages
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
US6104085A (en) Semiconductor device and method of producing the same
DE69932268T2 (de) Halbleiteranordnung aus vergossenem Kunststoff und Verfahren zu Ihrer Herstellung
CN100365782C (zh) 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件
CN103325779A (zh) 制造微电子封装的方法
CN101256965A (zh) 嵌埋半导体芯片的结构及其制法
CN104347533A (zh) 半导体封装件及其制造方法
KR20010060304A (ko) 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법
CN108496250A (zh) 多芯片组件的制造
JP2870533B1 (ja) 半導体装置およびその製造方法
CN111261595A (zh) 一种无基岛框架封装结构及其制备方法
CN202940226U (zh) 封装基板
JP4872605B2 (ja) 半導体装置の製造方法
US20210366865A1 (en) Electronic device including electrical connections on an encapsulation block
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
US6818476B2 (en) Insert-moldable heat spreader, semiconductor device using same, and method for manufacturing such semiconductor device
CN102931165B (zh) 封装基板的制造方法
JPH08181166A (ja) プリント配線板
CN109786273A (zh) 集成电路结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080130