CN101894813B - 半导体封装构造及其制造方法 - Google Patents

半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN101894813B
CN101894813B CN200910202940A CN200910202940A CN101894813B CN 101894813 B CN101894813 B CN 101894813B CN 200910202940 A CN200910202940 A CN 200910202940A CN 200910202940 A CN200910202940 A CN 200910202940A CN 101894813 B CN101894813 B CN 101894813B
Authority
CN
China
Prior art keywords
substrate
connection pad
electrical contact
adhesive body
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910202940A
Other languages
English (en)
Other versions
CN101894813A (zh
Inventor
郑宏祥
黄志亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910202940A priority Critical patent/CN101894813B/zh
Publication of CN101894813A publication Critical patent/CN101894813A/zh
Application granted granted Critical
Publication of CN101894813B publication Critical patent/CN101894813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

一种半导体封装构造及其制造方法，该半导体封装构造包括基板、芯片、多个焊线、封胶体和导电金属层。基板具有第一表面和第二表面，该第二表面与第一表面相对设置，基板包括多个电性接点，该多个电性接点位于第一表面。芯片设置于基板的第二表面。多个焊线用以将芯片电连接于基板。封胶体用以包封焊线，覆盖基板的第一表面，并裸露电性接点。导电金属层设置于封胶体的表面，并电连接于电性接点。本发明的半导体封装构造的焊线内所传递的信号与封胶体表面的导电金属层的接地参考面或电源参考面之间具有较近的距离，因此可以有效地对在半导体封装构造的焊线内所传递的高速信号布线进行阻抗匹配，以提升能源效益。

Description

半导体封装构造及其制造方法
技术领域
本发明涉及一种半导体封装构造及其制造方法，更具体地说，涉及一种半导体封装构造，其中导电金属层设置于封胶体的表面，并电连接于电性接点。 
背景技术
参考图1，凹槽向下(cavity down)型的封装构造(如wBGA(窗型闸球阵列封装)封装构造10)已被大量应用于高速内存组件的封装上。wBGA封装构造10包括基板20。芯片30设置于基板20的表面。多个焊线12用以将芯片30电连接于基板20。封胶体14用以包封焊线12。基于成本的考虑，wBGA封装构造10的基板20都是采用单层板。阻抗匹配(Impedancematching)是微波电子学中的一部分技术内容，主要应用于传输线内，来达成所有高速的信号都能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。在高速信号传输的设计中，阻抗的匹配与否关系到信号的质量优劣。然而，当wBGA封装构造10被焊接在印刷电路板(PCB)50后，wBGA封装构造10的焊线12内所传递的信号与印刷电路板50表面的接地参考面52之间具有较远的距离D1，因此难以对在wBGA封装构造10的焊线12内所传递的高速信号布线(layout)进行阻抗匹配。 
发明内容
有鉴于此，便有需要提出一种半导体封装构造，以解决上述问题。 
本发明提供一种半导体封装构造，该半导体封装构造包括基板、芯片、多个焊线、封胶体和导电金属层。基板具有第一表面和第二表面，该第二表 面与所述第一表面相对设置，所述基板包括多个电性接点，该多个电性接点位于所述第一表面。所述芯片设置于所述基板的第二表面。多个焊线用以将所述芯片电连接于所述基板。所述封胶体用以包封所述焊线，覆盖所述基板的第一表面，并裸露所述电性接点。所述导电金属层设置于所述封胶体的表面，并电连接于所述电性接点。 
本发明还提供一种半导体封装构造制造方法，包括下列步骤：提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面；将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；通过多个焊线将所述芯片电连接于所述基板的第一接垫；通过第一封胶体包封所述焊线；将多个焊球形成于所述第二接垫的表面，从而使所述焊球和第二接垫组合成电性接点；通过第二封胶体覆盖所述基板的第一表面、所述第一封胶体和所述电性接点；将所述电性接点和所述第二封胶体减少厚度，从而使所述第二封胶体裸露所述电性接点，且所述电性接点与所述第二封胶体齐平；以及将导电金属层形成于所述第二封胶体的表面，并使所述导电金属层电连接于所述电性接点。 
本发明还提供一种半导体封装构造制造方法，包括下列步骤：提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面；将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；通过多个焊线将所述芯片电连接于所述基板的第一接垫；将多个焊球形成于所述第二接垫的表面，从而使所述焊球和第二接垫组合成电性接点；通过封胶体包封所述焊线，并覆盖所述基板的第一表面和所述电性接点；将所述电性 接点和所述封胶体减少厚度，从而使所述封胶体裸露所述电性接点，且所述电性接点与所述封胶体齐平；以及将导电金属层形成于所述封胶体的表面，并使所述导电金属层电连接于所述电性接点。 
本发明还提供一种半导体封装构造制造方法，包括下列步骤：提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面；将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；通过多个焊线将所述芯片电连接于所述基板的第一接垫；通过封胶体包封所述焊线，并覆盖所述基板的第一表面；将所述封胶体形成有多个开孔，该多个开孔对应于所述基板的第二接垫，并裸露所述基板的第二接垫；将多个焊球形成于所述第二接垫的表面，并位于所述封胶体的开口内，从而使所述焊球和第二接垫组合成电性接点，该电性接点突出于所述封胶体之外；以及将导电金属层形成于所述封胶体的表面，并使所述导电金属层电连接于所述电性接点。 
与现有技术相比，本发明的半导体封装构造的焊线内所传递的信号与封胶体表面的导电金属层的接地参考面或电源参考面之间确实具有较近的距离，因此可以有效地对在半导体封装构造的焊线内所传递的高速信号布线(layout)进行阻抗匹配，信号并达成所有高速的信号都能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。更为重要的是，本发明的半导体封装构造的焊线内所传递的信号，信号无需通过印刷电路板上的接地参考面或电源参考面而对在半导体封装构造的焊线内所传递的高速信号布线进行阻抗匹配。 
附图说明
为了让本发明的上述和其它目的、特征和优点更为明显，下文特举本发明的实施方式，并配合所附图示，作详细说明如下。 
图1为现有的凹槽向下(cavity down)型的封装构造的剖面示意图，其显示封装构造被焊在印刷电路板； 
图2为本发明一种实施方式的半导体封装构造的剖面示意图； 
图3为本发明另一种实施方式的半导体封装构造的剖面示意图； 
图4为图2的半导体封装构造的仰视平面示意图； 
图5为本发明一种实施方式的半导体封装构造的剖面示意图，其显示封装构造被焊在印刷电路板； 
图6为本发明另一种实施方式的半导体封装构造的剖面示意图，其显示封装构造被焊在印刷电路板； 
图7至12显示本发明第一实施方式的半导体封装构造制造方法的剖面示意图； 
图13至17显示本发明第二实施方式的半导体封装构造制造方法的剖面示意图； 
图18至22显示本发明第三实施方式的半导体封装构造制造方法的剖面示意图。 
主要组件符号说明 
10   半导体封装构造        12   焊线 
14   封胶体                20   基板 
30   芯片                  50   印刷电路板 
52   接地参考面 
100  半导体封装构造        100’半导体封装构造 
112  焊线                  113  背面 
114  封胶体              114’封胶体 
116  上层封胶体          120  基板 
121  表面                122  表面 
123  贯穿开口            124  第一接垫 
130  芯片                132  主动表面 
140  电性接点            140’电性接点 
141  第二接垫            142  焊球 
143  信号接点            150  印刷电路板 
151  焊球                160  导电金属层 
160’导电金属层          161  连接区域 
162  非连接区域          163  接地参考面 
163a 第一接地参考面      163b 第二接地参考面 
200  半导体封装构造      212  焊线 
213  背面                214a 封胶体 
214b 封胶体 
216  上层封胶体          220  基板 
221  第一表面            222  第二表面 
223  贯穿开口            224  第一接垫 
230  芯片                232  主动表面 
240  电性接点            241  第二接垫 
242  焊球                260  导电金属层 
300  半导体封装构造      312  焊线 
313  背面                314  封胶体 
316  上层封胶体          320  基板 
321  第一表面            322  第二表面 
323  贯穿开口             324  第一接垫 
330  芯片                 332  主动表面 
340  电性接点             341  第二接垫 
342  焊球                 360  导电金属层 
400  半导体封装构造       412  焊线 
413  背面                 414  封胶体 
416  上层封胶体           420  基板 
421  第一表面             422  第二表面 
423  贯穿开口             424  接垫 
430  芯片                 432  主动表面 
440  电性接点             441  第二接垫 
342  焊球                 360  导电金属层 
具体实施方式
参考图2，其显示根据本发明一种实施方式的半导体封装构造100。半导体封装构造100可以为凹槽向下(cavity down)型的封装构造(如wBGA封装构造)。半导体封装构造100包括基板120，该基板120具有第一表面121和第二表面122，该第二表面122与第一表面121相对设置。基板120包括多个电性接点140，电性接点140位于第一表面121。电性接点140包括接垫141以及焊球142，该焊球142位于接垫141的表面。焊球142可以为锡球。基板120还包括贯穿开口123和多个接垫124，贯穿开口123由第一表面121延伸至第二表面122，接垫124设置于基板120的第一表面121。 
芯片130通过黏胶131而设置于基板120的第二表面122，并具有主动表面132，该主动表面132位于基板120的第二表面122。视需要而定，上层封胶体116可以覆盖芯片130的背面133和基板120的第二表面122，用以保护芯片130。多个焊线112用以将芯片130电连接于基板120。焊线112由芯片130的主动表面132，经过贯穿开口123，延伸至基板120的接垫124。封胶体114用以包封焊线112，覆盖基板120的第一表面121，并裸露电性接点140。在本实施方式中，电性接点140与封胶体114齐平，如图2所示。导电金属层160设置于封胶体114的表面，并电连接于电性接点140。导电金属层160可以为铜金属制成。在另一实施方式中的半导体封装构造100’，电性接点140’可以突出于封胶体114’之外，如图3所示。导电金属层160’设置于封胶体114’的表面，并电连接于电性接点140’。 
参考图4，其显示图2的半导体封装构造100的下视平面示意图。封胶体114的表面限定有连接区域161和非连接区域162，且导电金属层160和电性接点140都位于连接区域。基板120还包括多个信号接点143，信号接点143位于非连接区域162。 
在本实施方式中，导电金属层160包括接地参考面163，且基板120的电性接点140为接地接点，该接地接点电连接于接地参考面163。或者，视需要而定，导电金属层160可以包括第一接地参考面163a和第二接地参考面163b，该第一接地参考面163a和第二接地参考面163b彼此互相电绝缘。基板120的电性接点140为输入回路接地(Vss)接点和输出回路接地(VssQ)接点，该输入回路接地接点电连接于第一接地参考面163a，且该输出回路接地接点电连接于第二接地参考面163b。 
当本发明的半导体封装构造100再通过焊球151而焊接在印刷电路板150(如图5所示)或本发明的半导体封装构造100’直接被焊接在印刷电路板150(如图6所示)后，半导体封装构造100、100’的焊线112内所传递的信号与封胶体114、114’表面的导电金属层160、160’的接地参考面之间具有较近的距离D2，因此可以有效地对在半导体封装构造100、100’的焊线112内所传递的高速信号布线(layout)进行阻抗匹配。 
在又一实施方式中，视设计而定，半导体封装构造100通过电源参考面而对在半导体封装构造100的焊线112内所传递的高速信号布线(layout)进行阻抗匹配，则导电金属层160包括电源参考面，且基板的电性接点为电源接点，该电源接点电连接于所述电源参考面。或者，视需要而定，导电金属层包括第一电源参考面和第二电源参考面，该第一电源参考面和第二电源参考面彼此互相电绝缘。基板的电性接点为输入回路电源(Vdd)接点和输出回路电源(VddQ)接点，该输入回路电源接点电连接于第一电源参考面，且该输出回路电源接点电连接于第二电源参考面。 
再参考图5和图6，当本发明的半导体封装构造100再通过焊球151而焊接在印刷电路板150或本发明的半导体封装构造100’直接被焊接在印刷电路板150后，半导体封装构造100、100’的焊线112内所传递的信号与封胶体114、114’表面的导电金属层160、160’的电源参考面之间具有较近的距离D2，因此可以有效地对在半导体封装构造100、100’的焊线112内所传递的高速信号布线(layout)进行阻抗匹配。 
与现有技术相比，本发明的半导体封装构造的焊线内所传递的信号与封胶体表面的导电金属层的接地参考面或电源参考面之间确实具有较近的距离，因此可以有效地对在半导体封装构造的焊线内所传递的高速信号布线(layout)进行阻抗匹配，信号并实现所有高速的信号都能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。更为重要的是，本发明的半导体封装构造的焊线内所传递的信号，无需通过印刷电路板上的接地参考面或电源参考面而对在半导体封装构造的焊线内所传递的高速信号布线(layout)进行阻抗匹配。 
参考图7至图12，其显示根据本发明第一实施方式的半导体封装构造200的制造方法。参考图6，提供基板220，其中基板220具有第一表面221和第二表面222，并包含贯穿开口223和多个第一接垫224和第二接垫241， 贯穿开口223由第一表面221延伸至第二表面222，第一接垫224和第二接垫241设置于基板220的第一表面221。将芯片230设置于基板220的第二表面222，其中芯片230具有主动表面232，该主动表面232位于基板220的第二表面222。视需要而定，提供上层封胶体216，可以覆盖芯片230的背面233和基板220的第二表面222，用以保护芯片230。然后，通过多个焊线214，将芯片230电连接于基板220的第一接垫224。 
参考图8，通过第一封胶体214a包封焊线212。参考图9，将多个焊球242形成于第二接垫241的表面，从而使焊球242和第二接垫241组合成电性接点240。参考图10，通过第二封胶体214b，覆盖基板220的第一表面221、第一封胶体214a和电性接点240。参考图11，将电性接点240和第二封胶体214b减少厚度，从而使第二封胶体214b裸露电性接点240，且电性接点240与第二封胶体214b齐平。参考图12，将导电金属层260形成于第二封胶体214b的表面，并使导电金属层260电连接于电性接点240，如此以完成本发明的半导体封装构造200。 
该导电金属层260的形成包括下列步骤：通过屏蔽(如胶带)贴附于第二封胶体的表面，将第二封胶体的表面限定有连接区域和非连接区域，其中电性接点位于连接区域。然后，通过溅镀工艺，将种子金属层形成于连接区域。然后，通过电镀工艺，将基础金属层形成于种子金属层的表面，从而使种子金属层和基础金属层组合成导电金属层260。最后，将屏蔽(如胶带)移除。 
参考图13至图17，其显示根据本发明第二实施方式的半导体封装构造300的制造方法。参考图13，提供基板320，其中基板320具有第一表面321和第二表面322，并包括贯穿开口323和多个第一接垫324和第二接垫341，贯穿开口323由第一表面321延伸至第二表面322，第一接垫324和第二接垫341设置于基板320的第一表面321。将芯片330设置于基板320的第二 表面322，其中芯片330具有主动表面332，该主动表面332位于基板320的第二表面322。视需要而定，提供上层封胶体316，可以覆盖芯片330的背面333和基板320的第二表面322，用以保护芯片330。然后，通过多个焊线314，将芯片330电连接于基板320的第一接垫324。 
参考图14，将多个焊球342形成于第二接垫341的表面，从而使焊球342和第二接垫341组合成电性接点340。参考图15，通过封胶体314包封焊线312，并覆盖基板320的第一表面321和电性接点340。参考图16，将电性接点340和封胶体312减少厚度，从而使封胶体314裸露电性接点340，且电性接点与所述封胶体齐平。参考图17，将导电金属层360形成于封胶体314的表面，并使导电金属层360电连接于电性接点340，如此以完成本发明的半导体封装构造300。 
参考图18至图22，其显示根据本发明第三实施方式的半导体封装构造400的制造方法。参考图18，提供基板420，其中基板420具有第一表面421和第二表面422，并包含贯穿开口423和多个第一接垫424和第二接垫441，贯穿开口423由第一表面421延伸至第二表面422，第一接垫424和第二接垫441设置于基板420的第一表面421。将芯片430设置于基板420的第二表面422，其中芯片430具有主动表面432，该主动表面432位于基板420的第二表面422。视需要而定，提供上层封胶体416，可以覆盖芯片430的背面433和基板420的第二表面422，用以保护芯片430。然后，通过多个焊线414，将芯片430电连接于基板420的第一接垫424。 
参考图19，通过封胶体414包封焊线412，并覆盖基板420的第一表面424。参考图20，将所述封胶体414形成有多个开孔417，该多个开孔417对应于基板420的第二接垫441，并裸露基板420的第二接垫441。参考图21，将多个焊球412形成于第二接垫441的表面，并位于封胶体414的开口417内，从而使焊球442和第二接垫441组合成电性接点440，该电性接点 440突出于封胶体414之外。参考图22，将导电金属层460形成于封胶体414的表面，并使导电金属层460电连接于电性接点440，如此以完成本发明的半导体封装构造400。 
虽然本发明已通过上述优选实施方式而公开，然而，所述实施方式并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，应当可以作各种更动与修改。因此本发明的保护范围应当以所附权利要求书所界定的范围为准。 

Claims (14)

1.一种半导体封装构造，该半导体封装构造包括：
基板，具有第一表面和第二表面，该第二表面与所述第一表面相对设置，所述基板包括多个电性接点，该多个电性接点位于所述第一表面；
芯片，设置于所述基板的第二表面；
多个焊线，用以将所述芯片电连接于所述基板的第一表面；
封胶体，用以包封所述焊线，覆盖所述基板的第一表面，并裸露所述电性接点；以及
导电金属层，设置于所述封胶体的表面，并电连接于所述电性接点。
2.根据权利要求1所述的半导体封装构造，其中：
所述基板还包括贯穿开口和多个第一接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫设置于所述基板的第一表面；
所述芯片具有主动表面，该主动表面位于所述基板的第二表面；以及
所述焊线由所述芯片的主动表面，经过所述贯穿开口，延伸至所述基板的第一接垫。
3.根据权利要求2所述的半导体封装构造，其中，所述电性接点包括第二接垫和焊球，该焊球位于所述第二接垫的表面。
4.根据权利要求1所述的半导体封装构造，其中，所述封胶体的表面限定有连接区域和非连接区域，且所述导电金属层和电性接点都位于所述连接区域。
5.根据权利要求4所述的半导体封装构造，其中，所述基板还包括多个信号接点，该多个信号接点位于所述非连接区域。 
6.根据权利要求1所述的半导体封装构造，其中，所述导电金属层包括接地参考面，且所述基板的电性接点为接地接点，该接地接点电连接于所述接地参考面。
7.根据权利要求1所述的半导体封装构造，其中，所述导电金属层包括第一接地参考面和第二接地参考面，该第一接地参考面和第二接地参考面彼此互相电绝缘。
8.根据权利要求1所述的半导体封装构造，其中，所述导电金属层包括电源参考面，且所述基板的电性接点为电源接点，该电源接点电连接于所述电源参考面。
9.根据权利要求1所述的半导体封装构造，其中，所述导电金属层包括第一电源参考面和第二电源参考面，该第一电源参考面和第二电源参考面彼此互相电绝缘。
10.根据权利要求1所述的半导体封装构造，其中，所述电性接点与所述封胶体齐平。
11.根据权利要求1所述的半导体封装构造，其中，所述电性接点突出于所述封胶体之外。
12.一种半导体封装构造制造方法，包括下列步骤：
提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面； 
将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；
通过多个焊线将所述芯片电连接于所述基板的第一接垫；
通过第一封胶体包封所述焊线；
将多个焊球形成于所述第二接垫的表面，从而使所述焊球和第二接垫组合成电性接点；
通过第二封胶体覆盖所述基板的第一表面、所述第一封胶体和所述电性接点；
将所述电性接点和所述第二封胶体减少厚度，从而使所述第二封胶体裸露所述电性接点，且所述电性接点与所述第二封胶体齐平；以及
将导电金属层形成于所述第二封胶体的表面，并使所述导电金属层电连接于所述电性接点。
13.一种半导体封装构造制造方法，包括下列步骤：
提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面；
将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；
通过多个焊线将所述芯片电连接于所述基板的第一接垫；
将多个焊球形成于所述第二接垫的表面，从而使所述焊球和第二接垫组合成电性接点；
通过封胶体包封所述焊线，并覆盖所述基板的第一表面和所述电性接点；
将所述电性接点和所述封胶体减少厚度，从而使所述封胶体裸露所述电 性接点，且所述电性接点与所述封胶体齐平；以及
将导电金属层形成于所述封胶体的表面，并使所述导电金属层电连接于所述电性接点。
14.一种半导体封装构造制造方法，包括下列步骤：
提供基板，其中所述基板具有第一表面和第二表面，并包含贯穿开口和多个第一接垫和第二接垫，所述贯穿开口由所述第一表面延伸至所述第二表面，所述第一接垫和第二接垫设置于所述基板的第一表面；
将芯片设置于所述基板的第二表面，其中所述芯片具有主动表面，该主动表面位于所述基板的第二表面；
通过多个焊线将所述芯片电连接于所述基板的第一接垫；
通过封胶体包封所述焊线，并覆盖所述基板的第一表面；
将所述封胶体形成有多个开孔，该多个开孔对应于所述基板的第二接垫，并裸露所述基板的第二接垫；
将多个焊球形成于所述第二接垫的表面，并位于所述封胶体的开孔内，从而使所述焊球和第二接垫组合成电性接点，该电性接点突出于所述封胶体之外；以及
将导电金属层形成于所述封胶体的表面，并使所述导电金属层电连接于所述电性接点。 
CN200910202940A 2009-05-22 2009-05-22 半导体封装构造及其制造方法 Active CN101894813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910202940A CN101894813B (zh) 2009-05-22 2009-05-22 半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910202940A CN101894813B (zh) 2009-05-22 2009-05-22 半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101894813A CN101894813A (zh) 2010-11-24
CN101894813B true CN101894813B (zh) 2012-09-19

Family

ID=43103959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910202940A Active CN101894813B (zh) 2009-05-22 2009-05-22 半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101894813B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
TWI667745B (zh) * 2018-02-05 2019-08-01 南茂科技股份有限公司 半導體封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
CN1549319A (zh) * 2003-05-23 2004-11-24 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326700B1 (en) * 2000-08-15 2001-12-04 United Test Center, Inc. Low profile semiconductor package and process for making the same
CN1549319A (zh) * 2003-05-23 2004-11-24 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 开窗型球栅列阵半导体封装件及其制法与所用的芯片承载件

Also Published As

Publication number Publication date
CN101894813A (zh) 2010-11-24

Similar Documents

Publication Publication Date Title
CN111933636B (zh) 一种半导体封装结构以及封装方法
CN102468264A (zh) 凸起结构、半导体封装件及其制造方法
CN103811472A (zh) 半导体封装件和制造半导体封装件的方法
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
US8143713B2 (en) Chip-on-board package
US9449909B2 (en) Method of forming a package substrate
JP2011198827A (ja) 配線基板
CN101615604A (zh) 半导体器件和半导体集成电路
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
TW201528884A (zh) 線路板及電子總成
TWI441311B (zh) 半導體封裝結構
CN101894813B (zh) 半导体封装构造及其制造方法
CN109935248B (zh) 存储模块卡
JP2009076815A (ja) 半導体装置
JP2012094800A (ja) 半導体記憶装置およびその製造方法
CN102376676A (zh) 嵌埋有半导体芯片的封装基板
KR20140144487A (ko) 패키지 기판 및 제조 방법
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
CN206260140U (zh) 软式印刷电路板与硬式印刷电路板焊接结构
CN101483970B (zh) 线路板
US7948093B2 (en) Memory IC package assembly having stair step metal layer and apertures
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
US20100320602A1 (en) High-Speed Memory Package
JP2008078314A (ja) 高速信号回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant