JPS61112360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61112360A JPS61112360A JP59233207A JP23320784A JPS61112360A JP S61112360 A JPS61112360 A JP S61112360A JP 59233207 A JP59233207 A JP 59233207A JP 23320784 A JP23320784 A JP 23320784A JP S61112360 A JPS61112360 A JP S61112360A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- stress
- semiconductor device
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本完明は、半導体装置に係り、特に、半導体装置用リー
ドに適用して有効な技術に関するものである。
ドに適用して有効な技術に関するものである。
近年、半導体装置の高集積化、高機能化が進み、半導体
素子（半導体ペレット）が大型化してきている。一方、
システムの小型化のため、パッケージは小型化しなけれ
ばならない。この結果、少なくとも従来のパッケージに
大きな半導体素子を収−納しなければならない。
素子（半導体ペレット）が大型化してきている。一方、
システムの小型化のため、パッケージは小型化しなけれ
ばならない。この結果、少なくとも従来のパッケージに
大きな半導体素子を収−納しなければならない。
これらの目的を達成するため、実装基板に実装するため
のリード間隔は規定の寸法でのままとする一方、樹脂封
止部を大きくする手法が考えられる。
のリード間隔は規定の寸法でのままとする一方、樹脂封
止部を大きくする手法が考えられる。
しかし、この手法では、第７図に示すように、レジン等
の封止材１とリード２との間に、リート２の折り曲げ時
の応力（ストレス）が作用してパッケージにダメージを
与え、リード２の封止材１に覆われているインナ一部（
以下、インナーリードという）２Ａと封止材１との界面
に隙間Ｓが発生し、耐湿性の信頼度に重大な影響を及ぼ
すことがわかった。
の封止材１とリード２との間に、リート２の折り曲げ時
の応力（ストレス）が作用してパッケージにダメージを
与え、リード２の封止材１に覆われているインナ一部（
以下、インナーリードという）２Ａと封止材１との界面
に隙間Ｓが発生し、耐湿性の信頼度に重大な影響を及ぼ
すことがわかった。
これらの改善策として、第８図に示すように。
リード２の封止材１に覆われていない部分（以下、アウ
ターリードという）２Ｂの折り曲げ部２Ｃを曲げ易くす
るために、アウターリード２Ｂに切り欠き又は貫通孔等
の応力集中部２Ｄを設けることが考えられる。これは特
開昭５２−５２３７０号公報に示されるように、ガラス
封止型半導体装置において用いられるリードフレームで
ある。あるいは、インナーリード２Ａのアウタリード２
Ｂに近い部分に、突起部２Ｅを設けている。なお、第８
図において、３は半導体ペレット、４はポンディングパ
ッド、５は金（Ａｕ）線等のボンディングワイヤ、６は
タブ、６Ａはタブ吊りリードである。
ターリードという）２Ｂの折り曲げ部２Ｃを曲げ易くす
るために、アウターリード２Ｂに切り欠き又は貫通孔等
の応力集中部２Ｄを設けることが考えられる。これは特
開昭５２−５２３７０号公報に示されるように、ガラス
封止型半導体装置において用いられるリードフレームで
ある。あるいは、インナーリード２Ａのアウタリード２
Ｂに近い部分に、突起部２Ｅを設けている。なお、第８
図において、３は半導体ペレット、４はポンディングパ
ッド、５は金（Ａｕ）線等のボンディングワイヤ、６は
タブ、６Ａはタブ吊りリードである。
しかし、前記のようにリー８２を構成しても、リード２
が剛体であり、かつ、直線部分が多いために、リード２
に外部応力や温度サイクル等の熱応力が加わると、封止
材とり一ド２との境界面に隙間ができたり、封止部に亀
裂ができることがある。
が剛体であり、かつ、直線部分が多いために、リード２
に外部応力や温度サイクル等の熱応力が加わると、封止
材とり一ド２との境界面に隙間ができたり、封止部に亀
裂ができることがある。
そこで、その解決策として、第９図に示すように、リー
ド２のインナーリード２Ａの複数個所にくびれ部７等の
応力集中部又はひっかけ部８を設けたことにより、該リ
ード２に外部応力や温度サイクル等の熱応力が加わって
も、封止材とり−ド２との境界面に隙間が発生したり、
封止部に亀裂が発生したりすることを防止し、半導体装
置の信頼性の向−ヒ及び長寿命化をはかったもの（特願
昭５９−１１６３７４号を参照）が提案されている。
ド２のインナーリード２Ａの複数個所にくびれ部７等の
応力集中部又はひっかけ部８を設けたことにより、該リ
ード２に外部応力や温度サイクル等の熱応力が加わって
も、封止材とり−ド２との境界面に隙間が発生したり、
封止部に亀裂が発生したりすることを防止し、半導体装
置の信頼性の向−ヒ及び長寿命化をはかったもの（特願
昭５９−１１６３７４号を参照）が提案されている。
しかしながら、本発明者は、かかる技術を検討した結果
、前記技術手段では、半導体装置の高集積化、高機能化
が進むにつれてインナーリードのパターンが複雑となり
、その製作が困難であることを見い呂した。
、前記技術手段では、半導体装置の高集積化、高機能化
が進むにつれてインナーリードのパターンが複雑となり
、その製作が困難であることを見い呂した。
本発明の目的は、リードに外部応力や温度サイクル等の
熱応力が加わっても、封止材とリードとの境界面に隙間
が発生したり、封止材に亀裂が発生したりすることを防
止して、半導体装置の信頼性の向上及び長寿命化をはか
ることができ、かつその製作が容易にできる技術手段を
提供することにある。
熱応力が加わっても、封止材とリードとの境界面に隙間
が発生したり、封止材に亀裂が発生したりすることを防
止して、半導体装置の信頼性の向上及び長寿命化をはか
ることができ、かつその製作が容易にできる技術手段を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
１・、す
なわち、半導体装置におけるリードの封止部分の所定位
置に、その厚さ方向の凹凸部を設けて。
を簡単に説明すれば、下記のとおりである。
１・、す
なわち、半導体装置におけるリードの封止部分の所定位
置に、その厚さ方向の凹凸部を設けて。
リードに外部応力や温度サイクル等の熱応力が加わって
も、封止材とリードとの境界面に隙間が発生したり、封
止材に亀裂が発生したりすることを防止することにより
、半導体装置の信頼性の向上及び長寿命化をはかること
ができ、かつその製作が容易にできるようにしたもので
ある。
も、封止材とリードとの境界面に隙間が発生したり、封
止材に亀裂が発生したりすることを防止することにより
、半導体装置の信頼性の向上及び長寿命化をはかること
ができ、かつその製作が容易にできるようにしたもので
ある。
以下、本発明の構成について、実施例とともに説明する
。
。
第１図及び第２図は１本発明を樹脂封止型半導体装置に
適用した一実施例の構成を説明するための図であり、第
１図は、この樹脂封止型半導体装置の封止材を取り外し
たインナーリードの形状を示す平面図、第２図は、第１
図の■−■切断線における断面図である。
適用した一実施例の構成を説明するための図であり、第
１図は、この樹脂封止型半導体装置の封止材を取り外し
たインナーリードの形状を示す平面図、第２図は、第１
図の■−■切断線における断面図である。
第１図及び第２図において、第４図と同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略する
。
ものは同一符号を付け、その繰り返しの説明は省略する
。
第１図及び第２図において、１０はインナーリード２Ａ
の所定位置に設けられたその厚さ方向の凹凸部であり、
例えば、第３図乃至第６図に示すような形状になってい
る。この凹凸部１０は、レジン等の封止材１内にくいこ
んで、リード２に外部応力や温度サイクル等の熱応力が
加わってインナーリート２Ａが動こうとしても、前記凹
凸部１０が封止材１にひっかかって動かないようになっ
ている。また、この凹凸部１０の部分は外部応力や温度
サイクル等の熱応力を吸収する役目もする。
の所定位置に設けられたその厚さ方向の凹凸部であり、
例えば、第３図乃至第６図に示すような形状になってい
る。この凹凸部１０は、レジン等の封止材１内にくいこ
んで、リード２に外部応力や温度サイクル等の熱応力が
加わってインナーリート２Ａが動こうとしても、前記凹
凸部１０が封止材１にひっかかって動かないようになっ
ている。また、この凹凸部１０の部分は外部応力や温度
サイクル等の熱応力を吸収する役目もする。
前記凹凸部１０をインナーリード２Ａのそれぞれの複数
個所に設けて、リード２をさらに強固に固定することも
できる。
個所に設けて、リード２をさらに強固に固定することも
できる。
前述のことかられかるように、本実施例によれば、イン
ナーリード２Ａの所定位置にその厚さ方向の凹凸部ｌＯ
を設けて、リード２に外部応力や温度サイクル等の熱応
力が加わっても、凹凸部１０が封止材にひっかかり、そ
の部分で応力を吸収し、インナーリード２Ａの少なくと
もボンディング領域が動かないようにしたので、封止材
とり一ドとの境界面に隙間が発生したり、封止部に亀裂
が発生したりすることを防止することができる。
ナーリード２Ａの所定位置にその厚さ方向の凹凸部ｌＯ
を設けて、リード２に外部応力や温度サイクル等の熱応
力が加わっても、凹凸部１０が封止材にひっかかり、そ
の部分で応力を吸収し、インナーリード２Ａの少なくと
もボンディング領域が動かないようにしたので、封止材
とり一ドとの境界面に隙間が発生したり、封止部に亀裂
が発生したりすることを防止することができる。
以上説明したように、本願で開示した新規な技術手段に
よれば、次のような効果を得ることができる。
よれば、次のような効果を得ることができる。
（１）半導体装置におけるリードのインナーリードの１
個所以上の位置に、その部の厚さ方向の凹凸部を設ける
ことにより、該リードに外部応力や温度サイクル等の熱
応力が加わっても、凹凸部が↑゛１１止材っかかり、そ
の部分で応力を吸収し、インナーリードの少なくともボ
ンディング領域が動かないようにしたので、封止材とリ
ードとの境界面に隙間が発生したり、封止部に亀裂が発
生したりすることを防止することができる。
個所以上の位置に、その部の厚さ方向の凹凸部を設ける
ことにより、該リードに外部応力や温度サイクル等の熱
応力が加わっても、凹凸部が↑゛１１止材っかかり、そ
の部分で応力を吸収し、インナーリードの少なくともボ
ンディング領域が動かないようにしたので、封止材とリ
ードとの境界面に隙間が発生したり、封止部に亀裂が発
生したりすることを防止することができる。
（２）前記（１）により、半導体装置の信頼性の向上及
び長寿命化をはかることができる。
び長寿命化をはかることができる。
（３）前記（１）により、高集積化、高機能化された半
導体装置用のインナーリードパターンを簡単に製作する
ことができる。
導体装置用のインナーリードパターンを簡単に製作する
ことができる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない６例えば、前記凹凸部の形状は、前記
説明した機能を果すものであればどのようなものでもよ
い。 ゛また、これらを設ける位置は必要に応じ
て決定されるものである。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
はいうまでもない６例えば、前記凹凸部の形状は、前記
説明した機能を果すものであればどのようなものでもよ
い。 ゛また、これらを設ける位置は必要に応じ
て決定されるものである。
第１図及び第２図は、本発明を樹脂封止型半導体装置に
適用した一実施例の構成を説明するための図であり、 第１図は、この樹脂封止型半導体装置の封止材を取り外
したインナーリードの形状を示す平面図、第２図は、第
１図の■−■切断線における断面図、 第３図乃至第６図は、本実施例のインナーリードに設け
られた凹凸部の実施例を示す斜視図、第７図乃至第９図
は、半導体装置用リードの問題点を説明するための図で
ある。 図中、１・・・封止材、２・・・リード、２Ａ・・・イ
ンナーリード、３・・半導体ペレット、４・・・ボンデ
ィングパット、５・・ホンディングワイヤ、６・・タブ
。 ６Ａ・・・タブ吊りリード、１０・・・凹凸部である。 第 １ 図
適用した一実施例の構成を説明するための図であり、 第１図は、この樹脂封止型半導体装置の封止材を取り外
したインナーリードの形状を示す平面図、第２図は、第
１図の■−■切断線における断面図、 第３図乃至第６図は、本実施例のインナーリードに設け
られた凹凸部の実施例を示す斜視図、第７図乃至第９図
は、半導体装置用リードの問題点を説明するための図で
ある。 図中、１・・・封止材、２・・・リード、２Ａ・・・イ
ンナーリード、３・・半導体ペレット、４・・・ボンデ
ィングパット、５・・ホンディングワイヤ、６・・タブ
。 ６Ａ・・・タブ吊りリード、１０・・・凹凸部である。 第 １ 図
Claims (1)
- １、半導体装置におけるリードの封止部分の所定位置に
厚さ方向の凹凸部を設けたことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233207A JPS61112360A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59233207A JPS61112360A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61112360A true JPS61112360A (ja) | 1986-05-30 |
Family
ID=16951431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59233207A Pending JPS61112360A (ja) | 1984-11-07 | 1984-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61112360A (ja) |
-
1984
- 1984-11-07 JP JP59233207A patent/JPS61112360A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862246A (en) | Semiconductor device lead frame with etched through holes | |
| US4943843A (en) | Semiconductor device | |
| JPH07161911A (ja) | 樹脂封止型半導体装置 | |
| JPS60261161A (ja) | 半導体装置 | |
| US5886405A (en) | Semiconductor device package having inner leads with slots | |
| JPS6216553B2 (ja) | ||
| JPS61112360A (ja) | 半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JPH0685133A (ja) | 半導体集積回路装置 | |
| JP3747991B2 (ja) | 半導体装置の製造方法 | |
| JPH0233961A (ja) | リードフレーム | |
| JPS5812736B2 (ja) | ジユシフウシガタハンドウタイソウチ | |
| JPS63108761A (ja) | 樹脂封止型半導体装置 | |
| KR200148653Y1 (ko) | 반도체의 리벳 히트싱크 패키지 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| KR0176113B1 (ko) | 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지 | |
| JPH02250338A (ja) | 半導体装置 | |
| KR19980078723A (ko) | 히트싱크를 갖는 고전력 패키지 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JPH01206652A (ja) | 半導体装置 | |
| JPS61267333A (ja) | 半導体装置 | |
| KR19980016831U (ko) | 반도체 패키지 | |
| KR100195506B1 (ko) | 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2771475B2 (ja) | 半導体装置 |