JP2928421B2 - リードフレーム及びその製造方法並びに半導体装置 - Google Patents

リードフレーム及びその製造方法並びに半導体装置

Info

Publication number
JP2928421B2
JP2928421B2 JP5432392A JP5432392A JP2928421B2 JP 2928421 B2 JP2928421 B2 JP 2928421B2 JP 5432392 A JP5432392 A JP 5432392A JP 5432392 A JP5432392 A JP 5432392A JP 2928421 B2 JP2928421 B2 JP 2928421B2
Authority
JP
Japan
Prior art keywords
lead frame
metal foil
lead
inner leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5432392A
Other languages
English (en)
Other versions
JPH05218284A (ja
Inventor
満晴 清水
公一 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5432392A priority Critical patent/JP2928421B2/ja
Publication of JPH05218284A publication Critical patent/JPH05218284A/ja
Application granted granted Critical
Publication of JP2928421B2 publication Critical patent/JP2928421B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレーム及びその
製造方法並びに半導体装置に関し、更に詳細には熱放散
性が改善されたリードフレーム及びその製造方法並びに
半導体装置に関する。
【0002】
【従来の技術】近年、半導体装置用のリードフレームに
おいては、半導体チップの高集積化の進展等に伴い、搭
載される半導体チップとワイヤ等で電気的に接続される
インナーリードの高密度化も進展している。かかるイン
ナーリードの高密度化に伴い、インナーリードが微細化
されるため、インナーリードの強度も低下して外力に対
して変形し易くなり、変形したインナーリードはボンデ
ィング性が低下する。このため、従来は、図7に示す如
く、先端がリードフレーム10のステージ16を取り囲
むように設けられた複数本のインナーリード12を、電
気絶縁性フィルムテープ110の貼着によって固定し、
インナーリード12・・・の捩じれや位置ずれ等の変形
を防止している。尚、図7に示すリードフレーム10に
おいては、インナーリード12・・・の各々とアウター
リード14・・・の各々との境界に、ダムバー18、1
8が形成されており、樹脂封止の際に、樹脂がアウター
リード14側へ漏洩することを防止している。
【0003】この様な図7に示すリードフレーム10に
半導体チップが搭載され且つ樹脂封止された半導体装置
においては、半導体チップの発熱に因る熱を半導体装置
外に可及的速やかに放散し半導体チップの誤動作を防止
する必要がある。このため、従来においては、図8に示
す如く、金属製の放熱板24を半導体チップ20が搭載
されたステージ16の下方に設ける。この放熱板24
は、通常、樹脂封止の際に挿入されるため、ステージ1
6との間の隙間に封止樹脂が充填されている。
【0004】
【発明が解決しようとする課題】従来の図7に示すリー
ドフレーム10及び図8に示す半導体装置によって、リ
ードフレーム10のインナーリード12の変形を防止し
つつ半導体装置を製造できると共に、半導体チップ20
の発熱に因る熱を半導体装置外に放散できる。しかしな
がら、図8に示す如く、インナーリード12の変形防止
用としての電気絶縁性フィルムテープ110の貼着作業
及び放熱板24の挿入作業の各々を別工程で行うことを
要し、リードフレーム及び半導体装置の製造工程を複雑
にしている。また、従来の放熱板24と半導体チップ2
0が搭載されたステージ16との間隙に、熱伝導性が金
属よりも劣る封止樹脂が進入しており、半導体装置の熱
放散性が不充分である。このため、発熱量の多い半導体
チップを図7に示すリードフレームに搭載することがで
きず、搭載できる半導体チップが制限される。そこで、
本発明の目的は、リードフレーム及び半導体装置の製造
工程が簡略化でき、且つ発熱量の多い半導体チップも搭
載できる熱放散性に優れたリードフレーム及びその製造
方法並びに半導体装置を提供することにある。
【0005】
【課題を解決するための手段】本発明者等は、前記目的
を達成すべく種々検討を重ねた結果、インナーリードの
変形防止用として貼着する電気絶縁性フィルムテープ1
10に代えて、熱伝熱性に優れた金属箔を貼着すること
によって、インナーリードの変形防止及び半導体装置の
熱放散性を向上できることを見出し、本発明に到達し
た。すなわち、本発明は、搭載される半導体チップと電
気的に接続されるボンディング面を備えた複数本のイン
ナーリードと、前記インナーリードの各々から延在され
たアウターリードとが形成されて成るリードフレームに
おいて、該複数本のインナーリードに亘って、前記ボン
ディング面の反対側の面を覆うように、前記インナーリ
ードが形成された領域内に配設された金属箔が、前記金
属箔によって覆われたインナーリードの全面に電気絶縁
性接着層を介して貼着されていることを特徴とするリー
ドフレームにある。
【0006】また、本発明は、搭載される半導体チップ
と電気的に接続されるボンディング面を備えた複数本の
インナーリードと、前記インナーリードの各々から延在
されたアウターリードとが形成されて成るリードフレー
ムと、金属箔に電気絶縁性接着層が形成されたフィルム
状体から形成されて成る所定形状の成形体とを形成した
後、前記複数本のインナーリードに亘って、前記ボンデ
ィング面の反対側の面を覆うように、前記インナーリー
ドが形成された領域内に前記成形体を配設し、前記成形
体によって覆われたインナーリードの全面に、前記成形
体の電気絶縁性接着層を介して金属箔を貼着することを
特徴とするリードフレームの製造方法にある。更に、
数本のインナーリードと、前記インナーリードの各々か
ら延在されたアウターリードとが形成されて成るリード
フレームに搭載された半導体チップが、前記複数本のイ
ンナーリードのボンディング面とワイヤ等によって電気
的に接続された半導体装置において、該複数本のインナ
ーリードに亘って、前記ボンディング面の反対側の面
覆うように、前記インナーリードが形成された領域内に
配設された金属箔が、前記金属箔によって覆われたイン
ナーリードの全面に電気絶縁性接着層を介して貼着され
ていることを特徴とする半導体装置でもある。
【0007】かかる本発明のリードフレームにおいて、
搭載される半導体チップの底面側下方を覆うように、金
属箔を貼着することによって、半導体チップの発熱に因
る熱の放散性を向上することができる。この際に、搭載
される半導体チップの底面側下方を覆うように貼着した
金属箔に、封止樹脂が通過し得る切欠等の樹脂通路を形
成することにより、封止樹脂に亀裂が発生するパッケー
ジ割れを防止できる。 一方、リング状に形成した金属箔
を複数本のインナーリードに亘って貼着する場合、イン
ナーリードに貼着したリング状の金属箔の端縁と半導体
チップを搭載するステージの端縁との間に封止樹脂が通
過し得る狭隙を形成することにより、封止樹脂が前記狭
隙に進入することができパッケージ割れを防止できる。
また、本発明のリードフレームの製造方法において、
ィルム状体から打ち抜きによって所定形状の成形体を形
成し、成形体の打ち抜きと同時にインナーリードのボン
ディング面の反対側面に貼着することによって、リー
ドフレームの製造工程を簡略化できる。更に、金属箔と
電気絶縁性接着層との間に、電気絶縁性を有する絶縁層
を介在させることによって、電気絶縁性を確実に確保で
きる。
【0008】
【作用】本発明によれば、従来、リードフレームを製造
する際に、インナーリードの変形防止用として貼着して
いた電気絶縁性フィルムテープに代えて、金属箔に電気
絶縁性接着層が形成されたフィルム状体から所定形状に
形成(以下、成形と称することがある)された成形体を
用いるため、この成形体がインナーリードの変形防止用
テープ及び放熱板を兼ね備える。このため、電気絶縁性
フィルムテープの貼着及び放熱板の挿入を不要にでき、
リードフレームの製造工程の簡略化を図ることができ
る。また、半導体チップ又は半導体チップを搭載するス
テージ等と金属箔との間には薄膜状の電気絶縁性接着層
が存在するのみであるため、半導体チップの発熱に因る
熱の金属箔への伝熱及び金属箔からインナーリードへの
伝熱を共に良好にでき、半導体装置の熱放散性を向上で
きるのである。
【0009】
【実施例】本発明を図面を用いて更に詳細に説明する。
図1は、本発明の一実施例であるリードフレームを示す
正面図である。図1のリードフレーム10の一面側に
は、先端がステージ16を取り囲むように形成されたイ
ンナーリード12・・・とステージ16とに亘って、矩
形に形成された成形体28が貼着されている。この成形
体28は、図2に示す様に、銅箔30の一面に電気絶縁
性接着層32(以下、接着層32と称することがある)
が形成されているものである。また、かかる成形体28
は、半導体チップ20を搭載したステージ16の下面側
及びインナーリード12・・・のボンディング面の反対
側面に成形体28を構成する接着層32を介して貼着さ
れている。このため、銅箔30とワイヤ22やインナー
リード12等との接触を避けることができる。
【0010】図1に示すリードフレーム10は、プレス
加工によってリードフレーム10を成形した後、銅箔3
0に電気絶縁性接着層32が形成されたフィルム状体か
ら矩形の成形体28を成形し、次いで、先端がステージ
16を囲むように形成されたインナーリード12・・・
のボンディング面の反対側面に、成形体28を貼着する
ことよって製造できる。本実施例においては、成形体2
8の成形をフィルム状体を打ち抜くことによって行い、
成形体28の打ち抜きと同時にインナーリード12に貼
着する。かかる成形体28の成形及び貼着は、特開昭6
1ー179559号公報において提案されたリードフレ
ーム用テープ貼着装置によって行うことができる。
【0011】この様にしてインナーリード12に貼着し
た成形体28は、インナーリード12の各々を固定して
変形防止を図ることができる。このため、従来、インナ
ーリード12の変形防止用として貼着していた電気絶縁
性フィルムテープを貼着する必要はない。得られたリー
ドフレーム10は、ステージ16に搭載された半導体チ
ップ20とインナーリード12先端のボンディング面と
がワイヤ22でボンディングされ電気的に接続された
後、インナーリード12及び半導体チップ20を含む部
分が樹脂によって封止される。かかるボンディングの際
に、インナーリード12のボンディング面を含む先端部
が成形体28の貼着によって固定されているため、良好
にワイヤボンディングを行うことができる。更に、本実
施例においては、放熱用の銅箔30が一面に形成された
成形体28がインナーリード12に貼着されているた
め、樹脂封止の際に、従来の如く、放熱板を挿入する操
作を不要にできる。
【0012】この様にして得られた半導体装置において
は、図2に示す様に、銅箔30が半導体チップ20を搭
載したステージ16の下面及びインナーリード12の下
面に接着層32を介して貼着されている。このため、半
導体チップ20の発熱に因る熱の多くは、ステージ16
及び接着層16を介して銅箔30に伝熱され、更に銅箔
30を介してインナーリード12及びアウターリード1
4に伝熱されて半導体装置外に良好に放散される。尚、
熱の一部は、封止樹脂層26に伝熱されて半導体装置外
に放散される。ところで、樹脂の熱伝導性は、一般的
に、銅等の金属に比較して劣るため、図8に示す如く、
放熱板24とステージ16やインナーリード12との間
の間隙に封止樹脂が進入している場合、これらの間の伝
熱が律速となり、半導体装置の熱放散性が劣る。この
点、図2に示す半導体装置においては、ステージ16と
銅箔30との間には、薄膜状の接着層32のみが存在す
るに過ぎず、前記伝熱の律速段階を実質的に解消するこ
とができ、半導体装置の熱放散性能を向上できる。
【0013】図1及び図2に示す成形体28は、その面
積が広い程、半導体装置の熱放散性を向上できるが、成
形体28は封止樹脂層26を上下に二分割するような位
置に貼着されているため、成形体28と封止樹脂26と
の境界面に剥離等が発生して封止樹脂26に亀裂が発生
するパッケージ割れの原因となり易い。かかるパッケー
ジ割れは、成形体28に小孔、スリット、又は切欠等の
樹脂が通過し得る樹脂通路を形成することによって防止
できる。樹脂通路に進入した封止樹脂により成形体28
で分割される封止樹脂26を上下一体に連結できるため
である。また、図3及び図4に示す様に、半導体チップ
20が搭載されたステージ16の端縁とインナーリード
12に貼着された成形体28の端縁との間に、狭隙34
を形成してもよい。かかる狭隙34に進入した封止樹脂
によって、成形体28で分割される封止樹脂26間を連
結でき、パッケージ割れを防止できる。
【0014】一方、図4に示す半導体装置では、ステー
ジ16の端縁と成形体28の端縁との狭隙34に進入し
た封止樹脂によって、ステージ16と銅箔30との間の
伝熱性が低下するが、成形体28とインナーリード12
とが接触しているため、成形体28の銅箔30とインナ
ーリード12との間の伝熱性が良好である。このため、
図4に示す半導体装置の熱放散性は、図8に示す従来の
半導体装置に比較して向上されている。図4に示す半導
体装置においても、狭隙34を可及的に狭くして約0.
1mm程度とすることによって、ステージ16と銅箔3
0との間の伝熱性を良好にでき、図2に示す半導体装置
と略同程度の熱放散性を呈することができる。
【0015】図2及び図4に示す半導体装置において
は、半導体チップ20の上面とインナーリード12のボ
ンディング面との高さ位置が異なるが、ボンディング性
の向上のためには、この高さ位置を略同一高さにするこ
とが好ましい。このため、図5に示す様に、成形体28
を凹部に成形してからインナーリード12に貼着するこ
とによって、半導体チップ20の上面とインナーリード
12のボンディング面との高さ位置を略同一高さにする
ことができる。かかる凹部の成形は、成形体28をプレ
ス加工によって所定形状に成形することができる。
【0016】尚、図5に示す半導体装置において、パッ
ケージ割れのおそれが在るならば、図6に示す様に、成
形体28の周縁に複数箇所形成した切欠部43、或いは
小孔やスリット等の樹脂通路を成形することによって防
止できる。以上、述べてきた本実施例において、使用し
てきた成形体28の銅箔30の厚さは、0.035〜
0.3mm程度である。また、本実施例の成形体28
は、電気絶縁性接着層32を銅箔30に直接形成してい
るが、銅箔30と電気絶縁性接着層32との間に、更に
電気絶縁性を有する絶縁層を介在して電気的絶縁性を確
保してもよい。更に、銅箔30に代えて熱伝導性に優れ
た金属箔、例えばアルミニウム箔等を使用してもよい。
【0017】
【発明の効果】本発明によれば、リードフレーム及び半
導体装置の製造工程を簡略化できるため、得られるリー
ドフレーム及び半導体装置の製造コストを低減できる。
また、半導体装置の熱放散性を向上できるため、半導体
チップの発熱に因る熱の蓄積に起因する、半導体チップ
の誤動作をなくして半導体装置の信頼性を高めることが
できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す正面図である。
【図2】図1のリードフレームを使用した半導体装置の
部分断面図である。
【図3】本発明に係るリードフレームの他の実施例を示
す正面図である。
【図4】図3のリードフレームを使用した半導体装置の
部分断面図である。
【図5】本発明に係る半導体装置の他の実施例を示す断
面図である。
【図6】図5に示す半導体装置に使用される成形体28
の一例を示す正面図である。
【図7】従来のリードフレームを示す正面図である。
【図8】図7の従来のリードフレームを使用した半導体
装置の部分断面図である。
【符号の説明】
10 リードフレーム 12 インナーリード 20 半導体チップ 22 ワイヤ 28 成形体 30 銅箔 32 電気絶縁性接着層 34 狭隙
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/50

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 搭載される半導体チップと電気的に接続
    されるボンディング面を備えた複数本のインナーリード
    と、前記インナーリードの各々から延在されたアウター
    リードとが形成されて成るリードフレームにおいて、 該複数本のインナーリードに亘って、前記ボンディング
    面の反対側の面を覆うように、前記インナーリードが形
    成された領域内に配設された金属箔が、前記金属箔によ
    って覆われたインナーリードの全面に電気絶縁性接着層
    を介して貼着されていることを特徴とするリードフレー
    ム。
  2. 【請求項2】 搭載される半導体チップの底面側下方を
    覆うように、金属箔が貼着されている請求項1記載のリ
    ードフレーム。
  3. 【請求項3】 搭載される半導体チップの底面側下方を
    覆うように貼着された金属箔に、封止樹脂が通過し得る
    切欠等の樹脂通路が形成されている請求項1又は請求項
    2記載のリードフレーム。
  4. 【請求項4】 複数本のインナーリードに亘って貼着さ
    れたリング状の金属箔の端縁と半導体チップを搭載する
    ステージの端縁との間に封止樹脂が通過し得る狭隙が形
    成されている請求項1記載のリードフレーム。
  5. 【請求項5】 金属箔と電気絶縁性接着層との間に、電
    気絶縁性を有する絶縁層が介在されている請求項1〜4
    のいずれか一項記載のリードフレーム。
  6. 【請求項6】 搭載される半導体チップと電気的に接続
    されるボンディング面を備えた複数本のインナーリード
    と、前記インナーリードの各々から延在されたアウター
    リードとが形成されて成るリードフレームと、金属箔に
    電気絶縁性接着層が形成されたフィルム状体から形成さ
    れて成る所定形状の成形体とを形成した後、 前記複数本のインナーリードに亘って、前記ボンディン
    グ面の反対側の面を覆うように、前記インナーリードが
    形成された領域内に前記成形体を配設し、前記成形体に
    よって覆われたインナーリードの全面に、前記成形体の
    電気絶縁性接着層を介して金属箔を貼着することを特徴
    とするリードフレームの製造方法。
  7. 【請求項7】 フィルム状体から打ち抜きによって所定
    形状の成形体を形成し、成形体の打ち抜きと同時にイン
    ナーリードのボンディング面の反対側の面に貼着する請
    求項6記載のリードフレームの製造方法。
  8. 【請求項8】 複数本のインナーリードと、前記インナ
    ーリードの各々から延在されたアウターリードとが形成
    されて成るリードフレームに搭載された半導体チップ
    が、前記複数本のインナーリードのボンディング面と
    イヤ等によって電気的に接続された半導体装置におい
    て、 該複数本のインナーリードに亘って、前記ボンディング
    面の反対側の面を覆うように、前記インナーリードが形
    成された領域内に配設された金属箔が、前記金属箔によ
    って覆われたインナーリードの全面に電気絶縁性接着層
    を介して貼着されていることを特徴とする半導体装置。
  9. 【請求項9】 貼着された金属箔が、搭載された半導体
    チップの底面側下方を覆っている請求項8記載の半導体
    装置。
  10. 【請求項10】 金属箔と電気絶縁性接着層との間に、
    電気絶縁性を有する絶縁層が介在されている請求項8又
    は請求項9記載の半導体装置。
JP5432392A 1992-02-05 1992-02-05 リードフレーム及びその製造方法並びに半導体装置 Expired - Lifetime JP2928421B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5432392A JP2928421B2 (ja) 1992-02-05 1992-02-05 リードフレーム及びその製造方法並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5432392A JP2928421B2 (ja) 1992-02-05 1992-02-05 リードフレーム及びその製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
JPH05218284A JPH05218284A (ja) 1993-08-27
JP2928421B2 true JP2928421B2 (ja) 1999-08-03

Family

ID=12967382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5432392A Expired - Lifetime JP2928421B2 (ja) 1992-02-05 1992-02-05 リードフレーム及びその製造方法並びに半導体装置

Country Status (1)

Country Link
JP (1) JP2928421B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006056240A (ja) * 2004-07-22 2006-03-02 Canon Inc インクジェット記録ヘッド及びインクジェット記録装置

Also Published As

Publication number Publication date
JPH05218284A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
KR940010546B1 (ko) 반도체장치
US6650006B2 (en) Semiconductor package with stacked chips
US6329706B1 (en) Leadframe using chip pad as heat conducting path and semiconductor package adopting the same
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US6472743B2 (en) Semiconductor package with heat dissipating structure
US6255140B1 (en) Flip chip chip-scale package
JPH09260550A (ja) 半導体装置
JPH0732215B2 (ja) 半導体装置
US5796160A (en) Resin-sealed semiconductor device
JP2829925B2 (ja) 半導体パッケージ及び電子回路盤
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JP2928421B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2518994B2 (ja) 半導体装置
JPH03174749A (ja) 半導体装置
JPS6318860B2 (ja)
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP2713141B2 (ja) 半導体装置
JP2001015667A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000068430A (ja) ヒートシンクを備えた樹脂封止型半導体装置
JP3284853B2 (ja) 半導体装置及びその製造方法
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JPH10335544A (ja) 半導体装置とその製造方法