JPS6318860B2 - - Google Patents
Info
- Publication number
- JPS6318860B2 JPS6318860B2 JP57003406A JP340682A JPS6318860B2 JP S6318860 B2 JPS6318860 B2 JP S6318860B2 JP 57003406 A JP57003406 A JP 57003406A JP 340682 A JP340682 A JP 340682A JP S6318860 B2 JPS6318860 B2 JP S6318860B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ceramic
- base substrate
- ceramic cover
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000003223 protective agent Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Description
【発明の詳細な説明】
本発明は、超高速コンピユータ等に使用する
LSIチツプを収容する高密度チツプキヤリアの構
造に関する。
LSIチツプを収容する高密度チツプキヤリアの構
造に関する。
近年、コンピユータの性能は、LSIチツプの進
歩によつて目ざましく高速化されてきた。これに
伴ないLSIの高密度実装技術の重要性が高まり、
チツプとチツプを接続する配線長を可能な限り短
くして配線による信号の遅延時間を最小にするた
めに、ICチツプをできるだけ高密度に実装する
工夫がされてきている。上述の要求を満たすべ
く、最近チツプキヤリアとよばれるICケースが
使用されている。
歩によつて目ざましく高速化されてきた。これに
伴ないLSIの高密度実装技術の重要性が高まり、
チツプとチツプを接続する配線長を可能な限り短
くして配線による信号の遅延時間を最小にするた
めに、ICチツプをできるだけ高密度に実装する
工夫がされてきている。上述の要求を満たすべ
く、最近チツプキヤリアとよばれるICケースが
使用されている。
従来のチツプキヤリアは、第１図および第２図
に示すように、セラミツクケース１の四辺に、半
円形の溝２を端子として形成し、これに内部配線
６を接続し、内部配線６の先端はケース内面で
ICチツプ４のリード５に接続可能に形成されて
いる。ケース１の内面凹部にICチツプ４が接着
される。このようなチツプキヤリアは、外部リー
ド線を持たずに基板上に容易かつ確実に搭載し基
板上の配線に上記溝２によつて接続することがで
き、またケース１の裏面（図中上面）に放熱器３
をとりつけることができて放熱効率が良いという
点に特徴がある。
に示すように、セラミツクケース１の四辺に、半
円形の溝２を端子として形成し、これに内部配線
６を接続し、内部配線６の先端はケース内面で
ICチツプ４のリード５に接続可能に形成されて
いる。ケース１の内面凹部にICチツプ４が接着
される。このようなチツプキヤリアは、外部リー
ド線を持たずに基板上に容易かつ確実に搭載し基
板上の配線に上記溝２によつて接続することがで
き、またケース１の裏面（図中上面）に放熱器３
をとりつけることができて放熱効率が良いという
点に特徴がある。
しかし、上述の従来のチツプキヤリアは、IC
チツプの集積度がますます向上し、これに伴つて
ICチツプの端子数が増大すると、多数の溝２を
形成するためにチツプキヤリア自体の大きさが増
大するという欠点がある。例えば、128ピンのチ
ツプキヤリアを例にとると、現在可能な最小ピツ
チ1.27mmで溝２を形成したとしても、１辺の長さ
は1.27×128／４＝40.64mmとなる。内部に収容す
るICチツプの大きさが１辺10mm（これは現在の
LSIチツプでも最も大きい部類に属する）として
も、チツプキヤリアの大きさは、１辺の長さがチ
ツプの４倍となり、面積にすると16倍にもなる。
すなわち、ICチツプの高密度実装に不利であり、
また、内部リード線や配線長が長くなるという欠
点がある。
チツプの集積度がますます向上し、これに伴つて
ICチツプの端子数が増大すると、多数の溝２を
形成するためにチツプキヤリア自体の大きさが増
大するという欠点がある。例えば、128ピンのチ
ツプキヤリアを例にとると、現在可能な最小ピツ
チ1.27mmで溝２を形成したとしても、１辺の長さ
は1.27×128／４＝40.64mmとなる。内部に収容す
るICチツプの大きさが１辺10mm（これは現在の
LSIチツプでも最も大きい部類に属する）として
も、チツプキヤリアの大きさは、１辺の長さがチ
ツプの４倍となり、面積にすると16倍にもなる。
すなわち、ICチツプの高密度実装に不利であり、
また、内部リード線や配線長が長くなるという欠
点がある。
本発明の目的は、上述の従来の欠点を解決し、
端子数の増大によるケース形状の大型化を最小限
に止め、かつ、放熱器の直接取付けが可能な高密
度チツプキヤリアを提供することにある。
端子数の増大によるケース形状の大型化を最小限
に止め、かつ、放熱器の直接取付けが可能な高密
度チツプキヤリアを提供することにある。
本発明は、セラミツクベース基板と、このセラ
ミツクベース基板に被せられその内側に凹部が形
成された皿状のセラミツクカバーとを備え、この
セラミツクカバーの内側上底面にICチツプが接
着されたチツプキヤリアにおいて、 上記セラミツクベース基板は、その内側表面に
上記ICチツプのリードを接続する多数の端子パ
ツドが形成され、その外側表面には格子状に配列
された外部接続用パツドが形成され、上記端子パ
ツドと上記外部接続用パツドとは上記セラミツク
ベース基板の内部を通過する内部配線により接続
され、上記セラミツクベース基板の中央部には、
上記ICチツプを上記セラミツクカバーの内側上
底面に圧接するために用いる棒状の治具が通過す
る孔が設けられ、上記セラミツクカバーの表面に
放熱器が取付けられたことを特徴とする。
ミツクベース基板に被せられその内側に凹部が形
成された皿状のセラミツクカバーとを備え、この
セラミツクカバーの内側上底面にICチツプが接
着されたチツプキヤリアにおいて、 上記セラミツクベース基板は、その内側表面に
上記ICチツプのリードを接続する多数の端子パ
ツドが形成され、その外側表面には格子状に配列
された外部接続用パツドが形成され、上記端子パ
ツドと上記外部接続用パツドとは上記セラミツク
ベース基板の内部を通過する内部配線により接続
され、上記セラミツクベース基板の中央部には、
上記ICチツプを上記セラミツクカバーの内側上
底面に圧接するために用いる棒状の治具が通過す
る孔が設けられ、上記セラミツクカバーの表面に
放熱器が取付けられたことを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第３図は、本発明の一実施例を示す断面図であ
る。すなわち、セラミツクベース基板１２にセラ
ミツクカバー１１を載置し、セラミツクカバー１
１は内面に凹部２２を形成し、周縁突部によつて
セラミツクベース基板１２に接着固定される。ま
た、カバー１１の凹部底面にはICチツプ４が接
着剤１９等により固着可能であり、図中上面には
放熱器３が取付け可能である。セラミツクベース
基板１２は、表面（図中上面）周辺部に多数の端
子パツド１７が形成され、裏面には外部接続用パ
ツド１６を格子形に形成する。該外部接続用パツ
ド１６はそれぞれ上記端子パツド１７に内部配線
１８によつて接続されている。また、中央部に治
具を挿通することができる孔１３が穿設されてい
る。上記端子パツド１７はICチツプリード５に
接続される。上記セラミツクベース基板１２とセ
ラミツクカバー１１等により高密度チツプキヤリ
ア１０を構成している。
る。すなわち、セラミツクベース基板１２にセラ
ミツクカバー１１を載置し、セラミツクカバー１
１は内面に凹部２２を形成し、周縁突部によつて
セラミツクベース基板１２に接着固定される。ま
た、カバー１１の凹部底面にはICチツプ４が接
着剤１９等により固着可能であり、図中上面には
放熱器３が取付け可能である。セラミツクベース
基板１２は、表面（図中上面）周辺部に多数の端
子パツド１７が形成され、裏面には外部接続用パ
ツド１６を格子形に形成する。該外部接続用パツ
ド１６はそれぞれ上記端子パツド１７に内部配線
１８によつて接続されている。また、中央部に治
具を挿通することができる孔１３が穿設されてい
る。上記端子パツド１７はICチツプリード５に
接続される。上記セラミツクベース基板１２とセ
ラミツクカバー１１等により高密度チツプキヤリ
ア１０を構成している。
第４図は、上記セラミツクベース基板１２に
ICチツプ４をフエースダウンの状態で載置した
状態を示す平面図であつて、端子パツド１７が基
板１２の周辺部に配列されている。ICチツプ４
は多数のリード５がそれぞれ端子パツド１７の位
置に合うようにフエースダウンの状態で載置さ
れ、ボンデイングマシンで全リードを端子パツド
１７に接着する。このとき、リード５はすでに
ICチツプ４に接続された状態で端子パツド１７
に接着されるが、これは、例えば周知のTAB
（Tape Automated Bonding）チツプを使用す
ることにより可能である。すなわち、TABチツ
プのICリード５は絶縁テープ上にあらかじめ金
メツキ銅箔などがエツチングによつて形成され、
テープ状態のままICチツプ側で端子パツドにイ
ンナーリードボンデイング（ILB）されている。
上述のICチツプのリード先端部を基板１２の端
子パツド１７の位置に揃えて切断し、端子パツド
１７に接着することができる。
ICチツプ４をフエースダウンの状態で載置した
状態を示す平面図であつて、端子パツド１７が基
板１２の周辺部に配列されている。ICチツプ４
は多数のリード５がそれぞれ端子パツド１７の位
置に合うようにフエースダウンの状態で載置さ
れ、ボンデイングマシンで全リードを端子パツド
１７に接着する。このとき、リード５はすでに
ICチツプ４に接続された状態で端子パツド１７
に接着されるが、これは、例えば周知のTAB
（Tape Automated Bonding）チツプを使用す
ることにより可能である。すなわち、TABチツ
プのICリード５は絶縁テープ上にあらかじめ金
メツキ銅箔などがエツチングによつて形成され、
テープ状態のままICチツプ側で端子パツドにイ
ンナーリードボンデイング（ILB）されている。
上述のICチツプのリード先端部を基板１２の端
子パツド１７の位置に揃えて切断し、端子パツド
１７に接着することができる。
第５図は、セラミツクベース基板１２の底面図
であつて、外部接続用パツド１６が格子状に形成
され、中央部には治具挿通用の孔１３が穿設され
ている。例えば128ピンのLSIチツプを収容する
場合は、パツド１６の間隔を1.27mmとして基板の
１辺の長さは、1.27×11＋α＝13.97＋α≒18mm
程度とすることができ、大幅な小形化が可能であ
る。
であつて、外部接続用パツド１６が格子状に形成
され、中央部には治具挿通用の孔１３が穿設され
ている。例えば128ピンのLSIチツプを収容する
場合は、パツド１６の間隔を1.27mmとして基板の
１辺の長さは、1.27×11＋α＝13.97＋α≒18mm
程度とすることができ、大幅な小形化が可能であ
る。
上述のチツプキヤリアは、以下のようにして
ICチツプを実装する。
ICチツプを実装する。
先ず、セラミツクベース基板１２の表面に、
ICチツプ４をフエースダウンの状態で載置し、
リード５の先端部を適宜切断し、それぞれのリー
ド５と端子パツド１７とを合うようにして、ボン
デイングマシンで全リードを端子パツド１７にそ
れぞれ接着する。次に、セラミツクカバー１１の
底面に接着剤１９を塗布してICチツプ４の上に
かぶせ、カバー１１の周縁突部の端面をベース基
板１２に接着する。次に、第６図に示すように、
ベース基板１２の孔１３に治具２１を挿入して、
ICチツプ４をセラミツクカバー１１の底面の方
へ押圧する。この状態で接着剤１９を固化すれ
ば、ICチツプ４はセラミツクカバー１１の底面
にダイボンデイングされる。接着剤には、例えば
銀入りエポキシ樹脂を使用し、治具２１でICチ
ツプ４を押圧した状態で必要な温度を加えて固化
させることができる。また、接着剤として半田ク
リームを使用して温度を加えて溶融したのち再び
温度を下げて固化させるようにしても良い。IC
チツプを接着したのち、孔１３から溶剤を注入し
てチツプキヤリア内部を洗浄することにより不要
な残滓等を除去することが望ましい。また、カバ
ー１１の凹部と基板１２の表面で形成された空洞
内に孔１３を通じてシリコン等の充填剤をつめる
ことにより防湿効果を有することも可能である。
ICチツプ４をフエースダウンの状態で載置し、
リード５の先端部を適宜切断し、それぞれのリー
ド５と端子パツド１７とを合うようにして、ボン
デイングマシンで全リードを端子パツド１７にそ
れぞれ接着する。次に、セラミツクカバー１１の
底面に接着剤１９を塗布してICチツプ４の上に
かぶせ、カバー１１の周縁突部の端面をベース基
板１２に接着する。次に、第６図に示すように、
ベース基板１２の孔１３に治具２１を挿入して、
ICチツプ４をセラミツクカバー１１の底面の方
へ押圧する。この状態で接着剤１９を固化すれ
ば、ICチツプ４はセラミツクカバー１１の底面
にダイボンデイングされる。接着剤には、例えば
銀入りエポキシ樹脂を使用し、治具２１でICチ
ツプ４を押圧した状態で必要な温度を加えて固化
させることができる。また、接着剤として半田ク
リームを使用して温度を加えて溶融したのち再び
温度を下げて固化させるようにしても良い。IC
チツプを接着したのち、孔１３から溶剤を注入し
てチツプキヤリア内部を洗浄することにより不要
な残滓等を除去することが望ましい。また、カバ
ー１１の凹部と基板１２の表面で形成された空洞
内に孔１３を通じてシリコン等の充填剤をつめる
ことにより防湿効果を有することも可能である。
以上のように、本発明においては、セラミツク
ベース基板の表面周辺部に多数の端子パツドを形
成し、該基板の裏面に外部接続用パツドを格子状
に配列し、上記端子パツドと外部接続用パツドと
は基板内の内部配線によつて接続した構成とした
から、多数の外部接続用パツドを小さいベース基
板に形成することが可能である。また、実装する
ICチツプは、フエースダウンの状態で前記ベー
ス基板に載置され、リードを前記端子パツドに接
着したのちに、該ICチツプ上にセラミツクカバ
ーをかぶせてその周縁部でベース基板と固着し、
前記ベース基板の中央部に穿設された孔に棒状の
治具を挿通して前記ICチツプをセラミツクカバ
ーの底面に押圧接着する構成としたから、ICチ
ツプの発熱は上記セラミツクカバーを介して空中
に放熱され、放熱効果が良い。さらに上記セラミ
ツクカバーの外面に放熱器を取り付けてあるので
より一層放熱効果が向上する。すなわち、小形の
チツプキヤリアによつて大なる放熱効果を発揮で
きる。また、小形化により高密度実装が可能で、
配線長が短くなり、高速化に有利である。また、
前記ベース基板に穿設した孔は、洗浄液の流入口
および又は、シリコン樹脂等の防湿保護剤の注入
口として利用することができ実装したICチツプ
の防湿保護に有利である。
ベース基板の表面周辺部に多数の端子パツドを形
成し、該基板の裏面に外部接続用パツドを格子状
に配列し、上記端子パツドと外部接続用パツドと
は基板内の内部配線によつて接続した構成とした
から、多数の外部接続用パツドを小さいベース基
板に形成することが可能である。また、実装する
ICチツプは、フエースダウンの状態で前記ベー
ス基板に載置され、リードを前記端子パツドに接
着したのちに、該ICチツプ上にセラミツクカバ
ーをかぶせてその周縁部でベース基板と固着し、
前記ベース基板の中央部に穿設された孔に棒状の
治具を挿通して前記ICチツプをセラミツクカバ
ーの底面に押圧接着する構成としたから、ICチ
ツプの発熱は上記セラミツクカバーを介して空中
に放熱され、放熱効果が良い。さらに上記セラミ
ツクカバーの外面に放熱器を取り付けてあるので
より一層放熱効果が向上する。すなわち、小形の
チツプキヤリアによつて大なる放熱効果を発揮で
きる。また、小形化により高密度実装が可能で、
配線長が短くなり、高速化に有利である。また、
前記ベース基板に穿設した孔は、洗浄液の流入口
および又は、シリコン樹脂等の防湿保護剤の注入
口として利用することができ実装したICチツプ
の防湿保護に有利である。
第１図は従来のチツプキヤリアの一例を示す斜
視図、第２図はその断面図、第３図は本発明の一
実施例を示す断面図、第４図は上記実施例のセラ
ミツクベース基板上にICチツプを載置した状態
を示す平面図、第５図は上記実施例のセラミツク
ベース基板の底面図、第６図は治具によつてIC
チツプをセラミツクカバー底面に接着する状態を
示す断面図である。 図において、１……セラミツクケース、２……
溝、３……放熱器、４……ICチツプ、５……IC
チツプのリード、６……内部配線、１０……高密
度チツプキヤリア、１１……セラミツクカバー、
１２……セラミツクベース基板、１３……孔、１
６……外部接続用パツド、１７……端子パツド、
１８……内部配線、２２……凹部。
視図、第２図はその断面図、第３図は本発明の一
実施例を示す断面図、第４図は上記実施例のセラ
ミツクベース基板上にICチツプを載置した状態
を示す平面図、第５図は上記実施例のセラミツク
ベース基板の底面図、第６図は治具によつてIC
チツプをセラミツクカバー底面に接着する状態を
示す断面図である。 図において、１……セラミツクケース、２……
溝、３……放熱器、４……ICチツプ、５……IC
チツプのリード、６……内部配線、１０……高密
度チツプキヤリア、１１……セラミツクカバー、
１２……セラミツクベース基板、１３……孔、１
６……外部接続用パツド、１７……端子パツド、
１８……内部配線、２２……凹部。
Claims (1)
- 【特許請求の範囲】 １ セラミツクベース基板１２と、このセラミツ
クベース基板に被せられその内側に凹部が形成さ
れた皿状のセラミツクカバー１１とを備え、この
セラミツクカバーの内側上底面にICチツプ４が
接着されたチツプキヤリアにおいて、 上記セラミツクベース基板は、その内側表面に
上記ICチツプのリードを接続する多数の端子パ
ツド１７が形成され、その外側表面には格子状に
配列された外部接続用パツド１６が形成され、 上記端子パツドと上記外部接続用パツドとは上
記セラミツクベース基板の内部を通過する内部配
線１８により接続され、 上記セラミツクベース基板の中央部には、上記
ICチツプを上記セラミツクカバーの内側上底面
に圧接するために用いる棒状の治具が通過する孔
１３が設けられ、 上記セラミツクカバーの表面に放熱器３が取付
けられた ことを特徴とする高密度チツプキヤリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003406A JPS58122753A (ja) | 1982-01-14 | 1982-01-14 | 高密度チツプキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003406A JPS58122753A (ja) | 1982-01-14 | 1982-01-14 | 高密度チツプキヤリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122753A JPS58122753A (ja) | 1983-07-21 |
| JPS6318860B2 true JPS6318860B2 (ja) | 1988-04-20 |
Family
ID=11556498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003406A Granted JPS58122753A (ja) | 1982-01-14 | 1982-01-14 | 高密度チツプキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122753A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0674037B2 (ja) * | 1987-06-17 | 1994-09-21 | 三菱電機株式会社 | 電気車用ブレ−キ制御装置 |
| JPS645044A (en) * | 1987-06-26 | 1989-01-10 | Nec Corp | Semiconductor integrated circuit device |
| FR2647962B1 (fr) * | 1989-05-30 | 1994-04-15 | Thomson Composants Milit Spatiau | Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs |
| KR0159987B1 (ko) * | 1995-07-05 | 1998-12-01 | 아남산업주식회사 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조 |
| US6329220B1 (en) | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
| US6559537B1 (en) * | 2000-08-31 | 2003-05-06 | Micron Technology, Inc. | Ball grid array packages with thermally conductive containers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4945729U (ja) * | 1972-08-02 | 1974-04-22 | ||
| JPS5688343A (en) * | 1979-12-21 | 1981-07-17 | Fujitsu Ltd | Multichip type semiconductor package |
-
1982
- 1982-01-14 JP JP57003406A patent/JPS58122753A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4945729U (ja) * | 1972-08-02 | 1974-04-22 | ||
| JPS5688343A (en) * | 1979-12-21 | 1981-07-17 | Fujitsu Ltd | Multichip type semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58122753A (ja) | 1983-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246115B1 (en) | Semiconductor package having a heat sink with an exposed surface | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US7446408B2 (en) | Semiconductor package with heat sink | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5739581A (en) | High density integrated circuit package assembly with a heatsink between stacked dies | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US5710459A (en) | Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US7312525B2 (en) | Thermally enhanced package for an integrated circuit | |
| EP0528291A2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| JPS6318860B2 (ja) | ||
| JPH03174749A (ja) | 半導体装置 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| KR100763966B1 (ko) | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 | |
| JPH09213871A (ja) | 半導体装置 | |
| KR19980078723A (ko) | 히트싱크를 갖는 고전력 패키지 | |
| JP2001015667A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| KR100273226B1 (ko) | 버텀리드패키지 |