JP7214870B2 - 撮像素子ユニット及び撮像装置 - Google Patents

撮像素子ユニット及び撮像装置 Download PDF

Info

Publication number
JP7214870B2
JP7214870B2 JP2021529892A JP2021529892A JP7214870B2 JP 7214870 B2 JP7214870 B2 JP 7214870B2 JP 2021529892 A JP2021529892 A JP 2021529892A JP 2021529892 A JP2021529892 A JP 2021529892A JP 7214870 B2 JP7214870 B2 JP 7214870B2
Authority
JP
Japan
Prior art keywords
imaging element
adhesive
chip
imaging
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021529892A
Other languages
English (en)
Other versions
JPWO2021002075A1 (ja
Inventor
和也 真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2021002075A1 publication Critical patent/JPWO2021002075A1/ja
Application granted granted Critical
Publication of JP7214870B2 publication Critical patent/JP7214870B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/51Housings
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像素子ユニット及び撮像装置に関する。
CCD(Charge Coupled Device)イメージセンサ又はCMOS(Complementary Metal OXide Semiconductor)イメージセンサ等の撮像素子の高解像度化に伴い、デジタルスチルカメラ、デジタルビデオカメラ、スマートフォン等の携帯電話機、タブレット端末、又は内視鏡等の撮像機能を有する情報機器の需要が急増している。なお、以上のような撮像機能を有する電子機器を撮像装置と称する。
撮像装置は、半導体チップである撮像素子チップと、この撮像素子チップを収容するパッケージと、このパッケージが実装される回路基板と、を含む撮像ユニットを備える。
特許文献1~3には、電子部品と、この電子部品を収容するパッケージと、このパッケージが実装される回路基板と、を含むユニットの構造が開示されている。
特開2009-176961号公報 特開2011-071422号公報 特開2015-038996号公報
半導体チップを収容するパッケージを回路基板に実装する際には、パッケージと回路基板とを半田によって電気的に接続する工程において、ユニットが高温状態に置かれる。この工程の終了後、ユニットの温度が低下すると、ユニットの構成部品の線膨張係数の違いによって、バイメタル効果による反りが発生する。
半導体チップが撮像素子チップである場合には、バイメタル効果による反りによって撮像素子チップの受光面の平坦性が確保できなくなる。このように受光面が反ると、受光面の周辺においては焦点がずれることになり、撮像画質に影響を与える。撮像素子チップのサイズが大きい場合には、バイメタル効果による反りへの対策が特に重要となる。特許文献1-3では、こういった撮像素子チップの反りの課題については認識していない。
本発明は、上記事情に鑑みてなされたものであり、撮像素子チップの反りを防いで撮像画質を向上させることのできる撮像素子ユニットと、この撮像素子ユニットを備える撮像装置を提供することを目的とする。
本発明の撮像素子ユニットは、導電性部材を介して回路基板に固定される撮像素子ユニットであって、撮像素子チップが固定された平坦部と、上記平坦部における上記撮像素子チップの固定面を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、上記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、上記壁部と重なる状態にて上記撮像素子チップを封止する封止部材と、を備え、上記封止部材と上記壁部は、ヤング率が500MPa以上の接着剤によって固定されているものである。
又は、本発明の撮像素子ユニットは、導電性部材を介して回路基板に固定される撮像素子ユニットであって、撮像素子チップが固定された平坦部と、上記平坦部における上記撮像素子チップの固定面を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、上記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、上記壁部と重なる状態にて上記撮像素子チップを封止する封止部材と、を備え、上記封止部材と上記壁部は、ヤング率が500MPa未満且つ厚さが15μm以下の接着剤によって固定されているものである。
本発明の撮像装置は、上記撮像素子ユニットと、上記回路基板と、上記固定部材における上記固定面と反対側の面から露出する上記第一の端子と、上記固定部材における上記固定面と反対側の面に対面して配置された上記回路基板に形成されている第二の端子との間に設けられ、上記固定部材と上記回路基板との固定及び上記第一の端子と上記第二の端子との電気的接続を行う導電性部材と、を備えるものである。
本発明によれば、撮像素子の反りを防いで撮像画質を向上させることのできる撮像素子ユニットと、この撮像素子ユニットを備える撮像装置を提供することができる。
本発明の撮像装置の一実施形態であるデジタルカメラ100の概略構成を示す図である。 図1に示すデジタルカメラ100における撮像ユニット50を回路基板52側から見た背面図である。 図2に示す撮像ユニット50のA-A線の断面模式図である。 図2に示す撮像ユニット50を撮像素子ユニット51側から方向Zに見た正面図である。 撮像ユニット50における撮像素子チップ1の反り量を、接着剤4の厚さとヤング率(500MPa及び5000MPa)の組み合わせごとにシミュレーションした結果を示す図である。 撮像ユニット50における撮像素子チップ1の反り量を、接着剤4の厚さとヤング率(50MPa)の組み合わせごとにシミュレーションした結果を示す図である。 撮像ユニット50における撮像素子チップ1の反り量を、接着剤4(厚さ=15μm、ヤング率=5000MPa)の接着幅ごとにシミュレーションした結果を示す図である。 撮像ユニット50における撮像素子チップ1の反り量を、接着剤4(厚さ=60μm、ヤング率=500MPa)の接着幅ごとにシミュレーションした結果を示す図である。 撮像ユニット50における撮像素子チップ1の反り量を、オーバーラップ率ごとにシミュレーションした結果を示す図である。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の撮像装置の一実施形態であるデジタルカメラ100の概略構成を示す図である。
図1に示すデジタルカメラ100は、撮像レンズ41と、絞り42と、レンズ駆動部43と、絞り駆動部44と、レンズ制御部45と、を有するレンズ装置40を備える。
レンズ装置40は、デジタルカメラ100本体に着脱可能なものであってもよいし、デジタルカメラ100本体と一体化されたものであってもよい。
撮像レンズ41は光軸方向に移動可能なフォーカスレンズ又はズームレンズ等を含む。撮像レンズ41と絞り42によって撮像光学系が構成される。
レンズ装置40のレンズ制御部45は、デジタルカメラ100のシステム制御部11と有線又は無線によって通信可能に構成される。
レンズ制御部45は、システム制御部11からの指令にしたがい、レンズ駆動部43を介して撮像レンズ41に含まれるフォーカスレンズを駆動してフォーカスレンズの主点の位置を変更したり、絞り駆動部44を介して絞り42の開口量を制御したりする。
デジタルカメラ100は、更に、撮像光学系を通して被写体を撮像するための撮像ユニット50と、システム制御部11と、操作部14と、を備える。
撮像ユニット50は、CCD型イメージセンサ又はCMOS型イメージセンサ等の撮像素子ユニット51と、回路基板52と、を備える。撮像素子ユニット51は、後述の導電性部材7を介して回路基板52に固定される。
撮像素子ユニット51は、複数の画素が二次元状に配置された受光面(後述の図3の受光面10)を有し、撮像光学系によってこの受光面に結像される被写体像をこの複数の画素によって電気信号(画素信号)に変換して出力する。
システム制御部11は、撮像素子ユニット51を駆動し、レンズ装置40の撮像光学系を通して撮像した被写体像を撮像画像信号として出力させる。
システム制御部11には、操作部14を通してユーザからの指示信号が入力される。
システム制御部11は、デジタルカメラ100全体を統括制御するものであり、ハードウェア的な構造は、プログラムを実行して処理を行う各種のプロセッサである。
各種のプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるCPU(Central Prosessing Unit)、FPGA(Field Programmable Gate Array)等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス(Programmable Logic Device:PLD)、又はASIC(Application Specific Integrated Circuit)等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。
これら各種のプロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。
システム制御部11は、各種のプロセッサのうちの1つで構成されてもよいし、同種又は異種の2つ以上のプロセッサの組み合わせ(例えば、複数のFPGAの組み合わせ又はCPUとFPGAの組み合わせ)で構成されてもよい。
更に、このデジタルカメラ100の電気制御系は、RAM(Random Accsess Memory)から構成されるメインメモリ16と、メインメモリ16へのデータ記憶及びメインメモリ16からのデータ読み出しの制御を行うメモリ制御部15と、撮像ユニット50から出力される撮像画像信号に対しデジタル信号処理を行ってJPEG(Joint Photographic Experts Group)形式等の各種フォーマットにしたがった撮像画像データを生成するデジタル信号処理部17と、記憶媒体21へのデータ記憶及び記憶媒体21からのデータ読み出しの制御を行う外部メモリ制御部20と、有機EL(electroluminescence)ディスプレイ又は液晶ディスプレイ等で構成される表示部23と、表示部23の表示を制御する表示制御部22と、を備える。
図2は、図1に示すデジタルカメラ100における撮像ユニット50を回路基板52側から見た背面図である。図3は、図2に示す撮像ユニット50のA-A線の断面模式図である。
図3に示すように、撮像ユニット50は、撮像素子ユニット51と、撮像素子ユニット51の背面に固着された回路基板52と、を備える。
撮像素子ユニット51は、矩形板状又は円形板状等の板状の平坦部2aと、平坦部2aの端部に立設された矩形枠状又は円形枠状等の枠状の壁部2bと、を有するパッケージ2を備える。パッケージ2は、平坦部2a及び壁部2bにより凹部2cが形成される構成である。
撮像素子ユニット51は、更に、パッケージ2の平坦部2aの固定面2dに固定された撮像素子チップ1と、パッケージ2の壁部2bの上面に接着剤4により固定され、パッケージ2の凹部2cを塞いで撮像素子チップ1を封止する樹脂又はガラス等の透光性部材で構成された保護カバー3と、を備える。パッケージ2は固定部材を構成し、保護カバー3は封止部材を構成する。壁部2bは、平坦部2aにおける撮像素子チップ1の固定面2dを取り囲むように構成される。
撮像素子チップ1は、フォトダイオード等の光電変換素子、及び、光電変換素子に蓄積された電荷を信号に変換して読み出す読み出し回路等が形成された受光面10を含む半導体チップである。撮像素子チップ1は、図2に示すように平面形状が矩形であり、ダイボンド材として用いられる樹脂等の接着部材5によってパッケージ2の固定面2dに固定されている。撮像素子チップ1は、例えば、中判サイズ(一例としては43.8mm×32.9mm)のセンサである。
図3には、撮像素子チップ1の受光面10に垂直な方向Zと、撮像素子チップ1の長手方向である方向Xとが示されている。また、図2には、撮像素子チップ1の短手方向である方向Yが示されている。図2は、方向Zに向かって撮像ユニット50を回路基板52側からみた図である。方向Xと方向Yは、それぞれ、受光面10に平行な方向である。
パッケージ2は、アルミナセラミック(セラミックス)等の絶縁材料で構成されたもの、又は、タングステン等の導電性部材からなる導電層とアルミナセラミック等の絶縁材料からなる絶縁層とが積層された多層構造のもの等が用いられる。
パッケージ2の凹部2cの固定面2dには、図示省略の多数の端子が形成されており、これら端子と、撮像素子チップ1に形成されている電極パッドとが図示省略の導電性ワイヤ等によって電気的に接続されている。また、パッケージ2の保護カバー3が固定される側と反対側の背面2eには、パッケージ2の凹部2cの固定面2dに形成された各端子と電気的に接続された第一の端子(図示省略)が露出している。
回路基板52は、パッケージ2の背面2eに、複数の導電性部材7(図3参照)によって接着されて固定されている。パッケージ2のこの背面2eに露出した上記の複数の第一の端子の各々に、この導電性部材7が接触している。
回路基板52は、図2に示す例では、中央に開口52kを有する枠状且つ板状の部材である。回路基板52には、撮像素子チップ1を駆動する回路及び撮像素子チップ1から出力される信号を処理する回路等が形成されている。回路基板52のパッケージ2と固定されている側の面52aには、導電性部材7と接触する位置に、これら回路の端子(第二の端子(図示省略))が形成されている。
したがって、回路基板52に含まれる回路の第二の端子と、パッケージ2の背面に形成された第一の端子とは、導電性部材7によって電気的に接続されている。
回路基板52は、例えば、ガラスエポキシ樹脂等で構成された絶縁層と、銅等で構成された導電層と、ソルダーレジスト層とを含むが、これ以外の周知のものを採用することができる。回路基板52は、その線膨張係数がパッケージ2の線膨張係数よりも大きいものが用いられる。
導電性部材7は、図2に示すように、平面形状が枠状の破線で示す領域7Aに配置されている。導電性部材7は、接着機能を持つ導電性材料で構成されていればよく、例えば、鉛と錫の合金からなるハンダ又は錫と銅の合金からなるハンダ等が用いられる。
図4は、図2に示す撮像ユニット50を撮像素子ユニット51側から方向Zに見た正面図である。図4では、図3に示した保護カバー3の図示は省略されている。
図4に示すように、回路基板52とパッケージ2との固定及び電気的接続を行う導電性部材7が形成された領域7Aの外縁部は、パッケージ2の壁部2bと重なっている。
具体的には、領域7Aの方向Xにおける一方側の縁部EX1と、領域7Aの方向Xにおける他方側の縁部EX2と、領域7Aの方向Yにおける一方側の縁部EY1と、領域7Aの方向Yにおける他方側の縁部EY2とによって、領域7Aの外縁部が構成されている。そして、これら縁部EX1、縁部EX2、縁部EY1、及び縁部EY2が全てパッケージ2の壁部2bと重なる位置にある。尚、回路基板52及びパッケージ2の線膨張係数は、例えば、実際の回路基板52及びパッケージ2について、外部温度を変化させた場合の寸法変化量をそれぞれ測定し、寸法変化量を単位温度あたりの寸法変化率に換算することで算出することができる。
撮像ユニット50では、回路基板52に接着されたパッケージ2の線膨張係数が、回路基板52の線膨張係数よりも小さい。このため、回路基板52とパッケージ2を導電性部材7によって接着した後のバイメタル効果によって、パッケージ2には応力が加わる。
図4に示したように、領域7Aの外縁部が壁部2bに重なっていると、回路基板52からパッケージ2にかかる応力が壁部2bを経由して保護カバー3に分散される。この結果、パッケージ2の反りが低減され、撮像素子チップ1の反りを減らすことができる。
図4に示すように、領域7Aの縁部EX1と、縁部EX1と重なる壁部2bの部分の方向Xにおける凹部2c側(撮像素子チップ1側)の端部EX3との間の距離をL1とし、縁部EX1が重なっている壁部2bの部分の方向Xの幅をXD1とする。L1=α1×(XD1)とする。
図4に示すように、領域7Aの縁部EX2と、縁部EX2と重なる壁部2bの部分の方向Xにおける凹部2c側の端部EX4との間の距離をL2とし、縁部EX2が重なっている壁部2bの部分の方向Xの幅をXD2とする。L2=α2×(XD2)とする。
図4に示すように、領域7Aの縁部EY1と、縁部EY1と重なる壁部2bの部分の方向Yにおける凹部2c側の端部EY3との間の距離をL3とし、縁部EY1が重なっている壁部2bの部分の方向Yの幅をYD1とする。L3=α3×(YD1)とする。
図4に示すように、領域7Aの縁部EY2と、縁部EY2と重なる壁部2bの部分の方向Yにおける凹部2c側の端部EY4との間の距離をL4とし、縁部EY2が重なっている壁部2bの部分の方向Yの幅をYD2とする。L4=α4×(YD2)とする。
なお、距離L1と距離L2は同じ値であっても異なる値であってもよい。また、距離L3と距離L4は同じ値であっても異なる値であってもよい。また、距離L1~L4はそれぞれ異なる値であってもよい。
α1、α2、α3、及びα4は、壁部2bにおける領域7Aの外縁部に重なる位置と、壁部2bにおける凹部2c側の端部との間の距離の、壁部2bの幅に対する割合(オーバーラップ率)である。
発明者は、例えばα1、α2、α3、及びα4の各々を0.6(オーバーラップ率=60%)とした場合に、パッケージ2と保護カバー3とを互いに固定する接着剤4としてヤング率(縦弾性係数)が500MPa(メガパスカル)以上の接着剤を用いることにより、撮像素子チップ1の反りを実用上許容される程度にまで低減できることを見出した。
図5は、撮像ユニット50における撮像素子チップ1の反り量を、接着剤4の厚さとヤング率(500MPa及び5000MPa)の組み合わせごとにシミュレーションした結果を示す図である。図5のシミュレーション結果は、上記のα1、α2、α3、及びα4の各々を0.6(オーバーラップ率=60%)とし、接着剤4の接着幅を4mmとした場合のシミュレーション結果である。
ここで、撮像素子チップ1の受光面10に垂直な方向Zから見た状態において、壁部2bと保護カバー3とが重なる部分に沿って接着剤をXmmの幅で配置することを、接着剤4の接着幅をXmmとする、と表現する。
図5に示す縦軸は、撮像素子チップ1の受光面10の反り量(μm)を示している。この反り量は、撮像素子チップ1の受光面10の撮像レンズ41の光軸と交わる光軸中心における光軸方向の位置を基準位置としたときの値を示している。
図5に示す横軸は、撮像素子チップのサイズが中判サイズ(43.8mm×32.9mm)の場合の受光面10の光軸中心からの距離を像高(%)として示している。受光面10の光軸中心は像高=0%であり、受光面10における光軸中心から最も離れた位置を像高=100%としている。
図5に示した“ボンド厚15μm_E500MPa”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を500MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚15μm_E5000MPa”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を5000MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚30μm_E500MPa”の曲線は、接着剤4の厚さを30μmとし、接着剤4のヤング率を500MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚30μm_E5000MPa”の曲線は、接着剤4の厚さを30μmとし、接着剤4のヤング率を5000MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚60μm_E500MPa”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を500MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚60μm_E5000MPa”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を5000MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚120μm_E500MPa”の曲線は、接着剤4の厚さを120μmとし、接着剤4のヤング率を500MPaとした状態でのシミュレーション結果を示している。
図5に示した“ボンド厚120μm_E5000MPa”の曲線は、接着剤4の厚さを120μmとし、接着剤4のヤング率を5000MPaとした状態でのシミュレーション結果を示している。
図6は、撮像ユニット50における撮像素子チップ1の反り量を、接着剤4の厚さとヤング率(50MPa)の組み合わせごとにシミュレーションした結果を示す図である。図5のシミュレーション結果は、上記のα1、α2、α3、及びα4の各々を0.6(オーバーラップ率=60%)とし、接着剤4の接着幅を4mmとした場合のシミュレーション結果である。図6に示す縦軸及び横軸は、図5に示した縦軸及び横軸と同じである。
図6に示した“ボンド厚15μm_E50MPa”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を50MPaとした状態でのシミュレーション結果を示している。
図6に示した“ボンド厚30μm_E50MPa”の曲線は、接着剤4の厚さを30μmとし、接着剤4のヤング率を50MPaとした状態でのシミュレーション結果を示している。
図6に示した“ボンド厚60μm_E50MPa”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を50MPaとした状態でのシミュレーション結果を示している。
図6に示した“ボンド厚120μm_E50MPa”の曲線は、接着剤4の厚さを120μmとし、接着剤4のヤング率を50MPaとした状態でのシミュレーション結果を示している。
図5及び図6に示したシミュレーション結果から、接着剤4のヤング率を500MPa又は5000MPaとすることで、接着剤4の厚さにかかわらずに、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑えることができることが分かる。これは、撮像素子チップ1が中判サイズなどの大型センサであっても画質を維持することができる反り量である。
また、図5及び図6に示す各シミュレーション結果から、接着剤4の厚さ及び接着剤4の接着幅が同じである場合、接着剤4のヤング率が高いほど、撮像素子チップ1の反り量を抑えることができることが分かる。
したがって、接着剤4のヤング率を500MPa以上とすることで、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑え、撮像素子チップ1が中判サイズなどの大型センサであっても画質を維持することができる。このように、接着剤4として剛性の高い接着剤を用いることで、撮像素子チップ1の反り量を抑えることができる。ヤング率が500MPa以上の剛性の高い接着剤としては、例えばセメダインEP171、ヤング率5000MPa以上の剛性の高い接着剤としてはセメダインEP811(セメダインは登録商標)などの一般的な接着剤を用いることができる。
また、図5に示したシミュレーション結果において、接着剤4の厚さが120μmのときに、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑えられている。また、図5に示す各シミュレーション結果から、接着剤4のヤング率及び接着剤4の接着幅が同じである場合、接着剤4の厚さが小さいほど、撮像素子チップ1の反り量を抑えることができることが分かる。したがって、接着剤4のヤング率を500MPa以上とする場合に、接着剤4の厚さを120μm以下とすることが好ましい。
また、上記のように、図5に示したシミュレーション結果は、接着剤4の接着幅が4mmのときのシミュレーション結果である。また、後述の図7及び図8に示す各シミュレーション結果から、接着剤4のヤング率及び接着剤4の厚さが同じである場合、接着剤4の接着幅が大きいほど、撮像素子チップ1の反り量を抑えることができることが分かる。したがって、接着剤4のヤング率を500MPa以上とする場合に、接着剤4の接着幅を4mm以上とすることが好ましい。
また、図6に示したシミュレーション結果から、接着剤4のヤング率が500MPa未満の50MPaであっても、接着剤4の厚さが15μmであれば、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑えることができることが分かる。また、図6に示すシミュレーション結果から、接着剤4の厚さが小さいほど、撮像素子チップ1の反り量を抑えることができる。
したがって、接着剤4のヤング率が500MPa未満であっても、接着剤4の厚さを15μm以下とすることで、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑え、撮像素子チップ1が中判サイズなどの大型センサであっても画質を維持することができる。このように、接着剤4が剛性の低い接着剤(例えばUV(Ultra Violet)接着剤)である場合は、接着剤4を薄くすることで撮像素子チップ1の反り量を抑えることができる。
また、上記のように、図6に示したシミュレーション結果は、接着剤4の接着幅が4mmのときのシミュレーション結果である。また、上記のように、接着剤4の接着幅が大きいほど、撮像素子チップ1の反り量を抑えることができる。したがって、接着剤4のヤング率を500MPa未満、接着剤4の厚さを15μm以下とする場合に、接着剤4の接着幅を4mm以上とすることが好ましい。
図7は、撮像ユニット50における撮像素子チップ1の反り量を、接着剤4(厚さ=15μm、ヤング率=5000MPa)の接着幅ごとにシミュレーションした結果を示す図である。図7のシミュレーション結果は、上記のα1、α2、α3、及びα4の各々を0.6(オーバーラップ率=60%)とした場合のシミュレーション結果である。図7に示す縦軸及び横軸は、図5に示した縦軸及び横軸と同じである。
図7に示した“ボンド厚15μm_E5000MPa_接着幅4mm”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を5000MPaとし、接着剤4の接着幅を4mmとした状態でのシミュレーション結果を示している。
図7に示した“ボンド厚15μm_E5000MPa_接着幅3mm”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を5000MPaとし、接着剤4の接着幅を3mmとした状態でのシミュレーション結果を示している。
図7に示した“ボンド厚15μm_E5000MPa_接着幅2mm”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を5000MPaとし、接着剤4の接着幅を2mmとした状態でのシミュレーション結果を示している。
図7に示した“ボンド厚15μm_E5000MPa_接着幅1mm”の曲線は、接着剤4の厚さを15μmとし、接着剤4のヤング率を5000MPaとし、接着剤4の接着幅を1mmとした状態でのシミュレーション結果を示している。
図7に示したシミュレーション結果から、接着剤4のヤング率が5000MPaであれば、接着剤4の接着幅にかかわらずに、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑えることができることが分かる。また、上記のように、接着剤4のヤング率が高いほど、撮像素子チップ1の反り量を抑えることができる。
したがって、接着剤4のヤング率を5000MPa以上とすることで、撮像素子チップ1の反り量を像高=80%で60μm以下に抑え、撮像素子チップ1が中判サイズなどの大型センサであっても画質を維持することができる。
また、図7に示したシミュレーション結果において、接着剤4の接着幅を1mmのときに、撮像素子チップ1の反り量を像高=80%で60μm以下に抑えられている。また、上記のように、接着剤4の接着幅が大きいほど、撮像素子チップ1の反り量を抑えることができる。したがって、接着剤4のヤング率を5000MPa以上とする場合に、接着剤4の接着幅を1mm以上とすることが好ましい。なお、接着剤4の接着幅を1mm未満とすることは、通常は困難である。
また、図7に示したシミュレーション結果において、接着剤4の厚さが15μmのときに、接着剤4の接着幅にかかわらずに、撮像素子チップ1の反り量を像高=80%で60μm以下に抑えられている。また、上記のように、接着剤4の厚さが小さいほど、撮像素子チップ1の反り量を抑えることができる。したがって、接着剤4のヤング率を5000MPa以上とする場合に、接着剤4の厚さを15μm以下とすることが好ましい。
図8は、撮像ユニット50における撮像素子チップ1の反り量を、接着剤4(厚さ=60μm、ヤング率=500MPa)の接着幅ごとにシミュレーションした結果を示す図である。図8のシミュレーション結果は、上記のα1、α2、α3、及びα4の各々を0.6(オーバーラップ率=60%)とした場合のシミュレーション結果である。図8に示す縦軸及び横軸は、図5に示した縦軸及び横軸と同じである。
図8に示した“ボンド厚60μm_E500MPa_接着幅4mm”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を500MPaとし、接着剤4の接着幅を4mmとした状態でのシミュレーション結果を示している。
図8に示した“ボンド厚60μm_E500MPa_接着幅3mm”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を500MPaとし、接着剤4の接着幅を3mmとした状態でのシミュレーション結果を示している。
図8に示した“ボンド厚60μm_E500MPa_接着幅2mm”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を500MPaとし、接着剤4の接着幅を2mmとした状態でのシミュレーション結果を示している。
図8に示した“ボンド厚60μm_E500MPa_接着幅1mm”の曲線は、接着剤4の厚さを60μmとし、接着剤4のヤング率を500MPaとし、接着剤4の接着幅を1mmとした状態でのシミュレーション結果を示している。
図8に示したシミュレーション結果から、接着剤4のヤング率が5000MPa未満の500MPaの場合には、接着剤4の接着幅が3mm又は4mmであるときに、撮像素子チップ1の反り量を、像高=80%で60μm以下に抑えることができることが分かる。また、上記のように、接着剤4の接着幅が大きいほど、撮像素子チップ1の反り量を抑えることができる。
したがって、接着剤4のヤング率が5000MPa未満である場合には、接着剤4の接着幅を3mm以上とすることで、撮像素子チップ1の反り量を像高=80%で60μm以下に抑え、撮像素子チップ1が中判サイズなどの大型センサであっても画質を維持することができる。
また、図8に示したシミュレーション結果において、接着剤4の厚さが60μmのときに、接着幅3mmと接着幅4mmにおいて、撮像素子チップ1の反り量を像高=80%で60μm以下に抑えられている。また、上記のように、接着剤4の厚さが小さいほど、撮像素子チップ1の反り量を抑えることができる。したがって、接着剤4のヤング率を5000MPa未満とし、接着剤4の接着幅を3mm以上とする場合に、接着剤4の厚さを60μm以下とすることが好ましい。
上記のα1、α2、α3、及びα4の各々が0.6、すなわちオーバーラップ率が60%である場合の接着剤4に関する条件について説明したが、オーバーラップ率が60%でない場合にも、上記の接着剤4に関する条件を用いることができる。この点について図9を用いて説明する。
図9は、撮像ユニット50における撮像素子チップ1の反り量を、オーバーラップ率ごとにシミュレーションした結果を示す図である。図9に示す縦軸及び横軸は、図5に示した縦軸及び横軸と同じである。
図9に示した“オーバーラップなし1”の曲線は、領域7Aの外縁部が壁部2bではなく固定面2dと重なっている状態でのシミュレーション結果を示している。
図9に示した“オーバーラップなし2”の曲線は、領域7Aの外縁部が壁部2bではなく固定面2dと重なっており、且つ“オーバーラップなし1”の場合よりも領域7Aの外縁部が壁部2bに近い位置にある状態でのシミュレーション結果を示している。
図9に示した“オーバーラップ0%”の曲線は、領域7Aの外縁部が壁部2bの凹部2c側の端部と重なっている状態(上記のα1、α2、α3、及びα4がいずれも0の状態)でのシミュレーション結果を示している。
図9に示した“オーバーラップ10%”の曲線は、領域7Aの外縁部が壁部2bと重なっており、上記のα1、α2、α3、及びα4がいずれも0.1となる状態でのシミュレーション結果を示している。
図9に示した“オーバーラップ20%”の曲線は、領域7Aの外縁部が壁部2bと重なっており、上記のα1、α2、α3、及びα4がいずれも0.2となる状態でのシミュレーション結果を示している。
図9に示した“オーバーラップ60%”の曲線は、領域7Aの外縁部が壁部2bと重なっており、上記のα1、α2、α3、及びα4がいずれも0.6となる状態でのシミュレーション結果を示している。
図9に示した“オーバーラップ80%”の曲線は、領域7Aの外縁部が壁部2bと重なっており、上記のα1、α2、α3、及びα4がいずれも0.8となる状態でのシミュレーション結果を示している。
図9に示した“オーバーラップ100%”の曲線は、領域7Aの外縁部が壁部2bの凹部2c側と反対側の端部と重なっている状態(上記のα1、α2、α3、及びα4がいずれも1.0となる状態)でのシミュレーション結果を示している。
図9に示すシミュレーション結果から、領域7Aの外縁部が壁部2bと重なっていることで、撮像素子チップ1の反り量を低減できることが分かる。
また、図9に示す結果から、α1、α2、α3、及びα4の各々が0.6(オーバーラップ率=60%)の場合に限らず、上記のα1、α2、α3、及びα4の各々が0.2以上1.0以下であれば、撮像素子チップ1の反り量を、像高=80%で60μm程度に低減できることが分かる。更に、上記のα1、α2、α3、及びα4の各々が0.2以上0.6以下の範囲にあると、撮像素子チップ1の反り量をより低減できることが分かる。したがって、α1、α2、α3、及びα4の各々は、例えば0.2以上1.0以下とし、好ましくは0.2以上0.6以下とする。
このように、撮像ユニット50によれば、領域7Aの外縁部が壁部2bと重なっており、接着剤4が上記の条件を満たすことにより、保護カバー3に応力を効率的に分散させ、バイメタル効果による撮像素子チップ1の反りを低減することができ、撮像品質を向上させることができる。
以上の撮像ユニット50では、回路基板52が開口52kを有する構成のため、領域7Aの形状が枠状となっている。しかし、回路基板52が開口kを有しない平板形状であれば、領域7Aの平面形状は矩形となっていてもよい。
以上説明してきたように本明細書には以下の事項が開示されている。
(1)
導電性部材を介して回路基板に固定される撮像素子ユニットであって、
撮像素子チップが固定された平坦部と、上記平坦部における上記撮像素子チップの固定面を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、上記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
上記壁部と重なる状態にて上記撮像素子チップを封止する封止部材と、を備え、
上記封止部材と上記壁部は、ヤング率が500MPa以上の接着剤によって固定されている撮像素子ユニット。
(2)
(1)記載の撮像素子ユニットであって、
上記接着剤は、上記撮像素子チップの受光面に垂直な方向から見た状態において、上記壁部と上記封止部材とが重なる部分に沿って3mm以上の幅で配置されている撮像素子ユニット。
(3)
(2)記載の撮像素子ユニットであって、
上記接着剤のヤング率が5000MPa未満である撮像素子ユニット。
(4)
(2)又は(3)記載の撮像素子ユニットであって、
上記接着剤の厚さが60μm以下である撮像素子ユニット。
(5)
(1)記載の撮像素子ユニットであって、
上記接着剤のヤング率が5000MPa以上である撮像素子ユニット。
(6)
(5)記載の撮像素子ユニットであって、
上記接着剤は、上記撮像素子チップの受光面に垂直な方向から見た状態において、上記壁部と上記封止部材とが重なる部分に沿って1mm以上の幅で配置されている撮像素子ユニット。
(7)
(5)又は(6)記載の撮像素子ユニットであって、
上記接着剤の厚さが15μm以下である撮像素子ユニット。
(8)
導電性部材を介して回路基板に固定される撮像素子ユニットであって、
撮像素子チップが固定された平坦部と、上記平坦部における上記撮像素子チップの固定面を取り囲む壁部と、上記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、上記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
上記壁部と重なる状態にて上記撮像素子チップを封止する封止部材と、を備え、
上記封止部材と上記壁部は、ヤング率が500MPa未満且つ厚さが15μm以下の接着剤によって固定されている撮像素子ユニット。
(9)
(1)~(8)のいずれか1つに記載の撮像素子ユニットであって、
上記導電性部材は、上記固定部材における上記固定面と反対側の面から露出する上記第一の端子と、上記固定部材における上記固定面と反対側の面に対面して配置された上記回路基板に形成されている第二の端子との間に設けられ、上記固定部材と上記回路基板との固定及び上記第一の端子と上記第二の端子との電気的接続を行うものであり、
上記撮像素子チップの受光面に垂直な方向から見た状態において、上記導電性部材が配置される領域の外縁部は、上記固定部材の上記壁部と重なっている撮像素子ユニット。
(10)
(9)記載の撮像素子ユニットであって、
上記壁部の上記外縁部に重なる位置と、上記壁部の上記撮像素子チップ側の端部との間の距離は、上記受光面に平行な方向における上記壁部の幅の20%以上60%以下となっている撮像素子ユニット。
(11)
(9)記載の撮像素子ユニットであって、
上記壁部の上記外縁部に重なる位置と、上記壁部の上記撮像素子チップ側の端部との間の距離は、上記受光面に平行な方向における上記壁部の幅の60%となっている撮像素子ユニット。
(12)
(1)~(11)のいずれか1つに記載の撮像素子ユニットであって、
上記平坦部及び上記壁部はセラミックスであり、
上記封止部材はガラスである撮像素子ユニット。
(13)
(1)~(12)のいずれか1つに記載の撮像素子ユニットと、
上記回路基板と、
上記固定部材における上記固定面と反対側の面から露出する上記第一の端子と、上記固定部材における上記固定面と反対側の面に対面して配置された上記回路基板に形成されている第二の端子との間に設けられ、上記固定部材と上記回路基板との固定及び上記第一の端子と上記第二の端子との電気的接続を行う導電性部材と、
を備える撮像装置。
本発明は、デジタルカメラ、スマートフォン、タブレット端末、パーソナルコンピュータ、ロボット、又は内視鏡等の撮像機能を有する電子機器に適用して利便性が高く、有効である。
100 デジタルカメラ
11 システム制御部
14 操作部
40 レンズ装置
41 撮像レンズ
42 絞り
43 レンズ駆動部
44 絞り駆動部
45 レンズ制御部
50 撮像ユニット
51 撮像素子ユニット
52 回路基板
15 メモリ制御部
16 メインメモリ
17 デジタル信号処理部
20 外部メモリ制御部
21 記憶媒体
22 表示制御部
23 表示部
1 撮像素子チップ
2 パッケージ
2a 平坦部
2b 壁部
2c 凹部
2d 固定面
2e 背面
3 保護カバー
4 接着剤
5 接着部材
7 導電性部材
7A 領域
10 受光面
52a 面
52k 開口
EX1、EX2、EY1、EY2 縁部
EX3、EX4、EY3、EY4 端部
L1、L2、L3、L4 距離
XD1、XD2、YD1、YD2 幅

Claims (9)

  1. 導電性部材を介して回路基板に固定される撮像素子ユニットであって、
    撮像素子チップが固定された平坦部と、前記平坦部における前記撮像素子チップの固定面を取り囲む壁部と、前記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、前記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
    前記撮像素子チップの受光面に垂直な方向から見た場合に前記壁部と重なる状態にて前記撮像素子チップを封止する封止部材と、を備え、
    前記封止部材と前記壁部は、ヤング率が500MPa以上5000MPa未満の接着剤によって固定されており、
    前記接着剤の厚さが120μm以下であり、かつ前記接着剤は、前記撮像素子チップの受光面に垂直な方向から見た状態において、前記壁部と前記封止部材とが重なる部分に沿って4mm以上の幅で配置されている、
    撮像素子ユニット。
  2. 導電性部材を介して回路基板に固定される撮像素子ユニットであって、
    撮像素子チップが固定された平坦部と、前記平坦部における前記撮像素子チップの固定面を取り囲む壁部と、前記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、前記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
    前記撮像素子チップの受光面に垂直な方向から見た場合に前記壁部と重なる状態にて前記撮像素子チップを封止する封止部材と、を備え、
    前記封止部材と前記壁部は、ヤング率が500MPa以上5000MPa未満の接着剤によって固定されており、
    前記接着剤の厚さが60μm以下であり、かつ前記接着剤は、前記撮像素子チップの受光面に垂直な方向から見た状態において、前記壁部と前記封止部材とが重なる部分に沿って3mm以上の幅で配置されている、
    撮像素子ユニット。
  3. 導電性部材を介して回路基板に固定される撮像素子ユニットであって、
    撮像素子チップが固定された平坦部と、前記平坦部における前記撮像素子チップの固定面を取り囲む壁部と、前記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、前記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
    前記撮像素子チップの受光面に垂直な方向から見た場合に前記壁部と重なる状態にて前記撮像素子チップを封止する封止部材と、を備え、
    前記封止部材と前記壁部は、ヤング率が5000MPa以上の接着剤によって固定されており、
    前記接着剤の厚さが15μm以下であり、かつ前記接着剤は、前記撮像素子チップの受光面に垂直な方向から見た状態において、前記壁部と前記封止部材とが重なる部分に沿って1mm以上の幅で配置されている、
    撮像素子ユニット。
  4. 導電性部材を介して回路基板に固定される撮像素子ユニットであって、
    撮像素子チップが固定された平坦部と、前記平坦部における前記撮像素子チップの固定面を取り囲む壁部と、前記撮像素子チップと電気的に接続された複数の第一の端子と、を有し、前記撮像素子ユニットが固定される回路基板よりも線膨張係数の小さい固定部材と、
    前記撮像素子チップの受光面に垂直な方向から見た場合に前記壁部と重なる状態にて前記撮像素子チップを封止する封止部材と、を備え、
    前記封止部材と前記壁部は、ヤング率が500MPa未満且つ厚さが15μm以下の接着剤によって固定されており、
    かつ前記接着剤は、前記撮像素子チップの受光面に垂直な方向から見た状態において、前記壁部と前記封止部材とが重なる部分に沿って4mm以上の幅で配置されている、
    撮像素子ユニット。
  5. 請求項1~4のいずれか1項記載の撮像素子ユニットであって、
    前記導電性部材は、前記固定部材における前記固定面と反対側の面から露出する前記第一の端子と、前記固定部材における前記固定面と反対側の面に対面して配置された前記回路基板に形成されている第二の端子との間に設けられ、前記固定部材と前記回路基板との固定及び前記第一の端子と前記第二の端子との電気的接続を行うものであり、
    前記撮像素子チップの受光面に垂直な方向から見た状態において、前記導電性部材が配置される領域の外縁部は、前記固定部材の前記壁部と重なっている撮像素子ユニット。
  6. 請求項5記載の撮像素子ユニットであって、
    前記壁部の前記外縁部に重なる位置と、前記壁部の前記撮像素子チップ側の端部との間の距離は、前記受光面に平行な方向における前記壁部の幅の20%以上60%以下となっている撮像素子ユニット。
  7. 請求項5記載の撮像素子ユニットであって、
    前記壁部の前記外縁部に重なる位置と、前記壁部の前記撮像素子チップ側の端部との間の距離は、前記受光面に平行な方向における前記壁部の幅の60%となっている撮像素子ユニット。
  8. 請求項1~7のいずれか1項記載の撮像素子ユニットであって、
    前記平坦部及び前記壁部はセラミックスであり、
    前記封止部材はガラスである撮像素子ユニット。
  9. 請求項1~8のいずれか1項記載の撮像素子ユニットと、
    前記回路基板と、
    前記固定部材における前記固定面と反対側の面から露出する前記第一の端子と、前記固定部材における前記固定面と反対側の面に対面して配置された前記回路基板に形成されている第二の端子との間に設けられ、前記固定部材と前記回路基板との固定及び前記第一の端子と前記第二の端子との電気的接続を行う導電性部材と、
    を備える撮像装置。
JP2021529892A 2019-07-01 2020-04-08 撮像素子ユニット及び撮像装置 Active JP7214870B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019123076 2019-07-01
JP2019123076 2019-07-01
PCT/JP2020/015886 WO2021002075A1 (ja) 2019-07-01 2020-04-08 撮像素子ユニット及び撮像装置

Publications (2)

Publication Number Publication Date
JPWO2021002075A1 JPWO2021002075A1 (ja) 2021-01-07
JP7214870B2 true JP7214870B2 (ja) 2023-01-30

Family

ID=74100671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021529892A Active JP7214870B2 (ja) 2019-07-01 2020-04-08 撮像素子ユニット及び撮像装置

Country Status (4)

Country Link
US (1) US20220085087A1 (ja)
JP (1) JP7214870B2 (ja)
CN (1) CN113994468A (ja)
WO (1) WO2021002075A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012719A (ja) 1998-06-25 2000-01-14 Kyocera Corp 固体撮像素子収納用パッケージ
JP2005341522A (ja) 2004-04-27 2005-12-08 Kyocera Corp カメラモジュール及びそれを用いた車載用カメラ装置並びにそれらの製造方法
JP2006303482A (ja) 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2014017334A (ja) 2012-07-06 2014-01-30 Canon Inc 半導体装置およびその製造方法、ならびにカメラ
JP2014045048A (ja) 2012-08-25 2014-03-13 Nikon Corp 固体撮像装置及びその製造方法
JP2015170638A (ja) 2014-03-05 2015-09-28 株式会社リコー 撮像素子パッケージ及び撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP2011018747A (ja) * 2009-07-08 2011-01-27 Olympus Corp 撮像ユニット
WO2011125519A1 (ja) * 2010-04-01 2011-10-13 株式会社大真空 表面実装型の電子部品用パッケージのベース、および表面実装型の電子部品用パッケージ
JP6318530B2 (ja) * 2013-10-07 2018-05-09 株式会社ニコン 撮像ユニットおよび撮像装置
JP6567934B2 (ja) * 2015-01-28 2019-08-28 京セラ株式会社 撮像装置
US11156796B2 (en) * 2017-09-11 2021-10-26 Pixart Imaging Inc. Optical sensor package module
JP6745418B2 (ja) * 2018-01-29 2020-08-26 富士フイルム株式会社 撮像ユニット及び撮像装置
US20200051887A1 (en) * 2018-08-07 2020-02-13 Canon Kabushiki Kaisha Semiconductor device, printed circuit board, electronic device, and image pickup apparatus
US20230421683A1 (en) * 2023-01-27 2023-12-28 Apple Inc. Handheld electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012719A (ja) 1998-06-25 2000-01-14 Kyocera Corp 固体撮像素子収納用パッケージ
JP2005341522A (ja) 2004-04-27 2005-12-08 Kyocera Corp カメラモジュール及びそれを用いた車載用カメラ装置並びにそれらの製造方法
JP2006303482A (ja) 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2014017334A (ja) 2012-07-06 2014-01-30 Canon Inc 半導体装置およびその製造方法、ならびにカメラ
JP2014045048A (ja) 2012-08-25 2014-03-13 Nikon Corp 固体撮像装置及びその製造方法
JP2015170638A (ja) 2014-03-05 2015-09-28 株式会社リコー 撮像素子パッケージ及び撮像装置

Also Published As

Publication number Publication date
JPWO2021002075A1 (ja) 2021-01-07
WO2021002075A1 (ja) 2021-01-07
US20220085087A1 (en) 2022-03-17
CN113994468A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
KR100592368B1 (ko) 반도체 소자의 초박형 모듈 제조 방법
JP5821242B2 (ja) 固体撮像装置及びその製造方法、並びに電子機器
JP2015032653A (ja) 固体撮像装置
US11019292B2 (en) Imager and imaging device
US9111826B2 (en) Image pickup device, image pickup module, and camera
JP2011187482A (ja) 固体撮像装置、光学装置用モジュール、及び固体撮像装置の製造方法
JP2013153361A (ja) カメラモジュール
JP6631610B2 (ja) 撮像ユニット及び撮像装置
US10972642B2 (en) Imager and imaging device
US11064099B2 (en) Imager and imaging device
JP7214870B2 (ja) 撮像素子ユニット及び撮像装置
JP6990317B2 (ja) 撮像ユニット及び撮像装置
JPWO2011058737A1 (ja) 固体撮像装置
JP2006269784A (ja) 撮像装置
JP2015046435A (ja) 固体撮像装置及び電子カメラ
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
JP2009111130A (ja) 撮像装置及びその製造方法
JP6427864B2 (ja) 固体撮像素子及び電子カメラ
JP2013085095A (ja) 撮像デバイス
JP2014011761A (ja) 固体撮像装置及びこれを用いた電子カメラ
JP2015033101A (ja) 固体撮像装置及び電子カメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230118

R150 Certificate of patent or registration of utility model

Ref document number: 7214870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150