JP2014017334A - 半導体装置およびその製造方法、ならびにカメラ - Google Patents

半導体装置およびその製造方法、ならびにカメラ Download PDF

Info

Publication number
JP2014017334A
JP2014017334A JP2012153020A JP2012153020A JP2014017334A JP 2014017334 A JP2014017334 A JP 2014017334A JP 2012153020 A JP2012153020 A JP 2012153020A JP 2012153020 A JP2012153020 A JP 2012153020A JP 2014017334 A JP2014017334 A JP 2014017334A
Authority
JP
Japan
Prior art keywords
region
adhesive
semiconductor device
gap
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012153020A
Other languages
English (en)
Other versions
JP6067262B2 (ja
JP2014017334A5 (ja
Inventor
Koji Tsuzuki
幸司 都築
Yasushi Kurihara
康 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012153020A priority Critical patent/JP6067262B2/ja
Priority to US13/927,577 priority patent/US9209330B2/en
Priority to CN201310280236.0A priority patent/CN103531488B/zh
Publication of JP2014017334A publication Critical patent/JP2014017334A/ja
Publication of JP2014017334A5 publication Critical patent/JP2014017334A5/ja
Application granted granted Critical
Publication of JP6067262B2 publication Critical patent/JP6067262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】半導体チップが配置された内側空間と外側空間との通気を可能にしつつ内側の空間へのパーティクルの侵入を低減するために有利な技術を提供する。
【解決手段】半導体装置は、チップ搭載領域とそれを取り囲む周辺領域とを有する第1部材と、前記チップ搭載領域に搭載された半導体チップと、前記半導体チップを覆うように前記第1部材に固定された第2部材とを有する。半導体装置の製造方法は、前記チップ搭載領域に前記半導体チップが搭載された前記第1部材の前記周辺領域と前記第2部材とを接着剤で接着する接着工程と、前記接着工程において前記接着剤が硬化を開始した後に前記第1部材と前記第2部材との間に応力を発生させることにより、前記第1部材と前記接着剤との間および前記第2部材と前記接着剤との間の少なくとも一方の一部に、前記周辺領域の内側の空間と前記周辺領域の外側の空間とを連通させる隙間を形成する応力印加工程と、を含む。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法、ならびにカメラに関する。
デジタルカメラや携帯電話に用いられるCCDやCMOS等の固体撮像装置として、中空形状のパッケージに固体撮像チップを搭載し、ワイヤーボンディング等の配線接続をした後に、透明な蓋部材を接着剤で固定して気密封止した構造が用いられている。
固体撮像装置では、使用環境や経時時間に応じて、接着剤の部分を通して徐々に水分が中空内部に侵入し、これによって中空内部の水蒸気量が高まってしまうという現象が起こりうる。そのため、固体撮像装置が温度差の大きい環境間を往来すると、透明な蓋部材の内側や固体撮像チップの上に結露が生じてしまい、所望の画像を得られないという問題があった。
特許文献1には、パッケージ本体とガラス板との接着部の一部に接着剤を塗布しない部分を設け、この部分を通気部分として、パッケージの内部と外部との空気流通を可能にすることが開示されている。
特開2002−124589号公報
パッケージ本体とガラス板とを接着するために使用される接着剤の厚さが薄すぎると応力耐性が低下して環境温度の変化で剥離やすくなり、厚すぎると耐湿性が低下する。そこで、通常は、接着剤の厚さは、5〜30ミクロン程度に調整される。したがって、特許文献1のようにパッケージ本体とガラス板との接着部の一部に接着剤を塗布しない部分を設けると、パッケージ本体とガラス板との隙間が5〜30ミクロンとなり、これと同サイズ以下のパーティクルがパッケージの内側空間に侵入しうる。近年の固体撮像装置における画素サイズは1〜5ミクロン程度であるので、画素サイズよりも大きいパーティクルが画素上に付着しうる。
パッケージの内側空間へのパーティクルの侵入は、例えば、LEDなどのような半導体装置においても問題になりうる。
本発明は、上記の課題認識を契機としてなされたものであり、半導体チップが配置された内側空間と外側空間との通気を可能にしつつ内側の空間へのパーティクルの侵入を低減するために有利な技術を提供することを目的とする。
本発明の1つの側面は、チップ搭載領域とそれを取り囲む周辺領域とを有する第1部材と、前記チップ搭載領域に搭載された半導体チップと、前記半導体チップを覆うように前記第1部材に固定された第2部材とを有する半導体装置の製造方法に係り、該製造方法は、前記チップ搭載領域に前記半導体チップが搭載された前記第1部材の前記周辺領域と前記第2部材とを接着剤で接着する接着工程と、前記接着工程において前記接着剤が硬化を開始した後に前記第1部材と前記第2部材との間に応力を発生させることにより、前記第1部材と前記接着剤との間および前記第2部材と前記接着剤との間の少なくとも一方の一部に、前記周辺領域の内側の空間と前記周辺領域の外側の空間とを連通させる隙間を形成する応力印加工程と、を含む。
本発明によれば、半導体チップが配置された内側空間と外側空間との通気を可能にしつつ内側の空間へのパーティクルの侵入を低減するために有利な技術が提供される。
第1実施形態の半導体装置およびその製造方法を示す図。 第1実施形態の半導体装置およびその製造方法を示す図。 第1実施形態の半導体装置およびその製造方法を示す図。 第2実施形態の半導体装置およびその製造方法を示す図。 第3実施形態の半導体装置およびその製造方法を示す図。 第4実施形態の半導体装置およびその製造方法を示す図。 第5実施形態の半導体装置およびその製造方法を示す図。 第6実施形態の半導体装置およびその製造方法を示す図。 第7実施形態の半導体装置およびその製造方法を示す図。 第7実施形態の半導体装置およびその製造方法を示す図。
以下、添付図面を参照しながら本発明の実施形態を説明する。
[第1実施形態]
図1を参照しながら本発明の第1実施形態の半導体装置およびその製造方法を説明する。ここでは、一例として、固体撮像装置ISおよびその製造方法を説明する。まず、固体撮像装置ISの構成を説明する。固体撮像装置ISは、チップ搭載領域101とそれを取り囲む周辺領域102とを有する第1部材1と、チップ搭載領域101に搭載された固体撮像チップ(半導体チップ)2と、固体撮像チップ2を覆うように第1部材1に固定された第2部材5とを有する。第1部材1の周辺領域102と第2部材5とは、接着剤4によって接着されている。第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部に、周辺領域102の内側の空間(以下、内側空間)6と周辺領域102の外側の空間(以下、外部空間)とを連通させる隙間7が形成されている。固体撮像チップ2は、内側空間6に配置されている。内側空間6は、例えば、第1部材1のチップ搭載領域101の表面を含む平面への周辺領域102の正射影の内側に対応する空間である。
以下、固体撮像装置ISの製造方法を説明する。まず、図1(a)に示す工程では、第1部材(基体)1を準備する。第1部材1は、固体撮像チップ2を搭載するためのチップ搭載領域101と、チップ搭載領域101を取り囲む周辺領域102とを含む。第1部材1は、固体撮像チップ2を収容するための凹部103を有し、チップ搭載領域101は、凹部103の底面に配置されうる。第1部材1は、例えば、セラミック、ガラスエポキシ、又は、プラスチック樹脂等の樹脂材料で構成されうる。図1に示す例では、第1部材1が凹部103を有するが、第1部材1は凹部103を有していなくてもよい。その場合には、第2部材5が凹部を有する形状を有しうる。
次いで、図1(b)に示す工程では、第1部材1のチップ搭載領域101上に固体撮像チップ2を搭載する。固体撮像チップ2は、複数の受光素子(光電変換素子)を有する画素領域3を含む。画素領域3には、例えば、カラーフィルタ、平坦化膜およびマイクロレンズを更に含みうる。固体撮像チップ2は、例えば、CCDイメージセンサ又はCMOSイメージセンサでありうる。固体撮像チップ2のボンディングパッド(不図示)と、第1部材1に設けられたリード(不図示)とは、金属ワイヤ等の導電体(不図示)で接続されうる。この接続は、貫通電極等で行われてもよく、金属ワイヤに限定されない。
次いで、図1(c)および図1(d)に例示される接着工程が実施される。まず、図1(c)に示す工程において、チップ搭載領域101を全周にわたって取り囲むように第1部材1の周辺領域102に接着剤4を塗布する。即ち、接着剤4は、それが配置された領域が枠状領域を形成するように配置される。接着剤4は枠形状を有する。枠形状は、閉ループ形状であればよく、例えば、矩形形状であってもよいし、矩形形状以外の形状であってもよい。接着剤4は、例えば、紫外線を受けることによって硬化する紫外線硬化樹脂、又は、加熱されることによって硬化する熱硬化樹脂でありうるが、他の種類の接着剤であってもよい。接着剤4の塗布は、例えば、印刷法、又は、ディスペンサー法によって塗布されうる。接着剤4は、第1部材1の代わりに第2部材5に塗布されてもよいし、第1部材1および第2部材5の双方に塗布されてもよい。
図1(d)に示す工程では、第1部材1の上に第2部材5を配置する(この工程を配置工程と呼ぶことができる。)。これにより、第1部材1の周辺領域102と第2部材5との間にチップ搭載領域101を全周にわたって取り囲むように接着剤4が配置された構造が得られる。図1(d)に示す工程ではまた、接着剤4を硬化させることによって、第1部材1と第2部材5とを接着する(この工程を硬化工程と呼ぶことができる)。ここで、接着剤4が紫外線硬化樹脂である場合には、接着剤4に紫外線を照射することによって接着剤4を硬化させることができる。接着剤4が熱硬化樹脂である場合には、接着剤4を加熱することによって接着剤4を硬化させることができる。第2部材5は、透明部材であり、例えば、ガラス又は水晶で構成されうる。第1部材1と第2部材5とを接着することにより、内側空間6と外部空間とが分離される。
図1(e)に示す工程では、第1部材1と第2部材5との間に応力を発生させる(この工程を応力印加工程と呼ぶことができる。)。これにより、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部に、周辺領域102の内側空間6と周辺領域102の外側空間とを連通させる隙間7が形成される。第1部材1と第2部材5との間の応力は、第1部材1および第2部材5の少なくとも一方を加熱することによって発生させることができる。例えば、固体撮像チップ2を収容した第1部材1および第2部材5を含むパッケージを加熱炉31の中で加熱することによって応力を発生させることができる。
固体撮像チップ2を収容した第1部材1および第2部材5を含むパッケージを加熱することにより、第1部材1と第2部材5との線膨張係数の違いによって第1部材1と第2部材5との間に応力が発生する。この応力は、第1部材1と接着剤4との間および第2部材5と接着剤4との間にも作用する。これにより、第1部材1と接着剤4との間および第2部材5と接着剤4との間にせん断応力が印加される。このせん断応力により、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部で剥離(接着界面の破壊)が生じ、隙間7が形成される。
接着剤4が熱硬化樹脂である場合においては、接着剤4の熱硬化温度よりも高い温度を接着剤4に印加することで隙間7を形成することができる。一方、カラーフィルタやマイクロレンズ等が変形や変色等を起こさない温度であることが必要である。そこで、隙間7を形成するための応力を発生させるための温度は、100〜300℃の範囲内であることが好ましい。また、接着剤4が紫外線硬化樹脂である場合も、同様の温度範囲内の温度を採用することができる。
応力印加工程は、接着工程の終了後に開始されてもよいが、接着工程の終了前に開始されてもよい。ただし、応力印加工程を接着工程の終了前に開始する場合は、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部で剥離を引き起こすために、応力印加工程は、接着剤4が硬化を開始した後に開始される必要がある。
応力印加工程は、例えば、第1部材1に対して第2部材5を相対的に移動させるように第1部材1および第2部材5に力を印加することによって第1部材1と第2部材5との間に応力を発生させる工程であってもよい。
以下、応力の印加による隙間の形成方法を更に具体的に説明する。図2(a)は、応力印加工程前の固体撮像装置ISの平面図、図2(b)は、応力印加工程前の固体撮像装置ISの断面図(図2(a)のXX’断面図)である。図2(c)は、応力印加工程後の固体撮像装置ISの平面図、図2(d)は、応力印加工程後の固体撮像装置ISの断面図(図2(c)のXX’断面図)である。
図2(a)、(b)に示されているように、応力印加工程の前では、接着剤4が配置された領域では、第1部材1と第2部材5とが接着剤4によって接着(結合)されている。接着剤4は、第1部材1の周辺領域102と第2部材5との間にチップ搭載領域101を全周にわたって取り囲むように配置されている。領域Aは、応力の印加(例えば、加熱による応力の印加)によって剥離を引き起こさせることが予定されている領域である。界面A1は、第2部材5と接着剤4との界面、界面A2は、第1部材1と接着剤4との界面である。
図2(c)、(d)に示されているように、応力印加工程の後では、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部に隙間7が形成されている。この隙間7を通して内側空間6と外側空間とが連通する。領域Bは、領域Aにおける接着剤4が第1部材1および/または第2部材5から剥離した領域、即ち隙間7が形成された領域である。図2(a)〜(d)に示す例では、隙間7が形成された領域Bは、接着剤4が第1部材1および/または第2部材5から剥離しているものの、接着剤4が部分的に第1部材1および/または第2部材5に接触している領域である。
接着剤4が配置された領域のうち領域B以外の領域では、第1部材1と第2部材5とが接着剤4によって接着されている。接着剤4は、応力印加工程の後においても、第1部材1の周辺領域102と第2部材5との間にチップ搭載領域101を全周にわたって取り囲むように(即ち、枠状領域が維持されるように)配置されている。なお、図2(d)では、界面B1およびB2のうち界面B2の一部(点線の部分)において接着剤4が剥離することにより隙間7が形成されていることが模式的に示されている。領域Bの数は、少なくとも1つであればよい。領域Bは、例えば、角部に形成されやすい。
領域Bに形成された隙間7により、内側空間6に水分が侵入したとしても、該隙間を通して水分が外側の空間に排出されうる。第1実施形態では、隙間7は、第1部材1および/または第2部材5からの接着剤4の剥離によって形成されているが、接着剤4は固体撮像チップ2を取り囲むように(即ち、枠状領域を形成するように)配置されている。よって、接着剤を部分的に取り除いた場合や接着剤を塗布しない部分を形成した場合に比べて、隙間の寸法は極めて小さい。したがって、外側空間から内側空間6へのパーティクルの侵入は低減される。
以下、図3を参照しながら応力印加工程によって形成される隙間の他の例を説明する。図3(a)は、応力印加工程前の固体撮像装置ISの平面図、図3(b)は、応力印加工程前の固体撮像装置ISの断面図(図3(a)のXX’断面図)である。図3(c)は、応力印加工程後の固体撮像装置ISの平面図、図3(d)は、応力印加工程後の固体撮像装置ISの断面図(図3(c)のXX’断面図)である。
図3(c)、(d)に示されているように、応力印加工程の後では、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部に隙間7が形成されている。領域Bは、領域Aにおける接着剤4が第1部材1および/または第2部材5から剥離した領域、即ち隙間7が形成された領域である。図3(a)〜(d)に示す例では、隙間7が形成された領域Bは、接着剤4が第1部材1および/または第2部材5から剥離されて、第1部材1および/または第2部材5から完全に離隔した領域である。
図3(a)〜(d)に示す例では、図2(a)〜(d)に示す例よりも隙間の寸法が大きいが、接着剤を部分的に取り除いた場合や接着剤を塗布しない部分を形成した場合に比べて、隙間の寸法は極めて小さい。したがって、外側空間から内側空間6へのパーティクルの侵入は低減される。
[第2実施形態]
図4を参照しながら本発明の第2実施形態を説明する。なお、第2実施形態として言及しない事項は、第1実施形態に従いうる。第2実施形態では、応力印加工程による隙間の形成を容易にするために、接着剤を配置する領域が改良されている。
図4(a)は、応力印加工程前の固体撮像装置ISの平面図、図4(b)は、応力印加工程前の固体撮像装置ISの断面図(図4(a)のXX’断面図)である。図4(c)は、応力印加工程後の固体撮像装置ISの平面図、図4(d)は、応力印加工程後の固体撮像装置ISの断面図(図4(c)のXX’断面図)である。
領域Aは、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域である。領域Bは、領域Aにおける接着剤4が第1部材1および/または第2部材5から剥離した領域、即ち隙間7が形成された領域である。第2実施形態では、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域Aにおける接着剤4の幅が該枠状領域のうち他の領域における接着剤4の幅よりも狭くなるように、接着剤4が配置される。したがって、領域Bに容易に隙間を形成することができる。また、隙間が形成される領域を領域A内に制限することが容易になる。なお、領域Aは角部でなくてもよく、また、少なくとも1つあればよい。
[第3実施形態]
図5を参照しながら本発明の第3実施形態を説明する。なお、第3実施形態として言及しない事項は、第1実施形態に従いうる。第3実施形態では、応力印加工程による隙間の形成を容易にするために、第1部材1の周辺領域102と第2部材2との間隔が決定されている。
図5(a)は、応力印加工程前の固体撮像装置ISの平面図、図5(b)は、応力印加工程前の固体撮像装置ISの断面図(図5(a)のXX’断面図)である。図5(c)は、応力印加工程後の固体撮像装置ISの平面図、図5(d)は、応力印加工程後の固体撮像装置ISの断面図(図5(c)のXX’断面図)である。
領域Aは、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域である。領域Bは、領域Aにおける接着剤4が第1部材1および/または第2部材5から剥離した領域、即ち隙間7が形成された領域である。第3実施形態では、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域Aにおける周辺領域102と第2部材5との間隔が該枠状領域のうち他の領域における周辺領域102と第2部材5との間隔よりも小さい。これにより、隙間を形成すべき領域Aにおける接着剤4の変形可能量が他の領域よりも小さくなるので、領域Bに容易に隙間を形成することができる。また、隙間7が形成される領域を領域A内に制限することが容易になる。第1部材1の周辺領域102と第2部材2との間隔の調整は、周辺領域102の表面形状および第2部材2の表面形状の少なくとも一方の調整によって行いうる。例えば、当該間隔の調整は、(a)領域Aにおいて周辺領域102を他の領域よりも突出させることにより、又は、(b)領域Aにおいて第2部材を他の領域分より突出させることにより、又は、(c)その双方により行うことができる。
[第4実施形態]
図6を参照しながら本発明の第4実施形態を説明する。なお、第4実施形態として言及しない事項は、第1実施形態に従いうる。第4実施形態では、応力印加工程による隙間の形成を容易にするために、第1部材1の周辺領域102の表面粗さが改良されている。
図6(a)は、応力印加工程前の固体撮像装置ISの平面図、図6(b)は、応力印加工程前の固体撮像装置ISの断面図(図6(a)のXX’断面図)である。図6(c)は、応力印加工程後の固体撮像装置ISの平面図、図6(d)は、応力印加工程後の固体撮像装置ISの断面図(図6(c)のXX’断面図)である。
領域Aは、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域である。領域Bは、領域Aにおける接着剤4が第1部材1から剥離した領域、即ち隙間7が形成された領域である。第4実施形態では、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域Aにおける周辺領域102の表面粗さが該枠状領域のうち他の領域における周辺領域102の表面粗さよりも小さい。これにより、領域A内の界面A2における周辺領域102と接着剤4との結合強度を他の部分における周辺領域102と接着剤4との結合強度よりも小さくすることができる。したがって、応力の印加によって領域Bに容易に隙間を形成することができる。
領域Aにおける周辺領域102の表面粗さを他の領域における周辺領域102の表面粗さよりも小さくする方法としては、例えば、他の領域を粗面化する方法や、領域Aを研磨によって平坦化する方法がある。
上記の例では、領域Aにおける第1部材1(周辺領域102)の表面粗さを他の領域おける第1部材1(周辺領域102)の表面粗さより小さくしている。これに代えて、領域Aにおける第2部材5の表面粗さを他の領域における第2部材5の表面粗さより小さくしてもよい。
上記のとおり、領域Aにおける表面粗さは他の領域の表面粗さよりも小さいことが好ましが、領域Aにおける表面粗さはパーティクルを捕獲するために十分な程度の表面粗さを有することが好ましい。例えば、領域Aにおける表面粗さは、Raで数ミクロンレベルの凹凸の表面粗さを有していることが好ましい。第1部材1がセラミックで構成される場合は、一般的には、セラミックは数ミクロンレベルの表面粗さを有しているので、領域Aとしてそのまま利用することが好ましい。この場合、他の領域を粗面化することになる。
[第5実施形態]
図7を参照しながら本発明の第5実施形態を説明する。なお、第5実施形態として言及しない事項は、第1実施形態に従いうる。第5実施形態では、接着工程(硬化工程)において、接着剤を配置する枠状領域のうち隙間を形成すべき領域における接着剤の硬化率が該枠状領域のうち他の領域における接着剤の硬化率よりも低くなるように接着剤を硬化させる。これにより、応力印加工程において、隙間を形成すべき領域に容易に隙間を形成することができる。
図7(a)は、応力印加工程前の固体撮像装置ISの平面図、図7(b)は、応力印加工程前の固体撮像装置ISの断面図(図7(a)のXX’断面図)である。図7(c)は、応力印加工程後の固体撮像装置ISの平面図、図7(d)は、応力印加工程後の固体撮像装置ISの断面図(図7(c)のXX’断面図)である。
領域Aは、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域である。接着工程(硬化工程)において、接着剤4を配置する枠状領域のうち領域Aにおける接着剤4の硬化率が該枠状領域のうち他の領域における接着剤4の硬化率よりも低くなるように接着剤4を硬化させる。領域Bは、領域Aにおける接着剤4が第1部材1から剥離した領域、即ち隙間7が形成された領域である。
応力印加工程の開始時点において、領域Aにおける接着剤4の硬化率が他の領域における接着剤4の硬化率よりも低いので、領域Aにおける接着剤4と第1部材1および第2部材5との結合強度は、他の領域における結合強度よりも弱い。したがって、応力印加工程では、領域Aにおいて接着剤4を第1部材1および/または第2部材5から容易に剥離させて隙間7を形成することができる。
ここで、領域Aにおける接着剤4の硬化率を他の領域における接着剤4の硬化率よりも低くする方法としては、種々の方法を採用することができる。接着剤4が紫外線硬化樹脂である場合は、例えば、領域Aを半透明膜で覆った状態で接着剤4に紫外線を照射すればよい。接着剤4が熱硬化樹脂である場合には、領域Aを熱伝導率の低い物質で覆った状態で接着剤4を加熱すればよい。硬化率は、例えば、DSC(差走査熱量測定)又はTMA(熱機械分析)等の熱分析方法によって評価することができる。応力印加工程の開始時における領域Aにおける接着剤4の硬化率は、例えば80%以下でありうる。
応力印加工程によって隙間7が形成された後に、未硬化の接着剤4を硬化させてもよい。ここで、接着剤4が熱硬化樹脂であり、応力印加工程が加熱工程を含む場合には、未硬化の接着剤4は応力印加工程において硬化する。
[第6実施形態]
図8を参照しながら本発明の第6実施形態を説明する。なお、第6実施形態として言及しない事項は、第1実施形態に従いうる。第6実施形態では、接着剤を配置する領域のうち隙間を形成すべき部分における第2部材5に撥液処理をすることにより、該撥液処理された部分と接着剤4との結合強度を弱める。これにより、応力印加工程において、隙間を形成すべき部分に容易に隙間を形成することができる。
図8(a)は、応力印加工程前の固体撮像装置ISの平面図、図8(b)は、応力印加工程前の固体撮像装置ISの断面図(図8(a)のXX’断面図)である。図8(c)は、応力印加工程後の固体撮像装置ISの平面図、図8(d)は、応力印加工程後の固体撮像装置ISの断面図(図8(c)のXX’断面図)である。
領域Aは、接着剤4を配置する枠状領域のうち隙間7を形成すべき領域である。領域Aでは、第2部材5が撥液処理されている。例えば、領域Aでは、第2部分5に撥液性を有する膜8が形成されている。領域Bは、領域Aにおける接着剤4が第2部材5側(膜8)から剥離した領域、即ち隙間7が形成された領域である。
撥液性を有する膜8としては、領域Aにおける接着剤4の接触角が他の領域における接着剤4の接触角よりも大きくなる膜であればよい。このような膜8としては、例えば、フッ素を最表面に有するAR(反射防止)コーティング膜、又は、シリコーン樹脂コーティング等を挙げることができる。
上記の例では、第2部材5に撥液処理が施されているが、第1部材1に撥液処理を施してもよい。
[第7実施形態]
図9および図10を参照しながら本発明の第7実施形態を説明する。なお、第7実施形態として言及しない事項は、第1実施形態に従いうる。第7実施形態では、接着剤を配置する枠状領域のうち隙間を形成すべき領域における周辺領域102と第2部材5との間隔が当該枠状領域のうち他の領域における周辺領域102と第2部材5との間隔よりも小さくなるように周辺領域102の表面が湾曲している。これにより、隙間7を形成すべき領域Aにおける接着剤4の変形可能量が他の領域よりも小さくなるので、領域Aに容易に隙間7を形成することができる。また、隙間7が形成される領域を領域A内に制限することが容易になる。
以下、図9を参照しながら周辺領域102の表面が湾曲した第1部材1を形成する方法を例示的に説明する。まず、図9(a)に示すように、板状部材9および枠状部材10を準備する。板状部材9および枠状部材10は、例えば、セラミックや、ガラスエポキシ、プラスチック樹脂等の樹脂、又は、金属で構成されうるが、枠状部材10の線膨張係数が板状部材9の線膨張係数よりも大きくなるよう材料が選択されうる。例えば、板状部材9は、配線層を有する線膨張係数7ppm程度のセラミック基板で構成され、枠状部材10は、線膨張係数9〜11ppm程度の金属で構成されうる。
図9(b)に示すように、板状部材9と枠状部材10とで結合されて第1部材1が形成されうる。ここで、板状部材9と枠状部材10とは、熱硬化樹脂からなる接着剤によって結合されうる。この場合、板状部材9および枠状部材10が接着のために加熱された後に常温に戻るときに、線膨張係数が大きい枠状部材10の収縮が板状部材9の収縮よりも大きい。その結果、板状部材9および枠状部材10とで構成される第1部材1は、枠状部材10の4つの角部が板状部材9とは反対側に突出するように湾曲しうる。
以下、図10を参照しながら固体撮像装置ISの製造方法を説明する。図10(a)〜(d)は、図9のYY’断面であり、左側がY側、右側がY’側である。角部である右側(Y’側)の表面高さが左側(Y側)の表面高さよりも高い。
図10(a)に示す工程では、第1部材1のチップ搭載領域101上に固体撮像チップ2を搭載する。固体撮像チップ2は、複数の受光素子(光電変換素子)を有する画素領域3を含む。
次いで、図10(b)および図10(c)に例示される接着工程が実施される。まず、図10(b)に示す工程において、チップ搭載領域101を全周にわたって取り囲むように第1部材1の周辺領域102に接着剤4を塗布する。この工程の詳細は、第1実施形態に従いうる。図10(c)に示す工程では、第1部材1の上に第2部材5を配置する(配置工程)。これにより、第1部材1の周辺領域102と第2部材5との間にチップ搭載領域101を全周にわたって取り囲むように接着剤4が配置された構造が得られる。図10(c)に示す工程ではまた、接着剤4を硬化させることによって第1部材1と第2部材5とを接着する(硬化工程)。
前述のように、第1部材1の周辺領域102は、角部である右側(Y’側)の表面高さが他の領域における表面高さよりも高い。ここで、角部は、隙間7を形成すべき部分である。第1部材1に第2部材5を重ねた状態において、角部における接着剤4の厚さが他の領域における接着剤4の厚さよりも薄い。つまり、第7実施形態によれば、図9に例示される工程で作製された第1部材1を使用することによって、隙間7を形成すべき領域である角部における接着剤4の厚さが他の領域における接着剤4の厚さよりも薄い構造を得ることができる。第7実施形態では、第3実施形態と同様の原理により、角部に隙間7を形成することができる。
図10(d)に示す工程では、第1部材1と第2部材5との間に応力を発生させる(応力印加工程)。これにより、第1部材1と接着剤4との間および第2部材5と接着剤4との間の少なくとも一方の一部に、周辺領域102の内側の内側空間6と周辺領域102の外側の外側空間とを連通させる隙間7が形成される。第1部材1と第2部材5との間の応力は、例えば、第1部材1および第2部材5の少なくとも一方を加熱することによって発生させることができる。例えば、固体撮像チップ2を収容した第1部材1および第2部材5を含むパッケージを加熱炉31の中で加熱することによって応力を発生させることができる。
以上の第1乃至第7実施形態は、それらの全部又は一部を相互に組み合わせて実施されてもよい。例えば、第2実施形態と第6実施形態との組み合わせ、又は、第2実施形態と第4実施形態との組み合わせが好適である。
第1部材1は、チップ搭載領域101を有する板部材と、周辺領域102を有する枠状部材と、該板部材と該枠状部材とを結合するために該板部材のチップ搭載領域101を全周にわたって取り囲むように枠状に配置された第2接着剤とで構成されてもよい。この場合において、第2部材5は、板形状を有してもよいし、チップ搭載領域101に対向する部分に凹部を有してもよい。第2部材5は、半導体チップを覆う板部材と、枠状部材と、外板部材と該枠状部材とを結合するために該板部材に枠状に連続的に配置された第2接着剤とで構成されてよい。この場合において、第1部材1は、板形状を有してよいし、凹部103を有してもよい。
上記の板部材と上記の第2接着剤との間、および、上記の枠状部材と上記の第2接着剤との少なくとも一方の一部に、周辺領域102の内側の空間と周辺領域102の外側の空間とを連通させる隙間が形成されうる。
[第8実施形態]
第1乃至第7実施形態では、本発明の半導体装置およびその製造方法を固体撮像装置およびその製造方法に適用した例であるが、本発明は、他の種類の半導体装置およびその製造方法にも適用可能である。本発明の半導体装置およびその製造方法は、例えば、中空のパッケージの中にLEDチップが配置された半導体装置(発光装置)に適用することができる。
[第9実施形態]
以下、上記の第1乃至第7実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置(例えば、パーソナルコンピュータ、携帯端末)も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、A/D変換器、および、該A/D変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims (22)

  1. チップ搭載領域とそれを取り囲む周辺領域とを有する第1部材と、前記チップ搭載領域に搭載された半導体チップと、前記半導体チップを覆うように前記第1部材に固定された第2部材とを有する半導体装置の製造方法であって、
    前記チップ搭載領域に前記半導体チップが搭載された前記第1部材の前記周辺領域と前記第2部材とを接着剤で接着する接着工程と、
    前記接着工程において前記接着剤が硬化を開始した後に前記第1部材と前記第2部材との間に応力を発生させることにより、前記第1部材と前記接着剤との間および前記第2部材と前記接着剤との間の少なくとも一方の一部に、前記周辺領域の内側の空間と前記周辺領域の外側の空間とを連通させる隙間を形成する応力印加工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、
    前記配置工程では、前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記接着剤の幅が前記接着剤を配置する領域のうち他の領域における前記接着剤の幅よりも狭くなるように前記接着剤を配置する、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、
    前記配置工程において前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記周辺領域と前記第2部材との間隔が前記接着剤を配置する領域のうち他の領域における前記周辺領域と前記第2部材との間隔よりも小さい、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、
    (a)前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記第1部材の表面粗さが前記接着剤を配置する領域のうち他の領域における前記第1部材の表面粗さよりも小さい、および、
    (b)前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記第2部材の表面粗さが前記接着剤を配置する領域のうち他の領域における前記第2部材の表面粗さよりも小さい、
    の少なくとも一方を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程と、前記接着剤を硬化させる硬化工程と、を含み、
    前記硬化工程では、前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記接着剤の硬化率が前記接着剤を配置する領域のうち他の領域における前記接着剤の硬化率よりも低くなるように、前記接着剤を硬化させる、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  6. (c)前記第1部材は、前記接着剤を配置する領域のうち前記隙間を形成すべき領域に撥液処理が施されている、および、
    (d)前記第2部材は、前記接着剤を配置する領域のうち前記隙間を形成すべき領域に撥液処理が施されている、
    の少なくとも一方を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、
    前記配置工程において前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記周辺領域と前記第2部材との間隔が前記接着剤を配置する領域のうち他の領域における前記周辺領域と前記第2部材との間隔よりも小さくなるように、前記周辺領域の表面が湾曲している、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、
    前記配置工程では、前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記接着剤の幅が前記接着剤を配置する領域のうち他の領域における前記接着剤の幅よりも狭くなるように前記接着剤を配置し、
    前記製造方法は、
    (a)前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記第1部材の表面粗さが前記接着剤を配置する領域のうち他の領域における前記第1部材の表面粗さよりも小さい、および、
    (b)前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記第2部材の表面粗さが前記接着剤を配置する領域のうち他の領域における前記第2部材の表面粗さよりも小さい、
    の少なくとも一方を満す、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  9. 前記接着工程は、前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように前記接着剤を配置する配置工程を含み、前記配置工程では、前記接着剤を配置する領域のうち前記隙間を形成すべき領域における前記接着剤の幅が前記接着剤を配置する領域のうち他の領域における前記接着剤の幅よりも狭くなるように前記接着剤を配置し、
    前記製造方法は、
    (c)前記第1部材は、前記接着剤を配置する領域のうち前記隙間を形成すべき領域に撥液処理が施されている、および、
    (d)前記第2部材は、前記接着剤を配置する領域のうち前記隙間を形成すべき領域に撥液処理が施されている、
    の少なくとも一方を満す、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 前記応力印加工程は、前記接着工程の終了後に実施される、
    ことを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
  11. 前記応力印加工程は、前記第1部材および前記第2部材の少なくとも一方を加熱する工程を含む、
    ことを特徴とする請求項1乃至10のいずれか1項に記載の半導体装置の製造方法。
  12. 前記半導体チップは、固体撮像チップである、
    ことを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置の製造方法。
  13. チップ搭載領域とそれを取り囲む周辺領域とを有する第1部材と、前記チップ搭載領域に搭載された半導体チップと、前記半導体チップを覆う第2部材とを有する半導体装置であって、
    前記第1部材と前記第2部材とを結合するために前記周辺領域と前記第2部材との間に前記チップ搭載領域を全周にわたって取り囲むように枠状に配置された接着剤を備え、
    前記第1部材と前記枠状に配置された前記接着剤との間および前記第2部材と前記枠状に配置された前記接着剤との間の少なくとも一方の一部に、前記周辺領域の内側の空間と前記周辺領域の外側の空間とを連通させる隙間が形成されている、
    を含むことを特徴とする半導体装置。
  14. 前記接着剤が配置された枠状領域のうち前記隙間が形成された領域における前記接着剤の幅が前記枠状領域のうち他の領域の幅よりも狭い、
    ことを特徴とする請求項13に記載の半導体装置。
  15. (e)前記接着剤が配置された枠状領域のうち前記隙間が形成された領域における前記第1部材の表面粗さが前記枠状領域のうち他の領域における前記第1部材の表面粗さよりも小さい、および、
    (f)前記接着剤が配置された枠状領域のうち前記隙間が形成された領域における前記第2部材の表面粗さが前記枠状領域のうち他の領域における前記第2部材の表面粗さよりも小さい、
    の少なくともいずれか一方を満たすことを特徴とする請求項13又は14に記載の半導体装置。
  16. (g)前記第1部材は、前記接着剤が配置された枠状領域のうち前記隙間が形成された領域に撥液処理が施されている、および、
    (h)前記第2部材は、前記接着剤が配置された枠状領域のうち前記隙間が形成された領域に撥液処理が施されている、
    の少なくともいずれか一方を満たすことを特徴とする請求項13乃至15のいずれか1項に記載の半導体装置。
  17. 前記接着剤が配置された枠状領域のうち前記隙間が形成された領域における前記周辺領域と前記第2部材との間隔が前記枠状領域のうち他の領域における前記周辺領域と前記第2部材との間隔より小さい、
    ことを特徴とする請求項13乃至16のいずれか1項に記載の半導体装置。
  18. 前記第1部材は、前記チップ搭載領域を有する板部材と、前記周辺領域を有する枠状部材と、前記板部材と前記枠状部材とを結合するために前記板部材の前記チップ搭載領域を全周にわたって取り囲むように枠状に配置された第2接着剤とを含む、
    ことを特徴とする請求項13乃至17のいずれか1項に記載の半導体装置。
  19. 前記第2部材は、前記半導体チップを覆う板部材と、枠状部材と、前記板部材と前記枠状部材とを結合するために前記板部材に枠状に連続的に配置された第2接着剤とを含む、
    ことを特徴とする請求項13乃至17のいずれか1項に記載の半導体装置。
  20. 前記板部材と前記第2接着剤との間および前記枠状部材と前記第2接着剤との少なくとも一方の一部に、前記周辺領域の内側の空間と前記周辺領域の外側の空間とを連通させる隙間が形成されている、
    ことを特徴とする請求項18又は19に記載の半導体装置。
  21. 前記半導体チップは、固体撮像チップである、
    ことを特徴とする請求項13乃至20のいずれか1項に記載の半導体装置。
  22. 請求項21に記載の半導体装置と、
    前記半導体装置から出力される信号を処理する処理部と、
    を備えることを特徴とするカメラ。
JP2012153020A 2012-07-06 2012-07-06 半導体装置およびその製造方法、ならびにカメラ Active JP6067262B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012153020A JP6067262B2 (ja) 2012-07-06 2012-07-06 半導体装置およびその製造方法、ならびにカメラ
US13/927,577 US9209330B2 (en) 2012-07-06 2013-06-26 Semiconductor device, method of manufacturing the same, and camera
CN201310280236.0A CN103531488B (zh) 2012-07-06 2013-07-05 半导体设备、制造半导体设备的方法和照相机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153020A JP6067262B2 (ja) 2012-07-06 2012-07-06 半導体装置およびその製造方法、ならびにカメラ

Publications (3)

Publication Number Publication Date
JP2014017334A true JP2014017334A (ja) 2014-01-30
JP2014017334A5 JP2014017334A5 (ja) 2015-08-13
JP6067262B2 JP6067262B2 (ja) 2017-01-25

Family

ID=49877885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153020A Active JP6067262B2 (ja) 2012-07-06 2012-07-06 半導体装置およびその製造方法、ならびにカメラ

Country Status (3)

Country Link
US (1) US9209330B2 (ja)
JP (1) JP6067262B2 (ja)
CN (1) CN103531488B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019050267A (ja) * 2017-09-08 2019-03-28 エムテックスマツムラ株式会社 中空パッケージ用容器および半導体素子パッケージ
JPWO2021002075A1 (ja) * 2019-07-01 2021-01-07
JPWO2020045241A1 (ja) * 2018-08-31 2021-08-10 富士フイルム株式会社 撮像ユニット及び撮像装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275949B2 (en) * 2011-06-01 2016-03-01 Canon Kabushiki Kaisha Semiconductor device
WO2017028778A1 (zh) * 2015-08-18 2017-02-23 苏州晶方半导体科技股份有限公司 半导体芯片封装结构及其封装方法
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
FR3114676B1 (fr) * 2020-09-30 2023-02-10 St Microelectronics Grenoble 2 Boîtier électronique

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033447U (ja) * 1983-08-11 1985-03-07 沖電気工業株式会社 セラミツクパツケ−ジ
JPS6329555A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 封止電子装置
JPH0918794A (ja) * 1995-06-28 1997-01-17 Asahi Optical Co Ltd 内視鏡用固体撮像装置
JP2002124589A (ja) * 2000-10-16 2002-04-26 Sony Corp 半導体装置
JP2008047889A (ja) * 2006-07-20 2008-02-28 Fujikura Ltd 半導体パッケージとその製造方法
JP2009021307A (ja) * 2007-07-10 2009-01-29 Sharp Corp 半導体装置、撮像装置、およびそれらの製造方法
JP2009147093A (ja) * 2007-12-13 2009-07-02 Sharp Corp 電子素子ウエハモジュール、電子素子モジュール、センサウエハモジュール、センサモジュール、センサモジュールの製造方法および電子情報機器
JP2009290023A (ja) * 2008-05-29 2009-12-10 Sumitomo Bakelite Co Ltd 半導体装置
WO2011074541A1 (ja) * 2009-12-18 2011-06-23 三菱電機株式会社 電子部品パッケージ
JP2011159900A (ja) * 2010-02-03 2011-08-18 Panasonic Corp 固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6773964B2 (en) 2002-09-30 2004-08-10 Koninklijke Philips Electronics N.V. Integrated circuit package including sealed gaps and prevention of vapor induced failures and method of manufacturing the same
JP2004165152A (ja) 2002-10-21 2004-06-10 Canon Inc 気密容器の製造方法及び画像表示装置の製造方法及び接合方法
CN100405520C (zh) 2002-10-21 2008-07-23 佳能株式会社 气密容器的制造方法、图像显示装置的制造方法及粘接方法
JP2004342992A (ja) 2003-05-19 2004-12-02 Seiko Epson Corp 光デバイス及びその製造方法、光モジュール並びに電子機器
JP5511125B2 (ja) 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
JP4378394B2 (ja) 2007-05-31 2009-12-02 シャープ株式会社 半導体装置およびそれを備えた光学装置用モジュール
JP2009135353A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 半導体装置及びその製造に使用する樹脂接着材
JP2010141123A (ja) 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品装置
JP2009302556A (ja) 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置
JP2012033884A (ja) 2010-06-29 2012-02-16 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP5729100B2 (ja) * 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6033447U (ja) * 1983-08-11 1985-03-07 沖電気工業株式会社 セラミツクパツケ−ジ
JPS6329555A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 封止電子装置
JPH0918794A (ja) * 1995-06-28 1997-01-17 Asahi Optical Co Ltd 内視鏡用固体撮像装置
JP2002124589A (ja) * 2000-10-16 2002-04-26 Sony Corp 半導体装置
JP2008047889A (ja) * 2006-07-20 2008-02-28 Fujikura Ltd 半導体パッケージとその製造方法
JP2009021307A (ja) * 2007-07-10 2009-01-29 Sharp Corp 半導体装置、撮像装置、およびそれらの製造方法
JP2009147093A (ja) * 2007-12-13 2009-07-02 Sharp Corp 電子素子ウエハモジュール、電子素子モジュール、センサウエハモジュール、センサモジュール、センサモジュールの製造方法および電子情報機器
JP2009290023A (ja) * 2008-05-29 2009-12-10 Sumitomo Bakelite Co Ltd 半導体装置
WO2011074541A1 (ja) * 2009-12-18 2011-06-23 三菱電機株式会社 電子部品パッケージ
JP2011159900A (ja) * 2010-02-03 2011-08-18 Panasonic Corp 固体撮像装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019050267A (ja) * 2017-09-08 2019-03-28 エムテックスマツムラ株式会社 中空パッケージ用容器および半導体素子パッケージ
JP7025153B2 (ja) 2017-09-08 2022-02-24 エムテックスマツムラ株式会社 中空パッケージ用容器、半導体素子パッケージおよびその製造方法
JPWO2020045241A1 (ja) * 2018-08-31 2021-08-10 富士フイルム株式会社 撮像ユニット及び撮像装置
JP6990317B2 (ja) 2018-08-31 2022-01-12 富士フイルム株式会社 撮像ユニット及び撮像装置
JPWO2021002075A1 (ja) * 2019-07-01 2021-01-07
JP7214870B2 (ja) 2019-07-01 2023-01-30 富士フイルム株式会社 撮像素子ユニット及び撮像装置

Also Published As

Publication number Publication date
US9209330B2 (en) 2015-12-08
JP6067262B2 (ja) 2017-01-25
US20140008753A1 (en) 2014-01-09
CN103531488A (zh) 2014-01-22
CN103531488B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6067262B2 (ja) 半導体装置およびその製造方法、ならびにカメラ
KR100753896B1 (ko) 반도체 장치 모듈 및 반도체 장치 모듈의 제조방법
KR100592368B1 (ko) 반도체 소자의 초박형 모듈 제조 방법
US8946664B2 (en) Optical sensor device having wiring pattern within cavity housing optical sensor element
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20070241273A1 (en) Camera module
JP2004007386A (ja) イメージセンサモジュール及びその製造方法
JP2013243340A (ja) 電子部品、実装部材、電子機器およびこれらの製造方法
US9484372B2 (en) Substrate for embedding imaging device and method for manufacturing same, and imaging apparatus
US20160005778A1 (en) Semiconductor Package and Method for Manufacturing the Same
US8952412B2 (en) Method for fabricating a solid-state imaging package
JP2011018747A (ja) 撮像ユニット
JP2010080591A (ja) カメラモジュール及びその製造方法
JP5694670B2 (ja) 固体撮像装置およびその製造方法
JP5658466B2 (ja) 固体撮像装置の製造方法
US11094722B2 (en) Image sensor package and imaging apparatus
CN1649163A (zh) 固体摄像装置用半导体元件和采用该元件的固体摄像装置
JP2009044494A (ja) 撮像デバイス
CN113519058A (zh) 半导体装置
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
TWI555398B (zh) 攝像模組及其製造方法
JP2006339950A (ja) 固体撮像装置及びその製造方法、並びにカメラモジュール
JP2011066093A (ja) 撮像ユニット
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
JP2009111130A (ja) 撮像装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R151 Written notification of patent or utility model registration

Ref document number: 6067262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151