JP5511125B2 - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP5511125B2 JP5511125B2 JP2006351926A JP2006351926A JP5511125B2 JP 5511125 B2 JP5511125 B2 JP 5511125B2 JP 2006351926 A JP2006351926 A JP 2006351926A JP 2006351926 A JP2006351926 A JP 2006351926A JP 5511125 B2 JP5511125 B2 JP 5511125B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- solder resist
- substrate
- outer peripheral
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 115
- 229920005989 resin Polymers 0.000 claims description 68
- 239000011347 resin Substances 0.000 claims description 68
- 238000007789 sealing Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 20
- 230000002265 prevention Effects 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000003405 preventing effect Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
本発明の一側面における半導体モジュールは、半導体チップと、前記半導体チップに接続された接続部と、前記半導体チップ及び前記接続部を取り囲む環状のソルダーレジストと、前記接続部に接続され、前記ソルダーレジストの外側まで延びた配線パターンと、前記ソルダーレジストに少なくとも一部が覆われ、前記配線パターンから前記ソルダーレジストの外周端に沿って延びた配線パターン延在部とを有する基板と、前記半導体チップを封止し、前記ソルダーレジストの上に設けられた樹脂と、を備える半導体モジュールであって、前記ソルダーレジストが前記配線パターンの上で前記配線パターンに交差するとともに、前記配線パターン延在部には前記ソルダーレジストによって覆われていない部分が前記ソルダーレジストの外側に存在することを特徴とする。
(第1の実施の形態)
図1〜図4を用いて、本発明の第1の実施の形態について説明する。
図1(a)は本発明の第1の実施の形態を示す半導体モジュールの平面図であり、図1(b)は図1(a)のC−C´断面図を示している。
(第2の実施の形態)
本発明の第2の実施の形態においては、環状のソルダーレジストパターンを多重に設けた例として、2重構造としたことが第1の実施の形態とは異なっており、他は第1の実施の形態と同様である。
このような二重構造とすることで土手を二重とすることができる為、流れ防止確率をさらに向上させることが可能であり、歩留向上に好適である。
(第3の実施の形態)
本発明の第3の実施の形態においては、配線パターン延在部の一部に切れ目(スリット)が入っていることが第1の実施の形態とは異なっており、他は第1の実施の形態と同様である。
102、602 絶縁基板
103、203、503、603 配線パターン
104 内部端子
105 外部端子
106 スルーホール
107、304、604 ソルダーレジスト
108、606 ソルダーレジスト除去部
109、202、303、401、402、502 環状のソルダーレジストパターン
110 ワイヤーボンディング部
111 ダイパッド部
112、607 半導体チップ
113、608 ボンディングワイヤー
114、305、609 封止樹脂
201、302、403、404、501 配線パターン延在部
504 配線パターン延在部の切れ目
605 ソルダーレジスト環状部
Claims (13)
- 半導体チップを準備する工程と、
接続部と、前記接続部を取り囲む環状のソルダーレジストと、前記接続部に接続され、前記ソルダーレジストの外側まで延びた配線パターンと、前記ソルダーレジストに少なくとも一部が覆われ、前記配線パターンから前記ソルダーレジストの外周端に沿って延びた配線パターン延在部とが形成された基板を準備する工程と、
前記基板上かつ前記ソルダーレジストの内側に前記半導体チップを固定して、前記半導体チップを前記接続部に接続する工程と、
前記半導体チップを覆い、前記ソルダーレジストの上に設けられる樹脂を形成する工程と、を有し、
前記基板を準備する工程において、前記ソルダーレジストが前記配線パターンの上で前記配線パターンに交差するとともに、前記配線パターン延在部には前記ソルダーレジストによって覆われていない部分が前記ソルダーレジストの外側に存在するように前記基板が準備されることを特徴とする半導体モジュールの製造方法。 - 前記樹脂を形成する工程は、前記ソルダーレジストの内側に向けて樹脂を流し込む工程を含み、
前記樹脂を流し込む工程において、前記ソルダーレジストの外周端のうち前記配線パターン延在部に重なる部分を超えて流れ出た前記樹脂の流れは、前記配線パターン延在部の前記覆われていない部分の外周端によって止まることを特徴とする請求項1に記載の半導体モジュールの製造方法。 - 前記樹脂を流し込む工程において、前記樹脂の流れは、前記ソルダーレジストの外周端のうち前記配線パターン延在部と前記配線パターンとのどちらにも重ならない部分によって止まることを特徴とする請求項2に記載の半導体モジュールの製造方法。
- 前記基板を準備する工程において、前記配線パターン延在部の前記覆われていない部分の外周端が前記ソルダーレジストの外周端よりも曲率半径が小さい円弧状となるように前記基板が準備されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体モジュールの製造方法。
- 前記基板を準備する工程において、前記配線パターン延在部の前記覆われていない部分の外周端の長さが、前記ソルダーレジストの外周端と交差する前記配線パターンの部分の長さ以上になるように前記基板が準備されることを特徴とする請求項1乃至4のいずれか1項に記載の半導体モジュールの製造方法。
- 前記基板を準備する工程において、前記配線パターン延在部が前記配線パターンの両側に配置されるように前記基板が準備されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体モジュールの製造方法。
- 前記基板を準備する工程において、前記接続部を取り囲む環状の前記ソルダーレジストが複数形成されるように前記基板が準備されることを特徴とする請求項1乃至6のいずれか1項に記載の半導体モジュールの製造方法。
- 半導体チップと、
前記半導体チップに接続された接続部と、前記半導体チップ及び前記接続部を取り囲む環状のソルダーレジストと、前記接続部に接続され、前記ソルダーレジストの外側まで延びた配線パターンと、前記ソルダーレジストに少なくとも一部が覆われ、前記配線パターンから前記ソルダーレジストの外周端に沿って延びた配線パターン延在部とを有する基板と、
前記半導体チップを封止し、前記ソルダーレジストの上に設けられた樹脂と、
を備える半導体モジュールであって、
前記ソルダーレジストが前記配線パターンの上で前記配線パターンに交差するとともに、前記配線パターン延在部には前記ソルダーレジストによって覆われていない部分が前記ソルダーレジストの外側に存在することを特徴とする半導体モジュール。 - 前記樹脂は、前記配線パターン延在部の前記覆われていない部分の外周端と、前記ソルダーレジストの外周端のうち前記配線パターン延在部と前記配線パターンとのどちらにも重ならない部分とを超えて流れ出していないことを特徴とする請求項8に記載の半導体モジュール。
- 前記配線パターン延在部の前記覆われていない部分の外周端が前記ソルダーレジストの外周端よりも曲率半径が小さい円弧状であることを特徴とする請求項8又は9に記載の半導体モジュール。
- 前記配線パターン延在部の前記覆われていない部分の外周端の長さが、前記ソルダーレジストの外周端と交差する前記配線パターンの部分の長さ以上であることを特徴とする請求項8乃至10のいずれか1項に記載の半導体モジュール。
- 前記配線パターン延在部が前記配線パターンの両側に配置されることを特徴とする請求項8乃至11のいずれか1項に記載の半導体モジュール。
- 前記半導体チップ及び前記接続部を取り囲む環状の前記ソルダーレジストが複数配置されることを特徴とする請求項8乃至12のいずれか1項に記載の半導体モジュール。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351926A JP5511125B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体モジュール及びその製造方法 |
US11/955,504 US7622812B2 (en) | 2006-12-27 | 2007-12-13 | Semiconductor module |
CN200710305585.8A CN100543979C (zh) | 2006-12-27 | 2007-12-27 | 半导体模块 |
CN200910168033.6A CN101635264B (zh) | 2006-12-27 | 2007-12-27 | 制造半导体模块的方法 |
US12/490,656 US7955903B2 (en) | 2006-12-27 | 2009-06-24 | Method of suppressing overflowing of an encapsulation resin in a semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351926A JP5511125B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体モジュール及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008166363A JP2008166363A (ja) | 2008-07-17 |
JP2008166363A5 JP2008166363A5 (ja) | 2010-02-12 |
JP5511125B2 true JP5511125B2 (ja) | 2014-06-04 |
Family
ID=39582765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006351926A Active JP5511125B2 (ja) | 2006-12-27 | 2006-12-27 | 半導体モジュール及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7622812B2 (ja) |
JP (1) | JP5511125B2 (ja) |
CN (2) | CN100543979C (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5511125B2 (ja) * | 2006-12-27 | 2014-06-04 | キヤノン株式会社 | 半導体モジュール及びその製造方法 |
ATE525747T1 (de) * | 2008-04-03 | 2011-10-15 | Heidenhain Gmbh Dr Johannes | Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung |
JP5168160B2 (ja) * | 2009-01-15 | 2013-03-21 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
US20120193802A1 (en) * | 2011-02-01 | 2012-08-02 | Chin-Tien Chiu | Glob top semiconductor package |
JP6067262B2 (ja) | 2012-07-06 | 2017-01-25 | キヤノン株式会社 | 半導体装置およびその製造方法、ならびにカメラ |
CN103531579B (zh) * | 2013-11-06 | 2017-04-05 | 北京思比科微电子技术股份有限公司 | 一种改善半导体芯片封装可靠性的结构及其制备方法 |
CN104037092A (zh) * | 2014-05-14 | 2014-09-10 | 华天科技(西安)有限公司 | 一种基于aaqfn的二次曝光和塑封技术的封装件及其制作工艺 |
CN104037093A (zh) * | 2014-05-14 | 2014-09-10 | 华天科技(西安)有限公司 | 一种基于aaqfn的二次曝光和二次塑封的封装件及其制作工艺 |
JP6016965B2 (ja) * | 2015-03-02 | 2016-10-26 | 三菱電機株式会社 | 電子機器ユニット及びその製造金型装置 |
CN111128900B (zh) * | 2018-10-30 | 2021-06-08 | 株洲中车时代半导体有限公司 | Igbt芯片子单元的封装结构及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5547065Y2 (ja) * | 1977-12-30 | 1980-11-05 | ||
JP3391676B2 (ja) * | 1997-10-28 | 2003-03-31 | 株式会社日立製作所 | 半導体モジュール及びその樹脂封止方法 |
JPH11233531A (ja) * | 1998-02-17 | 1999-08-27 | Nec Corp | 電子部品の実装構造および実装方法 |
JP3554533B2 (ja) * | 2000-10-13 | 2004-08-18 | シャープ株式会社 | チップオンフィルム用テープおよび半導体装置 |
JP4963148B2 (ja) * | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2002237551A (ja) * | 2001-12-14 | 2002-08-23 | Toshiba Corp | 半導体装置 |
JP3560599B2 (ja) * | 2002-04-26 | 2004-09-02 | 松下電器産業株式会社 | 電子回路装置 |
WO2004060034A1 (ja) * | 2002-12-24 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 電子部品内蔵モジュール |
JP4437014B2 (ja) | 2003-04-25 | 2010-03-24 | パナソニック株式会社 | 電子回路装置 |
US7420282B2 (en) * | 2004-10-18 | 2008-09-02 | Sharp Kabushiki Kaisha | Connection structure for connecting semiconductor element and wiring board, and semiconductor device |
JP4651359B2 (ja) * | 2004-10-29 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4068628B2 (ja) * | 2005-05-30 | 2008-03-26 | 松下電器産業株式会社 | 配線基板、半導体装置および表示モジュール |
JP5511125B2 (ja) * | 2006-12-27 | 2014-06-04 | キヤノン株式会社 | 半導体モジュール及びその製造方法 |
-
2006
- 2006-12-27 JP JP2006351926A patent/JP5511125B2/ja active Active
-
2007
- 2007-12-13 US US11/955,504 patent/US7622812B2/en not_active Expired - Fee Related
- 2007-12-27 CN CN200710305585.8A patent/CN100543979C/zh not_active Expired - Fee Related
- 2007-12-27 CN CN200910168033.6A patent/CN101635264B/zh not_active Expired - Fee Related
-
2009
- 2009-06-24 US US12/490,656 patent/US7955903B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101635264A (zh) | 2010-01-27 |
CN101635264B (zh) | 2011-06-22 |
US7955903B2 (en) | 2011-06-07 |
US20090298237A1 (en) | 2009-12-03 |
US7622812B2 (en) | 2009-11-24 |
CN100543979C (zh) | 2009-09-23 |
JP2008166363A (ja) | 2008-07-17 |
US20080157400A1 (en) | 2008-07-03 |
CN101211889A (zh) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5511125B2 (ja) | 半導体モジュール及びその製造方法 | |
US9837382B2 (en) | Semiconductor package and manufacturing method thereof | |
US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
JP2007059596A (ja) | 半導体装置 | |
JP2009188086A (ja) | 回路基板、これを用いた電子機器及び回路基板の製造方法 | |
CN100514590C (zh) | 防止焊垫剥离的制造方法以及防止焊垫剥离的结构 | |
JP4437014B2 (ja) | 電子回路装置 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
US20190228987A1 (en) | Manufacturing method of semiconductor device | |
CN113745394B (zh) | 发光基板及其制备方法 | |
CN112638025B (zh) | 可挠性线路基板及薄膜覆晶封装结构 | |
JP2019021812A (ja) | リードフレームおよび半導体装置 | |
JP2010080732A (ja) | 半導体モジュールおよびその製造方法 | |
JP3391676B2 (ja) | 半導体モジュール及びその樹脂封止方法 | |
JP2018117166A (ja) | 半導体装置 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JPH04179255A (ja) | Lcc型半導体装置およびその製造方法 | |
JP3134614B2 (ja) | リードフレームの製造方法 | |
CN109904343B (zh) | 一种显示装置及其制备方法 | |
JP5112409B2 (ja) | 電子回路装置 | |
JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005116697A (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
JP2011009773A (ja) | 半導体装置 | |
KR20000015580A (ko) | 반도체 패키지용 써킷테이프 | |
JP2006019656A (ja) | 電子部品の被覆構造、及び被覆方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5511125 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |