JP2008166363A5 - - Google Patents

Download PDF

Info

Publication number
JP2008166363A5
JP2008166363A5 JP2006351926A JP2006351926A JP2008166363A5 JP 2008166363 A5 JP2008166363 A5 JP 2008166363A5 JP 2006351926 A JP2006351926 A JP 2006351926A JP 2006351926 A JP2006351926 A JP 2006351926A JP 2008166363 A5 JP2008166363 A5 JP 2008166363A5
Authority
JP
Japan
Prior art keywords
wiring pattern
solder resist
substrate
semiconductor module
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006351926A
Other languages
English (en)
Other versions
JP5511125B2 (ja
JP2008166363A (ja
Filing date
Publication date
Priority claimed from JP2006351926A external-priority patent/JP5511125B2/ja
Priority to JP2006351926A priority Critical patent/JP5511125B2/ja
Application filed filed Critical
Priority to US11/955,504 priority patent/US7622812B2/en
Priority to CN200710305585.8A priority patent/CN100543979C/zh
Priority to CN200910168033.6A priority patent/CN101635264B/zh
Publication of JP2008166363A publication Critical patent/JP2008166363A/ja
Priority to US12/490,656 priority patent/US7955903B2/en
Publication of JP2008166363A5 publication Critical patent/JP2008166363A5/ja
Publication of JP5511125B2 publication Critical patent/JP5511125B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (13)

  1. 半導体チップを準備する工程と、
    接続部と、前記接続部に接続された配線パターンと、前記配線パターンから延びた配線パターン延在部と、前記接続部を取り囲む環状のソルダーレジストと、が形成された基板を準備する工程と、
    前記基板上かつ前記ソルダーレジストの内側に前記半導体チップを固定して、前記半導体チップを前記接続部に接続する工程と、
    前記半導体チップを樹脂で覆う工程と、を有し、
    前記基板を準備する工程において、前記ソルダーレジストが前記配線パターンの上で前記配線パターンに交差するとともに、前記配線パターン延在部には前記ソルダーレジストによって覆われていない部分が前記ソルダーレジストの外側に存在するように前記基板が準備されることを特徴とする半導体モジュールの製造方法。
  2. 前記半導体チップを樹脂で覆う工程は、前記ソルダーレジストの内側に向けて樹脂を流し込む工程を含み、
    前記樹脂を流し込む工程において、前記ソルダーレジストの外周端のうち前記配線パターン延在部に重なる部分を超えて流れ出た前記樹脂の流れは、前記配線パターン延在部の前記覆われていない部分の外周端によって止まることを特徴とする請求項1に記載の半導体モジュールの製造方法。
  3. 前記樹脂を流し込む工程において、前記樹脂の流れは、前記ソルダーレジストの外周端のうち前記配線パターン延在部と前記配線パターンとのどちらにも重ならない部分によって止まることを特徴とする請求項2に記載の半導体モジュールの製造方法。
  4. 前記基板を準備する工程において、前記配線パターン延在部の前記覆われていない部分の外周端が前記ソルダーレジストの外周端よりも曲率半径が小さい円弧状となるように前記基板が準備されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体モジュールの製造方法。
  5. 前記基板を準備する工程において、前記配線パターン延在部の前記覆われていない部分の外周端の長さが、前記ソルダーレジストの外周端と交差する前記配線パターンの部分の長さ以上になるように前記基板が準備されることを特徴とする請求項1乃至4のいずれか1項に記載の半導体モジュールの製造方法。
  6. 前記基板を準備する工程において、前記配線パターン延在部が前記配線パターンの両側に配置されるように前記基板が準備されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体モジュールの製造方法。
  7. 前記基板を準備する工程において、前記接続部を取り囲む環状の前記ソルダーレジストが複数形成されるように前記基板が準備されることを特徴とする請求項1乃至6のいずれか1項に記載の半導体モジュールの製造方法。
  8. 半導体チップと、
    前記半導体チップに接続された接続部と、前記接続部に接続された配線パターンと、前記配線パターンから延びた配線パターン延在部と、前記半導体チップ及び前記接続部を取り囲む環状のソルダーレジストと、を有する基板と、
    前記半導体チップを封止する樹脂と、
    を備える半導体モジュールであって、
    前記ソルダーレジストが前記配線パターンの上で前記配線パターンに交差するとともに、前記配線パターン延在部には前記ソルダーレジストによって覆われていない部分が前記ソルダーレジストの外側に存在することを特徴とする半導体モジュール。
  9. 前記樹脂は、前記配線パターン延在部の前記覆われていない部分の外周端と、前記ソルダーレジストの外周端のうち前記配線パターン延在部と前記配線パターンとのどちらにも重ならない部分とを超えて流れ出していないことを特徴とする請求項8に記載の半導体モジュール。
  10. 前記配線パターン延在部の前記覆われていない部分の外周端が前記ソルダーレジストの外周端よりも曲率半径が小さい円弧状であることを特徴とする請求項8又は9に記載の半導体モジュール。
  11. 前記配線パターン延在部の前記覆われていない部分の外周端の長さが、前記ソルダーレジストの外周端と交差する前記配線パターンの部分の長さ以上であることを特徴とする請求項8乃至10のいずれか1項に記載の半導体モジュール。
  12. 前記配線パターン延在部が前記配線パターンの両側に配置されることを特徴とする請求項8乃至11のいずれか1項に記載の半導体モジュール。
  13. 前記半導体チップ及び前記接続部を取り囲む環状の前記ソルダーレジストが複数配置されることを特徴とする請求項8乃至12のいずれか1項に記載の半導体モジュール。
JP2006351926A 2006-12-27 2006-12-27 半導体モジュール及びその製造方法 Active JP5511125B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006351926A JP5511125B2 (ja) 2006-12-27 2006-12-27 半導体モジュール及びその製造方法
US11/955,504 US7622812B2 (en) 2006-12-27 2007-12-13 Semiconductor module
CN200710305585.8A CN100543979C (zh) 2006-12-27 2007-12-27 半导体模块
CN200910168033.6A CN101635264B (zh) 2006-12-27 2007-12-27 制造半导体模块的方法
US12/490,656 US7955903B2 (en) 2006-12-27 2009-06-24 Method of suppressing overflowing of an encapsulation resin in a semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351926A JP5511125B2 (ja) 2006-12-27 2006-12-27 半導体モジュール及びその製造方法

Publications (3)

Publication Number Publication Date
JP2008166363A JP2008166363A (ja) 2008-07-17
JP2008166363A5 true JP2008166363A5 (ja) 2010-02-12
JP5511125B2 JP5511125B2 (ja) 2014-06-04

Family

ID=39582765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351926A Active JP5511125B2 (ja) 2006-12-27 2006-12-27 半導体モジュール及びその製造方法

Country Status (3)

Country Link
US (2) US7622812B2 (ja)
JP (1) JP5511125B2 (ja)
CN (2) CN100543979C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
EP2260511B1 (de) * 2008-04-03 2011-09-21 Dr. Johannes Heidenhain GmbH Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
JP5168160B2 (ja) * 2009-01-15 2013-03-21 ソニー株式会社 半導体装置及び半導体装置の製造方法
US20120193802A1 (en) * 2011-02-01 2012-08-02 Chin-Tien Chiu Glob top semiconductor package
JP6067262B2 (ja) 2012-07-06 2017-01-25 キヤノン株式会社 半導体装置およびその製造方法、ならびにカメラ
CN103531579B (zh) * 2013-11-06 2017-04-05 北京思比科微电子技术股份有限公司 一种改善半导体芯片封装可靠性的结构及其制备方法
CN104037093A (zh) * 2014-05-14 2014-09-10 华天科技(西安)有限公司 一种基于aaqfn的二次曝光和二次塑封的封装件及其制作工艺
CN104037092A (zh) * 2014-05-14 2014-09-10 华天科技(西安)有限公司 一种基于aaqfn的二次曝光和塑封技术的封装件及其制作工艺
JP6016965B2 (ja) * 2015-03-02 2016-10-26 三菱電機株式会社 電子機器ユニット及びその製造金型装置
CN111128900B (zh) * 2018-10-30 2021-06-08 株洲中车时代半导体有限公司 Igbt芯片子单元的封装结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547065Y2 (ja) * 1977-12-30 1980-11-05
JP3391676B2 (ja) * 1997-10-28 2003-03-31 株式会社日立製作所 半導体モジュール及びその樹脂封止方法
JPH11233531A (ja) * 1998-02-17 1999-08-27 Nec Corp 電子部品の実装構造および実装方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2002237551A (ja) * 2001-12-14 2002-08-23 Toshiba Corp 半導体装置
JP3560599B2 (ja) * 2002-04-26 2004-09-02 松下電器産業株式会社 電子回路装置
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4437014B2 (ja) * 2003-04-25 2010-03-24 パナソニック株式会社 電子回路装置
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法

Similar Documents

Publication Publication Date Title
JP2008166363A5 (ja)
JP6415648B2 (ja) センサパッケージ構造
JP6530479B2 (ja) センサパッケージ構造
JP5511125B2 (ja) 半導体モジュール及びその製造方法
JP2007194598A5 (ja)
JP2008166816A5 (ja)
JP2007251159A5 (ja)
JP2008198841A (ja) 半導体装置
JP2008187054A5 (ja)
CN102593072A (zh) 倒装封装中用于提高可靠性的盖式设计
JP2009277916A5 (ja)
JP2015015313A5 (ja)
JP2009146969A5 (ja)
JP2009170570A (ja) 半導体装置の配線基板、半導体装置、電子装置およびマザーボード
JPWO2009150820A1 (ja) 半導体装置とその製造方法
JP4386765B2 (ja) 配線基板および電子部品実装体
JP2007208153A5 (ja)
JP2008177345A (ja) Bga型パッケージ
JP6131875B2 (ja) 半導体パッケージ
JP2005252074A (ja) 半導体装置及び電子装置
US20130056860A1 (en) Resin-encapsulated semiconductor device
JP6487286B2 (ja) 配線基板
JP2009105126A (ja) 電子装置
CN100521179C (zh) 可堆栈式半导体封装结构
JP2010177402A5 (ja) リードフレーム