JP5168160B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5168160B2
JP5168160B2 JP2009006282A JP2009006282A JP5168160B2 JP 5168160 B2 JP5168160 B2 JP 5168160B2 JP 2009006282 A JP2009006282 A JP 2009006282A JP 2009006282 A JP2009006282 A JP 2009006282A JP 5168160 B2 JP5168160 B2 JP 5168160B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
chip
stopper
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006282A
Other languages
English (en)
Other versions
JP2010165814A (ja
Inventor
誠 村井
恵充 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009006282A priority Critical patent/JP5168160B2/ja
Priority to US12/650,654 priority patent/US9041199B2/en
Priority to CN2010100039889A priority patent/CN101794738B/zh
Publication of JP2010165814A publication Critical patent/JP2010165814A/ja
Application granted granted Critical
Publication of JP5168160B2 publication Critical patent/JP5168160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。詳しくは、被実装体上に半導体チップを実装した構造の半導体装置とその製造方法に関する。
半導体装置の一つの形態として、回路基板上に半導体チップをフリップチップ方式で実装したものが知られている。この種の半導体装置では、バンプと呼ばれる接続端子を介して、回路基板と半導体チップを電気的かつ機械的に接続している。また、接続端子を保護するために、回路基板と半導体チップとの間（空隙）に、アンダーフィル材と呼ばれる封入樹脂を充填している。
アンダーフィル材は、回路基板と半導体チップの間に毛細管現象を利用して充填される。その際、半導体チップの外周部には、そこからはみ出すアンダーフィル材によって裾広がりのフィレットが形成される。アンダーフィル材としてはエポキシ樹脂等の熱硬化性樹脂が用いられている。このため、アンダーフィル材は、液状の状態で回路基板と半導体チップの間に注入して充填された後、熱処理によって硬化される。その際、アンダーフィル材の熱収縮に伴う応力により、回路基板に反りが発生する場合がある。また、温度サイクル試験等の信頼性試験を実施した際にも、同様の理由で回路基板に反りが発生する場合がある。
特許文献１には、半導体チップの側端面に形成されるフィレットの長さが、回路基板の表面から半導体チップの裏面までの距離よりも長くなるように、アンダーフィル材を注入する技術が開示されている。
特開２０００−３２３６２４号公報
しかしながら、特許文献１に記載されているようにフィレットを長く形成すると、回路基板とアンダーフィル材の接触面積が広くなる。このため、回路基板の基板面内でアンダーフィル材の熱収縮に伴う応力の加わる範囲が広くなる。したがって、回路基板に反りが発生しやすくなる。また、フィレットを長く形成するには、半導体チップの周辺にフィレット形成のための領域を広く確保する必要がある。このため、例えば半導体チップと同じ回路基板の面上に受動素子等を混載する場合などでは、フィレット形成のための領域を避けて受動素子等の実装領域を設定する必要がある。したがって、回路基板のサイズが大きくなってしまう。
本発明は、被実装体と半導体チップとの間に封入される封入樹脂の熱収縮に伴う応力を低減することができる半導体装置とその製造方法を提供することを目的とする。
本発明は、被実装体と、前記被実装体上に突状の接続端子を介して実装された半導体チップと、前記接続端子を封止する状態で前記被実装体と前記半導体チップとの間に封入された封入樹脂とを備え、前記封入樹脂は、前記半導体チップの外周部を規定する４つの辺部のうち、少なくとも１つの辺部からはみ出さないように前記半導体チップの内側に収められている半導体装置に係るものである。
本発明に係る半導体装置においては、被実装体上に実装される半導体チップの外周部全周にわたって樹脂のフィレットが形成される場合に比較して、被実装体と封入樹脂の接触面積が狭くなる。このため、被実装体のチップ実装面内で封入樹脂の熱収縮に伴う応力の加わる範囲が狭くなる。
本発明は、突状の接続端子を有する半導体チップを製造する工程と、前記半導体チップが実装されるチップ実装領域の内側に樹脂止め部を有する被実装体を製造する工程と、前記被実装体上に前記接続端子を介して前記半導体チップを実装するとともに、前記被実装体と前記半導体チップとの間に封入樹脂を封入する工程とを有する半導体装置の製造方法に係るものである。
本発明に係る半導体装置の製造方法においては、被実装体と半導体チップとの間に封入樹脂を封入する場合に、封入樹脂の濡れ広がる領域が樹脂止め部により制限される。このため、封入樹脂は樹脂止め部にせき止められてチップ実装領域の内側に収まる。したがって、被実装体上に実装された半導体チップの外周部全周にわたって樹脂のフィレットが形成される場合に比較して、被実装体と封入樹脂の接触面積が狭くなる。このため、被実装体のチップ実装面内で封入樹脂の熱収縮に伴う応力の加わる範囲が狭くなる。
本発明によれば、被実装体上に実装される半導体チップの外周部全周に樹脂のフレットが形成される場合に比較して、封入樹脂の熱収縮に伴う応力を低減することができる。また、半導体チップの周辺にフレット形成のために確保する領域を狭めることができる。
本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。 本発明の第３の実施の形態に係る半導体装置の構成を示す図である。 本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その１）である。 本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その２）である。 本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その３）である。 本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その４）である。 本発明の第４の実施の形態に係る半導体装置の製造方法を説明する図（その５）である。 本発明の第４の実施の形態に係る半導体装置の応用例を示す図である。 本発明の第５の実施の形態に係る半導体装置の構成を示す図である。 本発明の第５の実施の形態に係る半導体装置の他の構成を示す図である。 本発明の第６の実施の形態に係る半導体装置の構成を示す図である。 本発明の第６の実施の形態に係る半導体装置の他の構成を示す図である。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
本発明の実施の形態については、以下の順序で説明する。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
６．第６の実施の形態
＜１．第１の実施の形態＞
（半導体装置の製造方法）
本発明の第１の実施の形態に係る半導体装置の製造方法について説明する。半導体装置の製造方法は、主として、チップ製造工程と、基板製造工程と、チップ実装工程と、封止工程とを有する。チップ製造工程と基板製造工程は、どちらを先に行なってもよいし、並行して行なってもよい。
（チップ製造工程）
チップ製造工程では、図１に示すように、突状（凸状）の接続端子２を有する半導体チップ１を製造する。半導体チップ１は、例えば、シリコンを主材料としたチップであって、裏面研削で所定の厚さとされた半導体ウエハからダイシングによって個片のチップに切り出される。半導体チップ１は、平面視四角形（正方形又は長方形）に形成される。半導体チップ１の主面には、図示しない素子や配線などが形成される。また、半導体チップ１の主面（素子形成面）には、図示しない電極パッド（例えば、アルミニウムパッド）が形成され、当該電極パッド上に、例えば金スタッドバンプからなる接続端子２が形成される。接続端子２は、半導体チップ１の主面内に複数形成される。各々の接続端子２の高さは、レベリングによってほぼ同じ高さに揃えられることが望ましい。
（基板製造工程）
基板製造工程では、図２（Ａ）の断面図及び（Ｂ）の平面図に示すように、配線層３とハンダ層４と保護層５とを有す回路基板６を製造する。回路基板６は、例えば、ガラスエポキシなどの有機材料を主材料とした基板である。回路基板６は、チップ実装用のインターポーザーとなるもので、被実装体に相当する。配線層３は、導電性金属を用いて回路基板６の主面（図の上面）側に形成される。配線層３の一部３ａは、ハンダ層４によって覆われる。ハンダ層４は、例えば印刷法等によって配線層３の一部３ａにプリコートされる。ハンダ層４のプリコートは、接続端子間のショートや接続不良を防止するために、厚みが均一に塗布されることが望ましい。例えば、ハンダ層４の厚みは１０μｍ程度とする。配線層３の一部３ａは、上述した半導体チップ１の接続端子２と接続される部分となる。以降の説明では、配線層３の一部３ａを「接続対象部３ａ」と記述する。接続対象部３ａは、上述した複数の接続端子２と１：１の対応関係で設けられる。
保護層５は、例えば、絶縁性のソルダーレジストを用いて形成される。保護層５は、配線層３の保護と吸湿防止のために形成される。保護層５は、接続対象部３ａを除いて、配線層３を覆う状態で形成される。保護層５は、例えば、スクリーン印刷法等で回路基板６の主面全体にソルダーレジストを塗布した後、露光及び現像によってソルダーレジストをパターニングすることにより形成される。保護膜５は、配線層３の接続対象部３ａを露出するように平面視四角形（長方形、正方形など）に開口し、この開口縁部が樹脂止め部７として形成される。
樹脂止め部７には、保護膜５の厚さ相当の段差が設けられる。樹脂止め部７の段差は、例えば、保護層５の厚さを１５μｍとすると、これと同等の寸法となる。樹脂止め部７は、配線層３の接続対象部３ａが配置されている領域を囲む状態で環状に形成される。また、回路基板６の主面内には、半導体チップ１が実装されるチップ実装領域８が設定される。チップ実装領域８は、半導体チップ１の外形に合わせて平面視四角形に区画される。樹脂止め部７は、チップ実装領域８の内側に平面視四角形に形成される。さらに、回路基板６の主面内には樹脂注入部９が設けられる。樹脂注入部９は、チップ実装領域８の外側に形成される。樹脂注入部９は、上述した保護膜５のパターニングによって樹脂止め部７に通じる（つながる）ように形成される。
一方、回路基板６の裏面（主面と反対側の面）には、図示はしないが、外部接続端子となるハンダボールを搭載するための金属配線層が形成される。この金属配線層は、保護膜を形成するソルダーレジストから露出し、回路基板６の主面（半導体チップ実装面）側の配線層とスルーホール等を介して電気的に接続される。
（チップ実装工程）
チップ実装工程では、図３（Ａ）に示すように、半導体チップ１の主面と回路基板６の主面を対向させた状態で、図３（Ｂ）に示すように、回路基板６上に接続端子２を介して半導体チップ１を実装する。その際、半導体チップ１と回路基板６をローカルリフロー法により接続する。ローカルリフロー法では、まず、半導体チップ１の接続端子２が形成されていないチップ裏面を図示しないセラミックツールで吸着する。次に、セラミックツールで吸着した半導体チップ１の主面に形成されているアライメントマークと回路基板６の主面に形成されているアライメントマークを、それぞれカメラで認識して、画像処理によりアライメントを行なう。その後、半導体チップ１の接続端子２を、回路基板６の接続対象部３ａを被覆しているハンダ層４に接触させて熱を加える。このとき、ハンダ層４を形成しているハンダ材料が接続端子２に十分濡れ上がるのに必要な時間だけ加熱を行なう。また、接続端子２の部分に余分な応力が加わらないように、セラミックツールを上下させて、半導体チップ１と回路基板６の間の空隙寸法を調整する。
また、チップ実装工程では、図４（Ａ），（Ｂ）に示すように、回路基板６と半導体チップ１との間（空隙）に、アンダーフィル材となる封入樹脂１１を封入する。封入樹脂１１は、例えば、微小フィラー（直径１μｍ以下）を混合したエポキシ系樹脂から構成される。封入樹脂１１の封入時には、マイクロシリンジのニードルから液状の樹脂を樹脂注入部９に滴下する。ニードルからの滴下によって樹脂注入部９に供給された液状の樹脂は、半導体チップ１と回路基板６の空隙部分に毛細管現象により浸透する。このとき、半導体チップ１の主面側で毛細管現象により浸透する樹脂の流れは樹脂止め部７でせき止められる。このため、樹脂が濡れ広がる領域は樹脂止め部７によって制限される。したがって、樹脂注入部９が設けられている部分を除けば、半導体チップ１の周辺に樹脂がはみ出すことはない。その結果、封入樹脂１１は、導体チップ１の外周部を規定する４つの辺部のうち、樹脂注入部９が設けられている１つの辺部を除いて、半導体チップ１の内側に収められた状態となる。この状態で封入樹脂１１を熱処理によって硬化させる。なお、半導体チップ１の周辺には、樹脂注入部９の部分だけにフィレットが形成されることになるが、樹脂の供給量を最適化することで全くフィレットを形成させないことも可能である。
（封止工程）
封止工程では、図５に示すように、半導体チップ１を封止樹脂１２で封止する。また、回路基板６の主面と反対側の面に複数の外部接続端子１３を形成する。外部接続端子１３は、例えばハンダボールを用いて形成される。封止樹脂１２は、アンダーフィル材として用いられる封入樹脂１１と同様に、シリカを主成分とするフィラーとエポキシ系樹脂から構成される。但し、封止樹脂１２に関しては、封入樹脂１１のように毛細管現象を利用して充填する必要がないため、封入樹脂１１と比較してフィラーの混合量を増やして、熱膨張係数を半導体チップ１の材料（シリコン）に近づけることが可能である。このため、封止樹脂１２の熱膨張係数は、封入樹脂１１よりも半導体チップ１のチップ材料（本例ではシリコン）に近いレベル（好ましくは、同等のレベル）となっている。ここで、各部の材料の熱膨張係数を例示すると、半導体チップ１の熱膨張係数は２．６（ppm/k）、アンダーフィル材となる封入樹脂１１の熱膨張係数は４４（ppm/k）となっている。また、モールド材となる封止樹脂１２の熱膨張係数は半導体チップ１と同じ２．６（ppm/k）、回路基板６の熱膨張係数は４０（ppm/k）となっている。封止樹脂１２は、半導体チップ１の内側で封入樹脂１１により覆われない部分を含めて、半導体チップ１全体を覆うようにモールドされる。このとき、例えば真空モールド法のような充填性の高い方法で樹脂封止することにより、半導体チップ１の内側の空隙内に確実に封止樹脂１２を充填することが可能となる。
（半導体装置の構成）
以上の製造方法によって得られる半導体装置は、次のような構成を有するものとなる。即ち、半導体チップ１は、回路基板６上に突状の接続端子２を介して実装された状態となる。また、回路基板６と半導体チップ１との間には、複数の接続端子２を封止する状態で封入樹脂１１が封入された状態となる。また、回路基板６上のチップ実装領域８の内側に接続端子２の配置領域を囲む状態で樹脂止め部７が環状に形成され、この樹脂止め部７によって封入樹脂１１がせき止められた状態となる。このため、封入樹脂１１は、半導体チップ１の外周部を規定する４つの辺部のうち、樹脂注入部９が設けられた１つの辺部を除く３つの辺部からはみ出さないように半導体チップ１の内側に収められた状態となる。
本発明の第１の実施の形態においては、半導体チップ１の外周部の全周にわたってフィレットが形成される場合に比較して、回路基板６と封入樹脂１１の接触面積が狭くなる。このため、回路基板６の基板面内で封入樹脂１１の熱収縮に伴う応力の加わる範囲が狭くなる。したがって、封入樹脂１１の熱収縮に伴う応力を相対的に低減することができる。その結果、回路基板６の反りを低減して、半導体チップ１との接続信頼性を向上させることができる。また、１個の半導体チップ１に対する封入樹脂１１の供給量が少なくなる。このため、材料コストの削減やプロセス時間の短縮によって製造コストの低減を図ることができる。また、半導体チップ１の周辺にフィレット形成のための領域を確保する必要がなくなる。このため、回路基板６のサイズを小さくすることができる。
また、本発明の第１の実施の形態においては、半導体チップ１の内側で封入樹脂１１により覆われない部分を含めて、半導体チップ１全体を封止樹脂１２で封止した構成を採用している。このため、半導体チップ１の主面側のチップ端で封入樹脂１１と半導体チップ１の熱膨張係数差による応力を低減することができる。したがって、半導体チップ１の主面側で層間膜の剥離現象を抑制し、長期信頼性を向上させることができる。
なお、上記第１の実施の形態においては、一例として金スタッドバンプとハンダプリコート法によるフリップチップ接続について説明したが、これに限らない。例えば、Ｃ４（controlled collapsible chip connector）接続などの他の工法を用いてもよい。
＜２．第２の実施の形態＞
（半導体装置の製造方法）
本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。半導体装置の製造方法は、主として、チップ製造工程と、基板製造工程と、チップ実装工程と、封止工程とを有する。チップ製造工程と基板製造工程は、どちらを先に行なってもよいし、並行して行なってもよい。本発明の第２の実施の形態においては、上記第１の実施の形態と同様の部分に同じ符号を付して説明する。
（チップ製造工程）
チップ製造工程では、図６に示すように、突状（凸状）の接続端子２を有する半導体チップ１を製造する。半導体チップ１は、例えば、シリコンを主材料としたチップであって、裏面研削で所定の厚さとされた半導体ウエハからダイシングによって個片のチップに切り出される。半導体チップ１は、平面視四角形（正方形又は長方形）に形成される。半導体チップ１の主面には、図示しない素子や配線などが形成される。また、半導体チップ１の主面（素子形成面）には、図示しない電極パッド（例えば、アルミニウムパッド）が形成され、当該電極パッド上に、相互拡散を防止するためのバリア膜を介して接続端子２が形成される。バリア膜の組成としては、例えばチタンなどが考えられる。接続端子２は、例えば、金や銅で形成されたポスト状の突起電極であり、表面が平滑に処理されることが望ましい。
（基板製造工程）
基板製造工程では、図７（Ａ）の断面図及び（Ｂ）の平面図に示すように、配線層３と保護層５とを有す回路基板６を製造する。回路基板６は、例えば、ガラスエポキシなどの有機材料を主材料とした基板である。回路基板６は、チップ実装用のインターポーザーとなるもので、被実装体に相当する。配線層３は、導電性金属を用いて回路基板６の主面（図の上面）側に形成される。配線層３の接続対象部３ａは、上述した半導体チップ１の接続端子２と接続される部分となる。接続対象部３ａは、上述した複数の接続端子２と１：１の対応関係で設けられる。
保護層５は、例えば、絶縁性のソルダーレジストを用いて形成される。保護層５は、配線層３の保護と吸湿防止のために形成される。保護層５は、接続対象部３ａを除いて、配線層３を覆う状態で形成される。保護層５は、例えば、スクリーン印刷法等で回路基板６の主面全体にソルダーレジストを塗布した後、露光及び現像によってソルダーレジストをパターニングすることにより形成される。保護膜５は、配線層３の接続対象部３ａを露出するように平面視四角形に開口し、この開口縁部が樹脂止め部７として形成される。
樹脂止め部７には、保護膜５の厚さ相当の段差が設けられる。樹脂止め部７の段差は、例えば、保護層５の厚さを１５μｍとすると、これと同等の寸法となる。樹脂止め部７は、配線層３の接続対象部３ａが配置されている領域を囲む状態で環状に形成される。また、回路基板６の主面内には、半導体チップ１が実装されるチップ実装領域８が設定される。チップ実装領域８は、半導体チップ１の外形に合わせて平面視四角形に区画される。樹脂止め部７は、チップ実装領域８の内側に平面視四角形に形成される。
一方、回路基板６の裏面（主面と反対側の面）には、図示はしないが、外部接続端子となるハンダボールを搭載するための金属配線層が形成される。この金属配線層は、保護膜を形成するソルダーレジストから露出し、回路基板６の主面（半導体チップ実装面）側の配線層とスルーホール等を介して電気的に接続される。
（チップ実装工程）
チップ実装工程では、図８に示すように、半導体チップ１の主面と回路基板６の主面を対向させるとともに、回路基板６の主面側に保護層５の開口位置に合わせてフィルム状の異方性導電樹脂１４を配置する。そして、この状態から図９（Ａ），（Ｂ）に示すように、回路基板６上に接続端子２を介して半導体チップ１を実装する。異方性導電樹脂１４は、絶縁性の樹脂フィルム内に微小な導電性粒子を含有させた材料で、金属端子間で圧着することにより、導電性粒子が金属端子間に介在し、金属端子同士の導電が得られる材料である。チップ実装工程では、半導体チップ１と回路基板６をローカルリフロー法により接続する。ローカルリフロー法では、まず、半導体チップ１の接続端子２が形成されていないチップ裏面を図示しないセラミックツールで吸着する。次に、セラミックツールで吸着した半導体チップ１の主面に形成されているアライメントマークと回路基板６の主面に形成されているアライメントマークを、それぞれカメラで認識して、画像処理によりアライメントを行なう。その後、半導体チップ１と回路基板６との間に異方性導電樹脂１４を介在させた状態で、回路基板６と半導体チップ１とを圧着する。このとき、異方性導電樹脂１４を挟み込むようにして、半導体チップ１の接続端子２を回路基板６の接続対象部３ａに接触させて熱と荷重を加える。そうすると、接続端子２と接続対象部３ａは、異方性導電樹脂１４に含まれる粒子状の導電材料により電気的に接続される。また、接続端子２は、加熱によって軟化した異方性導電樹脂１４によって封止された状態となり、異方性導電樹脂１４は、回路基板６と半導体チップ１との間に封入された状態となる。このため、異方性導電樹脂１４は封入樹脂（アンダーフィル材）を構成するものとなる。また、熱と荷重を加えたときに、軟化した異方性導電樹脂１４が回路基板６の主面内で濡れ広がる領域は樹脂止め部７によって制限される。したがって、半導体チップ１の周辺に樹脂がはみ出すことはない。その結果、異方性導電樹脂１４は、半導体チップ１の内側に収められた状態となる。この状態で異方性導電樹脂１４を熱処理によって硬化させる。
（封止工程）
封止工程では、図１０に示すように、半導体チップ１を封止樹脂１２で封止する。また、回路基板６の主面と反対側の面に例えばハンダボールを用いて複数の外部接続端子１３を形成する。封止樹脂１２は、上記第１の実施の形態と同様に、シリカを主成分とするフィラーとエポキシ系樹脂から構成される。また、封止樹脂１２に関しては、異方性導電樹脂１４と比較してフィラーの混合量を増やして、熱膨張係数を半導体チップ１の材料（シリコン）に近づけることが可能である。このため、封止樹脂１２の熱膨張係数は、異方性導電樹脂１４よりも半導体チップ１のチップ材料（本例ではシリコン）に近いレベル（好ましくは、同等のレベル）となっている。封止樹脂１２は、半導体チップ１の内側で異方性導電樹脂１４により覆われない部分を含めて、半導体チップ１全体を覆うようにモールドされる。このとき、例えば真空モールド法のような充填性の高い方法で樹脂封止することにより、半導体チップ１の内側の空隙内に確実に封止樹脂１２を充填することが可能となる。
（半導体装置の構成）
以上の製造方法によって得られる半導体装置は、次のような構成を有するものとなる。即ち、半導体チップ１は、回路基板６上に突状の接続端子２を介して実装された状態となる。また、回路基板６と半導体チップ１との間には、各々の接続端子２を封止する状態で異方性導電樹脂１４が封入された状態となる。また、回路基板６上のチップ実装領域８の内側に接続端子２の配置領域を囲む状態で樹脂止め部７が環状に形成され、この樹脂止め部７によって異方性導電樹脂１４がせき止められた状態となる。このため、異方性導電樹脂１４は、半導体チップ１の外周部を規定する４つの辺部からはみ出さないように半導体チップ１の内側に収められた状態となる。
本発明の第２の実施の形態においては、半導体チップ１の外周部の全周にわたってフィレットが形成される場合に比較して、回路基板６と異方性導電樹脂１４の接触面積が狭くなる。このため、回路基板６の基板面内で異方性導電樹脂１４の熱収縮に伴う応力が加わる範囲が狭くなる。したがって、異方性導電樹脂１４の熱収縮に伴う応力を相対的に低減することができる。その結果、回路基板６の反りを低減して、半導体チップ１との接続信頼性を向上させることができる。また、半導体チップ１の周辺にフィレット形成のための領域を確保する必要がなくなる。このため、回路基板６のサイズを小さくすることができる。
また、本発明の第２の実施の形態においては、半導体チップ１の内側で異方性導電樹脂１４により覆われない部分を含めて、半導体チップ１全体を封止樹脂１２で封止した構成を採用している。このため、半導体チップ１の主面側のチップ端で異方性導電樹脂１４と半導体チップ１の熱膨張係数差による応力を低減することができる。したがって、半導体チップ１の主面側で層間膜の剥離現象を抑制し、長期信頼性を向上させることができる。
＜３．第３の実施の形態＞
図１１は本発明の第３の実施の形態に係る半導体装置の構成を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。本発明の第３の実施の形態においては、上述した第２の実施の形態と比較して、環状の樹脂止め部７が回路基板６の主面上に二重に設けられている点が異なる。樹脂止め部７は、回路基板６上で半導体チップ１が実装されるチップ実装領域８の内側に二重に設けられている。また、二重の樹脂止め部７は、複数の接続端子２が配置されている領域を囲むように同心状に配置されている。樹脂止め部７は、上記基板製造工程で保護層５をパターニングすることにより二重に形成される。
本発明の第３の実施の形態においては、回路基板６の主面上に樹脂止め部７が内・外の位置関係で二重に形成されている。このため、半導体装置の製造工程（チップ実装工程）で、仮に、加熱によって軟化した異方性導電樹脂１４が内側の樹脂止め部７を乗り越えたとしても、外側の樹脂止め部７で異方性導電樹脂１４の流出をせき止めることができる。したがって、異方性導電樹脂１４を半導体チップ１の内側に確実に収めることができる。
なお、ここでは樹脂止め部７を二重に設けるものとしたが、本発明はこれに限らず、３重以上の多重に樹脂止め部７を設けるようにしてもよい。また、樹脂止め部７を二重又はそれ以上の多重に設けた構成は、上記第１の実施の形態にも、後述する他の実施形態にもそれぞれ適用可能である。
＜４．第４の実施の形態＞
本発明の第４の実施の形態においては、被実装体が半導体チップとなるＣＯＣ（Chip on Chip）構造の半導体装置とその製造方法について説明する。ＣＯＣ構造の利点は、異なる２種類の半導体チップを多数の微小な接続端子で電気的に接続することによって、単独の半導体チップよりも高い機能を低コストで実現可能な点にある。例えば、従来のeDRAM（embedded DRAM）では容量の大きいDRAMを混載するとチップサイズが大きくなるために、コスト的、技術的にも困難である。これに対して、ＣＯＣ構造であれば、それぞれ異なるLogicチップとDRAMチップを組み合わせることで、容易に大容量化が可能である。さらにお互いのチップを非常に多くの端子で電気的に接続することによって、Wide Band化が可能であり、eDRAM同様に高速でアクセス可能である。また従来のスタック型パッケージや、SiPと比較すると、入出力バッファを小さくできるため低消費電力化も実現することができる。
（半導体装置の製造方法）
本発明の第４の実施の形態に係る半導体装置の製造方法について説明する。半導体装置の製造方法は、主として、第１のチップ製造工程と、第２のチップ製造工程と、第１の実装工程と、第２の実装工程と、封止工程とを有する。第１のチップ製造工程と第２のチップ製造工程は、どちらを先に行なってもよいし、並行して行なってもよい。
（第１のチップ製造工程）
第１のチップ製造工程では、図１２に示すように、突状（凸状）の接続端子２２を有する第１の半導体チップ２１を製造する。第１の半導体チップ２１は、例えば、シリコンを主材料としたチップである。第１の半導体チップ２１は、半導体ウエハの状態で接続端子２２を形成した後、裏面研削で所定の厚さとされた半導体ウエハからダイシングによって個片のチップに切り出される。第１の半導体チップ２１は、平面視四角形（正方形又は長方形）に形成される。第１の半導体チップ２１の主面には、図示しない素子や配線などが形成される。また、第１の半導体チップ２１の主面（素子形成面）には、図示しない電極パッド（例えば、アルミニウムパッド）が形成され、当該電極パッド上に接続端子２２が突状に形成される。接続端子２２は、バリアメタル層２３と低融点金属層２４とによって構成される。バリアメタル層２３は、相互拡散を防止するために形成される。低融点金属層２４を構成する材料としては、例えばＳｎ−Ａｇ合金が挙げられる。また、バリアメタル層２３としては、例えば、チタンとニッケルの積層構造が望ましい。接続端子２２の直径は、例えば３０μｍ程度である。バリアメタル層２３の構成材料の１つであるニッケルの層と、低融点金属層２４のＳｎ−Ａｇ合金の層は、それぞれ半導体ウエハの状態で電解めっき法を用いて形成することにより、低コストで均一性に優れた接続端子２２を形成することが可能である。
（第２のチップ製造工程）
第２のチップ製造工程では、図１３に示すように、突状（凸状）の接続端子３２を有する第２の半導体チップ３１を製造する。接続端子３２は、バリアメタル層３３と低融点金属層３４とによって構成される。第２の半導体チップ３１は、基本的には、上述した第１の半導体チップ２１と同様の方法で製造される。但し、第２の半導体チップ３１は、第１の半導体チップ２１よりも大きいサイズで半導体ウエハから個片に分割される。また、第２の半導体チップ３１の主面上には接続端子３２と同時に樹脂止め部３５が形成される。樹脂止め部３５は、接続端子３２と同一の材料（バリアメタル、低融点金属）を用いて形成される。樹脂止め部３５は、接続端子３２の高さ寸法と同等の突出寸法をもって第２の半導体チップ３１の主面に突状に形成される。樹脂止め部３５は、複数の接続端子３２が配置されている領域を囲む状態で環状に形成される。また、第２の半導体チップ３１の主面内には、第１の半導体チップ２１が実装されるチップ実装領域３６が設定される。チップ実装領域３６は、第１の半導体チップ２１の外形に合わせて平面視四角形に区画される。樹脂止め部３５は、チップ実装領域３６の内側に平面視四角形に形成される。さらに、第２の半導体チップ３１の主面内には樹脂注入部３７が設けられる。樹脂注入部３７は、チップ実装領域３６の外側に形成される。樹脂注入部３７は、樹脂止め部３５に通じるように形成されている。また、第２の半導体チップ３１の主面内には、チップ実装領域３６よりも外側に図示しない電極パッド（例えば、アルミニウムパッド）が形成される。
（第１の実装工程）
第１の実装工程では、図１４（Ａ）に示すように、第１の半導体チップ２１の主面と第２の半導体チップ３１の主面を対向させた状態で、図１４（Ｂ）に示すように、第２の半導体チップ３１上に互いの接続端子２２，３２を介して第１の半導体チップ２１を実装する。その際、第１の半導体チップ２１と第２の半導体チップ３１をローカルリフロー法により接続する。ローカルリフロー法では、まず、第１の半導体チップ２１の接続端子２２が形成されていないチップ裏面を図示しないセラミックツールで吸着する。次に、セラミックツールで吸着した第１の半導体チップ２１の主面に形成されているアライメントマークと第２の半導体チップ３１の主面に形成されているアライメントマークを、それぞれカメラで認識して、画像処理によりアライメントを行なう。その後、第１の半導体チップ２１の接続端子２２を、第２の半導体チップ３１の接続端子３２に接触させて熱を加える。その際、荷重を加えて低融点金属層２４，３４表面の自然酸化膜を破壊するとともに、加熱を行なって相互に拡散させる。また、半導体チップ間のギャップが適切になるように、セラミックツールを上下させながら冷却して接続を完了させる。
また、第１の実装工程では、図１４（Ｃ）に示すように、第１の半導体チップ２１と第２の半導体チップ３１との間（空隙）に、アンダーフィル材となる封入樹脂３８を封入する。封入樹脂３８は、例えば、微小フィラー（直径１μｍ以下）を混合したエポキシ系樹脂から構成される。封入樹脂３８の封入時には、マイクロシリンジのニードルから液状の樹脂を樹脂注入部３７に滴下する。ニードルからの滴下によって樹脂注入部３７に供給された液状の樹脂は、第１の半導体チップ２１と第２の半導体チップ３１の空隙部分に毛細管現象により浸透する。このとき、第２の半導体チップ３１の主面側で毛細管現象により浸透する樹脂の流れは樹脂止め部３５でせき止められる。このため、樹脂が濡れ広がる領域は樹脂止め部３５によって制限される。したがって、樹脂注入部３７が設けられている部分を除けば、第１の半導体チップ２１の周辺に樹脂がはみ出すことはない。その結果、封入樹脂３８は、第１の半導体チップ２１の外周部を規定する４つの辺部のうち、樹脂注入部３７が設けられている１つの辺部を除いて、第１の半導体チップ２１の内側に収められた状態となる。この状態で封入樹脂３８を熱処理によって硬化させる。
（第２の実装工程）
第２の実装工程では、図１５に示すように、第１の半導体チップ２１を実装済みの第２の半導体チップ３１を、それよりもサイズが大きい配線基板４１上に実装するとともに、第２の半導体チップ３１と配線基板４１とを金属製のワイヤ４２で電気的に接続する。配線基板４１上にはダイボンド材を用いて第２の半導体チップ３１を接合固定する。ワイヤ４２は、第２の半導体チップ３１の主面上に形成された電極パッドと、配線基板４１の主面上に形成された電極パッド（例えば、金パッド）との間に、ワイヤボンディングによってループ状に架け渡される。
（封止工程）
封止工程では、図１６に示すように、第１の半導体チップ２１と第２の半導体チップ３１を共通の封止樹脂４３で一括して封止する。また、配線基板４１の下面（封止樹脂４３と反対側の面）には、例えばハンダボールからなる外部接続端子４４を形成する。封止樹脂４３は、シリカを主成分とするフィラーとエポキシ系樹脂から構成される。封止樹脂４３に関しては、アンダーフィル材のように毛細管現象を利用して充填する必要がないため、アンダーフィル材と比較してフィラーの混合量を増やして、熱膨張係数を半導体チップの材料（シリコン）に近づけることが可能である。このため、封止樹脂４３の熱膨張係数は、封入樹脂３８よりも半導体チップ２１，３１のチップ材料（本例ではシリコン）に近いレベル（好ましくは、同等のレベル）となっている。封止樹脂４３は、第１の半導体チップ２１の内側で封入樹脂３８により覆われない部分を含めて、半導体チップ２１，３１全体を覆うようにモールドされる。このとき、例えば真空モールド法のような充填性の高い方法で樹脂封止することにより、第１の半導体チップ２１の内側の空隙内に確実に封止樹脂４３を充填することが可能となる。
（半導体装置の構成）
以上の製造方法によって得られる半導体装置は、次のような構成を有するものとなる。即ち、第１の半導体チップ２１は、第２の半導体チップ３１上に突状の接続端子接続端子２２，３２を介して実装された状態となる。また、第１の半導体チップ２１と第２の半導体チップ３１との間には、複数の接続端子２２，３２を封止する状態で封入樹脂１１が封入された状態となる。また、第２の半導体チップ３１上のチップ実装領域３６の内側に接続端子２２，３２の配置領域を囲む状態で樹脂止め部３５が環状に形成され、この樹脂止め部３５によって封入樹脂３８がせき止められた状態となる。このため、封入樹脂３８は、第１の半導体チップ２１の外周部を規定する４つの辺部のうち、樹脂注入部３７が設けられた１つの辺部を除く３つの辺部からはみ出さないように第１の半導体チップ２１の内側に収められた状態となる。
本発明の第４の実施の形態においては、第１の半導体チップ２１の外周部の全周にわたってフィレットが形成される場合に比較して、第２の半導体チップ３１と封入樹脂３８の接触面積が狭くなる。このため、第２の半導体チップ３１の主面内で封入樹脂３８の熱収縮に伴う応力の加わる範囲が狭くなる。したがって、封入樹脂３８の熱収縮に伴う応力を相対的に低減することができる。その結果、半導体チップ３１の反りを低減して、半導体チップ２１，３１間の接続信頼性を向上させることができる。また、第１の半導体チップ２１や第２の半導体チップ３１の層間膜の剥離等を防止することができる。したがって、例えば第１の半導体チップ２１のチップ端近傍の第２の半導体チップ３１上に、応力増加に敏感な素子（アナログ素子、DRAMセル等）を配置した場合にも、素子動作に不具合が発生しにくくなる。
また、本発明の第４の実施の形態においては、第１の半導体チップ２１の周辺にフィレット形成のための領域を確保する必要がなくなる。このため、第２の半導体チップ３１のサイズを小さくすることができる。また、１個の第１の半導体チップ２１に対する封入樹脂３８の供給量が少なくなる。このため、材料コストの削減やプロセス時間の短縮によって製造コストの低減を図ることができる。また、アンダーフィル材となる封入樹脂３８の供給量（塗布量）が少なくなることで、第１の半導体チップ２１の上に封入樹脂３８の一部が乗り上がる現象を防止することができる。その理由は、次の通りである。即ち、封入樹脂３８の浸透に要する時間は、樹脂の供給時間に比べて長いため、樹脂注入部３７には樹脂溜まりが形成される。その際、樹脂の供給量が多いと、第１の半導体チップ２１の端面からチップ裏面側に樹脂が濡れ上がりやすくなるが、樹脂の供給量を少ないと、そうした乗り上がりが発生しにくくなる。
さらに、本発明の第４の実施の形態においては、第１の半導体チップ２１の内側で封入樹脂３８により覆われない部分を含めて、第１の半導体チップ２１と第２の半導体チップ３１全体を封止樹脂４３で封止した構成を採用している。このため、第１の半導体チップ２１の主面側のチップ端で封入樹脂３８と第１の半導体チップ２１の熱膨張係数差による応力を低減することができる。したがって、第１の半導体チップ２１の主面側で層間膜の剥離現象を抑制し、長期信頼性を向上させることができる。また、第１の半導体チップ２１の周辺部に封入樹脂３８の流出する現象を、第１の半導体チップ２１の内側に設けられた樹脂注入部３７で防止することができる。このため、第２の半導体チップ３１上に形成されたワイヤボンディング用の電極パッドがアンダーフィル材の流出によって汚染されることがない。このため、第２の半導体チップ３１の主面内でチップ実装領域３６の近くにワイヤボンディング用の電極パッドを配置することができる。したがって、微細化に伴うチップサイズの縮小化に対応することが可能となる。また、チップサイズの制限を緩和することが可能となる。また、第２の半導体チップ３１上に接続端子３２と同時に樹脂止め部３５を形成することができるため、接続端子３２と別工程で樹脂止め部３５を形成する場合に比較して、低コストで実現することが可能である。
（応用例）
図１７は本発明の第４の実施の形態に係る半導体装置の応用例を示す図である。図示した半導体装置においては、上述した第１の半導体チップ２１と第２の半導体チップ３１とを用いた実装構造に加えて、第１の半導体チップ２１の裏面上に接合材４５を用いて半導体パッケージ４６が実装（接合）されている。接合材４５としては、例えば、ＤＡＦ(Die Attach Film)材が用いられている。半導体パッケージ４６は、ワイヤ４７を介して配線基板４１と電気的に接続されている。第１の半導体チップ２１と第２の半導体チップ３１は、共通の封止樹脂４３によって半導体パッケージ４６と一体に封止されている。
＜５．第５の実施の形態＞
図１８は本発明の第５の実施の形態に係る半導体装置の構成を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。本発明の第５の実施の形態においては、上述した第４の実施の形態と比較して、第２の半導体チップ３１上のチップ実装領域３６の内側に接続端子２２，３２の配置領域を囲む状態で環状の樹脂止め部３５が二重に設けられている点が異なる。樹脂止め部３５は、相対的に内側に形成された第１の樹脂止め部３５ａと相対的に外側に形成された第２の樹脂止め部３５ｂとによって構成されている。第１の樹脂止め部３５ａは、上記第１のチップ製造工程で、第１の半導体チップ２１の主面上に複数の接続端子２２と同時に形成されるものである。また、第１の樹脂止め部３５ａは、接続端子２２と同じ材料でかつ同じ高さ寸法で形成されるものである。第２の樹脂止め部３５ｂは、上記第２のチップ製造工程で、第２の半導体チップ３１の主面上に複数の接続端子３２と同時に形成されるものである。また、第２の樹脂止め部３５ｂは、接続端子３２と同じ材料でかつ同じ高さ寸法で形成されるものである。
本発明の第５の実施の形態においては、第１の半導体チップ２１の主面上と第２の半導体チップ３１の主面上に、それぞれ第１の樹脂止め部３５ａと第２の樹脂止め部３５ｂが内・外の位置関係で平面視二重に形成されている。このため、半導体装置の製造工程（第１の実装工程）で、仮に、樹脂注入部３７に供給された液状の樹脂が第１の樹脂止め部３５ａを乗り越えたとしても、第２の樹脂止め部３５ｂで樹脂の流出をせき止めることができる。したがって、封入樹脂３８を第１の半導体チップ２１の内側に確実に収めることができる。
なお、ここでは樹脂止め部３５を二重に設けるにあたって、第１の樹脂止め部３５ａを第１の半導体チップ２１側に設けるとともに、第２の樹脂止め部３５ｂを第２の半導体チップ３１側に設ける構成としたが、本発明はこれに限らない。例えば、図１９に示すように、第１の樹脂止め部３５ａと第２の樹脂止め部３５ｂの両方を第２の半導体チップ３１の主面上に設けた構成としてもよい。また、ここでは樹脂止め部３５を二重に設けるものとしたが、本発明はこれに限らず、３重以上の多重に樹脂止め部３５を設けるようにしてもよい。
＜６．第６の実施の形態＞
図２０は本発明の第６の実施の形態に係る半導体装置の構成を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。本発明の第６の実施の形態においては、上記第４の実施の形態と比較して、特に、下記の構成が異なっている。即ち、第１の半導体チップ２１の主面と第２の半導体チップ３１の主面に、それぞれ所定個数（図例では１２個ずつ）の単位で接続端子２２，３２が２つの端子領域３９ａ，３９ｂに分けて設けられている。端子領域の分割数は３つ以上であってもよいが、ここでは２つに分けて設けられているものとする。これに対して、第２の半導体チップ３１の主面上でかつチップ実装領域３６の内側には、第１の樹脂止め部３５ａと第２の樹脂止め部３５ｂが横に並べて設けられている。第１の樹脂止め部３５ａは、端子領域３９ａに設けられている所定個数の接続端子２２，３２を囲む状態で平面視四角形の環状に形成されている。第２の樹脂止め部３５ｂは、端子領域３９ｂに設けられている所定個数の接続端子２２，３２を囲む状態で平面視四角形の環状に形成されている。また、第２の半導体チップ３１の主面上には、第１の樹脂止め部３５ａにつながる樹脂注入部３７ａと、第２の樹脂止め部３５ｂにつながる樹脂注入部３７ｂが設けられている。樹脂注入部３７ａ，３７ｂは、いずれもチップ実装領域３６の外側に形成されている。
本発明の第６の実施の形態においては、２つの分割された端子領域３９ａ，３９ｂごとに所定個数の接続端子２２，３２を囲む状態で２つの樹脂止め部３５ａ，３５ｂを形成した構成となっている。このため、各々の樹脂止め部３５ａ，３５ｂに通じる樹脂注入部３７ａ，３７ｂに液状の樹脂を供給した場合に、当該樹脂の流出が樹脂止め部３５ａ，３５ｂによって阻止される。したがって、封入樹脂３８は、第１の半導体チップ２１の外周部を規定する４つの辺部のうち、樹脂注入部３７ａ，３７ｂが設けられた２つの辺部を除く２つの辺部からはみ出さないように第１の半導体チップ２１の内側に収められた状態となる。このため、第１の半導体チップ２１の外周部の全周にわたってフィレットが形成される場合に比較して、第２の半導体チップ３１と封入樹脂３８の接触面積が狭くなり、封入樹脂３８の熱収縮に伴う応力が加わる範囲も狭くなる。また、端子領域３９ａ，３９ｂごとに樹脂止め部３５ａ，３５ｂを分けて形成することにより、１個の半導体チップ２１に対する封入樹脂３８の供給量が少なくなる。このため、材料コストの削減やプロセス時間の短縮によって製造コストの低減を図ることができる。
なお、ここでは樹脂止め部３５ａと樹脂止め部３５ｂを平面的に完全に分離して形成した構成を例示したが、本発明はこれに限らない。例えば、図２１に示すように、各々の端子領域３９ａ，３９ｂに対応する樹脂止め部３５ａ，３５ｂを連通部４０ａ，４０ｂで連通させた構成を採用してもよい。かかる構成においては、樹脂止め部３５ａにつながる樹脂注入部３７に液状の樹脂を供給した場合に、この樹脂が樹脂止め部３５ａで囲まれた領域から、連通部４０ａ，４０ｂを通して樹脂止め部３５ｂに囲まれた領域へと浸透する。このため、樹脂注入部３７を２つ設ける必要がない。したがって、封入樹脂３８は、第１の半導体チップ２１の外周部を規定する４つの辺部のうち、樹脂注入部３７が設けられた１つの辺部を除く３つの辺部からはみ出さないように第１の半導体チップ２１の内側に収められた状態となる。
また、上述した実施の形態の中では、半導体チップの外周部を規定する４つの辺部のうち、樹脂注入部が設けられる１つ又は２つの辺部を除いて、封入樹脂を樹脂止め部でせき止めて半導体チップの内側に収めるものとしたが、これに限らない。即ち、封入樹脂は、半導体チップの外周部を規定する４つの辺部のうち、少なくとも１つの辺部からはみ出さないように半導体チップの内側に収められた構成であれば、半導体チップの外周部全周に樹脂のフィレットが形成される場合よりも応力を低減することができる。
１…半導体チップ、２…接続端子、６…回路基板（被実装体）、７…樹脂止め部、８…チップ実装領域、９…樹脂注入部、１１…封入樹脂、１２…封止樹脂、１４…異方性導電樹脂（封入樹脂）、２１…半導体チップ、２２…接続端子、３１…半導体チップ（被実装体）、３２…接続端子、３５…樹脂止め部、３６…チップ実装領域、３７…樹脂注入部、３８…封入樹脂、３９ａ，３９ｂ…端子領域、４３…封止樹脂

Claims (5)

  1. 被実装体と、
    前記被実装体上に突状の接続端子を介して実装された半導体チップと、
    前記接続端子を封止する状態で前記被実装体と前記半導体チップとの間に封入された封入樹脂とを備え、
    前記封入樹脂は、前記半導体チップの外周部を規定する４つの辺部のうち、少なくとも１つの辺部からはみ出さないように前記半導体チップの内側に収められており、
    前記被実装体上で前記半導体チップが実装されるチップ実装領域の内側に樹脂止め部が設けられており、
    前記被実装体は、前記チップ実装領域の外側に、前記樹脂止め部に通じる樹脂注入部を有しており、
    前記半導体チップの内側で前記封入樹脂により覆われない部分を含めて、前記半導体チップを封止するとともに、熱膨張係数が前記封入樹脂よりも前記半導体チップのチップ材料に近い封止樹脂を備えており、
    前記樹脂止め部は、前記接続端子が配置されている領域を囲む状態で環状に形成されており、
    前記環状の樹脂止め部は、少なくとも、環状の第１の樹脂止め部と、前記第１の樹脂止め部を囲む環状の第２の樹脂止め部を含んでおり、
    前記第１の樹脂止め部は前記半導体チップ側に設けられており、
    前記第２の樹脂止め部は前記被実装体側に設けられている、
    半導体装置。
  2. 前記第１の樹脂止め部および前記第２の樹脂止め部は、前記接続端子と同一の材料を用いて設けられている請求項１に記載の半導体装置。
  3. 突状の接続端子と、前記突状の接続端子が配置されている領域を囲む状態で環状に形成されている第１の樹脂止め部とを有する半導体チップを製造する工程と、
    前記半導体チップが実装されるチップ実装領域の内側に配置され前記第１の樹脂止め部を囲むように形成される環状の第２の樹脂止め部を有する被実装体を製造する工程と、
    前記被実装体上に前記接続端子を介して前記半導体チップを実装するとともに、前記被実装体と前記半導体チップとの間に封入樹脂を封入する工程と、
    を有する半導体装置の製造方法。
  4. 前記封入樹脂の封入は、前記被実装体上に前記半導体チップを実装した後、前記被実装体と前記半導体チップとの間に液状の樹脂を注入することにより行なう請求項３に記載の半導体装置の製造方法。
  5. 前記封入樹脂の封入は、前記被実装体と前記半導体チップとの間に異方性導電樹脂を介在させた状態で、前記被実装体と前記半導体チップとを圧着することにより行なう請求項３に記載の半導体装置の製造方法。
JP2009006282A 2009-01-15 2009-01-15 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5168160B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009006282A JP5168160B2 (ja) 2009-01-15 2009-01-15 半導体装置及び半導体装置の製造方法
US12/650,654 US9041199B2 (en) 2009-01-15 2009-12-31 Semiconductor device and method of fabricating the same
CN2010100039889A CN101794738B (zh) 2009-01-15 2010-01-15 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006282A JP5168160B2 (ja) 2009-01-15 2009-01-15 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010165814A JP2010165814A (ja) 2010-07-29
JP5168160B2 true JP5168160B2 (ja) 2013-03-21

Family

ID=42318473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006282A Expired - Fee Related JP5168160B2 (ja) 2009-01-15 2009-01-15 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9041199B2 (ja)
JP (1) JP5168160B2 (ja)
CN (1) CN101794738B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362398B1 (ko) 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
TWI457882B (zh) * 2011-02-18 2014-10-21 E Ink Holdings Inc 顯示裝置
WO2013027718A1 (ja) * 2011-08-23 2013-02-28 株式会社フジクラ 部品実装プリント基板及びその製造方法
JP2014044979A (ja) * 2012-08-24 2014-03-13 Ngk Spark Plug Co Ltd 配線基板
EP2811428A1 (fr) * 2013-06-07 2014-12-10 Gemalto SA Procédé de fabrication d'un dispositif radiofréquence avec maintien de connexion anisotropique
JP6786781B2 (ja) * 2015-09-25 2020-11-18 日亜化学工業株式会社 発光装置の製造方法
KR102466959B1 (ko) 2015-12-31 2022-11-11 엘지디스플레이 주식회사 유기 발광 표시 장치
US9640459B1 (en) * 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
CN108630559B (zh) * 2017-03-16 2020-09-08 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN109712966A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 芯片封装结构及其形成方法
JP7236807B2 (ja) * 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
CN109599378A (zh) * 2018-12-21 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种芯片的封装结构及制备方法
JP7007607B2 (ja) * 2020-04-16 2022-01-24 日亜化学工業株式会社 発光装置の製造方法
JP1686546S (ja) * 2020-05-13 2021-05-31
US20220093559A1 (en) * 2020-09-22 2022-03-24 Western Digital Technologies, Inc. Reducing keep-out-zone area for a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0136621Y1 (ko) * 1995-10-31 1999-03-20 구자홍 밀폐형 전동 압축기의 흡입소음기 체결구조
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP2001093937A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Ind Co Ltd 半導体素子の実装方法とその実装構造体
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
JP3932247B2 (ja) * 2000-08-31 2007-06-20 三井金属鉱業株式会社 電子部品実装用基板の製造方法
JP4603231B2 (ja) * 2002-07-19 2010-12-22 パナソニック電工株式会社 火災感知器
JP4415717B2 (ja) * 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
JP4649983B2 (ja) * 2004-12-27 2011-03-16 株式会社村田製作所 回路基板の製造方法
JP4391508B2 (ja) * 2006-09-29 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体装置、及び半導体装置の製造方法
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
JP2010087239A (ja) * 2008-09-30 2010-04-15 Alps Electric Co Ltd 電子モジュール

Also Published As

Publication number Publication date
JP2010165814A (ja) 2010-07-29
CN101794738A (zh) 2010-08-04
CN101794738B (zh) 2012-10-10
US20100176509A1 (en) 2010-07-15
US9041199B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
JP5168160B2 (ja) 半導体装置及び半導体装置の製造方法
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
JP5559452B2 (ja) 半導体装置及びその製造方法
US20200335447A1 (en) Method for fabricating electronic package
US7772687B2 (en) Multiple electronic component containing substrate
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP5280014B2 (ja) 半導体装置及びその製造方法
US20070069371A1 (en) Cavity chip package
JP4441545B2 (ja) 半導体装置
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
KR102562315B1 (ko) 반도체 패키지
JP2015119077A (ja) 半導体装置およびその製造方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP6495692B2 (ja) 半導体装置及びその製造方法
JP5965413B2 (ja) 半導体装置
CN114551369A (zh) 电子封装件及其制法
TW201719828A (zh) 半導體裝置
CN111725146A (zh) 电子封装件及其制法
CN108807288B (zh) 电子封装件及其制法
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
JP5547703B2 (ja) 半導体装置の製造方法
US20170025386A1 (en) Semiconductor device
TWI688067B (zh) 半導體裝置及其製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
CN109411418B (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

R151 Written notification of patent or utility model registration

Ref document number: 5168160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees