CN102593072A - 倒装封装中用于提高可靠性的盖式设计 - Google Patents

倒装封装中用于提高可靠性的盖式设计 Download PDF

Info

Publication number
CN102593072A
CN102593072A CN2011102492613A CN201110249261A CN102593072A CN 102593072 A CN102593072 A CN 102593072A CN 2011102492613 A CN2011102492613 A CN 2011102492613A CN 201110249261 A CN201110249261 A CN 201110249261A CN 102593072 A CN102593072 A CN 102593072A
Authority
CN
China
Prior art keywords
crown cap
openings
pass
reinforcing ring
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102492613A
Other languages
English (en)
Other versions
CN102593072B (zh
Inventor
林文益
林柏尧
林宗澍
张国钦
王守怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102593072A publication Critical patent/CN102593072A/zh
Application granted granted Critical
Publication of CN102593072B publication Critical patent/CN102593072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在封装结构中，加强环位于第一封装部件的上方且与其顶面接合。第二封装部件位于第一封装部件的上方且与其顶面接合，且第二封装部件被加强环所围绕。金属盖位于加强环的上方且与其接合。金属盖具有贯通开口。本发明公开了一种倒装封装中用于提高可靠性的盖式设计。

Description

倒装封装中用于提高可靠性的盖式设计
技术领域
本发明涉及集成电路封装领域，更具体地，涉及一种倒装封装中用于提高可靠性的封装结构。
背景技术
在集成电路的封装中，尤其是倒装封装中，翘曲和应力是由不同材料和不同封装部件之间不匹配的热膨胀系数(CTEs)产生的。在封装结构可靠性的改进过程中，翘曲和应力是主要考虑的因素。目前解决翘曲的方法是在封装部件(如，封装基板)上接合加强环。金属盖也接合至加强环。
尽管加强环能够减少封装基板的翘曲，但会导致封装被加强环所限制，并造成封装部件(如，焊料凸块和管芯)的表面间应力较高。在可靠性测试中，封装结构经受多个周期的冷却和加热工艺，应力可能导致凸块开裂，这表明在封装结构中存在可靠性问题。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种封装结构包括：第一封装部件；加强环，位于第一封装部件上方且与其顶面接合；第二封装部件，位于第一封装部件上方且与其顶面接合，其中，所述第二封装部件被所述加强环所围绕；以及金属盖，位于所述加强环上方且与其接合，其中所述金属盖包括贯通开口。
在该封装结构中，所述贯通开口位于被所述加强环所围绕的至少一部分区域的上方且与其垂直重叠，以及所述封装结构还包括热界面材料，其中，所述第二封装部件通过热界面材料与所述金属盖接合，且没有所述贯通开口位于所述第二封装部件上方并与其垂直重叠。
在该封装结构中，所述第一封装部件和所述第二封装部件选自主要由器件管芯、印刷电路板(PCB)、插入件、封装基板及其组合组成的组；或者金属盖具有平坦的顶面；或者金属盖包括多个贯通开口；或者在俯视所述封装结构的情况下，所述金属盖的任何点与所述金属盖的中性应力中心之间的距离均不大于所述金属盖的宽度的一半。
在该封装结构中，所述金属盖具有通过去除金属盖的角而形成的至少一个贯通开口，且所述至少一个贯通开口与所述加强环的一部分垂直重叠，所述至少一个贯通开口的部分基本上均不延伸至加强环所围绕的空间的正上方。
该封装结构还包括：散热片，位于所述金属盖的上方，其中，所述散热片包括与所述金属盖内的所述贯通开口垂直重叠的贯通开口；以及热界面材料，位于所述散热片和所述金属盖之间且将二者粘接。
根据本发明的另一方面，提供了一种封装结构，包括：封装基板；加强环，位于所述封装基板上方且与其顶面接合；器件管芯，位于所述封装基板上方且通过倒装焊接与其顶面接合，其中，所述器件管芯被所述加强环所围绕；金属盖，具有平坦的顶面，位于所述加强环上方且与其接合，其中，所述金属盖由均质材料制成，所述金属盖具有多个贯通开口，且基本上没有所述贯通开口位于器件管芯的上方且与其垂直重叠；以及第一热界面材料，位于所述器件管芯和所述金属盖之间且将二者接合。
在该封装结构中，所述多个贯通开口的中心排列成围绕所述金属盖的一部分的矩形，其中，所述金属盖的一部分位于器件管芯的上方且与其垂直重叠；或者在俯视所述封装结构的情况下，所述金属盖的任何点与所述金属盖的中性应力中心之间的距中性点距离均不大于所述金属盖的宽度的一半；或者所述多个贯通开口中的一个形成在金属盖的一角且与所述加强环的一部分垂直重叠，所述多个贯通开口中的一个的部分基本上均不延伸至加强环所围绕的空间的正上方。
该封装结构还包括：散热片，位于所述金属盖上方，其中，所述散热片包括与所述金属盖内的所述多个贯通开口垂直重叠的多个贯通开口；以及第二热界面材料，位于所述散热片和所述金属盖之间且将二者粘接。
根据本发明的又一方面，提供了一种方法，包括：将器件管芯接合在封装基板的上方；将加强环接合在所述封装基板的上方且围绕所述器件管芯；以及将金属盖与所述器件管芯和所述加强环接合，其中，所述金属盖具有基本上平坦的顶面，且所述金属盖具有贯通开口，由所述加强环所围绕的空间通过贯通开口露出。
附图说明
为了更好地了解实施例及其优点，以下描述将结合附图作为参考，其中：
图1是包括具有贯通开口(through-opening)的金属盖的封装结构的横截面图；
图2和3是包括其中形成有贯通开口的金属盖的封装结构的俯视图，其中图2和3的贯通开口具有不同设计。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
根据实施例提供了一种新型封装结构。描述了制造各个不同实施例的中间阶段。讨论了实施例的变型例和操作。贯穿不同附图以及所描述的实施例，相同的参考标号用于表示相同的元件。
图1示出了根据实施例的封装结构100的横截面图。封装结构100包括封装部件10及位于其上方的封装部件12，封装部件12接合至封装部件10的顶面。在实施例中，封装部件10是封装基板(由此在下文中另称为封装基板10)。金属连接线/通孔14在封装部件10中，且将封装基板10一侧的金属凸块16与封装基板10相对侧的金属凸块18电连接。金属凸块18也可以是球栅阵列(BGA)球状物，例如，可用于将封装基板10接合至印刷电路板(PCB，未显示)。封装部件10可不具有形成在其中的有源器件(例如，晶体管)，并且其中可能具有，也可能不具有无源器件(未显示)。在可选实施例中，封装部件10可能是印刷电路板(PCB)、插入件、器件管芯等。
封装部件12可以是包括有形成在其中的有源器件(未显示)的器件管芯。可选地，封装部件12可能是插入件，该插入件包括从插入件的一侧到相对侧的金属连接件(未显示)。在封装部件12是插入件的实施例中，封装部件12可不具有其中形成的有源器件(例如，晶体管)，并且其中可能具有，也可能不具有无源器件(未显示)。此外，当封装部件12是插入件时，一个或多个器件管芯(未显示)可能接合至封装部件12的顶面。在以下讨论的示例性实施例中，封装部件12也可以被称为器件管芯12。
在实施例中，加强环20位于封装部件10之上，且通过粘合剂22接合至封装部件10的顶面。加强环20可能由金属材料构成，但也可能由具有高杨氏模量(Young’s module)的材料(例如陶瓷)构成。此外，盖24位于封装部件12和/或加强环20上方，且接合至封装部件12和/或加强环20。盖24可具有平坦的顶面。盖24可能整体由均质材料构成，即盖24的所有部分都由相同材料构成。在实施例中，盖24是金属盖(因此在下文中称为金属盖24)，比如包含铜，但也可以使用其它金属或合金(例如铝或铝合金)。粘合剂26可以用于将加强环20粘合至金属盖24，且热界面材料(TIM)28用于将盖24粘合至封装部件12。TIM28具有高导热性。因此，器件管芯12中产生的热量可以散发至金属盖24，再向外部环境消散。
可有一个或多个器件与封装部件10接合且被加强环20所围绕。例如，附加器件(如，无源器件，包括电容器、平衡-不平衡变压器、器件管芯等(如所示为器件32))可以与封装部件10接合，也可以被加强环20所围绕。
金属盖24内包括一个或多个贯通开口30。在实施例中，贯通开口30位于不与器件管芯12垂直重叠的位置。因此，没有贯通开口30直接位于TIM28之上。可选择地，散热片40通过TIM42与金属盖24接合。散热片40内可以包括贯通开口44。在实施例中，贯通开口30和贯通开口44垂直重叠，使得冷空气可以在空间34和空间34之外的外部环境之间循环，其中空间34是由封装基板10、加强环20和金属盖24限定的空间。
图2示出了图1所示的封装结构的俯视图，其中图1所示的横截面图是通过图2中的剖切平面1-1获得的。在图2所示的示例性实施例中，如果使用了散热片40，其可与金属盖24重叠，且贯通开口30和贯通开口44可能彼此重叠，尽管可以彼此稍有错位。虚线用来表示加强环20，粘合剂22和粘合剂26，器件管芯12和TIM28的位置。
应该意识到，金属盖24具有下层材料(例如TIM28和器件管芯12)不同的热膨胀系数(CTE)。这种CTE的不匹配使得在封装部件10，12等内产生的应力。金属盖24可以具有中性应力点，例如，在所示实施例中，可以是中心点48(在俯视图中)。在中性应力点，应力被各个方向的应力所抵消。因此，处于中性应力点48正下方的各个凸块(例如图1中的凸块16)和其它材料都会受到小的应力，该小的应力可基本上是中性应力(零应力)。施加于封装部件其它部分的应力与它们和中性应力点之间的距离(称为距中性点距离(DNP))有关。一般来说，某一点的DNP越大，该点的应力越大。例如，如果金属盖24中没有开口30，那么角点50A的DNP1比50B点的DNP2大，角点50B是金属盖24的边缘点。因此，角点50A处的应力比边缘点50B处的应力大。此外，如果金属盖24中没有开口30，那么边缘点50B的DNP2比内部点50C的DNP3大。因此，边缘点50B处的应力比内部点50C处的应力大。金属盖24的应力也会传导至下层封装部件。因此，减小金属盖24处的应力会导致下层封装部件处的应力减小。在实施例中，通过形成贯通开口30来减小金属盖24中的应力。
有几种在金属盖中形成贯通开口30的方法，且贯通开口30可以被形成在具有显著降低DNP作用的位置上。例如，贯通开口30的形成可以使所有从中性应力点48到角点50A的应力路径都被切断和缩小。此外，贯通开口30的形成使得没有应力路径等于或大于L/2和W/2，L、W分别是金属盖24的长和宽，其中宽W等于或小于长L。
通过减小DNP，封装部件中所产生的应力值降低，部分原因是由于去掉了产生应力的(金属盖24的)材料。例如，去除用于贯通开口30的金属可以减小应力。图2和图3示出了两个形成贯通开口30的示例性方案。本领域技术人员可以认识到利用本发明的教导还可以有其它多种形成贯通开口30的方法。在图2和图3中，贯通开口30可切断并缩短应力路径60，应力路径60沿着从中性应力点48到角点50A的方向延伸。此外，贯通开口30可以切断并缩短应力路径62，应力路径62沿着从中性应力点48到垂直于金属盖24边缘的方向。在图2所示的示例性实施例中，贯通开口30的中心(标示为30A)排列成矩形64。在图3所示的可选实施例中，贯通开口30的中心(标示为30B)正好处于角部，且可以与加强环20垂直重叠。在图3所示的实施例中，通过去除金属盖24的角部而形成贯通开口30B。在另一些实施例中，贯通开口30B的全部或基本上全部与加强环20重叠，且贯通开口30B的任何一部分均未延伸至由加强环20围绕的空间34正上方(参见图1)。
由于金属盖24中的贯通开30与散热片40中的贯通开口44重叠，空气可以通过贯通开口30/44循环。因此，器件管芯12产生的热量既可以通过传导方式散发，也可以通过对流方式散发。再次参见图1，对于传导方式的散热，器件12产生的热量通过TIM28，金属盖24，TIM42散发至散热片40。至于对流方式的散热，空气进入并离开空间34以带走空间34内的热量。这尤其有益于散发由器件32产生的热量，该热量并没有有效的传导方式散热途径。
由图2和图3所示，可能具有多种设计和制作贯通开口30的方法。可以在系统的层面考虑对于贯通开口30的位置和大小的设计，以便选择有效的方案，且将传导方式和对流方式散热的组合效用最大化。此外，贯通开口30的设计也包含了降低DNP的效果，以便降低封装部件的整体应力。另外，通过形成贯通开口30，用于制作金属盖24的材料的量会减少。在某些实施例中，可节省材料36％。
根据实施例，在封装结构中，加强环位于第一封装部件的上方且与其顶面接合。第二封装部件位于第一封装部件的上方且与其顶面接合，并由加强环所围绕。金属盖位于加强环的上方并与其接合。该金属盖具有贯通开口。
根据其它实施例，封装结构包括封装基板；加强环，位于封装基板的上方且与其顶面接合。器件管芯位于封装基板的上方且通过倒装焊接与其顶面接合，其中器件管芯被加强环所围绕。金属盖具有平坦的顶面，且处于加强环的上方并与其接合。该金属盖由均质材料制成且包括多个贯通开口，其中基本上没有任何贯通开口位于器件管芯的上方并与其垂直重叠。热界面材料位于器件管芯和金属盖之间并将它们接合。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种封装结构包括：
第一封装部件；
加强环，位于第一封装部件上方且与其顶面接合；
第二封装部件，位于第一封装部件上方且与其顶面接合，其中，所述第二封装部件被所述加强环所围绕；以及
金属盖，位于所述加强环上方且与其接合，其中所述金属盖包括贯通开口。
2.根据权利要求1所述的封装结构，其中，所述贯通开口位于被所述加强环所围绕的至少一部分区域的上方且与其垂直重叠，以及
所述封装结构还包括热界面材料，其中，所述第二封装部件通过热界面材料与所述金属盖接合，且没有所述贯通开口位于所述第二封装部件上方并与其垂直重叠。
3.根据权利要求1所述的封装结构，其中，所述第一封装部件和所述第二封装部件选自主要由器件管芯、印刷电路板(PCB)、插入件、封装基板及其组合组成的组；或者
金属盖具有平坦的顶面；或者
金属盖包括多个贯通开口；或者
在俯视所述封装结构的情况下，所述金属盖的任何点与所述金属盖的中性应力中心之间的距离均不大于所述金属盖的宽度的一半。
4.根据权利要求1所述的封装结构，其中，所述金属盖具有通过去除金属盖的角而形成的至少一个贯通开口，且所述至少一个贯通开口与所述加强环的一部分垂直重叠，所述至少一个贯通开口的部分基本上均不延伸至加强环所围绕的空间的正上方。
5.根据权利要求1所述的封装结构，还包括：
散热片，位于所述金属盖的上方，其中，所述散热片包括与所述金属盖内的所述贯通开口垂直重叠的贯通开口；以及
热界面材料，位于所述散热片和所述金属盖之间且将二者粘接。
6.一种封装结构，包括：
封装基板；
加强环，位于所述封装基板上方且与其顶面接合；
器件管芯，位于所述封装基板上方且通过倒装焊接与其顶面接合，其中，所述器件管芯被所述加强环所围绕；
金属盖，具有平坦的顶面，位于所述加强环上方且与其接合，其中，所述金属盖由均质材料制成，所述金属盖具有多个贯通开口，且基本上没有所述贯通开口位于器件管芯的上方且与其垂直重叠；以及
第一热界面材料，位于所述器件管芯和所述金属盖之间且将二者接合。
7.根据权利要求6所述封装结构，其中，所述多个贯通开口的中心排列成围绕所述金属盖的一部分的矩形，其中，所述金属盖的一部分位于器件管芯的上方且与其垂直重叠；或者
在俯视所述封装结构的情况下，所述金属盖的任何点与所述金属盖的中性应力中心之间的距中性点距离均不大于所述金属盖的宽度的一半；或者
所述多个贯通开口中的一个形成在金属盖的一角且与所述加强环的一部分垂直重叠，所述多个贯通开口中的一个的部分基本上均不延伸至加强环所围绕的空间的正上方。
8.根据权利要求6所述的封装结构，还包括：
散热片，位于所述金属盖上方，其中，所述散热片包括与所述金属盖内的所述多个贯通开口垂直重叠的多个贯通开口；以及
第二热界面材料，位于所述散热片和所述金属盖之间且将二者粘接。
9.一种方法，包括：
将器件管芯接合在封装基板的上方；
将加强环接合在所述封装基板的上方且围绕所述器件管芯；以及
将金属盖与所述器件管芯和所述加强环接合，其中，所述金属盖具有基本上平坦的顶面，且所述金属盖具有贯通开口，由所述加强环所围绕的空间通过贯通开口露出。
10.根据权利要求9所述的方法，还包括：通过热界面材料将散热片与所述金属盖接合，其中，所述散热片包括与所述金属盖内的所述贯通开口垂直重叠的贯通开口；或者
没有所述金属盖中的贯通开口位于所述器件管芯且与其垂直重叠；或者
所述金属盖通过热界面材料与所述器件管芯接合，且所述金属盖通过粘合剂与所述加强环接合。
CN201110249261.3A 2011-01-14 2011-08-26 倒装封装中用于提高可靠性的盖式设计 Active CN102593072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/007,249 US8976529B2 (en) 2011-01-14 2011-01-14 Lid design for reliability enhancement in flip chip package
US13/007,249 2011-01-14

Publications (2)

Publication Number Publication Date
CN102593072A true CN102593072A (zh) 2012-07-18
CN102593072B CN102593072B (zh) 2014-12-31

Family

ID=46481527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110249261.3A Active CN102593072B (zh) 2011-01-14 2011-08-26 倒装封装中用于提高可靠性的盖式设计

Country Status (2)

Country Link
US (1) US8976529B2 (zh)
CN (1) CN102593072B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103598A (zh) * 2013-04-13 2014-10-15 英飞凌科技股份有限公司 半导体器件及其制造方法
CN104716109A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有降低热串扰的热管理部件的封装件及其形成方法
CN105870080A (zh) * 2015-02-09 2016-08-17 株式会社吉帝伟士 半导体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896064B2 (en) 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same
US8836110B2 (en) * 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
US8907472B2 (en) 2013-02-07 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package comprising perforated foil sheet
WO2015022563A1 (zh) 2013-08-12 2015-02-19 三星电子株式会社 热界面材料层及包括热界面材料层的层叠封装件器件
KR102173141B1 (ko) 2014-02-04 2020-11-02 삼성전자주식회사 히트 파이프를 포함하는 휴대 장치
JP6351371B2 (ja) * 2014-05-19 2018-07-04 太陽誘電株式会社 弾性波デバイス
US9570373B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Near-chip compliant layer for reducing perimeter stress during assembly process
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
US11515229B2 (en) * 2020-03-31 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11646302B2 (en) * 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
KR20220022288A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 스티프너를 구비하는 반도체 패키지
US11756854B2 (en) * 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970319A (en) * 1997-10-14 1999-10-19 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6184589B1 (en) * 1996-11-08 2001-02-06 John J. Budnaitis Constraining ring for use in electronic packaging
US20020141155A1 (en) * 1999-10-28 2002-10-03 P1 Diamond, Inc., A California Corporation Thermal management components
US20050121775A1 (en) * 2003-12-04 2005-06-09 Fitzgerald Thomas J. Device and system for heat spreader with controlled thermal expansion
US20100276799A1 (en) * 2009-05-04 2010-11-04 Heng Stephen F Semiconductor Chip Package with Stiffener Frame and Configured Lid

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608283B2 (en) * 2000-02-08 2003-08-19 Emagin Corporation Apparatus and method for solder-sealing an active matrix organic light emitting diode
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7254034B2 (en) * 2004-12-15 2007-08-07 Lucent Technologies Inc. Thermal management for shielded circuit packs
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US8081467B2 (en) * 2008-08-20 2011-12-20 Sri Hermetics Inc. Electronics package including heat sink in the housing and related methods
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184589B1 (en) * 1996-11-08 2001-02-06 John J. Budnaitis Constraining ring for use in electronic packaging
US5970319A (en) * 1997-10-14 1999-10-19 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US20020141155A1 (en) * 1999-10-28 2002-10-03 P1 Diamond, Inc., A California Corporation Thermal management components
US20050121775A1 (en) * 2003-12-04 2005-06-09 Fitzgerald Thomas J. Device and system for heat spreader with controlled thermal expansion
US20100276799A1 (en) * 2009-05-04 2010-11-04 Heng Stephen F Semiconductor Chip Package with Stiffener Frame and Configured Lid

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103598A (zh) * 2013-04-13 2014-10-15 英飞凌科技股份有限公司 半导体器件及其制造方法
CN104103598B (zh) * 2013-04-13 2017-10-24 英飞凌科技股份有限公司 半导体器件及其制造方法
CN104716109A (zh) * 2013-12-11 2015-06-17 台湾积体电路制造股份有限公司 具有降低热串扰的热管理部件的封装件及其形成方法
CN104716109B (zh) * 2013-12-11 2017-09-19 台湾积体电路制造股份有限公司 具有降低热串扰的热管理部件的封装件及其形成方法
CN105870080A (zh) * 2015-02-09 2016-08-17 株式会社吉帝伟士 半导体装置
CN105870080B (zh) * 2015-02-09 2020-05-19 株式会社吉帝伟士 半导体装置
CN111446217A (zh) * 2015-02-09 2020-07-24 株式会社吉帝伟士 半导体装置
US11488886B2 (en) 2015-02-09 2022-11-01 Amkor Technology Japan, Inc. Semiconductor device
CN111446217B (zh) * 2015-02-09 2024-02-09 安靠科技日本公司 半导体装置

Also Published As

Publication number Publication date
US20120182694A1 (en) 2012-07-19
CN102593072B (zh) 2014-12-31
US8976529B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
CN102593072A (zh) 倒装封装中用于提高可靠性的盖式设计
US9576938B2 (en) 3DIC packages with heat dissipation structures
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US7279789B2 (en) Thermally enhanced three-dimensional package and method for manufacturing the same
US7791192B1 (en) Circuit for and method of implementing a capacitor in an integrated circuit
CN103151324B (zh) 接合结构的接合区域设计
US9318407B2 (en) Pop package structure
US8304887B2 (en) Module package with embedded substrate and leadframe
CN106129030A (zh) 半导体芯片封装构件
US10475741B2 (en) Chip
US8749043B2 (en) Package on package structure
US8766453B2 (en) Packaged integrated circuit having large solder pads and method for forming
US20130087925A1 (en) Packaging Structures of Integrated Circuits
US20130000870A1 (en) Thermal module and method of manufacturing same
CN102779794A (zh) 用于控制封装翘曲的方法和结构
CN203165882U (zh) 堆叠封装结构
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US9257358B2 (en) Chip stacking packaging structure
JP2006253519A (ja) 半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
CN109920766A (zh) 带有散热结构的大尺寸芯片系统级封装结构及其制作方法
JP7248849B1 (ja) 半導体パッケージおよび高周波モジュール
TWI449152B (zh) 半導體元件堆疊結構
CN103794570A (zh) 芯片封装结构及封装用线路板制造方法
JP2021022686A (ja) 基板及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant