JP7248849B1 - 半導体パッケージおよび高周波モジュール - Google Patents

Abstract

【課題】反りに起因する伝送距離差を抑制できる半導体パッケージおよび高周波モジュールを提供する。【解決手段】半導体パッケージは、ＩＣチップと、平面視において前記ＩＣチップを囲み、平面視における外形が長方形または正方形であるモールド樹脂と、前記ＩＣチップおよび前記モールド樹脂の一方の面に形成された絶縁層と、前記絶縁層に形成された複数のはんだバンプと、前記絶縁層に形成され、前記ＩＣチップを前記複数のはんだバンプに接続する複数の再配線と、を備え、前記複数のはんだバンプには、前記ＩＣチップの高周波端子に接続されて互いに同じ種類の高周波信号が流される複数の高周波バンプが含まれ、前記複数の高周波バンプの各々は、平面視において前記モールド樹脂の中心から等距離に配置されている。【選択図】図１

Description

本発明は、半導体パッケージおよび高周波モジュールに関する。

特許文献１には、半導体パッケージ（半導体チップ）および基板を備える高周波モジュール（半導体装置）が開示されている。半導体パッケージは、ＩＣチップ（ベアチップ）と、絶縁層と、再配線を介してＩＣチップに接続された複数のはんだバンプと、を備える。この半導体パッケージは、基板上に設けられたパッドに対してはんだバンプが接合されることにより、基板に実装されている。

特開２０１９－１８６２８１号公報

ところで、例えば特許文献１に記載の高周波モジュールにおいて、基板には、ＩＣチップによって信号が供給される複数の素子（例えば、アンテナ等）が実装される場合がある。ここで、ＩＣチップが供給する信号の種類によっては、ＩＣチップと各素子とを結ぶ伝送経路の長さ（伝送距離）が複数の素子間で同一であることを要する場合がある。具体的に、各伝送経路には、再配線と、はんだバンプと、パッドと、基板内の配線等と、が含まれるため、これらの長さの合計値が素子間で同一であることを要する。

しかし、上述した半導体パッケージにおいては、ＩＣチップと絶縁層との間の熱膨張係数の差等に起因して、はんだづけ時（リフロー時）に反りが生じる場合がある。半導体パッケージにこのような反りが生じると、基板と半導体パッケージとの間の隙間の大きさが面内方向において一定でなくなる。このため、はんだが固まった際にはんだバンプの高さがバラつく可能性がある。この場合、素子間で伝送距離に差が生じてしまう。

本発明は、このような事情を考慮してなされ、反りに起因する伝送距離差を抑制できる半導体パッケージおよび高周波モジュールを提供することを目的とする。

上記課題を解決するために、本発明の態様１に係る半導体パッケージは、ＩＣチップと、平面視において前記ＩＣチップを囲み、平面視における外形が長方形または正方形であるモールド樹脂と、前記ＩＣチップおよび前記モールド樹脂の一方の面に形成された絶縁層と、前記絶縁層に形成された複数のはんだバンプと、前記絶縁層に形成され、前記ＩＣチップを前記複数のはんだバンプに接続する複数の再配線と、を備え、前記複数のはんだバンプには、前記ＩＣチップの高周波端子に接続されて互いに同じ種類の高周波信号が流される２つ以上４つ以下の高周波バンプが含まれ、前記２つ以上４つ以下の高周波バンプの各々は、平面視において前記モールド樹脂の中心から等距離に配置されている。

本発明の態様１によれば、ＩＣチップおよびモールド樹脂と絶縁層との間の熱膨張係数の差に起因して半導体パッケージが反ったとしても、高周波バンプに係る伝送距離差を抑制することができる。

また、本発明の態様２は、態様１の半導体パッケージにおいて、前記複数の再配線のうち、前記ＩＣチップを前記２つ以上４つ以下の高周波バンプに接続する再配線の長さは互いに等しい。

また、本発明の態様３は、態様１または態様２の半導体パッケージにおいて、平面視における前記ＩＣチップの外形は長方形または正方形であり、平面視において前記ＩＣチップの中心と前記モールド樹脂の中心とが一致する。

また、本発明の態様４は、態様１から態様３のいずれか一つの半導体パッケージにおいて、前記はんだバンプを除いた厚みが１ｍｍ以下である。

また、本発明の態様５は、態様１から態様４のいずれか一つの半導体パッケージにおいて、前記複数のはんだバンプにおける最小ピッチは０．３ｍｍ以上である。

また、本発明の態様６は、態様１から態様５のいずれか一つの半導体パッケージにおいて、前記２つ以上４つ以下の高周波バンプは、平面視で前記モールド樹脂と重なった位置にある。

また、本発明の態様７は、態様１から態様６のいずれか一つの半導体パッケージにおいて、前記複数のはんだバンプには、前記ＩＣチップのＧＮＤ端子に前記再配線を介して接続される複数のＧＮＤバンプが含まれ、前記２つ以上４つ以下の高周波バンプには、第１高周波バンプおよび第２高周波バンプが含まれ、前記複数のＧＮＤバンプには、平面視において前記第１高周波バンプに隣接する複数の第１ＧＮＤバンプと、平面視において前記第２高周波バンプに隣接する複数の第２ＧＮＤバンプと、が含まれ、前記第１高周波バンプと前記複数の第１ＧＮＤバンプとの位置関係と、前記第２高周波バンプと前記複数の第２ＧＮＤバンプとの位置関係とは、互いに同じである。

また、本発明の態様８は、態様７の半導体パッケージにおいて、前記複数のＧＮＤバンプには、前記第１ＧＮＤバンプであり、かつ、前記第２ＧＮＤバンプでもあるＧＮＤバンプが含まれる。

また、本発明の態様９に係る高周波モジュールは、態様７または態様８の半導体パッケージと、前記半導体パッケージが実装された基板と、を備え、前記基板は、前記高周波バンプに接合される高周波パッドと、前記ＧＮＤバンプに接合されるＧＮＤパッドと、を有し、前記基板のうち前記高周波パッドの周縁に位置する部位および前記基板のうち前記ＧＮＤパッドの周縁に位置する部位には、フラックスが付着している。

本発明の上記態様によれば、反りに起因する伝送距離差を抑制可能な半導体パッケージおよび高周波モジュールを提供できる。

本発明の実施形態に係る半導体パッケージの平面図である。 本発明の実施形態に係る半導体パッケージの一部分についての、厚さ方向に沿う断面の概略図である。 本発明の実施形態に係る高周波モジュールの一部分についての、厚さ方向に沿う断面の概略図である。

以下、本発明の実施形態に係る半導体パッケージおよび高周波モジュールについて図面に基づいて説明する。
図１は、本実施形態に係る半導体パッケージ１を、その厚さ方向から見た図である。図２は、半導体パッケージ１の一部分についての、厚さ方向に沿った断面の概略図である。
図１および図２に示すように、半導体パッケージ１は、ＩＣチップ１０と、モールド樹脂２０と、絶縁層Ｌと、複数の再配線５０と、複数のはんだバンプＢと、を備えている。図２に示すように、本実施形態に係る絶縁層Ｌは、第１絶縁層３０および第２絶縁層４０を含んでいる。半導体パッケージ１の厚さは、はんだバンプＢを除いて１ｍｍ以下（例えば、５００μｍ程度）である。

図３に示すように、半導体パッケージ１は、高周波モジュール３を構成する部品として用いられる。高周波モジュール３は、基板２と、基板２に実装された半導体パッケージ１と、を備える。基板２は、複数のパッド（高周波パッド２ｓ、ＧＮＤパッド２ｇ等）を有しており、これらのパッドに対してはんだバンプＢ（高周波バンプＢｓ、ＧＮＤバンプＢｇ等。ともに後述する。）が接合される。これにより、基板２と半導体パッケージ１とが電気的に接続される。

（方向定義）
半導体パッケージ１を厚さ方向から見ることを平面視という。半導体パッケージ１の厚さ方向は、絶縁層ＬとＩＣチップ１０とが対向する方向でもある。半導体パッケージ１を平面視した図を平面図という。図２、図３に示すように、厚さ方向をＺ軸によって表す。厚さ方向において、絶縁層Ｌ側を下側あるいは－Ｚ側と表し、ＩＣチップ１０側を上側あるいは＋Ｚ側と表す。なお、＋Ｚ側が重力方向における上側でなくてもよい。図１は、半導体パッケージ１を－Ｚ側から見た平面図である。

図１に示すように、半導体パッケージ１（モールド樹脂２０）の外形は、平面視において長方形である。このため、半導体パッケージ１においては、互いに直交する第１中心線Ｘおよび第２中心線Ｙを定義することができる。すなわち、半導体パッケージ１は、第１中心線Ｘに平行な２つの辺と、第２中心線Ｙに平行な２つの辺と、を有する。以下、第１中心線Ｘに沿う方向をＸ方向といい、第２中心線Ｙに沿う方向をＹ方向という場合がある。第１中心線Ｘと第２中心線Ｙとが交差する点を、半導体パッケージ１（モールド樹脂２０）の平面視における中心Ｏと定義する。半導体パッケージ１（モールド樹脂２０）の中心Ｏは、半導体パッケージ１（モールド樹脂２０）の２つの対角線の交点でもある。なお、本明細書において文言「長方形」には、製造誤差を取り除けば長方形とみなせる場合も含まれるものとする。

ＩＣチップ１０は、複数のアナログ回路（インダクタ等、不図示）を含んでおり、高周波信号を処理するように構成されている。本実施形態に係るＩＣチップ１０の外形は、平面視において長方形である。つまり、ＩＣチップ１０は、Ｘ方向に平行な２つの辺と、Ｙ方向に平行な２つの辺と、を有する。ＩＣチップ１０の２つの対角線の交点を、ＩＣチップ１０の平面視における中心Ｏ´と定義する。本実施形態において、半導体パッケージ１（モールド樹脂２０）の中心ＯとＩＣチップ１０の中心Ｏ´とは平面視において一致している。なお、本明細書において文言「一致」には、製造誤差を取り除けば一致とみなせる場合も含まれるものとする。

モールド樹脂２０は、平面視においてＩＣチップ１０を囲っている。図２に示すように、ＩＣチップ１０およびモールド樹脂２０は、厚さ方向において同じ位置にある。ＩＣチップ１０とモールド樹脂２０とは接している。モールド樹脂２０の具体的な材質としては、例えばエポキシを採用できる。また、モールド樹脂２０にシリカ等のフィラーが含まれていてもよい。

半導体パッケージ１の製法としては、いわゆるＦＯＷＬＰ（Ｆａｎ Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）を採用できる。具体例として、複数のＩＣチップ１０を格子状に配置し、それらのＩＣチップ１０間の隙間にモールド樹脂２０を充填し、再配線５０等を形成した後でモールド樹脂２０を切断してもよい。このような製法によれば、一度に複数の半導体パッケージ１を効率よく得ることができる。

図２に示すように、ＩＣチップ１０の上面（＋Ｚ側の端面）には、モールド樹脂２０等を設けず、ＩＣチップ１０を剥き出しにすることが好ましい。これにより、ＩＣチップ１０の放熱性を高めることができる。あるいは、放熱性を高めるための構造物（放熱シート、放熱フィン等）をＩＣチップ１０の上面に設けてもよい。

図２に示すように、ＩＣチップ１０の下面（－Ｚ側の端面）には、複数の端子１１が設けられている。各端子１１は、例えばアルミニウム製のパッドである。複数の端子１１は、機能に応じて、高周波端子１１ｓ、ＧＮＤ端子１１ｇ、デジタル信号端子１１ｄ、電源端子（不図示）に分類できる。高周波端子１１ｓは、上述したアナログ回路に電気的に接続されて、高周波信号が流される端子１１である。ＧＮＤ端子１１ｇは、ＩＣチップ１０のＧＮＤ回路（不図示）に電気的に接続されて、ＧＮＤ電位とされる端子１１である。デジタル信号端子１１ｄは、ＩＣチップ１０のデジタル回路（不図示）に電気的に接続されて、デジタル信号が流される端子１１である。電源端子は、ＩＣチップ１０の各部に駆動電力を供給するための端子１１である。

図２に示されるように、高周波端子１１ｓは、再配線５０を介して、はんだバンプＢに電気的に接続されている。図示は省略するが、他の端子１１（ＧＮＤ端子１１ｇ、デジタル信号端子１１ｄ、電源端子）もそれぞれ、再配線５０を介して、はんだバンプＢに電気的に接続されている。本明細書では、高周波端子１１ｓに接続されるはんだバンプＢを「高周波バンプＢｓ」といい、ＧＮＤ端子１１ｇに接続されるはんだバンプＢを「ＧＮＤバンプＢｇ」といい、デジタル信号端子１１ｄに接続されるはんだバンプＢを「デジタルバンプＢｄ」という。

各はんだバンプＢは、略球状である。各はんだバンプＢは、絶縁層Ｌに形成されている。また、各はんだバンプＢは、第２絶縁層４０から－Ｚ側に突出している。これらのはんだバンプＢの材質としては、ＳＡＣ３０５、ＳＡＣ４０５等を採用できる。

図２に示すように、ＩＣチップ１０の下面には、パッシベーション膜１２が設けられている。パッシベーション膜１２は、例えば窒化膜、酸化膜等であり、ＩＣチップ１０を保護する役割を有する。ただし、端子１１と再配線５０との接続のために、パッシベーション膜１２のうち端子１１と重なる部分には開口が形成されている。

第１絶縁層３０は、ＩＣチップ１０およびモールド樹脂２０の－Ｚ側に積層されている。第２絶縁層４０は、第１絶縁層３０の－Ｚ側に積層されている。つまり、絶縁層Ｌは、ＩＣチップ１０およびモールド樹脂２０の一方の面（下面）に形成されている。言い換えれば、絶縁層Ｌは、平面視においてＩＣチップ１０およびモールド樹脂２０と重なっている。第１絶縁層３０および第２絶縁層４０の材質としては、例えば透明な樹脂（例えばポリイミド等）を好適に用いることができる。なお、絶縁層Ｌは１層構造を有していてもよいし、３層以上の構造を有していてもよい。

再配線５０は、絶縁層Ｌに形成されている。再配線５０の材質としては、例えば銅を採用できる。再配線５０は、端子接合部５１と、貫通部５２と、延在部５３と、を有する。端子接合部５１は端子１１に接合されている。貫通部５２は端子接合部５１から－Ｚ側に延び、厚さ方向において第１絶縁層３０を貫通している。延在部５３は、厚さ方向に直交する方向（面内方向）に延びており、平面視において、ＩＣチップ１０およびモールド樹脂２０の境界を跨ぐように配置されている。以下、延在部５３のうち、平面視においてＩＣチップ１０と重なる部分をファンイン部５３Ａと称し、平面視においてモールド樹脂２０と重なる部分をファンアウト部５３Ｂと称する。図２の例では、延在部５３のうち、ファンアウト部５３Ｂに、はんだバンプＢが接合されている。これにより、平面視においてモールド樹脂２０と重なる位置に配置されたはんだバンプＢ（高周波バンプＢｓ）を、端子１１（高周波端子１１ｓ）に接続することができる。ただし、再配線５０の形状は適宜変更可能である。例えば、平面視においてＩＣチップ１０と重なるはんだバンプＢと、端子１１と、を接続する再配線５０については、ファンアウト部５３Ｂを有していなくてもよい。

図１に示すように、本実施形態に係る半導体パッケージ１は、第１高周波バンプＢｓ１～第６高周波バンプＢｓ６からなる６つの高周波バンプＢｓを有する。また、６つの高周波バンプＢｓは、第１高周波バンプ群Ｇ１、第２高周波バンプ群Ｇ２、および第３高周波バンプ群Ｇ３からなる３つの群をなしている。第１高周波バンプ群Ｇ１には第１高周波バンプＢｓ１および第２高周波バンプＢｓ２が含まれ、第２高周波バンプ群Ｇ２には第３高周波バンプＢｓ３および第４高周波バンプＢｓ４が含まれ、第３高周波バンプ群Ｇ３には第５高周波バンプＢｓ５および第６高周波バンプＢｓ６が含まれる。

また、各高周波バンプ群Ｇ１～Ｇ３に含まれる２つの高周波バンプＢｓには、互いに同じ種類の高周波信号が流される。例えば、第１高周波バンプ群Ｇ１に含まれる２つの高周波バンプＢｓ（第１高周波バンプＢｓ１および第２高周波バンプＢｓ２）にはローカル信号（差動信号）が流される。第２高周波バンプ群Ｇ２に含まれる２つの高周波バンプＢｓ（第３高周波バンプＢｓ３および第４高周波バンプＢｓ４）にはＶ偏波が流される。第３高周波バンプ群Ｇ３に含まれる２つの高周波バンプＢｓ（第５高周波バンプＢｓ５および第６高周波バンプＢｓ６）にはＨ偏波が流される。

ここで、本実施形態においては、同じ種類の信号が流される高周波バンプＢｓ同士は、平面視においてモールド樹脂２０の中心Ｏから等距離に配置されている。例えば、第１高周波バンプＢｓ１および第２高周波バンプＢｓ２は、第１中心線Ｘに関して対称に配置されることで、中心Ｏから等距離に配置されている。同様に、第３高周波バンプＢｓ３および第４高周波バンプＢｓ４は、第２中心線Ｙに関して対称に配置されることで、中心Ｏから等距離に配置されている。また、第５高周波バンプＢｓ５および第６高周波バンプＢｓ６は、第２中心線Ｙに関して対称に配置されることで、中心Ｏから等距離に配置されている。なお、中心Ｏから高周波バンプＢｓまでの距離は、平面視において中心Ｏと高周波バンプＢｓの中心とを結ぶ直線の長さとして定義される。また、本明細書において文言「等距離」「対称」には、製造誤差を取り除けば等距離、対称である場合も各々含まれるものとする。

また、高周波バンプＢｓは、平面視において複数のＧＮＤバンプＢｇによって囲まれることが好ましい。本実施形態においては、図１に示されるように、各高周波バンプＢｓには、平面視において３つのＧＮＤバンプＢｇが隣接している。例えば、第１高周波バンプＢｓ１には、紙面左側、紙面上側、紙面下側に一つずつＧＮＤバンプＢｇ（以下、第１ＧＮＤバンプＢｇ１という）が配されている。このような配置によれば、ＧＮＤバンプＢｇがシールドとなり、高周波バンプＢｓからノイズが放射されること、あるいは、空間中のノイズが高周波バンプＢｓを流れる高周波信号に影響すること、を抑制できる。なお、１つの高周波バンプＢｓに隣接するＧＮＤバンプＢｇの数は適宜変更可能である。ただし、１つの高周波バンプＢｓに対し３つ以上のＧＮＤバンプＢｇが隣接していることが望ましい。

また、本実施形態において、高周波バンプＢｓとそれに隣接する３つのＧＮＤバンプＢｇとの位置関係は、全ての高周波バンプＢｓにおいて共通している。ここで、「高周波バンプＢｓとそれに隣接する３つのＧＮＤバンプＢｇとの位置関係」とは、高周波バンプＢｓから見た各ＧＮＤバンプＢｇの相対位置を意味する。また、文言「位置関係が共通する」には、回転、反転、および製造誤差を取り除けば位置関係が共通するとみなせる場合も含まれるものとする。

例えば、第２高周波バンプＢｓ２には、第１高周波バンプＢｓ１と同様に、紙面左側、紙面上側、紙面下側に一つずつＧＮＤバンプＢｇ（以下、第２ＧＮＤバンプＢｇ２という）が配されている。第２高周波バンプＢｓ２に対する第２ＧＮＤバンプＢｇ２の配置は、第１高周波バンプＢｓ１に対する第１ＧＮＤバンプＢｇ１の配置と一致する。同様に、第４高周波バンプＢｓ４には３つのＧＮＤバンプＢｇ（以下、第４ＧＮＤバンプＢｇ４という）が隣接し、第６高周波バンプＢｓ６には３つのＧＮＤバンプＢｇ（以下、第６ＧＮＤバンプＢｇ６という）が隣接している。第４高周波バンプＢｓ４に対する第４ＧＮＤバンプＢｇ４の配置、および第６高周波バンプＢｓ６に対する第６ＧＮＤバンプＢｇ６の配置の各々は、第１高周波バンプＢｓ１に対する第１ＧＮＤバンプＢｇ１の配置と一致する。

また、第３高周波バンプＢｓ３には、紙面右側、紙面上側、紙面下側に一つずつＧＮＤバンプＢｇ（以下、第３ＧＮＤバンプＢｇ３という）が配されている。第３高周波バンプＢｓ３に対する第３ＧＮＤバンプＢｇ３の配置は、１８０°回転させることで、第１高周波バンプＢｓ１に対する第１ＧＮＤバンプＢｇ１の配置と一致する。同様に、第５高周波バンプＢｓ５には３つのＧＮＤバンプＢｇ（以下、第５ＧＮＤバンプＢｇ５という）が隣接している。第５高周波バンプＢｓ５に対する第５ＧＮＤバンプＢｇ５の配置は、１８０°回転させることで、第１高周波バンプＢｓ１に対する第１ＧＮＤバンプＢｇ１の配置と一致する。

また、本実施形態においては、第１高周波バンプＢｓ１と第２高周波バンプＢｓ２とは１つのＧＮＤバンプＢｇを共有している。つまり、第１ＧＮＤバンプＢｇ１であり、かつ、第２ＧＮＤバンプＢｇ２でもあるＧＮＤバンプＢｇが存在する。

また、本実施形態において、各高周波バンプ群Ｇ１～Ｇ３に含まれる２つの高周波バンプＢｓとＩＣチップ１０とを接続する２つの再配線５０の長さは、互いに略等しい。例えば、ＩＣチップ１０と第１高周波バンプＢｓ１とを接続する再配線５０の長さと、ＩＣチップ１０と第２高周波バンプＢｓ２とを接続する再配線５０の長さとは、互いに略等しい。なお、本明細書において文言「略等しい」には、製造誤差（１０μｍ程度）を取り除けば等しいとみなせる場合も含まれるものとする。

図３に示すように、基板２には、複数のビアホール２ｂが形成されている。ビアホール２ｂは、スルーホールビアであってもよい。また、ビアホール２ｂ上に、パッド（高周波パッド２ｓ、ＧＮＤパッド２ｇ等）が形成されている。つまり、いわゆるパッドオンビア構造が採用されている。高周波パッド２ｓは高周波バンプＢｓに接合され、ＧＮＤパッド２ｇはＧＮＤバンプＢｇに接合される。ＧＮＤパッド２ｇは、ビアホール２ｂを介して、基板２のＧＮＤ層２ｄに接続されている。

本実施形態に係る高周波パッド２ｓは、ビアホール２ｂを介して、アンテナ２ｃ（例えばパッチアンテナ等）に接続される。本実施形態に係る高周波モジュール３は、アンテナモジュールと呼ぶこともできる。図２および図３に示すように、ＩＣチップ１０は、再配線５０、はんだバンプＢ（高周波バンプＢｓ）、高周波パッド２ｓ、およびビアホール２ｂを介して、アンテナ２ｃに高周波信号を供給する。言い換えれば、ＩＣチップ１０とアンテナ２ｃとを結ぶ伝送経路には、再配線５０と、高周波バンプＢｓと、高周波パッド２ｓと、ビアホール２ｂと、が含まれる。基板２の材質は、例えば、ＰＰＥ（変性ポリフェニレンエーテル）等の高周波用材料であってもよい。

また、本実施形態に係る半導体パッケージ１は、基板２に対してＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）によって実装されていてもよい。この場合、複数のはんだバンプＢにおける最小ピッチは、０．３ｍｍ以上であることが好ましい。「ピッチ」とは、隣り合うはんだバンプＢの中心間の距離である。「はんだバンプＢにおける最小ピッチ」とは、はんだバンプＢ間のピッチの最小値である。最小ピッチを０．３ｍｍ以上とすることにより、基板２における高周波パッド２ｓ、ＧＮＤパッド２ｇ等の形成を安定化させるとともに、ＳＭＴにおける位置合わせの精度を高めることができる。また、最小ピッチを大きくすることで、基板２の設計の難易度を下げてコストダウンを図ることができる。なお、最小ピッチは０．４ｍｍ以上であることがより好ましい。この場合、ＳＭＴによる実装の難易度をより下げ、また、基板２の設計コストをより抑えることができる。

より具体的に、本実施形態に係る半導体パッケージ１は、基板２に対して次のような方法で実装されてもよい。まず、フラックスＦと粒子状のはんだとが混合されたペーストをパッド２ｇ、２ｓ上に塗布する塗布工程が行われる。次に、パッド２ｇ、２ｓが上方を向くよう基板２を配置し、パッド２ｇ、２ｓとバンプＢｇ、Ｂｓとが各々接触するよう半導体パッケージ１を基板２の上に載置する載置工程が行われる。次に、半導体パッケージ１および基板２を加熱（リフロー）し、バンプＢｇ、Ｂｓとペースト内のはんだ粒子とを溶融させて一体化させる加熱工程（リフロー工程）が行われる。最後に、半導体パッケージ１および基板２を冷却してはんだを固体化し、パッド２ｇ、２ｓとバンプＢｇ、Ｂｓとを各々接合する冷却工程が行われる。これらの工程により、半導体パッケージ１が基板２に実装され、図３に示すような高周波モジュール３が得られる。

ここで、上記冷却工程においては、図３に示すように、フラックスＦが、バンプＢｇ、Ｂｓの周縁に残留して基板２に付着する。一般に、フラックスＦは誘電材料であるため、基板２に付着したフラックスＦは、高周波バンプＢｓを流れる高周波信号の特性に影響を与える。そこで、本実施形態に係る半導体パッケージ１においては、上述したように、全ての高周波バンプＢｓについて、高周波バンプＢｓとそれを囲むＧＮＤバンプＢｇとの位置関係が共通している。このため、全ての高周波バンプＢｓについて、高周波バンプＢｓの周辺に付着するフラックスＦの形状を同一にすることができる。これにより、フラックスＦが高周波信号に与える影響を高周波バンプＢｓの間で均し、高周波特性のばらつきの増大を抑制することができる。以上の理由から、本実施形態に係る高周波モジュール３においては、高周波信号への悪影響を抑えつつ、基板２の表面からフラックスＦを除去する洗浄工程を省略することができる。これにより、作業コストを低減することができる。

また、上記工程完了時、各高周波バンプ群Ｇ１～Ｇ３に属する２つの高周波バンプＢｓに対応する２つの伝送経路の長さは、互いに略等しくなっている。例えば、ＩＣチップ１０から第３高周波バンプＢｓ３を通ってアンテナ２ｃまで延びる伝送経路の長さと、ＩＣチップ１０から第４高周波バンプＢｓ４を通ってアンテナ２ｃまで延びる伝送経路の長さとは、互いに略等しくなっている。以下、このように伝送距離が略等しくなる原理について説明する。ただし、説明を容易とするため、第３高周波バンプＢｓ３に係る伝送経路と第４高周波バンプＢｓ４に係る伝送経路とを代表させ、これらの長さが略等しくなる原理について説明を行う。

上述したように、ＩＣチップ１０と第３高周波バンプＢｓ３とを結ぶ再配線５０と、モールド樹脂２０と第４高周波バンプＢｓ４とを結ぶ再配線５０とは、互いに同じ長さを有する。また、基板２に形成されるビアホール２ｂの長さおよび高周波パッド２ｓの厚みは一定であるとみなせる。このため、２つの伝送経路の長さを等しくすることは、高周波バンプＢｓ３、Ｂｓ４の大きさ（高さ）を等しくすることと同義であるといえる。

高周波モジュール３完成時における高周波バンプＢｓ３、Ｂｓ４の高さは、上述した冷却工程直前における半導体パッケージ１と基板２との間の間隔に依存する。つまり、半導体パッケージ１と基板２との間隔が狭ければ高周波バンプＢｓ３、Ｂｓ４の高さは小さくなり、当該間隔が広ければ高周波バンプＢｓ３、Ｂｓ４の高さは大きくなる。したがって、理想的には、冷却工程直前において、半導体パッケージ１と基板２との間隔が、半導体パッケージ１の全体にわたって一定であることが望ましい。しかし、ＩＣチップ１０およびモールド樹脂２０と、絶縁層Ｌと、の間には熱膨張係数の差があるため、加熱工程において、半導体パッケージ１には反りが生じる。このため、半導体パッケージ１と基板２との間隔は面内方向において不均一になりやすい。

そこで、本実施形態に係る半導体パッケージ１においては、第３高周波バンプＢｓ３および第４高周波バンプＢｓ４が、平面視において半導体パッケージ１の中心Ｏから等距離に配されている。加熱工程において、半導体パッケージ１は中心Ｏについて対称的に反ると考えられる。このため、半導体パッケージ１に反りが生じたとしても、第３高周波バンプＢｓ３の位置における半導体パッケージ１と基板２との間隔と、第４高周波バンプＢｓ４の位置における半導体パッケージ１と基板２との間隔と、の差を抑制することができる。したがって、第３高周波バンプＢｓ３の大きさ（高さ）と第４高周波バンプＢｓ４の大きさ（高さ）との差を抑制し、第３高周波バンプＢｓ３に係る伝送経路の長さと第４高周波バンプＢｓ４に係る伝送経路の長さとの差を抑制することができる。同様の原理により、第５高周波バンプＢｓ５に係る伝送経路の長さと第６高周波バンプＢｓ６に係る伝送経路の長さとの差を抑制することができる。また、第１高周波バンプＢｓ１および第２高周波バンプＢｓ２はローカル信号（差動信号）の伝送経路を構成する高周波バンプＢｓであるが、同様の原理により、第１高周波バンプＢｓ１に係る伝送経路の長さと第２高周波バンプＢｓ２に係る伝送経路の長さとの差を抑制できる。

以上説明したように、本実施形態に係る半導体パッケージ１は、ＩＣチップ１０と、平面視においてＩＣチップ１０を囲み、平面視における外形が長方形であるモールド樹脂２０と、ＩＣチップ１０およびモールド樹脂２０の一方の面に形成された絶縁層Ｌと、絶縁層Ｌに形成された複数のはんだバンプＢと、絶縁層Ｌに形成され、ＩＣチップ１０を複数のはんだバンプＢに接続する複数の再配線５０と、を備え、複数のはんだバンプＢには、ＩＣチップ１０の高周波端子１１ｓに接続されて互いに同じ種類の高周波信号が流される２つの高周波バンプＢｓ１、Ｂｓ２が含まれ、各高周波バンプＢｓ１、Ｂｓ２は、平面視においてモールド樹脂２０の中心Ｏから等距離に配置されている。

この構成により、ＩＣチップ１０およびモールド樹脂２０と絶縁層Ｌとの間の熱膨張係数の差に起因して半導体パッケージ１が反ったとしても、高周波バンプＢｓに係る伝送距離差を抑制することができる。

また、平面視におけるＩＣチップ１０の外形は長方形であり、平面視においてＩＣチップ１０の中心Ｏ´とモールド樹脂２０の中心Ｏとが一致する。この構成により、半導体パッケージ１の反りの対称性を高め、より確実に伝送距離差を抑制することができる。

また、本実施形態に係る半導体パッケージ１は、はんだバンプＢを除いた厚みが１ｍｍ以下であってもよい。このように半導体パッケージ１の厚みが小さい場合、半導体パッケージ１は反りやすくなるが、半導体パッケージ１が上記の特徴を有することにより、伝送距離差を効果的に抑制することができる。

また、複数のはんだバンプＢにおける最小ピッチは０．３ｍｍ以上であってもよい。この構成によれば、基板２におけるパッドの形成を安定化させるとともに、ＳＭＴにおける位置合わせの精度を高めることができる。また、最小ピッチを大きくすることで、基板２の設計の難易度を下げてコストダウンを図ることができる。

また、複数のはんだバンプＢには、ＩＣチップ１０のＧＮＤ端子１１ｇに再配線５０を介して接続される複数のＧＮＤバンプＢｇが含まれ、２つの高周波バンプＢｓには、第１高周波バンプＢｓ１および第２高周波バンプＢｓ２が含まれ、複数のＧＮＤバンプＢｇには、平面視において第１高周波バンプＢｓ１に隣接する複数の第１ＧＮＤバンプＢｇ１と、平面視において第２高周波バンプＢｓ２に隣接する複数の第２ＧＮＤバンプＢｇ２と、が含まれ、第１高周波バンプＢｓ１と複数の第１ＧＮＤバンプＢｇ１との位置関係と、第２高周波バンプＢｓ２と複数の第２ＧＮＤバンプＢｇ２との位置関係とは、互いに同じであってもよい。この構成を有する半導体パッケージ１を基板２に実装して高周波モジュール３を製造することにより、各高周波バンプＢｓ１、Ｂｓ２の周辺に付着するフラックスＦの形状を同一にすることができる。これにより、フラックスＦが高周波信号に与える影響を高周波バンプＢｓの間で均し、高周波特性のばらつきの増大を抑制することができる。

また、複数のＧＮＤバンプＢｇには、第１ＧＮＤバンプＢｇ１であり、かつ、第２ＧＮＤバンプＢｇ２でもあるＧＮＤバンプＢｇが含まれていてもよい。この構成によれば、半導体パッケージ１の小型化を実現しやすくなる。

また、本実施形態に係る高周波モジュール３は、上記した半導体パッケージ１と、半導体パッケージ１が実装された基板２と、を備え、基板２は、高周波バンプＢｓに接合される高周波パッド２ｓと、ＧＮＤバンプＢｇに接合されるＧＮＤパッド２ｇと、を有し、基板２のうち高周波パッド２ｓの周縁に位置する部位および基板２のうちＧＮＤパッド２ｇの周縁に位置する部位には、フラックスＦが付着している。この構成により、各高周波バンプＢｓ１、Ｂｓ２の周辺に付着するフラックスＦの形状を同一にすることができる。これにより、フラックスＦが高周波信号に与える影響を高周波バンプＢｓの間で均し、高周波特性のばらつき増大を抑制することができる。

なお、本発明の技術的範囲は前記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、モールド樹脂２０の外形は、平面視において正方形であってもよい。同様に、ＩＣチップ１０の外形は、平面視において正方形であってもよい。つまり、ＩＣチップ１０およびモールド樹脂２０の外形は、各々矩形であればよい。なお、本明細書において文言「正方形」には、製造誤差を取り除けば正方形とみなせる場合も含まれるものとする。

また、各高周波バンプ群Ｇ１～Ｇ３が含む高周波バンプＢｓの数は３つまたは４つであってもよい。言い換えれば、互いの同じ種類の高周波信号が流される高周波バンプＢｓが３つまたは４つ存在してもよい。この場合においても、各高周波バンプ群Ｇ１～Ｇ３において高周波バンプＢｓとモールド樹脂２０の中心Ｏとを等距離とすることにより、前記実施形態と同様の作用効果を得ることができる。また、高周波バンプ群の数も適宜変更可能である。

また、前記実施形態では、全ての高周波バンプＢｓにおいて高周波バンプＢｓとＧＮＤバンプＢｇとの位置関係が同じであると説明したが、高周波バンプＢｓとＧＮＤバンプＢｇとの位置関係はこれに限られない。例えば、異なる機能を有する（例えば、ＬＯ信号が流される）一部の高周波バンプ群におけるバンプＢｓ、Ｂｇ間の位置関係が、他の高周波バンプ群におけるバンプＢｓ，Ｂｇ間の位置関係と異なっていてもよい。

また、前記実施形態においては第１高周波バンプＢｓ１と第２高周波バンプＢｓ２とがＧＮＤバンプＢｇを共有していたが、第３高周波バンプＢｓ３と第４高周波バンプＢｓ４とがＧＮＤバンプＢｇを共有するように各高周波バンプＢｓ１～Ｂｓ６が配置されていてもよい。あるいは、第５高周波バンプＢｓ５と第６高周波バンプＢｓ６とがＧＮＤバンプＢｇを共有するように各高周波バンプＢｓ１～Ｂｓ６が配置されていてもよい。

また、ＩＣチップ１０からアンテナ２ｃまでの伝送距離を一定にすることができれば、再配線５０の長さは異なっていてもよい。

また、平面視においてモールド樹脂２０の中心ＯとＩＣチップ１０の中心Ｏ´とは一致していなくてもよい。

また、半導体パッケージ１と基板２との間にアンダーフィルが塗布されてもよい。アンダーフィルは、エポキシやシリカ等のフィラーを含有していてもよい。この場合、ＩＣチップ１０とモールド樹脂２０との接続の機械的強度を高めることができる。

その他、本発明の趣旨を逸脱しない範囲で、上記した実施形態における構成要素を周知の構成要素に置き換えることは適宜可能であり、また、上記した実施形態や変形例を適宜組み合わせてもよい。

１…半導体パッケージ ２…基板 ２ｓ…高周波パッド ２ｇ…ＧＮＤパッド ３…高周波モジュール １０…ＩＣチップ １１ｓ…高周波端子 １１ｇ…ＧＮＤ端子 ２０…モールド樹脂 ５０…再配線 Ｂ…はんだバンプ Ｂｓ…高周波バンプ Ｂｓ１…第１高周波バンプ Ｂｓ２…第２高周波バンプ Ｂｇ…ＧＮＤバンプ Ｂｇ１…第１ＧＮＤバンプ Ｂｇ２…第２ＧＮＤバンプ Ｌ…絶縁層 Ｏ…モールド樹脂の中心 Ｏ´…ＩＣチップの中心 Ｆ…フラックス

Claims (9)

1. ＩＣチップと、
   平面視において前記ＩＣチップを囲み、平面視における外形が長方形または正方形であるモールド樹脂と、
   前記ＩＣチップおよび前記モールド樹脂の一方の面に形成された絶縁層と、
   前記絶縁層に形成された複数のはんだバンプと、
   前記絶縁層に形成され、前記ＩＣチップを前記複数のはんだバンプに接続する複数の再配線と、を備え、
   前記複数のはんだバンプには、前記ＩＣチップの高周波端子に接続されて互いに同じ種類の高周波信号が流される２つ以上４つ以下の高周波バンプが含まれ、
   前記２つ以上４つ以下の高周波バンプの各々は、平面視において前記モールド樹脂の中心から等距離に配置されている、半導体パッケージ。
2. 前記複数の再配線のうち、前記ＩＣチップを前記２つ以上４つ以下の高周波バンプに接続する再配線の長さは互いに等しい、請求項１に記載の半導体パッケージ。
3. 平面視における前記ＩＣチップの外形は長方形または正方形であり、
   平面視において前記ＩＣチップの中心と前記モールド樹脂の中心とが一致する、請求項１または２に記載の半導体パッケージ。
4. 前記はんだバンプを除いた厚みが１ｍｍ以下である、請求項１または２に記載の半導体パッケージ。
5. 前記複数のはんだバンプにおける最小ピッチは０．３ｍｍ以上である、請求項１または２に記載の半導体パッケージ。
6. 前記２つ以上４つ以下の高周波バンプは、平面視で前記モールド樹脂と重なった位置にある、請求項１または２に記載の半導体パッケージ。
7. 前記複数のはんだバンプには、前記ＩＣチップのＧＮＤ端子に前記再配線を介して接続される複数のＧＮＤバンプが含まれ、
   前記２つ以上４つ以下の高周波バンプには、第１高周波バンプおよび第２高周波バンプが含まれ、
   前記複数のＧＮＤバンプには、平面視において前記第１高周波バンプに隣接する複数の第１ＧＮＤバンプと、平面視において前記第２高周波バンプに隣接する複数の第２ＧＮＤバンプと、が含まれ、
   前記第１高周波バンプと前記複数の第１ＧＮＤバンプとの位置関係と、前記第２高周波バンプと前記複数の第２ＧＮＤバンプとの位置関係とは、互いに同じである、請求項１または２に記載の半導体パッケージ。
8. 前記複数のＧＮＤバンプには、前記第１ＧＮＤバンプであり、かつ、前記第２ＧＮＤバンプでもあるＧＮＤバンプが含まれる、請求項７に記載の半導体パッケージ。
9. 請求項７に記載の半導体パッケージと、
   前記半導体パッケージが実装された基板と、を備え、
   前記基板は、前記高周波バンプに接合される高周波パッドと、前記ＧＮＤバンプに接合されるＧＮＤパッドと、を有し、
   前記基板のうち前記高周波パッドの周縁に位置する部位および前記基板のうち前記ＧＮＤパッドの周縁に位置する部位には、フラックスが付着している、高周波モジュール。

Images