WO2004047177A1 - 半導体集積装置及びその製造方法 - Google Patents

半導体集積装置及びその製造方法 Download PDF

Info

Publication number
WO2004047177A1
WO2004047177A1 PCT/JP2003/014516 JP0314516W WO2004047177A1 WO 2004047177 A1 WO2004047177 A1 WO 2004047177A1 JP 0314516 W JP0314516 W JP 0314516W WO 2004047177 A1 WO2004047177 A1 WO 2004047177A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
light
semiconductor integrated
integrated device
forming
Prior art date
Application number
PCT/JP2003/014516
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Okada
Takahiko Ogo
Kaoru Sasaki
Original Assignee
Sanyo Electric Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co.,Ltd. filed Critical Sanyo Electric Co.,Ltd.
Priority to US10/530,095 priority Critical patent/US7361525B2/en
Publication of WO2004047177A1 publication Critical patent/WO2004047177A1/ja
Priority to US12/041,530 priority patent/US7619292B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Definitions

  • the present invention relates to a semiconductor integrated device in which a solid-state imaging device is packaged and a method for manufacturing the same.
  • chip size packages have been widely used to reduce the chip size of solid-state imaging devices.
  • FIG. 10 is a plan view showing the structure of the solid-state imaging device.
  • the solid-state imaging device basically includes a light receiving unit 200, a storage unit 202, a horizontal transfer unit 204, an output unit 206, and an output amplifier 208. It is.
  • the light receiving section 200 a plurality of light receiving pixels are arranged in a matrix, and information charges generated by receiving light are accumulated in each light receiving pixel.
  • the storage unit 202 is provided with a plurality of storage pixels according to the number of light receiving pixels of the light receiving unit 200, and takes in the information charge for one screen stored in the light receiving unit 200 and temporarily stores it. I do.
  • the horizontal transfer unit 204 takes in information charges from the storage unit 202 in units of one line, and performs horizontal transfer one pixel at a time.
  • the output unit 206 converts the information charge transferred from the horizontal transfer unit 204 into a voltage value for each pixel and outputs the converted voltage.
  • the output amplifier 208 amplifies the voltage value output from the output unit 206 and outputs it as an image signal.
  • the solid-state imaging device having such a structure includes a light-receiving section 200, a storage section 202, a horizontal transfer section 204, an output section 206, and a diffusion layer on a semiconductor substrate surface and electrodes on the substrate.
  • An output amplifier 208 is formed, and finally, a light shielding film for blocking light is arranged in a portion other than the light receiving portion 200 (hatched area in the figure).
  • Fig. 11 shows a semi-conductor cut at the position corresponding to X-X in Fig. 10. It is sectional drawing of a body integrated device.
  • a P-type diffusion layer 302 is formed on the surface of the N-type semiconductor substrate 300, and an N-type diffusion layer 304 is formed in the P-type diffusion layer 302.
  • a high-concentration P-type impurity is partially implanted into the N-type diffusion layer 304 to form a channel stopper (not shown).
  • the transfer electrode 306 is formed on the semiconductor substrate 300 via the insulating film 305, and the solid-state imaging device is formed.
  • An insulating film 308 is stacked on the transfer electrode 306, and a voltage supply line 310 and a pad electrode 322 are formed on the insulating film 308.
  • the voltage supply line 310 and the pad electrode 322 are electrically connected to the transfer electrode 306 via a contact formed in the insulating film 308.
  • an insulating film 312 is laminated on the voltage supply line 310 and the pad electrode, and an internal wiring 314 is formed on the insulating film 312.
  • the internal wiring 3 14 is connected to the external wiring 110 arranged along the side surface of the package at its cross section.
  • an insulating film 3 16 is laminated, and light is shielded on the insulating film 3 16 in a region covering the storage section 202, the horizontal transfer section 204 and the output section 206.
  • a membrane 318 is placed.
  • a surface protection film 320 is arranged so as to cover the light shielding film 318 and the insulating film 316. Disclosure of the invention
  • the thickness of the voltage supply line 310 is about 1 zm, which is insufficient for direct connection to the external wiring 110, so that the internal wiring 3 Four had to be provided.
  • the present invention has been made in view of the above-described problems of the related art, and has been made to solve at least one of the above-described problems, and is a semiconductor integrated device that can be easily formed without deteriorating element characteristics. And a method for producing the same.
  • the present invention is directed to a pad having a light receiving portion for generating information charges by receiving light, and a transfer portion for transferring information charges accumulated in the light receiving portion on a semiconductor substrate, wherein the pad is arranged along one side of the semiconductor substrate
  • a solid-state imaging device to which a voltage is supplied via an electrode; a light-shielding film formed on the semiconductor substrate, which shields at least a part of the transfer unit; a light-shielding film formed on the same layer as the light-shielding film;
  • a first wiring whose other end extends to a side of the semiconductor substrate, and a second wiring which is arranged to bypass a side surface of the semiconductor substrate and is connected to the first wiring.
  • a semiconductor integrated device comprising: a wiring; and a sealing member for sealing the solid-state imaging device.
  • an end of the first wiring extends to a side of the solid-state imaging device, and the second wiring is arranged so as to bypass the side surface of the solid-state imaging device.
  • Another embodiment of the present invention is directed to a semiconductor integrated circuit in which an end of an internal wiring extends to a side of a solid-state imaging device, and the internal wiring is connected to an external wiring arranged to bypass a side surface of the solid-state imaging device.
  • a method for manufacturing a device comprising: forming a light receiving portion for generating information charges by receiving light and a transfer portion for transferring information charges accumulated in the light receiving portion to form the solid-state imaging device on a semiconductor substrate; Forming a pad electrode for supplying a voltage to the light receiving section and the transfer section, and forming a first internal wiring on the same layer as the pad electrode; and a second step of forming at least the transfer section.
  • FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor integrated device according to an embodiment of the present invention.
  • FIG. 2A is a perspective view showing an appearance of a package of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 3 is a flowchart showing a method of manufacturing a semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 4 is a diagram illustrating a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 5 is a diagram showing a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 7 is a diagram illustrating a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention. .
  • FIG. 8 is a diagram illustrating a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 9 is a diagram illustrating a manufacturing process of the semiconductor integrated device according to the embodiment of the present invention.
  • FIG. 10 is a plan view showing a configuration of a conventional solid-state imaging device.
  • FIG. 11 is a diagram showing a cross-sectional structure of a conventional semiconductor integrated device. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIGS. 2A and 2B are perspective views showing an example of a semiconductor integrated device in which a chip size package is applied to a solid-state imaging device.
  • a solid-state imaging device chip 104 is sealed between the first and second glass substrates 100 and 102 via a resin film 106.
  • a plurality of pole-shaped terminals 108 are arranged on the main surface of the second glass substrate 102, that is, on the back side of the device, and these ball-shaped terminals 108 are solid-state via external wiring 110.
  • Imaging Connected to element chip 104. Wirings are drawn out from the solid-state imaging device chip 104 and connected to the plurality of external wirings 110, and contact with each pole-shaped terminal 108 is established.
  • FIG. 1 is a cross-sectional view illustrating a cross-sectional structure of a semiconductor integrated device according to an embodiment of the present invention.
  • FIG. 1 is a cross-sectional view of the semiconductor integrated device taken along a position corresponding to X--X in FIG. 10 and has the same configuration as those shown in FIGS. 2A, 2B, 10 and 11. Are denoted by the same reference numerals.
  • a P-type diffusion layer 302 is formed on the surface of the N-type semiconductor substrate 300, and an N-type diffusion layer 304 is formed in the P-type diffusion layer 302.
  • a high-concentration P-type impurity is partially implanted into the N-type diffusion layer 304 to form a channel stopper (not shown).
  • the transfer electrode 303 is arranged on the semiconductor substrate 300 via the insulating film 305.
  • an insulating film 308 is laminated.
  • a voltage supply line 310 and a first internal wiring 407 are formed on 08. The voltage supply line 310 and the first internal wiring 407 are formed in the same layer, and the first internal wiring 407 is formed at the outer peripheral end of the package.
  • the second internal wiring 414 extends from a predetermined position to the end of the package, and is formed to be connected to the first internal wiring 407 at the end of the package. Then, the second internal wiring 4 14 is connected to the external wiring 110 at a portion overlapping with the first internal wiring 4 07.
  • the light-shielding film 418 is arranged so as to cover the areas of the storage section 202, the horizontal transfer section 204 and the output section 206, and the storage section 202, the horizontal transfer section 204 and the output section. Prevents light from entering 206.
  • An insulating film 420 is stacked on the light-shielding film 4 18 and the second internal wiring 4 14, and a first glass substrate 100 is further formed thereon via a resin film 106. Is arranged.
  • the connection strength between the external wiring 110 and the internal wiring can be improved.
  • the second internal wiring 4 1 4 forming a part of the internal wiring is Since it is formed in the same layer as 18, the second internal wiring 4 14 can be simultaneously formed using the process of forming the light shielding film 4 18. For this reason, the connection strength between the external wiring 110 and the internal wiring can be improved without increasing the number of manufacturing steps.
  • the materials of the voltage supply line 310, the pad electrode 3222, and the light shielding film 418 are generally used for semiconductor elements such as silver, gold, copper, aluminum, nickel, titanium, tantalum, and tungsten. The material used can be the main material.
  • first internal wiring 407 and the second internal wiring 414 are susceptible to corrosion from the outside of the element at the ends thereof. It is more preferred to use aluminum containing in the range of at most atomic%.
  • the thickness of the voltage supply line 310 and the pad electrode 3222 is based on the case where aluminum is the main material because the minimum processing line width of the electrode must be kept small and the electric resistance value must be kept sufficiently low. Is preferably 0.5 ⁇ m or more and 2 / zm or less. Further, it is more preferable that the thickness be 0.5 ⁇ or more and 1 ⁇ or less.
  • the thickness of the light-shielding film 418 can be made larger than the voltage supply wiring layer because the minimum processing line width does not need to be so small and unnecessary light needs to be sufficiently shielded.
  • the throughput of the manufacturing process when aluminum is used as the main material, it is preferable to be 1.5 ⁇ or more and 8 ⁇ or less. Furthermore, it is more preferable that the value be 2 / zm or more and 8 / xm or less.
  • the total film thickness of the first internal wiring 407 and the second internal wiring 414 to be connected to the external wiring is at least 2 ⁇ m or more and 10 ⁇ m or less. With this, it is possible to improve the connection strength while maintaining the contact resistance when connected to the external wiring 110 on the side surface of the solid-state imaging device as low as the conventional internal wiring 3 14 .
  • FIG. 3 is a flowchart illustrating the method of manufacturing a semiconductor integrated device according to the present invention
  • FIGS. 4 to 9 are cross-sectional views of the semiconductor integrated device corresponding to each manufacturing process.
  • step S10 a light receiving unit 200, a storage unit 202, a horizontal transfer unit 204, and an output unit 206, which are sensor units, are formed.
  • P-type impurity ions are implanted and diffused into the surface of an N-type semiconductor substrate 300a in a wafer state to form a P-type semiconductor region 300.
  • N-type impurity ions are implanted and diffused into the P-type semiconductor region 302 to form an N-type semiconductor region 304.
  • an insulating film 305 and a transfer electrode 306 are formed on the semiconductor substrate 300a by appropriately combining a film forming technique such as sputtering and chemical vapor deposition and a photolithography technique. Then, P-type impurity ions are partially implanted into the semiconductor region 304 at a high concentration to form a channel stopper (not shown), and the state shown in FIG. 4 is obtained.
  • a peripheral circuit of the output amplifier 208 is formed in a peripheral area of the sensor section.
  • the peripheral circuit can be formed in the same manner as the conventional transistor forming process.
  • a source region and a drain region are formed by using a doping technique such as thermal diffusion or ion implantation, and a thermal oxide film serving as a gate insulating film is formed by thermal oxidation. Then, a polysilicon layer or a metal film serving as a source electrode (not shown), a drain electrode (not shown), and a gate electrode is formed by combining photolithography technology and film forming technology such as chemical vapor deposition or sputtering. Film.
  • step S14 as shown in FIG. 6, a voltage supply line 310 and a first internal wiring 407 are formed.
  • a metal layer serving as a voltage supply line 310 for transmitting a supply voltage from the outside is formed.
  • the first internal wiring 407 is formed using the metal layer.
  • an interlayer insulating film 308 is formed on the semiconductor substrate 300 a on which the voltage supply line 310 and the first internal wiring 407 are formed, and then using photolithography technology or the like.
  • An opening is provided in a necessary portion of the interlayer insulating film 308 by using a film forming technique such as sputtering and chemical vapor deposition, and a metal layer is formed. Then, the voltage supply line 310 and the first internal wiring 407 are formed by patterning the metal layer.
  • a metal layer can be formed by sputtering aluminum.
  • a voltage supply line 310 and a first internal wiring 407 having high corrosion resistance are formed by using aluminum containing 0.1 atomic% to 20 atomic% of copper as a target. can do.
  • the voltage supply line 310 and the first internal wiring 407 can be formed by vapor deposition. At this time, aluminum containing copper in an amount of 0.1 atomic% or more and 20 atomic% or less is used. By using aluminum as a raw material, the voltage supply line 310 and the first internal wiring 407 having high corrosion resistance can be formed.
  • the voltage supply line 310 and the first internal wiring 407 can be formed by using chemical vapor deposition. At this time, by adjusting the mixing ratio of the organic gas containing aluminum and the organic gas containing copper, it is possible to form a highly corrosion-resistant aluminum film containing copper in the range of 0.1 atomic% to 20 atomic%. it can.
  • step S16 as shown in FIG. 7, the light-shielding film 418 and the second internal wiring 414 are formed.
  • an interlayer insulating film 312 is formed.
  • an opening is provided in a necessary portion on the sensor unit and the peripheral circuit by using a photolithography technique or the like, and a metal layer is formed by using a vapor deposition technique such as sputtering or chemical vapor deposition.
  • the second internal wiring 414 and the light shielding film 418 are formed by patterning the metal layer.
  • a metal layer is formed by sputtering, vapor deposition, or chemical vapor deposition, and highly corrosion-resistant aluminum containing 0.1 to 20 atomic% of copper is used. Is preferably formed.
  • step S20 as shown in FIG. 8, the first and second glass substrates 100, 102 are bonded by a resin film 106.
  • a glass plate is generally bonded using an epoxy resin.
  • step S22 external wiring 110 is formed as shown in FIG.
  • the second glass substrate 102 was cut from the side using a dicing saw with a taper to form an inverted V-shaped groove, and the first and second internal wirings 40 were formed on the inner surface of the groove. 7, 4 14 are exposed.
  • a metal layer is formed on the inner surface of the groove by sputtering, vapor deposition, or chemical vapor deposition, and the metal layer is patterned to form an external wiring 110.
  • a pole-shaped terminal 108 is formed on the surface of the second glass substrate 102 so as to be connected to the external wiring.
  • step S24 the laminate formed in step S22 is diced along scribe lines, that is, along the boundaries of the individual imaging devices. Thereby, the semiconductor integrated device is completed.
  • the step of forming the internal wiring can be omitted as compared with the conventional manufacturing method. Therefore, the manufacturing process can be simplified, and the solid-state imaging device package can be easily manufactured. Also, since the internal wiring is formed in two steps, such as the first and second internal wirings 407 and 414, and has a two-layer structure, the connection strength with the external wiring 110 is improved. It can be done.
  • the manufacturing process can be simplified without impairing element characteristics.
  • the frame transfer type is exemplified as the solid-state imaging device.
  • the present invention is not limited to this.
  • the present invention is sufficiently applicable to a semiconductor integrated device using an interline type or a frame interline type solid-state imaging device.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　固体撮像素子の転送部の少なくとも一部を遮光する遮光膜と、遮光膜と同一層に形成され、一端がパッド電極に接続されると共に、他端が半導体基板の側辺まで延在する第１の配線と、半導体基板の側面を迂回して配置され、第１の配線と接続される第２の配線と、固体撮像素子を封止する封止部材とを備える半導体集積装置。

Description

明 細 書 半導体集積装置及びその製造方法 技術分野
本発明は、 固体撮像素子をパッケージングした半導体集積装置及びその製造方 法に関する。 背景技術
近年、 固体撮像素子のチップサイズを小型化するために、 チップサイズパッケ ージが広く用いられるようになっている。
ここでは、 先ず、 固体撮像素子について説明する。 図 1 0は、 固体撮像素子の 構造を示す平面図である。
固体撮像素子は、 例えば、 フレーム転送型の場合、 基本的に受光部 2 0 0、 蓄 積部 2 0 2、 水平転送部 2 0 4、 出力部 2 0 6及び出力アンプ 2 0 8から構成さ れる。 受光部 2 0 0は、 複数の受光画素が行列配置され、 光を受けて発生する情 報電荷を各受光画素に蓄積する。 蓄積部 2 0 2は、 受光部 2 0 0の受光画素数に 応じた複数の蓄積画素が配置され、 受光部 2 0 0に蓄積された 1画面分の情報電 荷を取り込んで一時的に蓄積する。 水平転送部 2 0 4は、 蓄積部 2 0 2から情報 電荷を 1ライン単位で取り込み、 1画素ずつ水平転送する。 出力部 2 0 6は、 水 平転送部 2 0 4から転送する情報電荷を 1画素単位で電圧値に変換して出力する 。 出力アンプ 2 0 8は、 出力部 2 0 6から出力される電圧値を増幅して画像信号 として出力する。
このような構造の固体撮像素子は、 半導体基板表面に拡散層や基板上に電極を 配置して受光部 2 0 0、 蓄積部 2 0 2、 水平転送部 2 0 4、 出力部 2 0 6及び出 力アンプ 2 0 8を形成し、 最後に、 光を遮断する遮光膜を受光部 2 0 0以外の部 分 （図中のハッチング領域） に配置する。
続いて、 固体撮像素子にチップサイズパッケージングを適用した半導体集積装 置について説明する。 図 1 1は、 図 1 0の X— Xに対応する位置で切断した半導 体集積装置の断面図である。
N型半導体基板 3 0 0の表面に P型拡散層 3 0 2が形成され、 この P型拡散層 3 0 2内に N型拡散層 3 0 4が形成される。 N型拡散層 3 0 4内に高濃度の P型 不純物が部分的に注入されてチャネルストッパ （図示せず） が形成される。 そし て、 半導体基板 3 0 0の上に絶縁膜 3 0 5を介して転送電極 3 0 6が形成され、 固体撮像素子が形成される。
転送電極 3 0 6上には、 絶縁膜 3 0 8が積層され、 この絶縁膜 3 0 8上に電圧 供給線 3 1 0及びパッド電極 3 2 2が形成される。 これら電圧供給線 3 1 0及び パッド電極 3 2 2は、 絶縁膜 3 0 8中に形成されるコンタクトを介して転送電極 3 0 6と電気的に接続される。 さらに、 電圧供給線 3 1 0及びパッド電極上に絶 縁膜 3 1 2が積層され、 絶縁膜 3 1 2上に内部配線 3 1 4が形成される。 この内 部配線 3 1 4は、 その断面で、 パッケージの側面に沿って配置される外部配線 1 1 0と接続される。 内部配線 3 1 4上には、 絶縁膜 3 1 6が積層され、 この絶縁 膜 3 1 6上の蓄積部 2 0 2、 水平転送部 2 0 4及び出力部 2 0 6を覆う領域に遮 光膜 3 1 8が配置される。 そして、 遮光膜 3 1 8及び絶縁膜 3 1 6を覆うように 表面保護膜 3 2 0が配置される。 発明の開示
素子の内部配線 3 1 4と外部配線 1 1 0との接続箇所の接触抵抗は十分に低く 保つ必要がある。 通常、 電圧供給線 3 1 0の膜厚は 1 z m程度であって、 外部配 線 1 1 0と直接接続するには膜厚が不十分であるため、 さらに厚い膜厚を有する 内部配線 3 1 4を設ける必要があった。
このとき、 内部配線 3 1 4を形成する工程が別途必要とされるため、 固体撮像 素子の製造のスループットが低下し、 製造コストの上昇を招く問題を生じていた また、 内部配線 3 1 4の端部は素子外部から腐食され易く、 腐食された場合に 外部配線 1 1 0との接続強度が低下する問題があった。
本発明は、 上記従来技術の問題を鑑み、 上記課題の少なくとも 1つを解決すベ く、 素子の特性を損なうことなく、 簡易に形成することができる半導体集積装置 及びその製造方法を提供することを目的とする。
本発明は、 光を受けて情報電荷を発生する受光部及び前記受光部に蓄積した情 報電荷を転送する転送部を半導体基板に有し、 前記半導体基板の一辺に沿って配 置されるパッド電極を介して電圧が供給される固体撮像素子と、 前記半導体基板 に形成され、 前記転送部の少なくとも一部を遮光する遮光膜と、 前記遮光膜と同 一層に形成され、 一端が前記パッド電極に接続されると共に、 他端が前記半導体 基板の側辺まで延在する第 1の配線と、 前記半導体基板の側面を迂回して配置さ れ、 前記第 1の配線と接続される第 2の配線と、 前記固体撮像素子を封止する封 止部材とを備えたことを特徴とする半導体集積装置である。
本発明の別の形態は、 第 1の配線の端部が固体撮像素子の側辺まで延在し、 こ の第 1の配線が前記固体撮像素子の側面を迂回して配置される第 2の配線と接続 される半導体集積装置の製造方法において、 光を受けて情報電荷を発生する受光 部及び前記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮 像素子を半導体基板に形成する第 1の工程と、 少なくとも前記転送部を遮光する 遮光膜を前記半導体基板上に形成すると共に、 前記遮光膜と同一層に前記第 1の 配線を形成する第 2の工程と、 前記第 2の配線を形成して前記第 1の配線と接続 する第 3の工程とを含むことを特徴とする。
本発明の別の形態は、 内部配線の端部が固体撮像素子の側辺まで延在し、 この 内部配線が前記固体撮像素子の側面を迂回し配置される外部配線と接続される半 導体集積装置の製造方法において、 光を受けて情報電荷を発生する受光部及び前 記受光部に蓄積された情報電荷を転送する転送部を形成して前記固体撮像素子を 半導体基板に形成する第 1の工程と、 前記受光部及び前記転送部へ電圧を供給す るパッド電極を形成すると共に、 前記パッド電極と同一層に第 1の内部配線を形 成する第 2の工程と、 少なくとも前記転送部を遮光する遮光膜を前記半導体基板 上に形成すると共に、 前記遮光膜と同一層に前記第 1の内部配線と重なる前記第 2の内部配線を形成する第 3の工程と、 外部配線を形成して前記第 1の内部配線 及び第 2の内部配線と接続する第 4の工程とを含むごとを特徴とする。 図面の簡単な説明 図 1は、 本発明の実施の形態における半導体集積装置の断面構造を示す図であ る。
図 2 Aは、 図 2 Bは、 本発明の実施の形態における半導体集積装置のパッケ一 ジ外観を示す斜視図である。
図 3は、 本発明の実施の形態における半導体集積装置の製造方法のフローチヤ ートを示す図である。
図 4は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。
図 5は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。
図 6は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。
図 7は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。 .
図 8は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。
図 9は、 本発明の実施の形態における半導体集積装置の製造工程を示す図であ る。
図 1 0は、 従来の固体撮像素子の構成を示す平面図である。
図 1 1は、 従来の半導体集積装置の断面構造を示す図である。 発明を実施するための最良の形態
本発明の実施の形態を説明するにあたり、 先ずは、 固体撮像素子をパッケージ ングした半導体集積装置の基本的な構造を説明する。
図 2 A及び図 2 Bは、 固体撮像素子にチップサイズパッケージを適用した半導 体集積装置の一例を示す斜視図である。 第 1及び第 2のガラス基板 1 0 0， 1 0 2の間に固体撮像素子チップ 1 0 4が樹脂膜 1 0 6を介して封止されている。 第 2のガラス基板 1 0 2の主面、 即ち、 装置の裏面側には、 ポール状端子 1 0 8が 複数配置され、 これらのボール状端子 1 0 8が外部配線 1 1 0を介して固体撮像 素子チップ 1 0 4に接続される。 複数の外部配線 1 1 0には、 固体撮像素子チッ プ 1 0 4から配線が引き出されて接続されており、 各ポール状端子 1 0 8とのコ ンタクトが取られている。
続いて、 本願発明の実施の形態を説明する。 図 1は、 本願発明の実施の形態に おける半導体集積装置の断面構造を示す断面図である。 図 1においては、 図 1 0 の X— Xに対応する位置で切断した半導体集積装置の断面図であり、 図 2 A、 図 2 B、 図 1 0及び図 1 1に示すもの同一の構成には同じ符号が付してある。
N型半導体基板 3 0 0の表面に P型拡散層 3 0 2が形成され、 この P型拡散層 3 0 2内に N型拡散層 3 0 4が形成される。 N型拡散層 3 0 4内に高濃度の P型 不純物が部分的に注入されてチャネルストッパ （図示せず） が形成される。 そし て、 半導体基板 3 0 0の上に絶縁膜 3 0 5を介して転送電極 3 0 6が配置される 転送電極 3 0 6上には、 絶縁膜 3 0 8が積層され、 この絶縁膜 3 0 8上に電圧 供給線 3 1 0及び第 1の内部配線 4 0 7が形成される。 これら電圧供給線 3 1 0 及び第 1の内部配線 4 0 7は、 同一層に形成され、 このうち、 第 1の内部配線 4 0 7がパッケージの外周側端部に形成される。
電圧供給,線 3 1 0、 パッド電極 3 2 2及び第 1の内部配線 4 0 7の上には、 絶 縁膜 3 1 2を介して第 2の内部配線 4 1 4及び遮光膜 4 1 8が配置される。 第 2 の内部配線 4 1 4は、 所定の位置からパッケージ端部に亘つて延在して形成され 、 パッケージの端部では第 1の内部配線 4 0 7と接続されるように形成される。 そして、 第 2の内部配線 4 1 4は、 第 1の内部配線 4 0 7と重なる部分で外部配 線 1 1 0と接続される。 遮光膜 4 1 8は、 蓄積部 2 0 2、 水平転送部 2 0 4及び 出力部 2 0 6の領域を覆うように配置され、 蓄積部 2 0 2、 水平転送部 2 0 4及 び出力部 2 0 6に光が入射するのを防止する。 遮光膜 4 1 8及び第 2の内部配線 4 1 4の上には、 絶縁膜 4 2 0が積層され、 さらに、 その上に樹脂膜 1 0 6を介 して第 1のガラス基板 1 0 0が配置される。
このような構成によれば、 外部配線 1 1 0と内部配線との接触面積が、 従来と 比べて大きくなるため、 外部配線 1 1 0と内部配線との接続強度を向上させるこ とができる。 また、 内部配線の一部を構成する第 2の内部配線 4 1 4を遮光膜 4 1 8と同一層に形成しているため、 遮光膜 4 1 8の形成工程を利用して第 2の内 部配線 4 1 4を同時に形成することができる。 このため、 製造工程の増加を招く ことなく、 外部配線 1 1 0と内部配線との接続強度を向上させることができる。 なお、 電圧供給線 3 1 0、 パッド電極 3 2 2及び遮光膜 4 1 8の材料は、 銀、 金、 銅、 アルミニウム、 ニッケル、 チタン、 タンタル、 タングステン等の半導体 素子に対して一般的に用いられる材料を主材料とすることができる。 電気的抵抗 値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。 また、 第 1の内部配線 4 0 7及び第 2の内部配線 4 1 4は、 その端部が素子外部 からの腐食を受け易く、 その腐食を避けるために銅を 0 . 1原子％以上 2 0原子 %以下の範囲で含むアルミニウムを用いることが-より好適である。
電圧供給線 3 1 0及びパッド電極 3 2 2の膜厚は、 電極の最小加工線幅を小さ く維持し、 かつ電気抵抗値を十分低く維持する必要があるため、 アルミニウムを 主材料とした場合には 0 . 5 μ以上 2 /z m以下にすることが好ましい。 さらに、 0 . 5 μ πι以上 1 μ πι以下にすることがより好ましい。
一方、 遮光膜 4 1 8の膜厚は、 最小加工線幅をそれほど小さくする必要がなく 、 不要な光を十分に遮断する必要があるため、 電圧供給配線層よりも厚くするこ とができる。 製造工程のスループットを考慮すると、 アルミニウムを主材料とし た場合には 1 . 5 μ ιη以上 8 μ πι以下とすることが好ましい。 さらに、 2 /z m以 上 8 /x m以下とすることがより好ましい。
すなわち、 外部配線との接続箇所となる第 1の内部配線 4 0 7と第 2の内部配 線 4 1 4との合計膜厚は少なくとも 2 μ m以上 1 0 μ m以下とすることが好適で あり、 これによつて固体撮像素子の側面において外部配線 1 1 0と接続した場合 の接触抵抗を従来の内部配線 3 1 4と同程度に低く維持しながら、 接続強度を向 上することができる。
図 3は、 本願努明の半導体集積装置の製造方法を説明するフローチャートであ り、 図 4〜図 9は、 各製造工程に対応した半導体集積装置の断面図である。 ステップ S 1 0においては、 センサ部である受光部 2 0 0、 蓄積部 2 0 2、 水 平転送部 2 0 4及び出力部 2 0 6を形成する。 先ず、 ウェハ状態の N型半導体基 板 3 0 0 aの表面に P型の不純物イオンを注入して拡散し、 P型半導体領域 3 0 2を形成する。 次に、 P型半導体領域 3 0 2内に N型の不純物イオンを注入して 拡散し、 N型半導体領域 3 0 4を形成する。 次に、 半導体基板 3 0 0 a上に、 ス パッタリング、 化学気相成長法等の成膜技術及びフォトリソグラフィ技術を適宜 組み合わせて、 絶縁膜 3 0 5及び転送電極 3 0 6を形成する。 そして、 半導体領 域 3 0 4内に P型の不純物イオンを高濃度で部分的に注入してチャネルストツパ (図示せず） を形成し、 図 4に示す状態となる。
ステップ S 1 2においては、 図 5に示すように、 センサ部の周辺領域に出力ァ ンプ 2 0 8の周辺回路を形成する。 周辺回路の形成は、 従来のトランジスタ形成 工程と同様に行うことができる。
例えば、 熱拡散やイオン注入等のドーピング技術を用いてソース領域及びドレ イン領域を形成し、 熱酸化によってゲート絶縁膜となる熱酸化膜を形成する。 そ して、 フォトリソグラフィ技術と化学気相成長又はスパッタリング等の成膜技術 を組み合わせてソース電極 （図示しない）、 ドレイン電極 （図示しない） 及びゲ ート電極となるポリシリコン層又は金属膜を成膜する。
ステップ S 1 4においては、 図 6に示すように、 電圧供給線 3 1 0及び第 1の 内部配線 4 0 7を形成する。 外部からの供給電圧を伝達する電圧供給線 3 1 0と なる金属層を成膜する。 同時に、 金属層を利用して第 1の内部配線 4 0 7も形成 する。
具体的には、 電圧供給線 3 1 0及び第 1の内部配線 4 0 7が形成された半導体 基板 3 0 0 a上に層間絶縁膜 3 0 8を形成し、 次にフォトリソグラフィ技術等を 用いて層間絶縁膜 3 0 8の必要な箇所に開口孔を設け、 スパッタリングゃ化学気 相成長等の成膜技術を用いて金属層を成膜する。 そして、 金属層をパターンニン グして電圧供給線 3 1 0及び第 1の内部配線 4 0 7を形成する。
例えば、 アルミニウムのスパッタリングによって金属層を成膜することができ る。 このとき、 0 . 1原子％以上 2 0原子％以下の銅を含むアルミニウムをター ゲットとして用いることで、 腐食耐性の高い電圧供給線 3 1 0及び第 1の内部配 線 4 0 7を成膜することができる。
また、 蒸着を用いても電圧供給線 3 1 0及び第 1の内部配線 4 0 7を成膜する ことができる。 このとき、 0 . 1原子％以上 2 0原子％以下の銅を含むアルミ二 ゥムを原料として用いることで、 腐食耐性の高い電圧供給線 3 1 0及び第 1の内 部配線 4 0 7を成膜することができる。
さらに、 化学気相成長を用いても電圧供給線 3 1 0及び第 1の内部配線 4 0 7 を成膜することができる。 このとき、 アルミニウムを含む有機ガスと銅を含む有 機ガスの混合割合を調整することによって、 0 . 1原子％以上 2 0原子％以下の 銅を含む腐食耐性の高いアルミニゥムを成膜することができる。
ステップ S 1 6においては、 図 7に示すように、 遮光膜 4 1 8及び第 2の内部 配線 4 1 4を形成する。
まず、 層間絶縁膜 3 1 2を形成する。 次に、 フォトリソグラフィ技術等を用い てセンサ部及び周辺回路上の必要な箇所に開口孔を設け、 スパッタリングや化学 気相成長等の蒸着技術を用いて金属層を成膜する。 そして、 金属層をパターン二 ングして第 2の内部配線 4 1 4及び遮光膜 4 1 8を形成する。
このとき、 電圧供給線 3 1 0と同様にスパッタリング、 蒸着又は化学気相成長 を用いて金属層を成膜し、 0 . 1原子％以上 2 0原子％以下の銅を含む腐食耐性 の高いアルミニウムを成膜することが好適である。
ステップ S 2 0においては、 図 8に示すように、 樹脂膜 1 0 6によって第 1及 び第 2のガラス基板 1 0 0， 1 0 2を接着する。 このステップ S 2 0の工程では 、 例えば、 一般的にはエポキシ樹脂を用いてガラス板が接着される。
ステップ S 2 2においては、 図 9に示すように、 外部配線 1 1 0を形成する。 まず、 第 2のガラス基板 1 0 2側から、 テーパの付けられたダイシングソーを用 いて切削し、 逆 V字型の溝を形成して溝の内面に第 1及び第 2の内部配線 4 0 7 ， 4 1 4を露出させる。 次に、 溝の内面にスパッタリング、 蒸着又は化学気相成 長法を用いて金属層を成膜し、 この金属層をパターンニングして外部配線 1 1 0 を形成する。 この後、 第 2のガラス基板 1 0 2の表面上に外部配線と繋がるよう にポール状端子 1 0 8を形成する。
ステップ S 2 4においては、 ステップ S 2 2で形成された積層体をスクライブ ライン、 すなわち、 各個体撮像素子の境界に沿ってダイシングする。 これにより 、 半導伴集積装置が完成する。
以上のように、 本実施の形態の半導体集積装置の製造方法によれば、 遮光膜 4 1 8の形成と同一工程で内部配線を形成するため、 従来の製造方法と比べて内部 配線を形成する工程を省略することができる。 このため、 製造工程を簡略化する ことができ、 簡易に固体撮像素子パッケージを製造することができる。 また、 第 1及び第 2の内部配線 4 0 7， 4 1 4といった具合に、 内部配線を 2回に分けて 形成し、 2層構造としているため、 外部配線 1 1 0との接続強度を向上させるこ とができる。
本発明によれば、 パッケージ側面に沿つて配置された外部配線に内部配線が接 続される半導体集積装置において、 素子の特性を損なうことなく、 製造工程を簡 略化することのできる半導体集積装置及びその製造方法を提供することができる なお、 本実施形態においては、 固体撮像素子としてフレーム転送型を例示した が、 これに限られるものではない。 例えば、 インターライン型やフレームインタ 一ライン型の固体撮像素子を用いた半導体集積装置であっても十分に適用可能で ある。

Claims

1 . 光を受けて情報電荷を発生する受光部及び前記受光部に蓄積した情報電荷を 転送する転送部を半導体基板に有し、 前記半導体基板の一辺に沿って配置される パッド電極を介して電圧が供給される固体撮像素子と、
前記半導体基板に形成され、 前記転送部の少なくとも一部を遮光する遮光膜と 前記遮光膜と同一層に形成され、 一端が前記パッド電極に接続されると共に、 他端が前記半導体基板の側辺まで延在する第 1の配線と、
前記半導体基板の側面を迂回して配置され、 前記第 1の配線と接続される第 2 の
の配線と、
前記固体撮像素子を封止する封止部材と、 を備えたことを特徴とする半導体集 積装置。 囲
2 . 請求項 1に記載の半導体集積装置において、
前記第 1の配線は、 少なくとも 2層構造を有し、 これら複数層のうち少なくと も 1層が前記遮光膜と同一層に形成されることを特徴とする半導体集積装置。
3 . 請求項 2に記載の半導体集積装置において、
前記第 1の配線は、 複数層のうち少なくとも 1層が前記パッド電極と同一層に 形成されることを特徴とする半導体集積装置。
4 . 請求項 1に記載の半導体集積装置において、
前記第 1の配線は、 銅が添加されたアルミニウムからなることを特徴とする半 導体集積装置。
5 . 請求項 1に記載の半導体集積装置において、
前記第 1の配線は、 その膜厚が 2 / m以上 1 0 /z m以下であることを特徴とす る半導体集積装置。
6 . 第 1の配線の端部が固体撮像素子の側辺まで延在し、 この第 1の配線が前記 固体撮像素子の側面を迂回して配置される第 2の配線と接続される半導体集積装 置の製造方法において、
光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を 転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第 1の工程 と、
少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に 、 前記遮光膜と同一層に前記第 1の配線を形成する第 2の工程と、
前記第 2の配線を形成して前記第 1の配線と接続する第 3の工程と、 を含むこ とを特徴とする半導体集積装置の製造方法。
7 . 請求項 6に記載の半導体集積装置の製造方法において、
前記第 2の工程は、 前記第 1の配線を銅が添加されたアルミ二ゥムから形成す ることを特徴とする半導体集積装置の製造方法。
8 . 内部配線の端部が固体撮像素子の側辺まで延在し、 この内部配線が前記固体 撮像素子の側面を迂回し配置される外部配線と接続される半導体集積装置の製造 方法において、
光を受けて情報電荷を発生する受光部及び前記受光部に蓄積された情報電荷を 転送する転送部を形成して前記固体撮像素子を半導体基板に形成する第 1の工程 と、
前記受光部及び前記転送部へ電圧を供給するパッド電極を形成すると共に、 前 記パッド電極と同一層に第 1の内部配線を形成する第 2の工程と、
少なくとも前記転送部を遮光する遮光膜を前記半導体基板上に形成すると共に 、 前記遮光膜と同一層に前記第 1の内部配線と重なる前記第 2の内部配線を形成 する第 3の工程と、
外部配線を形成して前記第 1の内部配線及び第 2の内部配線と接続する第 4の 工程と、 を含むことを特徴とする半導体集積装置の製造方法。
9 . 請求項 8に記載の半導体集積装置の製造方法において、
前記第 2及び第 3の工程は、 前記第 1及び第 2の内部配線を銅が添加されたァ ルミ-ゥムから形成することを特徴とする半導体集積装置の製造方法。
PCT/JP2003/014516 2002-11-19 2003-11-14 半導体集積装置及びその製造方法 WO2004047177A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/530,095 US7361525B2 (en) 2002-11-19 2003-11-14 Semiconductor integrated device having solid-state image sensor packaged within and production method for same
US12/041,530 US7619292B2 (en) 2002-11-19 2008-03-03 Semiconductor integrated device having solid-state image sensor packaged within and production method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002334585A JP4401066B2 (ja) 2002-11-19 2002-11-19 半導体集積装置及びその製造方法
JP2002-334585 2002-11-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10530095 A-371-Of-International 2003-11-14
US12/041,530 Division US7619292B2 (en) 2002-11-19 2008-03-03 Semiconductor integrated device having solid-state image sensor packaged within and production method for same

Publications (1)

Publication Number Publication Date
WO2004047177A1 true WO2004047177A1 (ja) 2004-06-03

Family

ID=32321734

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/014516 WO2004047177A1 (ja) 2002-11-19 2003-11-14 半導体集積装置及びその製造方法

Country Status (5)

Country Link
US (2) US7361525B2 (ja)
JP (1) JP4401066B2 (ja)
CN (1) CN100373626C (ja)
TW (1) TWI236726B (ja)
WO (1) WO2004047177A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5348598B2 (ja) * 2005-05-10 2013-11-20 日本電気硝子株式会社 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ
JP2007005485A (ja) * 2005-06-22 2007-01-11 Fujifilm Holdings Corp 半導体装置およびその製造方法
JP2007043056A (ja) * 2005-07-06 2007-02-15 Fujifilm Corp 半導体装置およびその製造方法
JP4677311B2 (ja) * 2005-09-14 2011-04-27 富士フイルム株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
JP4825538B2 (ja) 2006-02-17 2011-11-30 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077646A (ja) * 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 固体撮像素子及びその駆動方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP2002329852A (ja) * 2001-05-01 2002-11-15 Fuji Film Microdevices Co Ltd 固体撮像装置及びその製造方法
JP2003347476A (ja) * 2002-05-22 2003-12-05 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
US5461008A (en) * 1994-05-26 1995-10-24 Delco Electronics Corporatinon Method of preventing aluminum bond pad corrosion during dicing of integrated circuit wafers
US6152803A (en) * 1995-10-20 2000-11-28 Boucher; John N. Substrate dicing method
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
JP4415443B2 (ja) 2000-02-07 2010-02-17 ヤマハ株式会社 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
US6454190B1 (en) * 2000-09-19 2002-09-24 Pumptec Inc. Water mist cooling system
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
JP4240841B2 (ja) * 2001-04-27 2009-03-18 キヤノン株式会社 有機発光素子
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
ATE493760T1 (de) * 2002-05-20 2011-01-15 Imagerlabs Inc Bilden einer integrierten mehrsegmentschaltung mit isolierten substraten
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004214588A (ja) * 2002-11-15 2004-07-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
US20050205879A1 (en) * 2004-03-17 2005-09-22 Fuji Photo Film Co., Ltd. Photoelectric converting film stack type solid-state image pickup device
JP4719597B2 (ja) * 2006-03-16 2011-07-06 富士フイルム株式会社 光電変換素子及び固体撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077646A (ja) * 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 固体撮像素子及びその駆動方法
JP2002198463A (ja) * 2000-12-26 2002-07-12 Canon Inc チップサイズパッケージおよびその製造方法
JP2002329852A (ja) * 2001-05-01 2002-11-15 Fuji Film Microdevices Co Ltd 固体撮像装置及びその製造方法
JP2003347476A (ja) * 2002-05-22 2003-12-05 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法

Also Published As

Publication number Publication date
TWI236726B (en) 2005-07-21
US7619292B2 (en) 2009-11-17
CN100373626C (zh) 2008-03-05
US20060022288A1 (en) 2006-02-02
TW200415743A (en) 2004-08-16
CN1685515A (zh) 2005-10-19
JP2004172249A (ja) 2004-06-17
US7361525B2 (en) 2008-04-22
US20080203513A1 (en) 2008-08-28
JP4401066B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
JP5330779B2 (ja) 光電変換装置、及びその製造方法
US9324744B2 (en) Solid-state image sensor having a trench and method of manufacturing the same
US20020146871A1 (en) Semiconductor device, method for manufacturing the same, and radiation detector
JP2007042817A (ja) 絶縁ゲート型半導体装置およびその製造方法
KR20070009474A (ko) 광 검출 시스템, 와이드 밴드갭 반도체 초점판 어레이 모듈및 실리콘 탄화물 픽셀 어레이 제조방법
JP2797984B2 (ja) 固体撮像素子およびその製造方法
CN109427836B (zh) 阵列基板、x射线检测器、及用于制造该阵列基板的方法
US7619292B2 (en) Semiconductor integrated device having solid-state image sensor packaged within and production method for same
KR102395268B1 (ko) 표면 ｍｅｓｆｅｔ
JP2005520346A (ja) 画素センサーのアレーとその製造方法
US8004067B2 (en) Semiconductor apparatus
WO2022149362A1 (ja) 固体撮像装置及び電子機器
US9761631B2 (en) Radiation image sensor
JP2007194498A (ja) 固体撮像装置およびその製造方法
KR100571948B1 (ko) 반도체 집적 장치 및 그 제조 방법
JPS6258550B2 (ja)
JPS59112652A (ja) 半導体撮像装置
US20240038814A1 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
WO2023106026A1 (ja) 撮像装置
JPS6320384B2 (ja)
JP2024057986A (ja) 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル
JPS60171A (ja) 固体撮像素子
JP2022167161A (ja) Ｘ線撮像パネル及びその製造方法
JPH03152939A (ja) 半導体集積回路装置
JP2004281961A (ja) 固体撮像素子及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

WWE Wipo information: entry into national phase

Ref document number: 20038A01073

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047013529

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020047013529

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006022288

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10530095

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10530095

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 1020047013529

Country of ref document: KR