JP2024057986A - 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル - Google Patents

光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル Download PDF

Info

Publication number
JP2024057986A
JP2024057986A JP2022165033A JP2022165033A JP2024057986A JP 2024057986 A JP2024057986 A JP 2024057986A JP 2022165033 A JP2022165033 A JP 2022165033A JP 2022165033 A JP2022165033 A JP 2022165033A JP 2024057986 A JP2024057986 A JP 2024057986A
Authority
JP
Japan
Prior art keywords
photodiode
wiring
photoelectric conversion
forming
conversion panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022165033A
Other languages
English (en)
Inventor
力也 瀧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2022165033A priority Critical patent/JP2024057986A/ja
Priority to US18/237,153 priority patent/US20240128298A1/en
Publication of JP2024057986A publication Critical patent/JP2024057986A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/2018—Scintillation-photodiode combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Figure 2024057986000001
【課題】基板を分断した後においても、静電気が印加されにくい光電変換パネルの製造方法、Ｘ線撮像パネルの製造方法、及び光電変換パネルを提供する。
【解決手段】光電変換パネル１の製造方法は、額縁領域Ｒ２に、フォトダイオード４１を形成し、ＴＦＴ１５又はフォトダイオード１４のいずれか一方と、フォトダイオード４１とを接続する第１配線５１ａであって、部分Ｐ１と平面視で重なる第１配線５１ａを形成し、部分Ｐ１とは平面視で重ならないで、第２部分Ｐ２と平面視で重なる第２配線５２ａを形成し、部分Ｐ１と部分Ｐ２との間の部分Ｐ３を形成することを含む。部分Ｐ３は、第１配線５１ａ及び第２配線５２ａが平面視で重ならない部分である。その後、光電変換パネル１の製造方法は、部分Ｐ３上において、フォトダイオード４１及び基板１０１を分断することを含む。
【選択図】図１０

Description

本開示は、光電変換パネルの製造方法、Ｘ線撮像パネルの製造方法、及び光電変換パネルに関する。
特許文献１には、基板を分断ラインに沿って分断する工程を含む半導体発光装置の製造方法が開示されている。この製造方法は、基板に複数の電極を形成する工程と、基板を分断する工程の前に、複数の電極の全てに接続される短絡配線を、分断ラインを跨ぐように基板上に形成する工程と、を含む。短絡配線は、金属製の薄膜から構成されている。
特開平７－９９３４４号公報
上記特許文献１に記載されている半導体発光装置では、基板を分断ラインに沿って分断する工程が行われた後、基板の外端面には、金属製の薄膜からなる短絡配線が露出する。このため、露出した短絡配線に対して、基板の外部から静電気が印加されやすい状態となる。これにより、基板が分断された後において、半導体発光装置では、基板上の素子の静電気放電破壊（ESD：Electro Static Discharge）が生じやすい状態になるという問題点がある。
そこで、本開示は、上記のような課題を解決するためになされたものであり、基板を分断した後においても、静電気が印加されにくい光電変換パネルの製造方法、Ｘ線撮像パネルの製造方法、及び光電変換パネルを提供することを目的とする。
上記課題を解決するために、本開示の第１の態様に係る光電変換パネルの製造方法は、基板上の画素領域にトランジスタを形成し、前記画素領域に、前記トランジスタに接続された第１フォトダイオードを形成し、前記画素領域の外側の領域に、第２フォトダイオードを形成し、前記トランジスタ又は前記第１フォトダイオードのいずれか一方と、前記第２フォトダイオードとを接続する第１配線であって、前記第２フォトダイオードの第１部分と平面視で重なる第１配線を形成し、前記第２フォトダイオードの前記第１部分とは平面視で重ならないで、前記第２フォトダイオードの第２部分と平面視で重なる第２配線を形成し、前記第２フォトダイオードの前記第１部分と前記第２フォトダイオードの前記第２部分との間の第３部分であって、前記第１配線及び前記第２配線が平面視で重ならない第３部分上において、前記第２フォトダイオード及び前記基板を分断する。
第２の態様に係るＸ線撮像パネルの製造方法は、基板上の画素領域にトランジスタを形成し、前記画素領域に、前記トランジスタに接続された第１フォトダイオードを形成し、前記画素領域の外側の領域に、第２フォトダイオードを形成し、前記トランジスタ又は前記第１フォトダイオードのいずれか一方と、前記第２フォトダイオードとを接続する第１配線であって、前記第２フォトダイオードの第１部分と平面視で重なる第１配線を形成し、前記第２フォトダイオードの前記第１部分とは平面視で重ならないで、前記第２フォトダイオードの第２部分と平面視で重なる第２配線を形成し、前記画素領域を覆うようにシンチレータを形成し、前記第２フォトダイオードの前記第１部分と前記第２フォトダイオードの前記第２部分との間の第３部分であって、前記第１配線及び前記第２配線が平面視で重ならない第３部分上において、前記第２フォトダイオード及び前記基板を分断する。
第３の態様に係る光電変換パネルは、基板と、前記基板上の画素領域に形成されたトランジスタと、前記画素領域に形成されたフォトダイオードであって、前記トランジスタに接続されたフォトダイオードと、前記画素領域の外側の領域に形成された半導体層であって、前記フォトダイオードが形成された層と同一の層に形成された半導体層と、前記トランジスタ又は前記フォトダイオードのいずれか一方と、前記半導体層とを接続する第１配線であって、前記半導体層の第１部分と平面視で重なる第１配線と、を備え、前記半導体層の前記第１配線が平面視で重ならない部分は、前記基板の端面に露出している。
上記の製造方法によれば、光電変換パネル又はＸ線撮像パネルの分断面に第１配線及び第２配線が露出しない。この結果、基板を分断した後においても、分断面から静電気が印加されにくい光電変換パネル及びＸ線撮像パネルを製造することができる。そして、上記の構成によれば、光電変換パネル（基板）の分断面（端面）に、第１配線が露出しない。これにより、分断面から静電気が印加されにくい光電変換パネルを構成することができる。
図１は、光電変換パネル１を含むＸ線撮像パネル１０を備えるＸ線撮像装置１００を示す模式図である。 図２は、光電変換パネル１の概略構成を示す平面模式図である。 図３は、光電変換パネル１の一部の構成を示す平面図である。 図４は、図３のＡ１－Ａ２線に沿った光電変換パネル１の断面図である。 図５は、図３のＡ３－Ａ４ａ線に沿った光電変換パネル１の断面図である。 図６は、図３のＡ３－Ａ４ｂ線に沿った光電変換パネル１の断面図である。 図７は、光電変換パネル１の製造工程を説明するためのフロー図である。 図８は、基板１０１を分断する工程（ステップＳ２０）の前の状態の光電変換パネル１ａを説明するための平面模式図である。 図９は、基板１０１を分断する工程の前の光電変換パネル１ａの一部の構成を説明するための平面図である。 図１０は、図９のＢ３－Ｂ４ａ－Ｂ５線に沿った光電変換パネル１ａの断面図である。 図１１は、図９のＢ３－Ｂ４ｂ－Ｂ５線に沿った光電変換パネル１ａの断面図である。 図１２は、変形例による光電変換パネル２０１の一部の断面図である。 図１３は、変形例による光電変換パネル２０１ｂの一部の断面図である。
以下、本開示の一実施形態を図面に基づいて説明する。なお、本開示は、以下の実施形態に限定されるものではなく、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。また、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
［Ｘ線撮像装置１００の構成］
図１は、本実施形態における光電変換パネル１を含むＸ線撮像パネル１０を備えるＸ線撮像装置１００を示す模式図である。Ｘ線撮像装置１００は、光電変換パネル１とシンチレータ２とを含むＸ線撮像パネル１０と、制御部３と、Ｘ線源４とを備える。
図１に示すように、制御部３は、ゲート制御回路３ａと、信号読出回路３ｂと、バイアス電圧供給回路３ｃとを含む。ゲート制御回路３ａは、光電変換パネル１のゲート端子３１に接続されている。また、信号読出回路３ｂは、データ端子３２に接続されている。バイアス電圧供給回路３ｃは、バイアス端子３３に接続されている。
Ｘ線源４は、被写体Ｓに対しＸ線を照射する。被写体Ｓを透過したＸ線は、光電変換パネル１の上部に配置されたシンチレータ２において蛍光（以下、シンチレーション光）に変換される。Ｘ線撮像装置１００は、シンチレーション光をＸ線撮像パネル１０において撮像することにより、Ｘ線画像を生成する。
図２は、光電変換パネル１の概略構成を示す平面模式図である。光電変換パネル１の基板１０１上には、複数のゲート端子３１と、複数のデータ端子３２と、バイアス端子３３と、複数のフォトダイオード１４と、複数の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１５とが形成されている。また、光電変換パネル１の基板１０１上には、複数のゲート線１１と、複数のデータ線１２と、バイアス線１３とが形成されている。また、複数のフォトダイオード１４１及び１４２は、矩形状の基板１０１の４つの端面１０１ａの各々に配置されている。すなわち、基板１０１の端面１０１ａに、分断された複数のフォトダイオード１４１及び複数のフォトダイオード１４２が露出している。複数のフォトダイオード１４１及び１４２は、それぞれ、複数のゲート線１１と、複数のデータ線１２と、バイアス線１３とのいずれかと、電気的に接続されている。すなわち、複数のフォトダイオード１４１及び１４２は、ゲート線１１と、データ線１２と、バイアス線１３とのうちのいずれかを介して、フォトダイオード１４又はＴＦＴ１５に接続されている。
複数のゲート線１１は、複数のＴＦＴ１５のゲート電極１５ａとゲート端子３１とを接続する。複数のデータ線１２は、複数のＴＦＴ１５のソース電極１５ｃとデータ端子３２とを接続する。バイアス線１３は、複数のフォトダイオード１４とバイアス端子３３とを接続する。
図２に示すように、光電変換パネル１には、画素領域Ｒ１（アクティブ領域）と、額縁領域Ｒ２とが設けられている。画素領域Ｒ１は、例えば、平面視で矩形状を有する。画素領域Ｒ１とは、複数の画素２０が形成された領域である。画素２０は、ゲート線１１とデータ線１２とにより区画された領域である。額縁領域Ｒ２は、画素領域Ｒ１の外側に設けられている。額縁領域Ｒ２には、ゲート端子３１とデータ端子３２とバイアス端子３３とフォトダイオード１４１及び１４２とが配置されている。
また、図２に示すように、画素領域Ｒ１では、複数のゲート線１１と複数のデータ線１２とが、互いに交差するように形成されている。これにより、複数の画素２０は、平面視でマトリクス状に形成されている。光電変換パネル１は、アクティブマトリクス基板を含む。また、バイアス線１３は、例えば、データ線１２に沿って形成されている。そして、画素２０の各々に、フォトダイオード１４およびＴＦＴ１５が設けられている。
また、図２に示すように、額縁領域Ｒ２では、複数のゲート端子３１がＹ方向に並んで配置されている。また、額縁領域Ｒ２では、複数のデータ端子３２とバイアス端子３３とが、Ｘ方向に並んで配置されている。複数のゲート端子３１は、ゲート制御回路３ａからのゲート信号をゲート線１１に伝達する。複数のデータ端子３２は、信号読出回路３ｂからの読み出し電圧をデータ線１２に印加する。また、複数のデータ端子３２は、データ信号をデータ線１２及びＴＦＴ１５を介してフォトダイオード１４から取得して、データ信号を信号読出回路３ｂに伝達する。バイアス端子３３は、バイアス電圧供給回路３ｃからのバイアス電圧をバイアス線１３に供給する。
図１に示す制御部３は、Ｘ線源４からＸ線を照射して、信号読出回路３ｂにより取得したデータ信号に基づいて、Ｘ線画像を生成する。フォトダイオード１４は、バイアス線１３からバイアス電圧が印加されている状態で、被写体Ｓを透過したＸ線をシンチレータが変換したシンチレーション光の光量に応じた電荷に変換し、電荷に応じた信号（データ信号）をＴＦＴ１５に伝達する。そして、制御部３は、各ゲート線１１に対して、ゲート制御回路３ａから順次選択的にゲート信号を供給させる。ゲート信号が供給されたＴＦＴ１５はオン状態となる。データ線１２には、信号読出回路３ｂにより読み出し電圧が印加され、ＴＦＴ１５がオン状態になると、フォトダイオード１４において変換された電荷に応じた信号（データ信号）が、読み出し電圧に印加される。そして、信号読出回路３ｂは、データ信号を取得する。制御部３は、画素領域Ｒ１における各画素２０のデータ信号に基づいて、Ｘ線画像を生成する。
（光電変換パネル１の構成の詳細）
図３～図６を参照して、光電変換パネル１の構成の詳細について説明する。図３は、光電変換パネル１の一部の構成を示す平面図である。図４は、図３のＡ１－Ａ２線に沿った光電変換パネル１の断面図である。図５は、図３のＡ３－Ａ４ａ線に沿った光電変換パネル１の断面図である。図６は、図３のＡ３－Ａ４ｂ線に沿った光電変換パネル１の断面図である。図３に示すように、ＴＦＴ１４とデータ端子３２とは、データ線１２により接続されている。また、データ端子３２と端面１０１ａとの間に、フォトダイオード１４１及び１４２が配置されている。フォトダイオード１４１及び１４２とデータ端子３２とは、データ線１２により接続されている。また、データ線１２は、配線１２ａと接続電極１２ｂと接続電極１２ｃと配線１２ｄとを含む。なお、図２に示すゲート線１１が接続されたフォトダイオード１４１及び１４２の構成、及びバイアス線１３が接続されたフォトダイオード１４１及び１４２の構成は、データ線１２が接続されたフォトダイオード１４１及び１４２と同様であるため、説明を省略する。
〈画素領域Ｒ１内の構成〉
図４に示すように、ＴＦＴ１５は、ゲート線１１（図２参照）に接続されるゲート電極１５ａと、半導体活性層１５ｂと、データ線１２に接続されるソース電極１５ｃと、フォトダイオード１４に接続されるドレイン電極１５ｄとを有する。また、フォトダイオード１４は、光電変換層１６と、カソード１４ｂと、アノード１４ｃと、を含む。光電変換層１６は、カソード１４ｂとアノード１４ｃとの間に設けられている。そして、ドレイン電極１５ｄとカソード１４ｂとは、コンタクトホールＣＨ１内に設けられたカソード接続電極１４ａを介して接続されている。
接続電極１２ｂの一部は、コンタクトホールＣＨ２内に配置され、コンタクトホールＣＨ２を介して配線１２ａに接続されている。バイアス線１３は、一部がコンタクトホールＣＨ３内に形成されている。
また、図４に示すように、ゲート電極１５ａは、基板１０１上に形成されている。基板１０１は、例えば、絶縁性を有するガラス基板である。ゲート電極１５ａは、例えば、タングステン（Ｗ）及び窒化タンタル（ＴａＮ）を材料として含む積層膜として構成されている。ゲート電極１５ａを覆うように、ゲート絶縁膜１０２が設けられている。ゲート絶縁膜１０２は、例えば、上層に酸化ケイ素（ＳｉＯ２）からなる絶縁膜と、下層に窒化ケイ素（ＳｉＮｘ）からなる絶縁膜とが積層されて構成されている。
半導体活性層１５ｂと、半導体活性層１５ｂに接続されたソース電極１５ｃ及びドレイン電極１５ｄとは、ゲート絶縁膜１０２を介してゲート電極１５ａの上に形成されている。半導体活性層１５ｂは、酸化物半導体からなる。酸化物半導体は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）を所定の比率で含有するアモルファス酸化物半導体である。この構成によれば、アモルファスシリコン（ａ－Ｓｉ）と比べ、薄膜トランジスタ１５のオフリーク電流を低減することができる。薄膜トランジスタ１５のオフリーク電流が小さいと、高感度なセンサーパネルが得られ、低被ばくの光電変換パネル１を得ることができる。なお、半導体活性層１５ｂは、これに限られず、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１－ｘＯ）、酸化カドミウム亜鉛（ＣｄｘＺｎ１－ｘＯ）、酸化カドミウム（ＣｄＯ）、ＩｎＳｎＺｎＯ（Ｉｎ（インジウム）、Ｓｎ（スズ）、Ｚｎ（亜鉛）を含む）もの、Ｉｎ（インジウム）－Ａｌ（アルミニウム）－Ｚｎ（亜鉛）－Ｏ（酸素）系のアモルファス酸化物半導体等を用いてもよい。また、酸化物半導体としては、「非晶質」、「結晶質（多結晶、微結晶、ｃ軸配向を含む）」の材料も適用可能である。
ソース電極１５ｃ及びドレイン電極１５ｄは、ゲート絶縁膜１０２の上において半導体活性層１５ｂの一部と接するように配置されている。また、ソース電極１５ｃ及びドレイン電極１５ｄは、同一層上に形成されている。ソース電極１５ｃ及びドレイン電極１５ｄは、例えば、アルミニウム（Ａｌ）からなる金属膜を、チタン（Ｔｉ）からなる２つの金属膜が挟むように積層された３層構造を有する。
図４に示すように、ゲート絶縁膜１０２の上において、ソース電極１５ｃ及びドレイン電極１５ｄを覆うように保護膜１０３が設けられている。保護膜１０３は、例えば、酸化ケイ素（ＳｉＯ２）により構成されている。保護膜１０３の上層に、平坦化膜１０４が設けられている。すなわち、平坦化膜１０４は、薄膜トランジスタ１５の上部を平坦化する。平坦化膜１０４は、樹脂材料（有機材料）を含む有機絶縁膜により構成されている。
カソード接続電極１４ａは、平坦化膜１０４の上層に形成されている。接続電極１２ｂは、平坦化膜１０４の上層で、かつ、カソード接続電極１４ａと同層に形成されている。カソード接続電極１４ａは、コンタクトホールＣＨ１内に形成され、ドレイン電極１５ｄとカソード１４ｂとを接続している。接続電極１２ｂは、コンタクトホールＣＨ２内に形成され、ソース電極１５ｃと配線１２ａとを接続している。カソード接続電極１４ａ及び接続電極１２ｂは、例えば、チタン（Ｔｉ）からなる２つの金属膜がアルミニウム（Ａｌ）からなる金属膜を挟むように積層された３層構造を有する。ここで、カソード接続電極１４ａ及び接続電極１２ｂにアルミニウムが含まれることにより、アルミニウムはＩＴＯに比べて電気抵抗値が小さいので、カソード接続電極１４ａ及び接続電極１２ｂの電気抵抗値が低くなる。
カソード接続電極１４ａ及び接続電極１２ｂの上層に、無機絶縁膜１０５ａが形成されている。無機絶縁膜１０５ａには、接続電極１２ｂの上にコンタクトホールＣＨ４が設けられており、コンタクトホールＣＨ４内には、配線１２ａの一部が設けられている。また、無機絶縁膜１０５ａは、例えば、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（ＳｉＯ２）により構成されている。
フォトダイオード１４のカソード１４ｂは、カソード接続電極１４ａよりも上層において、無機絶縁膜１０５ａの一部を覆うように形成されている。また、カソード１４ｂとカソード接続電極１４ａとは、接触している。カソード１４ｂは、例えば、チタン（Ｔｉ）により形成されている。
光電変換層１６は、カソード１４ｂの上層に形成されている。光電変換層１６は、ｎ型非晶質半導体層１６１、真性非晶質半導体層１６２、ｐ型非晶質半導体層１６３が順に積層されて構成されている。ｎ型非晶質半導体層１６１は、ｎ型不純物（例えば、リン）がドーピングされたアモルファスシリコンからなる。真性非晶質半導体層１６２は、真性のアモルファスシリコンからなる。真性非晶質半導体層１６２は、ｎ型非晶質半導体層１６１に接して形成されている。ｐ型非晶質半導体層１６３は、ｐ型不純物（例えば、ボロン）がドーピングされたアモルファスシリコンからなる。ｐ型非晶質半導体層１６３は、真性非晶質半導体層１６２に接して形成されている。アノード１４ｃは、光電変換層１６の上に形成されている。アノード１４ｃは、例えば、ＩＴＯ（Indium Tin Oxide）で構成されている。そして、アノード１４ｃを覆うように、無機絶縁膜１０５ｃが形成されている。無機絶縁膜１０５ｃには、バイアス線１３の一部が設けられるコンタクトホールＣＨ３が形成されている。無機絶縁膜１０５ｃは、例えば、窒化ケイ素（ＳｉＮｘ）または、二酸化ケイ素（ＳｉＯ２）により構成されている。
無機絶縁膜１０５ｂは、フォトダイオード１４及び無機絶縁膜１０５ａの少なくとも一部を覆うように形成されている。また、無機絶縁膜１０５ｂは、フォトダイオード１４の上面の一部とフォトダイオード１４の側面とを覆う。また、無機絶縁膜１０５ｂには、コンタクトホールＣＨ３及びＣＨ４が形成されている。無機絶縁膜１０５ｂは、例えば、無機絶縁膜として構成されており、窒化ケイ素（ＳｉＮｘ）により構成されている。
平坦化膜１０６は、フォトダイオード１４よりも上層に形成され、無機絶縁膜１０５ｂを覆うように形成されている。また、平坦化膜１０６は、フォトダイオード１４を覆い、フォトダイオード１４により形成される段差部分を平坦化する。平坦化膜１０６は、例えば、平坦化膜１０４と同様の材料（有機絶縁膜）からなる。また、平坦化膜１０６には、コンタクトホールＣＨ３及びＣＨ４が形成されている。
無機絶縁膜１０７ａは、平坦化膜１０６の上層に形成されている。無機絶縁膜１０７ａには、コンタクトホールＣＨ３及びＣＨ４が形成されている。無機絶縁膜１０７ａの上層に、配線１２ａ及びバイアス線１３が形成されている。
そして、コンタクトホールＣＨ４内において、配線１２ａと接続電極１２ｂとが接続される。また、コンタクトホールＣＨ３内において、バイアス線１３とフォトダイオード１４のアノード１４ｃとが接続される。配線１２ａ及びバイアス線１３は、例えば、チタン（Ｔｉ）からなる２つの金属膜がアルミニウム（Ａｌ）からなる金属膜を挟むように積層された３層構造を有する層と、ＩＴＯから構成される層とを有する。
無機絶縁膜１０７ｂは、無機絶縁膜１０７ａ、配線１２ａ及びバイアス線１３を覆うように形成されている。また、無機絶縁膜１０７ａ及び１０７ｂは、パッシベーション膜（保護膜）である。無機絶縁膜１０７ａ及び１０７ｂは、例えば、窒化ケイ素（ＳｉＮｘ）または二酸化ケイ素（ＳｉＯ２）により構成されている。
平坦化膜１０８は、無機絶縁膜１０７ｂを覆うように形成されている。平坦化膜１０８は、配線１２ａ及びバイアス線１３よりも上方の部分を平坦化する。また、平坦化膜１０８は、例えば、平坦化膜１０４と同様の材料（有機絶縁膜）からなる。
〈額縁領域Ｒ２の構成〉
図５に示すように、配線１２ａは、接続電極１２ｃを介して、画素領域Ｒ１と額縁領域Ｒ２とに亘って延びる配線１２ｄに接続されている。接続電極１２ｃは、カソード接続電極１４ａ及び接続電極１２ｂと同一の材料でかつ同一の層に形成されている。また、配線１２ｄは、ソース電極１５ｃ及びドレイン電極１５ｄと同一の材料（金属膜）でかつ同一の層に形成されている。
配線１２ｄの上層に、端子３２が形成されている。端子３２は、例えば、ＩＴＯから構成されている。端子３２と配線１２ｄとの間に、接続電極３２ａ、３２ｂ、及び３２ｃが設けられている。接続電極３２ａは、端子３２の画素領域Ｒ１側に配置されている。接続電極３２ｃは、端子３２の端面１０１ａ側に配置されている。接続電極３２ｃは、接続電極３２ａと接続電極３２ｂとに跨って配置されている。接続電極３２ａ、及び３２ｂは、カソード接続電極１４ａ及び接続電極１２ｃと同一の材料でかつ同一の層に形成されている。接続電極３２ｃは、配線１２ａと同一の材料でかつ同一の層に形成されている。
また、図５に示すように、配線１２ｄは、第１配線５１ｂを介して、第１配線５１ａに接続されている。第１配線５１ｂは、カソード接続電極１４ａ及び接続電極１２ｃと同一の材料でかつ同一の層に形成されている。第１配線５１ａは、配線１２ａと同一の材料でかつ同一の層に形成されている。
第１配線５１ａの一部は、フォトダイオード１４１の一部と平面視で重なるように配置されている。フォトダイオード１４１は、ｎ型非晶質半導体層４１１ａ、真性非晶質半導体層４１２ａ、ｐ型非晶質半導体層４１３ａ、及びアノード４１ａが順に積層されて構成されている。ここで、フォトダイオード１４１は、後述するフォトダイオード４１の一部が基板１０１上に残存したものである。ｎ型非晶質半導体層４１１ａは、ｎ型非晶質半導体層１６１と同一の材料でかつ同一の層に形成されている。真性非晶質半導体層４１２ａは、真性非晶質半導体層１６２と同一の材料でかつ同一の層に形成されている。ｐ型非晶質半導体層４１３ａは、ｐ型非晶質半導体層１６３と同一の材料でかつ同一の層に形成されている。アノード４１ａは、アノード１４ｃと同一の材料でかつ同一の層に形成されている。アノード４１ａは、コンタクトホールＣＨ１１に一部が配置された第１配線５１ａに接続されている。そして、ｎ型非晶質半導体層４１１ａ、真性非晶質半導体層４１２ａ、及びｐ型非晶質半導体層４１３ａは、端面１０１ａに露出している。本実施形態では、アノード４１ａは、端面１０１ａに露出していない。また、第１配線５１ａは、端面１０１ａに露出していない。これにより、端面１０１ａから、アノード４１ａ及び第１配線５１ａに対して静電気が侵入するのを防止することができる。
図６に示すように、第１配線５１ｂは、フォトダイオード１４２に接続されている。第１配線５１ｂの一部は、フォトダイオード１４２の一部と平面視で重なるように配置されている。フォトダイオード１４２は、ｎ型非晶質半導体層４２１ａ、及び真性非晶質半導体層４２２ａ、及びｐ型非晶質半導体層４２３ａが順に積層されて構成されている。ｎ型非晶質半導体層４２１ａは、ｎ型非晶質半導体層１６１と同一の材料でかつ同一の層に形成されている。真性非晶質半導体層４２２ａは、真性非晶質半導体層１６２と同一の材料でかつ同一の層に形成されている。ｐ型非晶質半導体層４２３ａは、ｐ型非晶質半導体層１６３と同一の材料でかつ同一の層に形成されている。ｎ型非晶質半導体層４２１ａは、第１配線５１ａに接続されている。そして、ｎ型非晶質半導体層４２１ａ、真性非晶質半導体層４２２ａ、及びｐ型非晶質半導体層４２３ａは、端面１０１ａに露出している。また、第１配線５１ｂは、端面１０１ａに露出していない。これにより、端面１０１ａから、第１配線５１ｂに対して静電気が侵入するのを防止することができる。
［光電変換パネル１の製造方法］
次に、本実施形態による光電変換パネル１の製造方法について説明する。図７は、光電変換パネル１の製造工程を説明するためのフロー図である。図８は、基板１０１を分断する工程（ステップＳ２０）の前の状態の光電変換パネル１ａを説明するための平面模式図である。なお、基板１０１を分断する工程の前の光電変換パネルを「光電変換パネル１ａ」と呼び、基板１０１を分断する工程の後の光電変換パネルを「光電変換パネル１」と呼ぶ。図９は、基板１０１を分断する工程の前の光電変換パネル１ａの一部の構成を説明するための平面図である。図１０は、図９のＢ３－Ｂ４ａ－Ｂ５線に沿った光電変換パネル１ａの断面図である。図１１は、図９のＢ３－Ｂ４ｂ－Ｂ５線に沿った光電変換パネル１ａの断面図である。
光電変換パネル１の額縁領域Ｒ２における製造方法のうち、データ線１２、データ端子３２、及びデータ線１２に接続されたフォトダイオード１４１及び１４２の製造方法を、以下において説明する。そして、額縁領域Ｒ２におけるゲート線１１及びバイアス線１３は、額縁領域Ｒ２におけるデータ線１２と同一の構成であるため、説明を省略する。額縁領域Ｒ２におけるゲート端子３１及びバイアス端子３３は、額縁領域Ｒ２におけるデータ端子３２と同一の構成であるため、説明を省略する。ゲート線１１に接続されたフォトダイオード１４１及び１４２とバイアス線１３に接続されたフォトダイオード１４１及び１４２は、データ線１２に接続されたフォトダイオード１４１及び１４２と同一の構成であるため、説明を省略する。なお、基板１０１が分断される工程（ステップＳ２０）前の状態のフォトダイオード１４１及び１４２を、それぞれ、フォトダイオード４１及び４２と呼ぶ。
図７に示すように、ステップＳ１において、画素領域Ｒ１では、基板１０１上にゲート電極１５ａ（図４参照）が成膜され、パターニングされる。また、このステップＳ１において、図８に示すように、額縁領域Ｒ２では、基板１０１上にゲート線１１が成膜され、パターニングされる。
ステップＳ２において、ゲート電極１５ａ及びゲート線１１を覆うように、ゲート絶縁膜１０２が成膜され、パターニングされる。そして、ステップＳ３において、画素領域Ｒ１では、ゲート絶縁膜１０２の上に、半導体活性層１５ｂ（図４参照）が成膜され、パターニングされる。
ステップＳ４において、画素領域Ｒ１では、ゲート絶縁膜１０２の上に、ソース電極１５ｃ及びドレイン電極１５ｄが成膜され、パターニングされる。これにより、薄膜トランジスタ１５が形成される。また、このステップＳ４において、図１０及び図１１に示すように、額縁領域Ｒ２では、ゲート絶縁膜１０２の上に、データ線１２の一部である配線１２ｄと、ショートリング５３とが形成される。ショートリング５３は、例えば、ソース電極１５ｃ及びドレイン電極１５ｄと同一の材料から構成されている。
図８に示すように、ショートリング５３は、平面視における基板１０１の分断線ＣＬの外側に配置されている。ショートリング５３は、複数のゲート端子３１と、複数のデータ端子３２と、バイアス端子３３との各々を、フォトダイオード４１及び４２を介して接続されている。ショートリング５３は、平面視で矩形の枠状に形成されている。そして、ショートリング５３は、光電変換パネル１の製造工程において、基板１０１を分断する工程（ステップＳ２０）までの期間内に、複数のゲート端子３１と、複数のデータ端子３２と、バイアス端子３３との各々を短絡させる。これにより、画素領域Ｒ１内のフォトダイオード１４又はＴＦＴ１５が帯電した場合でも、他の部分に静電気を拡散させて、静電気破壊を防止することができる。
ステップＳ５において、図４に示すように、画素領域Ｒ１では、ゲート絶縁膜１０２の上において、ソース電極１５ｃ及びドレイン電極１５ｄを覆うように保護膜１０３が成膜され、パターニングされる。また、図１０及び図１１に示すように、額縁領域Ｒ２では、ゲート絶縁膜１０２の上において、配線１２ｄを覆うように保護膜１０３が成膜され、パターニングされる。
ステップＳ６において、図４に示すように、画素領域Ｒ１では、保護膜１０３の上に、平坦化膜１０４が成膜される。
ステップＳ７において、画素領域Ｒ１では、カソード接続電極１４ａ及び接続電極１２ｂが形成される。また、ステップＳ７において、額縁領域Ｒ２では、接続電極１２ｃ、３２ａ、及び３２ｂと、第１配線５１ｂと、第２配線５２ａと、が形成される。
図９に示すように、第２配線５２ａは、光電変換パネル１ａの分断線ＣＬの外側において、フォトダイオード４１とショートリング５３とを接続する。第２配線５２ａは、例えば、カソード接続電極１４ａと同一の材料から構成されている。
ステップＳ８において、無機絶縁膜１０５ａが成膜され、パターニングされる。そして、ステップＳ９において、画素領域Ｒ１では、無機絶縁膜１０５ａの一部と、カソード接続電極１４ａの上にフォトダイオード１４のカソード１４ｂ（図４参照）が成膜され、パターニングされる。
ステップＳ１０において、画素領域Ｒ１では、光電変換層１６（図４参照）が成膜される。具体的には、ｎ型非晶質半導体層１６１、真性非晶質半導体層１６２、ｐ型非晶質半導体層１６３が順に積層される。また、図１０に示すように、ステップＳ１０において、額縁領域Ｒ２では、平面視で第２配線５２ａに重なるように、ｎ型非晶質半導体層４１１、真性非晶質半導体層４１２、ｐ型非晶質半導体層４１３が順に積層される。また、図１１に示すように、ステップＳ１０において、額縁領域Ｒ２では、平面視で第１配線５１ｂに重なるように、ｎ型非晶質半導体層４２１、真性非晶質半導体層４２２、ｐ型非晶質半導体層４２３が順に積層される。
ステップＳ１１において、画素領域Ｒ１では、ｐ型非晶質半導体層１６３の上層にアノード１４ｃが成膜される。また、ステップＳ１１において、額縁領域Ｒ２では、第２配線５２ａと重ならない領域において、ｐ型非晶質半導体層４１３の一部を覆うようにアノード４１ａが成膜される。また、ステップＳ１１において、額縁領域Ｒ２では、第１配線５１ｂと重ならない領域において、ｐ型非晶質半導体層４１３の一部を覆うようにアノード４２ａが成膜される。
ステップＳ１２において、無機絶縁膜１０５ｂが成膜され、パターニングされる。ステップＳ１３において、画素領域Ｒ１において、図４に示すように、平坦化膜１０６が形成される。ステップＳ１４において、無機絶縁膜１０７ａが成膜され、パターニングされる。ステップＳ１５において、データ線１２のうちの配線１２ａ、バイアス線１３、第１配線５１ａ、第２配線５２ｂ、及び接続電極３２ｃが成膜され、パターニングされる。図９に示すように、第１配線５１ａ及びデータ線１２は、フォトダイオード４１とＴＦＴ１５とを接続する配線である。また、第１配線５１ｂ及びデータ線１２は、フォトダイオード４２とＴＦＴ１５とを接続する配線である。また、第２配線５２ｂは、光電変換パネル１ａの分断線ＣＬの外側において、フォトダイオード４２とショートリング５３とを接続する。第２配線５２ｂは、例えば、データ線１２のうちの配線１２ａ及びバイアス線１３と同一の材料から構成されている。
ステップＳ１５までの製造工程を実施することにより、額縁領域Ｒ２において、分断線ＣＬを跨ぐように、フォトダイオード４１が完成する。また、額縁領域Ｒ２において、フォトダイオード４１に逆並列に接続されたフォトダイオード４２が完成する。また、フォトダイオード４２は、分断線ＣＬを跨ぐように形成される。これにより、フォトダイオード４１及び４２により、データ線１２からショートリング５３に電流を流すことができるとともに、ショートリング５３からデータ線１２に電流を流すことができる。これにより、光電変換パネル１ａが正極に帯電した場合、及び、光電変換パネル１ａが負極に帯電した場合のいずれでも、フォトダイオード４１及び４２を介して、ショートリング５３に放電することができる。
図１０に示すように、フォトダイオード４１のうちの第１配線５１ａと平面視で重なる部分を部分Ｐ１とし、フォトダイオード４１のうちの第２配線５２ａと平面視で重なる部分を部分Ｐ２とする。また、部分Ｐ１と部分Ｐ２との間の部分を部分Ｐ３とする。部分Ｐ３は、第１配線５１ａ、第２配線５２ａ、及びアノード４１ａのいずれとも平面視で重なっていない。
図１１に示すように、フォトダイオード４２のうちの第１配線５１ｂと平面視で重なる部分を部分Ｐ１ａとし、フォトダイオード４２のうちの第２配線５２ｂと平面視で重なる部分を部分Ｐ２ａとする。また、部分Ｐ１ａと部分Ｐ２ａとの間の部分を部分Ｐ３ａとする。部分Ｐ３ａは、第１配線５１ｂ、第２配線５２ｂ、及びアノード４２ａのいずれとも平面視で重なっていない。また、図９に示すように、フォトダイオード４１とフォトダイオード４２とは、平面視で分断線ＣＬが延びる方向に隣接して形成される。
そして、ステップＳ１６において、平坦化膜１０６の上において、配線１２ａ、バイアス線１３、第１配線５１ａ、及び第２配線５２ｂを覆うように無機絶縁膜１０７ｂが成膜され、接続電極３２ｃが露出されるようにパターニングされる。ステップＳ１７において、データ端子３２が成膜され、パターニングされる。そして、ステップＳ１８において、無機絶縁膜１０７ｂを覆うように平坦化膜１０８が成膜され、パターニングされる。
そして、ステップＳ１９において、シンチレータ２が画素領域Ｒ１を覆うように配置される。ステップＳ２０において、基板１０１が分断線ＣＬに沿って分断される。ここで、分断線ＣＬは、図１０及び図１１に示すように、フォトダイオード４１の部分Ｐ３上、及びフォトダイオード４２の部分Ｐ３ａ上に設けられている。すなわち、フォトダイオード４１の部分Ｐ１と部分Ｐ２とが分断されるように、フォトダイオード４１の部分Ｐ３上で、フォトダイオード４１が分割される。また、フォトダイオード４２の部分Ｐ１ａと部分Ｐ２ａとが分断されるように、フォトダイオード４２の部分Ｐ３ａ上で、フォトダイオード４２が分割される。これにより、図５に示すように、フォトダイオード４１のうちの部分Ｐ１及び部分Ｐ３の一部のみが残存する。ここで、ｎ型非晶質半導体層４１１、真性非晶質半導体層４１２、及びｐ型非晶質半導体層４１３が基板１０１の端面１０１ａに露出した状態となるが、第１配線５１ａは、端面１０１ａから露出していない。また、図６に示すように、フォトダイオード４２のうちの部分Ｐ１ａ及び部分Ｐ３ａの一部のみが残存する。ここで、ｎ型非晶質半導体層４２１、真性非晶質半導体層４２２、及びｐ型非晶質半導体層４２３が基板１０１の端面１０１ａに露出した状態となるが、第１配線５１ｂは、端面１０１ａから露出していない。
これにより、光電変換パネル１（Ｘ線撮像パネル１０）が完成する。上記の製造方法によれば、光電変換パネル１の端面１０１ａ（分断面）に第１配線５１ａ及び５１ｂ、及び第２配線５２ａ及び５２ｂが露出しない。この結果、基板１０１を分断した後においても、端面１０１ａから静電気が印加されにくい光電変換パネル１（Ｘ線撮像パネル１０）を製造することができる。
また、上記の製造方法によれば、フォトダイオード４１及び４２が、フォトダイオード１４と同一の材料によりフォトダイオード１４を形成する工程において、フォトダイオード４１及び４２が形成される。これにより、フォトダイオード１４とフォトダイオード４１及び４２とを同一の工程において作成することができるので、光電変換パネル１の製造工程数を削減することができる。
また、上記の製造方法によれば、ステップＳ２０（１つの工程）において、フォトダイオード４１及び４２が分断される。これにより、フォトダイオード４１及び４２をそれぞれ別の工程で分断する場合に比べて、光電変換パネル１の製造工程数を削減することができる。
また、上記の製造方法によれば、部分Ｐ３は、平面視でアノード４１ａと重ならない。また、部分Ｐ３ａは、平面視でアノード４２ａと重ならない。これにより、アノード４１ａ及びアノード４２ａが端面１０１ａに露出しない。この結果、端面１０１ａから静電気がより一層印加されにくい光電変換パネル１を製造することができる。
また、上記の製造方法によれば、フォトダイオード４１及び４２は、データ端子３２に対して画素領域Ｒ１とは反対側に形成される。これにより、データ線１２の一部をフォトダイオード４１及び４２とＴＦＴ１５とを接続する配線として利用することができる。
［変形例］
以上、実施の形態を説明したが、上述した実施の形態は本開示を実施するための例示に過ぎない。よって、本開示は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
（１）上記実施形態では、フォトダイオード４１及び４２のアノード４１ａ及び４２ａを、端面１０１ａに露出させない例を示したが、本開示はこれに限らない。例えば、図１２及び図１３に示す変形例による光電変換パネル２０１のように、アノード２４１ａが分断面２０１ａに露出されていてもよい。この場合、アノード２４１ａは、金属製の材料を含まない導電性の部材により構成されている。例えば、アノード２４１ａは、ＩＴＯから構成されている。
図１２は、変形例による光電変換パネル２０１の一部の断面図である。図１３は、変形例による光電変換パネル２０１ｂの一部の断面図である。なお、実施形態と同様の構成には、実施形態と同じ符号を用い説明を省略する。また、完成した状態の光電変換パネルを光電変換パネル２０１と呼び、製造途中の状態で基板１０１が分割される工程（ステップＳ２０）よりも前の光電変換パネルを光電変換パネル２０１ｂと呼ぶ。また、分断後のフォトダイオードを、フォトダイオード２４１と呼び、分断前のフォトダイオードを、フォトダイオード３４１と呼ぶ。
図１３に示すように、変形例による光電変換パネル２０１ｂは、フォトダイオード３４１が形成される。フォトダイオード３４１のアノード２４１ａは、部分Ｐ１ｂ、Ｐ２ｂ、及びＰ３ｂに亘って形成されている。そして、基板１０１及びフォトダイオード３４１が分断されることにより、図１２に示すように、分断面２０１ａにフォトダイオード２４１のアノード２４１ａが露出する。アノード２４１ａは、金属製の材料よりも電気抵抗が大きいＩＴＯからなるので、分断面２０１ａからの静電気の侵入を防止することができる。
（２）上記実施形態では、シンチレータ２を配置する工程（ステップＳ１９）の後に、基板１０１及びフォトダイオード４１及び４２を分断する工程（ステップＳ２０）を実施する例を示したが、本開示はこの例に限られない。すなわち、分断する工程の後に、シンチレータを配置する工程を実施してもよい。
（３）上記実施形態では、光電変換パネル１ａに、フォトダイオード１４１とフォトダイオード１４１に逆並列に接続されたフォトダイオード１４２とを設ける例を示したが、本開示はこれに限らない。例えば、光電変換パネル１ａが製造中に帯電する極が定まっている場合は、フォトダイオード１４１及びフォトダイオード１４２のいずれか一方のみが配置されてもよい。
（４）上記実施形態では、図８に示すように、複数のゲート線１１、複数のデータ線１２、及びバイアス線１３の各々に、フォトダイオード１４１及び１４２を設ける例を示したが、本開示はこれに限らない。例えば、複数のゲート線１１、複数のデータ線１２、及びバイアス線１３の一部のみの配線に、フォトダイオード１４１及び１４２が設けられてもよい。
（５）上記実施形態では、フォトダイオード１４１及び１４２を、フォトダイオード１４と同一の工程で作成する例を示したが、本開示はこれに限らない。例えば、フォトダイオード１４１及び１４２を、フォトダイオード１４よりも前の工程又は後の工程において作成してもよい。
（６）上記実施形態では、フォトダイオード１４１及び１４２を、同一の工程で分断する例を示したが、本開示はこれに限らない。例えば、フォトダイオード１４１及び１４２を互いに異なる工程で分断してもよい。
（７）上記第１～第３実施形態では、光電変換パネルを構成する層（膜）の材料の例を示したが、本開示はこの例に限られない。すなわち、上記した例以外の材料により光電変換パネルを構成する層（膜）を構成してもよい。
上述した光電変換パネルの製造方法、及びＸ線撮像パネルの製造方法は、以下のように説明することもできる。
第１の構成に係る光電変換パネルの製造方法は、基板上の画素領域にトランジスタを形成し、画素領域に、トランジスタに接続された第１フォトダイオードを形成し、画素領域の外側の領域に、第２フォトダイオードを形成し、トランジスタ又は第１フォトダイオードのいずれか一方と、第２フォトダイオードとを接続する第１配線であって、第２フォトダイオードのうちの第１部分と平面視で重なる第１配線を形成し、第２フォトダイオードのうちの第１部分とは平面視で重ならないで、第２フォトダイオードのうちの第２部分と平面視で重なる第２配線を形成し、第２フォトダイオードの第１部分と第２フォトダイオードの第２部分との間の第３部分であって、第１配線及び第２配線が平面視で重ならない第３部分上において、第２フォトダイオード及び基板を分断する（第１の構成）。
上記第１の構成によれば、光電変換パネルの分断面に第１配線及び第２配線が露出しない。この結果、基板を分断した後においても、分断面から静電気が印加されにくい光電変換パネルを製造することができる。ここで、フォトダイオードを設けずに、分断される箇所を跨ぐように、第１配線及び第２配線を半導体によって構成する場合には、分断面に金属製の配線が露出するが、半導体であるため、導電性の配線を分断するよりも静電気耐性は高くなる。しかし半導体配線は高抵抗であっても電流が流れるため、対策として十分ではない。これに対して、上記第１の構成によれば、光電変換パネルの製造中においては、分断前はフォトダイオードを介して、光電変換パネルに帯電した電荷を通電することができるとともに、光電変換パネルの製造後（基板の分断後）においては、分断面から静電気が印加されにくい光電変換パネルを製造することができる。
第１の構成において、第２フォトダイオードを形成することは、第１フォトダイオードと同一の材料により第１フォトダイオードを形成する際に、第２フォトダイオードを形成することを含んでもよい（第２の構成）。
上記第２の構成によれば、第１フォトダイオードと第２フォトダイオードとを同一の工程において作成することができるので、光電変換パネルの製造工程数を削減することができる。
第１又は第２の構成において、光電変換パネルの製造方法は、第２フォトダイオードと逆並列に接続された第３フォトダイオードであって、第１配線と平面視で重なる第４部分と、第２配線と平面視で重なる第５部分と、第１配線及び第２配線が平面視で重ならない第６部分とを有する第３フォトダイオードを、さらに形成することを含んでもよい。分断することは、第３フォトダイオードの第６部分上において、第３フォトダイオード及び基板を分断することを含んでもよい（第３の構成）。
上記第３の構成によれば、第２フォトダイオードと第３フォトダイオードとにより、第１配線から第２配線に電流を流すことができるとともに、第２配線から第１配線に電流を流すことができる。これにより、光電変換パネルが正極に帯電した場合、及び、光電変換パネルが負極に帯電した場合のいずれでも、第２フォトダイオード及び第３フォトダイオードを介して、第２配線に放電することができる。
第３の構成において、第３フォトダイオードを形成することは、第２フォトダイオードと隣接するように第３フォトダイオードを形成することを含んでよい。分断することは、第２フォトダイオード及び第３フォトダイオードを同時に分断することを含んでもよい（第４の構成）。
上記第４の構成によれば、第２フォトダイオード及び第３フォトダイオードを１つの工程で分断することができるので、光電変換パネルの製造工程数を削減することができる。
第１～第４の構成のいずれか１つにおいて、第２フォトダイオードを形成することは、第３部分に平面視で重ならないで第１部分に平面視で重なる電極であって、第１配線と第２フォトダイオードとを接続する電極を形成することを含んでもよい（第５の構成）。
上記第５の構成によれば、第１配線と第２フォトダイオードとの間に電極が設けられる場合でも、当該電極が分断面に露出されない。この結果、第１配線と第２フォトダイオードとの間に電極が設けられる場合でも、分断面から静電気が印加されにくい光電変換パネルを製造することができる。
第１～第５の構成のいずれか１つにおいて、光電変換パネルの製造方法は、画素領域の外側の領域に、第１配線に接続された端子を、さらに形成することを含んでもよい。第２フォトダイオードを形成することは、端子に対して画素領域とは反対側に、第２フォトダイオードを形成することを含んでもよい（第６の構成）。
上記第６の構成によれば、トランジスタ又は第１フォトダイオードと端子とを接続する配線の一部を第１配線として利用することができる。
第７の構成に係るＸ線撮像パネルの製造方法は、基板上の画素領域にトランジスタを形成し、画素領域に、トランジスタに接続された第１フォトダイオードを形成し、画素領域の外側の領域に、第２フォトダイオードを形成し、トランジスタ又は第１フォトダイオードのいずれか一方と、第２フォトダイオードとを接続する第１配線であって、第２フォトダイオードの第１部分と平面視で重なる第１配線を形成し、第２フォトダイオードの第１部分とは平面視で重ならないで、第２フォトダイオードの第２部分と平面視で重なる第２配線を形成し、画素領域を覆うようにシンチレータを形成し、第２フォトダイオードの第１部分と第２フォトダイオードの第２部分との間の第３部分であって、第１配線及び第２配線が平面視で重ならない第３部分上において、第２フォトダイオード及び基板を分断する（第７の構成）。
上記第７の構成によれば、Ｘ線撮像パネルの分断面に第１配線及び第２配線が露出しない。この結果、基板を分断した後においても、分断面から静電気が印加されにくいＸ線撮像パネルを製造することができる。
第８の構成に係る光電変換パネルは、基板と、基板上の画素領域に形成されたトランジスタと、画素領域に形成されたフォトダイオードであって、トランジスタに接続されたフォトダイオードと、画素領域の外側の領域に形成された半導体層であって、フォトダイオードが形成された層と同一の層に形成された半導体層と、トランジスタ又はフォトダイオードのいずれか一方と、半導体層とを接続する第１配線であって、半導体層の第１部分と平面視で重なる第１配線と、を備え、半導体層の第１配線が平面視で重ならない部分は、基板の端面に露出している（第８の構成）。
第８の構成によれば、光電変換パネル（基板）の分断面（端面）に、第１配線が露出しない。これにより、分断面から静電気が印加されにくい光電変換パネルを構成することができる。
１、１ａ、２０１、２０１ａ…光電変換パネル、２…シンチレータ、１０…Ｘ線撮像パネル、１１…ゲート線、１２…データ線、１３…バイアス線、１４…フォトダイオード（画素領域Ｒ１に形成されたフォトダイオード）、１５…ＴＦＴ、３１…ゲート端子、３２…データ端子、３３…バイアス端子、４１、４２、１４１、１４２、２４１、３４１…フォトダイオード（額縁領域Ｒ２に形成されたフォトダイオード）、５１ａ、５１ｂ…第１配線、５２ａ、５２ｂ…第２配線

Claims (8)

  1. 基板上の画素領域にトランジスタを形成し、
    前記画素領域に、前記トランジスタに接続された第１フォトダイオードを形成し、
    前記画素領域の外側の領域に、第２フォトダイオードを形成し、
    前記トランジスタ又は前記第１フォトダイオードのいずれか一方と、前記第２フォトダイオードとを接続する第１配線であって、前記第２フォトダイオードの第１部分と平面視で重なる第１配線を形成し、
    前記第２フォトダイオードの前記第１部分とは平面視で重ならないで、前記第２フォトダイオードの第２部分と平面視で重なる第２配線を形成し、
    前記第２フォトダイオードの前記第１部分と前記第２フォトダイオードの前記第２部分との間の第３部分であって、前記第１配線及び前記第２配線が平面視で重ならない第３部分上において、前記第２フォトダイオード及び前記基板を分断する、光電変換パネルの製造方法。
  2. 前記第２フォトダイオードを形成することは、前記第１フォトダイオードと同一の材料により前記第１フォトダイオードを形成する際に、前記第２フォトダイオードを形成することを含む、請求項１に記載の光電変換パネルの製造方法。
  3. 前記第２フォトダイオードと逆並列に接続された第３フォトダイオードであって、前記第１配線と平面視で重なる第４部分と、前記第２配線と平面視で重なる第５部分と、前記第１配線及び前記第２配線が平面視で重ならない第６部分とを有する第３フォトダイオードを、さらに形成し、
    前記分断することは、前記第３フォトダイオードの前記第６部分上において、前記第３フォトダイオード及び前記基板を分断することを含む、請求項１または２に記載の光電変換パネルの製造方法。
  4. 前記第３フォトダイオードを形成することは、前記第２フォトダイオードと隣接するように前記第３フォトダイオードを形成することを含み、
    前記分断することは、前記第２フォトダイオード及び前記第３フォトダイオードを同時に分断することを含む、請求項３に記載の光電変換パネルの製造方法。
  5. 前記第２フォトダイオードを形成することは、前記第３部分に平面視で重ならないで前記第１部分に平面視で重なる電極であって、前記第１配線と前記第２フォトダイオードとを接続する電極を形成することを含む、請求項１または２に記載の光電変換パネルの製造方法。
  6. 前記画素領域の外側の領域に、前記第１配線に接続された端子を、さらに形成し、
    前記第２フォトダイオードを形成することは、前記端子に対して前記画素領域とは反対側に、前記第２フォトダイオードを形成することを含む、請求項１または２に記載の光電変換パネルの製造方法。
  7. 基板上の画素領域にトランジスタを形成し、
    前記画素領域に、前記トランジスタに接続された第１フォトダイオードを形成し、
    前記画素領域の外側の領域に、第２フォトダイオードを形成し、
    前記トランジスタ又は前記第１フォトダイオードのいずれか一方と、前記第２フォトダイオードとを接続する第１配線であって、前記第２フォトダイオードの第１部分と平面視で重なる第１配線を形成し、
    前記第２フォトダイオードの前記第１部分とは平面視で重ならないで、前記第２フォトダイオードの第２部分と平面視で重なる第２配線を形成し、
    前記画素領域を覆うようにシンチレータを形成し、
    前記第２フォトダイオードの前記第１部分と前記第２フォトダイオードの前記第２部分との間の第３部分であって、前記第１配線及び前記第２配線が平面視で重ならない第３部分上において、前記第２フォトダイオード及び前記基板を分断する、Ｘ線撮像パネルの製造方法。
  8. 基板と、
    前記基板上の画素領域に形成されたトランジスタと、
    前記画素領域に形成されたフォトダイオードであって、前記トランジスタに接続されたフォトダイオードと、
    前記画素領域の外側の領域に形成された半導体層であって、前記フォトダイオードが形成された層と同一の層に形成された半導体層と、
    前記トランジスタ又は前記フォトダイオードのいずれか一方と、前記半導体層とを接続する第１配線であって、前記半導体層の第１部分と平面視で重なる第１配線と、を備え、
    前記半導体層の前記第１配線が平面視で重ならない部分は、前記基板の端面に露出している、光電変換パネル。
JP2022165033A 2022-10-13 2022-10-13 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル Pending JP2024057986A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022165033A JP2024057986A (ja) 2022-10-13 2022-10-13 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル
US18/237,153 US20240128298A1 (en) 2022-10-13 2023-08-23 Manufacturing method of photoelectric conversion panel, manufacturing method of x-ray imaging panel, and photoelectric conversion panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022165033A JP2024057986A (ja) 2022-10-13 2022-10-13 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル

Publications (1)

Publication Number Publication Date
JP2024057986A true JP2024057986A (ja) 2024-04-25

Family

ID=90625598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022165033A Pending JP2024057986A (ja) 2022-10-13 2022-10-13 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル

Country Status (2)

Country Link
US (1) US20240128298A1 (ja)
JP (1) JP2024057986A (ja)

Also Published As

Publication number Publication date
US20240128298A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US9985061B2 (en) Light detection device with integrated photodiode and thin film transistor
WO2016195000A1 (ja) フォトセンサ基板
US9780140B2 (en) X-ray image sensor substrate
US10367009B2 (en) Active-matrix substrate
CN110364542B (zh) 有源矩阵基板和具备有源矩阵基板的x射线摄像面板
CN109427836B (zh) 阵列基板、x射线检测器、及用于制造该阵列基板的方法
CN110098209B (zh) 有源矩阵基板及包括该基板的x射线摄像面板
CN110783353B (zh) 摄像面板
CN107851667B (zh) 有源矩阵基板
CN110100311B (zh) 摄像面板及其制造方法
JP2024057986A (ja) 光電変換パネルの製造方法、ｘ線撮像パネルの製造方法、及び光電変換パネル
US10962660B2 (en) Active matrix substrate, and x-ray imaging panel
JP7443642B2 (ja) 光電変換パネル、及びｘ線パネル
US11984409B2 (en) Photoelectric conversion panel
US11784208B2 (en) Photoelectric conversion device and X-ray imaging device
US20220045019A1 (en) Photoelectric conversion panel
US11714203B2 (en) X-ray imaging panel and method for fabricating the same
US20220367544A1 (en) Photoelectric conversion panel
US20130207190A1 (en) Semiconductor device, and method for producing same
US20240027634A1 (en) Photoelectric conversion panel, x-ray imaging panel, and manufacturing method of photoelectric conversion panel
US20220293648A1 (en) Photoelectric conversion device and x-ray imaging device
US11366366B2 (en) Active matrix substrate and photoelectric imaging panel with the same
US20230232643A1 (en) Photoelectric conversion panel, x-ray imaging panel, and manufacturing method of photoelectric conversion panel
JP2019174468A (ja) 撮像パネル