JP4371679B2 - 半導体集積装置及びその製造方法 - Google Patents
半導体集積装置及びその製造方法 Download PDFInfo
- Publication number
- JP4371679B2 JP4371679B2 JP2003074819A JP2003074819A JP4371679B2 JP 4371679 B2 JP4371679 B2 JP 4371679B2 JP 2003074819 A JP2003074819 A JP 2003074819A JP 2003074819 A JP2003074819 A JP 2003074819A JP 4371679 B2 JP4371679 B2 JP 4371679B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- pad electrode
- resin layer
- integrated device
- acrylic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電極の腐食を抑制した半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積装置のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。特に、ＣＣＤ固体撮像素子の分野では、カメラの小型化の要求に応じてチップサイズパッケージが適用されたＣＣＤ固体撮像素子が広く用いられるようになっている。
【０００３】
図３は、チップサイズパッケージを採用した半導体集積装置の一例である。図３（ａ）及び（ｂ）は、それぞれチップサイズパッケージの半導体集積装置を表面側及び裏面側から投射した斜視図である。
【０００４】
表面上に半導体集積回路が構成された半導体基板１０は、絶縁樹脂１２を介して、上部支持基体１４及び下部支持基体１６によって挟み込まれるように封止されている。ＣＣＤ固体撮像素子のように半導体基板１０の表面に光を導く必要がある場合には、上部支持基体１４はガラスによって構成される。半導体基板１０からは外部配線１８が引き出され、下部支持基体１６の主面、すなわち、半導体集積装置の裏面に向けて配線される。一方、下部支持基体１６の主面には、ボール状端子２０が複数配置される。これら複数のボール状端子２０の各々に各外部配線１８が接続され、半導体基板１０の表面上の半導体集積回路と外部とのコンタクトを可能としている。
【０００５】
図４に、半導体集積装置をチップサイズパッケージとして形成する製造方法のフローを示す。また、図５に、チップサイズパッケージの半導体集積装置の断面構造を示す。
【０００６】
半導体基板１０の表面には、後に素子を分割する際のスクライブラインとなる境界を挟んで、複数の半導体集積回路２２が形成される。半導体基板１０の表面には絶縁膜２４が形成され、さらにスクライブラインを跨いでパッド電極２６が形成される。このパッド電極２６は、アルミニウム等の導電性の高い金属材料からなり、絶縁膜２４を貫通するように設けられたコンタクトホールを介して半導体集積回路２２の内部配線と電気的に接続される（Ｓ１０）。次に、絶縁膜２４及びパッド電極２６のスクライブラインの近傍を除く領域に表面保護膜としてアクリル樹脂層３０が積層される（Ｓ１２）。このとき、アクリル樹脂層３０は絶縁膜２４上からパッド電極２６の端部表面にかかるまで延伸して形成される。その後、アクリル樹脂層３０上には、エポキシ樹脂層３２が塗布され、上部支持基体１４が接着される。一方、半導体基板１０は下部支持基体１６側からスクライブラインに沿ってエッチングされ、半導体基板１０の裏面側にパッド電極２６が露出される。さらに、半導体基板１０の裏面にはエポキシ樹脂層３４が形成され、下部支持基体１６が接着される。下部支持基体１６の裏面の所定位置には、緩衝部材３６が形成される（Ｓ１４）。この緩衝部材３６は、ボール状端子２０に掛かる応力を和らげるクッションの役割を果たす。
【０００７】
次に、ダイシングソーを用いて、スクライブラインを中心線として下部支持基体１６側から切削を行い、逆Ｖ字型のノッチ（切り欠き溝）３８が形成される（Ｓ１６）。これによって、ノッチ３８の内部側面にパッド電極２６の端部４０が露出される。
【０００８】
その後、下部支持基体１６の外部表面及びノッチ３８の内面に金属膜を形成し、その金属膜がパッド電極２６から緩衝部材３６までの間を結ぶ外部配線１８としてパターニングされる（Ｓ１８）。さらに、保護膜４４及びボール状端子２０が形成され（Ｓ２０）、ダイシングソー等を用いてスクライブラインに沿って分断されることによってチップサイズにパッケージングされた半導体集積装置が完成する（Ｓ２２）。
【０００９】
【非特許文献１】
“PRODUCTS”、[online]、SHELLCASE社、［平成14年10月１日検索]、インターネット＜URL http://www.shellcase.com/pages/products-shellOP-process.asp＞
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のチップサイズパッケージの半導体集積装置の製造方法では、ステップＳ１６においてノッチ３８を形成する際に、ダイシングソーを用いてパッド電極２６を滑らかに切断することができず、パッド電極２６の端部４０近傍のパッド電極２６とエポキシ樹脂層３２との界面が剥離してしまう問題があった。この結果、端部４０からパッド電極２６が腐食する等の半導体集積装置の信頼性を低下させる問題も生じていた。
【００１１】
本発明は、上記従来技術の問題を鑑み、動作の信頼性を高めた半導体集積装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決できる本発明は、表面上に半導体集積回路が形成された半導体基板と、前記半導体集積回路の周囲に配置され、前記半導体集積回路の内部配線と接続されたパッド電極と、アクリル樹脂層を介して前記半導体基板に固着された支持基体とを含む半導体集積装置であって、前記アクリル樹脂層が前記パッド電極の端部まで延伸して配置されていることを特徴とする。
【００１３】
ここで、前記アクリル樹脂層は、互いに異なる材質からなる少なくとも２層のアクリル樹脂層が積層されてなることがより好適である。
【００１４】
また、上記課題を解決できる本発明の別の態様は、表面上に半導体集積回路が形成された半導体基板上に、当該半導体集積回路の内部配線と接続されるパッド電極を形成する第１の工程と、前記パッド電極の表面の少なくとも一部を含む領域にアクリル樹脂層を積層する第２の工程と、前記パッド電極及び前記アクリル樹脂層を含む領域を切削する第３の工程と、を含むことを特徴とする半導体集積装置の製造方法である。
【００１５】
ここで、前記第２の工程は、互いに異なる材質からなる少なくとも２層のアクリル樹脂層を積層することがより好適である。
【００１６】
【発明の実施の形態】
本発明の実施の形態における半導体集積装置について図１を参照して詳細に説明する。
【００１７】
図１は、本実施の形態におけるチップサイズパッケージを適用した半導体集積装置１００の断面図を示す。ここでは、半導体集積装置１００の各部の構成や膜厚等は説明を明確かつ簡単にできるように適切に強調して示している。
【００１８】
半導体基板１０の表面上には、半導体集積回路２２が形成されている。半導体集積回路２２にＣＣＤ固体撮像素子等の光電変換素子が含まれる場合には、半導体集積回路２２の表面領域にマイクロレンズやカラーフィルター等をさらに設けても良い。半導体基板１０上には絶縁膜２４が積層され、その絶縁膜２４を貫通するコンタクトホールを介して半導体集積回路２２の内部配線と接続されたパッド電極２６が形成されている。
【００１９】
絶縁膜２４及びパッド電極２６の表面上の一部には、半導体集積回路２２の表面を保護するためにアクリル樹脂層５０が積層されている。アクリル樹脂層５０は、パッド電極２６の外側端部まで延伸して形成されている。
【００２０】
さらに、半導体基板１０の表面側には、エポキシ樹脂層３２を介して、上部支持基体１４が固着される。エポキシ樹脂層３２は、半導体基板１０と上部支持基体１４との接着材として用いられている。また、半導体基板１０上に形成されている半導体集積回路２２がＣＣＤ固体撮像素子のように被写体からの光を必要とするものである場合には、上部支持基体１４はガラス等の光透過性が高い材料から構成することができる。一方、半導体基板１０の裏面側には、エポキシ樹脂層３４を介して、下部支持基体１６が固着される。
【００２１】
ここでは、上部支持基体１４及び下部支持基体１６と半導体基板１０との固着にエポキシ樹脂層３２，３４を用いたが、これに限られるものではなく、他の絶縁樹脂材料を用いても本実施の形態の効果を奏することができる。
【００２２】
パッド電極２６は、半導体集積回路２２から半導体集積装置１００の外部への引き出し配線となる。パッド電極２６の端部は半導体基板１０の側面に露出され、半導体集積装置１００の裏面に形成された緩衝部材３６まで外部配線１８によって延伸され、緩衝部材３６上に設けられたボール状端子２０と外部配線１８を介して接続されている。さらに、下部支持基体１６の裏面側の所定位置には緩衝部材３６が配設され、その緩衝部材３６上にボール状端子２０が形成されている。ボール状端子２０を除く領域は、外部配線１８の腐食等を防ぐための保護膜４４によって被覆されている。
【００２３】
このように、パッド電極２６と外部配線１８との接続点となるパッド電極２６の端部領域までアクリル樹脂層５０が延伸して形成されていることによって、パッド電極２６の腐食を防ぐことができる。
【００２４】
また、アクリル樹脂層５０は、必要に応じて２層以上に積層することも好適である。例えば、第一層目は濡れ性が高く下地の凹凸を滑らかにするアクリル樹脂材料を用い、第二層目は第一層目よりもガス透過性が低く、硬化収縮が小さいアクリル樹脂材料を用いることが好適である。また、アクリル樹脂層５０の膜厚は１μｍ以上１０μｍ以下にすることが好適である。これによって、さらに積層されるエポキシ樹脂層３２と上部支持基体１４との剥離を同時に防ぐことができる利点がある。
【００２５】
次に、本発明の実施の形態における半導体集積装置の製造方法について図２を参照して詳細に説明する。図２には、多数の半導体集積回路を半導体基板（半導体ウェハ）上に形成し、最終的にスクライブラインに沿って分断することによってチップサイズパッケージに封止された半導体集積装置を形成する工程を示している。ここでは、説明を明確かつ簡単に行うために、２つの隣り合う半導体集積回路の境界付近を拡大した断面模式図で各工程を示している。
【００２６】
ステップＳ３０では、半導体基板１０の表面領域に半導体集積回路２２が形成される。半導体基板１０としてはシリコン基板を用いることができ、半導体集積回路２２は既存のプレーナ技術等を用いて形成することができる。さらに、半導体基板１０の表面上には絶縁膜２４が形成される。絶縁膜２４は、例えば、シリコン酸化膜とすることができる。フォトリソグラフィ技術等を用いて、絶縁膜２４の所定の箇所に絶縁膜２４を貫通するコンタクトホールが形成され、半導体集積回路２２の内部配線と接続されるように導電性の電極がパッド電極２６として形成される。パッド電極２６は、隣り合う半導体集積回路２２の境界（スクライブライン）を跨いで形成される。パッド電極２６の材料としては、アルミニウムや銅等の導電性が高い金属材料を用いることが好適である。
【００２７】
ここで、半導体集積回路２２にＣＣＤ固体撮像素子の撮像部（図示しない）等の光学素子が含まれる場合には、半導体集積回路２２にマイクロレンズアレイやカラーフィルター層を設けても良い。
【００２８】
ステップＳ３２では、絶縁膜２４からパッド電極２６にかけてアクリル樹脂層５０が積層される。このとき、図に示すように、後のステップＳ３６での切削領域（図中、破線で示す領域）まで延伸してアクリル樹脂層５０を形成する。このとき、パッド電極２６全体を覆うようにアクリル樹脂層５０を形成しても良い。アクリル樹脂層５０は、既存のフォトリソグラフィ技術やエッチング技術を組み合わせてパターニングすることができる。
【００２９】
ステップＳ３４では、アクリル樹脂層５０上にエポキシ樹脂層３２が塗布され、上部支持基体１４が接着される。一方、半導体基板１０は下部側からスクライブラインに沿ってエッチングされ、半導体基板１０の裏面側にパッド電極２６が露出される。
【００３０】
例えば、半導体基板１０としてシリコン基板が用いられている場合には、フッ化水素酸、酢酸等の混合溶液を用いた化学的エッチングによってエッチングを行うことができる。また、化学的エッチングを用いる前に、機械的研磨を用いて半導体基板１０の厚さを薄くしておくことも好適である。
【００３１】
エッチングされた半導体基板１０の裏面にはエポキシ樹脂層３４が形成され、下部支持基体１６が接着される。下部支持基体１６の主面、すなわち、半導体集積装置の裏面側の所定位置には緩衝部材３６が形成される。この緩衝部材３６上には後にボール状端子２０が形成され、緩衝部材３６はボール状端子２０に掛かる応力を和らげるクッションの役割を果たす。
【００３２】
ステップＳ３６では、ダイシングソー等の切削手段を用いて、スクライブラインを中心線として下部支持基体１６側から切削が行われる。下部支持基体１６、エポキシ樹脂層３４、パッド電極２６、アクリル樹脂層５０、エポキシ樹脂層３２及び上部支持基体１４を切削することによって逆Ｖ字型のノッチ（切り欠き溝）３８が形成される。そのノッチ３８の内部側面にはパッド電極２６の端部４０が露出される。
【００３３】
なお、ステップＳ３０において、スクライブラインを介して所望の間隔を有するように一対のパッド電極を用意しておき、本ステップＳ３６では、一対のパッド電極の端部が露出するように切削するものであっても良い。
【００３４】
ステップＳ３８では、下部支持基体１６の外部表面及びノッチ３８の内面に金属膜が形成され、その金属膜がパッド電極２６と緩衝部材３６までのコンタクトを取るための外部配線１８（図３を参照）としてパターニングされる。パターニングには、既存のフォトリソグラフィ技術やエッチング技術を用いることができる。
【００３５】
ステップＳ４０では、下部支持基体１６の裏面において緩衝部材３６が形成された位置にボール状端子２０が形成される。さらに、下部支持基体１６の側面及び裏面のボール状端子２０を除く領域に保護膜４４が形成される。保護膜４４としてはＥＶＡ材などの有機材料を用いることができる。また、ボール状端子２０は、ハンダ材を緩衝部材３６が設けられた領域に設置し、加熱によるリフローを行うことで形成することができる。
【００３６】
ステップＳ４２では、ダイシングソー等を用いてスクライブラインに沿って分断することによって、本実施の形態における半導体集積装置が完成する。
【００３７】
以上のように、本実施の形態の半導体集積装置の製造工程では、ノッチ３８が切削形成される領域までアクリル樹脂層５０が延伸して形成されているため、切削時にパッド電極２６の端部４０において剥離を生じない。したがって、剥離による隙間からパッド電極２６の腐食が進行することを防止することができる。
【００３８】
なお、本発明の適用範囲は本実施の形態に限られるものではない。アクリル樹脂層及びパッド電極との積層関係を保つ限りにおいて、本発明の効果を奏することができる。
【００３９】
【発明の効果】
本発明によれば、パッド電極の腐食を効果的に防ぐことができる。これによって、半導体集積装置の動作の信頼性を高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体集積装置の断面構造を示す図である。
【図２】 本発明の実施の形態における半導体集積装置の製造方法のフロー図である。
【図３】 チップサイズパッケージが適用された半導体集積装置の概観を示す図である。
【図４】 従来の半導体集積装置の製造方法のフロー図である。
【図５】 従来の半導体集積装置の断面構造を示す図である。
【符号の説明】
１０ 半導体基板、１２ 絶縁樹脂、１４ 上部支持基体、１６ 下部支持基体、１８ 外部配線、２０ ボール状端子、２２ 半導体集積回路、２４ 絶縁膜、２６ パッド電極、３０ アクリル樹脂層、３２，３４ エポキシ樹脂層、３６ 緩衝部材、３８ ノッチ、４０ パッド電極の端部、４４ 保護膜、５０アクリル樹脂層、１００ 半導体集積装置。
【発明の属する技術分野】
本発明は、電極の腐食を抑制した半導体集積装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積装置のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。特に、ＣＣＤ固体撮像素子の分野では、カメラの小型化の要求に応じてチップサイズパッケージが適用されたＣＣＤ固体撮像素子が広く用いられるようになっている。
【０００３】
図３は、チップサイズパッケージを採用した半導体集積装置の一例である。図３（ａ）及び（ｂ）は、それぞれチップサイズパッケージの半導体集積装置を表面側及び裏面側から投射した斜視図である。
【０００４】
表面上に半導体集積回路が構成された半導体基板１０は、絶縁樹脂１２を介して、上部支持基体１４及び下部支持基体１６によって挟み込まれるように封止されている。ＣＣＤ固体撮像素子のように半導体基板１０の表面に光を導く必要がある場合には、上部支持基体１４はガラスによって構成される。半導体基板１０からは外部配線１８が引き出され、下部支持基体１６の主面、すなわち、半導体集積装置の裏面に向けて配線される。一方、下部支持基体１６の主面には、ボール状端子２０が複数配置される。これら複数のボール状端子２０の各々に各外部配線１８が接続され、半導体基板１０の表面上の半導体集積回路と外部とのコンタクトを可能としている。
【０００５】
図４に、半導体集積装置をチップサイズパッケージとして形成する製造方法のフローを示す。また、図５に、チップサイズパッケージの半導体集積装置の断面構造を示す。
【０００６】
半導体基板１０の表面には、後に素子を分割する際のスクライブラインとなる境界を挟んで、複数の半導体集積回路２２が形成される。半導体基板１０の表面には絶縁膜２４が形成され、さらにスクライブラインを跨いでパッド電極２６が形成される。このパッド電極２６は、アルミニウム等の導電性の高い金属材料からなり、絶縁膜２４を貫通するように設けられたコンタクトホールを介して半導体集積回路２２の内部配線と電気的に接続される（Ｓ１０）。次に、絶縁膜２４及びパッド電極２６のスクライブラインの近傍を除く領域に表面保護膜としてアクリル樹脂層３０が積層される（Ｓ１２）。このとき、アクリル樹脂層３０は絶縁膜２４上からパッド電極２６の端部表面にかかるまで延伸して形成される。その後、アクリル樹脂層３０上には、エポキシ樹脂層３２が塗布され、上部支持基体１４が接着される。一方、半導体基板１０は下部支持基体１６側からスクライブラインに沿ってエッチングされ、半導体基板１０の裏面側にパッド電極２６が露出される。さらに、半導体基板１０の裏面にはエポキシ樹脂層３４が形成され、下部支持基体１６が接着される。下部支持基体１６の裏面の所定位置には、緩衝部材３６が形成される（Ｓ１４）。この緩衝部材３６は、ボール状端子２０に掛かる応力を和らげるクッションの役割を果たす。
【０００７】
次に、ダイシングソーを用いて、スクライブラインを中心線として下部支持基体１６側から切削を行い、逆Ｖ字型のノッチ（切り欠き溝）３８が形成される（Ｓ１６）。これによって、ノッチ３８の内部側面にパッド電極２６の端部４０が露出される。
【０００８】
その後、下部支持基体１６の外部表面及びノッチ３８の内面に金属膜を形成し、その金属膜がパッド電極２６から緩衝部材３６までの間を結ぶ外部配線１８としてパターニングされる（Ｓ１８）。さらに、保護膜４４及びボール状端子２０が形成され（Ｓ２０）、ダイシングソー等を用いてスクライブラインに沿って分断されることによってチップサイズにパッケージングされた半導体集積装置が完成する（Ｓ２２）。
【０００９】
【非特許文献１】
“PRODUCTS”、[online]、SHELLCASE社、［平成14年10月１日検索]、インターネット＜URL http://www.shellcase.com/pages/products-shellOP-process.asp＞
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のチップサイズパッケージの半導体集積装置の製造方法では、ステップＳ１６においてノッチ３８を形成する際に、ダイシングソーを用いてパッド電極２６を滑らかに切断することができず、パッド電極２６の端部４０近傍のパッド電極２６とエポキシ樹脂層３２との界面が剥離してしまう問題があった。この結果、端部４０からパッド電極２６が腐食する等の半導体集積装置の信頼性を低下させる問題も生じていた。
【００１１】
本発明は、上記従来技術の問題を鑑み、動作の信頼性を高めた半導体集積装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決できる本発明は、表面上に半導体集積回路が形成された半導体基板と、前記半導体集積回路の周囲に配置され、前記半導体集積回路の内部配線と接続されたパッド電極と、アクリル樹脂層を介して前記半導体基板に固着された支持基体とを含む半導体集積装置であって、前記アクリル樹脂層が前記パッド電極の端部まで延伸して配置されていることを特徴とする。
【００１３】
ここで、前記アクリル樹脂層は、互いに異なる材質からなる少なくとも２層のアクリル樹脂層が積層されてなることがより好適である。
【００１４】
また、上記課題を解決できる本発明の別の態様は、表面上に半導体集積回路が形成された半導体基板上に、当該半導体集積回路の内部配線と接続されるパッド電極を形成する第１の工程と、前記パッド電極の表面の少なくとも一部を含む領域にアクリル樹脂層を積層する第２の工程と、前記パッド電極及び前記アクリル樹脂層を含む領域を切削する第３の工程と、を含むことを特徴とする半導体集積装置の製造方法である。
【００１５】
ここで、前記第２の工程は、互いに異なる材質からなる少なくとも２層のアクリル樹脂層を積層することがより好適である。
【００１６】
【発明の実施の形態】
本発明の実施の形態における半導体集積装置について図１を参照して詳細に説明する。
【００１７】
図１は、本実施の形態におけるチップサイズパッケージを適用した半導体集積装置１００の断面図を示す。ここでは、半導体集積装置１００の各部の構成や膜厚等は説明を明確かつ簡単にできるように適切に強調して示している。
【００１８】
半導体基板１０の表面上には、半導体集積回路２２が形成されている。半導体集積回路２２にＣＣＤ固体撮像素子等の光電変換素子が含まれる場合には、半導体集積回路２２の表面領域にマイクロレンズやカラーフィルター等をさらに設けても良い。半導体基板１０上には絶縁膜２４が積層され、その絶縁膜２４を貫通するコンタクトホールを介して半導体集積回路２２の内部配線と接続されたパッド電極２６が形成されている。
【００１９】
絶縁膜２４及びパッド電極２６の表面上の一部には、半導体集積回路２２の表面を保護するためにアクリル樹脂層５０が積層されている。アクリル樹脂層５０は、パッド電極２６の外側端部まで延伸して形成されている。
【００２０】
さらに、半導体基板１０の表面側には、エポキシ樹脂層３２を介して、上部支持基体１４が固着される。エポキシ樹脂層３２は、半導体基板１０と上部支持基体１４との接着材として用いられている。また、半導体基板１０上に形成されている半導体集積回路２２がＣＣＤ固体撮像素子のように被写体からの光を必要とするものである場合には、上部支持基体１４はガラス等の光透過性が高い材料から構成することができる。一方、半導体基板１０の裏面側には、エポキシ樹脂層３４を介して、下部支持基体１６が固着される。
【００２１】
ここでは、上部支持基体１４及び下部支持基体１６と半導体基板１０との固着にエポキシ樹脂層３２，３４を用いたが、これに限られるものではなく、他の絶縁樹脂材料を用いても本実施の形態の効果を奏することができる。
【００２２】
パッド電極２６は、半導体集積回路２２から半導体集積装置１００の外部への引き出し配線となる。パッド電極２６の端部は半導体基板１０の側面に露出され、半導体集積装置１００の裏面に形成された緩衝部材３６まで外部配線１８によって延伸され、緩衝部材３６上に設けられたボール状端子２０と外部配線１８を介して接続されている。さらに、下部支持基体１６の裏面側の所定位置には緩衝部材３６が配設され、その緩衝部材３６上にボール状端子２０が形成されている。ボール状端子２０を除く領域は、外部配線１８の腐食等を防ぐための保護膜４４によって被覆されている。
【００２３】
このように、パッド電極２６と外部配線１８との接続点となるパッド電極２６の端部領域までアクリル樹脂層５０が延伸して形成されていることによって、パッド電極２６の腐食を防ぐことができる。
【００２４】
また、アクリル樹脂層５０は、必要に応じて２層以上に積層することも好適である。例えば、第一層目は濡れ性が高く下地の凹凸を滑らかにするアクリル樹脂材料を用い、第二層目は第一層目よりもガス透過性が低く、硬化収縮が小さいアクリル樹脂材料を用いることが好適である。また、アクリル樹脂層５０の膜厚は１μｍ以上１０μｍ以下にすることが好適である。これによって、さらに積層されるエポキシ樹脂層３２と上部支持基体１４との剥離を同時に防ぐことができる利点がある。
【００２５】
次に、本発明の実施の形態における半導体集積装置の製造方法について図２を参照して詳細に説明する。図２には、多数の半導体集積回路を半導体基板（半導体ウェハ）上に形成し、最終的にスクライブラインに沿って分断することによってチップサイズパッケージに封止された半導体集積装置を形成する工程を示している。ここでは、説明を明確かつ簡単に行うために、２つの隣り合う半導体集積回路の境界付近を拡大した断面模式図で各工程を示している。
【００２６】
ステップＳ３０では、半導体基板１０の表面領域に半導体集積回路２２が形成される。半導体基板１０としてはシリコン基板を用いることができ、半導体集積回路２２は既存のプレーナ技術等を用いて形成することができる。さらに、半導体基板１０の表面上には絶縁膜２４が形成される。絶縁膜２４は、例えば、シリコン酸化膜とすることができる。フォトリソグラフィ技術等を用いて、絶縁膜２４の所定の箇所に絶縁膜２４を貫通するコンタクトホールが形成され、半導体集積回路２２の内部配線と接続されるように導電性の電極がパッド電極２６として形成される。パッド電極２６は、隣り合う半導体集積回路２２の境界（スクライブライン）を跨いで形成される。パッド電極２６の材料としては、アルミニウムや銅等の導電性が高い金属材料を用いることが好適である。
【００２７】
ここで、半導体集積回路２２にＣＣＤ固体撮像素子の撮像部（図示しない）等の光学素子が含まれる場合には、半導体集積回路２２にマイクロレンズアレイやカラーフィルター層を設けても良い。
【００２８】
ステップＳ３２では、絶縁膜２４からパッド電極２６にかけてアクリル樹脂層５０が積層される。このとき、図に示すように、後のステップＳ３６での切削領域（図中、破線で示す領域）まで延伸してアクリル樹脂層５０を形成する。このとき、パッド電極２６全体を覆うようにアクリル樹脂層５０を形成しても良い。アクリル樹脂層５０は、既存のフォトリソグラフィ技術やエッチング技術を組み合わせてパターニングすることができる。
【００２９】
ステップＳ３４では、アクリル樹脂層５０上にエポキシ樹脂層３２が塗布され、上部支持基体１４が接着される。一方、半導体基板１０は下部側からスクライブラインに沿ってエッチングされ、半導体基板１０の裏面側にパッド電極２６が露出される。
【００３０】
例えば、半導体基板１０としてシリコン基板が用いられている場合には、フッ化水素酸、酢酸等の混合溶液を用いた化学的エッチングによってエッチングを行うことができる。また、化学的エッチングを用いる前に、機械的研磨を用いて半導体基板１０の厚さを薄くしておくことも好適である。
【００３１】
エッチングされた半導体基板１０の裏面にはエポキシ樹脂層３４が形成され、下部支持基体１６が接着される。下部支持基体１６の主面、すなわち、半導体集積装置の裏面側の所定位置には緩衝部材３６が形成される。この緩衝部材３６上には後にボール状端子２０が形成され、緩衝部材３６はボール状端子２０に掛かる応力を和らげるクッションの役割を果たす。
【００３２】
ステップＳ３６では、ダイシングソー等の切削手段を用いて、スクライブラインを中心線として下部支持基体１６側から切削が行われる。下部支持基体１６、エポキシ樹脂層３４、パッド電極２６、アクリル樹脂層５０、エポキシ樹脂層３２及び上部支持基体１４を切削することによって逆Ｖ字型のノッチ（切り欠き溝）３８が形成される。そのノッチ３８の内部側面にはパッド電極２６の端部４０が露出される。
【００３３】
なお、ステップＳ３０において、スクライブラインを介して所望の間隔を有するように一対のパッド電極を用意しておき、本ステップＳ３６では、一対のパッド電極の端部が露出するように切削するものであっても良い。
【００３４】
ステップＳ３８では、下部支持基体１６の外部表面及びノッチ３８の内面に金属膜が形成され、その金属膜がパッド電極２６と緩衝部材３６までのコンタクトを取るための外部配線１８（図３を参照）としてパターニングされる。パターニングには、既存のフォトリソグラフィ技術やエッチング技術を用いることができる。
【００３５】
ステップＳ４０では、下部支持基体１６の裏面において緩衝部材３６が形成された位置にボール状端子２０が形成される。さらに、下部支持基体１６の側面及び裏面のボール状端子２０を除く領域に保護膜４４が形成される。保護膜４４としてはＥＶＡ材などの有機材料を用いることができる。また、ボール状端子２０は、ハンダ材を緩衝部材３６が設けられた領域に設置し、加熱によるリフローを行うことで形成することができる。
【００３６】
ステップＳ４２では、ダイシングソー等を用いてスクライブラインに沿って分断することによって、本実施の形態における半導体集積装置が完成する。
【００３７】
以上のように、本実施の形態の半導体集積装置の製造工程では、ノッチ３８が切削形成される領域までアクリル樹脂層５０が延伸して形成されているため、切削時にパッド電極２６の端部４０において剥離を生じない。したがって、剥離による隙間からパッド電極２６の腐食が進行することを防止することができる。
【００３８】
なお、本発明の適用範囲は本実施の形態に限られるものではない。アクリル樹脂層及びパッド電極との積層関係を保つ限りにおいて、本発明の効果を奏することができる。
【００３９】
【発明の効果】
本発明によれば、パッド電極の腐食を効果的に防ぐことができる。これによって、半導体集積装置の動作の信頼性を高めることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における半導体集積装置の断面構造を示す図である。
【図２】 本発明の実施の形態における半導体集積装置の製造方法のフロー図である。
【図３】 チップサイズパッケージが適用された半導体集積装置の概観を示す図である。
【図４】 従来の半導体集積装置の製造方法のフロー図である。
【図５】 従来の半導体集積装置の断面構造を示す図である。
【符号の説明】
１０ 半導体基板、１２ 絶縁樹脂、１４ 上部支持基体、１６ 下部支持基体、１８ 外部配線、２０ ボール状端子、２２ 半導体集積回路、２４ 絶縁膜、２６ パッド電極、３０ アクリル樹脂層、３２，３４ エポキシ樹脂層、３６ 緩衝部材、３８ ノッチ、４０ パッド電極の端部、４４ 保護膜、５０アクリル樹脂層、１００ 半導体集積装置。
Claims (2)
- 表面上に半導体集積回路が形成された半導体基板上に、当該半導体集積回路の内部配線と接続されるパッド電極を形成する第１の工程と、
前記パッド電極の表面の少なくとも一部を含む領域にアクリル樹脂層を積層する第２の工程と、
前記パッド電極及び前記アクリル樹脂層を含む領域を切削する第３の工程と、
を含むことを特徴とする半導体集積装置の製造方法。 - 請求項１に記載の半導体集積装置の製造方法において、
前記第２の工程は、互いに異なる材質からなる少なくとも２層のアクリル樹脂層を積層することを特徴とする半導体集積装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074819A JP4371679B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体集積装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074819A JP4371679B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体集積装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281963A JP2004281963A (ja) | 2004-10-07 |
| JP4371679B2 true JP4371679B2 (ja) | 2009-11-25 |
Family
ID=33290295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074819A Expired - Fee Related JP4371679B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体集積装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4371679B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200737506A (en) | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
| WO2008018524A1 (en) | 2006-08-11 | 2008-02-14 | Sanyo Electric Co., Ltd. | Semiconductor device and its manufacturing method |
| JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
-
2003
- 2003-03-19 JP JP2003074819A patent/JP4371679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281963A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP4722702B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US7923798B2 (en) | Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module | |
| TWI237897B (en) | Method for making solid imaging element | |
| US20090059055A1 (en) | Optical device and method for fabricating the same | |
| JP4660259B2 (ja) | 半導体装置の製造方法 | |
| US7745834B2 (en) | Semiconductor image sensor and method for fabricating the same | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| JP2004319758A (ja) | 光デバイス、光モジュール、半導体装置及びその製造方法並びに電子機器 | |
| JP2009277883A (ja) | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 | |
| JP2004088082A (ja) | 固体撮像装置およびその製造方法 | |
| JP2006093367A (ja) | 半導体装置の製造方法 | |
| JP5970747B2 (ja) | 半導体装置 | |
| JP2010186947A (ja) | 固体撮像装置 | |
| TW201802969A (zh) | 晶片封裝體及其製作方法 | |
| JP2005332917A (ja) | 光電変換装置及びその製造方法 | |
| JP2017204619A (ja) | モジュール、その製造方法および電子機器 | |
| JP2010166004A (ja) | 半導体装置及びその製造方法 | |
| JP4371679B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2004281962A (ja) | 半導体集積装置及びその製造方法 | |
| US20070035016A1 (en) | Semiconductor device | |
| JP2019140343A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004273954A (ja) | 半導体集積装置の製造方法 | |
| JP2004281961A (ja) | 固体撮像素子及びその製造方法 | |
| JP5129013B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |