JP2004273954A - 半導体集積装置の製造方法 - Google Patents
半導体集積装置の製造方法 Download PDFInfo
- Publication number
- JP2004273954A JP2004273954A JP2003065712A JP2003065712A JP2004273954A JP 2004273954 A JP2004273954 A JP 2004273954A JP 2003065712 A JP2003065712 A JP 2003065712A JP 2003065712 A JP2003065712 A JP 2003065712A JP 2004273954 A JP2004273954 A JP 2004273954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- support base
- semiconductor substrate
- integrated device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Die Bonding (AREA)
Abstract
【課題】半導体集積装置の製造過程における表面の汚染及び損傷を低減する。
【解決手段】半導体基板10の表面に半導体集積回路22を形成するステップS30と、半導体基板10の表面に樹脂層12を設け、樹脂層12を介して半導体基板10に上部支持基体14を固着するステップS32と、半導体基板10の裏面に樹脂層12を設け、樹脂層12を介して半導体基板10に下部支持基体16を固着するステップS36と、下部支持基体16の外表面にハンダバンプを形成するステップS44とを含み、ステップS44の前に、上部支持基体14の外表面に保護テープ50を貼付するステップS34を有する半導体集積装置の製造方法によって上記課題を解決できる。
【選択図】 図1
【解決手段】半導体基板10の表面に半導体集積回路22を形成するステップS30と、半導体基板10の表面に樹脂層12を設け、樹脂層12を介して半導体基板10に上部支持基体14を固着するステップS32と、半導体基板10の裏面に樹脂層12を設け、樹脂層12を介して半導体基板10に下部支持基体16を固着するステップS36と、下部支持基体16の外表面にハンダバンプを形成するステップS44とを含み、ステップS44の前に、上部支持基体14の外表面に保護テープ50を貼付するステップS34を有する半導体集積装置の製造方法によって上記課題を解決できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、表面の汚染及び損傷を低減する半導体集積装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積装置のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。特に、CCD固体撮像素子の分野では、カメラの小型化の要求に応じてチップサイズパッケージが適用されたCCD固体撮像素子が広く用いられるようになっている。
【0003】
図3は、チップサイズパッケージを採用した半導体集積装置の一例である。図3(a)及び(b)は、それぞれチップサイズパッケージの半導体集積装置を表面側及び裏面側から投射した斜視図である。
【0004】
表面上に半導体集積回路が構成された半導体基板10は、絶縁樹脂12を介して、上部支持基体14及び下部支持基体16によって挟み込まれるように封止されている。半導体集積回路にCCD固体撮像素子のような光電変換素子が含まれる場合には、半導体基板10の表面に光を導く必要があるため、上部支持基体14としては光透過性が高く、取り扱いが容易なガラスが広く用いられている。
【0005】
下部支持基体16の主面には、ボール状端子20が複数配置される。半導体基板10表面上の半導体集積回路からは外部配線18が引き出され、これらの複数のボール状端子20と外部配線18とを接続することによって、外部から半導体集積回路へのコンタクトを可能としている。
【0006】
図4に、チップサイズパッケージの半導体集積装置の断面構造を示す。また、図5に、半導体集積装置をチップサイズパッケージとして形成する製造方法のフローを示す。以下に、チップサイズパッケージの半導体集積装置の製造工程及び断面構造について説明する。
【0007】
半導体基板10の表面には、複数の半導体集積回路22が形成される。半導体基板10を後に分割する際のスクライブラインを想定し、そのスクライブラインを挟んで隣接する半導体集積回路22が形成される。また、半導体基板10の表面には絶縁膜24が形成され、この絶縁膜24を介して、スクライブラインを跨ぐようにパッド電極26が形成される。このとき、絶縁膜24を貫通するコンタクトホールを介して、パッド電極26と半導体集積回路22とが電気的に接続される(S10)。次に、半導体基板10の表面上に樹脂層12が塗布され、上部支持基体14が接着される(S12)。一方、半導体基板10は下部支持基体16側からスクライブラインに沿ってエッチングされ、半導体基板10の裏面側にパッド電極26の一部が露出される。半導体基板10の裏面には樹脂層12が塗布され、下部支持基体16が接着される。下部支持基体16の外表面、すなわち半導体集積装置の裏面の所定位置に緩衝部材36が形成される(S14)。この緩衝部材36は、ボール状端子20に掛かる応力を和らげるクッションの役割を果たす。
【0008】
次に、ダイシングソーを用いて、スクライブラインを中心線として下部支持基体16側から切削を行い、逆V字型のノッチ(切り欠き溝)38が形成される(S16)。これによって、ノッチ38の内部側面にパッド電極26の端部40が露出される。
【0009】
その後、下部支持基体16の外表面及びノッチ38の内面に金属膜を形成し、その金属膜がパッド電極26から緩衝部材36までの間を結ぶ外部配線18としてパターニングされる(S18)。さらに、緩衝部材36の中央領域を除いて保護膜44が形成される(S20)。その後、下部支持基体16の外表面には、ペースト状のハンダが塗布され、そのハンダをリフローすることによって緩衝部材36の中央部にボール状端子20が形成される(S22)。
【0010】
最後に、ダイシングソー等を用いてスクライブラインに沿って分断することによって、チップサイズにパッケージングされた半導体集積装置が完成する(S24)。
【0011】
【非特許文献1】
“PRODUCTS”、[online]、SHELLCASE社、[平成14年10月1日検索]、インターネット<URL http://www.shellcase.com/pages/products−shellOP−process.asp>
【0012】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体集積装置の製造方法では、上部支持基体14を半導体基板10に固着した後の工程が多いため、製造過程において上部支持基体14の外表面、すなわち半導体集積装置の表面が汚染される問題があった。また、製造中に上部支持基体14の外表面に傷が入る問題もあった。
【0013】
特に、CCD固体撮像素子のように、半導体集積回路22に光電変換素子を含む場合には、上部支持基体14としてガラスが用いられることが多く、製造工程に汚染や傷が発生すると光の透過性が低下する問題を生じていた。
【0014】
本発明は、上記従来技術の問題を鑑み、表面の汚染及び損傷を低減し、機能を十分に発揮することができる半導体集積装置の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決できる本発明は、表面上に半導体集積回路が形成された半導体基板と、樹脂層を介して前記半導体基板と固着された上部支持基体と、を含む半導体集積装置の製造方法であって、前記上部支持基体の外表面に保護テープを貼付する工程を含むことを特徴とする半導体集積装置の製造方法である。
【0016】
より具体的な態様は、半導体基板の表面に半導体集積回路を形成する第1の工程と、前記半導体基板の表面に樹脂層を設け、当該樹脂層を介して前記半導体基板に上部支持基体を固着する第2の工程と、前記半導体基板の裏面に樹脂層を設け、当該樹脂層を介して前記半導体基板に下部支持基体を固着する第3の工程と、前記下部支持基体の外表面にハンダバンプを形成する第4の工程とを含み、前記第4の工程の前に、前記上部支持基体の外表面に保護テープを貼付する工程を有することを特徴とする。
【0017】
ここで、前記上部支持基体は、少なくともその一部がガラスから構成される場合に本発明の効果が顕著に発揮される。さらに、前記半導体集積回路は、前記上部支持基体を透過した光を光電変換する光電変換素子を含む場合により効果が顕著となる。
【0018】
上記本発明の半導体集積装置の製造方法において、前記保護テープは130℃以上の耐熱性を有することが好適である。
【0019】
【発明の実施の形態】
本発明の実施の形態における半導体集積装置の製造方法について、図1を参照して詳細に説明を行う。
【0020】
図1には、多数の半導体集積回路を半導体基板(半導体ウェハ)上に並置して形成し、最終的にスクライブラインに沿って分断することでチップサイズパッケージに封止された半導体集積装置を形成する工程を示している。ここでは、説明を明確かつ簡単に行うために、2つの隣り合う半導体集積回路の境界付近を拡大した断面模式図で製造方法の各工程を示している。
【0021】
ステップS30では、シリコン基板等の半導体基板10の表面領域に既存の半導体プロセスを用いて半導体集積回路22が形成される。半導体基板10を後に分割する際のスクライブラインを想定し、そのスクライブラインを挟んで隣接する半導体集積回路22が形成される。さらに、半導体基板10の表面上に絶縁膜24を形成する。絶縁膜24は、例えば、シリコン酸化膜とすることができる。フォトリソグラフィ技術等を用いて、絶縁膜24の所定の箇所に絶縁膜24を貫通するコンタクトホールが形成され、半導体集積回路22の内部配線と接続されるようにパッド電極26が形成される。パッド電極26は、隣り合う半導体集積回路22の境界を跨いで形成される。
【0022】
ここで、半導体集積回路22に光電変換素子が含まれる場合には、半導体集積回路22上にマイクロレンズアレイやカラーフィルター層をさらに形成しても良い。
【0023】
ステップS32では、半導体基板10の表面上に樹脂層12が塗布され、上部支持基体14が接着される。樹脂層12としては、例えば、アクリル樹脂やエポキシ樹脂の少なくとも一方を用いることが好適である。また、CCD固体撮像素子のように、半導体集積回路22に光学素子が含まれる場合には、上部支持基体14として光透過性の高い材料、例えば、ガラス基体を用いることが好適である。
【0024】
ステップS34では、上部支持基体14の外表面、すなわち半導体集積装置の表面に耐熱性の保護テープ50が貼付される。保護テープ50は、図2に示すように、上部支持基体14の外表面全体を覆うように貼付することが好適である。
【0025】
このとき、後のボール状端子の形成におけるハンダ材料のリフロー処理に耐えられる保護テープ50を用いることが好ましい。例えば、Sn−Ag系のハンダ材料はリフロー温度が220℃程度であるので、耐熱温度が220℃以上の保護テープ50を用いることが好適である。また、Sn−Bi−Ag系のハンダ材料はリフロー温度が130℃程度であるので、耐熱温度が130℃以上の保護テープ50を用いることが好適である。このような、保護テープ50としてはポリイミドを主材料とするテープを用いることができる。
【0026】
ここで、保護テープ50の耐熱温度とは、保護テープ50をその温度まで加熱した際に、十分な時間において溶け出すことがなく、かつ、貼付領域に汚染物質が残存しない上限の温度を意味するものとする。
【0027】
ステップS36では、半導体基板10は下部側からスクライブラインに沿ってエッチングされ、半導体基板10の裏面側にパッド電極26が露出される。例えば、半導体基板10としてシリコン基板が用いられている場合には、フッ化水素酸、酢酸の混合溶液を用いた化学的エッチングによってエッチングを行うことができる。また、化学的エッチングを用いる前に、機械的研磨を用いて半導体基板10の厚さを薄くしておくことも好適である。
【0028】
半導体基板10の裏面には樹脂層12が塗布され、下部支持基体16が接着される。下部支持基体16の主面、すなわち、半導体集積装置の裏面側には緩衝部材36が形成される。この緩衝部材36は、ボール状端子20に掛かる応力を和らげるクッションの役割を果たす。
【0029】
ステップS38では、ダイシングソー等の切削手段を用いて、スクライブラインを中心線として下部支持基体16側から切削が行われる。下部支持基体16、樹脂層12、パッド電極26及び上部支持基体14を切削することによって逆V字型のノッチ(切り欠き溝)38が形成される。そのノッチ38の内部側面にはパッド電極26の端部40が露出される。
【0030】
ステップS40では、下部支持基体16の外部表面及びノッチ38の内面に金属膜が形成され、その金属膜がパッド電極26と緩衝部材36までのコンタクトが取るための外部配線18としてパターニングされる。パターニングには、既存のフォトリソグラフィ技術やエッチング技術を用いることができる。
【0031】
ステップS42では、緩衝部材36の中央部を除いて保護膜44が形成される。保護膜44としてはEVA材などの有機材料を用いることができる。
【0032】
ステップS44では、下部支持基体16の外表面にペースト状のハンダが塗布され、そのハンダを加熱することによって緩衝部材36の中央領域にボール状端子(ハンダバンプ)20が形成される。ハンダ材料としては、例えば、Sn−Ag系やSn−Bi−Ag系の材料を用いることができる。このとき、Sn−Ag系ではリフロー温度は220℃程度とし、Sn−Bi−Ag系ではリフロー温度は130℃程度とする。
【0033】
ステップS46では、ダイシングソー等を用いてスクライブラインに沿って分断し、保護テープ50を上部支持基体14から剥離することによって半導体集積装置が完成する。
【0034】
以上のように、本実施の形態における半導体集積装置の製造方法では、上部支持基体14の表面が耐熱性の保護テープ50で保護されるため、製造過程において上部支持基体14の表面が汚染されることを抑制することができる。また、上部支持基体14の表面に傷が生ずることも抑制することができる。
【0035】
特に、CCD固体撮像素子のように光電変換素子を含む場合には上部支持基体14としてガラス基体が用いられることが多いので、製造中にガラス基体の表面を十分に保護することができる。
【0036】
また、保護テープ50として耐熱性のテープを用いることによって、ボール状端子を形成するためのハンダのリフロー処理を含む製造工程においても一貫して上部支持基体14の表面を保護することができる。
【0037】
【発明の効果】
本発明によれば、半導体集積装置の表面の汚染及び損傷を低減することができる。これによって、半導体集積装置の機能を十分に発揮させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体集積装置の製造方法のフロー図である。
【図2】表面全面に保護テープを貼付した半導体基板を示す図である。
【図3】チップサイズパッケージを適用した半導体集積装置の概観を示す図である。
【図4】従来の半導体集積装置の断面構造を示す図である。
【図5】従来の半導体集積装置の製造方法のフロー図である。
【符号の説明】
10 半導体基板、12 絶縁樹脂、14 上部支持基体、16 下部支持基体、18 外部配線、20 ボール状端子、22 半導体集積回路、24 絶縁膜、26 パッド電極、32,34 樹脂層、36 緩衝部材、38 ノッチ、40 パッド電極の端部、44 保護膜、50 保護テープ。
【発明の属する技術分野】
本発明は、表面の汚染及び損傷を低減する半導体集積装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積装置のチップサイズを小型化するために、チップサイズパッケージが広く用いられるようになっている。特に、CCD固体撮像素子の分野では、カメラの小型化の要求に応じてチップサイズパッケージが適用されたCCD固体撮像素子が広く用いられるようになっている。
【0003】
図3は、チップサイズパッケージを採用した半導体集積装置の一例である。図3(a)及び(b)は、それぞれチップサイズパッケージの半導体集積装置を表面側及び裏面側から投射した斜視図である。
【0004】
表面上に半導体集積回路が構成された半導体基板10は、絶縁樹脂12を介して、上部支持基体14及び下部支持基体16によって挟み込まれるように封止されている。半導体集積回路にCCD固体撮像素子のような光電変換素子が含まれる場合には、半導体基板10の表面に光を導く必要があるため、上部支持基体14としては光透過性が高く、取り扱いが容易なガラスが広く用いられている。
【0005】
下部支持基体16の主面には、ボール状端子20が複数配置される。半導体基板10表面上の半導体集積回路からは外部配線18が引き出され、これらの複数のボール状端子20と外部配線18とを接続することによって、外部から半導体集積回路へのコンタクトを可能としている。
【0006】
図4に、チップサイズパッケージの半導体集積装置の断面構造を示す。また、図5に、半導体集積装置をチップサイズパッケージとして形成する製造方法のフローを示す。以下に、チップサイズパッケージの半導体集積装置の製造工程及び断面構造について説明する。
【0007】
半導体基板10の表面には、複数の半導体集積回路22が形成される。半導体基板10を後に分割する際のスクライブラインを想定し、そのスクライブラインを挟んで隣接する半導体集積回路22が形成される。また、半導体基板10の表面には絶縁膜24が形成され、この絶縁膜24を介して、スクライブラインを跨ぐようにパッド電極26が形成される。このとき、絶縁膜24を貫通するコンタクトホールを介して、パッド電極26と半導体集積回路22とが電気的に接続される(S10)。次に、半導体基板10の表面上に樹脂層12が塗布され、上部支持基体14が接着される(S12)。一方、半導体基板10は下部支持基体16側からスクライブラインに沿ってエッチングされ、半導体基板10の裏面側にパッド電極26の一部が露出される。半導体基板10の裏面には樹脂層12が塗布され、下部支持基体16が接着される。下部支持基体16の外表面、すなわち半導体集積装置の裏面の所定位置に緩衝部材36が形成される(S14)。この緩衝部材36は、ボール状端子20に掛かる応力を和らげるクッションの役割を果たす。
【0008】
次に、ダイシングソーを用いて、スクライブラインを中心線として下部支持基体16側から切削を行い、逆V字型のノッチ(切り欠き溝)38が形成される(S16)。これによって、ノッチ38の内部側面にパッド電極26の端部40が露出される。
【0009】
その後、下部支持基体16の外表面及びノッチ38の内面に金属膜を形成し、その金属膜がパッド電極26から緩衝部材36までの間を結ぶ外部配線18としてパターニングされる(S18)。さらに、緩衝部材36の中央領域を除いて保護膜44が形成される(S20)。その後、下部支持基体16の外表面には、ペースト状のハンダが塗布され、そのハンダをリフローすることによって緩衝部材36の中央部にボール状端子20が形成される(S22)。
【0010】
最後に、ダイシングソー等を用いてスクライブラインに沿って分断することによって、チップサイズにパッケージングされた半導体集積装置が完成する(S24)。
【0011】
【非特許文献1】
“PRODUCTS”、[online]、SHELLCASE社、[平成14年10月1日検索]、インターネット<URL http://www.shellcase.com/pages/products−shellOP−process.asp>
【0012】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体集積装置の製造方法では、上部支持基体14を半導体基板10に固着した後の工程が多いため、製造過程において上部支持基体14の外表面、すなわち半導体集積装置の表面が汚染される問題があった。また、製造中に上部支持基体14の外表面に傷が入る問題もあった。
【0013】
特に、CCD固体撮像素子のように、半導体集積回路22に光電変換素子を含む場合には、上部支持基体14としてガラスが用いられることが多く、製造工程に汚染や傷が発生すると光の透過性が低下する問題を生じていた。
【0014】
本発明は、上記従来技術の問題を鑑み、表面の汚染及び損傷を低減し、機能を十分に発揮することができる半導体集積装置の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決できる本発明は、表面上に半導体集積回路が形成された半導体基板と、樹脂層を介して前記半導体基板と固着された上部支持基体と、を含む半導体集積装置の製造方法であって、前記上部支持基体の外表面に保護テープを貼付する工程を含むことを特徴とする半導体集積装置の製造方法である。
【0016】
より具体的な態様は、半導体基板の表面に半導体集積回路を形成する第1の工程と、前記半導体基板の表面に樹脂層を設け、当該樹脂層を介して前記半導体基板に上部支持基体を固着する第2の工程と、前記半導体基板の裏面に樹脂層を設け、当該樹脂層を介して前記半導体基板に下部支持基体を固着する第3の工程と、前記下部支持基体の外表面にハンダバンプを形成する第4の工程とを含み、前記第4の工程の前に、前記上部支持基体の外表面に保護テープを貼付する工程を有することを特徴とする。
【0017】
ここで、前記上部支持基体は、少なくともその一部がガラスから構成される場合に本発明の効果が顕著に発揮される。さらに、前記半導体集積回路は、前記上部支持基体を透過した光を光電変換する光電変換素子を含む場合により効果が顕著となる。
【0018】
上記本発明の半導体集積装置の製造方法において、前記保護テープは130℃以上の耐熱性を有することが好適である。
【0019】
【発明の実施の形態】
本発明の実施の形態における半導体集積装置の製造方法について、図1を参照して詳細に説明を行う。
【0020】
図1には、多数の半導体集積回路を半導体基板(半導体ウェハ)上に並置して形成し、最終的にスクライブラインに沿って分断することでチップサイズパッケージに封止された半導体集積装置を形成する工程を示している。ここでは、説明を明確かつ簡単に行うために、2つの隣り合う半導体集積回路の境界付近を拡大した断面模式図で製造方法の各工程を示している。
【0021】
ステップS30では、シリコン基板等の半導体基板10の表面領域に既存の半導体プロセスを用いて半導体集積回路22が形成される。半導体基板10を後に分割する際のスクライブラインを想定し、そのスクライブラインを挟んで隣接する半導体集積回路22が形成される。さらに、半導体基板10の表面上に絶縁膜24を形成する。絶縁膜24は、例えば、シリコン酸化膜とすることができる。フォトリソグラフィ技術等を用いて、絶縁膜24の所定の箇所に絶縁膜24を貫通するコンタクトホールが形成され、半導体集積回路22の内部配線と接続されるようにパッド電極26が形成される。パッド電極26は、隣り合う半導体集積回路22の境界を跨いで形成される。
【0022】
ここで、半導体集積回路22に光電変換素子が含まれる場合には、半導体集積回路22上にマイクロレンズアレイやカラーフィルター層をさらに形成しても良い。
【0023】
ステップS32では、半導体基板10の表面上に樹脂層12が塗布され、上部支持基体14が接着される。樹脂層12としては、例えば、アクリル樹脂やエポキシ樹脂の少なくとも一方を用いることが好適である。また、CCD固体撮像素子のように、半導体集積回路22に光学素子が含まれる場合には、上部支持基体14として光透過性の高い材料、例えば、ガラス基体を用いることが好適である。
【0024】
ステップS34では、上部支持基体14の外表面、すなわち半導体集積装置の表面に耐熱性の保護テープ50が貼付される。保護テープ50は、図2に示すように、上部支持基体14の外表面全体を覆うように貼付することが好適である。
【0025】
このとき、後のボール状端子の形成におけるハンダ材料のリフロー処理に耐えられる保護テープ50を用いることが好ましい。例えば、Sn−Ag系のハンダ材料はリフロー温度が220℃程度であるので、耐熱温度が220℃以上の保護テープ50を用いることが好適である。また、Sn−Bi−Ag系のハンダ材料はリフロー温度が130℃程度であるので、耐熱温度が130℃以上の保護テープ50を用いることが好適である。このような、保護テープ50としてはポリイミドを主材料とするテープを用いることができる。
【0026】
ここで、保護テープ50の耐熱温度とは、保護テープ50をその温度まで加熱した際に、十分な時間において溶け出すことがなく、かつ、貼付領域に汚染物質が残存しない上限の温度を意味するものとする。
【0027】
ステップS36では、半導体基板10は下部側からスクライブラインに沿ってエッチングされ、半導体基板10の裏面側にパッド電極26が露出される。例えば、半導体基板10としてシリコン基板が用いられている場合には、フッ化水素酸、酢酸の混合溶液を用いた化学的エッチングによってエッチングを行うことができる。また、化学的エッチングを用いる前に、機械的研磨を用いて半導体基板10の厚さを薄くしておくことも好適である。
【0028】
半導体基板10の裏面には樹脂層12が塗布され、下部支持基体16が接着される。下部支持基体16の主面、すなわち、半導体集積装置の裏面側には緩衝部材36が形成される。この緩衝部材36は、ボール状端子20に掛かる応力を和らげるクッションの役割を果たす。
【0029】
ステップS38では、ダイシングソー等の切削手段を用いて、スクライブラインを中心線として下部支持基体16側から切削が行われる。下部支持基体16、樹脂層12、パッド電極26及び上部支持基体14を切削することによって逆V字型のノッチ(切り欠き溝)38が形成される。そのノッチ38の内部側面にはパッド電極26の端部40が露出される。
【0030】
ステップS40では、下部支持基体16の外部表面及びノッチ38の内面に金属膜が形成され、その金属膜がパッド電極26と緩衝部材36までのコンタクトが取るための外部配線18としてパターニングされる。パターニングには、既存のフォトリソグラフィ技術やエッチング技術を用いることができる。
【0031】
ステップS42では、緩衝部材36の中央部を除いて保護膜44が形成される。保護膜44としてはEVA材などの有機材料を用いることができる。
【0032】
ステップS44では、下部支持基体16の外表面にペースト状のハンダが塗布され、そのハンダを加熱することによって緩衝部材36の中央領域にボール状端子(ハンダバンプ)20が形成される。ハンダ材料としては、例えば、Sn−Ag系やSn−Bi−Ag系の材料を用いることができる。このとき、Sn−Ag系ではリフロー温度は220℃程度とし、Sn−Bi−Ag系ではリフロー温度は130℃程度とする。
【0033】
ステップS46では、ダイシングソー等を用いてスクライブラインに沿って分断し、保護テープ50を上部支持基体14から剥離することによって半導体集積装置が完成する。
【0034】
以上のように、本実施の形態における半導体集積装置の製造方法では、上部支持基体14の表面が耐熱性の保護テープ50で保護されるため、製造過程において上部支持基体14の表面が汚染されることを抑制することができる。また、上部支持基体14の表面に傷が生ずることも抑制することができる。
【0035】
特に、CCD固体撮像素子のように光電変換素子を含む場合には上部支持基体14としてガラス基体が用いられることが多いので、製造中にガラス基体の表面を十分に保護することができる。
【0036】
また、保護テープ50として耐熱性のテープを用いることによって、ボール状端子を形成するためのハンダのリフロー処理を含む製造工程においても一貫して上部支持基体14の表面を保護することができる。
【0037】
【発明の効果】
本発明によれば、半導体集積装置の表面の汚染及び損傷を低減することができる。これによって、半導体集積装置の機能を十分に発揮させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体集積装置の製造方法のフロー図である。
【図2】表面全面に保護テープを貼付した半導体基板を示す図である。
【図3】チップサイズパッケージを適用した半導体集積装置の概観を示す図である。
【図4】従来の半導体集積装置の断面構造を示す図である。
【図5】従来の半導体集積装置の製造方法のフロー図である。
【符号の説明】
10 半導体基板、12 絶縁樹脂、14 上部支持基体、16 下部支持基体、18 外部配線、20 ボール状端子、22 半導体集積回路、24 絶縁膜、26 パッド電極、32,34 樹脂層、36 緩衝部材、38 ノッチ、40 パッド電極の端部、44 保護膜、50 保護テープ。
Claims (5)
- 表面上に半導体集積回路が形成された半導体基板と、樹脂層を介して前記半導体基板と固着された上部支持基体と、を含む半導体集積装置の製造方法であって、
前記上部支持基体の外表面に保護テープを貼付する工程を含むことを特徴とする半導体集積装置の製造方法。 - 半導体基板の表面に半導体集積回路を形成する第1の工程と、
前記半導体基板の表面に樹脂層を設け、当該樹脂層を介して前記半導体基板に上部支持基体を固着する第2の工程と、
前記半導体基板の裏面に樹脂層を設け、当該樹脂層を介して前記半導体基板に下部支持基体を固着する第3の工程と、
前記下部支持基体の外表面にハンダバンプを形成する第4の工程と、を含み、
前記第4の工程の前に、前記上部支持基体の外表面に保護テープを貼付する工程を有することを特徴とする半導体集積装置の製造方法。 - 請求項1又は2に記載の半導体集積装置の製造方法において、前記上部支持基体は、少なくともその一部がガラスから構成されることを特徴とする半導体集積装置の製造方法。
- 請求項1〜3のいずれか1つに記載の半導体集積装置の製造方法において、前記半導体集積回路は、前記上部支持基体を透過した光を光電変換する光電変換素子を含むことを特徴とする半導体集積装置の製造方法。
- 請求項1〜4のいずれか1つに記載の半導体集積装置の製造方法において、前記保護テープは130℃以上の耐熱性を有することを特徴とする半導体集積装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003065712A JP2004273954A (ja) | 2003-03-11 | 2003-03-11 | 半導体集積装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003065712A JP2004273954A (ja) | 2003-03-11 | 2003-03-11 | 半導体集積装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273954A true JP2004273954A (ja) | 2004-09-30 |
Family
ID=33126655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003065712A Withdrawn JP2004273954A (ja) | 2003-03-11 | 2003-03-11 | 半導体集積装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273954A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018504578A (ja) * | 2015-05-26 | 2018-02-15 | シーメンス ヘルスケア ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 放射線検出装置 |
JP2019175981A (ja) * | 2018-03-28 | 2019-10-10 | 株式会社ディスコ | 板状物の加工方法 |
-
2003
- 2003-03-11 JP JP2003065712A patent/JP2004273954A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018504578A (ja) * | 2015-05-26 | 2018-02-15 | シーメンス ヘルスケア ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 放射線検出装置 |
JP2019175981A (ja) * | 2018-03-28 | 2019-10-10 | 株式会社ディスコ | 板状物の加工方法 |
JP7093210B2 (ja) | 2018-03-28 | 2022-06-29 | 株式会社ディスコ | 板状物の加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733486B (zh) | 图像传感器器件及其制造方法和半导体器件制造方法 | |
US6943423B2 (en) | Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof | |
KR101032182B1 (ko) | 반도체 패키지 및 카메라 모듈 | |
US6864116B1 (en) | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof | |
US20140103528A1 (en) | Semiconductor device | |
US20160284751A1 (en) | Chip scale sensing chip package and a manufacturing method thereof | |
JP2009512213A (ja) | シリコン・バイア・コンタクトを利用したシーモス・イメージセンサーのウェハー・レべル・パッケージおよびその製造方法 | |
US8017418B2 (en) | Semiconductor image sensor and method for fabricating the same | |
JP2005158948A (ja) | 固体撮像装置及びその製造方法 | |
TW201101471A (en) | Solid-state imaging device comprising through-electrode | |
WO2017036344A1 (zh) | 影像传感器封装结构及其封装方法 | |
JP2017204619A (ja) | モジュール、その製造方法および電子機器 | |
JP2005332917A (ja) | 光電変換装置及びその製造方法 | |
TW200818482A (en) | Method for image sensor protection | |
US20080203511A1 (en) | Sensor-type semiconductor package and method for fabricating the same | |
JP2004273954A (ja) | 半導体集積装置の製造方法 | |
KR100572487B1 (ko) | 이미지 센서 패키지 및 그 제조방법 | |
JP4371679B2 (ja) | 半導体集積装置及びその製造方法 | |
CN111009542B (zh) | 一种封装方法及封装结构 | |
JP2008153938A (ja) | カメラモジュール及びその製造方法 | |
KR100694669B1 (ko) | 광 검출용 반도체 패키지 및 그 제작방법 | |
JP2004281961A (ja) | 固体撮像素子及びその製造方法 | |
JP2004281962A (ja) | 半導体集積装置及びその製造方法 | |
KR100716870B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR100381841B1 (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080820 |