KR920013663A - 반도체 장치의 전극 제조방법 - Google Patents

Abstract

내용 없음

Description

반도체 장치의 전극 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 반도체장치의 수직 단면도, 제3도는 본 발명에 따른 전극을 제조하는 공정도이다.

Claims (8)

1. 반도체 장치의 제조방법에 있어서, 반도체 기판상에 열산화막(7)을 형성하는 제1공정과, 상기 열산화막 위에 질화막(8)을 순차적으로 형성하는 제2공정과, 상기 열산화막(7)과 질화막(8)의 소정영역을 식각하는 제3공정과, 다결정 실리콘층을 형성시키는 제4공정과, 상기 다결정 실리콘층의 소정영역을 형성하기 위하여 다결정 실리콘층을 식각하는 제4공정과, 두꺼운 산화막(10)을 형성하는 제5공정과, 상기 산하막의 소정의 영역을 식각하여 콘택 홀(15)를 형성하는 제6공정과, 제1도전층(16)을 침적하는 제7공정과, 콘택 홀(15) 이외의 제1도전층을 식각하는 제8공정과, 제2도전층(18)을 형성하는 제9공정과, 상기 제2도전층(18)을 식각하는 제10공정과, 도전층(16)(18)을 열처리하는 제11공정을 구비하여 상기 공정의 연속으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 도전층은 다층의 도전층으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
3. 제2항에 있어서, 다층의 도전층은 제1도전층(16)과 제2도전층(18)로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
4. 제3항에 있어서, 도전층은 알루미늄(A1)으로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
5. 제1항에 있어서, 도전층은 에치 백(etch back)으로 식각되어짐을 특징으로 하는 반도체 장치의 제조방법.
6. 제1항에 있어서, 제2도전층(18)은 콘택 홀(15)의 도전층(16) 상부에 있는 감광막(17)을 마스크로하여 식각되어짐을 특징으로 하는 반도체 장치의 제조방법.
7. 제6항에 있어서, 제2도전층(18)은 습식 또는 건식 식각되어짐을 특징으로 하는 반도체 장치의 제조방법.
8. 제1항에 있어서, 콘택 홀(15)은 제1도전층(16) 상부에 제2도전층(18)으로 채워져 스텝 커버리지(stepcoverage)가 개선되어짐을 특징으로 하는 반도체 장치의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.