KR930020580A - 반도체 소자의 콘택제조방법 - Google Patents
반도체 소자의 콘택제조방법 Download PDFInfo
- Publication number
- KR930020580A KR930020580A KR1019920004669A KR920004669A KR930020580A KR 930020580 A KR930020580 A KR 930020580A KR 1019920004669 A KR1019920004669 A KR 1019920004669A KR 920004669 A KR920004669 A KR 920004669A KR 930020580 A KR930020580 A KR 930020580A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- polysilicon layer
- silicon substrate
- layer
- contact hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택제조방법에 관한 것으로, 실리콘 기판 상부에 제1절연층 및 제1폴리실리콘층을 형성하고 콘택영역의 제1폴리실리콘층을 건식식각하고, 제1절연층은 습식 식각할때 콘택홀 측벽의 제1절연층에 요홈이 발생하는 것을 방지하기 위하여 제1폴리실리콘층을 건식식각한후 제1폴리실리콘층 패턴 측벽에 절연층 스페이서를 형성하는 기술에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 의해 콘택을 형성하는 단계를 도시한 단면도
Claims (2)
- 실리콘 기판 상부에 제1절연층을 증착하고, 그 상부에 제1폴리실리콘층을 증착한다음, 예정된 영역의 제1폴리실리콘층을 건식식각하고, 제1절연층을 습식식각하여 실리콘 기판이 노출된 콘택홀을 통하여 실리콘 기판에 콘택하는 제조방법에 있어서, 상기 콘택홀 형성시 콘택홀 측벽의 제1절연층에 요홈이 발생하는 것을 방지하기 위하여, 상기 제1폴리실리콘층을 건식식각하여 제1폴리실리콘층 패턴을 형성한후, 전체구조 상부에 제2 절연층을 증착한다음, 비등방성 식각으로 제1폴리실리콘층 패턴 측벽에 제2절연층 스페이서를 형성한 다음, 습식식각으로 콘택영역의 제2절연층 스페이서 및 제1절연층을 식각하여 콘택홀을 형성하고 제2폴리실리콘층을 증착하여 실리콘 기판에 콘택시키는 것을 특징으로 하는 반도체 소자의 콘택제조 방법.
- 제1항에 있어서, 상기 제1및 제2절연층은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004669A KR930020580A (ko) | 1992-03-21 | 1992-03-21 | 반도체 소자의 콘택제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004669A KR930020580A (ko) | 1992-03-21 | 1992-03-21 | 반도체 소자의 콘택제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930020580A true KR930020580A (ko) | 1993-10-20 |
Family
ID=67257329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004669A KR930020580A (ko) | 1992-03-21 | 1992-03-21 | 반도체 소자의 콘택제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930020580A (ko) |
-
1992
- 1992-03-21 KR KR1019920004669A patent/KR930020580A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002851A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930020580A (ko) | 반도체 소자의 콘택제조방법 | |
| KR100477900B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980005474A (ko) | 반도체 소자 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR940016828A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030382A (ko) | 반도체 소자 제조방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR950019956A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052320A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR950001898A (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR970018423A (ko) | 반도체장치의 제조방법(Method of manufacturing a semiconductor device) | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR960019574A (ko) | 반도체 소자의 유전체막 형성방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970018585A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054126A (ko) | 커패시터 제조 방법 | |
| KR950034521A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR940016764A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |