KR100881594B1 - 횡전계형 액정표시장치 및 그 제조방법 - Google Patents

횡전계형 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100881594B1
KR100881594B1 KR1020020049453A KR20020049453A KR100881594B1 KR 100881594 B1 KR100881594 B1 KR 100881594B1 KR 1020020049453 A KR1020020049453 A KR 1020020049453A KR 20020049453 A KR20020049453 A KR 20020049453A KR 100881594 B1 KR100881594 B1 KR 100881594B1
Authority
KR
South Korea
Prior art keywords
resin
liquid crystal
substrate
common electrode
data line
Prior art date
Application number
KR1020020049453A
Other languages
English (en)
Other versions
KR20040017397A (ko
Inventor
김기홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020049453A priority Critical patent/KR100881594B1/ko
Publication of KR20040017397A publication Critical patent/KR20040017397A/ko
Application granted granted Critical
Publication of KR100881594B1 publication Critical patent/KR100881594B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 횡전계형(IPS mode:In-plane Switching mode) 액정표시장치에서 데이터 배선에 전압 인가로 인한 수지BM측의 유도된 캐패시턴스가 화소전극에 영향을 가함으로써 발생하게 되는 수직 크로스토크 현상을 개선하기 위한 것으로, 데이터 배선과 상기 데이터 배선 양 옆에 위치하는 공통전극을 가리는 수지BM의 폭과 그 폭의 두께를 공정의 추가 없이 다르게 형성하여 수직 크로스토크 현상을 개선함으로써 고품질의 횡전계형 액정표시장치를 제공한다.
크로스토크,수지BM,액정표시장치,횡전계

Description

횡전계형 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid crystal display device and method for fabricating the same}
도 1은 일반적인 횡전계형 액정 표시 장치의 일부분의 단면을 도시한 단면도
도 2a, 2b는 일반적인 횡전계형 액정표시장치의 오프(off), 온(on)상태의 동작을 도시한 단면도
도 3은 일반적인 횡전계형 액정표시장치의 두 개의 화소부에 대한 평면을 도시한 평면도
도 4는 도 3의 A-A'에 따른 액정표시장치의 단면도
도 5a, 5b는 본 발명에 따른 두께가 다른 수지BM의 형성을 도시한 도면
도 6은 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치의 두 개의 화소를 자른 단면도
도 7은 제 1 실시예에 따른 수지BM 끝단에서의 두께에 따른 수직 크로스토크 시뮬레이션 결과를 나타낸 그래프
도 8은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치의 두 개의 화소를 자른 단면도
도 9는 제 2 실시예에 따른 수지BM 끝단에서의 두께에 따른 수직 크로스토크 시뮬레이션 결과를 나타낸 그래프
<도면의 주요부분에 대한 부호의 설명>
110,310,510 : 수지BM
40,70,470 : 데이터 배선
60 : 게이트 배선
40,85,485 : 공통전극
50,95,495 : 화소전극
본 발명은 박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display)에 관한 것으로, 좀더 상세하게는 데이터 배선에 흐르는 전계로 인하여 공통전극 또는 화소전극의 신호가 왜곡되는 현상 즉 크로스토크 현상을 방지하는 횡전계형 액정표시장치에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.
특히 최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시 장치(plate panel display)의 필요성이 대두되었고, 이에 따라 색 재 현성이 우수하고 박형인 박막 트랜지스터형 액정표시장치(Thin film transistor liquid crystal display )가 개발되었다.
이러한 액정표시장치의 디스플레이 방법은 액정분자의 광학적 이방성과 분극성질을 이용하는데, 이는 상기 액정분자의 구조가 가늘고 길며, 그 배열에 있어서 방향성을 갖는 선 경사각(pretilt angle)을 갖고 있기 때문에, 인위적으로 액정에 전압을 인가하면 액정분자가 갖는 선 경사각을 변화시켜 상기 액정 분자의 배열 방향을 제어할 수 있으므로, 적절한 전압을 액정층에 인가함으로써 상기 액정분자의 배열 방향을 임의로 조절하여 액정의 분자배열을 변화시키고, 이러한 액정이 가지고 있는 광학적 이방성에 의하여 편광된 빛을 임의로 변조함으로써 원하는 화상정보를 표현한다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동형 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적인 액정표시장치를 이루는 기본적인 소자인 액정 패널은 상부의 컬러필터기판과 하부의 어레이기판이 서로 대향하여 소정의 간격을 두고 이격되어 있고, 이러한 두 개의 기판 사이에 액정분자를 포함하는 액정이 충진되어 있는 구조이다.
이때, 이러한 액정에 전압을 인가하는 전극은 컬러필터 기판에 위치하는 공통전극과 어레이기판에 위치하는 화소전극이 되고, 이러한 두개의 전극에 전압이 인가되면, 인가되는 전압의 차이에 의하여 형성되는 상하의 수직적 전기장이 그 사 이에 위치하는 액정 분자의 방향을 제어하는 방식을 사용한다.
그러나, 상술한 바와 같이 공통전극과 화소전극이 수직적으로 형성되고, 여기에 발생하는 상하의 수직적 전기장에 의해 액정을 구동하는 방식을 사용할 경우 투과율과 개구율 등의 특성이 우수한 장점은 있으나, 시야각 특성이 우수하지 못한 단점을 가지고 있기 때문에, 이러한 단점을 극복하기 위해 수평적 전기장을 이용하는 횡전계(IPS ; In-Plane Switching)에 의한 액정 구동방법이 제안되었다.
이하 상술한 횡전계형 액정표시장치를 도 1를 참조하여 상세히 설명한다.
일반적인 횡전계형 액정표시장치의 액정패널은 컬러필터를 가지고 있는 컬러필터 기판(10)과 박막 트랜지스터 어레이 기판(20)이 서로 대향하고 있으며, 이러한 컬러필터 기판(10)과 박막 트랜지스터 어레이 기판(20) 사이에는 액정층(30)이 충진되어 있다.
이때, 박막 트랜지스터 어레이 기판(20) 상에는 공통전극(40)과 화소전극(50)이 동일 평면상에 수평적으로 형성되어 있고, 여기에 인가되는 전압에 따라 수평적 전기장(45)을 형성하게 되고, 이때 이러한 수평적 전기장(45) 사이에 있는 액정 분자들은 이에 영향을 받아 구동하게 된다.
즉, 일반적인 횡전계형 액정표시장치의 오프(off), 온(on)상태의 동작을 도시한 단면도인 도2a와 도 2b를 통하여 설명하면, 오프 상태의 횡전계형 액정표시장치는 도 2a와 같이, 인가되는 전압이 없으므로 공통전극(40)과 화소전극(50) 사이에 수평적 전기장이 형성되지 않고, 따라서 액정 분자(35)의 상변이가 일어나지 않는다.
이때, 특히 원내의 도면은 횡전계형 액정표시장치의 간략한 평면도를 나타낸 것으로, 도시한 바와 같이 공통전극(40)과 화소전극(50) 사이에 위치하는 액정분자(35)들은 러빙 방향(R)에 따라 공통전극(40)과 화소전극(50)에 대해서 일정 각도로 경사지게 위치하고 있고, 여기에 전압이 인가되어 공통전극(40)과 화소전극(50)사이에 수평적 자기장이 형성되면, 그 사이에 위치한 액정 분자(35)가 회전력을 받아 공통전극(40)과 화소전극(50)에 대칭이 되도록 회전하게 된다. 이때, 상기 러빙 방향(R)은 공통전극(40) 및 화소전극(50)의 장축방향과 10∼20°정도의 각을 이루고 있다.
도 2b는 상술한 두 개의 전극에 각각 전압이 인가된, 온(on) 상태인 횡전계형 액정표시장치의 액정의 상변이를 도시한 도면으로, 공통전극(40) 및 화소전극(50)과 대응하는 위치의 액정분자(35a)의 상변이는 없지만, 공통전극(40)과 화소전극(50)의 사이 구간에 위치한 액정분자(35b)는 공통전극(40)과 화소전극(50)사이에 전압이 인가됨으로써 형성되는 수평적 자기장(45)에 인해, 이러한 수평적 자기장(45)과 같은 방향으로 상변이가 이루어진다.
이러한 횡전계형 액정표시장치는 상술한 바와 같이, 액정이 수평적 자기장에 의해 구동하므로 횡전계형 액정표시장치를 통하여 표시된 화면을 사용자가 정면에서 보았을 때, 상하좌우 방향으로 각각 약 80~85°방향까지 가시할 수 있는 시야각 특성을 가지고 있다.
이러한 횡전계형 액정표시장치용 어레이 기판에 대하여 도 3을 참조하여 설명한다.
도 3은 종래의 횡전계형 액정표시장치의 박막 트랜지스터 어레이 기판의 두 개의 화소부를 도시한 평면도이다. 이때 컬러필터기판의 수지BM(110)을 같이 도시 하였다.
도시한 바와 같이, 가로 방향의 게이트 배선(60)과 세로 방향의 데이터 배선(70)이 교차하여 화소 영역을 정의하고, 게이트 배선(60)과 데이터 배선(70)의 교차 부분에는 게이트 배선(60) 및 데이터 배선(70)과 연결된 스위칭 소자인 박막 트랜지스터(65)가 형성되어 있다. 화소 영역에는 가로 방향으로 연장된 공통 배선(80)이 형성되어 있으며, 공통 배선(80)과 연결된 다수의 공통 전극(85)이 세로 방향으로 연장되어 있다. 또한, 화소 영역에는 세로 방향을 가지며 공통 전극(85)과 일정 간격을 가지고 엇갈리게 배치된 다수의 화소 전극(95)이 형성되어 있는데, 화소 전극(95)은 박막 트랜지스터(65)와 연결되어 있다.
도 4는 도 3의 A-A'에 따른 액정표시소자의 단면도이다.
게이트 전극(61)과 공통 배선(80) 및 공통 전극(85)은 금속과 같은 불투명한 물질로 이루어질 수 있는데, 크롬(Cr), 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 안티몬(Sb) 또는 이들의 합급 또는 이중층 등이 그 예이다. 게이트 전극(61)과 공통 배선(80) 및 공통 전극(85) 상부에 게이트 절연막(62), 비정질 실리콘층, 그리고 불순물이 도핑된 비정질 실리콘층을 순차적으로 증착하고 패터닝하여 액티브층(64)과 불순물 반도체층(66)을 형성한다. 여기서, 게이트 절연막(62)은 실리콘 산화막이나 실리콘 질화막으로 형성할 수 있으며, 또는 유기 물질로 형성할 수도 있다. 다음, 금속과 같은 물질을 증착하고 패터닝하 여 데이터 배선(70)과 소스 및 드레인 전극(68, 74)을 형성한다. 다음, 실리콘 질화막이나 실리콘 산화막 또는 유기 물질을 증착하여 보호막(76)을 형성한다.
따라서, 이러한 어레이 기판(200)을 이용한 횡전계형 액정표시장치에서는 동일 평면상에 형성된 화소 전극(95)과 공통 전극(85) 사이에 수평 전계를 생성하여, 액정 분자가 수평 전계와 나란하게 배열되도록 함으로써 액정표시장치의 시야각을 넓게 할 수 있다.
배향막(130)이 도포되어진 박막 트랜지스터 어레이 기판(200)에 대향되어 컬러필터 기판(100)이 형성되어 있다. 컬러필터 기판(100)은 박막 트랜지스터(도 3의 65), 게이트 배선(도 3의 60), 데이터 배선(70)으로 빛이 새는 것을 방지하는 블랙 매트릭스(110)와 컬러필터층(120)이 형성되어 있다. 이때 블랙 매트릭스(110)는 수지계열의 재료를 사용하고 있으며, 수지BM(110)이라 칭한다. 도면에는 나타나지 않지만, 그 위에는 수지BM(110)에 의해 발생되는 단차를 제거하기 위한 오버코트층이 형성되고, 오버코트층 위로 배향막(135)이 도포되어 있다. 상기한 박막 트랜지스터 어레이 기판(200) 및 컬러필터 기판(100) 사이에는 액정층(150)이 형성된다.
이러한 횡전계형 액정표시소자에 있어서 수지BM(110)의 위치는 각 데이터 배선(70)을 기준으로 데이터 배선(70)과 양 옆에 위치하는 공통전극(85)까지 가릴 수 있는 폭을 갖도록 형성되며, 동일한 두께로 형성된다.
서로 대향되어 있는 박막 트랜지스터 어레이 기판(200)과 컬러필터 기판(100)의 위치관계를 자세히 설명한다. 수지BM(110)의 오른쪽 끝은 오른쪽에 위치하는 공통전극(85)의 오른쪽 끝에 약간 못 미치도록 1㎛내지 1.5㎛정도 짧게 형 성되고, 수지BM(110)의 왼쪽끝은 상기 수지BM의 왼쪽에 위치하는 공통전극(85)의 왼쪽 끝과 일치하도록 형성된다. 이때 상기 수지BM(110)는 동일하게 1㎛의 두께를 갖는다.
그러나 상기와 같이 설계되어 제작된 횡전계형 액정표시소자는 다음과 같은 문제점을 가지고 있다. 상기 수지BM(110)의 비유전율이 크기 때문에 수지BM(110)에 데이터 배선(70)의 전압이 유도되고, 이 유도된 전압이 다시 화소전극(95)에 영향을 주기 때문에 즉, 수지BM(110)의 영향으로 데이터 배선(70)의 데이터 신호에 의한 왜곡전계가 공통전극(85)과 화소전극(95) 사이의 개구부의 액정배열에 영향을 주어 양 끝단의 개구부에서 투과율이 벗어나면서 수직 크로스토크 현상을 유발하게 된다.
본 발명은 상기 전술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 액정표시소자의 컬러필터 기판과 박막 트랜지스터 어레이 기판의 설계에 있어서, 수지BM의 두께 및 폭을 조정하여 화질 특성이 향상된 고품위 액정표시장치를 제공하는 것을 목적으로 한다.
상기의 목적을 이루기 위해, 본 발명은 서로 이격되어 대향하는 제 1, 제 2 기판과; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 일 방향으로 서로 이격하여 평행하게 구성된 다수의 게이트 배선과; 상기 게이트 배선과 평행하게 이격하여 구성된 공통 배선과; 상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되는 박막 트랜지스터와; 상기 공통 배선에서 화소영역으로 수직하게 분기한 다수의 공통 전극과; 상기 박막 트랜지스터와 연결되고 상기 공통전극과 엇갈려 구성된 다수의 화소 전극과; 상기 제 2 기판과 마주보는 상기 제 1 기판의 일면에 구성되는 수지BM에 있어서, 상기 수지BM은 상기 데이터 배선과 대응하여 구성하고, 상기 데이터 배선에 근접한 상기 공통전극의 상부로 연장 형성하여 공통전극을 완전히 덮되, 연장된 부분의 양 끝단 일부는 상기 데이터 배선에 대응한 부분과 서로 다른 두께로 구성된 횡전계형 액정표시장치를 제공한다.
상기 수지BM층은 상기 데이터 배선에 대응한 부분보다 상기 데이터 배선과 근접한 상기 공통전극의 일부에 대응하는 영역이 얇은 두께로 형성되며, 상기 수지BM층 중 얇은 두께로 형성된 부분의 끝단은 상기 데이터 배선과 근접한 상기 공통전극의 타측 끝단과 일치하도록 형성된다.
또한, 본 발명은 서로 이격되어 대향하는 제 1, 제 2 기판을 준비하는 단계와; 상기 제 2 기판과 마주보는 제 1 기판의 일면에 일 방향으로 서로 이격하여 평행하게 다수의 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 평행하게 이격하여 공통 배선과 상기 공통 배선에서 분기한 다수의 공통 전극을 형성하는 단계와; 상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 박막 트랜지스터를 형성하는 단계와; 상기 박막 트랜지스터와 연결되고 상기 공통전극과 엇갈려 구성되도록 다수의 화소 전극을 형성하는 단계와; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 수지BM층을 형성하는 단계와; 상기 수지BM층의 상부에 투과부와 차단부와 반투과부로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 수지BM층을 노광하는 단계와; 상기 노광된 수지BM층을 현상하여, 상기 데이터 배선에 대응하여 위치하고, 상기 데이터 배선에 근접한 상기 공통전극의 상부로 연장되어 상기 공통전극을 완전히 덮되, 연장된 부분의 양 끝단 일부는 상기 데이터 배선에 대응한 부분과 서로 다른 두께로 수지BM 패턴을 형성하는 단계를 포함하는 횡전계형 액정표시장치의 제조방법을 제공한다.
상기 마스크의 상기 차단부는 상기 데이터 배선에 대응하여 구성되고, 상기 반투과부는 상기 데이터 배선과 근접한 전극의 일부 영역에 대응하여 구성되며, 상기 수지BM층은 코팅방법에 의해 형성된다.
또한, 상기 수지BM층은 상기 데이터 배선에 대응한 부분보다 상기 데이터 배선과 근접한 상기 공통전극의 일부에 대응하는 영역이 얇은 두께로 형성되며, 상기 수지BM층 중 얇은 두께로 형성된 부분의 끝단은 상기 데이터 배선과 근접한 상기 공통전극의 타측 끝단과 일치하도록 형성된다.
삭제
삭제
삭제
이하 본 발명의 바람직한 실시예를 통해 상세히 설명한다.
제 1 실시예
본 발명에 따른 횡전계형 액정표시장치의 구성에 있어 컬러필터 기판(이하 제 1 기판이라 칭한다) 의 제조 공정을 상세히 설명한다.
제 1 기판의 형성 공정은 크게 블랙 매트릭스 형성 공정, 컬러필터 형성 공정 그리고 공통전극 형성 공정의 3가지 공정을 거치게 된다. 블랙 매트릭스 공정은 금속성인 크롬(Cr) 및 크롬산화물(CrOx)을 이용하는 방법과 유기성인 수지를 이용하는 방법 2가지가 있으며, 횡전계형 액정표시장치에는 주로 수지를 이용하는 방법을 사용한다. 블랙 매트릭스(BM)로서 금속성인 크롬(Cr) 및 크롬산화물(CrOx)을 사 용할 경우 BM공정은 총 9단계를 거치게 되며, 유기성인 수지를 사용하게 될 경우는 BM공정은 총 5단계를 거치게 된다.
횡전계 방식 액정표시장치에 주로 사용되는 수지 BM의 형성 공정에 대해 설명한다.
첫 번째 단계는 투명한 유리기판을 세정하는 단계이다. 세정공정은 세정에 필요한 초순수(DI) 및 이소 프로필(IPA) 알콜 등의 액체를 노즐등을 통하여 유리기판에 뿌려지도록 하는 장비 및 회전하는 브러쉬를 갖춘 장비와 초음파 발생 장치를 장착한 장비 등이 일렬로 나열되어 있고, 이러한 장비들을 상기 유리기판이 회전하는 롤러를 통하여 상기 장비들을 통과하며 세정이 되어진다. 세정의 마지막 단계에서는 유리기판의 완전 건조를 위해 스핀 또는 에어 나이프를 통하여 물기를 제거한 후, 인프라레드(Infra Red)를 쬐임으로써 완전하게 건조시킨다.
두 번째 단계는 수지 코팅 단계이다. 상기 이물질 및 유기물과 물기가 제거된 유리기판 상에 액체 상태인 유기성 수지를 도포한 후 스핀코팅에 의해 얇고 고른 두께로 전면 코팅을 한다.
세 번째 단계는 노광 단계이다. 상기 수지가 코팅된 유리기판을 노광 장비 상에 놓은 후 원하는 패턴이 이미 실시된 마스크를 상기 유리기판 위에 일정 간격을 유지하며 덮은 후 유브이(UV) 노광을 한다. 이때 상기 유기성 수지는 UV광에 노출되어진 부분과 노출이 되지 않은 부분으로 나뉘어지며, 이 두 부분은 다음 단계에서 현상공정을 거치며 원하는 수지 패턴만 유리 기판상에 남아있게 된다. 도 5a와 도 5b를 참조하면 회절노광기법을 이용하면 마스크상에서 슬릿 형태의 패턴을 사용하여 노광량의 조절이 가능하다. 즉, 빛의 투과부와 차단부 및 반투과부를 패터닝한 마스크를 이용하여 반투과부의 노광량을 조절하면 상기 수지 패턴의 두께를 다르게 형성할 수 있다.
이때 패턴되어 노광된 상기 수지BM의 두께 및 제 2 기판상의 화소영역과의 위치관계는 상기 제 1 기판 형성 공정과 제 2 기판 형성 공정 설명 후 자세히 설명하도록 한다.
네 번째 단계는 현상 공정이다. 상기 UV에 노광된 수지가 네가티브 타입이냐 포지티브 타입이냐에 따라 현상되는 부분이 달라지게 된다. 수지가 네가티브 타입일 경우 UV에 노광된 부분이 남아있게 되고(도 5a), 포지티브 타입일 경우는 UV에 노광되지 않은 부분의 수지가 남게된다(도 5b). 이때 전 단계인 세 번째 단계에서 회절노광을 도입하여 마스크상의 반투과부로 가리는 부분의 경우 다른 두께의 수지 패턴이 형성된다.
마지막 다섯 번째 단계는 베이킹 단계로서 상기 수지 패턴을 경화시킨다. 경화로에 넣어 일정 시간동안 높은 온도에 노출시킴으로써 상기 수지 패턴이 굳어지도록 한다.
전술한 BM형성 공정을 진행함으로써 원하는 패턴의 수지BM을 유리기판상에 형성시키게 된다. 금속성인 크롬(Cr) 및 크롬산화물(CrOx) BM의 경우 그 자체로써 UV광에 작용하지 않으므로 포토 레지스트리를 사용하여 원하는 패턴을 형성하게 됨으로써 크롬 성막 후 클리닝공정 및 포토 레지스트리 코팅 공정이 추가되고, 이후 노광공정과 현상공정과 경화공정을 거친 후 수지BM 형성공정에는 없는 에칭공정 및 스트립 공정을 진행함으로써 BM을 형성하게 된다.
삭제
상기 수지BM형성이 끝나면 적,녹,청색의 컬러 필터 층을 순차적으로 유리 기판상에 형성한다. 일반적으로 안료 분사법을 통하여 컬러 레지스트리 코팅, 노광, 현상, 경화공정을 반복 적용함으로써 적,녹,청색의 컬러필터층을 형성시킨다.
컬러필터층이 형성된 기판의 단차를 없애기 위해 컬러필터층 위에 오버 코팅막을 형성하고, 컬러 필터가 형성된 기판 이면에 투명전극(Indium Tin Oxide)을 형성함으로써 제 1기판의 제작이 완성된다.
간단히 제 2 기판의 제조에 대해 설명하면, 제 2 기판은 종래기술과 동일하게 형성된다. 데이터 배선이 화소의 양 끝에 평행하게 형성된다. 상기의 데이터 배선 사이에 일정한 간격을 갖는 다수의 공통전극이 형성되고, 상기 다수의 공통전극 사이에 엇갈려 다수의 화소전극이 상기 공통전극과 평행하도록 형성된다.
제 1 기판상의 형성된 수지BM과 제 2기판상의 게이트 배선과 데이터 배선의 교차로 정의된 화소영역과의 위치 관계에 대해 도 6을 통하여 자세히 설명한다.
도 6은 본 발명에 의한 액정표시장치의 두 개의 화소부를 절단한 단면도이다.
투명한 유리기판 상에 수지BM(310)을 형성할 때 다음과 같이 수지BM(310)이 패턴되도록 제 1 기판(300)을 제작한다. 즉 제 1기판(300)과 제 2기판(400)을 서로 대향 되도록하고, 상기 두 기판에 액정을 충진하여 합착 하였을 때, 제 1 기판(300) 상의 수지BM(310) 폭의 오른쪽 끝은 종래와 동일하게 데이터 배선(470)의 우측에 위치한 공통전극(485)을 완전히 가릴 수 있도록 상기 공통전극(485)의 오른쪽 끝보다 수 ㎛ 더욱 연장하여 더 길게 형성되는데, 이때 회절노광법을 이용하여 상기 수지BM(310) 폭의 오른쪽 끝단의 연장된 수 ㎛는 가운데 부분 즉 데이터 배선(470)을 가리는 부분의 수지BM(310)의 두께인 1㎛보다 얇게 형성된다.
또한, 상기 수지BM(310) 폭의 왼쪽 끝단은 데이터 배선(470)의 바로 좌측에 위치한 공통전극(485)의 왼쪽 끝과 일치하도록 두께 1㎛로 형성되고, 여기서 수 ㎛ 더 연장하여 두께가 1㎛보다 얇게 형성된다. 상기 수지BM(310) 폭의 양 끝의 두께가 얇은 부분은 다른 마스크를 이용하여 추가 공정을 진행하는 것이 아니고, 회절노광법을 적용하여 두께가 다른 수지BM(310)을 동시에 형성하는 것이므로 공정이 추가되거나 제작비용의 상승은 없게된다.
상기와 같이 수지BM(310)의 양 끝의 두께를 가운데 부분보다 얇게하여 수지BM(310)의 폭을 넓힘으로써 데이터 배선(470)에 전압 인가 시 데이터 배선(470)과 수지BM(310) 사이에 전압이 유도되는 것을 최소할 수 있다. 이는 커패시턴스에 관련된 것으로 수지BM(310)의 두께 및 폭의 변화 즉 모양이 달라짐으로써 내부의 다른 막들에 영향을 주기 때문이며, 이때 유도되는 커패시턴스 값이 변하게 된다.
수지BM(310)의 모양에 따라 커패시턴스 값이 커지기도 하고, 작아지기도 한다. 이때 커패시턴스 값은 시뮬레이터를 통해 예측될 수 있으며, 본 발명의 실시예에 있어서 작은 값을 갖도록 유도되었다.
도 7은 본 발명의 실시예에 의해 형성된 횡전계형 액정표시장치에 있어서 수지BM의 두께를 달리하여 늘린 부분 즉 종래대비 새로이 형성된 수지BM의 두께에 따른 수직 크로스토크의 시뮬레이션 결과를 나타낸 것이다. 세로축은 수직 크로스 토크의 발생 퍼센트를 나타내며, 가로축은 데이터 배선 양옆에 위치하는 공통전극의 끝단부와 대응되는 수지BM의 끝단 두께를 나타낸다. 종래의 수지BM 구조 즉 양 끝단부의 늘어난 부분이 없는 경우(새로이 형성된 수지BM이 없는 경우) 즉, 두께 0㎛에 있어서는 2.8%정도의 수직 크로스토크가 발생했으나, 본 발명에 따른 구조(두께를 달리하여 수지BM의 폭을 늘린 구조)의 횡전계형 액정표시소자에서는 수지BM의 두께를 0.2㎛ 내지 1㎛로 형성시켰을 경우 2.1% 내지 2.4%로 수직 크로스토크가 줄어들었다.
제 2 실시예
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 두 화소부를 절단한 단면도이다.
제 2기판의 형성은 제 1 실시예와 동일하다. 데이터 배선(470)이 화소의 양 끝에 평행하게 형성된다. 상기의 데이터 배선(470) 사이에 일정한 간격을 갖는 다수개의 공통전극(485)이 형성되고, 상기 다수의 공통전극(485) 사이에 다수개의 화소전극(495)이 상기 공통전극(485)과 평행하도록 형성된다.
상기 제 2 기판(400)에 대향되어 있는 제 1 기판(500)의 형성은 제 1 실시예에서 전술한 바와 동일하게 진행되지만, 수지BM(510)의 형성 위치와 모양은 제 1 실시예와 차이가 있다. 상기 수지BM(510)의 형성 위치와 모양은 다음과 같다.
수지BM(510)의 양 끝으로부터 수㎛는 두께가 1㎛이하로 얇게 형성되며, 수지BM(510)의 중간 부분은 종래와 동일한 두께인 1㎛로 형성된다. 이때 상기 수지BM(510)의 양 끝은 데이터 배선(470) 양 옆의 공통전극(485)의 끝단과 거의 일치하게 된다. 더욱 자세히 설명하면, 수지BM(510)의 오른쪽 끝은 데이터 배선(470)의 오른쪽에 위치한 공통전극(485)의 오른쪽 끝보다 1㎛ 내지 1.5㎛ 길게 형성된다. 이때 제 1수지BM(510)의 오른쪽 끝으로부터 수㎛는 두께가 1㎛보다 얇게 형성된다. 수지BM(510)의 왼쪽 끝은 제 2 기판(400)상의 데이터 배선(470)의 왼쪽에 있는 공통전극(485)의 왼쪽 끝과 일치되도록 형성되며, 이때 상기 수지BM(510)의 왼쪽 끝으로부터 수㎛는 두께가 1㎛보다 얇게 형성된다.
제 1 실시예와 다른점은 종래대비 수지BM(510) 폭의 변화 없이 양끝의 두께를 얇게 형성한 것이다.
전술한 바와 같은 구조로 이루어진 액정표시장치에 있어서 데이터 배선(470)으로 인가된 전압에 의해 유도되는 수지BM(510) 상의 커패시턴스 값이 종래보다 작아지게 되어 크로스토크 현상을 개선할 수 있다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시소자에 있어 수지BM의 끝단부에서 수㎛를 두께를 얇게 형성시키며 측정한 수직 크로스토크 시뮬레이션 결과를 보이는 도면이다.
수지BM의 양 끝단을 종래와 동일한 방법인 동일한 두께 즉 1㎛로 형성할 경우 수직 크로스토크는 2.83%가 발생하였다. 하지만 본 발명의 제 2 실시예에 따른 구조 즉, 수지BM 폭 양끝 수㎛의 두께를 가운데 부분보다 얇게 형성할 경우 수직 크로스토크의 발생은 2.53% 내지 2.65%로 줄어든다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어 나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 두께가 다른 수지BM의 구조를 갖는 횡전계 방식 액정표시장치는, 데이터 배선에 인가된 전압에 의해 수지BM에 유도되는 커패시턴스 값을 작게함으로써 수직 크로스토크를 개선하여 화질 특성이 향상된다. 특히 제 2 실시예에서는 수지BM의 형성범위를 기존보다 넓히지 않으므로 개구율을 떨어뜨리지 않고, 화질 특성이 뛰어난 횡전계형 액정표시장치를 만들 수 있는 장점이 있다.

Claims (9)

  1. 서로 이격되어 대향하는 제 1, 제 2 기판과;
    상기 제 1 기판과 마주보는 제 2 기판의 일면에 일 방향으로 서로 이격하여 평행하게 구성된 다수의 게이트 배선과;
    상기 게이트 배선과 평행하게 이격하여 구성된 공통 배선과;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되는 박막 트랜지스터와;
    상기 공통 배선에서 화소영역으로 수직하게 분기한 다수의 공통 전극과;
    상기 박막 트랜지스터와 연결되고 상기 공통전극과 엇갈려 구성된 다수의 화소 전극과;
    상기 제 2 기판과 마주보는 상기 제 1 기판의 일면에 구성되며, 상기 데이터 배선 및 상기 공통전극 중 상기 데이터 배선에 최외각 공통전극을 완전히 덮는 제 1 부분과, 상기 제 1 부분으로부터 상기 최외각 공통전극 외측으로 연장된 제 2 부분을 포함하는 수지BM을 포함하고,
    상기 제 1 부분 전체는 상기 제 2 부분의 제 1 두께보다 큰 제 2 두께를 갖는 것을 특징으로 하는 횡전계형 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 서로 이격되어 대향하는 제 1, 제 2 기판을 준비하는 단계와;
    상기 제 2 기판과 마주보는 제 1 기판의 일면에 일 방향으로 서로 이격하여 평행하게 다수의 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 평행하게 이격하여 공통 배선과 상기 공통 배선에서 분기한 다수의 공통 전극을 형성하는 단계와;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 다수의 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 박막 트랜지스터를 형성하는 단계와;
    상기 박막 트랜지스터와 연결되고 상기 공통전극과 엇갈려 구성되도록 다수의 화소 전극을 형성하는 단계와;
    상기 제 1 기판과 마주보는 제 2 기판의 일면에 수지BM층을 형성하는 단계와;
    상기 수지BM층의 상부에 투과부와 차단부와 반투과부로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여 하부의 수지BM층을 노광하는 단계와;
    상기 노광된 수지BM층을 현상하여, 상기 데이터 배선 및 상기 공통전극 중 상기 데이터 배선에 근접한 최외각 공통전극을 완전히 덮는 제 1 부분과, 상기 제 1 부분으로부터 상기 최외각 공통전극 외측으로 연장된 제 2 부분을 포함하는 수지BM패턴을 형성하는 단계를 포함하고,
    상기 제 1 부분 전체는 상기 제 2 부분의 제 1 두께보다 큰 제 2 두께를 갖는 것을 특징으로 하는 횡전계형 액정표시장치의 제조방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 수지BM층은 코팅방법에 의해 형성되는 횡전계형 액정표시장치 제조방법.
  8. 삭제
  9. 삭제
KR1020020049453A 2002-08-21 2002-08-21 횡전계형 액정표시장치 및 그 제조방법 KR100881594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020049453A KR100881594B1 (ko) 2002-08-21 2002-08-21 횡전계형 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020049453A KR100881594B1 (ko) 2002-08-21 2002-08-21 횡전계형 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040017397A KR20040017397A (ko) 2004-02-27
KR100881594B1 true KR100881594B1 (ko) 2009-02-03

Family

ID=37322951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020049453A KR100881594B1 (ko) 2002-08-21 2002-08-21 횡전계형 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100881594B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490774B1 (ko) * 2008-06-05 2015-02-06 엘지디스플레이 주식회사 에프에프에스 모드 액정표시장치
CN114578621B (zh) * 2022-04-26 2023-12-05 厦门天马微电子有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047826A (ko) * 1998-12-03 2000-07-25 가나이 쓰토무 액정표시장치
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR20020064213A (ko) * 2001-01-31 2002-08-07 닛뽕덴끼 가부시끼가이샤 액정 디스플레이 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047826A (ko) * 1998-12-03 2000-07-25 가나이 쓰토무 액정표시장치
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR20020064213A (ko) * 2001-01-31 2002-08-07 닛뽕덴끼 가부시끼가이샤 액정 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040017397A (ko) 2004-02-27

Similar Documents

Publication Publication Date Title
US9086599B2 (en) Liquid crystal display device and method of fabricating the same
US20090261334A1 (en) Liquid crystal display device
JP2001174824A (ja) 配向分割型液晶表示装置、その製造方法及びその画像表示方法
KR20040098545A (ko) 고품질 대화면 액정표시장치와 그 제조방법
US20070153213A1 (en) Method of forming spacers and alignment protrusions simultaneously
JPH1010582A (ja) 液晶ディスプレイ装置及びその製造方法
US20070076158A1 (en) Liquid crystal display and method of manufacturing the same
KR101167312B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
US8031322B2 (en) Method of fabricating liquid crystal display device
US7906782B2 (en) Liquid crystal display device
KR101093253B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
US6856369B2 (en) Electrode substrate for liquid crystal display panel, method of fabricating the electrode substrate, and liquid crystal display panel
JP2004151459A (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
KR101380784B1 (ko) 액정표시장치의 제조방법
JP2002341355A (ja) 液晶表示装置の製造方法およびアレイ基板ならびに液晶表示装置
US7508469B2 (en) Liquid crystal display and method of manufacturing the same
KR20010092396A (ko) 능동 매트릭스 기판과 그 제조 방법
KR100881594B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
US7760307B2 (en) Mother glass for a liquid crystal display with passivation layer and barrier layer and method of fabricating liquid crystal display using the same
KR100603669B1 (ko) 액정표시장치 및 그 제조방법
JP4076768B2 (ja) 液晶表示装置
KR100488956B1 (ko) 액정표시장치 및 그 제조방법
KR20030058727A (ko) 반사형 액정표시장치 및 그 제조방법
KR100325667B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US20080299328A1 (en) Liquid crystal display fabrication and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 12