WO2014181494A1

WO2014181494A1 - 液晶表示装置及びその製造方法

Info

Publication number: WO2014181494A1
Application number: PCT/JP2014/001417
Authority: WO
Inventors: 小野　記久雄; 大介梶田; 桶　隆太郎
Original assignee: パナソニック液晶ディスプレイ株式会社
Priority date: 2013-05-09
Filing date: 2014-03-12
Publication date: 2014-11-13
Also published as: US9880438B2; US20160062203A1

Abstract

　本発明の液晶表示装置において、透明共通電極（ＣＩＴ）に形成されたスリットの長手方向に延びる一対の縁は、透明画素電極（ＰＩＴ）の外縁と平面視において交差し、透明保持容量電極（ＭＩＴ）は、一対の縁のうち外縁より外側に位置する部分と、外縁のうち一対の縁の間に位置する部分と、平面視において重複する。

Description

液晶表示装置及びその製造方法

　本出願は、液晶表示装置及びその製造方法に関し、特にはＩＰＳ（In Plane Switching）方式を実現する画素構造に関する。

　ＩＰＳ方式の液晶表示装置では、液晶層を挟む２つの基板のうちの一方の基板の画素領域に画素電極と共通電極とが配置されており、画素電極と共通電極との間に基板と平行な横電界が発生する。このような液晶表示装置は、表示面に対して斜めの方向から観察しても表示の劣化が少ない、いわゆる広視野角特性に優れることが知られている。

　ところで、近年、画素領域の面積が益々小さくなっていることから、画素電極と共通電極との間の保持容量が不十分となるおそれがある。この点に関し、特開２００９－５８９１３号公報には、画素電極の上方と下方のそれぞれに共通電極を配置することで、画素電極と共通電極との間の保持容量を高めることが開示されている。

　しかしながら、特開２００９－５８９１３号公報に開示された画素構造は、画素電極と共通電極との間の保持容量を高める観点からも、画素領域内を透過する光量を高める観点からも、画素電極と他の導電部材との間の寄生容量を減らす観点からも、まだまだ改善の余地を残している。

　本出願は、上記実情に鑑みて為されたものであり、表示特性の向上を図ることが可能な液晶表示装置及びその製造方法を提供することを目的とする。

　本出願の第１の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極の前記液晶層側に配置される第２の絶縁膜と、前記第２の絶縁膜と前記液晶層との間に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、を備える。前記スリットの長手方向に延びる一対の縁は、前記画素電極の外縁と平面視において交差する。前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する。

　また、第１の態様では、前記スリットの幅方向に延びる縁は、前記画素電極の前記外縁より外側に位置してもよい。

　また、第１の態様では、前記第２の共通電極は、前記スリットの長手方向に延び、前記スリットの幅方向に並ぶ複数の帯状部と、前記スリットの幅方向に延び、前記帯状部同士を繋ぐ複数の連結部と、を備え、前記複数の連結部は、前記画素電極の前記外縁より外側に位置してもよい。

　また、第１の態様では、前記スリットの前記一対の縁は、前記スリットの長手方向に隣り合う２つの前記画素電極の近接する２つの外縁と平面視において交差してもよい。

　また、第１の態様では、前記第１の共通電極は、前記スリットの前記一対の縁と前記近接する２つの外縁とに囲まれる領域の全部と平面視において重複してもよい。

　また、第１の態様では、前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁は、平面視において前記スリットの内側に位置してもよい。

　また、第１の態様では、前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁は、平面視において前記第２の共通電極と重複しなくてもよい。

　また、第１の態様では、前記第１の共通電極に開口が形成され、前記スリットの前記一対の縁は、前記開口の縁と平面視において交差してもよい。

　また、第１の態様では、前記画素領域は、前記第１の共通電極と前記第１の基板との間に配置される第３の絶縁膜を備え、前記データ線と前記薄膜トランジスタとは、前記第３の絶縁膜の前記第１の基板側に配置してもよい。

　また、第１の態様では、前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含んでもよい。

　また、第１の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極の前記液晶層側に配置される第２の絶縁膜と、前記第２の絶縁膜と前記液晶層との間に配置され、前記データ線に沿って延びる複数のスリットが形成された透明導電性の第２の共通電極と、を備える。前記スリットの前記データ線に沿って延びる一対の縁は、前記画素電極の前記ゲート線に沿って延びる外縁と平面視において交差する。前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する。

　また、第１の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極の前記液晶層側に配置される第２の絶縁膜と、前記第２の絶縁膜と前記液晶層との間に配置され、前記ゲート線に沿って延びる複数のスリットが形成された透明導電性の第２の共通電極と、を備える。前記スリットの前記ゲート線に沿って延びる一対の縁は、前記画素電極の前記データ線に沿って延びる外縁と平面視において交差する。前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する。

　本出願の第２の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記データ線及び前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記データ線及び前記画素電極の前記液晶層側に配置される第２の絶縁膜と、前記第２の絶縁膜と前記液晶層との間に配置される、複数のスリットが形成された透明導電性の第２の共通電極と、を備える。前記第１の共通電極と前記第２の共通電極と、が前記データ線と前記画素電極との隙間と平面視において重複する。

　また、第２の態様では、前記第１の共通電極の縁が、前記データ線と前記画素電極との隙間と平面視において重複してもよい。

　また、第２の態様では、前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の外側に位置するとともに前記画素電極と重複し、前記第２の共通電極の前記スリットの縁と、前記遮光部の縁との平面視における距離が、前記第２の共通電極の前記スリットの幅の半分よりも小さくてもよい。

　また、第２の態様では、平面視において、前記第１の共通電極の前記スリットの縁と、前記画素電極の縁との間に隙間が形成されるとともに、前記隙間に前記第１の共通電極が重複してもよい。

　また、第２の態様では、一対の前記ゲート線の間に、前記データ線の長手方向に隣り合う一対の前記画素領域が配置され、一対の前記画素領域の間に、各々の前記画素領域に含まれる前記第１の共通電極に接続された、前記ゲート線と平行なコモン線が配置されてもよい。

　また、第２の態様では、前記データ線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁の隙間が、前記第１の共通電極と前記第２の共通電極と前記コモン線と平面視において重複してもよい。

　また、第２の態様では、前記ゲート線の長手方向に配列する複数の前記画素領域に含まれる前記第１の共通電極が連続的に形成され、前記データ線と平面視において重複し、前記第１の共通電極に接続されるコモン線が配置されてもよい。

　また、第２の態様では、前記ゲート線の長手方向に配列する複数の前記画素領域のうちの一部の画素領域に、前記第１の絶縁膜と前記第２の絶縁膜とに形成されたホールを通じて前記第１の共通電極と前記第２の共通電極とに接続されるビア導体が配置されてもよい。

　本出願の第３の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記データ線及び前記画素電極と、前記第１の基板との間に配置される第１の絶縁膜と、前記データ線及び前記画素電極と、前記液晶層との間に配置される第２の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される第３の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記第２の絶縁膜と前記液晶層との間に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、を備える。前記ゲート線及び前記第１の共通電極のうち、一方が前記第１の絶縁膜と前記第３の絶縁膜との間に配置され、他方が前記第３の絶縁膜と前記第１の基板との間に配置される。

　また、第３の態様では、前記ゲート線と前記第１の共通電極とが平面視において重複してもよい。

　また、第３の態様では、前記ゲート線を挟んで、前記データ線の長手方向に隣り合う２つの前記第１の共通電極が、前記ゲート線と平面視において重複する接続部を介して互いに接続されてもよい。

　また、第３の態様では、前記接続部は、前記第１の共通電極よりも前記ゲート線の長手方向に細くてもよい。

　また、第３の態様では、前記データ線を挟んで、前記ゲート線の長手方向に隣り合う２つの前記第１の共通電極が、前記データ線と平面視において重複する接続部を介して互いに接続されてもよい。

　また、第３の態様では、前記接続部は、前記第１の共通電極よりも前記データ線の長手方向に細くてもよい。

　また、第３の態様では、前記第１の共通電極の縁が、平面視において前記画素電極と前記ゲート線との間に位置してもよい。

　また、第３の態様では、前記第１の共通電極の縁が、平面視において前記画素電極と前記データ線との間に位置してもよい。

　また、第３の態様では、前記データ線は、前記画素電極と同材料からなる透明導電膜と、前記透明導電膜上に配置される金属膜と、を含んでもよい。

　また、第３の態様では、前記薄膜トランジスタのソース電極又はドレイン電極と半導体層とに前記画素電極が挟まれてもよい。

　また、第３の態様に係る液晶表示装置の製造方法は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備え、前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備え、前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記データ線及び前記画素電極と、前記第１の基板との間に配置される第１の絶縁膜と、前記データ線及び前記画素電極と、前記液晶層との間に配置される第２の絶縁膜と、前記第１の絶縁膜と前記第１の基板との間又は前記第２の絶縁膜と前記液晶層との間に配置される共通電極と、を備える液晶表示装置の製造方法であって、第１のマスクを用いて前記薄膜トランジスタの半導体層を形成し、前記第１のマスクと異なる第２のマスクを用いて、前記画素電極と、前記データ線と、前記薄膜トランジスタのソース電極及びドレイン電極と、を形成する。

　本出願の第４の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、前記画素電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、を備える。前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続される。前記ゲート線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁の隙間が、前記第１の共通電極と前記第２の共通電極と平面視において重複する。

　また、第４の態様では、前記第１の絶縁膜の厚さと前記第２の絶縁膜の厚さとが、前記２本の縁の隙間の距離よりも小さくてもよい。

　また、第４の態様では、前記画素電極の縁と、前記第１の共通電極と、前記第２の共通電極と、が前記データ線と平面視において重複してもよい。

　また、第４の態様では、前記ゲート線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁が、前記データ線と平面視において重複し、前記第１の共通電極と、前記第２の共通電極と、が前記２本の縁の隙間と平面視において重複してもよい。

　また、第４の態様では、前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含んでもよい。

　また、第４の態様では、前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも厚い有機材料からなる有機絶縁膜を含んでもよい。

　また、第４の態様では、前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の外側に位置し、前記第２の共通電極の前記スリットの縁と、前記遮光部の縁との平面視における距離が、前記第２の共通電極の前記スリットの幅の半分よりも小さくてもよい。

　また、第４の態様では、前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の内側に位置してもよい。

　また、第４の態様では、平面視において前記データ線と重複し、前記第１の共通電極に接続される、前記第１の共通電極よりも導電率が高いコモン線をさらに備えてもよい。

　本出願の第５の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、前記画素電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、を備える。前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続される。前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する。

　また、第５の態様では、前記近接する２つの外縁の全部が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置してもよい。

　また、第５の態様では、前記近接する２つの外縁は、平面視において前記第２の共通電極と重複しなくてもよい。

　また、第５の態様では、前記スリットの長手方向に延びる一対の縁は、前記スリットの幅方向に隣り合う２つの前記画素電極の前記スリットの幅方向に延びる縁とそれぞれ平面視において交差してもよい。

　また、第５の態様では、前記スリットは、前記データ線に沿って延び、前記第１の共通電極には、前記薄膜トランジスタと前記画素電極とを接続するための開口が形成され、前記開口は、前記データ線が延びる方向に隣り合う２つの前記画素電極の間の領域と平面視において重複してもよい。

　また、第５の態様では、前記スリットは、前記ゲート線に沿って延び、前記第１の共通電極には、前記薄膜トランジスタと前記画素電極とを接続するための開口が形成され、前記開口は、前記ゲート線が延びる方向に隣り合う２つの前記画素電極の間の領域と平面視において重複してもよい。

　また、第５の態様では、前記近接する２つの外縁は、平面視において前記データ線または前記ゲート線と重複してもよい。

　また、第５の態様では、前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含んでもよい。

　また、第５の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、前記画素電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、を備える。前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続される。前記スリットは、前記データ線に沿って延びる。前記ゲート線が延びる方向に隣り合う２つの前記画素電極の、前記データ線に沿って延びる近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する。

　また、第５の態様に係る液晶表示装置は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板とに挟まれる液晶層と、を備える。前記第１の基板は、複数のデータ線と、複数のゲート線と、前記データ線と前記ゲート線とに囲まれる複数の画素領域と、を備える。前記画素領域は、前記データ線に接続される薄膜トランジスタと、前記薄膜トランジスタに接続される透明導電性の画素電極と、前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、前記画素電極を覆う第２の絶縁膜と、前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、を備える。前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続される。前記スリットは、前記ゲート線に沿って延びる。前記データ線が延びる方向に隣り合う２つの前記画素電極の、前記ゲート線に沿って延びる近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する。

　本発明によると、画素電極と共通電極との間の保持容量の向上を図るとともに、画素領域内を透過する光量の向上を図ることが可能である。

液晶表示装置のシステム及び等価回路を示す図である。第１の実施例に係る液晶表示装置における液晶表示パネルのマトリクスの１画素の平面図である。図２に示す液晶表示パネルの３－３’線断面図である。図２に示す液晶表示パネルの４－４’線断面図である。図２に示す液晶表示パネルの１画素領域の画素電極端部における液晶の回転で動作と偏光軸の関係を示す平面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第１の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第２の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第３の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第４の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第５の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第６の工程を示す断面図である。図２に示す液晶表示パネルにおけるＴＦＴ製造工程における第７及び第８の工程を示す断面図である。第２の実施例に係る液晶表示パネルのマトリクスの１画素の平面図である。図１３に示す液晶表示パネルの１４－１４’線断面図である。図１３に示す液晶表示パネルの１画素領域の画素電極端部における液晶の回転で動作と偏光軸の関係を示す平面図である。第２の実施例に係る液晶表示パネルのマトリクスの１画素の他の平面図である。スリットの形状を説明するための平面図である。第３の実施例に係る液晶表示装置のマトリクス状の複数画素の平面図である。図１８に示す液晶表示装置の１画素の平面図である。図１８に示す液晶表示装置の４－４’線断面図である。図１８に示す液晶表示装置の５－５’線断面図である。図１８に示す液晶表示装置の６－６’線断面図である。図１８に示す液晶表示装置の開口領域における透過率分布である。図２３に示す液晶表示装置のデータ配線及びブラックマトリクス周辺の断面図である。第３の実施例に係る液晶表示パネルの端子部及びその付近を示す概略平面図である。図２５に示す液晶表示装置の１０－１０’線断面図である。第３の実施例に係る液晶表示装置の製造方法を説明する図である。第３の実施例に係る液晶表示装置の製造方法を説明する図である。第３の実施例に係る液晶表示装置の製造方法を説明する図である。第３の実施例に係る液晶表示装置の製造方法を説明する図である。第３の実施例に係る液晶表示装置の製造方法を説明する図である。第４の実施例に係る液晶表示装置のシステム及び等価回路を示す図である。図３２に示す液晶表示装置のマトリクス状の複数画素の平面図である。図３３に示す液晶表示装置のマトリクス状の１画素の平面図である。図３２に示す液晶表示装置の１９－１９’線断面図である。第５の実施例に係る液晶表示装置のマトリクス状の複数画素の平面図である。図３６に示す液晶表示装置のマトリクス状の３つの画素の平面図である。図３７に示す液晶表示装置の２３－２３’切断線断面図である。図３７に示す液晶表示装置の２４－２４’切断線断面図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第５の実施例に係る液晶表示装置の製造方法を説明する図である。第６の実施例に係る液晶表示パネルのマトリクス状の３画素の平面図である。図４６に示す液晶表示パネルの３２－３２’線断面図である。図４６に示す液晶表示パネルの３３－３３’線断面図である。第７の実施例に係る液晶表示装置の１画素の平面図である。図４９の３－３’線における断面図である。図４９の４－４’線における断面図である。図４９の５－５’線における断面図である。図４９の６－６’線における断面図である。第７の実施例に係る液晶表示装置のＴＦＴ製造工程における第１の工程を示す図である。図５４に続く第２の工程を示す図である。図５５に続く第３の工程を示す図である。図５６に続く第４の工程を示す図である。図５７に続く第５の工程を示す図である。図５８に続く第６の工程を示す図である。第８の実施例に係る液晶表示装置の１画素の平面図である。図６０の１４－１４’線における断面図である。図６０の１５－１５’線における断面図である。第９の実施例に係る液晶表示装置のＴＦＴを含む部分の断面図である。第９の実施例に係る液晶表示装置の画素電極を含む部分の断面図である。第１０の実施例に係る液晶表示装置の１画素の平面図である。図６５の１９－１９’線における断面図である。図６５の２０－２０’線における断面図である。第１０の実施例に係る液晶表示装置のＴＦＴ製造工程における第１の工程を示す断面図である。図６８に続く第２の工程を示す図である。図６９に続く第３の工程を示す図である。図７０に続く第４の工程を示す図である。図７１に続く第５の工程を示す図である。図７２に続く第６の工程を示す図である。図７３に続く第７の工程を示す図である。第１１の実施例に係る液晶表示装置における液晶表示パネルのマトリクスの1画素の平面図である。図７５に示す液晶表示パネルの３－３’線断面図である。図７５に示す液晶表示パネルの４－４’線断面図である。図７５に示す液晶表示パネルの表示部の断面構造領域での白表示動作状態における相対透過率の計算結果である。図７７に示すデータ配線付近の遮光や透明電極の寸法例との関係を示す断面図である。図７７に示すデータ配線付近の遮光や透明電極の他の寸法例との関係を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第１の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第２の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第３の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第４の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第５の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第６の工程を示す断面図である。図７５に示す液晶表示パネルにおけるＴＦＴ製造工程における第８の工程を示す断面図である。第１２の実施例に係る液晶表示パネルのマトリクスの1画素の平面図である。図８８に示す液晶表示パネルの１６－１６’線断面図である。第１３の実施例に係る液晶表示装置における液晶表示パネルのマトリクスの１画素の平面図である。図９０に示す液晶表示パネルの３－３’線断面図である。図９０に示す液晶表示パネルの４－４’線断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第１の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第２の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第３の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第４の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第５の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第６の工程を示す断面図である。図９０に示す液晶表示パネルにおけるＴＦＴ製造工程における第７及び第８の工程を示す断面図である。第１４の実施例に係る液晶表示パネルのマトリクスの１画素の平面図である。図１００に示す液晶表示パネルの１４－１４’線断面図である。

　以下、図面を参照して本発明の実施例を詳細に説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

［基本構造］
　図１は、本発明のすべての実施例に係る液晶表示装置を示すシステム及び回路結線図である。液晶表示装置ＬＣＤは、画面領域ＤＩＡと、その周囲に位置する駆動回路領域と、を備える。画面領域ＤＩＡでは、アクティブマトリクス表示が実現される。走査線駆動回路から走査（ゲート）線Ｇ１，Ｇ２，・・Ｇｎには走査電圧が供給され、データ線駆動回路からデータ線Ｄ１，Ｄ２，・・Ｄｍには映像データ電圧が供給される。透明画素電極ＰＩＴには薄膜トランジスタＴＦＴのオン，オフにより映像データ電圧が与えられ、透明共通電極ＣＩＴには共通電極駆動回路から共通（コモン）電圧が供給され、透明画素電極ＰＩＴと透明共通電極ＣＩＴとの間に生じる電界で液晶層ＬＣが駆動される。液晶層ＬＣの電圧低下を防止するため、各画素領域には保持容量ＳＴＧが形成されている。共通電圧は、共通電極駆動回路から透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴへ伝播される。カラー表示は、赤（Ｒ），緑（Ｇ），青（Ｂ）に対応する画素に接続されたデータ線Ｄ１（Ｒ），Ｄ２（Ｇ），Ｄ３（Ｂ）に所望の映像データ電圧を印加することにより実現する。

[実施例１]
　以下、本発明の実施例１の液晶表示装置について、図２～１２を用いて説明する。

　図２は１つの画素領域の詳細な平面図を示し、図３は図２の３－３’切断線における断面図を示し、図４は図２の４－４’切断線における断面図を示す。

　図２は、図１における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。構造を理解しやすくするため、図２（ａ）ではほぼ全層のパターンを示す一方で、図２（ｂ）では、各透明電極のパターンと、ブラックマトリクスＢＭの開口の投影位置（破線）のみを示している。ブラックマトリクスＢＭの開口の内側部分が光透過領域であり、開口の外側部分が遮光領域である。

　図２（ａ）における各構成の配置及びその機能について説明する。ゲート配線ＧＬは低抵抗の金属層で形成され、図１の走査配線駆動回路に接続され、走査電圧を印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像データ電圧を印加される。ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、これとコンタクトホールを介して接続された透明画素電極ＰＩＴに伝わる。

　液晶層に印加されるもう一方の電圧である共通電圧は、図１の共通駆動電極駆動回路から透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴに印加される。透明保持容量電極ＭＩＴの上方には、絶縁膜を介して透明画素電極ＰＩＴが積層されている。さらに、透明画素電極ＰＩＴの上方には、絶縁膜を介して透明共通電極ＣＩＴが積層されており、透明共通電極ＣＩＴには複数のスリットが形成されている。透明画素電極ＰＩＴからの電界は、その上方に配置された透明共通電極ＣＩＴのスリットを通じて液晶層内まで至り、液晶層内で折り返されて、最終的に透明共通電極ＣＩＴに至る。これにより、液晶層内に横電界が印加される。

　なお、本例では、閉じた細長い形状の開口をスリットと呼んでいるが、これに限らず、スリットは一端が開いた細長い形状の切り欠きであってもよい。また、スリット間の距離に対してスリット自身の幅が大きくてもよい。

　また、透明保持容量電極ＭＩＴにも、図１の共通電極駆動回路が接続され、共通電圧が印加される。透明保持容量電極ＭＩＴは、透明画素電極ＰＩＴの下方に絶縁膜を介して配置されており、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴとの間には保持容量ＳＴＧが構成されている。このように、本実施例では画素領域に、スリットを有する透明共通電極ＣＩＴ、透明画素電極ＰＩＴ、透明保持容量電極ＭＩＴが形成されている。これら３つの透明導電膜は、異なる工程で成膜加工されている。透明画素電極ＰＩＴは、絶縁膜に形成されたコンタクトホールＣＯＮＴを通じてソース電極ＳＭに接続され、各々の画素領域に独立して配置される。一方、透明保持容量電極ＭＩＴ及び透明共通電極ＣＩＴは、複数の画素領域に跨るように画面領域の全体に亘ってネットワーク状に連結されている。

　本実施例では、１つの画素領域における透明共通電極ＣＩＴ、透明保持容量電極ＭＩＴ及び透明画素電極ＰＩＴの平面パターンに主な特徴があるので、この関係について図２（ｂ）を使用しながら説明する。

　図２（ｂ）における最上層のパターンは、透明共通電極ＣＩＴである。透明共通電極ＣＩＴは、データ配線ＤＬと平行に延びる複数の帯状部Ｃ１を備えており、これら帯状部Ｃ１の間に複数のスリットＣＳが形成されている。本実施例では、スリットＣＳの長手方向とはデータ配線ＤＬの延伸方向であり、スリットＣＳの幅方向とはゲート線ＧＬの延伸方向である。

　平面視において、透明共通電極ＣＩＴの各々のスリットＣＳの内側には透明画素電極ＰＩＴが見えている。これらのスリットＣＳのうち、データ配線ＤＬの上方に位置するスリットＣＳは、他のスリットＣＳよりも幅広に形成されており、その内側には、スリットＣＳの長手方向と平行な透明画素電極ＰＩＴの外縁Ｐ１が含まれている。

　具体的には、データ配線ＤＬの上方に位置するスリットＣＳの内側には、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳと、が含まれている。言い換えると、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明共通電極ＣＩＴによって覆われていない、すなわち平面視において透明共通電極ＣＩＴと重複していない。

　また、データ配線ＤＬの上方に位置するスリットＣＳの長手方向に延びる一対の縁ＣＥは、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの、スリットＣＳの幅方向と平行な透明画素電極ＰＩＴの外縁Ｐ２とそれぞれ平面視において交差する。

　また、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明画素電極ＰＩＴの下方に配置される透明保持容量電極ＭＩＴと平面視において重複している。また、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明保持容量電極ＭＩＴの下方に配置されるデータ配線ＤＬとも平面視において重複している。

　また、透明共通電極ＣＩＴは、ゲート配線ＧＬの上方で複数の帯状部Ｃ１をスリットＣＳの幅方向に連結する複数の連結部Ｃ２を備えている。これらの連結部Ｃ２は、ブラックマトリクスＢＭによって遮光される領域に配置されている。このため、ブラックマトリクスＢＭの開口の内側では、透明共通電極ＣＩＴの帯状部Ｃ１が主として液晶を駆動する電極となる。

　透明画素電極ＰＩＴは、各々の画素領域に独立して設けられる平面パターンである。絶縁膜に形成されたコンタクトホールＣＯＮＴを通じて透明画素電極ＰＩＴとソース電極ＳＭとは互いに接続されている。また、隣り合う透明画素電極ＰＩＴの外縁Ｐ１，Ｐ２は、データ配線ＤＬとゲート配線ＧＬのそれぞれを境として分離されている。

　透明画素電極ＰＩＴの下方には、絶縁膜を介して透明保持容量電極ＭＩＴが配置されている。透明保持容量電極ＭＩＴは、面内に広がった面状に形成されており、各々の画素領域に対応して開口ＭＡが形成されている。図２では、開口ＭＡの縁が表されている。開口ＭＡは、スリットＣＳの長手方向に隣り合う２つの透明画素電極ＰＩＴの間の領域と重複するように形成されている。開口ＭＡの内側には、コンタクトホールＣＯＮＴが形成される。透明保持容量電極ＭＩＴは、ゲート配線ＧＬ及びデータ配線ＤＬの上方に絶縁膜を介して配置されており、ゲート配線ＧＬ及びデータ配線ＤＬを被覆している。これにより、液晶層ＬＣ中にゲート配線ＧＬやデータ配線ＤＬからの電界ノイズが侵入しない構成となっている。

　ＩＰＳ表示の液晶表示装置においては、データ配線ＤＬやゲート配線ＧＬを、絶縁膜を介して、共通電圧が印加された透明電極で被覆することで、開口率の向上を図ることが知られている。このような方式においては、最上層の透明共通電極ＣＩＴは、データ配線ＤＬの上方を覆うように、データ線ＤＬが延びる方向に延び、幅広く形成されている。この場合、データ配線ＤＬを被覆する透明共通電極ＣＩＴの幅は、ＴＦＴ工程における位置合わせのマージンを取るために、データ配線ＤＬよりかなり幅広く設定される。透明共通電極ＣＩＴの幅を広くすると、その部分は例え電極が透明であっても横方向の電界が加わらず、表示における透過には貢献しない。すなわち、表示の開口率向上が得られない。

　本実施例の図２においては、左右方向に並ぶ透明画素電極ＰＩＴの間隔は小さく設定されており、しかも、その隙間部分の下方には透明保持容量電極ＭＩＴが配置されている。この場合、透明保持容量電極ＭＩＴがデータ配線ＤＬのシールドの役目を果たすので、データ配線ＤＬ上のブラックマトリクスＢＭを細く設定でき、開口率を大きくできる。すなわち、データ配線ＤＬの上方に透明保持容量電極ＭＩＴを配置し、透明共通電極ＣＩＴを配置しないことで、開口率の向上を実現している。

　図２において、水平方向に延びるゲート配線ＧＬの上方にも、その大部分に透明保持容量電極ＭＩＴが配置されている。また、透明共通電極ＣＩＴは、複数の画素領域に渡ってデータ配線ＤＬが延びる垂直方向に延びる複数の細長い帯状部を有し、さらに、ゲート配線ＧＬを被覆するブラックマトリクスＢＭの垂直方向のほぼ中央付近に水平方向に延びて帯状部同士を連結する連結部を有しており、網の目状の平面パターンとなっている。これによると、垂直方向に延びる帯状部が断線した場合でも共通電圧の供給が途絶えないという効果と、透明共通電極ＣＩＴの配線抵抗を低減する効果とがある。さらに、このゲート配線ＧＬの上方の、ブラックマトリクスＢＭで遮光された領域では、垂直方向に延びる透明共通電極ＣＩＴのスリットの一対の縁は、透明画素電極ＰＩＴの外縁とほぼ垂直に交差している。

　図３は、図２の３－３’切断線に沿った断面図である。断面構造における構成要素及びその機能、使用材料について説明する。液晶層ＬＣは、第１の透明基板ＳＵＢ１と第２の透明基板ＳＵＢ２とに挟まれている。液晶層ＬＣには、電界方向に沿って液晶分子の長軸が揃うポジ型の液晶或いは電界方向に垂直に液晶分子の長軸が揃うネガ型の液晶が封入されている。液晶層の厚みは３～４μｍである。第１の透明基板ＳＵＢ１及び第２の透明基板ＳＵＢ２はガラスからなり、その厚みは製造工程では０．４から０．７ｍｍであるが、第１及び第２の透明基板ＳＵＢ１，ＳＵＢ２の間に液晶層ＬＣが封入された後の化学研磨によって最終的に約０．２ｍｍと薄くなる場合もある。基板材料としては、ガラスに限られず、もプラスティックを使用してもよい。

　第１の透明基板ＳＵＢ１及び第２の透明基板ＳＵＢ２の外側には、第１の偏光板ＰＯＬ１及び第２の偏光板ＰＯＬ２がそれぞれ貼られている。第２の偏光板ＰＯＬ２は、外側に配置される不図示のバックライトからの光を偏光させ、液晶層ＬＣへと通過させる。液晶層ＬＣは、第２の偏光板ＰＯＬ２により偏光された光を、光学的な複屈折効果により楕円偏光とする。第１の偏光板ＰＯＬ１は、液晶層ＬＣにより楕円偏光となった光を、直線偏光にした上で通過させる。本実施例においては、第１の偏光板ＰＯＬ１の偏光軸と第２の偏光板ＰＯＬ２の偏光軸とが直交する（いわゆるクロスニコス）。従って、液晶層ＬＣに電界が印加されないときは、バックライトからの光が液晶層ＬＣを通過しても、第１の偏光板ＰＯＬ１が光を遮断するので、黒表示となる。一方、液晶層ＬＣに主に画素電極ＰＩＴと透明共通電極ＣＩＴの間に生じる電界が印加されると、液晶層ＬＣは複屈折効果で光を楕円偏光に変える。この際、電圧の大きさに応じて透過率が変わるので、中間階調表示及び白表示が可能になる。透明保持容量電極ＭＩＴには共通電圧が印加されているので、透明保持容量電極ＭＩＴと透明画素電極ＰＩＴの間の電界で液晶層ＬＣを駆動することは可能であるが、本実施例においては図２に示したように、その領域はブラックマトリクスＢＭで遮光されているので、表示動作の透過光としては含まれない。

　液晶層ＬＣの両面にそれぞれ接する位置には、液晶分子を整列させるための第１の配向膜ＡＬ１及び第２の配向膜ＡＬ２が配置されている。第１及び第２の配向膜ＡＬ１，ＡＬ２の主成分はポリイミドであり、その表面に液晶分子を整列させる方法としては、ラビング或いは偏光された紫外線の照射などがある。色表示は、第１の透明基板ＳＵＢ１に形成されたカラーフィルタＣＦを光が透過することで実現する。カラーフィルタＣＦの着色層に含まれる顔料は液晶層ＬＣへ溶け込む汚染源となるため、その表面は有機材料からなるオーバーコート膜ＯＣで被服されている。このオーバーコート膜ＯＣは表面を平坦化させる効果も持つ。

　半導体層ＳＥＭの種類によっては、外部光が直接当たった場合に半導体層ＳＥＭの抵抗が低下して、良好な画像表示を行えないことがある。そのため、第１の透明基板ＳＵＢ１の半導体層ＳＥＭの上方にはブラックマトリクスＢＭが配置される。このブラックマトリクスＢＭは、カラーフィルタＣＦの画素領域間の境界にも配置され、隣りあう画素領域の光が斜めから見えることによる混色を防止し、画像を滲みなく表示することに寄与する。但し、このブラックマトトスＢＭの幅が広すぎると、開口率や透過率が低下する。そのため、高精細の液晶表示装置において高透過率及び低消費電力を実現するには、このブラックマトリクスＢＭの幅を斜めから見たときに混色が起こらない最小の幅にできるかが最大の課題となる。ブラックマトリクスＢＭは、黒色顔料を含む樹脂材料或いは金属材料からなる。

　図２における平面構成と同様に、１画素領域内では液晶層ＬＣをコンデンサと見立てた場合の一方の透明画素電極ＰＩＴと他方の透明共通電極ＣＩＴとの間に駆動電圧が印加される。透明保持容量電極ＭＩＴにも透明共通電極ＣＩＴと同じ共通電圧が印加される。まず、金属層で形成されたゲート配線ＧＬにオン電圧が印加される。ゲート配線ＧＬは、アルミニュームＡｌ，モリブデンＭｏ，チタンＴｉ若しくは銅Ｃｕを主成分とする金属材料、又は上記金属材料にタングステンＷ，マンガンＭｎ若しくはチタンＴｉなどを添加した合金、又はこれらの材料を組み合わせた積層体から形成される。厚さは１００ｎｍ～３００ｎｍである。

　ゲート配線ＧＬの上方にはゲート絶縁膜ＧＳＮが配置されている。ゲート絶縁膜ＧＳＮとしては、プラズマ化学気相成長方法（ＣＶＤ）によって形成されたシリコンナイトライドＳｉＮが用いられる。また、ゲート絶縁膜ＧＳＮは、二酸化シリコンＳｉＯ_２或いはアルミナＡｌ_２Ｏ_３であってもよい。ゲート配線ＧＬ上には、半導体層ＳＥＭが島状に加工されて配置されている。半導体層材料としては、シリコンナイトライドＳｉＮとの組み合わせにはアモルファスシリコンａ－Ｓｉが好適であり、二酸化シリコンＳｉＯ_２との組み合わせには酸化物半導体或いは低温ポリシリコンＬＴＰＳが好適である。酸化物半導体としては、インジューム・ガリウム・亜鉛の酸化物などが好適である。

　半導体層ＳＥＭ上には、データ配線ＤＬ及びソース電極ＳＭが形成される。データ配線ＤＬ及びソース電極ＳＭは、同一工程で形成された低抵抗の金属材料からなる。この金属材料は、アルミニュームＡｌ，モリブデンＭｏ，チタンＴｉ若しくは銅Ｃｕを主成分とする金属材料、又は上記金属材料にタングステンＷ，マンガンＭｎ若しくはチタンＴｉなどを添加した合金、又はこれらの材料を組み合わせた積層体から形成される。

　データ配線ＤＬ及びソース電極ＳＭ上には保護絶縁膜ＰＡＳが形成される。保護絶縁膜ＰＡＳとしては、シリコンナイトライドＳｉＮ或いは二酸化シリコンＳｉＯ_２を用いることができるし、省略する場合もある。保護膜ＰＡＳ上には層間絶縁膜ＯＲＧが形成されている。層間絶縁膜ＯＲＧとしては、アクリルを主成分とする感光性の有機材料が用いられる。有機材料は比誘電率が４以下であり、シリコンナイトライドの６．７に比べて低い。また製法上、シリコンナイトライドに比べて厚く成膜することができる。本実施例では、その厚さは１．５μｍ～３μｍに設定されている。このように比誘電率を低くし、厚さを厚くすることで、層間絶縁膜ＯＲＧ上に配置され、保持容量ＳＴＧの一方の電極を構成する第２の透明保持容量電極ＭＩＴと、データ配線ＤＬ或いはゲート配線ＧＬとの間に生じる配線容量を大幅に低減することができる。このため、抵抗が比較的高い透明導電膜材料を用いた透明保持容量電極ＭＩＴの配線遅延も当然に低減できる。このため、透明保持容量電極ＭＩＴに低抵抗の金属配線を接続しなくても、比較的大きな画面領域ＤＩＡを得ることができる。

　なお、保護膜ＰＡＳと層間絶縁膜ＯＲＧの組は上記本発明の液晶表示装置における第３の絶縁膜に対応し、層間絶縁膜ＯＲＧは上記本発明の液晶表示装置における有機絶縁膜に対応する。

　透明保持容量電極ＭＩＴは、透明導電膜であり、その材料としてはインジュウム・錫・酸化物ＩＴＯやインジュウム・亜鉛・酸化物ＩＧＯが用いられる。透明保持容量電極ＭＩＴと透明画素電極ＰＩＴとは、絶縁膜ＳＮＧを挟み、画素領域内で保持容量ＳＴＧを構成している。この保持容量ＳＴＧは、薄膜トランジスタＴＦＴのオン状態で蓄えられた電荷による映像電圧が保持動作期間に減衰することを防止することができる。なお、透明保持容量電極ＭＩＴは、上記本発明の液晶表示装置における第１の共通電極に対応し、絶縁膜ＳＮＧは、上記本発明の液晶表示装置における第１の絶縁膜に対応する。

　透明画素電極ＰＩＴは、保護膜ＰＡＳ、層間絶縁膜ＯＲＧ及び絶縁膜ＳＮＧに開けられたコンタクトホールＣＯＮＴを介してソース電極ＳＭと電気的に接続される。透明画素電極ＰＩＴは、マトリクス状に配列されたゲート配線ＧＬとデータ配線ＤＬとに区切られた各画素領域内で独立した平面パターンを有する。ゲート配線ＧＬにオン電圧が印加されて半導体層ＳＥＭが低抵抗になったときに、映像データ電圧がデータ配線ＤＬからソース電極ＳＭを経て透明画素電極ＰＩＴに伝わる。映像データ電圧は、透明画素電極ＰＩＴと透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴとの間の容量に充電される。

　透明画素電極ＰＩＴの上方には、上層絶縁膜ＵＰＡＳを介して透明共通電極ＣＩＴが配置されている。上層絶縁膜ＵＰＡＳは、他の絶縁膜と同様に、シリコンナイトライドＳｉＮや二酸化シリコンＳｉＯ_２を材料とする。なお、透明共通電極ＣＩＴは、上記本発明の液晶表示装置における第２の共通電極に対応し、上層絶縁膜ＵＰＡＳは、上記本発明の液晶表示装置における第２の絶縁膜に対応する。

　透明画素電極ＰＩＴには、ゲート配線ＧＬにオン電圧が印加された時に、映像データ電圧がデータ配線ＤＬ、半導体層ＳＥＭ、ソース電極ＳＭを経て伝えられる。この映像データ電圧は、透明画素電極ＰＩＴと、共通電位を持つ透明共通電極ＣＩＴと透明保持容量電極ＭＩＴとの間の容量に充電される。ゲート配線ＧＬにオフ電圧が印加された場合、それ以降は保持期間となり、半導体層ＳＥＭは高抵抗になるため、充電された電荷（電圧）は基本的に保持される。ただし、半導体層ＳＥＭの抵抗や液晶層ＬＣの抵抗による漏洩により、画素電極ＰＩＴの電圧が変動することがある。

　一般的には、透明共通電極ＣＩＴと透明画素電極ＰＩＴの積層で構成される容量で保持特性が得られるが、本実施例では、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴの間の容量もあり、全体の容量を大きく設定できるため、保持特性を良好に保つことができ、画質の優れた液晶表示装置を提供できる。

　図４は、図２の４－４’切断線における断面図である。本図は、データ配線ＤＬを境界とする３つの画素の断面図である。中央にある画素は、縦ストライプ状に配置されたカラーフィルタＣＦにおける緑のカラーフィルタＣＦ（Ｇ）に対応している。その左右にある画素は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ配線ＤＬが位置する画素領域間の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが配置されている。

　データ線ＤＬとブラックマトリクスＢＭは、カラーフィルタＣＦ毎に区切られた画素領域が斜めから覗かれた際に、隣の画素領域を透過するバックライトの光が見える混色を防ぐ効果がある。バックライトの光は、図示していないが、第２の透明基板ＳＵＢ２の外側に貼り付けられた偏光板ＰＯＬ２の外側から第２の透明基板ＳＵＢ２に照射されている。ただし、データ配線ＤＬやブラックマトリクスＢＭの幅を大きくすると、開口率や透過率が低下し、表示が暗くなる課題や消費電力が増加する課題がある。特に、高精細の液晶表示装置ではその問題が最大の課題であるため、ブラックマトリクスＢＭやデータ配線を細くしても表示不良が起こらない液晶表示装置が要望されている。なお、本実施例ではデータ配線ＤＬの下方にはその製造方法との関係で半導体層ＳＥＭが形成されている。半導体層ＳＥＭにアモルファスシリコンやＬＴＰＳを用いた場合、実質的には不透明であるので、その幅が広すぎるとデータ配線ＤＬと同様に開口率を低下させる。

　図４の断面は、光が透過しないブラックマトリクスＢＭ或いはデータ配線ＤＬが位置する画素境界領域と、光が透過する開口領域と、に面内方向に２分されている。まず、開口領域の構造と動作について説明する。

　開口領域では、透明画素電極ＰＩＴと透明共通電極ＣＩＴに映像データ電圧と共通電圧がそれぞれ印加され、これらの間に生じる電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで、透過率が制御されて諧調表示が実現する。最大電位差が印加された時に透過率が最大になるように設定される。本実施例の液晶表示装置はＩＰＳの液晶表示装置であるので、透明画素電極ＰＩＴと透明共通電極ＣＩＴの電位差が小さくなると透過率が低下し、黒表示に向かう。電位差が大きくなると透過率が上昇し、白表示に向かう。最大電位差が印加された場合の最大透過率を、単純に透過率と表現する場合もある。

　液晶層ＬＣには、有機材料の液晶分子ＬＣＭが充填されている。第１の透明基板ＳＵＢ１の内側表面に配置された配向膜ＡＬ１の表面と、第２の透明基板ＳＵＢ２の内側表面に配置された配向膜ＡＬ２の表面には、配向処理によって液晶分子ＬＣＭの長軸が整列する。透明共通電極ＣＩＴは、複数の帯状部を有しており、これらの間にスリットが形成されている。スリットの下方には上層絶縁膜ＵＰＡＳを介して透明画素電極ＰＩＴがあるので、透明画素電極ＰＩＴと透明共通電極ＣＩＴの間の電圧が大きくなると、液晶層ＬＣで折り返されるような電気力線の電界が形成される。透明共通電極ＣＩＴの帯状部とスリットの境界付近が最大電界領域となるので、この付近で液晶分子ＬＣＭの回転が大きくなり、透過率が高くなる。透明共通電極ＣＩＴの帯状部の幅やスリットの間隔を大きくすると、帯状部やスリットの中央付近の電界が弱くなり、透過率が低下する。そのため、透明共通電極ＣＩＴの帯状部の幅とスリットの間隔は、液晶層ＬＣの厚みも考慮して、詳細に設定する必要がある。従って、画素領域は、図４の断面図の横方向に透過率分布を持つことになる。

　高透過率かつ低消費電力の液晶表示装置を実現するために、まず画素領域の境界に位置する、遮光領域を形成するブラックマトリクスＢＭの幅或いはデータ配線ＤＬの幅を狭くすることが必要である。これにより、開口率を上げることができる。さらに、透明画素電極ＰＩＴの幅をこの遮光領域まで大きく広げることが必要である。具体的には、隣り合う透明画素電極ＰＩＴの間隔を狭くし、それぞれの縁を平面視においてデータ配線ＤＬと重複させている。

　データ配線ＤＬの上方に位置する、隣り合う透明画素電極ＰＩＴの隙間の下方では、透明保持容量電極ＭＩＴがデータ配線ＤＬの上方を広く覆うように配置されている。従って、データ配線ＤＬから発生する電界ノイズはこの透明保持容量電極ＭＩＴによりシールドされ、液晶層ＬＣへの電界ノイズが遮蔽される。また、ブラックマトリクスＢＭとデータ配線ＤＬとの間には、透明共通電極ＣＩＴが配置されていない。一般的に、こうした透明保持容量電極ＭＩＴが配置されず、共通電極が最上層にのみ配置される液晶表示装置では、共通電極は、隣り合う透明画素電極の隙間を幅広く蓋をするように配置される。その場合は、共通電極の幅が広いので、駆動用の電界が弱くなり、例え透明電極材料を用いても透過率が低下する、或いはブラックマトリクスＢＭの幅が太くなって開口率が低下すると言う問題がある。本実施例においては、隣り合う透明画素電極ＰＩＴの隙間の上方に透明共通電極ＣＩＴが無くても、データ配線ＤＬが透明保持容量電極ＭＩＴによりシールドされているので、開口率を大きくすることができる。

　ところで、ＩＰＳ方式の液晶表示装置では、画素電極と共通電極の間に電圧を印加した状態で指等により外部から表示面に圧力が加わると、液晶分子が通常とは逆方向に回転する箇所が発生し、その結果、液晶分子が準安定状態となる領域が画素内に広がって表示ムラとして残ってしまう現象が生じることがある。このような現象は、押しドメイン（又はリバースツイスト）と呼ばれる。

　押しドメインの発生を抑制しつつ同時に光の透過量を確保するには、図１７（ａ）のように角が尖った矩形状のスリットを形成することが理想的である。この場合、スリットの長手方向に延びる縁ではこれと直交する横電界が発生し、スリットの幅方向に延びる縁ではこれと直交する横電界が発生するため、横電界の方向がはっきりと二分されて、スリットの端部付近でも液晶分子を一様に回転させやすい。

　しかしながら、実際には、フォトリソグラフィー技術によりスリットが形成されると、図１７（ｂ）のように角が丸まって、スリットの端部付近では横電界の方向が多様となるため、液晶分子が通常とは逆方向に回転する箇所が発生しやすくなってしまう。

　図５は、本実施例において、押しドメインの発生を防止し、これにより高透過率かつ低消費電力の液晶表示装置を実現するメカニズムを示すための１画素領域の平面図である。図５（ａ）は、画素領域の平面パターンの中で、透明導電膜材料で形成されている透明保持容量電極ＭＩＴ、透明画素電極ＰＩＴ及び透明共通電極ＣＩＴのパターンのみを抜き出した図である。図５（ｂ）は、図５（ａ）における点線の円の領域を拡大した図であり、図２（ａ）におけるデータ線ＤＬの近傍の領域であって、ブラックマトリクスＢＭにより遮光されている領域を示す。図５（ｃ）は、図５（ａ）の点線の円の領域を拡大した図であり、図２（ａ）におけるゲート配線ＧＬの近傍の領域であって、透明共通電極ＣＩＴの複数の帯状部Ｃ１及びスリットＣＳと、透明画素電極ＰＩＴの外縁Ｐ２とが交差する領域を示す。

　図５（ｂ）及び図５（ｃ）には、図４の断面図における第１の透明基板ＳＵＢ１の上側及び第２の透明基板ＳＵＢ２の下側にそれぞれ貼り付けられた偏光板ＰＯＬ１，ＰＯＬ２の偏光軸、及び液晶分子ＬＣＭの配向軸も同時に示している。透明画素電極ＰＩＴと、透明共通電極ＣＩＴ或いは透明保持容量電極ＭＩＴとの間に加わる駆動電界による液晶分子ＬＣＭの回転動作を説明しつつ、本実施例の効果を説明する。なお、説明では、液晶分子ＬＣＭの長軸が電界方向に回転して揃うポジ型の例を示すが、液晶分子ＬＣＭが電界の垂直方向に揃うネガ型においても類似の効果を得ることができる。

　図５（ｂ）の領域では、透明共通電極ＣＩＴの２つの帯状部Ｃ１がデータ配線ＤＬと同方向に延びている。これらの帯状部Ｃ１の間に形成されるスリットＣＳの内側では、隣り合う透明画素電極ＰＩＴの近接する２つの外縁Ｐ１がデータ配線ＤＬと同方向に延びている。近接する２つの外縁Ｐ１の隙間Ｐ２は、透明保持容量電極ＭＩＴと平面視で重複している。

　第１の透明基板ＳＵＢ１と第２の透明基板ＳＵＢ２の偏光板ＰＯＬ１，ＰＯＬ２の偏光軸は互いに直交している。図４の配向膜ＡＬ１及びＡＬ２における液晶分子ＬＣＭの長軸を揃える配向軸は、互いに平行であり、これは一方の偏光軸と同じ方向である。この配向軸は、スリットＣＳの長手方向に延びる縁ＣＥや、透明画素電極ＰＩＴの外縁Ｐ１からずらし角度α分だけ傾いており、これにより液晶分子ＬＣＭが電界方向に回転することができる。電界は、透明画素電極ＰＩＴと透明共通電極ＣＩＴ或いは透明保持容量電極ＭＩＴとの間に印加されるため、図中に示したように、スリットＣＳの長手方向に延びる縁ＣＥや、透明画素電極ＰＩＴの外縁Ｐ１と直交する方向になる。

　図５（ｂ）には、透明画素電極ＰＩＴの外縁Ｐ１の近傍にある液晶分子ＬＣＭを示している。無電界すなわちオフ状態においては、液晶分子ＬＣＭの長軸は配向軸の方向に配向している。電界が印加されてオン状態になると、液晶分子ＬＣＭは電界方向に回転し、これによりバックライト光が透過する。この領域では電界方向が均一であるため、全ての液晶分子ＬＣＭが同一方向に回転する。すなわち、この領域における液晶分子ＬＣＭの回転動作は、ブラックマトリクスＢＭの開口の内側と同じであるため、押しドメインは発生しない。従って、この領域の近傍では透過率の低下がない。

　図５（ｃ）の領域では、透明共通電極ＣＩＴの帯状部Ｃ１及びスリットＣＳは、透明画素電極ＰＩＴの外縁Ｐ２と直交している。具体的には、スリットＣＳのデータ配線ＤＬに沿って延びる一対の縁ＣＥは、透明画素電極ＰＩＴのゲート配線ＧＬに沿って延びる外縁Ｐ２と平面視において直交している。また、透明保持容量電極ＭＩＴは、複数の画素領域に渡って面内方向に広がっており、パターンの縁が画素領域内に存在しない。従って、平面視において、透明共通電極ＣＩＴの２つの帯状部Ｃ１に挟まれたスリットＣＳの内側の領域であって、かつ透明画素電極ＰＩＴがない領域（透明画素電極ＰＩＴの外縁Ｐ２より外側の領域）には、透明保持容量電極ＭＩＴがあるため、電界方向は透明画素電極ＰＩＴの外縁Ｐ２と直交する方向となる。具体的には、透明保持容量電極ＭＩＴは、スリットＣＳの一対の縁ＣＥのうち透明画素電極ＰＩＴの外縁Ｐ２より外側に位置する部分ＣＥｐと、透明画素電極ＰＩＴの外縁Ｐ２のうちスリットＣＳの一対の縁ＣＥの間に位置する部分Ｐ２ｐと、平面視において重複するように、面内方向に広がって形成されている。

　また、透明共通電極ＣＩＴは、複数の帯状部Ｃ１をスリットＣＳの幅方向に連結する複数の連結部Ｃ２を備えており、連結部Ｃ２の縁（すなわち、スリットＣＳの幅方向に延びる縁）は、平面視において透明画素電極ＰＩＴの外縁Ｐ２よりも外側に位置している（図５（ａ）を参照）。

　また、一部のスリットＣＳの一対の縁ＣＥは、透明画素電極ＰＩＴの外縁Ｐ２の他に、透明保持容量電極ＭＩＴに形成された開口ＭＡの縁とも、平面視において直交している。これにより、平面視においてスリットＣＳの一対の縁ＣＥと、透明画素電極ＰＩＴの外縁Ｐ２と、開口ＭＡの縁とによって矩形状の閉領域が形成される。透明保持容量電極ＭＩＴは、この閉領域の全部と平面視において重複している。

　透明画素電極ＰＩＴの外縁Ｐ２の近傍の液晶分子ＬＣＭは、オフ状態では配向軸に沿った方向に長軸が並んでいる。オン状態になった場合には、電界方向が偏光軸と小さいずらし角αしか持っていないため（通常は１０度以下）、液晶分子ＬＣＭは電界方向に固定されて回転を停止する。

　すなわち、透明画素電極ＰＩＴの外縁Ｐ２の近傍では、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴの間に、透明画素電極ＰＩＴの外縁Ｐ２と直交する方向の電界が生じるので、液晶分子ＬＣＭの回転が電界により強制的に固定される。このため、液晶分子の回転が複雑化して電界解除後も初期状態に戻り難くなる押しドメインが発生しない。仮に、透明画素電極ＰＩＴの外縁Ｐ２より外側で押しドメインが発生しても、外縁Ｐ２付近における液晶分子ＬＣＭの回転の固定によって、押しドメインが透明画素電極ＰＩＴの外縁Ｐ２より内側まで広がることを防止できるので、高透過率かつ低消費電力の液晶表示装置を提供できる。

　図６～図１２は、本実施例における第１の基板ＳＵＢ１上に形成された薄膜トランジスタＴＦＴを含む積層体の製造工程を示す。各図は、１画素領域の平面図及その平面図中のｂ－ｂ’切断線の断面図を含んでいる。各図は、写真加工工程（ホト工程）毎に記載している。

　図６は、第１のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。ゲート配線ＧＬは、第１の透明基板ＳＵＢ１上にスパッタにより成膜された後、第１のホト工程でパターン化される。

　図７は、第２のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。ゲート配線ＧＬ上にＣＶＤよりシリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭが積層される。さらにその上に、モリブデンＭｏと銅Ｃｕの積層膜がスパッタで成膜される。配線材料としては、ゲート配線ＧＬと同様の材料を適用してもよい。

　ゲート絶縁膜ＧＳＮ、半導体層ＳＥＭ、及びドレイン配線ＤＬ・ソース電極ＳＭの厚さは、それぞれおおよそ４００ｎｍ、２００ｎｍ、３００ｎｍである。上記ＣＶＤ及びスパッタにより積層膜が形成された後、当該積層膜上にホトレジストが形成され、これがハーフトーンホトマスクを用いて露光されることで、データ配線ＤＬ及びソース電極ＳＭの領域と、半導体層ＳＥＭの領域とが形成される。

　図８は、第３のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。データ配線ＤＬ及びソース電極ＳＭ上にはＣＶＤにより保護膜ＰＡＳが形成され、さらに感光性アクリルである層間絶縁膜ＯＲＧが塗布される。保護膜ＰＡＳはシリコンナイトライドからなり、その厚さは１００ｎｍ～４００ｎｍである。感光性アクリルの材料は、それ自身をホト工程でのレジストとして使用できるので、ホトマスクを利用した現像処理によりソース電極ＳＭ上に開口ＯＣＯＮＴが形成される。

　図９は、第４のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明導電膜の材料であるインジウム・錫・酸化物の成膜後、ホトエッチング工程を経て、透明保持容量電極ＭＩＴが形成される。

　図１０は、第５のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明共通保持容量電極ＭＩＴ上に絶縁膜ＳＮＧがＣＶＤで形成される。絶縁膜ＳＮＧはシリコンナイトライドからなり、その厚さは２００ｎｍ～６００ｎｍである。ホトエッチング工程を経て、層間絶縁膜ＯＲＧの開口ＯＣＯＮＴの内側に、層間絶縁膜ＳＮＧと保護膜ＰＡＳとを貫通するコンタクトホールＰＣＯＮＴが形成される。

　図１１は、第６のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。絶縁膜ＳＮＧ上に透明導電膜の材料となるインジュウム・錫・酸化物が成膜された後、ホトエッチング工程により透明画素電極ＰＩＴが加工される。この透明画素電極ＰＩＴは、各々の画素領域内で加工され、ソース電極ＳＭと接続される。

　図１２は、第７及び第８のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明画素電極ＰＩＴ上には上層絶縁膜ＵＰＡＳが成膜される。この上層絶縁膜ＵＰＡＳには、端子取り出しのための開口が画面領域ＤＩＡの端子部で形成される（図示なし）。これが第７のホト工程である。その後、透明導電膜の材料であるインジュウム・錫・酸化物が成膜され、ホトエッチング工程により透明共通電極ＣＩＴが形成される。

　以上のように、都合８回のホトエッチング工程を経て、本実施例に係る液晶表示装置の第１の基板ＳＵＢ１の加工が終了する。

［実施例２］
　以下、本発明の実施例２の液晶表示装置について、図１３～１６を用いて説明する。

　図１３は実施例２における１画素の詳細な平面図、図１４は図１３の１４－１４’切断線における断面図を示す。

　図１３（ａ）は、薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。構造を理解しやすくするため、図１３（ａ）ではほぼ全層のパターンを示す一方で、図１３（ｂ）では、各透明電極のパターンと、ブラックマトリクスＢＭの開口の投影位置（破線）のみを示している。ブラックマトリクスＢＭの開口の内側部分が光透過領域であり、開口の外側部分が遮光領域である。

　本実施例において、上記実施例１と比べて平面パターンが異なるのは透明共通電極ＣＩＴである。他の構成の平面パターンは基本的に上記実施例１と同じであるので、以下では透明共通電極ＣＩＴの平面パターンの改良点を中心に説明する。

　本実施例においては、上記実施例１と同様に、１画素領域における透明共通電極ＣＩＴ、透明保持容量電極ＭＩＴ及び透明画素電極ＰＩＴの平面パターンに主な特徴があるので、この関係について図１３（ｂ）を使用しながら説明する。

　透明共通電極ＣＩＴは、ゲート配線ＧＬと平行に延びる複数の帯状部Ｃ１を備えており、これら帯状部Ｃ１の間に複数のスリットＣＳが形成されている。本実施例では、スリットＣＳの長手方向とはゲート配線ＧＬの延伸方向であり、スリットＣＳの幅方向とはデータ配線ＤＬの延伸方向である。本実施例では、複数の帯状部Ｃ１は、各々のデータ配線ＤＬの上方でスリットＣＳの幅方向に連結されていない。

　図１３（ａ）に示すように、データ配線ＤＬのうち２本のゲート配線ＧＬに挟まれた部分の上方において、透明共通電極ＣＩＴの複数の帯状部Ｃ１は、隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１に垂直に交差するように、ゲート配線ＧＬと平行に延びている。従って、隣り合う透明画素電極ＰＩＴの隙間ＰＳの上方には、透明共通電極ＣＩＴのスリットＣＳにより隔てられた複数の帯状部Ｃ１が配列している。

　図１３（ａ）に示すように、ゲート配線ＧＬの上方の大部分には、透明保持容量電極ＭＩＴが配置されている。また、透明共通電極ＣＩＴの複数の帯状部Ｃ１は、複数の画素領域に渡ってゲート配線ＧＬと平行に延びているが、ゲート配線ＧＬの中央付近では帯状部Ｃ１の幅が広くなっている。

　図１４は、図１３の１４－１４’切断線に沿った断面図である。断面構造における構成要素及びその機能、使用材料について説明する。本図は、ゲート配線ＧＬを境界とする３つの画素領域の断面図である。縦ストライプ状に配置されたカラーフィルタＣＦであるので、本図では同一色のカラーフィルタＣＦが示されている。ゲート配線ＧＬが位置する画素領域間の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが配置されている。

　バックライトの光は、図示していないが、第２の透明基板ＳＵＢ２の外側に貼り付けられた偏光板ＰＯＬ２の外側から第２の透明基板ＳＵＢ２に照射されている。ただし、ブラックマトリクスＢＭの幅を大きくすると、開口率や透過率が低下し、表示が暗くなる課題や消費電力が増加する課題がある。特に、高精細の液晶表示装置ではその問題が最大の課題であるため、ブラックマトリクスＢＭを細くしても表示不良が起こらない液晶表示装置が要望されている。

　図１４の断面は、光が透過しないブラックマトリクスＢＭ或いはゲート配線ＧＬが位置する画素境界領域と、光が透過する開口領域と、に２分されている。

　ブラックマトリクスＢＭで遮光された領域には、薄膜トランジスタＴＦＴの半導体層ＳＥＭと、薄膜トランジスタＴＦＴのソース電極ＳＭと、有機保護膜ＯＲＧ、保護膜ＰＡＳ及び絶縁膜ＳＮＧに開口されたコンタクトホールＣＯＮＴと、が位置しており、透明画素電極ＰＩＴがコンタクトホールＣＯＮＴを経てソース電極ＳＭに形成されている。

　開口領域では、透明画素電極ＰＩＴと透明共通電極ＣＩＴの間に映像データ電圧と共通電圧がそれぞれ印加され、これらの間に生じる電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで、透過率が制御されて諧調表示が実現する。

　高透過率かつ低消費電力の液晶表示装置を実現するために、まず画素領域の境界に位置する、遮光領域を形成するブラックマトリクスＢＭの幅を狭くすることが必要である。これにより、開口率を上げることができる。さらに、透明画素電極ＰＩＴの幅をこの遮光領域まで大きく広げることが必要である。

　図１５は、本実施例において、押しドメインの発生を防止し、これにより高透過率かつ低消費電力の液晶表示装置を実現するメカニズムを示すための１画素領域の平面図である。図１５（ａ）は、画素領域の平面パターンの中で、透明導電膜材料で形成されている透明保持容量電極ＭＩＴ、透明画素電極ＰＩＴ及び透明共通電極ＣＩＴのパターンのみを抜き出した図である。図１５（ｂ）は図１５（ａ）における点線の円の領域ｂを拡大した図であり、図１５（ｃ）は図１５（ａ）の点線の円の領域ｃを拡大した図である。

　上記実施例１と本実施例との違いは、透明共通電極ＣＩＴの帯状部Ｃ１及びスリットＣＳが、上記実施例１においてはデータ配線ＤＬと平行に延びているのに対して、本実施例ではこれが９０度回転されて、ゲート配線ＧＬと平行に延びている点である。そのため、液晶分子ＬＣＭの配向軸も、上記実施例１と本実施例とでは９０度異なる。

　従って、図１５（ｂ）の領域では、透明共通電極ＣＩＴの帯状部Ｃ１及びスリットＣＳは、透明画素電極ＰＩＴの外縁Ｐ１と直交している。具体的には、スリットＣＳの一対の縁ＣＥは、スリットＣＳの長手方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と平面視において直交している。また、透明保持容量電極ＭＩＴは、複数の画素領域に渡って面内方向に広がっており、パターンの縁が画素領域内に存在しない。従って、平面視において、透明共通電極ＣＩＴのスリットＣＳの内側の領域であって、かつ透明画素電極ＰＩＴがない領域（２つの外縁Ｐ１の隙間ＰＳ）には、透明保持容量電極ＭＩＴがあるため、電界方向は透明画素電極ＰＩＴの外縁Ｐ１と直交する方向となる。具体的には、透明保持容量電極ＭＩＴは、スリットＣＳの一対の縁ＣＥのうち透明画素電極ＰＩＴの外縁Ｐ１より外側に位置する部分ＣＥｐと、透明画素電極ＰＩＴの外縁Ｐ１のうちスリットＣＳの一対の縁ＣＥの間に位置する部分Ｐ１ｐと、平面視において重複するように、面内方向に広がって形成されている。また、透明保持容量電極ＭＩＴは、スリットＣＳの一対の縁ＣＥと近接する２つの外縁Ｐ１とに囲まれる矩形状の閉領域の全部と平面視において重複する。

　従って、液晶分子ＬＣＭの長軸は、オン状態のとき、透明画素電極ＰＩＴの外縁Ｐ１に垂直な方向に固定される。透明共通電極ＣＩＴと透明画素電極ＰＩＴは絶縁膜を介して異なる層に配置されており、透明共通電極ＣＩＴの帯状部Ｃ１の縁ＣＥと、透明画素電極ＰＩＴの外縁Ｐ１との交差部分が丸みを帯びることもなく、押しドメインが発生して広がることが無いため、透過率が低下することはない。

　図１５（ｃ）の領域では、上記実施例１における図５（ｂ）の領域と同様に、液晶分子ＬＣＭの回転動作が、ブラックマトリクスＢＭの開口の内側と同じになる。すなわち、オン状態での回転方向が揃っているため、２つ以上の回転方向が共存することでオフ状態となった時に表示乱れが長く表示される押しドメインが発生しない。これにより、高透過率かつ低消費電力の液晶表示装置を提供できる。

　本実施例の画素構造の大部分は、図１３で示した平面パターンを有している。しかし、図１３の画素構造の中で透明共通電極ＣＩＴは、複数の帯状部Ｃ１がゲート配線ＧＬの延在方向と平行して延びているが、各々の帯状部Ｃ１はデータ配線ＤＬの延在方向に連結されていない。そのため、何れかの帯状部Ｃ１で断線が発生した場合、その部分に共通電位が給電されないため、配線遅延の影響で画質が低下する問題がある。しかし、従来のように、全ての画素領域について透明共通電極ＣＩＴをデータ配線ＤＬ上で連結した場合、透明画素電極ＰＩＴ上で透明共通電極ＣＩＴが閉空間を作り、その縁の角部がエッチング加工の影響で丸くなるため、液晶分子の回転方向が複数存在する領域が形成され、押しドメインが生じて透過率が低下してしまう。

　図１６は、この問題の対応のために、横方向に延びる透明共通電極ＣＩＴを、全ての画素領域ではなく、複数の画素領域につき１箇所だけ連結した平面図を示す。

　透明共通電極ＣＩＴのうち、ゲート配線ＧＬの延在方向に延びる複数の帯状部Ｃ１は、データ配線ＤＬの上方でその延在方向に連結される。ただし、この連結は、全ての画素領域についてではなく、複数の画素領域につき１箇所だけでる。さらに、この領域では、上記実施例１と同様に、透明共通電極ＣＩＴの帯状部Ｃ１及びスリットＣＳと、透明画素電極ＰＩＴの外縁Ｐ１とは直交しており、液晶分子ＬＣＭの回転を電界方向に固定する効果があり、押しドメインの発生を防止するため透過率低下は少ない。これにより、液晶表示装置として配線遅延が小さく画質が良好な液晶表示装置を提供できる。

［実施例３］
　以下、本発明の実施例３の液晶表示装置について、図１８～３１を用いて説明する。

　図１８は複数の画素を表す平面図、図１９は１画素の詳細な平面図、図２０は図１９の４－４’切断線における断面図、図２１は図１９の５－５’切断線における断面図、図２２は図１９の６－６’切断線の断面図を示す。

　図１８は、画面領域ＤＩＡにおける横方向に４つの画素、縦方向に３つの画素、すなわち１２画素を取り出した平面図である。ゲート配線ＧＬは薄膜トランジスタＴＦＴの走査電圧を供給する配線であり、データ配線ＤＬは薄膜トランジスタＴＦＴに映像信号電圧を供給する配線である。共通電極金属配線ＭＳＬは第１の透明共通電極ＣＴ１に共通電圧を供給する。本実施例では、行毎に画素が垂直線に対して右、左、右と傾いて配置されている。液晶表示装置の偏光軸は垂直及び水平であるため、液晶分子の回転方向が画素の傾きに応じて行毎に、左回転、右回転、左回転となり、行毎に液晶回転が相殺され、色変化の少ないＩＰＳ方式の液晶表示装置が実現できる。

　図１８の複数の画素の１つには、ブラックマトリスＢＭが示してある。データ配線ＤＬ及びゲート配線ＧＬあるいは薄膜トランジスタＴＦＴは遮光効果のあるブラックマトリクスＢＭで上面から蓋がされており、その中央部に開口部を有する。この開口部の１画素における大きさである開口率を大きくすることで、明るく、低消費電力の液晶表示装置を実現できる。

　図１９は、図１８における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ、データ配線ＤＬに囲まれた１画素の領域と隣接する周囲の画素を含む領域の平面図である。平面的な配置とその機能を示す。ゲート配線ＧＬは低抵抗の金属層で形成され、図１のゲート線駆動回路に接続され走査電圧が印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像信号電圧が印加される。ゲート配線ＧＬにゲートオンとなる走査電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの映像信号電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、更にこれと接続された透明画素電極ＰＩＴ（ＩＴＯ２）に伝わる。ここで透明画素電極ＰＩＴに用いられる透明電極材料は、透明画素電極ＰＩＴのみならず、液晶表示パネルの外部装置との接続に使用される端子部にも用いられるため、その透明電極材料をＩＴＯ２と称する。

　液晶層ＬＣに印加されるもう一方の電圧、共通電圧は、図１の共通電極駆動回路から共通電極金属配線ＭＳＬを経て第１の透明共通電極ＣＴ１（ＩＴＯ１）に印加される。第１の透明共通電極ＣＴ１（ＩＴＯ１）は、第１の透明電極材料ＩＴＯ１で構成されている。透明画素電極ＰＩＴ（ＩＴＯ２）と第１の透明電極ＣＴ１（ＩＴＯ１）は絶縁膜を介して積層されている。さらに、第１の透明共通電極ＣＴ１（ＩＴＯ１）は、１画素分の画素領域内でスリットが形成されている。このスリットは、上面からは透明画素電極ＰＩＴからの電界が液晶層ＬＣを経由して第１の透明共通電極ＣＴ１（ＩＴＯ１）に到達するために形成されたものであり、この電界が液晶層ＬＣを駆動することで表示を行う。第１の透明共通電極ＣＴ１は、半導体層ＳＥＭの上面は、くり貫かれ、開口している。これは、第１の透明共通電極ＣＴ１が半導体層ＳＥＭ上に重畳していると、ゲート配線へ印加される走査電圧が第１の透明共通電極ＣＴ１へ印加される共通電圧に影響し、画素電極との正しい電位差が形成できなくなり、表示に悪影響が出るためである。

　一方、第２の透明共通電極ＣＴ２（ＩＴＯ３）には、図１に示した共通電極駆動回路に接続され、共通電圧が印加される。第２の透明共通電極ＣＴ２（ＩＴＯ３）は絶縁膜を介して透明画素電極ＰＩＴ（ＩＴＯ２）と積層されており、保持容量ＳＴＧを構成している。このように、本実施例では画素領域に、スリットを有する第１の透明共通電極ＣＴ（ＩＴＯ１）、透明画素電極ＰＩＴ（ＩＴＯ２）、第２の透明共通電極ＣＴ２（ＩＴＯ３）が形成されている。上記３つの透明電極材料層ＩＴＯ１、ＩＴＯ２、及びＩＴＯ３はその製造工程において異なる工程で成膜加工されている。

　なお、第１の透明共通電極ＣＴ１（ＩＴＯ１）は上記本発明の液晶表示装置における第２の共通電極に対応し、第２の透明共通電極ＣＴ２（ＩＴＯ３）は上記本発明の液晶表示装置における第１の共通電極に対応する。

　図２０は、図１９の４－４’切断線に沿った断面図である。

　本実施例では、第３の透明電極材料ＩＴＯ３とゲート配線ＧＬは、第２の透明基板ＳＵＢ２上に、第３の透明電極材料ＩＴＯ３、ゲート配線ＧＬと連続成膜してから加工するため、ゲート配線ＧＬの下部には、ゲート配線ＧＬの形状に第３の透明電極材料ＩＴＯ３が形成される。ゲート配線ＧＬが除去された領域の第３の透明電極材料ＩＴＯ３は、第２の透明共通電極ＣＴ２を形成する。

　この第２の透明共通電極ＣＴ２は、ゲート絶縁膜ＧＳＮを介して形成されている透明画素電極ＰＩＴ（ＩＴＯ２）と共に、画素内に保持容量ＳＴＧを構成している。この保持容量ＳＴＧは、薄膜トランジスタＴＦＴのオン状態で印加された映像信号電圧の保持動作期間内での減衰を防止することができる。

　ゲート配線ＧＬの上部にはゲート絶縁膜ＧＳＮが形成されている。なお、ゲート絶縁膜ＧＳＮは、上記本発明の液晶表示装置における第１の絶縁膜に対応する。ゲート配線ＧＬ上には、半導体層ＳＥＭが島状に加工され配置されている。

　半導体層ＳＥＭへの映像信号電圧の印加のために、データ配線ＤＬ及びソース電極ＳＭが形成される。

　ソース電極ＳＭ上には、透明画素電極ＰＩＴ（ＩＴＯ２）が接続されている。

　データ配線ＤＬ及びソース電極ＳＭ上には保護絶縁膜ＰＡＳが形成される。

　透明画素電極ＰＩＴ上部には、保護膜ＰＡＳを介して第１の透明共通電極ＣＴ１（ＩＴＯ１）が形成されている。一般的には、第１の透明共通電極ＣＴ１と透明画素電極ＰＩＴの積層で構成される容量で保持特性を保つが、本実施例では、透明画素電極ＰＩＴと第２の透明共通電極ＣＴ２の間で保持容量を大きく設定できるので、さらに良好の保持特性を保つことができ、画質の優れた液晶表示装置を提供できる。

　図２１は、図１９の５－５’切断線における断面図である。本図はゲート配線ＧＬをまたぐ隣り合う２つの画素領域の断面である。特に、第１の透明基板ＳＵＢ１と第２の透明基板ＳＵＢ２の間に封入された液晶層ＬＣの厚さを維持するための柱状のスペーサを横断する断面を示している。

　ゲート配線ＧＬの隣り合う同一平面上には第２の透明共通電極ＣＴ２（ＩＴＯ３）が形成されている。これは前述のようにゲート絶縁膜ＧＳＮを介して透明画素電極ＰＩＴと重なっており、重なった領域は、映像信号電圧が印加されている期間中に、印加電圧が低下しないようにする機能のある保持容量ＳＴＧを形成する。保持容量ＳＴＧは、第１の透明共通電極ＣＴ１（ＩＴＯ１）と透明画素電極ＰＩＴが、保護膜ＰＡＳを介して重なる部分にも形成されるが、こちらは図１９の平面図に示すように、第１の透明共通電極ＣＴ１がスリット部と電極部に分かれるため、大きな値の保持容量ＳＴＧを形成できない。高精細で画素領域面積の小さな液晶表示装置になると、この傾向はさらに問題になる。すなわち、保持容量ＳＴＧは重なり面積の２乗に比例して小さくなる。これに対して、本実施例は、図２１に示すように、透明画素電極ＰＩＴと全面に重畳する第２の透明共通電極ＣＴ２を有するため、大きな保持容量ＳＴＧを形成出来、透明画素電極ＰＩＴへの印加電圧の低下を防ぎ、フリッカや焼付けを防止できる。

　第２の透明共通電極ＣＴ１には、共通電極金属配線ＭＳＬが形成されている。共通電極金属配線ＭＳＬはゲート配線ＧＬと同一工程で形成されているので、低抵抗の金属配線材料である。これにより、第２の透明共通電極ＣＴ１への印加電圧の配線遅延を低減する。

　液晶層ＬＣの厚さは第１の透明基板ＳＵＢ１に形成されたスペーサＳＰＣで精度良く保たれている。スペーサＳＰＣは第１の透明基板ＳＵＢ１に塗布された有機材料を加工して形成する。スペーサＳＰＣに対向する位置の第２の透明基板ＳＵＢ２には、台座ＤＡＩが形成されている。この台座ＤＡＩは第１基板の構成膜であるデータ配線ＤＬの製造工程で作成した段差である。液晶表示装置全体では、スペーサＳＰＣは複数配置されるが、スペーサＳＰＣの下部に台座ＤＡＩがある画素と形成していない両方の画素がある。これは衝撃や指で押した際に変形して衝撃を和らげる効果がある。

　図２２は、図１９の６－６’切断線における断面図である。本図はデータ配線ＤＬを境界とする３つの画素の断面図である。中心にある画素は縦ストライプのカラーフィルタＣＦの配置において緑のカラーフィルタＣＦ（Ｇ）に対応している。左右は赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ配線ＤＬのある画素間の境界には液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１内側の面にブラックマトリクスＢＭが形成されている。

　このデータ線ＤＬとブラックマトリクスＢＭは、カラーフィルタＣＦで区切られた画素を斜めから覗いた際に、隣の画素のバックライトの光が透過して見えることで混色することを防ぐ効果がある。バックライトの光は図示していないが、第２の透明基板ＳＵＢ２の外側に貼り付けた偏光板ＰＯＬ２の外側から第２の透明基板ＳＵＢ２に向けて照射されている。ただし、このデータ配線ＤＬやブラックマトリクスＢＭの幅を大きくすると、開口率や透過率が低下して液晶表示装置が暗くなり、これを解消するために、バックライトの出力を上げることで消費電力が増加するといった課題がある。特に、高精細の液晶表示装置では、その問題が最大課題であるため、ブラックマトリクスＢＭやデータ配線を細くしても表示不良が起こらない液晶表示装置が要望されている。なお、本実施例ではデータ配線ＤＬの下部には、半導体層ＳＥＭが形成されている。半導体層ＳＥＭはアモルファスシリコンやＬＴＰＳを用いた場合、実質的には不透明であるので、その幅が広すぎるとデータ配線ＤＬ同様に開口率を低下させる。

　図２２の断面は、ブラックマトリクスＢＭあるいはデータ配線ＤＬの画素の遮光領域と、光が透過する開口領域とに２分されている。まず開口領域の構造と動作について示す。

　開口領域では、透明画素電極ＰＩＴ（ＩＴＯ２）と第１の透明共通電極ＣＴ１の間に映像信号電圧、共通電圧が印加され、これらの電極間に発生した電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで透過率を制御して階調表示を行う。複数のスリットを有する第１の透明共通電極ＣＴ１は、その電極幅はＬで間隔はＳとなっている。間隔Ｓであるスリット部からは、保護膜ＰＡＳを介してその下部に透明画素電極ＰＩＴがあるので、２つの電極間の電位差が大きくなると、液晶層ＬＣに折り返すような電界による電気力線が形成される。第１の透明共通電極ＣＴ１の電極幅Ｌとスリットの間隔Ｓの境界が最大電界領域となる。従って、この境界部で液晶分子ＬＣＭの回転が大きくなり透過率が高くなる。逆に、電極幅Ｌや間隔Ｓの中央付近は、電界が弱く、液晶分子ＬＣＭの回転が小さくなり、透過率が低くなる。すなわち、画素領域は図２２の断面図の横方向に透過率分布を持つことになる。このため、第１の透明共通電極ＣＴ１の幅Ｌやスリット幅Ｓを大きくすると、電極幅Ｌやスリット幅Ｓの中央付近の電界が弱くなり透過率が低下する。そのため第１の透明共通電極の電極幅Ｌとスリットの間隔Ｓは、液晶層ＬＣの厚みも考慮して、その幅を細く設定する必要がある。

　明るく、消費電力の低い液晶表示装置を実現するためには、まず画素の境界のドレイン配線ＤＬの遮光領域であるブラックマトリクスＢＭの幅あるいはデータ配線ＤＬの幅を狭くすることが必要である。これにより、開口率を上げることができる。さらに、液晶層ＬＣの駆動領域を拡大するために、透明画素電極幅ＰＩＴをこの遮光領域へ向けて大きく広げることが必要である。すなわち、透明画素電極ＰＩＴと隣り合うデータ配線ＤＬの間隔Ｌｄｓを狭くする必要がある。さらに、１画素内の横方向の透過率分布においては、第１の透明共通電極ＣＴ１の電極幅Ｌとスリットの間隔Ｓの境界部の透過率が最大になり、電極幅Ｌとスリットの間隔Ｓの中央付近での透過率が低い点も考慮する必要がある。

　図２３は、図２２の開口領域の透過率分布の計算結果を示す。第１の透明共通電極ＣＴ１の電極幅Ｌとスリットの間隔Ｓは、本実施例においては、図面中に記載している４μｍと６μｍである。

　透過率は断面構造の横方向において周期的に増減している。透過率は相対値である。最大透過率は第１の透明共通電極ＣＴ１の電極端部で、第１の透明共通電極ＣＴ１から液晶層ＬＣを経て透明画素電極ＰＩＴに至る電界ＥＦが最大となる部分である。この部分は液晶層ＬＣ中の液晶分子の回転角が最大となる領域であり、透過率が最大となる。透過率が低下するのは電界ＥＦが弱くなる第１の透明共通電極ＣＴ１の電極幅Ｌの中央付近とスリットの間隔Ｓの中央付近である。スリットの間隔Ｓの中央付近の透過率が最低であるのは、電界ＥＦの強さが低いためである。したがって、透過率を向上するためには、電界ＥＦの強い領域を密にすることであるが、第１の透明共通電極ＣＴ１の電極幅Ｌと間隔Ｓをいずれも可能な限り細く設定すればよいことになる。また、図２３に示した相対透過率が５０％以上を常に保つようにするには、電極幅Ｌと間隔Ｓができるだけ等しくなるように、第１の透明共通電極ＣＴ１が形成されるべきである。また、ここで最も留意すべきは、画素領域の開口率に最も大きな影響を与えるデータ配線ＤＬ周辺の遮光領域における各電極や配線との間隔である。

　図２４は、図２２の点線枠内の隣り合う画素間の境界部分の断面を示したものであり、効率的に開口率や（最大）透過率を改善できる構成を説明するための図である。

　表示性能悪化の要因としては、データ配線ＤＬに映像信号が流れることで発生する漏洩電界が原因となることがある。これは画素領域の電荷及び電圧は、薄膜トランジスタＴＦＴがオン状態で充電されるが、充電期間は１フレーム中でゲート配線ＧＬが選択されたときのみであり、他のゲート配線ＧＬが選択されている間は、フローティング期間である。しかし、データ配線ＤＬには、常に他の画素領域用の映像信号が流れており、フローティング状態にある画素領域には、データ配線ＤＬからの漏洩電界の影響を受け、画素領域内の保持容量が変動しやすくなる。図２４の断面構造においては、データ配線ＤＬから透明画素電極ＰＩＴへの容量結合は、距離Ｌｄｓに依存する。距離Ｌｄｓが短いと、データ配線ＤＬからの電圧変動が第１の透明画素電極ＰＩＴに寄生容量を得て、画素電圧が変動しやすくなる。この変動が大きいと、背景に灰色で、中央に白や黒の窓を表示した際に、窓の輝度に近づいた輝度に背景の灰色の窓上部及び下部に表示が行われる。これは縦クロストークと呼ばれる表示不良である。ただし、この距離Ｌｄｓを大きく取りすぎると、透明画素電極ＰＩＴの面積が小さくなるため、第１の透明共通電極ＣＴ１との重複領域も小さくなり、電界ＥＦの形成範囲も小さくなるため、開口率が低下し、暗い画面になる。本実施例では、データ線ＤＬと透明画素電極ＰＩＴの距離Ｌｄｓを狭くしても、データ線ＤＬと透明画素電極ＰＩＴ間の寄生容量を小さくできる構造であり、更には距離Ｌｄｓを大きくしても透過率を低下しにくい構造を実現する。図２４（ａ）は、隣り合う画素間の境界での断面図の一例を示す。透明画素電極ＰＩＴとデータ配線ＤＬの間隔Ｌｄｓは、非常に狭い構造である。このため、透明画素電極ＰＩＴとデータ配線ＤＬ間の結合容量は大きくなりやすく、透明画素電極ＰＩＴが、データ配線ＤＬ上の信号の影響を受けやすい構造となる。このため、本構成では透明画素電極ＰＩＴが、データ配線ＤＬ上の第１の透明共通電極ＣＴ１と重複するまで延設されている。換言すると、透明画素電極ＰＩＴとデータ配線ＤＬの間隔Ｌｄｓは、液晶ＬＣ方向において、第１の透明共通電極ＣＴ１で蓋をされている。また、透明画素電極ＰＩＴの下部には、ゲート絶縁膜ＧＳＮを介して第２の透明共通電極ＣＴ２が形成されている。第２の透明共通電極ＣＴ２の縁は、透明画素電極ＰＩＴよりもＬｏの分だけデータ配線ＤＬに近い位置に設定されている。換言すると、第２の透明共通電極ＣＴ２の縁が、データ配線ＤＬと透明画素電極ＰＩＴとの隙間Ｌｄｓと平面視において重複している。保護膜ＰＡＳの厚さは、０．６μｍ程度、ゲート絶縁膜ＧＳＮの厚さは０．４μｍ程度であり、電極間の間隔Ｓや、Ｌｄｓの設定値に比べると非常に薄い。また、第１の透明共通電極ＣＴ１と第２の透明共通電極ＣＴ２は、いずれも共通電極用の共通電位で固定されている。このため、データ配線ＤＬと透明画素電極ＰＩＴ間の距離Ｌｄｓに依存する寄生容量は、第１の透明共通電極ＣＴ１が上面から、第２の透明共通電極ＣＴ２は下面から電気的シールドの効果により、小さく低減できている。すなわち、透明画素電極ＰＩＴとデータ配線ＤＬの間隔Ｌｄｓが、非常に狭い構造であっても、データ配線ＤＬの影響を低減することが可能となる。

　一方、第１の透明共通電極ＣＴ１と透明画素電極ＰＩＴは重畳しており、液晶層ＬＣの駆動はこの２つの電極間にかかる電界で行われる。図２３の計算で分かるように、第１の透明基板ＳＵＢ１に形成されたブラックマトリクスＢＭより外側にはみ出した、第１の透明共通電極ＣＴ１からのはみ出し寸法Ｌｓ（すなわち、第１の透明共通電極ＣＴ１のスリットの縁と、ブラックマトリクスＢＭの縁との平面視における距離）は、電極幅Ｌと同等の機能を果たすため、第１の透明共通電極ＣＴ１のスリット幅Ｓの半分以下であれば、電界ＥＦを密にでき、透過率の低下の少ない液晶表示装置が提供できる。

　図２４（ｂ）は、同様の断面構成において、データ配線ＤＬと透明画素電極ＰＩＴ間の距離Ｌｄｓが大きい構成である。この場合、データ配線ＤＬと透明画素電極ＰＩＴの距離が大きいので、容量結合を大きく低減している。また、データ配線ＤＬと透明画素電極ＰＩＴが、製造工程上のミスでショートしてしまう可能性も低減している。しかし、この場合は、透明画素電極ＰＩＴの面積が小さくなるため、透過率を下げないようにすることが課題となる。第１の透明共通電極ＣＴ１は、データ配線ＤＬから外側の領域で複数のスリットを有している。スリットの間隔はＳである。このスリットは図１９の平面図と図２２の断面図でわかるように、データ配線ＤＬに沿って同じ方向に延びている。図２４（ｂ）の透明画素電極ＰＩＴの端部は、データ配線ＤＬを被覆する第１の透明共通電極ＣＴ１の再隣接のスリット内に位置するように形成され、データ線ＤＬに沿って平面的に延びている。

　一方、本実施例においては、このスリットの間隔Ｓ内において、透明画素電極ＰＩＴとデータ配線ＤＬを被覆する第１の透明共通電極ＣＴ１は重なっておらず、所定の間隔Ｌｉだけ離れている。すなわち、平面視において、第１の透明共通電極ＣＴ１のスリットの縁と、透明画素電極ＰＩＴの縁との間に、間隔Ｌｉが形成されている。仮に、本実施例において、下部に第２の透明共通電極ＣＴ２が無い場合、液晶層ＬＣを駆動するのは、透明画素電極ＰＩＴと第１の透明共通電極ＣＴ１のみである。平面的な寸法は、図２３にあるように、一例としてスリットの間隔Ｓは６μｍであるが、従い、間隔Ｌｉを３μｍ以上にすると電界強度が急激に低下し、透過率が低下する。本実施例では、所定の間隔Ｌｉの下部には第２の透明共通電極ＣＴ２が形成されている。すなわち、間隔Ｌｉと第２の透明共通電極ＣＴ２とが平面視において重複している。透明画素電極ＰＩＴ端部の電界は、スリットの間隔Ｓの領域から液晶層ＬＣを経て、第２の透明共通電極ＣＴ２に至り液晶層ＬＣを駆動する。これにより透過率の低下が抑えられる。つまり、データ配線ＤＬを被覆する第１の透明共通電極ＣＴ１に隣接するスリットの間隔Ｓ内に透明画素電極ＰＩＴの端部があり、この端部と第１の透明共通電極ＣＴ１の端部の隙間部分の下部に第２の透明共通電極のある構造は、寄生容量が小さい上に、透過率が高く低消費電力の液晶表示装置を提供できる。

　図２５は液晶表示装置の画面の端に当たる１画素の平面図である。画面端部からが外部への取り出しの端子部分を示している。データ配線ＤＬは、データ配線ＤＬの金属配線上に開けられたドレイン開口部ＣＮ１からデータ配線ＤＬと第１の透明電極材料ＩＴＯ１で接続され、これがドレイン端子電極ＤＴＮを構成する。共通電極金属配線ＭＳＬは、同様に共通電極金属配線開口部ＣＮ２において第１の透明電極材料ＩＴＯ１と接続され、これが共通電極端子ＣＴＮとして取り出される。一方、ゲート配線ＧＬはゲート配線開口部ＣＮ３から第１の透明電極材料ＩＴＯ１で取り出され、これがゲート配線端子電極ＧＴＮを構成する。一番端のゲート配線ＧＬＤは、実際には対応する画素がないため、ダミー画素用のゲート配線となる。接着層シールＳＥＬは、液晶が漏れないようにする有機材料からなる矩形状枠である。

　図２６は、図２５の１０－１０’切断線における断面であり液晶表示装置でのゲート端子ＧＴＮから半導体層ＳＥＭに至る断面構成である。

　第１の透明基板ＳＵＢ１と第２の透明基板ＳＵＢ２に挟まれた領域が液晶層ＬＣである。液晶層ＬＣの液晶が漏れないようにするため、画面領域の周辺部に接着層シールＳＥＬが形成されている。ゲート配線ＤＬは、液晶層ＬＣのない第２の透明基板ＳＵＢ２の周辺にまで引き出され、ゲート絶縁膜ＧＳＮ及び保護膜ＰＡＳの開口部から第１の透明電極材料ＩＴＯ１で引き出されている。この端子電極ＧＴＮに、ゲート駆動回路が接続される。

　図２７から図３１は、本実施例における第２の透明基板ＳＵＢ２上に形成された薄膜トランジスタＴＦＴや配線領域、開口部の製造工程を示す。製造工程は１画素の平面図及その平面図のｂ－ｂ’切断線の断面図を示す。各図は上記ＴＦＴ工程における写真加工工程毎に記載している。本平面図は、図２５の端子部を含む１画素の平面図、図２６のゲート端子部ＧＴＮを含む断面図を示す。

　図２７は、第２の透明基板ＳＵＢ２上の第１ホト工程の終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図を示す。ゲート配線ＧＬ、共通電極金属配線ＭＳＬ及び第２の透明共通電極ＣＴ２（ＩＴＯ３）は、第１ホト工程で形成される。第２の透明基板ＳＵＢ２上に、スパッタにより、第３の透明電極材料ＩＴＯ３及びゲート配線ＧＬの金属材料を形成する。第一のホト工程のレジストに対する露光工程は、ホトマスクとして完全遮光金属と半透過の金属で構成する。これを用いるとゲート配線ＧＬ上では厚いホトレジスト、第２の透明共通電極ＣＴ２上では薄いホトレジスト、他の領域ではホトレジストの無い領域を区別することができる。この状態で、ゲート配線ＧＬの材料と第３の透明電極材料ＩＴＯ３をエッチング除去し、その後、アッシング処理で薄いレジストを除去し、再度ゲート配線ＧＬを除去すれば、一度の露光工程で第２の透明共通電極ＣＴ２と金属配線を有するゲート配線ＧＬと共通電極金属配線ＭＳＬが形成できる。このように、一度の露光で厚さが２値のレジストを形成することをハーフトーン露光と呼び、従来２回分けていた露光工程を半分に減らすことができるので全体のホト工程を減らしてコストが低減できる効果がある。

　図２８は、第２のホト工程が終了した時点での断面図を示す。ゲート配線ＧＬ上にＣＶＤよりシリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭを積層する。さらにその上部にモリブデンＭｏと銅Ｃｕの積層膜をスパッタで成膜し、データ配線ＤＬとソース電極ＳＭを形成する。

　上記ＣＶＤ膜とスパッタ膜の上部よりホトレジストを形成し、これに対してハーフトーンホトマスクを用いて露光することで、データ配線ＤＬとソース電極ＳＭの領域、半導体層ＳＥＭの領域を形成することができる。

　図２９は、第３のホト工程が終了した時点での１画素の平面図と断面図である。データ配線ＤＬ及びソース電極ＳＭ上に第２の透明電極材料ＩＴＯ２を成膜し、これに対してホト工程を経て、透明画素電極ＰＩＴを形成する。透明画素電極ＰＩＴは、１画素内に方形のパターンで形成される。透明画素電極ＰＩＴはソース電極ＳＭと接続される。

　図３０は、第４のホト工程が終了した時点での１画素の平面図と断面図である。データ配線ＤＬ及びソース電極ＳＭ上に、ＣＶＤにより保護膜ＰＡＳを形成するこのホト工程においては、端子領域において保護膜ＰＡＳをドライエッチ加工し、ゲート配線ＧＬの表面まで貫通するコンタクトホールであるゲート配線開口部ＣＮ３を形成する。

　図３１は、第５のホト工程終了後の１画素の平面図及び断面図である。第１の透明電極材料ＩＴＯ１を成膜し、ホトエッチング工程を経て、第１の透明共通電極ＣＴ１を形成する。ゲート配線ＧＬの端子領域では、ゲート端子開口部ＣＮ３と接続するゲート端子電極ＧＴＮを、第１の透明電極材料ＩＴＯ１で形成する。本実施例では、半導体層ＳＭと同じ層に透明画素電極ＰＩＴに形成されているために、半導体層ＳＥＭと透明画素電極ＰＩＴを接続するための層間絶縁膜に形成するスルーホールが不要に成る。従って、開口率を向上することが可能となる。

［実施例４］
　以下、本発明の実施例４の液晶表示装置について、図３２～３５を用いて説明する。

　図３２は、本実施例に係わる液晶表示装置を示すシステム及び回路結線図である。

　共通電圧の供給は、共通電極金属配線ＭＳＬとこれに接続された透明共通電極ＣＴ１により、画面領域に伝播されている。

　前述の実施例３においては、画素内に異なる製造工程において、３種類の透明電極材料ＩＴＯ１、ＩＴＯ２及びＩＴＯ３を用いて、第１の透明共通電極ＣＴ１、透明画素電極ＰＩＴ、第２の透明共通電極ＣＴ２を形成し、これらの配置位置により、データ配線ＤＬのブラックマトリクスＢＭ断面付近の開口率及び透過率を向上させる例を示した。一方、実施例３では、図１９の平面図及び図２１の断面図で示すように、第２の透明共通電極ＣＴ２へ電圧を供給する共通電極金属配線ＭＳＬが形成してある。この共通電極金属配線ＭＳＬは不透過であり開口率を低下させている。しかし、第２の透明共通電極ＣＴ２の配線遅延を考えると金属配線と接続して抵抗を下げる必要があるため、共通電極金属配線ＭＳＬを無くすことは難しい。本実施例では、共通電極金属配線ＭＳＬの形状を工夫することにより、開口率損失を低減したものである。

　図３２において、本実施例では、共通電極金属配線ＭＳＬは上下の２つの画素で共有化して配置されている。共通電極金属配線ＭＳＬに使われる金属材料は抵抗率が低いため、共有化してもその平面的な幅は実施例３における共通電極金属配線ＭＳＬの幅と同じで良い。これにより開口率は改善できる。

　図３３は、画面領域ＤＩＡの複数の画素の平面図を示している。共通電極金属配線ＭＳＬを中心とする上下の画素の１組には、カラーフィルタＣＦが形成された第１の透明基板ＳＵＢ１におけるブラックマトリクスＢＭが配置されている状態を示している。画面領域ＤＩＡの画素構成は、走査電圧を供給するゲート配線ＧＬ、映像信号電圧を供給するデータ配線ＤＬがマトリクス状に配置され、各画素領域には薄膜トランジスタＴＦＴが構成されている。

　図３４は、本実施例における、共通電極金属配線ＭＳＬを中心とする上下の２つの画素の平面図、図３５は図３４における１９－１９’の断面図を示す。

　図３４の平面図に示すように、共通電極金属配線ＭＳＬを中心として上下に２つの画素が配置されている。ゲート配線ＧＬは、２つの画素に対するそれぞれのゲート配線ＧＬが隣接して２本並列に配置されている。データ配線ＤＬは実施例３と同様に、各画素に映像信号電圧を供給している。具体的には、一対のゲート配線ＧＬの間には、データ配線ＤＬの長手方向に隣り合う一対の画素領域が配置されており、一対の画素領域の間には、各々の画素領域に含まれる第２の透明共通電極ＣＴ２に接続された、ゲート線ＧＬと平行な共通電極金属配線ＭＳＬが配置されている。この共通電極金属配線ＭＳＬは、上記本発明の液晶表示装置におけるコモン線に対応する。

　共通電極金属配線ＭＳＬを中心とした上下２つの画素は、所定の角度で屈曲するように配置されている。これにより、上下の画素でインプレーンスイッチ（ＩＰＳ）表示における液晶の回転方向を互いに反対にすることにより、視野角性能の色変化を大きく低減する効果がある。実施例３においては、この画素の屈曲配置を、ゲート配線ＧＬを中心とした上下の画素で行っていたが、本実施例では共通電極金属配線ＭＳＬを中心とした上下の画素で行った。共通電極金属配線ＭＳＬは、ゲート配線ＧＬより幅が細く設定されるので、折り返し部分での開口率を大きくすることが出来る。さらにゲート配線ＧＬに印加される電圧は、映像信号電圧や共通電圧と異なるので誤動作を表示に与えやすい。そのため、本実施例のように、透明画素電極ＰＩＴと重畳する部分にゲート配線ＧＬが来ない本実施例の構成では、液晶層ＬＣのより正確な駆動を行うことが出来る。

　共通電極金属配線ＭＳＬは、低抵抗材料を用いて不透過であるので、本実施例のように２画素で共有化できれば、配線幅を増やすことなく開口率を改善でき、明るく低消費電力の液晶表示装置を提供できる。

　図３５は、図３４の平面図における１９－１９’切断線の断面図である。２本のゲート配線ＧＬが並列に配置され、その内側の中心に共通電極金属配線ＭＳＬが配置された２つの画素のゲート配線ＧＬを横切る断面である。２本ずつ並んで配置されたゲート配線の内、それぞれ内側のゲート配線ＧＬが２つの画素の透明画素電極ＰＩＴに薄膜トランジスタＴＦＴの半導体層ＳＥＭを通じて電圧を供給する。

　共通電極金属配線ＭＳＬの幅は、実施例３で使用した幅と同じに設定してあり、この幅で配線遅延なく、第２の透明共通ＣＴ２に共通電圧を供給できる。これにより、共通電極金属配線ＭＳＬの配線数を半減でき、開口率を改善できる。

　共通電極配線ＭＳＬに対向する第１の基板上には、ブラックマトリクスＢＭが形成されている。これにより画素間の表示の区切りを鮮明にすることができる。ただし、さらに開口率を上げる場合、共通電極金属配線ＭＳＬも遮光膜としての機能を持つので、ブラックマトリクスＢＭを省略することは可能である。

　本実施例では、開口率を上げるために、隣り合う透明画素電極ＰＩＴ間の距離Ｐｓを狭く設定している。これによっても開口率を向上している。ただし、透明画素電極ＰＩＴ間の距離Ｐｓ狭くした場合、開口率を向上させることはできるが、画質が低下すると言う課題が新たに生じる。本実施例では、図３４の平面図に示すように、２本のゲート配線ＧＬに挟まれた透明画素電極ＰＩＴが隣接している。実際の駆動においては、上側から順に、ゲート配線ＧＬに走査電圧が印加される。隣接する上側の画素領域のゲート配線ＧＬに走査電圧が印加され、透明画素電極ＰＩＴにデータ配線ＤＬより映像信号電圧が印加される。次に下側のゲート配線ＧＬに、同様に走査電圧が印加されると、他のデータである映像信号電圧がデータ配線ＤＬより半導体層ＳＥＭを経て下側の画素の透明画素電極ＰＩＴに印加される。ゲート配線ＧＬへの走査電圧はパルス形式で印加される。上側のゲート配線ＧＬの走査電圧が印加され、その後、下側のゲート配線ＧＬに走査電圧が印加されると、上側の走査電圧は低下しオフとなる。走査電圧がオフになると電圧変動が大きいので、ゲート配線ＧＬの半導体層ＳＥＭ上の電荷の移動や、ゲート配線ＧＬと透明画素電極ＰＩＴ間の寄生容量の容量結合により、透明画素電極ＰＩＴの電圧は低下する。薄膜トランジスタＴＦＴは各画素に配置されており、各寄生容量はほぼ等しいので、この電圧変動により画質低下は電圧変動が大きすぎない限り影響は少ない。一方、本実施例のように、隣接する画素間の薄膜トランジスタＴＦＴの位置が近い場合は、画質不良につながる。この対策も本実施例では提案している。

　図３４で示される上側の画素のゲート配線ＧＬに走査電圧の印加がオフされると、ゲート配線ＧＬと透明画素電極ＰＩＴの間の寄生容量のカップリングで、保持期間となった上側の透明画素電極ＰＩＴの電位は低下する。一方、下側のゲート配線ＧＬへの走査電圧印加がオンして下側の透明画素電極ＰＩＴの電位が上昇すると、透明画素電極ＰＩＴの距離Ｐｓの容量結合で、上側の画素の電位が変動する。さらに、下側の画素へのゲート配線ＧＬの走査電圧がオフになると、隣り合う透明画素電極ＰＩＴ間の距離Ｐｓに応じて、さらに上側の透明画素電極ＰＩＴの電圧が変動する。これにより、１行毎に筋状の表示になり画質が低下する。

　図３５で示される隣り合う透明画素電極ＰＩＴ間の距離Ｐｓの領域の下方には、ゲート絶縁膜ＧＩＮを介して共通電極金属配線ＭＳＬ及び第２の透明共通電極ＣＴ２が形成されている。一方、距離Ｐｓの領域の上方には、保護膜ＰＡＳを介して第１の透明共通電極ＣＴ１が形成されている。第１の透明共通電極ＣＴ１と第２の透明共通電極ＣＴ２は電源として共通電圧が印加されている。つまり、２つの透明画素電極ＰＩＴの間隔Ｐｓを上下からシールドする構造となっている。透明画素電極ＰＩＴの間隔Ｐｓが小さいと、透明画素電極ＰＩＴ間で寄生容量が発生する。このため、片方の透明画素電極ＰＩＴがＯＮすると、隣接する透明画素電極ＰＩＴの電位まで変動する。しかし、本実施例では、透明画素電極ＰＩＴの間隔Ｐｓが第１の透明共通電極ＣＴ１でシールドされているため、透明画素電ＰＩＴ極と第１の透明共通電極ＣＴ１間の寄生容量により、隣接する透明画素電極ＰＩＴ間の寄生容量を抑制することが出来る。これにより、透明画素電極ＰＩＴの間隔Ｐｓを小さくしても、容量結合により電圧変動を防止でき、結果的に明るく、低消費電力の液晶表示装置を提供できる。なお、本実施例では、隣り合う透明画素電極ＰＩＴの距離Ｐｓよりも第１の透明共通電極ＣＴ１の幅は大きく設定してあるが、この距離Ｐｓより小さくても、距離Ｐｓの上部に形成するだけで隣接する透明画素電極ＰＩＴ間の寄生容量を抑制の効果が得られる。

［実施例５］
　以下、本発明の実施例５の液晶表示装置について、図３６～４５を用いて説明する。

　図３６は、画面領域ＤＩＡの６つの画素の平面図を示している。上半分の３画素にはカラーフィルタＣＦが形成されたブラックマトリクスＢＭが配置されている状態を示している。画面領域ＤＩＡの画素構成は、走査電圧を供給するゲート配線ＧＬ、映像信号電圧を供給するデータ配線ＤＬがマトリクス状に配置され、各画素領域には薄膜トランジスタＴＦＴが構成されている。画素は横方向に赤Ｒ、緑Ｇ、青ＢのカラーフィルタＣＦが形成されている。赤Ｒの画素は縦方向の列を形成している。この赤Ｒの画素に共通電圧を供給するために、共通電極金属配線ＭＳＬは、データ配線ＤＬ上に絶縁膜を介して配置している。すなわち、共通電極金属配線ＭＳＬは、第１の透明共通電極ＣＴ１に接続され、データ配線ＤＬと平面視において重複している。この共通電極金属配線ＭＳＬは、接続点ＳＥＧを介して第２の透明共通電極ＣＴ２に接続されている。この接続点ＳＥＧは画素の開口率を低下させるが、この影響を低減するために、白輝度への影響が少ない、赤Ｒ画素に形成されている。

　本実施例では、金属電極共通配線ＭＳＬの接続点ＳＥＧは、画素の開口率を低下させるので、金属電極共通配線ＭＳＬを間引き配置して、配線数を低減している。すなわち、接続点ＳＥＧを複数画素に１個と配置することで開口率を低減する構成としている。本実施例では、赤Ｒ、緑Ｇ、青Ｂの画素の中で白表示した場合の輝度低下の影響が少ない、赤Ｒの画素のみに接続点ＳＥＧを設けて、共通電極金属配線ＭＳＬから第１の透明共通電極ＣＴ１と第２の透明共通電極ＣＴ２に共通電圧を効率良く供給した上で、高輝度を実現する高開口率を実現している。３色の中で緑Ｇが白輝度への影響が大きいので、本実施例では赤Ｒの画素に接続点ＳＥＧを形成しているが、これは青Ｂでも良い。

　図３７は赤Ｒ、緑Ｇ、青Ｂの画素の詳細な平面図、図３８は図３７の２３－２３’切断線における断面図、図３９は図３７の２４－２４’切断線における断面図を示す。ゲート配線ＧＬには走査電圧が印加される。これにより、映像信号電圧はデータ線ＤＬから低抵抗化された半導体ＳＥＭを経てソース金属電極ＳＭを経て透明画素電極ＰＩＴ（ＩＴＯ２）に伝わる。一方、液晶層ＬＣを駆動するもう一方の共通電位は（液晶層側の）最上面にある第１の透明共通電極ＣＴ１（ＩＴＯ１）に供給される。さらにこの第１の透明共通電極ＣＴ１は、ゲート配線ＧＬやデータ配線ＤＬに対して絶縁膜を介して被覆して複数の画素に渡り延在している。

　図３７、図３８の断面図で、各配置構成について説明する。

　図３８は、図３７の２３－２３’の切断線の断面図であり、ＴＦＴ部分の赤Ｒ、緑Ｇ、青Ｂの３画素の断面図である。横方向に、赤Ｒ、緑Ｇ、青Ｂの画素を横断する断面を配置している。第１の透明共通電極ＣＴ１に接続された共通電極金属配線ＭＳＬは、第１の透明共通電極ＣＴ１に被覆され、さらに保護膜ＰＡＳ及びゲート絶縁膜ＧＳＮの開口部を介してコンタクト金属電極ＣＮＴＭを経て、第２の透明共通電極ＣＴ２に接続されている。この接続点ＳＥＧを設けることで開口率は低下するが、これは赤Ｒ画素のみであり、白輝度に影響を与える緑Ｇの画素には配置されていないので影響は小さい。このコンタクト金属電極ＣＮＴＭは、ＩＴＯ同士を接続するための接続用の導体である。

　図３９は同様に、赤Ｒ、緑Ｇ、青Ｂの３つの画素を横断する断面図であり、薄膜トランジスタＴＦＴが無い部分のデータ配線ＤＬを横切る断面図である。共通電極金属配線ＭＳＬは、緑Ｇ画素のデータ配線ＤＬ上に保護膜ＰＡＳを介して配置してある。共通電極金属配線ＭＳＬは、実施例３や実施例４に示すように、開口部を横断する配置の場合は開口率を低減させる。本実施例ではデータ配線ＤＬ上で第１の透明基板ＳＵＢ１に形成されたブラックマトリクスＢＭに隠れる位置にあるので、開口率を低減することはない。

　図４０から図４５は、第２の透明基板ＳＵＢ２に形成された薄膜トランジスタＴＦＴの製造工程をホト工程の終了時点で示したものである。都合６回のホト工程で形成されている。

　図４０は、第２の基板ＳＵＢ２上の第１ホト工程の終了後の１画素の平面図（ａ）と切断線の断面図（ｂ）を示す。ゲート配線ＧＬ、コンタクト金属電極ＣＮＴＭ及び第２の透明共通電極ＣＴ２は第１ホト工程で形成される。第２の透明基板上ＳＵＢ２上に、スパッタにより、第３の透明電極材料ＩＴＯ３と、ゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭの金属材料とを形成する第一のホト工程のレジストに対する露光工程は、完全遮光金属と半透過の金属で構成されたホトマスクを用いる。これを用いるとゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭ上では厚いホトレジスト、第２の透明共通電極ＣＴ２上では薄いホトレジスト、他の領域ではホトレジストの無い領域を区別することができる。この状態で、ゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭの材料と第３の透明電極材料ＩＴＯ３とをエッチング除去し、その後、アッシング処理で薄いレジストを除去し、再度ゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭを除去すれば、一度の露光工程で第２の透明共通電極ＣＴ２と、ゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭとを有するゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭが形成できる。このように、一度の露光で厚さが２値のレジストを形成することをハーフトーン露光と呼び、従来２回分けていた露光工程を半分に減らすことができるので全体のホト工程を減らしてコストが低減できる効果がある。

　図４１は、第２のホト工程が終了した時点での断面図を示す。ゲート配線ＧＬ及びコンタクト金属電極ＣＮＴＭ上に、ＣＶＤにより、シリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭを積層する。さらにその上部に、金属配線としてデータ配線ＤＬとソース電極ＳＭをハーフトーン露光により形成する。

　図４２は、第３のホト工程が終了した時点での１画素の平面図と断面図である。データ配線ＤＬ及びソース電極ＳＭ上に、第２の透明電極材料ＩＴＯ２を成膜し、これに対してホト工程を経て、透明画素電極ＰＩＴを形成する。透明画素電極ＰＩＴは、１画素内に方形のパターンで形成される。透明画素電極ＰＩＴはソース電極ＳＭと接続される。

　図４３は、第４のホト工程が終了した時点での１画素の平面図と断面図である。データ配線ＤＬ及びソース電極ＳＭ上に、ＣＶＤにより、保護膜ＰＡＳを形成する。保護膜ＰＡＳはシリコンナイトライドで、厚さは２００から４００ｎｍである。このホト工程においては、保護膜ＰＡＳ及びゲート絶縁膜ＧＳＮをドライエッチ加工し、コンタクト金属電極ＣＮＴＭの表面まで貫通するコンタクトホールである開口を形成する。

　図４４は、第５のホト工程終了後の１画素の平面図及び断面図である。保護膜ＰＡＳ上に、スパッタにより、共通電極金属配線ＭＳＬ及びコンタクト金属電極ＣＮＴＭの金属材料を成膜し、これに対してホト工程を経て、共通電極金属配線ＭＳＬ及びコンタクト金属電極ＣＮＴＭを形成する。共通電極金属配線ＭＳＬは、データ配線ＤＬと平面視と重複するように形成される。また、共通電極金属配線ＭＳＬは、保護膜ＰＡＳ及びゲート絶縁膜ＧＳＮに形成されたホールを埋めて、コンタクト金属電極ＣＮＴＭと接続される。

　図４５は、第６のホト工程終了後の１画素の平面図及び断面図である。透明電極材料ＩＴＯ１を成膜し、ホトエッチング工程を経て、第１の透明共通電極ＣＴ１を形成する。

［実施例６］
　以下、本発明の実施例６の液晶表示装置について、図４６～４８を用いて説明する。

　図４６は本実施例における３画素の平面図である。３画素は実施例５と同様、縦ストライプのカラーフィルタＣＦを有する液晶表示装置であり、３つの画素は左から赤Ｒ、緑Ｇ、青Ｂの画素に対応している。赤Ｒの画素には接続点ＳＥＧ、緑Ｇのデータ配線ＤＬの配線上には共通電極金属配線ＭＳＬが配置されている。

　図４７及び図４８は、図４６の３２－３２’及び３３－３３’切断線における断面図である。図４７の断面図においては、赤Ｒの画素に接続点ＳＥＧが形成され、緑Ｇの画素のデータ配線ＤＬ上に共通電極金属配線ＭＳＬが形成されている点は、実施例５と共通であるが、共通電極金属配線ＭＳＬは、第１の透明共通電極ＣＴ１上に形成されているのが特徴である。これは実施例５の製造工程が６回であったのに対して、これを５回に低減することができる。すなわち、上記図４４及び図４５に示した工程に代わり、第１の透明共通電極ＣＴ１の透明電極材料ＩＴＯ１と、共通電極金属配線ＭＳＬの金属配線材料と、を連続してスパッタ法により成膜し、これを実施例５で詳細を示したハーフトーン露光を用いることで、露光工程を１回削減できる。これにより、高開口率で低消費電力の液晶表示装置を提供できる。また、本実施例では、第１の透明共通電極ＣＴ２のコンタクト金属電極ＣＮＴＭには、透明電極材料ＩＴＯ１が直接接続される。すなわち、透明電極材料ＩＴＯ１が、保護膜ＰＡＳ及びゲート絶縁膜ＧＳＮに形成されたホールを埋めて、コンタクト金属電極ＣＮＴＭと接続される。

［実施例７］
　以下、本発明の実施例７の液晶表示装置について、図４９～５９を用いて説明する。

　図４９は１つの画素領域の詳細な平面図を示し、図５０は図４９の３－３’切断線における断面図を示し、図５１は図４９の４－４’切断線における断面図を示し、図５２は図４９の５－５’切断線における断面図を示し、図５３は図４９の６－６’切断線における断面図を示す。

　図４９は、図１における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。構造を理解しやすくするため、図４９（ａ）ではほぼ全層のパターンを示す一方で、図４９（ｂ）では、各透明電極のパターンと、ブラックマトリクスＢＭの開口の投影位置（破線）のみを示している。ブラックマトリクスＢＭの開口の内側部分が光透過領域であり、開口の外側部分が遮光領域である。

　図４９（ａ）における各構成の配置及びその機能について説明する。ゲート配線ＧＬは低抵抗の金属層で形成され、図１の走査配線駆動回路に接続され、走査電圧を印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像データ電圧を印加される。ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、これと接続された透明画素電極ＰＩＴに伝わる。

　また、透明保持容量電極ＭＩＴにも、図１の共通電極駆動回路が接続され、共通電圧が印加される。透明保持容量電極ＭＩＴは、透明画素電極ＰＩＴの下方に絶縁膜を介して配置されており、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴとの間には保持容量ＳＴＧが構成されている。このように、本実施例７では画素領域に、スリットを有する透明共通電極ＣＩＴ、透明画素電極ＰＩＴ、透明保持容量電極ＭＩＴが形成されている。これら３つの透明導電膜は、異なる工程で成膜加工されている。透明画素電極ＰＩＴは、ソース電極ＳＭに接続され、各々の画素領域に独立して配置される。一方、透明保持容量電極ＭＩＴ及び透明共通電極ＣＩＴは、複数の画素領域に跨るように画面領域の全体に亘ってネットワーク状に連結されている。

　本実施例７では、１つの画素領域における透明共通電極ＣＩＴ、透明保持容量電極ＭＩＴ及び透明画素電極ＰＩＴの平面パターンに主な特徴があるので、この関係について図４９（ａ）と図４９（ｂ）とを比較しながら説明する。

　図４９（ｂ）におけるブラックマトリクスＢＭの輪郭の内側は開口である。逆に、ゲート配線ＧＬやデータ配線ＤＬの領域は遮光されている。開口から見える最上層のパターンは図４９（ａ）におけるデータ配線ＤＬと平行に延びる透明共通電極ＣＩＴである。透明共通電極ＣＩＴのスリットの内側には上面から透明画素電極ＰＩＴが見える。

　透明共通電極ＣＩＴは、データ配線ＤＬと平行に延びる複数の帯状部を備えており、これら帯状部の間に複数のスリットが形成されている。そして、このデータ配線ＤＬと平行に延びる複数の帯状部は、データ配線ＤＬの上方でデータ配線ＤＬより広い幅でデータ配線ＤＬを被覆している。

　また、透明共通電極ＣＩＴは、ゲート配線ＧＬの上方では、データ配線ＤＬを完全には被覆せず、データ配線ＤＬとソース電極ＳＭに挟まれた半導体層ＳＭを被覆しないように開口している。これは、透明共通電極ＣＩＴが保護絶縁膜ＰＡＳを介して半導体層ＳＥＭの抵抗を下げることによる誤動作の発生を防止するためである。なお、ゲート配線ＧＬを挟んでデータ配線ＤＬの長手方向に隣り合う透明共通電極ＣＩＴは互いに連結されている。これは、マトリクス状に透明共通電極ＣＩＴを連結することで配線遅延時間を低減することが目的である。

　透明画素電極ＰＩＴは、各々の画素領域に独立して設けられる平面パターンである。透明画素電極ＰＩＴはソース電極ＳＭに接続されている。隣り合う透明画素電極ＰＩＴの外縁は、データ配線ＤＬとゲート配線ＧＬのそれぞれを境として分離されている。

　透明画素電極ＰＩＴの下方には、絶縁膜を介して透明保持容量電極ＭＩＴが配置されている。透明保持容量電極ＭＩＴは、画素領域内ではほぼ矩形状の平面パターンである。データ配線ＤＬを挟んでゲート配線ＧＬの長手方向に隣り合う透明保持容量電極ＭＩＴは、データ配線ＤＬの下方において接続部によって互いに連結されており、ゲート配線ＧＬを挟んでデータ配線ＤＬの長手方向に隣り合う透明保持容量電極ＭＩＴも、ゲート配線ＧＬの下方において接続部によって互いに連結されている。このように、透明保持容量電極ＭＩＴもマトリクス状に連結されて、配線遅延時間を低減している。こうした配線遅延時間の短縮により、表示の均一性が高い液晶表示装置を実現することが可能である。

　このように、本実施例７では、透明画素電極ＰＩＴの上方の透明共通電極ＣＩＴがデータ配線ＤＬの上方の保護絶縁膜ＰＡＳ上で互いに連結するように延在し、透明画素電極ＰＩＴの下方の透明保持容量電極ＭＩＴもゲート配線ＧＬの下方の下部絶縁膜ＬＰＡＳ下で互いに連結するように延在しているので、保持容量が大きく、開口率が高く、低消費電力で、さらに画質均一性が高い液晶表示装置を提供することが特徴である。

　本実施例７の図４９においては、透明画素電極ＰＩＴとデータ配線ＤＬの間隔は小さく設定されており、しかも、その隙間の上方には透明共通電極ＣＩＴが配置されており、その隙間の下方には透明保持容量電極ＭＩＴが配置されている。この場合、透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴがデータ配線ＤＬのシールドの役目を果たすので、データ配線ＤＬ上のブラックマトリクスＢＭを細く設定でき、開口率を大きくできる。

　図５０は、図４９の３－３’切断線における断面図である。

　透明保持容量電極ＭＩＴの上方には下部絶縁膜ＬＰＡＳが配置されている。透明共通電極ＭＩＴは、下部絶縁膜ＬＰＡＳによってゲート配線ＧＬと異なる層に分離されているので、ゲート配線ＧＬの下方を通じて互いに連結することが可能である。透明保持容量電極ＭＩＴと透明画素電極ＰＩＴとは、下部絶縁膜ＬＰＡＳとゲート絶縁膜ＧＳＮを挟み、画素領域内で保持容量ＳＴＧを構成している。

　なお、透明保持容量電極ＭＩＴは上記本発明の液晶表示装置における第１の共通電極に対応し、下部絶縁膜ＬＰＡＳは上記本発明の液晶表示装置における第３の絶縁膜に対応し、ゲート絶縁膜ＧＳＮは上記本発明の液晶表示装置における第１の絶縁膜に対応する。

　図４９における平面構成と同様に、１画素領域内では液晶層ＬＣをコンデンサと見立てた場合の一方の透明画素電極ＰＩＴと他方の透明共通電極ＣＩＴとの間に駆動電圧が印加される。透明保持容量電極ＭＩＴにも透明共通電極ＣＩＴと同じ共通電圧が印加される。まず、金属層で形成されたゲート配線ＧＬにオン電圧が印加される。

　ゲート配線ＧＬの上方にはゲート絶縁膜ＧＳＮが配置されている。ゲート配線ＧＬ上には、半導体層ＳＥＭが島状に加工されて配置されている。

　半導体層ＳＥＭ上には、データ配線ＤＬ及びソース電極ＳＭが形成される。データ配線ＤＬ及びソース電極ＳＭは、同一工程で形成された低抵抗の金属材料からなる。

　透明画素電極ＰＩＴは、ソース電極ＳＭを上方から被覆し、電気的に接続される。透明画素電極ＰＩＴは、マトリクス状に配列されたゲート配線ＧＬとドレイン配線ＤＬとに区切られた各画素領域内で独立した平面パターンを有する。ゲート配線ＧＬにオン電圧が印加されて半導体層ＳＥＭが低抵抗になったときに、映像データ電圧がデータ配線ＤＬからソース電極ＳＭを経て透明画素電極ＰＩＴに伝わる。映像データ電圧は、透明画素電極ＰＩＴと透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴとの間の容量に充電される。

　透明画素電極ＰＩＴの上方には、保護絶縁膜ＰＡＳを介して透明共通電極ＣＩＴが配置されている。なお、保護絶縁膜ＰＡＳは上記本発明の液晶表示装置における第２の絶縁膜に対応し、透明共通電極ＣＩＴは上記本発明の液晶表示装置における第２の共通電極に対応する。

　一般的には、透明共通電極ＣＩＴと透明画素電極ＰＩＴの積層で構成される容量で保持特性が得られるが、本実施例７では、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴの間の容量もあり、全体の容量を大きく設定できるため、保持特性を良好に保つことができ、画質の優れた液晶表示装置を提供できる。

　図５１は、図４９の４－４’切断線における断面図である。本図は、データ配線ＤＬを境界とする３つの画素の断面図である。中央にある画素は、縦ストライプ状に配置されたカラーフィルタＣＦにおける緑のカラーフィルタＣＦ（Ｇ）に対応している。その左右にある画素は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ配線ＤＬが位置する画素領域の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが形成されている。

　図５１の断面は、光が透過しないブラックマトリクスＢＭ或いはデータ配線ＤＬが位置する画素境界領域と、光が透過する開口領域と、に面内方向に２分されている。まず、開口領域の構造と動作について説明する。

　開口領域では、透明画素電極ＰＩＴと透明共通電極ＣＩＴに映像データ電圧と共通電圧がそれぞれ印加され、これらの間に生じる電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで、透過率が制御されて諧調表示が実現する。

　透明共通電極ＣＩＴは、複数の帯状部を有しており、これらの間にスリットが形成されている。スリットの下方には上層絶縁膜ＵＰＡＳを介して透明画素電極ＰＩＴがあるので、透明画素電極ＰＩＴと透明共通電極ＣＩＴの間の電圧が大きくなると、液晶層ＬＣで折り返されるような電気力線の電界が形成される。透明共通電極ＣＩＴの帯状部とスリットの境界付近が最大電界領域となるので、この付近で液晶分子ＬＣＭの回転が大きくなり、透過率が高くなる。透明共通電極ＣＩＴの帯状部の幅やスリットの間隔を大きくすると、帯状部やスリットの中央付近の電界が弱くなり、透過率が低下する。そのため、透明共通電極ＣＩＴの帯状部の幅とスリットの間隔は、液晶層ＬＣの厚みも考慮して、詳細に設定する必要がある。従って、画素領域は、図５１の断面図の横方向に透過率分布を持つことになる。

　図５１には、液晶層ＬＣを駆動する電気力線ＥＦ１とＥＦ２を矢印で示している。すなわち、電気力線ＥＦ１は透明画素電極ＰＩＴから液晶層ＬＣを経て折れ曲がるように透明共通電極ＣＩＴに至り、電気力線ＥＦ２は画素電極ＰＩＴから液晶層ＬＣを経て折れ曲がるように透明保持容量電極ＭＩＴに至る。透明共通電極ＣＩＴと透明保持容量電極ＭＩＴはともに共通電圧になっており、２つの電気力線は液晶層ＬＣの駆動つまり表示に寄与する。ブラックマトリクスＢＭの開口の大半では画素電極ＰＩＴから透明共通電極ＣＩＴへの電気力線ＥＦ１が液晶層ＬＣを駆動するが、ブラックマトリクスＢＭの開口の周縁部では電気力線ＥＦ２が液晶層ＬＣを駆動する。透明画素電極ＰＩＴと透明共通電極ＣＩＴの平面視の境界（スリットの縁）付近で電界が最大になるので、この付近で透過率が最大になる。しかし、ブラックマトリクスＢＭの開口の周縁部では、透明画素電極ＰＩＴと透明保持容量電極ＭＩＴの平面視の境界（透明画素電極ＰＩＴの外縁）付近で透過率を高くすることができるので、本実施例７の画素構造では透明画素電極ＰＩＴの上方全体を有効に表示に活用でき、高透過率かつ低消費電力の液晶表示装置を提供できる。

　一方、高透過率かつ低消費電力の液晶表示装置を実現するために、まず画素領域の境界に位置する、遮光領域を形成するブラックマトリクスＢＭの幅或いはデータ配線ＤＬの幅を狭くすることが必要である。これにより、開口率を上げることができる。さらに、透明画素電極ＰＩＴの幅をこの遮光領域まで大きく広げることが必要である。具体的には、隣り合う透明画素電極ＰＩＴの間隔を狭くし、それぞれの縁を平面視においてデータ配線ＤＬと重複させている。

　ゲート配線ＧＬを挟んでデータ配線ＤＬの長手方向に隣り合う透明画素電極ＰＩＴの隙間の下方には、ゲート絶縁膜ＧＳＮ及び下部絶縁膜ＬＰＡＳを介して、ゲート配線ＧＬを挟んで透明保持容量電極ＭＩＴを連結する接続部が配置されている。この接続部の幅は、ゲート配線ＧＬと平面視において重複しており、透明保持容量電極ＭＩＴの画素領域内の矩形状の部分よりもゲート配線ＧＬの長手方向に細い。

　データ配線ＤＬを挟んでゲート配線ＧＬの長手方向に隣り合う透明画素電極ＰＩＴの隙間の下方には、ゲート絶縁膜ＧＳＮ及び下部絶縁膜ＬＰＡＳを介して、データ配線ＤＬを挟んでゲート配線ＧＬの長手方向に隣り合う透明保持容量電極ＭＩＴを連結する接続部が配置されている。この接続部の幅は、データ配線ＤＬと平面視において重複しており、透明保持容量電極ＭＩＴの画素領域内の矩形状の部分よりもデータ配線ＤＬの長手方向に細い。

　透明保持容量電極ＭＩＴが配置されることで、データ配線ＤＬから発生する電界ノイズが第２の透明基板ＳＵＢ２を回りこんで透明画素電極ＰＩＴに至ることが抑制される。この透明保持容量電極ＭＩＴによりデータ配線ＤＬの下方はシールドされており、透明画素電極ＰＩＴとデータ配線ＤＬの間の寄生容量を減らすことができる。

　また、ブラックマトリクスＢＭとデータ配線ＤＬに挟まれた部分には、透明共通電極ＣＩＴがデータ配線ＤＬよりも幅広く形成されている。これにより、データ配線ＤＬから保護絶縁膜ＰＡＳを通って上方へ向かう電界がシールドされる。結果的に、データ配線ＤＬから上方に向かう不要な電界ノイズはデータ配線ＤＬよりも幅広の透明共通電極ＣＩＴでシールドされ、下方に向かう不要な電界ノイズは透明保持容量電極ＭＩＴでシールドされる。このシールド効果は、データ配線ＤＬを被覆する透明共通電極ＣＩＴの縁よりも画素領域の内側に透明画素電極ＰＩＴを配置することで高めることができる。これにより、開口率の高い液晶表示装置が提供できる。

　本実施例７では、透明保持容量電極ＭＩＴは、ゲート絶縁膜ＧＳＮ及び下部絶縁膜ＬＰＡＳを介して平面視においてデータ配線ＤＬ及びゲート線ＧＬと重複しており、これによって複数の画素領域の透明保持容量電極ＭＩＴが連結され、配線遅延時間を短くできている。これにより均一性の高い液晶表示装置が実現できる。

　図５２は図４９の５－５’切断線の断面図である。図５１の断面図の構成と主要部分は同じである。異なる点は、データ配線ＤＬの下方のゲート絶縁膜ＧＳＮ及び下部絶縁膜ＬＰＡＳの下方に埋設されている透明共通電極ＭＩＴがデータ配線ＤＬの下方で開口され、データ配線ＤＬと平面視において重畳していない点である。これは図４９の平面図でわかるように、透明共通電極ＭＩＴはそれよりも細幅の接続部を介して互いに連結されており、この接続部がデータ配線ＤＬと平面視において交差しているため、この接続部以外の部分では、透明共通電極ＭＩＴはデータ配線ＤＬと重畳していない。これは大型液晶表示装置への適用の場合にデータ配線ＤＬの配線容量を下げる効果がある。

　一方、透明画素電極ＰＩＴは、データ配線ＤＬからの電界ノイズの影響を低減するため、透明共通電極ＣＩＴと透明保持容量電極ＭＩＴでシールドしておく必要がある。このシールド効果を高めるには、透明画素電極ＰＩＴの縁は透明保持容量電極ＭＩＴの縁よりも画素領域の内側に位置させることが好ましい。すなわち、透明保持容量電極ＭＩＴの縁は、平面視において、透明画素電極ＰＩＴとデータ配線ＤＬの間、及び透明画素電極ＰＩＴとゲート配線ＧＬの間に位置することが好ましい。

　図５３は図４９の６－６’切断線の断面図である。本断面は、ゲート配線ＧＬの下方において下部絶縁膜ＬＰＡＳに埋設されている透明保持容量電極ＭＩＴがゲート配線ＧＬと交差している部分を示す。ゲート配線ＧＬを挟んでデータ配線ＤＬの長手方向に隣り合う透明保持容量電極ＭＩＴもそれよりも幅狭の接続部によって連結されている。このように、各々の画素領域の透明保持容量電極ＭＩＴはゲート配線ＧＬの長手方向にもデータ配線ＤＬの長手方向にも互いに連結されており、これにより配線遅延時間を短くして均一な画像が表示できる液晶表示装置を提供できる。

　図５４～図５９は、本実施例７における第２の透明基板ＳＵＢ２上に形成された薄膜トランジスタＴＦＴを含む積層体の製造工程を示す。各図は、１画素領域の平面図及びその平面図中のｂ－ｂ’切断線の断面図を含んでいる。各図は、写真加工工程（ホト工程）毎に記載している。

　図５４は、第１のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。透明保持容量電極ＭＩＴは、第２の透明基板ＳＵＢ２上にスパッタにより成膜された後、第１のホト工程でパターン化される。透明電極材料の成膜後、ホトエッチング工程を経て、透明保持容量電極ＭＩＴが形成される。透明保持容量電極ＭＩＴは、各々の画素領域内ではほぼ矩形状であると共に、ゲート配線ＧＬの長手方向やデータ配線ＤＬの長手方向に互いに連結する接続部を有している。

　図５５は、第２のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。透明保持容量電極ＭＩＴ上にＣＶＤより下部絶縁膜ＬＰＡＳが成膜される。その上に、ゲート配線ＧＬがスパッタにより成膜された後、第２のホト工程でパターン化される。

　図５６は、第３のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。ゲート配線ＧＬ上にＣＶＤよりシリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭが積層される。さらにその上に、配線材料としての導電膜がスパッタで成膜される。

　上記ＣＶＤ及びスパッタにより積層膜が形成された後、当該積層膜上にホトレジストが形成され、これがハーフトーンホトマスクを用いて露光されることで、データ配線ＤＬ及びソース電極ＳＭの領域と、半導体層ＳＥＭの領域とが形成される。

　図５７は、第４のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。データ配線ＤＬ及びソース電極ＳＭ上にスパッタにより透明電極材料が成膜され、ホトエッチング工程により透明画素電極ＰＩＴが形成される。透明画素電極ＰＩＴはソース電極ＳＭを直接被覆し、これによりソース電極ＳＭと電気的に接続される。

　図５８は、第５のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。透明画素電極ＰＩＴ上に保護絶縁膜ＰＡＳが形成される。第５のホト工程は、この保護絶縁膜ＰＡＳに開口するためのホトエッチング工程である。開口は、図５８の画面領域にはなく、画面領域の外側の周辺領域でゲート配線ＧＬ或いはデータ配線ＤＬと透明共通電極ＣＩＴとを接続するためのコンタクトホールである。

　図５９は、第６のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。保護絶縁膜ＰＡＳ上に透明導電膜が成膜された後、ホトエッチング工程により透明共通電極ＣＩＴが形成される。

　以上のように、都合６回のホトエッチング工程を経て、本実施例７に係る液晶表示装置の第２の透明基板ＳＵＢ２の加工が終了する。

［実施例８］
　以下、本発明の実施例８の液晶表示装置について、図６０～６２を用いて説明する。

　図６０は本発明の実施例８に係る液晶表示装置の１つの画素領域の詳細な平面図を示し、図６１は図６０の１４－１４’切断線における断面図を示し、図６２は図６０の１５－１５’切断線における断面図を示す。

　本実施例８においては、透明共通電極ＣＩＴの配線遅延を低減するために、金属材料で構成された共通電極配線ＭＳＬをデータ配線ＤＬ上にデータ配線ＤＬと平面視で重なるように、透明共通電極ＣＩＴの下側に直接接続していることが特徴である。これにより、液晶表示装置が大画面になっても透明共通電極ＣＩＴの配線遅延が少なく、開口率が高く、低消費電力に加えて、良好な画質が実現できる。

　図６０は、薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。この平面図では、上記実施例７の図４９の平面図に加えて、データ配線ＤＬと平面視で重複するように、データ配線ＤＬより細い金属配線からなる共通電極配線ＭＳＬが配置されている。共通電極配線ＭＳＬは、ゲート配線ＧＬと交差して複数の画素領域に亘って延在している。

　図６１は、図６０の１４－１４’切断線の断面図である。本図は、隣り合うデータ配線ＤＬに囲まれた画素領域を示している。最下層に透明保持容量電極ＭＩＴが配置されており、その上方に下部絶縁膜ＬＰＡＳとゲート絶縁膜ＧＳＮが配置されており、その上方に下部に半導体層ＳＥＭを含むデータ配線ＤＬが配置されている。隣り合うデータ配線ＤＬの間には透明画素電極ＰＩＴが配置されている。さらに、その上方には保護絶縁膜ＰＡＳが配置されており、その上方にはスリットが形成された透明共通電極ＣＩＴが配置されている。透明共通電極ＣＩＴと画素電極ＰＩＴとの間に印加される電界が液晶層ＬＣを駆動している。

　また、透明共通電極ＣＩＴはデータ配線ＤＬの上方を保護絶縁膜ＰＡＳを介して幅広く覆っている。これは、データ配線ＤＬの不要な電界をシールドすることによって、結果的に開口率を上げる効果がある。しかし、この透明共通電極ＣＩＴはデータ線ＤＬの殆どを覆う構成であるため、データ配線ＤＬとの間に大きな容量を形成している。データ配線ＤＬは低抵抗の金属配線であるため配線遅延の発生はないが、透明共通電極ＣＩＴはインジウム・錫・酸化物ＩＴＯのような抵抗の高い材料であるため、画面サイズが大きくなると配線遅延のために画像の均一性が低下するおそれがある。

　本実施例８では、銅Ｃｕを材料とする共通電極配線ＭＳＬを保護絶縁膜ＰＡＳ上で透明共通電極ＣＩＴの下側に配置している。この共通電極配線ＭＳＬは低抵抗であり、これと透明共通電極ＣＩＴとが接触しているため、結果として透明共通電極ＣＩＴの配線遅延を大幅に低減でき、大画面でも良好な画像均一性を実現することができる。

　共通電極配線ＭＳＬは、データ配線ＤＬの上方に配置され、その幅は透明共通電極ＣＩＴよりも幅が狭く設定され、開口率を低減させないように設定される。また、共通電極配線ＭＳＬの幅は、データ配線ＤＬの幅と同等かそれより狭く設定される。これにより、高開口率で大画面でも画質の均一性の優れた液晶表示装置を提供できる。

　図６２は、図６０の１５－１５’切断線の断面図である。本図では、隣り合うゲート配線ＧＬと平面視で交差するデータ配線ＤＬに沿った断面図である。隣り合うゲート配線ＧＬの下方には下部絶縁膜ＬＰＡＳを介して透明保持容量電極ＭＩＴが配置されている。隣り合うゲート配線ＧＬの上方にはゲート絶縁膜ＧＳＮを介して半導体層ＳＥＭと一体化されたデータ配線ＤＬが配置されている。その上方には保護絶縁膜ＰＡＳがあり、その上方にはデータ配線ＤＬを覆うように且つ２本のゲート配線ＧＬと交差するように共通電極配線ＭＳＬと透明共通電極ＣＩＴが配置されている。共通電極配線ＭＳＬは透明共通電極ＣＩＴと接続されており、これにより配線遅延を低減している。

［実施例９］
　以下、本発明の実施例９の液晶表示装置について、図６３、６４を用いて説明する。

　図６３及び図６４は、本発明の実施例９に係る液晶表示装置の断面図である。本実施例９における画素領域の平面構成は上記実施例７と同じであるので省略している。図６３は図４９（ａ）の３－３’切断線における断面図に相当し、図６４は図４９（ａ）の６－６’切断線における断面図に相当する。

　本実施例９によると、露光工程における位置合わせ精度を改善し、より高精細の液晶表示装置において開口率を向上することができる。一般に、ＴＦＴ工程におけるホトマスクを用いた露光は、第１層目の金属膜の露光及びエッチングで形成されたパターンを基準に行われる。パターンの読み取り認識としては、膜の反射率に基づいて境界を検出する方法や段差を検出する方法がある。しかし、上記実施例７においては、第１層が透明保持容量電極ＭＩＴのパターンであるため、金属材料に比べて反射率測定による境界検出の精度が低くなる。透明保持容量電極ＭＩＴの膜厚はゲート配線ＧＬよりも薄いので、段差も検出しにくい。上記実施例１の製造工程の説明では詳細を記載していないが、露光工程での位置合わせは、まず第２の透明基板ＳＵＢ２上に透明保持容量電極ＭＩＴを形成し、このパターンをゲート配線ＧＬを加工する際の位置合わせ基準にする。ゲート配線ＧＬを加工した後の工程においては、ゲート配線ＧＬのパターンを位置合わせ基準とする。そのため、以降の工程での合わせ精度は高いものになる。

　これに対し、本実施例９においては、上記実施例７とは異なり、第１層をゲート配線ＧＬとするように工程手順を変更して、位置合わせ精度を向上している。画素領域の平面構造は実施例７と同じであるが、断面構成が異なっている。

　第２の透明基板ＳＵＢ２上に構成された薄膜積層構成において上記実施例７と異なる点は、上記実施例７では第２の透明基板ＳＵＢ２上に透明共通電極ＭＩＴを形成し、下地絶縁膜ＬＰＡＳを形成後、ゲート配線ＧＬを形成していたことに対して、本実施例９ではゲート配線ＧＬを形成し、下地絶縁膜ＬＰＡＳを形成後、透明保持容量電極ＭＩＴを形成している点である。

　半導体層ＳＥＭの動作の観点から、実際のゲート絶縁膜は、下地絶縁膜ＬＰＡＳとゲート絶縁膜ＧＳＮの積層層になる。下地絶縁膜ＬＰＡＳとゲート絶縁膜ＧＳＮの間に透明保持容量電極ＭＩＴが配置される。これで、上記実施例７と同様に、透明保持容量電極ＭＩＴは、ゲート絶縁膜ＧＳＮが介在するためデータ配線ＤＬと平面視で交差してもショートすることなく複数の画素領域に延在し、下地絶縁膜ＬＰＡＳが介在するためゲート配線ＧＬと平面視で交差してもショートすることなく複数の画素領域に延在することができる。結果的に開口率が改善される。さらに、ゲート配線ＧＬは露光工程の基準マークとして使用できるので、位置合わせ精度が向上し、開口率を上げることができる。

　図６４は、ゲート配線ＧＬの上方において下部絶縁膜ＬＰＡＳ上に配置されている透明保持容量電極ＭＩＴがゲート配線ＧＬと平面視で交差するように配置されている部分を示す。ゲート配線ＧＬを挟んでデータ配線ＤＬの長手方向に隣り合う複数の画素領域の透明保持容量電極ＭＩＴは互いに連結され、データ配線ＤＬを挟んでゲート配線ＧＬの長手方向に隣り合う複数の画素領域の透明保持容量電極ＭＩＴは互いに連結されている。すなわち、透明保持容量電極ＭＩＴはマトリクス状に連結している。これにより配線遅延時間を短くして均一な画像が表示できる液晶表示装置を提供できる。

［実施例１０］
　以下、本発明の実施例１０の液晶表示装置について、図６５～７４を用いて説明する。

　図６５は１つの画素領域の詳細な平面図を示し、図６６は図６５の１９－１９’切断線における断面図を示し、図６７は図６５の２０－２０’切断線における断面図を示す。本実施例１０では、データ配線ＤＬと透明画素電極ＰＩＴの露光工程における位置合わせ精度を画素領域の断面構造とＴＦＴ製造方法を変えることで改善しており、上記実施例７～９と比べてさらに開口率が向上している。

　図６５は、薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。本実施例１０の画素領域の平面構造において、実施例７～１０と比べて異なる点は、データ配線ＤＬ、ソース電極ＳＭ及び透明画素電極ＰＩＴのパターン輪郭が一体化されていることである。製造工程において透明画素電極ＰＩＴの透明電極材料とデータ配線ＤＬの金属材料とを連続的に成膜し、これを同一露光工程で加工することで同一輪郭となる。このことは、結果としてゲート絶縁膜ＧＳＮ上に配置されるデータ配線ＤＬと透明画素電極ＰＩＴの位置合わせずれを抑制し、開口率を向上することができる。以下、それを実現する構成を示す。

　ゲート配線ＧＬは低抵抗の金属層で形成され、図１の走査配線駆動回路に接続され、走査電圧を印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像データ電圧を印加される。ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、これと接続された透明画素電極ＰＩＴに伝わる。

　液晶層に印加されるもう一方の電圧である共通電圧は、図１の共通駆動電極駆動回路から透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴに印加される。透明保持容量電極ＭＩＴの上方には、絶縁膜を介して透明画素電極ＰＩＴが積層されている。さらに、透明画素電極ＰＩＴの上方には、絶縁膜を介して透明共通電極ＣＩＴが積層されており、透明共通電極ＣＩＴには複数のスリットが形成されている。

　また、透明保持容量電極ＭＩＴにも、図１の共通電極駆動回路が接続され、共通電圧が印加される。このように、本実施例１０では画素領域に、スリットを有する透明共通電極ＣＩＴ、透明画素電極ＰＩＴ、透明保持容量電極ＭＩＴが形成されている。これら３つの透明導電膜は、異なる工程で成膜加工されている。透明画素電極ＰＩＴは、ソース電極ＳＭに接続され、各々の画素領域に独立して配置される。一方、透明保持容量電極ＭＩＴ及び透明共通電極ＣＩＴは、複数の画素領域に跨がるように画面領域の全体に亘ってネットワーク状に連結されている。

　透明画素電極ＰＩＴは、各々の画素領域に独立して設けられる平面パターンである。透明画素電極ＰＩＴとソース電極ＳＭは一体化され互いに接続されている。隣り合う透明画素電極ＰＩＴの外縁は、データ配線ＤＬとゲート配線ＧＬのそれぞれを境として分離されている。

　本実施例１０の図６５においては、透明画素電極ＰＩＴとデータ配線ＤＬの間隔は小さく設定されており、しかも、その隙間の上方には透明共通電極ＣＩＴが配置されているので、この透明共通電極ＣＩＴがデータ配線ＤＬのシールドの役目を果たしている。

　図６６は、図６５の１９－１９’切断線における断面図である。断面構造における構成要素及びその機能、使用材料について説明する。第２の透明基板ＳＵＢ２上には透明保持容量電極ＭＩＴが配置されており、その上方には下地絶縁膜ＬＰＡＳが配置されており、その上方にはゲート配線ＧＬが形成されている。ゲート配線ＧＬ上にはゲート絶縁膜ＧＳＮが配置されており、その上方には半導体層ＳＥＭが形成されている。

　半導体層ＳＥＭと、データ配線ＤＬ及びソース電極ＳＭとは、透明画素電極ＰＩＴを介して接続される。これは、半導体層ＳＥＭを島パターンに加工後に透明画素電極ＰＩＴの透明電極材料を成膜し、さらにデータ配線ＤＬの金属配線材料を連続して成膜した後、同一露光工程において加工しているためである。そのため、本実施例１０においてはドレイン配線ＤＬ及びソース電極ＳＭの下側には透明画素電極ＰＩＴと同一工程で形成された透明電極材料が形成されている。

　データ配線ＤＬ、ソース電極ＳＭ及び透明画素電極ＰＩＴ上には保護絶縁膜ＰＡＳが形成される。保護絶縁膜ＰＡＳ上には、透明共通電極ＣＩＴが形成されている。

　図６７は、図６５の２０－２０’切断線における断面図である。本図は、データ配線ＤＬを境界とする３つの画素の断面図である。

　図６７の断面は、光が透過しないブラックマトリクスＢＭ或いはデータ配線ＤＬが位置する画素境界領域と、光が透過する開口領域と、に面内方向に２分されている。データ配線ＤＬの両側には、データ配線ＤＬと透明画素電極ＰＩＴの間の間隔領域ＬＤＰＲ，ＬＤＰＬがある。データ線ＤＬを覆う透明共通電極ＣＩＴは、データ配線ＤＬより幅広く設定される。これは、データ配線ＤＬからの不要なノイズ電界が液晶ＬＣに侵入しないようにシールドするためである。データ配線ＤＬよりも面内方向にはみ出す透明共通電極ＣＩＴの幅が狭いと誤動作を起こすおそれがある。しかし、このはみ出す幅が大きくなりすぎると開口領域の透過率が低下する。これは、本液晶表示装置が、透明画素電極ＰＩＴと透明共通電極ＣＩＴの間にかかる電界で液晶を駆動しているためである。駆動電界は、透明画素電極ＰＩＴから保護絶縁膜ＰＡＳを経て液晶層ＬＣに入り、折り返されてデータ配線ＤＬ上を覆う透明共通電極ＣＩＴに至る。つまり、透明共通電極ＣＩＴのうち、透明画素電極ＰＩＴから離れた部分の上方では駆動電界が低下し、透過率が低下する。

　間隔領域ＬＤＰＲ，ＬＤＰＬは、データ配線ＤＬから液晶層ＬＣへの電界ノイズを押さえる範囲内において、可能な限り短くする必要がある。上記実施例７の図５１の断面構造においては、データ配線ＤＬと透明画素電極ＰＩＴは異なる露光工程で加工している。そのため、透明画素電極ＰＩＴを基準とすると、透明画素電極ＰＩＴとデータ配線ＤＬの間隔は、露光工程における位置合わせずれが発生した場合、データ配線ＤＬの幅方向の一方と他方とで異なってしまう。この場合、間隔が短い方ではデータ配線ＤＬを被覆する透明共通電極ＣＩＴがデータ配線ＤＬに対してはみ出す幅が狭くなる。すなわち、シールドが不足して電界ノイズが液晶層ＬＣに侵入し、誤動作を起こすおそれがある。これを対策する方法の１つには、元々のデータ配線ＤＬと透明画素電極ＰＩＴの間隔を幅広く設定することがあるが、これでは駆動電界が低くなり透過率が大きく下がってしまう。

　本実施例１０においては、透明画素電極ＰＩＴとデータ配線ＤＬは連続的な成膜後に同一露光工程で加工パターンニングしている。従って、データ配線ＤＬと透明画素電極ＰＩＴの間の間隔領域ＬＤＰＲ，ＬＤＰＬは常に同じ大きさになり、位置がずれることが無い。従って、開口領域の透過率を高くすることができ、低消費電力の液晶表示装置を提供することができる。さらに、この間隔領域ＬＤＰＲ，ＬＤＰＬを短く設定しても、データ配線ＤＬと透明画素電極ＰＩＴは、露光工程での位置合わせずれによるショート不良を発生されることも少なく、歩留まりを上げることができる。

　図６８～図７４は、本実施例１０における第２の透明基板ＳＵＢ２上に形成された薄膜トランジスタＴＦＴを含む積層体の製造工程を示す。各図は、１画素領域の平面図及びその平面図中のｂ－ｂ’切断線の断面図を含んでいる。各図は、基本的には上記ＴＦＴ工程における写真加工工程（ホト工程）毎に記載している。

　図６８は、第１のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明保持容量電極ＭＩＴは、第２の透明基板ＳＵＢ２上にスパッタにより成膜された後、第１のホト工程でパターン化される。透明電極材料の成膜後、ホトエッチング工程を経て、透明保持容量電極ＭＩＴが形成される。透明保持容量電極ＭＩＴは、各々の画素領域内ではほぼ矩形状であると共に、ゲート配線ＧＬの長手方向やデータ配線ＤＬの長手方向に互いに連結する接続部を有している。

　図６９は、第２のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明保持容量電極ＭＩＴ上にＣＶＤより下部絶縁膜ＬＰＡＳが成膜される。その上に、ゲート配線ＧＬがスパッタにより成膜された後、第２のホト工程でパターン化される。透明保持容量電極ＭＩＴの接続部は、ゲート配線ＧＬと平面視において重複する。上記第１及び第２のホト工程は実施例１０と同じである。

　図７０は、第２のホト工程の終了後、ゲート配線ＧＬ上に化学気相成長法ＣＶＤによりゲート絶縁膜ＧＳＮ、半導体層ＳＥＭが積層され、さらにその上にスパッタによりＣＯＭＥが成膜された状態を示している。半導体層ＳＥＭは、Ｎ型半導体をほとんど含まない低濃度アモルファスシリコン層ＳＥＭＩと、燐を高濃度に添加したＮ型半導体のアモルファスシリコン層ＳＥＭＮと、を含む積層体となっている。Ｎ型半導体層ＳＥＭＮ上には、第２の透明基板ＳＵＢ２を加熱した状態でモリブデンＭｏが成膜される。この加熱を伴う成膜でシリサイド層ＣＯＳＩ（図７１に記載）が形成される。本図には記載していないが、モリブデンＭｏはウエットエッチングで除去され、反応層であるシリサイド層ＣＯＳＩが表面層として残る。

　図７１は、第３のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。モリブデンＭｏを除去した後にシリサイド層ＣＯＳＩ上にホトレジストを塗布し、ホトマスクを用いて露光現像し、シリサイド層ＣＯＳＩと半導体層ＳＥＭをエッチング除去して島パターンを形成する。このシリサイド層ＣＯＳＩは後述する透明画素電極ＰＩＴ形成時に透明画素電極ＰＩＴと半導体層ＳＥＭの接続抵抗を下げて、ＴＦＴとして良好なオンオフ性能を引き出すことができる。このシリサイド層ＣＯＳＩが無いと、透明画素電極ＰＩＴからの酸素供給により半導体層ＳＥＭの表面に酸化膜が形成され、接続特性が不十分となるおそれがある。

　図７２は第４のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。シリサイド層ＣＯＳＩの形成された半導体層ＳＥＭ上に、スパッタにより透明電極材料が成膜される。引き続き、その上にモリブデンＭｏと銅Ｃｕの積層膜の配線材料がスパッタで成膜される。

　金属配線材料上にホトレジストを塗布し、ホトマスクを用いて金属配線材料と透明電極材料を加工する。露光工程のホトマスクはハーフトーンマスクを用いることで、透明電極材料と金属配線材料を両方パターンとして残す領域と、透明電極材料のみを残す領域と、に分けることができる。データ配線ＤＬとソース電極ＳＭの領域の下側には必ず透明電極材料が存在する。透明電極材料のみの領域は、開口部で透明画素電極ＰＩＴの役割を果たし、液晶層ＬＣを駆動して透過領域を構成する。データ配線ＤＬとソース電極ＳＭの間のチャネル分離は、本レジストパターンでシリサイド層ＣＯＳＩとＮ型半導体層ＳＥＭＮをエッチング除去することで実現する。図７１に示したシリサイド層ＣＯＳＩは、透明電極材料で形成された透明画素電極ＰＩＴと半導体層ＳＥＭとの接続を良好に保つ働きをする。

　図７３は、第５のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。透明画素電極ＰＩＴ上に保護絶縁膜ＰＡＳが形成される。第５のホト工程は、この保護絶縁膜ＰＡＳに開口するためのホトエッチング工程である。開口は、図７３の画面領域にはなく、画面領域の外側の周辺領域でゲート配線ＧＬ或いはデータ配線ＤＬと透明共通電極ＣＩＴとを接続するためのコンタクトホールである。

　図７４は、第６のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）とを示す。保護絶縁膜ＰＡＳ上に、透明導電膜の材料であるインジュウム・錫・酸化物ＩＴＯが成膜された後、ホトエッチング工程により透明共通電極ＣＩＴが形成される。

　以上のように、都合６回のホトエッチング工程を経て、本実施例１０の液晶表示装置の第２の透明基板ＳＵＢ２の加工が終了する。

［実施例１１］
　以下、本発明の実施例１１の液晶表示装置について、図７５～８７を用いて説明する。

　図７５は１画素の詳細な平面図、図７６は図７５の３－３’切断線における断面図、図７７は図７５の４－４’切断線における断面図を示す。

　図７５は、図１における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ、データ配線ＤＬに囲まれた１画素の領域と隣接する周囲の画素を含む領域の平面図である。平面的な配置とその機能を示す。ゲート配線ＧＬは低抵抗の金属層で形成され、図１の走査配線駆動回路に接続され走査電圧が印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像信号電圧が印加される。ゲート配線ＧＬにゲートオンとなる走査電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの映像信号電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、更にこれとコンタクトホールを介して接続された透明画素電極ＰＩＴ（ＩＴＯ２）に伝わる。ここで透明画素電極ＰＩＴに用いられる透明電極材料は、透明画素電極ＰＩＴのみならず、液晶表示パネルの外部装置との接続に使用される端子部にも用いられるため、その透明電極材料をＩＴＯ２と称する。

　液晶層ＬＣに印加されるもう一方の電圧、共通電圧は、図１の共通電極駆動回路から共通電極金属配線ＭＳＬを経て第１の透明共通電極ＣＴ１（ＩＴＯ１）に印加される。第１の透明共通電極ＣＴ１（ＩＴＯ１）は第１の透明電極材料ＩＴＯ１で構成されている。透明画素電極ＰＩＴ（ＩＴＯ２）と第１の透明電極ＣＴ１（ＩＴＯ１）は絶縁膜を介して積層されている。さらに、第１の透明共通電極ＣＴ１（ＩＴＯ１）は１画素分の画素領域内でスリットが形成されている。このスリットは、上面からは透明画素電極ＰＩＴからの電界が液晶層ＬＣを経由して第１の透明共通電極ＣＴ１（ＩＴＯ１）に到達するために形成されたものであり、この電界が液晶層ＬＣを駆動することで表示を行う。

　図７６は、図７５の３－３’切断線に沿った断面図である。断面構造における構成要素及びその機能、使用材料を示す。

　ゲート配線ＧＬの上部には、ゲート絶縁膜ＧＳＮが形成されている。

　ゲート配線ＧＬ上には半導体層ＳＥＭで島状に加工され配置されている。

　保護膜ＰＡＳ上には層間絶縁膜ＯＲＧが形成されている。層間絶縁膜ＯＲＧはアクリルを主成分とする感光性の有機材料が用いられる。有機材料は比誘電率が４以下であり、シリコンナイトライドの６．７に比べて低い。また製法上、シリコンナイトライドに比べて厚く成膜することができる。本実施例ではその厚さは１．５μｍから３μｍに設定している。この比誘電率の低さと大きな厚さにより、第２の透明共通電極ＣＴ２（ＩＴＯ３）とデータ配線ＤＬあるいはゲート配線ＧＬとの間の容量で構成される配線容量を大幅に低減することができる。そのため、抵抗が比較的高い透明導電膜材料ＩＴＯ３を用いた第２の透明共通電極ＣＴ２の配線遅延も当然低減できる。また、第２の透明共通電極ＣＴ２（ＩＴＯ３）には低抵抗の金属配線を形成、接続しなくても、かなりの大きなサイズの液晶表示装置を構成することができる。

　なお、保護膜ＰＡＳと層間絶縁膜ＯＲＧの組は、上記本発明の液晶表示装置における第３の絶縁膜に対応し、層間絶縁膜ＯＲＧは上記本発明の液晶表示装置における有機絶縁膜に対応する。

　この第２の透明共通電極ＣＴ２は、第２の絶縁膜ＳＮＧ２（ＳＩＮ２）を介して形成されている透明画素電極ＰＩＴ（ＩＴＯ２）との間で、画素内に保持容量ＳＴＧを構成している。この保持容量ＳＴＧは、薄膜トランジスタＴＦＴのオン状態で印加された映像信号電圧の保持動作期間内での減衰を防止することができる。

　なお、第２の絶縁膜ＳＮＧ２（ＳＩＮ２）は、上記本発明の液晶表示装置における第１の絶縁膜に対応する。

　透明画素電極ＰＩＴ（ＩＴＯ２）は、保護膜ＰＡＳ、層間絶縁膜ＯＲＧ、第２の絶縁膜ＳＮＧ２に開けられたコンタクトホールを介してソース電極ＳＭと電気的に接続される。透明画素電極ＰＩＴはマトリクス状に配列されたゲート配線ＧＬとデータ配線ＤＬに区切られた１画素領域内に閉じた平面パターンを有する。透明画素電極ＰＩＴへの映像信号電圧の供給は、ゲート配線ＧＬにゲートオンとなる走査電圧が印加された時に、半導体層ＳＥＭが低抵抗になり、データ配線ＤＬからソース電極ＳＭを経て透明画素電極ＰＩＴに映像信号電圧が伝わる。透明画素電極ＰＩＴに印加された映像電圧信号と、第１の透明共通電極ＣＴ１及び第２の透明共通電極ＣＴ２に印加された共通電圧との間の電位差により、各画素領域は充電される。

　なお、第１の絶縁膜ＳＮＧ１（ＳＩＮ１）は、上記本発明の液晶表示装置における第２の絶縁膜に対応する。

　図７７は、図７５の４－４’切断線における断面図である。本図はデータ配線ＤＬを境界とする３つの画素の断面図である。中心にある画素は縦ストライプのカラーフィルタＣＦの配置において緑のカラーフィルタＣＦ（Ｇ）に対応している。左右は赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ配線ＤＬのある画素間の境界には液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１内側の面にブラックマトリクスＢＭが形成されている。

　図７７の断面は、ブラックマトリクスＢＭあるいはデータ配線ＤＬの画素の遮光領域と、光が透過する開口領域とに２分されている。まず開口領域の構造と動作について示す。

　開口領域では、透明画素電極ＰＩＴ（ＩＴＯ２）と第１の透明共通電極ＣＴ１の間に映像信号電圧と共通電圧がそれぞれ印加され、これらの電極間に発生した電界が液晶層ＬＣに加わり、その電界強度により液晶層ＬＣの楕円偏光強度が変わることで透過率を制御して階調表示を行う。本液晶表示装置はインプレーンスイッチイング（ＩＰＳ）方式の液晶表示装置であるので、最大電圧差が印加された時に液晶表示装置の透過率が最大になり、白表示となるように設定される。透明画素電極ＰＩＴと第１の透明共通電極ＣＴ１の電位差が小さくなると透過率が低下し、黒表示に向かう。最大電圧を印加した場合の最大透過率を単純に透過率と表現する場合もある。

　液晶層ＬＣは有機材料の液晶分子ＬＣＭが充填されている。第１の透明基板ＳＵＢ１の内側表面に形成された配向膜ＡＬ１と、第２の透明基板ＳＵＢ２の内側表面に形成された配向膜ＡＬ２の表面には、配向処理で液晶分子ＬＣＭの長軸が固定される。複数のスリットを有する第１の透明共通電極ＣＴ１は、その電極幅はＬで間隔はＳとなっている。間隔Ｓであるスリット部からは、保護膜ＰＡＳを介してその下部に透明画素電極ＰＩＴがあるので、２つの電極間の電位差が大きくなると、液晶層ＬＣに折り返すような電界による電気力線が形成される。第１の透明共通電極ＣＴ１の電極幅Ｌとスリットの間隔Ｓの境界が最大電界領域となる。従って、この境界部で液晶分子ＬＣＭの回転が大きくなり透過率が高くなる。逆に、電極幅Ｌや間隔Ｓの中央付近は、電界が弱く、液晶分子ＬＣＭの回転が小さくなり、透過率が低くなる。すなわち、画素領域は図７７の断面図の横方向に透過率分布を持つことになる。このため、第１の透明共通電極ＣＴ１の幅Ｌやスリット幅Ｓを大きくすると、電極幅Ｌやスリット幅Ｓの中央付近の電界が弱くなり透過率が低下する。そのため第１の透明共通電極の電極幅Ｌとスリットの間隔Ｓは、液晶層ＬＣの厚みも考慮して、その幅を細く設定する必要がある。

　図７８は、図７７の開口領域の透過率分布の計算結果を示す。第１の透明共通電極ＣＴ１の電極幅Ｌとスリットの間隔Ｓは、本実施例においては、図面中に記載している４μｍと６μｍである。

　透過率は断面構造の横方向において周期的に増減している。透過率は相対値である。最大透過率は第１の透明共通電極ＣＴ１の電極端部で、第１の透明共通電極ＣＴ１から液晶層ＬＣを経て透明画素電極ＰＩＴに至る電界ＥＦが最大となる部分である。この部分は液晶層ＬＣ中の液晶分子の回転角が最大となる領域であり、透過率が最大となる。透過率が低下するのは電界ＥＦが弱くなる第１の透明共通電極ＣＴ１の電極幅Ｌの中央付近とスリットの間隔Ｓの中央付近である。スリットの間隔Ｓの中央付近の透過率が最低であるのは、電界ＥＦの強さが低いためである。

　したがって、透過率を向上するためには、電界ＥＦの強い領域を密にすることであるが、そのためには、上下の電極間で電界を形成できる範囲で、第１の透明共通電極ＣＴ１の電極幅Ｌと間隔Ｓをいずれも可能な限り細く設定すればよいことになる。また、図７８に示した相対透過率が５０％以上を常に保つようにするには、電極幅Ｌと間隔Ｓができるだけ等しくなるように、第１の透明共通電極ＣＴ１が形成されるべきである。

　また、この関係は、画素領域の開口率に最も大きな影響を与えるブラックマトリクスＢＭやデータ配線ＤＬ周辺の遮光領域においても、同様に留意する必要がある。

　次に、ブラックマトリクスＢＭあるいはデータ配線ＤＬの画素の遮光領域の構造について説明する。図７９及び図８０は、図７７の点線枠内の隣り合う画素間の境界部分の詳細を示した断面図である。

　開口率や透過率を改善するには、液晶表示装置の表示性能への他の悪化要因を増やさない範囲で、図７９及び図８０に示した遮光領域の各電極等の寸法を設定していく必要がある。

　表示性能悪化の要因としては、データ配線またはゲート配線から発生する電界が表示領域に漏えいする配線電界の影響や、これら配線電界による各配線と画素電極間の容量結合の増大、また、画素電極から隣接する画素領域へ漏洩する画素電極電界の影響や、これら画素電極電界による隣り合う画素電極間の容量結合の増大など、がある。

　上記配線電界については、本実施例では、図７９及び図８０に示されるように、データ配線ＤＬの上に、保護膜ＰＡＳと層間絶縁膜ＯＲＧを介して表示領域の全面に重畳する第２の透明共通電極ＣＴ２が対策となる。データ配線ＤＬからの電界は、かなりの厚みのある保護膜ＰＡＳおよび層間絶縁膜ＯＲＧの層と、その上に形成される第２の透明共通電極ＣＴ２によってシールドされ、液晶層ＬＣへ到達することはなくなる。また、データ配線ＤＬと透明画素電極ＰＩＴ間で容量結合が発生することも当然無くすことができる。これは、ゲート配線ＧＬも同様である。

　次に、上記画素電極電界の対策について説明する。開口率を上げるためには、各画素領域内の画素電極ＰＩＴの面積をできるだけ大きくし、その隣り合う画素間の透明画素電極間の距離Ｐｓを狭くすることが好ましい。一方、この隣り合う画素電極間の距離Ｐｓを狭くすると、隣り合う画素電極間で容量結合が増加する。

　本実施例では、隣り合う透明画素電極ＰＩＴ間の境界において距離Ｐｓの上部に第１の透明共通電極ＣＴ１を配置し、下部に第２の透明共通電極ＣＴ２を配置する構造になっている。透明画素電極ＰＩＴの上下に配置される第１の絶縁膜ＳＮＧ１及び第２の絶縁膜ＳＮＧ２の厚さは、距離Ｐｓより小さく（薄く）設定される。そのために、透明画素電極ＰＩＴから発生する電界ＥＦは、隣接した透明画素電極よりも近い位置にいる第１の透明共通電極ＣＴ１と第２の透明共通電極ＣＴ２に向かい、隣接した透明画素電極に向かう量は低減する。このため隣り合う画素電極間の容量結合は発生し難い環境となり、その距離Ｐｓを小さくできるため、各画素領域内の画素電極ＰＩＴの面積をできるだけ大きくでき、開口率向上に貢献できる。

　また、隣接した透明画素電極の間に重畳する位置に第１の透明共通電極ＣＴ１が配置されているため、透明画素電極ＰＩＴからの電界をシールドし、隣接する画素領域の液晶層ＬＣに電界が漏洩することを防止できる。

　更に透過率を上げるためには、上述のように、第１の透明共通電極ＣＴ１とブラックマトリクスＢＭ、データ配線ＤＬの大きさの関係も重要である。

　図７９（ａ）は、遮光領域のブラックマトリクスＢＭがデータ配線ＤＬよりもその幅が広い場合である（すなわち、ブラックマトリクスＢＭが遮光部である場合）。これはデータ配線ＤＬの配線遅延が課題となりにくい画面サイズが小型の高精細液晶表示に好適な構成例である。

　ブラックマトリクスＢＭより幅の広い第１の透明共通電極ＣＴ１のはみ出した寸法Ｌｓ（すなわち、第１の透明共通電極ＣＴ１のスリットの縁と、ブラックマトリクスＢＭの縁との平面視における距離）は、ここでは図示しない開口部の第１の透明共通電極ＣＴ１のスリット間隔Ｓの半分より小さく設定される。すなわち、画素の開口部は、ブラックマトリクスＢＭの縁ぎりぎりまで、透過率を高い値で維持できる。このため、本構成では、単純に開口率が高いだけでなく、透過率が高いことにより、明るく低消費電力な液晶表示装置を提供できる。

　図７９（ｂ）は、同様の断面構成において、ブラックマトリクスＢＭの幅よりデータ配線ＤＬの幅が広い場合である（すなわち、データ配線ＤＬが遮光部の機能を持つ場合）。この場合、データ配線ＤＬから第１の透明共通電極ＣＴ１がはみ出した幅Ｌｓ（すなわち、第１の透明共通電極ＣＴ１のスリットの縁と、データ配線ＤＬの縁との平面視における距離）は、ここでは図示しない開口部の第１の透明共通電極ＣＴ１のスリット幅Ｓの半分より小さく設定される。これにより、画素の開口部は、データ配線ＤＬの縁ぎりぎりまで、透過率を高い値で維持でき、開口部の透過率を最大化することができる。

　図８０は、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の間隔が、ブラックマトリクスＢＭまたはデータ配線ＤＬの幅より狭い場合の設定である。

　図８０の実施例では、第１の透明共通電極ＣＴ１の電極端部が、ブラックマトリクスＢＭあるいはデータ配線ＤＬによる遮光領域内部にあるので、開口部では透過率は効率が良くなっている。

　図８０（ａ）は、図７９（ａ）と同様に、ブラックマトリクスＢＭ＞データ配線ＤＬの関係であり、ブラックマトリクスＢＭが遮光膜の機能を持つ構成例である。この図において、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の間隔が、ブラックマトリクスＢＭより狭く設定される。

　この構成例では、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの重なり部は、図７９（ａ）の構成例に比べると、面積が小さくなる。そのため、第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの間の保持容量は形成しづらくなるが、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの距離（第１の絶縁膜ＳＮＧ１の厚み）は、隣接する画素電極ＰＩＴ間の距離Ｐｓよりも小さいため、隣り合う透明画素電極ＰＩＴ間の容量結合を低減する効果は十分に有する。

　尚且つ、開口部のブラックマトリクスＢＭの縁には、第１の透明共通電極ＣＴ１のスリットが位置づけられるようになるため、開口部の透過率の高い液晶表示装置を提供できる。

　図８０（ｂ）は、図７９（ｂ）と同様に、ブラックマトリクスＢＭ＜データ配線ＤＬの関係であり、データ配線ＤＬが遮光膜の機能を持つ構成例である。この図において、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の幅は、隣り合う透明画素電極ＰＩＴ間の距離Ｐｓより狭く設定される。

　この構成例では、第１の透明共通電極ＣＴ１と透明画素電極ＰＩＴは直接重なってはいない。そのため、第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの間の保持容量は図８０（ａ）の例よりも、さらに形成しづらくなるが、データ配線ＤＬ上の第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの距離（第１の絶縁膜ＳＮＧ１の厚み）は、隣接する画素電極ＰＩＴ間の距離Ｐｓよりも十分小さいため、第１の透明共通電極ＣＴ１の端部と透明画素電極ＰＩＴの間の距離は、隣接する画素電極ＰＩＴ間の距離Ｐｓよりも小さくできるため、隣り合う透明画素電極ＰＩＴ間の容量結合を低減する効果は、本構成例でも十分に有する。

　尚且つ、開口部のデータ配線ＤＬの縁には、第１の透明共通電極ＣＴ１のスリットが位置づけられるようになるため、開口部の透過率の高い液晶表示装置を提供できる。

　図８１から図８７は、本実施例における第２の透明基板ＳＵＢ２上に形成された薄膜トランジスタＴＦＴや配線領域、開口部の製造工程を示す。製造工程は１画素の平面図及その平面図のｂ－ｂ’切断線の断面図を示す。各図は上記ＴＦＴ工程における写真加工工程毎に記載している。

　図８１は、第２の透明基板ＳＵＢ２上の第１ホト工程の終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）を示す。隣り合うゲート配線ＧＬは第１の基板上にスパッタにより成膜され、第１のホト工程でパターン化される。

　図８２は、第２のホト工程が終了した時点での１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）を示す。ゲート配線ＧＬ上にＣＶＤよりゲート絶縁膜ＧＳＮ、半導体層ＳＥＭを積層する。さらにその上部に金属配線をスパッタで成膜する。金属配線の材料はゲート配線ＧＬの材料と同様である。

　上記ＣＶＤ膜とスパッタ膜の上部よりホトレジストを形成し、これをハーフトーンホトマスクを用いて露光することで、データ配線ＤＬとソース電極ＳＭの領域、半導体層ＳＥＭの領域を形成することができる。

　図８３は、第３のホト工程が終了した時点での１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）である。データ配線ＤＬ及びソース電極ＳＭ上にＣＶＤにより保護膜ＰＡＳを形成、さらに感光性アクリルである層間絶縁膜ＯＲＧを塗布する。保護膜ＰＡＳはシリコンナイトライドで厚さは２００から４００ｎｍである。感光性アクリルの材料はそれ自身でホト工程でのレジストとして使用できるので、これにホトマスクでソース電極ＳＭ上に開口部を現像処理により形成する。この層間絶縁膜ＯＲＧ自身をホトマスクとして保護膜ＰＡＳをドライエッチ加工し、ソース電極ＳＭの表面まで貫通するコンタクトホールを形成する。

　図８４は、第４のホト工程終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）である。第３の透明電極材料ＩＴＯ３を成膜し、ホトエッチング工程を経て、第２の透明共通電極ＣＴ２を形成する。

　図８５は、第５のホトエッチング工程終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）である。第２の透明共通電極ＣＴ２上に第２の絶縁膜ＳＮＧ２をＣＶＤで形成する。

　図８６は、第６のホトエッチング工程終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）である。第２の層間絶縁膜ＳＮＧ２にＩＴＯ２を成膜し、これをホトエッチングして透明画素電極ＰＩＴを加工する。この透明画素電極ＰＩＴは１つの画素内で平面的に加工され、ソース電極ＳＭと接続される。

　図８７は、第７及び第８のホトエッチング工程終了後の１画素の平面図（ａ）と切断線ｂ－ｂ’の断面図（ｂ）である。透明画素電極ＰＩＴ上に第１の絶縁膜ＳＮＧ１を成膜する。これを端子取り出しのための開口部を画素領域の端子部で開口する（図示なし）。これが第７のホト工程である。その後で、ＩＴＯ１を成膜、ホトエッチングして第１の透明共通電極ＣＴ１を形成する。

　以上のように、都合８回のホトエッチング工程を経て本実施例の液晶表示装置の第１の基板ＳＵＢ１の加工が終了する。

［実施例１２］
　以下、本発明の実施例１２の液晶表示装置について、図８８、８９を用いて説明する。

　以下、上記実施例１１と重複する構成については、同番号を付すことで詳細な説明を省略する。実施例１２において主に上記実施例１１と異なる点は、保持容量金属配線ＭＳＬを備える点である。この保持容量金属配線ＭＳＬは、上記本発明の液晶表示装置におけるコモン線に対応する。

　保持容量金属配線ＭＳＬは、第２の透明共通電極ＣＴ２（ＩＴＯ３）の配線遅延を低減するために、第２の透明共通電極ＣＴ２（ＩＴＯ３）上に低抵抗の金属によって形成される。また、保持容量金属配線ＭＳＬは、画素領域の開口率を低下させないように、データ配線ＤＬと平面視において重複するように配置されている。こうした低抵抗化により大画面の液晶表示装置においても輝度が高く、消費電力が小さい液晶表示装置を実現することが可能である。

［実施例１３］
　以下、本発明の実施例１３の液晶表示装置について、図９０～９９を用いて説明する。図９０は１つの画素領域の詳細な平面図を示し、図９１は図９０の３－３’切断線における断面図を示し、図９２は図９０の４－４’切断線における断面図を示す。

　図９０は、図１における薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。構造を理解しやすくするため、図９０（ａ）ではほぼ全層のパターンを示す一方で、図９０（ｂ）では、各透明電極のパターンと、ブラックマトリクスＢＭの開口の投影位置（破線）のみを示している。ブラックマトリクスＢＭの開口の内側部分が光透過領域であり、開口の外側部分が遮光領域である。

　図９０（ａ）における各構成の配置及びその機能について説明する。ゲート配線ＧＬは低抵抗の金属層で形成され、図１の走査配線駆動回路に接続され、走査電圧を印加される。一方、データ配線ＤＬも低抵抗の金属層により形成され、映像データ電圧を印加される。ゲート配線ＧＬにゲートオン電圧が供給された場合、薄膜トランジスタの半導体層ＳＥＭが低抵抗となり、データ配線ＤＬの電圧が低抵抗の金属層で形成されたソース電極ＳＭに伝わり、これとコンタクトホールを介して接続された透明画素電極ＰＩＴに伝わる。

　本実施例では、１つの画素領域における透明共通電極ＣＩＴ、透明保持容量電極ＭＩＴ及び透明画素電極ＰＩＴの平面パターンに主な特徴があるので、この関係について図９０（ａ）と図９０（ｂ）とを比較しながら説明する。

　図９０（ｂ）における最上層のパターンは、透明共通電極ＣＩＴである。透明共通電極ＣＩＴは、データ配線ＤＬと平行に延びる複数の帯状部Ｃ１を備えており、これら帯状部Ｃ１の間に複数のスリットＣＳが形成されている。本実施例では、スリットＣＳの長手方向とはデータ配線ＤＬの延伸方向であり、スリットＣＳの幅方向とはゲート線ＧＬの延伸方向である。

　また、データ配線ＤＬの上方に位置するスリットＣＳの長手方向に延びる一対の縁Ｃ１ｓは、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの、スリットＣＳの幅方向と平行な透明画素電極ＰＩＴの外縁Ｐ２とそれぞれ平面視において交差する。

　透明画素電極ＰＩＴの下方には、絶縁膜を介して透明保持容量電極ＭＩＴが配置されている。透明保持容量電極ＭＩＴは、面内に広がった面状に形成されており、各々の画素領域に対応して開口ＭＡが形成されている。図９０では、開口ＭＡの縁が表されている。開口ＭＡは、スリットＣＳの長手方向に隣り合う２つの透明画素電極ＰＩＴの間の領域と重複するように形成されている。開口ＭＡの内側には、コンタクトホールＣＯＮＴが形成される。透明保持容量電極ＭＩＴは、ゲート配線ＧＬ及びデータ配線ＤＬの上方に絶縁膜を介して配置されており、ゲート配線ＧＬ及びデータ配線ＤＬを被覆している。これにより、液晶層ＬＣ中にゲート配線ＧＬやデータ配線ＤＬからの電界ノイズが侵入しない構成となっている。

　本実施例の図９０においては、左右方向に並ぶ透明画素電極ＰＩＴの間隔は小さく設定されており、しかも、その隙間部分の下方には透明保持容量電極ＭＩＴが配置されている。この場合、透明保持容量電極ＭＩＴがデータ配線ＤＬのシールドの役目を果たすので、データ配線ＤＬ上のブラックマトリクスＢＭを細く設定でき、開口率を大きくできる。すなわち、データ配線ＤＬの上方に透明保持容量電極ＭＩＴを配置し、透明共通電極ＣＩＴを配置しないことで、開口率の向上を実現している。

　図９０において、水平方向に延びるゲート配線ＧＬの上方にも、その大部分に透明保持容量電極ＭＩＴが配置されている。また、透明共通電極ＣＩＴは、複数の画素領域に渡ってデータ配線ＤＬが延びる垂直方向に延びる複数の細長い帯状部を有し、さらに、ゲート配線ＧＬを被覆するブラックマトリクスＢＭの垂直方向のほぼ中央付近に水平方向に延びて帯状部同士を連結する連結部を有しており、網の目状の平面パターンとなっている。これによると、垂直方向に延びる帯状部が断線した場合でも共通電圧の供給が途絶えないという効果と、透明共通電極ＣＩＴの配線抵抗を低減する効果とがある。さらに、このゲート配線ＧＬの上方の、ブラックマトリクスＢＭで遮光された領域では、垂直方向に延びる透明共通電極ＣＩＴのスリットの一対の縁は、透明画素電極ＰＩＴの外縁とほぼ垂直に交差している。

　図９１は、図９０の３－３’切断線に沿った断面図である。

　図９０における平面構成と同様に、１画素領域内では液晶層ＬＣをコンデンサと見立てた場合の一方の透明画素電極ＰＩＴと他方の透明共通電極ＣＩＴとの間に駆動電圧が印加される。透明保持容量電極ＭＩＴにも透明共通電極ＣＩＴと同じ共通電圧が印加される。まず、金属層で形成されたゲート配線ＧＬにオン電圧が印加される。

　データ配線ＤＬ及びソース電極ＳＭ上には保護絶縁膜ＰＡＳが形成される。保護膜ＰＡＳ上には層間絶縁膜ＯＲＧが形成されている。層間絶縁膜ＯＲＧとしては、アクリルを主成分とする感光性の有機材料が用いられる。

　透明保持容量電極ＭＩＴと透明画素電極ＰＩＴとは、絶縁膜ＳＮＧを挟み、画素領域内で保持容量ＳＴＧを構成している。この保持容量ＳＴＧは、薄膜トランジスタＴＦＴのオン状態で蓄えられた電荷による映像電圧が保持動作期間に減衰することを防止することができる。なお、透明保持容量電極ＭＩＴは、上記本発明の液晶表示装置における第１の共通電極に対応し、絶縁膜ＳＮＧは、上記本発明の液晶表示装置における第１の絶縁膜に対応する。

　透明画素電極ＰＩＴは、保護膜ＰＡＳ、層間絶縁膜ＯＲＧ及び絶縁膜ＳＮＧに開けられたコンタクトホールＣＯＮＴを介してソース電極ＳＭと電気的に接続される。

　透明画素電極ＰＩＴの上方には、上層絶縁膜ＵＰＡＳを介して透明共通電極ＣＩＴが配置されている。

　図９２は、図９０の４－４’切断線における断面図である。本図は、データ配線ＤＬを境界とする３つの画素の断面図である。中央にある画素は、縦ストライプ状に配置されたカラーフィルタＣＦにおける緑のカラーフィルタＣＦ（Ｇ）に対応している。その左右にある画素は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。データ配線ＤＬが位置する画素領域の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが形成されている。

　図９２の断面は、光が透過しないブラックマトリクスＢＭ或いはデータ配線ＤＬが位置する画素境界領域と、光が透過する開口領域と、に面内方向に２分されている。まず、開口領域の構造と動作について説明する。

　図９３～図９９は、本実施例における第１の基板ＳＵＢ１上に形成された薄膜トランジスタＴＦＴを含む積層体の製造工程を示す。各図は、１画素領域の平面図及その平面図中のｂ－ｂ’切断線の断面図を含んでいる。各図は、写真加工工程（ホト工程）毎に記載している。

　図９３は、第１のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。ゲート配線ＧＬは、第１の透明基板ＳＵＢ１上にスパッタにより成膜された後、第１のホト工程でパターン化される。

　図９４は、第２のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。ゲート配線ＧＬ上にＣＶＤよりシリコンナイトライドのゲート絶縁膜ＧＳＮ、アモルファスシリコンの半導体層ＳＥＭが積層される。さらにその上に、モリブデンＭｏと銅Ｃｕの積層膜がスパッタで成膜される。

　図９５は、第３のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。データ配線ＤＬ及びソース電極ＳＭ上にはＣＶＤにより保護膜ＰＡＳが形成され、さらに感光性アクリルである層間絶縁膜ＯＲＧが塗布される。保護膜ＰＡＳはシリコンナイトライドからなり、その厚さは１００ｎｍ～４００ｎｍである。感光性アクリルの材料は、それ自身をホト工程でのレジストとして使用できるので、ホトマスクを利用した現像処理によりソース電極ＳＭ上に開口ＯＣＯＮＴが形成される。

　図９６は、第４のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明電極材料であるインジウム・錫・酸化物の成膜後、ホトエッチング工程を経て、透明保持容量電極ＭＩＴが形成される。

　図９７は、第５のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明共通保持容量電極ＭＩＴ上に絶縁膜ＳＮＧがＣＶＤで形成される。絶縁膜ＳＮＧはシリコンナイトライドからなり、その厚さは２００ｎｍ～６００ｎｍである。ホトエッチング工程を経て、層間絶縁膜ＯＲＧの開口ＯＣＯＮＴの内側に、層間絶縁膜ＳＮＧと保護膜ＰＡＳとを貫通するコンタクトホールＰＣＯＮＴが形成される。

　図９８は、第６のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。絶縁膜ＳＮＧ上に透明導電膜の材料となるインジュウム・錫・酸化物が成膜された後、ホトエッチング工程により透明画素電極ＰＩＴが加工される。この透明画素電極ＰＩＴは、各々の画素領域内で加工され、ソース電極ＳＭと接続される。

　図９９は、第７及び第８のホト工程が終了した時点での１画素領域の平面図（ａ）と切断線ｂ－ｂ’の断面図とを示す。透明画素電極ＰＩＴ上には上層絶縁膜ＵＰＡＳが成膜される。この上層絶縁膜ＵＰＡＳには、端子取り出しのための開口が画面領域ＤＩＡの端子部で形成される（図示なし）。これが第７のホト工程である。その後、透明導電膜の材料であるインジュウム・錫・酸化物が成膜され、ホトエッチング工程により透明共通電極ＣＩＴが形成される。

［実施例１４］
　以下、本発明の実施例１４の液晶表示装置について、図１００～１０１を用いて説明する。

　図１００は１つの画素領域の詳細な平面図を示し、図１０１は図１００の１４－１４’切断線における断面図を示す。

　図１００（ａ）は薄膜トランジスタＴＦＴ、ゲート配線ＧＬ及びデータ配線ＤＬに囲まれた１つの画素領域と、これに隣接する周囲の画素領域の一部と、を示す平面図である。構造を理解しやすくするため、図１００（ａ）ではほぼ全層のパターンを示す一方で、図１００（ｂ）では、各透明電極のパターンと、ブラックマトリクスＢＭの開口の投影位置（破線）のみを示している。

　カラーフィルタＣＦの配列は、上記実施例１３ではデータ配線ＤＬを境に赤と緑及び青の色層が切り替わる縦ストライプ方式であったが、本実施例ではゲート配線ＧＬを境に赤と緑及び青の色層が切り替わる横ストライプカラーフィルタ方式である。従って、上記実施例１３においては隣り合うデータ配線ＤＬの間隔の３倍程度が隣り合うゲート配線ＧＬの間隔であるのに対し、本実施例においては隣り合うゲート配線ＧＬの間隔の３倍程度が隣り合うデータ配線ＤＬの間隔となっている。

　図１００（ａ）における各構成の配置とその機能について説明する。ゲート配線ＧＬ及びデータ配線ＤＬの機能と、これらへの電圧供給方式は、上記実施例１３と同じである。さらに、液晶層ＬＣを駆動する透明画素電極ＰＩＴ、透明共通電極ＣＩＴ及び透明保持容量電極ＭＩＴの機能も、上記実施例１３と同じである。

　本実施例においても、１つの画素領域における透明共通電極ＣＩＴ、透明保持容量電極ＭＩＴ及び透明画素電極ＰＩＴの平面パターンに主な特徴があるので、この関係について図１００（ａ）と図１００（ｂ）とを比較しながら説明する。

　図１００（ｂ）における最上層のパターンは、透明共通電極ＣＩＴである。透明共通電極ＣＩＴは、ゲート配線ＧＬと平行に延びる複数の帯状部Ｃ１を備えており、これら帯状部Ｃ１の間に複数のスリットＣＳが形成されている。本実施例では、スリットＣＳの長手方向とはゲート配線ＧＬの延伸方向であり、スリットＣＳの幅方向とはデータ配線ＤＬの延伸方向である。

　平面視において、透明共通電極ＣＩＴの各々のスリットＣＳの内側には透明画素電極ＰＩＴが見えている。これらのスリットＣＳのうち、ゲート配線ＧＬの上方に位置するスリットＣＳは、他のスリットＣＳよりも幅広に形成されており、その内側には、スリットＣＳの長手方向と平行な透明画素電極ＰＩＴの外縁Ｐ１が含まれている。

　具体的には、ゲート配線ＧＬの上方に位置するスリットＣＳの内側には、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳと、が含まれている。言い換えると、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明共通電極ＣＩＴによって覆われていない、すなわち平面視において透明共通電極ＣＩＴと重複していない。

　また、ゲート配線ＧＬの上方に位置するスリットＣＳの長手方向に延びる一対の縁Ｃ１ｓは、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの、スリットＣＳの幅方向と平行な透明画素電極ＰＩＴの外縁Ｐ２とそれぞれ平面視において交差する。

　また、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明画素電極ＰＩＴの下方に配置される透明保持容量電極ＭＩＴと平面視において重複している。また、スリットＣＳの幅方向に隣り合う２つの透明画素電極ＰＩＴの近接する２つの外縁Ｐ１と、これら近接する２つの外縁Ｐ１の隙間ＰＳとは、透明保持容量電極ＭＩＴの下方に配置されるゲート配線ＧＬとも平面視において重複している。

　また、透明共通電極ＣＩＴは、データ配線ＤＬの上方で複数の帯状部Ｃ１をスリットＣＳの幅方向に連結する複数の連結部Ｃ２を備えている。これらの連結部Ｃ２は、ブラックマトリクスＢＭによって遮光される領域に配置されている。このため、ブラックマトリクスＢＭの開口の内側では、透明共通電極ＣＩＴの帯状部Ｃ１が主として液晶を駆動する電極となる。

　透明画素電極ＰＩＴは、各々の画素領域に独立して配置される平面パターンである。上記実施例１３と同様に、絶縁膜に形成されたコンタクトホールＣＯＮＴを通じて透明画素電極ＰＩＴとソース電極ＳＭとは互いに接続されている。また、隣り合う透明画素電極ＰＩＴの外縁Ｐ１，Ｐ２は、データ配線ＤＬとゲート配線ＧＬのそれぞれを境として分離されている。

　透明画素電極ＰＩＴの下方には、絶縁膜を介して透明保持容量電極ＭＩＴが配置されている。透明保持容量電極ＭＩＴは、上記実施例１３と同様に、面内に広がった面状に形成されており、各々の画素領域に対応して開口ＭＡが形成されている。図１００では、開口ＭＡの縁が表されている。開口ＭＡは、スリットＣＳの長手方向に隣り合う２つの透明画素電極ＰＩＴの間の領域と重複するように形成されている。開口ＭＡの内側には、コンタクトホールＣＯＮＴが形成される。透明保持容量電極ＭＩＴは、ゲート配線ＧＬ及びデータ配線ＤＬの上方に絶縁膜を介して配置されており、ゲート配線ＧＬ及びデータ配線ＤＬを被覆している。これにより、液晶層中にゲート配線ＧＬやデータ配線ＤＬからの電界ノイズが侵入しない構成となっている。

　本実施例の図１００においては、上下方向に並ぶ透明画素電極ＰＩＴの間隔は小さく設定されており、しかも、その隙間部分の下方には透明保持容量電極ＭＩＴが配置されている。この場合、透明保持容量電極ＭＩＴがゲート配線ＧＬのシールドの役目を果たすので、ゲート配線ＧＬ上のブラックマトリクスＢＭを細く設定でき、開口率を大きくできる。すなわち、ゲート配線ＧＬの上方に透明保持容量電極ＭＩＴを配置し、透明共通電極ＣＩＴを配置しないことで、開口率の向上を実現している。

　横ストライプカラーフィルタ方式では、１画素領域におけるゲート配線ＧＬの長さはデータ配線ＤＬの長さの３倍程度である。従って、ゲート配線ＧＬの上方に透明保持容量電極ＭＩＴを配置し、その上方に隣り合う透明画素電極ＰＩＴを配置し、その上方に透明共通電極ＣＩＴのスリットを配置する（すなわち、帯状部を配置しない）ことで、横ストライプカラーフィルタ方式の液晶表示装置の開口率を向上できる。

　図１００において、垂直方向に延びるデータ配線ＤＬの上方にも、その大部分に透明保持容量電極ＭＩＴが配置されている。また、透明共通電極ＣＩＴは、複数の画素領域に渡ってゲート配線ＧＬが延びる垂直方向に延びる複数の細長い帯状部を有し、さらに、データ配線ＤＬを被覆するブラックマトリクスＢＭの水平方向のほぼ中央付近に垂直方向に延びて帯状部同士を連結する連結部を有しており、網の目状の平面パターンとなっている。これによると、水平方向に延びる帯状部が断線した場合でも共通電圧の供給が途絶えないという効果と、透明共通電極ＣＩＴの配線抵抗を低減する効果とがある。

　図１０１は、図１００の１４－１４’切断線に沿った断面図である。本図は、ゲート配線ＧＬを境界とする３つの画素の断面図である。中央にある画素は、横ストライプ状に配置されたカラーフィルタＣＦにおける緑のカラーフィルタＣＦ（Ｇ）に対応している。その左右にある画素は、赤のカラーフィルタＣＦ（Ｒ）、青のカラーフィルタＣＦ（Ｂ）に対応している。ゲート配線ＧＬが位置する画素領域の境界には、液晶層ＬＣを挟んで第１の透明基板ＳＵＢ１の内側の面にブラックマトリクスＢＭが形成されている。

　ゲート配線ＧＬの上方に位置する、隣り合う透明画素電極ＰＩＴの隙間の下方では、透明保持容量電極ＭＩＴがゲート配線ＧＬの上方を広く覆うように形成されている。従って、ゲート配線ＧＬから発生する電界ノイズはこの透明保持容量電極ＭＩＴによりシールドされ、液晶層ＬＣへの電界ノイズが遮蔽される。また、ブラックマトリクスＢＭとゲート配線ＧＬとの間には、透明共通電極ＣＩＴが配置されていない。一般的に、こうした透明保持容量電極ＭＩＴが配置されず、共通電極が最上層にのみ配置される液晶表示装置にでは、共通電極は、隣り合う透明画素電極の隙間を幅広く蓋をするように配置される。その場合は、共通電極の幅が広いので、駆動用の電界が弱くなり、例え透明電極材料を用いても透過率が低下する、或いはブラックマトリクスＢＭの幅が太くなって開口率が低下すると言う問題がある。本実施例においては、隣り合う透明画素電極ＰＩＴの隙間の上方に透明共通電極ＣＩＴが無くても、ゲート配線ＧＬが透明保持容量電極ＭＩＴによりシールドされているので、開口率を大きくすることができる。

Claims

　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極の前記液晶層側に配置される第２の絶縁膜と、
　前記第２の絶縁膜と前記液晶層との間に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　を備え、
　前記スリットの長手方向に延びる一対の縁は、前記画素電極の外縁と平面視において交差し、
　前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する、
　ことを特徴とする液晶表示装置。
　前記スリットの幅方向に延びる縁は、前記画素電極の前記外縁より外側に位置する、
　請求項１に記載の液晶表示装置。
　前記第２の共通電極は、
　前記スリットの長手方向に延び、前記スリットの幅方向に並ぶ複数の帯状部と、
　前記スリットの幅方向に延び、前記帯状部同士を繋ぐ複数の連結部と、
　を備え、
　前記複数の連結部は、前記画素電極の前記外縁より外側に位置する、
　請求項１に記載の液晶表示装置。
　前記スリットの前記一対の縁は、前記スリットの長手方向に隣り合う２つの前記画素電極の近接する２つの外縁と平面視において交差する、
　請求項１に記載の液晶表示装置。
　前記第１の共通電極は、前記スリットの前記一対の縁と前記近接する２つの外縁とに囲まれる領域の全部と平面視において重複する、
　請求項４に記載の液晶表示装置。
　前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁は、平面視において前記スリットの内側に位置する、
　請求項１に記載の液晶表示装置。
　前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁は、平面視において前記第２の共通電極と重複しない、
　請求項１に記載の液晶表示装置。
　前記第１の共通電極に開口が形成され、
　前記スリットの前記一対の縁は、前記開口の縁と平面視において交差する、
　請求項１に記載の液晶表示装置。
　前記画素領域は、前記第１の共通電極と前記第１の基板との間に配置される第３の絶縁膜を備え、
　前記データ線と前記薄膜トランジスタとは、前記第３の絶縁膜の前記第１の基板側に配置される、
　請求項１に記載の液晶表示装置。
　前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含む、
　請求項９に記載の液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極の前記液晶層側に配置される第２の絶縁膜と、
　前記第２の絶縁膜と前記液晶層との間に配置され、前記データ線に沿って延びる複数のスリットが形成された透明導電性の第２の共通電極と、
　を備え、
　前記スリットの前記データ線に沿って延びる一対の縁は、前記画素電極の前記ゲート線に沿って延びる外縁と平面視において交差し、
　前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する、
　ことを特徴とする液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極の前記液晶層側に配置される第２の絶縁膜と、
　前記第２の絶縁膜と前記液晶層との間に配置され、前記ゲート線に沿って延びる複数のスリットが形成された透明導電性の第２の共通電極と、
　を備え、
　前記スリットの前記ゲート線に沿って延びる一対の縁は、前記画素電極の前記データ線に沿って延びる外縁と平面視において交差し、
　前記第１の共通電極は、前記一対の縁のうち前記外縁より外側に位置する部分と、前記外縁のうち前記一対の縁の間に位置する部分と、平面視において重複する、
　ことを特徴とする液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記データ線及び前記画素電極の前記第１の基板側に配置される第１の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記データ線及び前記画素電極の前記液晶層側に配置される第２の絶縁膜と、
　前記第２の絶縁膜と前記液晶層との間に配置される、複数のスリットが形成された透明導電性の第２の共通電極と、
　を備え、
　前記第１の共通電極と前記第２の共通電極と、が前記データ線と前記画素電極との隙間と平面視において重複する、
　ことを特徴とする液晶表示装置。
　前記第１の共通電極の縁が、前記データ線と前記画素電極との隙間と平面視において重複する、
　請求項１３に記載の液晶表示装置。
　前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の外側に位置するとともに前記画素電極と重複し、
　前記第２の共通電極の前記スリットの縁と、前記遮光部の縁との平面視における距離が、前記第２の共通電極の前記スリットの幅の半分よりも小さい、
　請求項１３に記載の液晶表示装置。
　平面視において、前記第１の共通電極の前記スリットの縁と、前記画素電極の縁との間に隙間が形成されるとともに、前記隙間に前記第１の共通電極が重複する、
　請求項１３に記載の液晶表示装置。
　一対の前記ゲート線の間に、前記データ線の長手方向に隣り合う一対の前記画素領域が配置され、
　一対の前記画素領域の間に、各々の前記画素領域に含まれる前記第１の共通電極に接続された、前記ゲート線と平行なコモン線が配置される、
　請求項１３に記載の液晶表示装置。
　前記データ線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁の隙間が、前記第１の共通電極と前記第２の共通電極と前記コモン線と平面視において重複する、
　請求項１７に記載の液晶表示装置。
　前記ゲート線の長手方向に配列する複数の前記画素領域に含まれる前記第１の共通電極が連続的に形成され、
　前記データ線と平面視において重複し、前記第１の共通電極に接続されるコモン線が配置される、
　請求項１３に記載の液晶表示装置。
　前記ゲート線の長手方向に配列する複数の前記画素領域のうちの一部の画素領域に、前記第１の絶縁膜と前記第２の絶縁膜とに形成されたホールを通じて前記第１の共通電極と前記第２の共通電極とに接続されるビア導体が配置される、
　請求項１３に記載の液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記データ線及び前記画素電極と、前記第１の基板との間に配置される第１の絶縁膜と、
　前記データ線及び前記画素電極と、前記液晶層との間に配置される第２の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される第３の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記第２の絶縁膜と前記液晶層との間に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　を備え、
　前記ゲート線及び前記第１の共通電極のうち、一方が前記第１の絶縁膜と前記第３の絶縁膜との間に配置され、他方が前記第３の絶縁膜と前記第１の基板との間に配置される、
　ことを特徴とする液晶表示装置。
　前記ゲート線と前記第１の共通電極とが平面視において重複する、
　請求項２１に記載の液晶表示装置。
　前記ゲート線を挟んで、前記データ線の長手方向に隣り合う２つの前記第１の共通電極が、前記ゲート線と平面視において重複する接続部を介して互いに接続される、
　請求項２１に記載の液晶表示装置。
　前記接続部は、前記第１の共通電極よりも前記ゲート線の長手方向に細い、
　請求項２３に記載の液晶表示装置。
　前記データ線を挟んで、前記ゲート線の長手方向に隣り合う２つの前記第１の共通電極が、前記データ線と平面視において重複する接続部を介して互いに接続される、
　請求項２１に記載の液晶表示装置。
　前記接続部は、前記第１の共通電極よりも前記データ線の長手方向に細い、
　請求項２５に記載の液晶表示装置。
　前記第１の共通電極の縁が、平面視において前記画素電極と前記ゲート線との間に位置する、
　請求項２１に記載の液晶表示装置。
　前記第１の共通電極の縁が、平面視において前記画素電極と前記データ線との間に位置する、
　請求項２１に記載の液晶表示装置。
　前記データ線は、前記画素電極と同材料からなる透明導電膜と、前記透明導電膜上に配置される金属膜と、を含む、
　請求項２１に記載の液晶表示装置。
　前記薄膜トランジスタのソース電極又はドレイン電極と半導体層とに前記画素電極が挟まれる、
　請求項２１に記載の液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記データ線及び前記画素電極と、前記第１の基板との間に配置される第１の絶縁膜と、
　前記データ線及び前記画素電極と、前記液晶層との間に配置される第２の絶縁膜と、
　前記第１の絶縁膜と前記第１の基板との間又は前記第２の絶縁膜と前記液晶層との間に配置される共通電極と、
　を備える液晶表示装置の製造方法であって、
　第１のマスクを用いて前記薄膜トランジスタの半導体層を形成し、
　前記第１のマスクと異なる第２のマスクを用いて、前記画素電極と、前記データ線と、前記薄膜トランジスタのソース電極及びドレイン電極と、を形成する、
　ことを特徴とする液晶表示装置の製造方法。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、
　前記画素電極を覆う第２の絶縁膜と、
　前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、
　を備え、
　前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続され、
　前記ゲート線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁の隙間が、前記第１の共通電極と前記第２の共通電極と平面視において重複する、
　ことを特徴とする液晶表示装置。
　前記第１の絶縁膜の厚さと前記第２の絶縁膜の厚さとが、前記２本の縁の隙間の距離よりも小さい、
　請求項３２に記載の液晶表示装置。
　前記画素電極の縁と、前記第１の共通電極と、前記第２の共通電極と、が前記データ線と平面視において重複する、
　請求項３２に記載の液晶表示装置。
　前記ゲート線の長手方向に隣り合う一対の前記画素電極の近接する２本の縁が、前記データ線と平面視において重複し、
　前記第１の共通電極と、前記第２の共通電極と、が前記２本の縁の隙間と平面視において重複する、
　請求項３４に記載の液晶表示装置。
　前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含む、
　請求項３２に記載の液晶表示装置。
　前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも厚い有機材料からなる有機絶縁膜を含む、
　請求項３２に記載の液晶表示装置。
　前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の外側に位置し、
　前記第２の共通電極の前記スリットの縁と、前記遮光部の縁との平面視における距離が、前記第２の共通電極の前記スリットの幅の半分よりも小さい、
　請求項３２に記載の液晶表示装置。
　前記データ線と、前記第２の基板に配置され、前記データ線に対応するブラックマトリックスとのうち、幅が大きい方を遮光部とするとき、前記第２の共通電極の前記スリットの縁が平面視において前記遮光部の内側に位置する、
　請求項３２に記載の液晶表示装置。
　平面視において前記データ線と重複し、前記第１の共通電極に接続される、前記第１の共通電極よりも導電率が高いコモン線をさらに備える、
　請求項３２に記載の液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、
　前記画素電極を覆う第２の絶縁膜と、
　前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、
　を備え、
　前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続され、
　前記スリットの幅方向に隣り合う２つの前記画素電極の近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する、
　ことを特徴とする液晶表示装置。
　前記近接する２つの外縁の全部が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する、
　請求項４１に記載の液晶表示装置。
　前記近接する２つの外縁は、平面視において前記第２の共通電極と重複しない、
　請求項４１に記載の液晶表示装置。
　前記スリットの長手方向に延びる一対の縁は、前記スリットの幅方向に隣り合う２つの前記画素電極の前記スリットの幅方向に延びる縁とそれぞれ平面視において交差する、
　請求項４１に記載の液晶表示装置。
　前記スリットは、前記データ線に沿って延び、
　前記第１の共通電極には、前記薄膜トランジスタと前記画素電極とを接続するための開口が形成され、
　前記開口は、前記データ線が延びる方向に隣り合う２つの前記画素電極の間の領域と平面視において重複する、
　請求項４１に記載の液晶表示装置。
　前記スリットは、前記ゲート線に沿って延び、
　前記第１の共通電極には、前記薄膜トランジスタと前記画素電極とを接続するための開口が形成され、
　前記開口は、前記ゲート線が延びる方向に隣り合う２つの前記画素電極の間の領域と平面視において重複する、
　請求項４１に記載の液晶表示装置。
　前記近接する２つの外縁は、平面視において前記データ線または前記ゲート線と重複する、
　請求項４１に記載の液晶表示装置。
　前記第３の絶縁膜は、前記第１の絶縁膜又は前記第２の絶縁膜よりも誘電率が低い有機材料からなる有機絶縁膜を含む、
　請求項４１に記載の液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、
　前記画素電極を覆う第２の絶縁膜と、
　前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、
　を備え、
　前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続され、
　前記スリットは、前記データ線に沿って延び、
　前記ゲート線が延びる方向に隣り合う２つの前記画素電極の、前記データ線に沿って延びる近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する、
　ことを特徴とする液晶表示装置。
　第１の基板と、
　第２の基板と、
　前記第１の基板と前記第２の基板とに挟まれる液晶層と、
　を備え、
　前記第１の基板は、
　複数のデータ線と、
　複数のゲート線と、
　前記データ線と前記ゲート線とに囲まれる複数の画素領域と、
　を備え、
　前記画素領域は、
　前記データ線に接続される薄膜トランジスタと、
　前記薄膜トランジスタに接続される透明導電性の画素電極と、
　前記画素電極と前記第１の基板との間に配置される透明導電性の第１の共通電極と、
　前記画素電極と前記第１の共通電極との間に配置され、前記第１の共通電極を覆う第１の絶縁膜と、
　前記画素電極を覆う第２の絶縁膜と、
　前記第２の絶縁膜上に配置され、複数のスリットが形成された透明導電性の第２の共通電極と、
　前記データ線及び前記薄膜トランジスタと、前記第１の共通電極との間に配置され、前記データ線と前記薄膜トランジスタとを覆う第３の絶縁膜と、
　を備え、
　前記画素電極は、前記第１の絶縁膜と前記第３の絶縁膜とに形成されたコンタクトホールを通じて前記薄膜トランジスタに接続され、
　前記スリットは、前記ゲート線に沿って延び、
　前記データ線が延びる方向に隣り合う２つの前記画素電極の、前記ゲート線に沿って延びる近接する２つの外縁が、平面視において前記第１の共通電極と重複すると共に、前記第２の共通電極の前記スリットの内側に位置する、
　ことを特徴とする液晶表示装置。