KR20150045677A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150045677A
KR20150045677A KR20130125231A KR20130125231A KR20150045677A KR 20150045677 A KR20150045677 A KR 20150045677A KR 20130125231 A KR20130125231 A KR 20130125231A KR 20130125231 A KR20130125231 A KR 20130125231A KR 20150045677 A KR20150045677 A KR 20150045677A
Authority
KR
South Korea
Prior art keywords
electrode
line
pixel electrode
storage line
data line
Prior art date
Application number
KR20130125231A
Other languages
English (en)
Other versions
KR102130110B1 (ko
Inventor
홍성희
김장일
박세용
이형철
윤여건
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130125231A priority Critical patent/KR102130110B1/ko
Priority to US14/466,802 priority patent/US20150109266A1/en
Publication of KR20150045677A publication Critical patent/KR20150045677A/ko
Application granted granted Critical
Publication of KR102130110B1 publication Critical patent/KR102130110B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제1 데이터 라인 및 상기 제1 방향 또는 제2 방향으로 연장되고 끝단이 연장 방향과 수직하는 제1 전극, 상기 제1 전극과 반대 방향으로 연장되고 상기 제1 전극의 연장 방향과 수직하는 방향으로 이격되며, 끝단이 연장 방향과 수직하는 제2 전극 및 상기 제1 전극 및 상기 제2 전극 하부에 배치되며, 상기 제1 전극 및 상기 제2 전극의 하면 전체를 커버하는 채널층을 포함하는 제1 스위칭 소자를 포함한다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 상기 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시 장치용 표시 패널 및 상기 표시 패널의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 액정 표시 장치가 주목을 받고 있다.
상기 액정 표시 장치는 구동 방법에 따라 다양한 구조의 화소를 포함할 수 있고, 각각의 화소 구조에 따라 개구율과 투과율을 향상시키기 위한 다양한 노력이 있어왔다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 향상된 박막 트랜지스터 특성을 갖는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제1 데이터라인 및 상기 제1 방향 또는 제2 방향으로 연장되고 끝단이 연장 방향과 수직하는 제1 전극, 상기 제1 전극과 반대 방향으로 연장되고 상기 제1 전극의연장 방향과 수직하는 방향으로 이격되며, 끝단이 연장 방향과 수직하는 제2 전극 및 상기 제1 전극 및 상기 제2 전극 하부에 배치되며, 상기 제1 전극 및 상기 제2 전극의 하면 전체를 커버하는 채널층을 포함하는 제1 스위칭소자를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 데이터라인과 상기 제1 방향으로 이격되고, 상기 제2 방향으로 연장되는 제2 데이터라인, 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인에 인접하여 배치되는 하이 화소 전극, 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인을 기준으로 상기 하이 화소 전극의 반대편에 배치되는 로우 화소 전극, 상기 하이 화소 전극과 중첩하는 하이 스토리지 라인 및 상기 로우 화소 전극과 중첩하는 로우 스토리지 라인을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 라인, 상기 제1 데이터라인, 및 상기 하이 화소 전극과 전기적으로 연결되는 제2 스위칭소자 및 상기 게이트 라인, 상기 제1 데이터라인, 및 상기 로우 화소 전극과 전기적으로 연결되는 제3 스위칭소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭소자의 상기 제1 전극은 상기 하이 스토리지 라인과 전기적으로 연결되고 상기 제2 전극은상기 제3 스위칭 소자와 전기적으로 연결
본 발명의 일 실시예에 있어서, 상기 하이 화소 전극은 상기 제1 방향으로 연장되는 제1 줄기 및 상기 제2 방향으로 연장되는 제2 줄기를포함하고, 상기 제1 및 제2 줄기로부터 연장되는 복수의 가지들을 포함하여 슬릿 구조를 형성하고, 상기 로우 화소 전극은 상기 제1 방향으로 연장되는 제1 줄기 및 상기 제2 방향으로 연장되는 제2 줄기를포함하고, 복수의 가지들을 포함하여 슬릿 구조를 형성하고, 상기 제2 하이 스토리지 라인은 상기 하이 화소 전극의 상기 제2 줄기와중첩하고, 상기 제2 로우 스토리지 라인은 상기 로우 화소 전극의 상기 제2 줄기와중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하이 스토리지 라인 및 상기 로우 스토리지 라인을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하이 화소 전극 및 상기 로우 화소 전극과 대향하는 공통 전극, 및 상기 하이 및 로우 화소 전극들과 상기 공통 전극 사이에 배치되는 액정층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극은 직사각형 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극은 사다리꼴 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극의 제1 변은 상기 제1 데이터라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 하이 화소 전극의 가장자리는 상기 제1 및 제2 데이터 라인이 중첩하고, 상기 로우 화소 전극의 가장자리는 상기 제1 및 제2 데이터 라인이 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 하이 스토리지 라인, 상기 로우 스토리지 라인 및 상기 게이트 라인은 동일한 층으로 형성될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조방법은 기판 상에 게이트 라인, 하이 스토리지 라인 및 로우 스토리지 라인을 포함하는 게이트 패턴을 형성하는 단계, 상기 게이트 패턴이 형성된 기판 상에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제1 데이터라인, 제2 데이터 라인, 제1 방향 또는 상기 제1 방향과수직하는 제2 방향으로 연장되고 끝단이 상기 연장 방향과 수직하는 제1 전극 및 상기 제1 전극과반대 방향으로 연장되고 상기 제1 전극 연장 방향과 수직하는 방향으로 이격되며, 끝단이 연장 방향과 수직하는 제2 전극을포함하는 데이터 패턴 및 상기 데이터 패턴 하부에 배치되며 상기 데이터 패턴의 하면 전체를 커버하는 액티브 패턴을 형성하는 단계, 상기 데이터 패턴 및 상기 액티브 패턴이 형성된 상기 제1 절연층 상에 제2 절연층을 형성하는 단계 및 상기 제2 절연층 상에 하이 화소 전극, 로우 화소 전극, 및 상기 하이 스토리지 라인 및 상기 로우 스토리지 라인을 연결하는 연결전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 라인은 제1 방향으로 연장되고, 상기 제1 데이터 라인은 상기 제1 방향과 수직한 제2 방향으로 연장되고, 상기 제2 데이터라인은 상기 제1 데이터 라인과 상기 제1 방향으로 이격되어 상기 제2 방향으로 연장되고, 상기 하이 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에 상기 게이트 라인에 인접하여 배치되고, 상기 로우 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인을 기준으로 상기 하이 화소 전극의 반대편에 배치되고, 상기 하이 스토리지 라인은 상기 제2 방향으로 연장되고, 상기 하이 화소 전극과 중첩하고, 상기 로우 스토리지 라인은 상기 제2 방향으로 연장되고, 상기 로우 화소 전극과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 라인, 상기 제1 데이터라인, 및 상기 하이 화소 전극은 제2 스위칭 소자와 전기적으로 연결되고, 상기 게이트 라인, 상기 제1 데이터 라인, 및 상기 로우 화소 전극은 제3 스위칭 소자와 전기적으로 연결되고, 상기 게이트 라인, 상기 제3 스위칭 소자 및 상기 하이 스토리지 라인은 제1 스위칭 소자와 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 패턴 및 상기 액티브 패턴을 형성하는 단계 전에, 상기 제1 절연층을 통해 형성되어, 상기 하이 스토리지 라인을 노출하는 제1 콘택홀을 형성하는 단계를 더 포함하고, 상기 제1 콘택홀을 통해 상기 하이 스토리지 라인과 상기 제1 스위칭 소자의 상기 제1 전극이 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결전극을 형성하는 단계 전에, 상기 제2 절연층을 통해 형성되어, 상기 제3 스위칭 소자의 상기 제3 소스 전극 및 상기 하이 스토리지 라인을 노출하는 제2 콘택홀, 및 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되어, 상기 로우 스토리지 라인을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함하고, 상기 연결전극은 상기 제1 및 제2 콘택홀을 통해 상기 하이 스토리지 라인 및 상기 제1 스위칭 소자의 제1 전극과 전기적으로 연결되고, 상기 제3 콘택홀을 통해 상기 로우 스토리지 라인과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극은 직사각형 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극은 사다리꼴 형상으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극 및 상기 제2 전극의 제1 변은 상기 제1 데이터라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성될 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 소스 전극 및 상기 드레인 전극의 끝단이 게이트 라인과 평행하게 형성되므로, 채널부의 끝단도 게이트 라인과 평행하게 형성될 수 있다. 따라서, 채널부의 폭을 정확히 측정할 수 있다.
또한, 채널부의 폭을 정확히 측정할 수 있으므로 공정산포를 개선할 수 있다. 따라서, 표시 패널의 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다.
도 2는 도 1의 스위칭 소자 부분을 나타낸 부분 확대도이다.
도 3은 도 1의 화소의 등가 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다.
도 6은 도 5의 I-I' 선을 따라 절단한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 8a 내지 도 14는 도 5의 표시 패널의 제조 방법을 나타낸 단면도들 및 평면도들이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
도 16은 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다. 도 2는 도 1의 스위칭 소자 부분을 나타낸 부분 확대도이다. 설명의 편의상 하나의 화소에 대해 도시하고 설명한다.
도 1 및 도 2를 참조하면, 표시 패널은 게이트 라인(GL), 제1 데이터라인(DL1), 제2 데이터 라인(DL2), 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(Csth2), 제1 로우 스토리지 라인(Cstl1), 제2 로우 스토리지 라인(Cstl2), 제1 스위칭 소자(SW1), 제2 스위칭소자(SW2), 제3 스위칭 소자(SW3), 채널층(140), 하이 화소 전극(150), 로우 화소 전극(160) 및 연결 전극(170)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 데이터 라인(DL1)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제1 데이터 라인(DL1)은 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2) 및 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제2 데이터 라인(DL2)은 상기 제1 데이터라인(DL1)과 이격되어, 상기 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제2 데이터 라인(DL2)은 상기 제1 방향(D1)으로 이웃하는 화소의 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2) 및 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 채널층(140)은 데이터 패턴의 하면 전체를 커버한다. 상기 데이터 패턴은 상기 제1 데이터라인(DL1), 상기 제2 데이터 라인(DL2), 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1), 상기 제2 스위칭소자(SW2)의 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함할 수 있다. 상기 채널층(140)과 상기 데이터 패턴은 동일한 마스크를 이용하여 형성될 수 있다. 따라서, 상기 채널층(140)은 평면도 상에서 상기 데이터 패턴에 대응되는 형상으로 형성될 수 있다. 본 실시예에서 상기 채널층(140)과 상기 데이터 패턴이 하나의 마스크를 이용하여 형성되므로, 공정수가 감소되고 제조 비용이 감소될 수 있다.
상기 하이 화소 전극(150)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 제1 데이터 라인(DL1)과 상기 제2 데이터라인(DL2) 사이에 배치된다. 상기 하이 화소 전극(150)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다. 상기 하이 화소 전극(150)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 로우 화소 전극(160)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(150)의 반대편에, 상기 제1 데이터 라인(DL1)과 상기 제2 데이터 라인(DL2) 사이에 배치된다. 상기 로우 화소 전극(160)은 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3) 및 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다. 상기 로우 화소 전극(160)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 하이 화소 전극(150)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(160)에는 상기 제1 전압과다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은상기 제2 전압보다 높고, 상기 하이 화소 전극(150)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(160)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제1 하이 스토리지 라인(Csth1)은 상기 게이트 라인(GL)과 인접하여 상기 제1 방향(D1)으로 연장된다. 상기 제1 하이 스토리지 라인(Csth1)은 상기 제1 데이터라인(DL1)과 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩하지 않는다. 상기 제1 하이 스토리지 라인(Csth1)은 상기 하이 화소 전극(150)의 가장자리와 중첩할 수 있다. 상기 제1 하이 스토리지 라인(Csth1)은 제3 콘택홀(H3)을 통해 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1)과 전기적으로 연결된다. 상기 제1 하이 스토리지 라인(Csth1)은 제4 콘택홀(H4)을 통해 상기 연결 전극(170)과 전기적으로 연결된다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)과 중첩한다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)의 중앙에 대응하여 배치되어, 상기 하이 화소 전극(150)을 두 부분으로 나눌 수 있다.
상기 제1 로우 스토리지 라인(Cstl1)은 상기 게이트 라인(GL)과 인접하여, 상기 게이트 라인(GL)을 기준으로 상기 제1 하이 스토리지 라인(Csth1)의 반대방향에 배치된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 데이터 라인(DL1)과 상기 제2 데이터라인(DL2) 사이에 배치되며, 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩하지 않는다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 로우 화소 전극(160)의 가장자리와 중첩할 수 있다. 상기 제1 로우 스토리지 라인(Cstl1)은 제5 콘택홀(H5)을 통해 상기 연결 전극(170)과 전기적으로 연결된다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)과 중첩한다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 로우 스토리지 라인(Cstl1)과 전기적으로 연결된다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)의 중앙에 대응하여 배치되어, 상기 로우 화소 전극(160)을 두 부분으로 나눌 수 있다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제2 방향(D2)으로 이웃하는 화소의 제2 로우 스토리지 라인과 전기적으로 연결된다. 또한, 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제2 방향(D2)으로 이웃하는 화소의 제2 하이 스토리지 라인과 전기적으로 연결된다. 따라서 상기 표시 패널 전체에 있어서, 제2 하이 스토리지 라인들 및 제2 로우 스토리지 라인들이 상기 제2 방향(D2)을 따라 전기적으로 연결될 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 소스 전극(SE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 소스 전극(SE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 소스 전극(SE1)과 이격되며, 상기 제1 소스 전극(SE1)과 엇갈리게 배치될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 드레인 전극(DE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다.
상기 제1 소스 전극(SE1) 및 상기 제1 드레인전극(DE1)의 형상은 이에 한정되지 않으며, 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)은 상기 제1 방향(D1)으로 연장되는 경우 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)의 끝단은 상기 데이터 라인과 평행하게 형성될 수 있다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)은 상기 제1 채널부(CH1)와 실질적으로 동일할 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)은 상기 제1 채널부(CH1) 및 상기 제2 채널부(CH2)와 실질적으로 동일할 수 있다.
상기 연결 전극(170)은 상기 제3 콘택홀(H3) 및 상기 제4 콘택홀(H4)을 통해 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다. 또한, 상기 연결 전극(170)은 상기 제2 방향(D2)으로 연장되어, 상기 제1 로우 스토리지 라인(Cstl1)과 상기 제5 콘택홀(H5)을 통해 전기적으로 연결된다.
도 3은 도 1의 화소의 등가 회로도이다.
도 3을 참조하면, 표시 패널의 화소는 제1 데이터 신호(D1)를 수신하는 제1 데이터 라인, 게이트 신호(G)를 수신하는 게이트 라인, 제1 스위칭 소자(SW1), 제2 스위칭소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 액정 캐퍼시터(PXh) 및 로우 화소 액정 캐퍼시터(PXl)를 포함한다.
상기 제2 스위칭 소자(SW2)의 소스 전극은 상기 제1 데이터 라인과 연결된다. 상기 제2 스위칭 소자(SW2)의 게이트 전극은 상기 게이트 라인과 연결된다. 상기 제2 스위칭 소자(SW2)의 드레인 전극은 상기 하이 화소 액정 캐퍼시터(PHh)와 연결된다. 상기 하이 화소 액정 캐퍼시터(PHh)는 하이 화소 전극(도1 150 참조), 공통 전압(Vcom)이 인가되는 공통 전극(도 6의 210 참조) 및 액정층(도 6의 3 참조)에 의해 형성된다.
상기 제3 스위칭 소자(SW3)의 소스 전극은 상기 제1 데이터 라인과 연결된다. 상기 제3 스위칭 소자(SW3)의 게이트 전극은 상기 게이트 라인과 연결된다. 상기 제3 스위칭 소자(SW3)의 드레인 전극은 상기 제1 스위칭 소자(SW1)의 드레인 전극 및 상기 로우 화소 액정 캐퍼시터(PXl)와 연결된다. 상기 로우 화소 액정 캐퍼시터(PXl)는 로우 화소 전극(도1 160 참조), 공통 전압(Vcom)이 인가되는 공통 전극(도 6의 210 참조) 및 액정층(도 6의 3 참조)에 의해 형성된다.
상기 제1 스위칭 소자(SW1)의 소스 전극에는 스토리지 전압(Vcst)이 인가된다. 상기 스토리지 전압(Vcst)은 제1 및 제2 하이 스토리지 라인들(도 1의 Csth1, Csth2 참조) 및 제1 및 제2 로우 스토리지 라인들(도 1의 Cstl1, Cstl2 참조)에 인가되고, 상기 제1 하이 스토리지 라인이 상기 제1 스위칭 소자(SW1)의 상기 소스 전극에 연결될 수 있다.
한편, 도시하지는 않았으나, 상기 하이 화소 전극과 상기 제1 및 제2 하이 스토리지 라인들이 하이 스토리지 캐퍼시터를 형성하고, 상기 로우 화소 전극과 상기 제1 및 제2 로우 스토리지 라인들이 로우 스토리지 캐퍼시터를 형성할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다.
도 4를 참조하면, 표시 패널은 제1 하이 스토리지 라인(Csth1) 및 제1 로우 스토리지 라인(Cstl1), 하이 화소 전극(150) 및 로우 화소 전극(160)을 제외하고, 도 1의 표시 패널과 실질적으로 동일하다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 게이트 라인(GL), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(Csth2), 제1 로우 스토리지 라인(Cstl1), 제2 로우 스토리지 라인(Cstl2), 하이 화소 전극(150) 및 로우 화소 전극(160)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 제1 데이터 라인(DL1)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제2 데이터 라인(DL2)은 상기 제1 데이터 라인(DL1)과 이격되어, 상기 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다.
상기 하이 화소 전극(150)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 하이 화소 전극(150)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 하이 화소 전극(150)은 상기 제2 방향(D2)으로 연장된 제1 줄기(152) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(152)와 교차하는 제2 줄기(154)를 포함한다. 상기 제1 및 제2 줄기들(152, 154)은 상기 하이 화소 전극(150)을 네 개의 도메인들로 나눌 수 있다. 예를 들면, 상기 제1 및 제2 줄기들(152, 154)은 상기 하이 화소 전극(150)의 중심을 지나며, 상기 하이 화소 전극(150)을 동일한 면적의 네 개의 도메인들로 나눌 수 있다.
각각의 상기 도메인에는 상기 제1 또는 제2 줄기들(152, 154)에서 연장되는 복수의 가지들이 형성된다. 상기 복수의 가지들은 슬릿들을 형성하며, 상기 네개의 도메인들에 각각 다른 방향으로 연장되는 가지들이 형성될 수 있다. 상기 슬릿들은 상기 하이 화소 전극(150)의 가장자리에서 오픈(open)될 수 있다.
상기 로우 화소 전극(160)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(150)의 반대편에 배치된다. 상기 로우 화소 전극(160)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 로우 화소 전극(160)은 상기 제2 방향(D2)으로 연장된 제1 줄기(162) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(162)와 교차하는 제2 줄기(164)를 포함한다. 상기 제1 및 제2 줄기들(162, 164)은 상기 로우 화소 전극(160)을 네 개의 도메인들로 나눌 수 있다. 예를 들면, 상기 제1 및 제2 줄기들(162, 164)은 상기 로우 화소 전극(160)의 중심을 지나며, 상기 로우 화소 전극(160)을 동일한 면적의 네 개의 도메인들로 나눌 수 있다.
각각의 상기 도메인에는 상기 제1 또는 제2 줄기들(162, 164)에서 연장되는 복수의 가지들이 형성된다. 상기 복수의 가지들은 슬릿들을 형성하며, 상기 네 개의 도메인들에 각각 다른 방향으로 연장되는 가지들이 형성될 수 있다. 상기 슬릿들은 상기 로우 화소 전극(160)의 가장자리에서 오픈(open)될 수 있다.
상기 제1 하이 스토리지 라인(Csth1)은 상기 게이트 라인(GL)과 인접하여 상기 제1 방향(D1)으로 연장된다. 상기 제1 하이 스토리지 라인(Csth1)은 이웃하는 화소의 제1 하이 스토리지 라인과 연결된다. 따라서, 상기 제1 하이 스토리지 라인(Csth1)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩한다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)과 중첩한다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 하이 스토리지 라인(Csth1)과 연결된다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)의 상기 제 1 줄기(152)와 중첩한다.
상기 제1 로우 스토리지 라인(Cstl1)은 상기 게이트 라인(GL)과 인접하여, 상기 게이트 라인(GL)을 기준으로 상기 제1 하이 스토리지 라인(Csth1)의 반대방향에 배치된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 로우 스토리지 라인(Cstl1)은 이웃하는 화소의 제1 로우 스토리지 라인과 연결된다. 따라서, 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩한다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)과 중첩한다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 로우 스토리지 라인(Cstl1)과 연결된다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)의 상기 제 1 줄기(162)와 중첩한다.
도 5는 본 발명의 또 다른 실시예에 따른 표시 패널의 화소를 나타낸 평면도이다.
도 5를 참조하면, 표시 패널은 제1 하이 스토리지 라인(Csth1) 및 제1 로우 스토리지 라인(Cstl1), 하이 화소 전극(150) 및 로우 화소 전극(160)을 제외하고, 도 1의 표시 패널과 실질적으로 동일하다. 또한, 상기 하이 화소 전극(150) 및 상기 로우 화소 전극(160)은 도 4의 표시 패널의 하이 화소 전극 및 로우 화소 전극과 실질적으로 동일하다. 상기 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 게이트 라인(GL), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(Csth2), 제1 로우 스토리지 라인(Cstl1), 제2 로우 스토리지 라인(Cstl2), 하이 화소 전극(150) 및 로우 화소 전극(160)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 제1 데이터 라인(DL1)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제2 데이터 라인(DL2)은 상기 제1 데이터 라인(DL1)과 이격되어, 상기 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다.
상기 하이 화소 전극(150)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 하이 화소 전극(150)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 하이 화소 전극(150)은 상기 제2 방향(D2)으로 연장된 제1 줄기(152) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(152)와 교차하는 제2 줄기(154)를 포함한다. 상기 제1 및 제2 줄기들(152, 154)은 상기 하이 화소 전극(150)을 네 개의 도메인들로 나눌 수 있다.
각각의 상기 도메인에는 상기 제1 또는 제2 줄기들(152, 154)에서 연장되는 복수의 가지들이 형성된다. 상기 복수의 가지들은 슬릿들을 형성하며, 상기 네개의 도메인들에 각각 다른 방향으로 연장되는 가지들이 형성될 수 있다. 상기 슬릿들은 상기 하이 화소 전극(150)의 가장자리에서 오픈(open)될 수 있다.
상기 로우 화소 전극(160)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(150)의 반대편에 배치된다. 상기 로우 화소 전극(160)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 로우 화소 전극(160)은 상기 제2 방향(D2)으로 연장된 제1 줄기(162) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(162)와 교차하는 제2 줄기(164)를 포함한다. 상기 제1 및 제2 줄기들(162, 164)은 상기 로우 화소 전극(160)을 네 개의 도메인들로 나눌 수 있다.
각각의 상기 도메인에는 상기 제1 또는 제2 줄기들(162, 164)에서 연장되는 복수의 가지들이 형성된다. 상기 복수의 가지들은 슬릿들을 형성하며, 상기 네 개의 도메인들에 각각 다른 방향으로 연장되는 가지들이 형성될 수 있다. 상기 슬릿들은 상기 로우 화소 전극(160)의 가장자리에서 오픈(open)될 수 있다.
상기 제1 하이 스토리지 라인(Csth1)은 상기 게이트 라인(GL)과 인접하여 상기 제1 방향(D1)으로 연장된다. 상기 제1 하이 스토리지 라인(Csth1)은 상기 제1 데이터라인(DL1)과 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩하지 않는다. 상기 제1 하이 스토리지 라인(Csth1)은 상기 하이 화소 전극(150)의 가장자리와 중첩할 수 있다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)과 중첩한다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 하이 스토리지 라인(Csth1)과 연결된다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 하이 화소 전극(150)의 상기 제 1 줄기(152)와 중첩한다.
상기 제1 로우 스토리지 라인(Cstl1)은 상기 게이트 라인(GL)과 인접하여, 상기 게이트 라인(GL)을 기준으로 상기 제1 하이 스토리지 라인(Csth1)의 반대방향에 배치된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 데이터 라인(DL1)과 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제1 및 제2 데이터 라인들(DL1, DL2)과 중첩하지 않는다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 로우 화소 전극(160)의 가장자리와 중첩할 수 있다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 데이터라인(DL1) 및 상기 제2 데이터 라인(DL2) 사이에 배치되며, 상기 제2 방향(D2)으로 연장된다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)과 중첩한다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 로우 스토리지 라인(Cstl1)과 연결된다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 로우 화소 전극(160)의 상기 제 1 줄기(162)와 중첩한다.
도 6은 도 5의 I-I' 선을 따라 절단한 단면도이다.
도 6을 참조하면, 표시 패널은 제1 기판, 상기 제1 기판과 마주보는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층(3)을 포함한다.
상기 제1 기판은 제1 베이스 기판(100), 게이트 패턴, 제1 절연층(110), 채널층, 데이터 패턴, 컬러 필터(CF), 제2 절연층(120), 하이 화소 전극(150), 로우 화소 전극(160), 연결 전극(170) 및 블랙 매트릭스(BM)을 포함한다.
상기 제1 베이스 기판(100)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제1 베이스 기판(100)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴이 상기 제1 베이스 기판(100) 상에 배치된다. 상기 게이트 패턴은 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(도 5의 Csth2 참조), 제1 로우 스토리지 라인(CstL1), 제2 로우 스토리지 라인(도 5의 Cstl2 참조), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 제1 절연층(110)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(110)은 상기 제1 하이 스토리지 라인(Csth1), 상기 제2 하이 스토리지 라인, 상기 제1 로우 스토리지 라인(CstL1), 상기 제2 로우 스토리지 라인, 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
제3 콘택홀(H3)이 상기 제1 절연층(110)을 통해 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부를 노출한다.
상기 채널층이 상기 제1 절연층(110) 상에 배치된다. 상기 채널층은 제1 채널부(CH1), 제2 채널부(CH2) 및 제3 채널부(CH3)를 포함한다. 상기 제1 채널부(CH1)는 상기 제1 게이트 전극(GE1)과 중첩한다. 상기 제2 채널부(CH2)는 상기 제2 게이트 전극(GE2)과 중첩한다. 상기 제3 채널부(CH3)는 상기 제3 게이트 전극(GE3)과 중첩한다.
상기 데이터 패턴은 상기 채널층 상에 배치된다. 상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3), 제1 데이터 라인(도 1의 DL1 참조) 및 제2 데이터 라인(도 1의 DL2 참조)을 포함한다. 상기 데이터 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 데이터 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1)은 상기 제1 채널부(CH1) 및 상기 제1 게이트 전극(GE1)과 함께 제1 스위칭 소자(SW1)를 구성한다.
상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2)은 상기 제2 채널부(CH2) 및 상기 제2 게이트 전극(GE2)과 함께 제2 스위칭 소자(SW2)를 구성한다. 상기 제2 소스 전극(SE2)은 상기 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3)은 상기 제3 채널부(CH3) 및 상기 제3 게이트 전극(GE3)과 함께 제3 스위칭 소자(SW3)를 구성한다. 상기 제3 드레인 전극(DE3)은 상기 제1 드레인 전극(DE1)과 전기적으로 연결된다. 상기 제1 소스 전극(SE1)은 상기 제1 절연층(110)을 통해 형성된 상기 제3 콘택홀(CH3)의 일부에 채워진다.
상기 컬러 필터(CF)는 상기 데이터 패턴이 배치된 상기 제1 절연층(110) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(3)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
상기 컬러 필터 및 상기 데이터 패턴이 배치된 상기 제1 절연층(110) 상에 상기 제2 절연층(120)이 배치된다. 상기 제2 절연층(120)은 상기 데이터 패턴을 커버하여 절연한다.
제4 콘택홀(H4)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부 및 상기 제1 드레인 전극(DE1)의 일부를 노출한다.
제5 콘택홀(H5)이 상기 제1 절연층(120) 및 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 로우 스토리지 라인(Cstl1)의 일부를 노출한다.
제1 콘택홀(H1)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제2 드레인 전극(DE2)의 일부를 노출 시킨다.
제2 콘택홀(H2)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제3 드레인 전극(DE3)(또는 상기 제1 드레인 전극(DE1))의 일부를 노출 시킨다.
상기 하이 화소 전극(150)이 상기 제2 절연층(120) 상에 배치된다. 상기 하이 화소 전극(150)은 상기 제1 콘택홀(H1)을 통해 상기 제2 드레인 전극(DE2)과 전기적으로 연결된다.
상기 로우 화소 전극(160)이 상기 제2 절연층(120) 상에 배치된다. 상기 로우 화소 전극(160)은 상기 제2 콘택홀(H2)을 통해 상기 제3 드레인 전극(DE3)(또는 상기 제1 드레인 전극(DE1))과 전기적으로 연결된다.
상기 연결 전극(170)이 상기 제2 절연층(120) 상에 배치된다. 상기 연결 전극(170)은 상기 제4 콘택홀(H4)을 통해서 상기 제1 소스 전극(SE1)과 전기적으로 연결된다. 또한, 상기 연결 전극(170)은 상기 제3 콘택홀(CH3)을 통해 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다. 이에 따라, 상기 제1 소스 전극(SE1), 상기 제1 하이 스토리지 라인(Csth1) 및 상기 연결 전극(170)이 서로 전기적으로 연결된다.
상기 블랙 매트릭스(BM)는 상기 하이 화소 전극(150), 상기 로우 화소 전극(160) 및 상기 연결 전극(170)이 배치된 상기 제2 절연층(120) 상에 배치된다. 상기 블랙 매트릭스(BM)는 영상이 표시 되는 표시 영역에 인접하고 상기 영상이 표시되지 않는 주변영역에 대응하여 배치되며, 광을 차단한다. 상기 블랙 매트릭스(BM)는 상기 제1 데이터 라인, 상기 제2 데이터 라인, 상기 제1 내지 제3 스위칭 소자들(SW1, SW2, SW3)과 중첩하여 배치된다. 상기 게이트 패턴이 불투명한 물질을 포함하는 경우에는, 상기 블랙 매트릭스(BM)는 상기 제1 하이 스토리지 라인(Csth1), 상기 제2 하이 스토리지 라인, 상기 제1 로우 스토리지 라인(Cstl1) 및 상기 제2 로우 스토리지 라인과 중첩하여 배치될 수 있다.
상기 제2 기판은 제2 베이스 기판(200) 및 공통 전극(210)을 포함한다.
상기 제2 베이스 기판(200)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제2 베이스 기판(200)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 공통 전극(210)은 상기 제2 베이스 기판(200) 상에 배치된다.
상기 액정층(3)은 상기 제1 기판 및 상기 제2 기판 사이에 배치된다. 상기 액정층(3)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(3)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 패널의 단면도이다.
도 7을 참조하면, 표시 패널은 블랙 매트릭스(BM), 컬러 필터(CF) 및 오버 코팅층(205)을 제외하고 도 6의 표시 패널과 실질적으로 동일하다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
표시 패널은 제1 기판, 상기 제1 기판과 마주보는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층(3)을 포함한다.
상기 제1 기판은 제1 베이스 기판(100), 게이트 패턴, 제1 절연층(110), 채널층, 데이터 패턴, 제2 절연층(120), 하이 화소 전극(150), 로우 화소 전극(160), 및 연결 전극(170)을 포함한다.
상기 게이트 패턴이 상기 제1 베이스 기판(100) 상에 배치된다. 상기 게이트 패턴은 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(도 5의 Csth2 참조), 제1 로우 스토리지 라인(CstL1), 제2 로우 스토리지 라인(도 5의 Cstl2 참조), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 제1 절연층(110)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(110)은 상기 제1 하이 스토리지 라인(Csth1), 상기 제2 하이 스토리지 라인, 상기 제1 로우 스토리지 라인(CstL1), 상기 제2 로우 스토리지 라인, 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
제3 콘택홀(H3)이 상기 제1 절연층(110)을 통해 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부를 노출한다.
상기 채널층이 상기 제1 절연층(110) 상에 배치된다. 상기 채널층은 제1 채널부(CH1), 제2 채널부(CH2) 및 제3 채널부(CH3)를 포함한다. 상기 제1 채널부(CH1)는 상기 제1 게이트 전극(GE1)과 중첩한다. 상기 제2 채널부(CH2)는 상기 제2 게이트 전극(GE2)과 중첩한다. 상기 제3 채널부(CH3)는 상기 제3 게이트 전극(GE3)과 중첩한다.
상기 데이터 패턴은 상기 채널층 상에 배치된다. 상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3), 제1 데이터 라인(도 1의 DL1 참조) 및 제2 데이터 라인(도 1의 DL2 참조)을 포함한다.
상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1)은 상기 제1 채널부(CH1) 및 상기 제1 게이트 전극(GE1)과 함께 제1 스위칭 소자(SW1)를 구성한다.
상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2)은 상기 제2 채널부(CH2) 및 상기 제2 게이트 전극(GE2)과 함께 제2 스위칭 소자(SW2)를 구성한다. 상기 제2 소스 전극(SE2)은 상기 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3)은 상기 제3 채널부(CH3) 및 상기 제3 게이트 전극(GE3)과 함께 제3 스위칭 소자(SW3)를 구성한다. 상기 제3 드레인 전극(DE3)은 상기 제1 드레인 전극(DE1)과 전기적으로 연결된다. 상기 제1 소스 전극(SE1)은 상기 제1 절연층(110)을 통해 형성된 상기 제3 콘택홀(CH3)의 일부에 채워진다.
상기 데이터 패턴 상에 상기 제2 절연층(120)이 배치된다. 상기 제2 절연층(120)은 상기 데이터 패턴을 커버하여 절연한다.
제4 콘택홀(H4)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부 및 상기 제1 드레인 전극(DE1)의 일부를 노출한다.
제5 콘택홀(H5)이 상기 제1 절연층(120) 및 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 로우 스토리지 라인(Cstl1)의 일부를 노출한다.
제1 콘택홀(H1)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제2 드레인 전극(DE2)의 일부를 노출 시킨다.
제2 콘택홀(H2)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제3 드레인 전극(DE3)(또는 상기 제1 드레인 전극(DE1))의 일부를 노출 시킨다.
상기 하이 화소 전극(150)이 상기 제2 절연층(120) 상에 배치된다. 상기 하이 화소 전극(150)은 상기 제1 콘택홀(H1)을 통해 상기 제2 드레인 전극(DE2)과 전기적으로 연결된다.
상기 로우 화소 전극(160)이 상기 제2 절연층(120) 상에 배치된다. 상기 로우 화소 전극(160)은 상기 제2 콘택홀(H2)을 통해 상기 제3 드레인 전극(DE3)(또는 상기 제1 드레인 전극(DE1))과 전기적으로 연결된다.
상기 연결 전극(170)이 상기 제2 절연층(120) 상에 배치된다. 상기 연결 전극(170)은 상기 제4 콘택홀(H4)을 통해서 상기 제1 소스 전극(SE1)과 전기적으로 연결된다. 또한, 상기 연결 전극(170)은 상기 제3 콘택홀(CH3)을 통해 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다. 이에 따라, 상기 제1 소스 전극(SE1), 상기 제1 하이 스토리지 라인(Csth1) 및 상기 연결 전극(170)이 서로 전기적으로 연결된다.
상기 제2 기판은 제2 베이스 기판(200), 상기 블랙 매트릭스(BM), 상기 컬러 필터(CF) 및 공통 전극(210)을 포함한다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(200) 상에 배치된다. 상기 블랙 매트릭스(BM)는 상기 제1 데이터 라인, 상기 제2 데이터 라인, 상기 제1 내지 제3 스위징 소자들(SW1, SW2, SW3)과 중첩하여 배치된다. 상기 게이트 패턴이 불투명한 물질을 포함하는 경우에는, 상기 블랙 매트릭스(BM)는 상기 제1 하이 스토리지 라인(Csth1), 상기 제2 하이 스토리지 라인, 상기 제1 로우 스토리지 라인(Cstl1) 및 상기 제2 로우 스토리지 라인과 중첩하여 배치될 수 있다.
상기 컬러 필터(CF)는 상기 블랙 매트릭스(BM)가 형성된 상기 제2 베이스 기판(200) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(3)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
상기 오버 코팅층(205)은 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM) 상에 형성된다. 상기 오버 코팅층(205)은 상기 컬러 필터(CF)를 평탄화하면서, 상기 컬러 필터(CF)를 보호하는 역할과 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(210)은 상기 오버 코팅층(205) 상에 배치된다.
상기 액정층(3)은 상기 제1 기판 및 상기 제2 기판 사이에 배치된다. 상기 액정층(3)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(3)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
도 8a 내지 도 14는 도 5의 표시 패널의 제조 방법을 나타낸 단면도들 및 평면도들이다.
도 8a 및 도 8b를 참조하면, 제1 베이스 기판(100) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 하이 스토리지 라인(Csth1), 제2 하이 스토리지 라인(도 5의 Csth2 참조), 제1 로우 스토리지 라인(CstL1), 제2 로우 스토리지 라인(도 5의 Cstl2 참조), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트전극(GE3)과 전기적으로 연결된다.
상기 제1 하이 스토리지 라인(Csth1)은 상기 게이트 라인(GL)과 인접하여 상기 제1 방향(D1)으로 연장된다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장된다. 상기 제2 하이 스토리지 라인(Csth2)은 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다.
상기 제1 로우 스토리지 라인(Cstl1)은 상기 게이트 라인(GL)과 인접하여, 상기 게이트 라인(GL)을 기준으로 상기 제1 하이 스토리지 라인(Csth1)의 반대방향에 배치된다. 상기 제1 로우 스토리지 라인(Cstl1)은 상기 제1 방향(D1)으로 연장된다.
상기 제2 로우 스토리지 라인(Cstl2)은 상기 제2 방향(D2)으로 연장된다. 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제1 로우 스토리지 라인(Cstl1)과 전기적으로 연결된다.
상기 제2 하이 스토리지 라인(Csth2)은 상기 제2 방향(D2)으로 이웃하는 화소의 제2 로우 스토리지 라인과 전기적으로 연결된다. 또한, 상기 제2 로우 스토리지 라인(Cstl2)은 상기 제2 방향(D2)으로 이웃하는 화소의 제2 하이 스토리지 라인과 전기적으로 연결된다. 따라서 상기 표시 패널 전체에 있어서, 제2 하이 스토리지 라인들 및 제2 로우 스토리지 라인들이 상기 제2 방향(D2)을 따라 전기적으로 연결될 수 있다.
도 9를 참조하면, 상기 게이트 패턴이 형성된 상기 제1 베이스기판(100) 상에 제1 절연층(110)이 형성된다. 상기 제1 절연층(110)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
제3 콘택홀(H3)이 상기 제1 절연층(110)을 통해서 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부를 노출한다.
도 10a 및 도 10b를 참조하면, 상기 제1 절연층(110) 상에 반도체 층 및 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층(140) 및 데이터 패턴을 형성한다. 상기 반도체 층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3), 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2)을 포함한다. 예를 들면, 상기 반도체 층 및 상기 금속층을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극(SE1)과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극(SE2)과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극(SE3)과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1)은 상기 제1 채널부(CH1) 및 상기 제1 게이트 전극(GE1)과 함께 제1 스위칭 소자(SW1)를 구성한다.
상기 제1 소스 전극(SE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 소스 전극(SE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 소스 전극(SE1)과 이격되며, 상기 제1 소스 전극(SE1)과 엇갈리게 배치될 수 있다. 상기 제1 드레인전극(DE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 드레인 전극(DE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다.
상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2)은 상기 제2 채널부(CH2) 및 상기 제2 게이트 전극(GE2)과 함께 제2 스위칭 소자(SW2)를 구성한다. 상기 제2 소스 전극(SE2)은 상기 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3)은 상기 제3 채널부(CH3) 및 상기 제3 게이트 전극(GE3)과 함께 제3 스위칭 소자(SW3)를 구성한다. 상기 제3 드레인 전극(DE3)은 상기 제1 드레인 전극(DE1)과 전기적으로 연결된다. 상기 제1 소스 전극(SE1)은 상기 제1 절연층(110)을 통해 형성된 상기 제3 콘택홀(CH3)의 일부에 채워진다.
상기 제1 데이터 라인(DL1)은 상기 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제1 데이터 라인(DL1)은 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2) 및 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제2 데이터 라인(DL2)은 상기 제1 데이터라인(DL1)과 이격되어, 상기 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 제2 데이터라인(DL2)은 상기 제1 방향(D1)으로 이웃하는 화소의 제1 스위칭 소자의 제1 소스 전극 및 제2 스위칭 소자의 제2 소스 전극과 전기적으로 연결된다.
상기 채널층(140)은 데이터 패턴의 하면 전체를 커버한다. 상기 채널층(140)과 상기 데이터 패턴은 동일한 마스크를 이용하여 형성될 수 있다. 따라서, 상기 채널층(140)은 평면도 상에서 상기 데이터 패턴에 대응되는 형상으로 형성될 수 있다. 본 실시예에서 상기 채널층(140)과 상기 데이터 패턴이 하나의 마스크를 이용하여 형성되므로, 공정수가 감소되고 제조 비용이 감소될 수 있다.
도 11을 참조하면, 상기 데이터 패턴이 형성된 상기 제1 절연층(110) 상에 컬러 필터(CF)가 형성된다. 상기 컬러 필터(CF)는 상기 데이터 패턴이 형성된 상기 제1 절연층(110) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 컬러 필터(CF)가 형성된 상기 제1 절연층(110) 상에 제2 절연층(120)이 형성된다.
제4 콘택홀(H4)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 하이 스토리지 라인(Csth1)의 일부 및 상기 제1 소스 전극(SE1)의 일부를 노출한다.
제5 콘택홀(H5)이 상기 제1 절연층(120) 및 상기 제2 절연층(120)을 통해 형성되어, 상기 제1 로우 스토리지 라인(Cstl1)의 일부를 노출한다.
제1 콘택홀(H1)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제2 드레인 전극(DE2)의 일부를 노출 시킨다.
제2 콘택홀(H2)이 상기 제2 절연층(120)을 통해 형성되어, 상기 제3 드레인 전극(DE3)(또는 상기 제1 드레인 전극(DE1))의 일부를 노출 시킨다.
도 12a 및 도 12b를 참조하면, 상기 제2 절연층(120) 상에 투명 도전층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 투명 도전층을 패터닝 하여, 상기 하이 화소 전극(150), 로우 화소 전극(160) 및 연결 전극(170)을 형성한다. 상기 투명 도전층은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 로우 화소 전극(160)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(150)의 반대편에, 상기 제1 데이터 라인(DL1)과 상기 제2 데이터 라인(DL2) 사이에 형성된다. 상기 로우 화소 전극(160)은 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3) 및 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다. 상기 로우 화소 전극(160)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 하이 화소 전극(150)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 제1 데이터 라인(DL1)과 상기 제2 데이터라인(DL2) 사이에 배치된다. 상기 하이 화소 전극(150)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다. 상기 하이 화소 전극(150)의 가장자리는 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)와 중첩할 수 있다.
상기 연결 전극(170)은 상기 제3 콘택홀(H3) 및 상기 제4 콘택홀(H4)을 통해 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제1 하이 스토리지 라인(Csth1)과 전기적으로 연결된다. 또한, 상기 연결 전극(170)은 상기 제2 방향(D2)으로 연장되어, 상기 제1 로우 스토리지 라인(Cstl1)과 상기 제5 콘택홀(H5)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(150)은 상기 제2 방향(D2)으로 연장된 제1 줄기(152) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(152)와 교차하는 제2 줄기(154)를 포함한다. 상기 제1 및 제2 줄기들(152, 154)은 상기 하이 화소 전극(150)의 중심을 지나며, 상기 하이 화소 전극(150)을 동일한 면적의 네 개의 도메인들로 나눌 수 있다.
상기 로우 화소 전극(160)은 상기 제2 방향(D2)으로 연장된 제1 줄기(162) 및 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(162)와 교차하는 제2 줄기(164)를 포함한다. 상기 제1 및 제2 줄기들(162, 164)은 상기 로우 화소 전극(160)의 중심을 지나며, 상기 로우 화소 전극(160)을 동일한 면적의 네 개의 도메인들로 나눌 수 있다.
도 13을 참조하면, 블랙 매트릭스(BM)가 상기 하이 화소 전극(150), 상기 로우 화소 전극(160) 및 상기 연결 전극(170)이 배치된 상기 제2 절연층(120) 상에 형성된다. 상기 블랙 매트릭스(BM)는 상기 제1 데이터 라인(DL1), 상기 제2 데이터 라인(DL2), 및 상기 제1 내지 제3 스위징 소자들(SW1, SW2, SW3)과 중첩하여 배치된다. 상기 게이트 패턴이 불투명한 물질을 포함하는 경우에는, 상기 블랙 매트릭스(BM)는 상기 제1 하이 스토리지 라인(Csth1), 상기 제2 하이 스토리지 라인(Csth2), 상기 제1 로우 스토리지 라인(Cstl1) 및 상기 제2 로우 스토리지 라인(Cstl2)과 중첩하여 배치될 수 있다.
도 14를 참조하면, 제2 베이스 기판(200) 상에 공통 전극(210)을 형성한다. 상기 공통 전극(210)은 투명 도전층일 수 있으며, 예를 들면, 상기 공통 전극(210)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 제1 베이스 기판(100), 상기 게이트 패턴, 상기 제1 절연층(110), 상기 채널층, 상기 데이터 패턴, 상기 컬러 필터(CF), 상기 제2 절연층(120), 상기 하이 화소 전극(150), 상기 로우 화소 전극(160), 상기 연결 전극(170) 및 상기 블랙 매트릭스(BM)는 제1 기판을 구성한다. 상기 제2 베이스 기판(200) 및 상기 공통 전극(210)는 상기 제1 기판과 대향하는 제2 기판을 구성한다. 상기 제1 기판 및 상기 제2 기판 사이에 광학적 이방성을 갖는 액정 분자들을 포함하는 액정층(3)을 형성한다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
도 15를 참조하면, 제1 스위칭 소자는 상기 제1 게이트전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 라인(GL)의 일부로서 형성될 수 있다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
상기 제1 소스 전극(SE1)은 상기 제1 방향(D1)과 수직인 제2 방향(D2)으로 연장될 수 있다. 상기 제1 소스 전극(SE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 소스 전극(SE1)은 직사각형 형상으로 형성될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 소스 전극(SE1)과 이격되며, 상기 제1 소스 전극(SE1)과 엇갈리게 배치될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 드레인 전극(DE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 드레인전극(DE1)은 직사각형 형상으로 형성될 수 있다.
상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)의 하부에 형성된다. 상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)과 동일한 마스크를 이용하여 형성될 수 있다. 따라서, 상기 제1 채널부(CH1)의 끝단은 상기 제1 소스 전극(SE1) 및 상기 제1 드레인전극(DE1)의 끝단과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 채널부(CH1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 즉, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성될 수 있다. 또한, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성되므로, 상기 제1 채널부(CH1)의 폭(d)을 정확히 측정할 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
도 16을 참조하면, 제1 스위칭 소자는 상기 제1 게이트전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 라인(GL)의 일부로서 형성될 수 있다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
상기 제1 소스 전극(SE1)은 상기 제1 방향(D1)과 수직인 제2 방향(D2)으로 연장될 수 있다. 상기 제1 소스 전극(SE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 소스 전극(SE1)은 사다리꼴 형상으로 형성될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 소스 전극(SE1)과 이격되며, 상기 제1 소스 전극(SE1)과 엇갈리게 배치될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 드레인 전극(DE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 드레인전극(DE1)은 사다리꼴 형상으로 형성될 수 있다.
상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)의 하부에 형성된다. 상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)과 동일한 마스크를 이용하여 형성될 수 있다. 따라서, 상기 제1 채널부(CH1)의 끝단은 상기 제1 소스 전극(SE1) 및 상기 제1 드레인전극(DE1)의 끝단과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 채널부(CH1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 즉, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성될 수 있다. 또한, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성되므로, 상기 제1 채널부(CH1)의 폭(d)을 정확히 측정할 수 있다.
도 17은 본 발명의 일 실시예에 따른 표시 패널의 제1 스위칭소자 부분을 나타낸 부분 확대도이다.
도 17을 참조하면, 제1 스위칭 소자는 상기 제1 게이트전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 라인(GL)의 일부로서 형성될 수 있다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
상기 제1 소스 전극(SE1)은 상기 제1 방향(D1)과 수직인 제2 방향(D2)으로 연장될 수 있다. 상기 제1 소스 전극(SE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 소스 전극(SE1) 의 제1 변은 상기 게이트 라인(GL)과 수직으로 교차하는 데이터 라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제1 소스 전극(SE1)과 이격되며, 상기 제1 소스 전극(SE1)과 엇갈리게 배치될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 드레인 전극(DE1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 드레인전극(DE1)의 제1 변은 상기 게이트 라인(GL)과 수직으로 교차하는 데이터 라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성될 수 있다.
상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)의 하부에 형성된다. 상기 제1 채널부(CH1)는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)과 동일한 마스크를 이용하여 형성될 수 있다. 따라서, 상기 제1 채널부(CH1)의 끝단은 상기 제1 소스 전극(SE1) 및 상기 제1 드레인전극(DE1)의 끝단과 평행하게 형성될 수 있다. 예를 들어, 상기 제1 채널부(CH1)의 끝단은 상기 게이트 라인(GL)과 평행하게 형성될 수 있다. 즉, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성될 수 있다. 또한, 상기 제1 채널부(CH1)의 끝단은 직선으로 형성되므로, 상기 제1 채널부(CH1)의 폭(d)을 정확히 측정할 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 소스 전극 및 상기 드레인 전극의 끝단이 게이트 라인과 평행하게 형성되므로, 채널부의 끝단도 게이트 라인과 평행하게 형성될 수 있다. 따라서, 채널부의 폭을 정확히 측정할 수 있다.
또한, 채널부의 폭을 정확히 측정할 수 있으므로 공정산포를 개선할 수 있다. 따라서, 표시 패널의 품질을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 제1 베이스 기판 110: 제1 절연층
120: 제2 절연층 150: 제1 화소 전극
160: 제2 화소 전극 170: 제3 화소 전극
200: 제2 베이스 기판 210: 공통 전극
SW1: 제1 스위칭 소자 SW2: 제2 스위칭 소자
SW3: 제3 스위칭 소자 Csth1: 제1 하이 스토리지 라인
Cstl1: 제1 로우 스토리지 라인 Csth2: 제2 하이 스토리지 라인
Cstl2: 제2 로우 스토리지 라인 GL: 게이트 라인
DL1: 제1 데이터 라인 DL2: 제2 데이터 라인

Claims (20)

  1. 제1 방향으로 연장되는 게이트 라인;
    상기 제1 방향과 수직한 제2 방향으로 연장되는 제1 데이터라인; 및
    상기 제1 방향 또는 제2 방향으로 연장되고 끝단이 연장 방향과 수직하는 제1 전극, 상기 제1 전극과 반대 방향으로 연장되고 상기 제1 전극의 연장 방향과 수직하는 방향으로 이격되며, 끝단이 연장 방향과 수직하는 제2 전극 및 상기 제1 전극 및 상기 제2 전극 하부에 배치되며, 상기 제1 전극 및 상기 제2 전극의 하면 전체를 커버하는 채널층을 포함하는 제1 스위칭 소자를 포함하는 표시 패널.
  2. 제1항에 있어서,
    상기 제1 데이터 라인과 상기 제1 방향으로 이격되고, 상기 제2 방향으로 연장되는 제2 데이터 라인;
    상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인에 인접하여 배치되는 하이 화소 전극;
    상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인을 기준으로 상기 하이 화소 전극의 반대편에 배치되는 로우 화소 전극;
    상기 하이 화소 전극과 중첩하는 하이 스토리지 라인; 및
    상기 로우 화소 전극과 중첩하는 로우 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서,
    상기 게이트 라인, 상기 제1 데이터 라인, 및 상기 하이 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
    상기 게이트 라인, 상기 제1 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제1 스위칭 소자의 상기 제1 전극은 상기 하이 스토리지 라인과 전기적으로 연결되고 상기 제2 전극은 상기 제3 스위칭 소자와 전기적으로 연결되는 것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서,
    상기 하이 화소 전극은 상기 제1 방향으로 연장되는 제1 줄기 및 상기 제2 방향으로 연장되는 제2 줄기를 포함하고, 상기 제1 및 제2 줄기로부터 연장되는 복수의 가지들을 포함하여 슬릿 구조를 형성하고,
    상기 로우 화소 전극은 상기 제1 방향으로 연장되는 제1 줄기 및 상기 제2 방향으로 연장되는 제2 줄기를 포함하고, 복수의 가지들을 포함하여 슬릿 구조를 형성하고,
    상기 제2 하이 스토리지 라인은 상기 하이 화소 전극의 상기 제2 줄기와 중첩하고,
    상기 제2 로우 스토리지 라인은 상기 로우 화소 전극의 상기 제2 줄기와 중첩하는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서,
    상기 하이 스토리지 라인 및 상기 로우 스토리지 라인을 전기적으로 연결하는 연결 전극을 더 포함하는 것을 특징으로 하는 표시 패널.
  7. 제1항에 있어서,
    상기 하이 화소 전극 및 상기 로우 화소 전극과 대향하는 공통 전극; 및
    상기 하이 및 로우 화소 전극들과 상기 공통 전극 사이에 배치되는 액정층을 더 포함하는 표시 패널.
  8. 제1항에 있어서, 상기 제1 전극 및 상기 제2 전극은 직사각형 형상으로 형성되는 것을 특징으로 하는 표시 패널.
  9. 제1항에 있어서, 상기 제1 전극 및 상기 제2 전극은 사다리꼴 형상으로 형성되는 것을 특징으로 하는 표시 패널.
  10. 제1항에 있어서, 상기 제1 전극 및 상기 제2 전극의 제1 변은 상기 제1 데이터 라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성되는 것을 특징으로 하는 표시 패널.
  11. 제1항에 있어서,
    상기 하이 화소 전극의 가장자리는 상기 제1 및 제2 데이터 라인이 중첩하고,
    상기 로우 화소 전극의 가장자리는 상기 제1 및 제2 데이터 라인이 중첩하는 것을 특징으로 하는 표시 패널.
  12. 제1항에 있어서,
    상기 하이 스토리지 라인, 상기 로우 스토리지 라인 및 상기 게이트 라인은 동일한 층으로 형성된 것을 특징으로 하는 표시 패널.
  13. 기판 상에 게이트 라인, 하이 스토리지 라인 및 로우 스토리지 라인을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴이 형성된 기판 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 제1 데이터 라인, 제2 데이터 라인, 제1 방향 또는 상기 제1 방향과 수직하는 제2 방향으로 연장되고 끝단이 상기 연장 방향과 수직하는 제1 전극 및 상기 제1 전극과 반대 방향으로 연장되고 상기 제1 전극 연장 방향과 수직하는 방향으로 이격되며, 끝단이 연장 방향과 수직하는 제2 전극을 포함하는 데이터 패턴 및 상기 데이터 패턴 하부에 배치되며 상기 데이터 패턴의 하면 전체를 커버하는 액티브 패턴을 형성하는 단계;
    상기 데이터 패턴 및 상기 액티브 패턴이 형성된 상기 제1 절연층 상에 제2 절연층을 형성하는 단계; 및
    상기 제2 절연층 상에 하이 화소 전극, 로우 화소 전극, 및 상기 하이 스토리지 라인 및 상기 로우 스토리지 라인을 연결하는 연결전극을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  14. 제13항에 있어서,
    상기 게이트 라인은 제1 방향으로 연장되고, 상기 제1 데이터 라인은 상기 제1 방향과수직한 제2 방향으로 연장되고, 상기 제2 데이터 라인은 상기 제1 데이터 라인과 상기 제1 방향으로 이격되어 상기 제2 방향으로 연장되고,
    상기 하이 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에 상기 게이트 라인에 인접하여 배치되고, 상기 로우 화소 전극은 상기 제1 데이터 라인 및 상기 제2 데이터라인 사이에, 상기 게이트 라인을 기준으로 상기 하이 화소 전극의 반대편에 배치되고,
    상기 하이 스토리지 라인은 상기 제2 방향으로 연장되고, 상기 하이 화소 전극과 중첩하고,
    상기 로우 스토리지 라인은 상기 제2 방향으로 연장되고, 상기 로우 화소 전극과 중첩하는 것을 특징으로 하는 표시 패널의 제조 방법.
  15. 제14항에 있어서,
    상기 게이트 라인, 상기 제1 데이터 라인, 및 상기 하이 화소 전극은 제2 스위칭 소자와 전기적으로 연결되고,
    상기 게이트 라인, 상기 제1 데이터 라인, 및 상기 로우 화소 전극은 제3 스위칭 소자와 전기적으로 연결되고,
    상기 게이트 라인, 상기 제3 스위칭 소자 및 상기 하이 스토리지 라인은 제1 스위칭 소자와 전기적으로 연결되는 것을 특징으로 하는 표시 패널의 제조 방법.
  16. 제15항에 있어서, 상기 데이터 패턴 및 상기 액티브 패턴을 형성하는 단계 전에,
    상기 제1 절연층을 통해 형성되어, 상기 하이 스토리지 라인을 노출하는 제1 콘택홀을 형성하는 단계를 더 포함하고,
    상기 제1 콘택홀을 통해 상기 하이 스토리지 라인과 상기 제1 스위칭 소자의 상기 제1 전극이 연결되는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제16항에 있어서, 상기 연결전극을 형성하는 단계 전에,
    상기 제2 절연층을 통해 형성되어, 상기 제1 스위칭 소자의 상기 제1 전극 및 상기 하이 스토리지 라인을 노출하는 제2 콘택홀, 및 상기 제2 절연층 및 상기 제1 절연층을 통해 형성되어, 상기 로우 스토리지 라인을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함하고,
    상기 연결전극은 상기 제1 및 제2 콘택홀을 통해 상기 하이 스토리지 라인 및 상기 제1 스위칭 소자의 제1 소스 전극과 전기적으로 연결되고, 상기 제3 콘택홀을 통해 상기 로우 스토리지 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제13항에 있어서, 상기 제1 전극 및 상기 제2 전극은 직사각형 형상으로 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제13항에 있어서, 상기 제1 전극 및 상기 제2 전극은 사다리꼴 형상으로 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 제13항에 있어서, 상기 제1 전극 및 상기 제2 전극의 제1 변은 상기 제1 데이터라인과 평행하고 상기 제1 변과 대향하는 제2 변은 경사지게 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.





KR1020130125231A 2013-10-21 2013-10-21 표시 패널 및 이의 제조 방법 KR102130110B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130125231A KR102130110B1 (ko) 2013-10-21 2013-10-21 표시 패널 및 이의 제조 방법
US14/466,802 US20150109266A1 (en) 2013-10-21 2014-08-22 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125231A KR102130110B1 (ko) 2013-10-21 2013-10-21 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150045677A true KR20150045677A (ko) 2015-04-29
KR102130110B1 KR102130110B1 (ko) 2020-07-06

Family

ID=52825756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125231A KR102130110B1 (ko) 2013-10-21 2013-10-21 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20150109266A1 (ko)
KR (1) KR102130110B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000446A (ko) * 2015-06-23 2017-01-03 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
WO2020075916A1 (ko) * 2018-10-08 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
WO2020075918A1 (ko) * 2018-10-12 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048635A (ko) * 2015-10-26 2017-05-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20180038603A (ko) 2016-10-06 2018-04-17 삼성디스플레이 주식회사 터치 스크린 및 이를 구비한 표시 장치
TWI696991B (zh) * 2019-05-21 2020-06-21 友達光電股份有限公司 顯示裝置及其驅動方法
KR20210111925A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069889A (ko) * 2002-02-22 2003-08-27 엔이씨 엘씨디 테크놀로지스, 엘티디. 채널 에칭형 박막 트랜지스터
KR20090117521A (ko) * 2008-05-09 2009-11-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149311B1 (ko) * 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
KR101608852B1 (ko) * 2008-11-18 2016-04-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101518325B1 (ko) * 2008-12-18 2015-05-11 삼성디스플레이 주식회사 액정 표시 장치
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030069889A (ko) * 2002-02-22 2003-08-27 엔이씨 엘씨디 테크놀로지스, 엘티디. 채널 에칭형 박막 트랜지스터
KR20090117521A (ko) * 2008-05-09 2009-11-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170000446A (ko) * 2015-06-23 2017-01-03 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
WO2020075916A1 (ko) * 2018-10-08 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
WO2020075918A1 (ko) * 2018-10-12 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US20150109266A1 (en) 2015-04-23
KR102130110B1 (ko) 2020-07-06

Similar Documents

Publication Publication Date Title
KR102105370B1 (ko) 표시 패널 및 이의 제조 방법
US10608052B2 (en) Display substrate and method of manufacturing the same
KR102150033B1 (ko) 표시 패널 및 이의 제조 방법
KR102130110B1 (ko) 표시 패널 및 이의 제조 방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
EP3015916A1 (en) Display panel and method of manufacturing the same
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
KR102090562B1 (ko) 표시 패널 및 이의 제조 방법
US9437625B2 (en) Display panel and method of manufacturing the same
US9570481B2 (en) Display substrate and method of manufacturing the same
KR101799938B1 (ko) 액정표시장치
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR20130030975A (ko) 액정표시장치
KR20130067824A (ko) 프린지 필드형 액정표시장치의 제조방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR101890735B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101333594B1 (ko) 액정표시장치 및 그 제조방법
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR20190076683A (ko) 표시 장치
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN113589612B (zh) 阵列基板及制作方法、显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant