JP4818451B2

JP4818451B2 - 液晶表示装置

Info

Publication number: JP4818451B2
Application number: JP2010155549A
Authority: JP
Inventors: 洋平仲西; 秀史吉田; 泰俊田坂
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-07-08
Filing date: 2010-07-08
Publication date: 2011-11-16
Anticipated expiration: 2025-03-29
Also published as: JP2010217934A

Description

本発明は、１画素領域内に複数の副画素電極を有する液晶表示装置の液晶分子の配向改善、特に少なくとも１つの副画素電極が表示電圧の印加される制御容量電極と容量結合し、焼付き防止のため制御容量電極により直接駆動される副画素電極と第２のＴＦＴによって接続された液晶表示装置に関する。

液晶表示装置は、ＣＲＴ（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）に比べて薄くて軽量であり、低電圧で駆動できて消費電力が小さいという利点がある。そのため、液晶表示装置は、テレビ、ノート型ＰＣ（パーソナルコンピュータ）、ディスクトップ型ＰＣ、ＰＤＡ（携帯端末）及び携帯電話など、種々の電子機器に使用されている。特に、各画素（サブピクセル）毎にスイッチング素子としてＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を設けたアクティブマトリクス型液晶表示装置は、その駆動能力の高さからＣＲＴにも匹敵する、優れた表示特性を示し、ディスクトップ型ＰＣやテレビなど、従来ＣＲＴが使用されていた分野にも広く使用されるようになった。

一般的に、液晶表示装置は、２枚の基板と、これらの基板間に封入された液晶とにより構成されている。一方の基板には画素毎に画素電極及びＴＦＴ等が形成され、他方の基板には画素電極に対向するカラーフィルタと、各画素共通のコモン（共通）電極とが形成されている。カラーフィルタには赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、画素毎にいずれか１色のカラーフィルタが配置されている。隣接して配置された赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３つの画素で１つのピクセル（Ｐｉｘｅｌ）を構成する。以下、画素電極及びＴＦＴが形成された基板をＴＦＴ基板と呼び、ＴＦＴ基板に対向して配置される基板を対向基板と呼ぶ。また、ＴＦＴ基板と対向基板との間に液晶を封入してなる構造物を液晶パネルという。

従来は、２枚の基板間に水平配向型液晶（誘電率異方性が正の液晶）を封入し、液晶分子をツイスト配向させるＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）型液晶表示装置が広く使用されていた。しかし、ＴＮ型液晶表示装置には視野角特性が悪く、画面を斜め方向から見たときにコントラストや色調が大きく変化するという欠点がある。このため、視野角特性が良好なＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）型液晶表示装置が開発され、実用化されている。

ところで、従来のＭＶＡ型液晶表示装置では、画面を斜め方向から見たときに白っぽくなる現象が発生する。図２は、横軸に印加電圧（Ｖ）をとり、縦軸に透過率をとって、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。この図２に示すように、しきい値電圧よりも若干高い電圧を画素電極に印加したとき（図中丸で囲んだ部分）には、斜め方向から見たときの透過率が正面から見たときの透過率よりも高くなる。また、印加電圧がある程度高くなると、斜め方向から見たときの透過率は、正面から見たときの透過率よりも低くなる。このため、斜め方向から見たときには赤色画素、緑色画素及び青色画素の輝度差が小さくなり、その結果前述したように画面が白っぽくなる現象が発生する。この現象は、白茶け（ｄｉｓｃｏｌｏｒ）と呼ばれている。白茶けは、ＭＶＡ型液晶表示装置だけでなく、ＴＮ型液晶表示装置でも発生する。

米国特許第４８４０４６０号の明細書には、１つの画素を複数の副画素に分割して、それらの副画素を容量結合することが提案されている。このような液晶表示装置では、各副画素の容量比によって電位が分割されるため、各副画素に相互に異なる電圧を印加することができる。従って、見かけ上、１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在することになる。このように１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在すると、正面から見たときの透過率よりも斜め方向から見たときの透過率が高くなる現象が抑制され、その結果画面が白っぽくなる現象（白茶け）も抑制される。このように１つの画素を容量結合した複数の副画素に分割して表示特性を改善する方法は、容量結合によるＨＴ（ハーフトーングレースケール）法と呼ばれる。なお、米国特許第４８４０４６０号の明細書に記載された液晶表示装置は、ＴＮ型液晶表示装置である。

特許第３０７６９３８号の明細書（特開平５−６６４１２号公報）には、画素電極を複数の副画素電極に分割し、各副画素電極の下方に絶縁膜を介して制御容量電極をそれぞれ配置したＴＮ型液晶表示装置が開示されている。この液晶表示装置では、ＴＦＴを介して制御容量電極に表示電圧が印加される。各副画素電極の大きさは相互に異なっているので、副画素電極に印加される電圧も相互に異なり、ＨＴ法による効果、すなわち白茶けを抑制する効果を得ることができる。

図３は、容量結合ＨＴ法を用いた従来のＭＶＡ方式の液晶表示装置の１画素の構成を示している。図３に示すように、液晶表示装置のＴＦＴ基板は、ガラス基板１０（図３では図示せず）上に形成された複数のゲートバスライン１２と、絶縁膜３０（図３では図示せず）を介してゲートバスライン１２に交差して形成された複数のドレインバスライン１４とを有している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、スイッチング素子として画素毎に形成された第１のＴＦＴ２０が配置されている。第１のＴＦＴ２０のゲート電極２３はゲートバスライン１２に電気的に接続され、ドレイン電極２１はドレインバスライン１４に電気的に接続されている。また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８上には、絶縁膜３０を介して蓄積容量電極（中間電極）１９が画素毎に形成されている。蓄積容量電極１９は、制御容量電極２５を介して第１のＴＦＴ２０のソース電極２２に電気的に接続されている。蓄積容量バスライン１８と蓄積容量電極１９との間には、蓄積容量Ｃｓが形成される。

画素領域は、副画素Ａと副画素Ｂとを有している。副画素Ａは例えば台形状の形状を有し、画素領域の中央部左寄りに配置されている。副画素Ｂは、画素領域のうち副画素Ａの領域を除いた上部、下部及び中央部右側端部に配置されている。副画素Ａ、Ｂの配置は、蓄積容量バスライン１８に対しそれぞれほぼ線対称になっている。副画素Ａには副画素電極１６が形成され、副画素Ｂには副画素電極１６から分離された副画素電極１７が形成されている。副画素電極１６は、コンタクトホール２４を介して蓄積容量電極１９及びＴＦＴ２０のソース電極２２に電気的に接続されている。一方、副画素電極１７は電気的にフローティング状態になっている。副画素電極１７は、保護膜３１（図３では図示せず）を介して制御容量電極２５に重なる領域を有し、当該領域に形成される制御容量Ｃｃを介した容量結合によりソース電極２２に間接的に接続されている。

副画素電極１６、１７の間には、画素領域端部に対して斜めに延びる線状のスリット（電極の抜き部）４４が形成されている。スリット４４は、副画素電極１６、１７を互いに分離するとともに、液晶６（図３では図示せず）の配向を規制する配向規制用構造物としても機能する。

液晶層を介しＴＦＴ基板に対向して配置された対向基板は、ガラス基板１１上に形成された共通電極４１（図３では図示せず）を有している。副画素Ａの副画素電極１６と共通電極４１との間には液晶容量Ｃｌｃ１が形成され、副画素Ｂの副画素電極１７と共通電極４１との間には液晶容量Ｃｌｃ２が形成される。共通電極４１上には、スリット４４に並列して延び、配向規制用構造物として機能する線状突起４２が形成されている。線状突起４２は、液晶の配向方位の異なる領域を副画素Ａ、Ｂでそれぞれほぼ等分するために、副画素Ａ、Ｂのほぼ中央部に配置されている。ソース電極２２と蓄積容量電極１９とを接続する制御容量電極２５は、基板面に垂直に見て線状突起４２に重なって配置されている。また対向基板上には、画素領域端部を遮光する遮光膜（ＢＭ）（図３では図示せず）が形成されている。

ＴＦＴ２０がオン状態になって副画素電極１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの副画素電極１７には副画素電極１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１となる。このように、図３に示した画素構造を有する液晶表示装置では、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができるため、視角特性が改善される。

また、副画素Ｂの焼付きの原因となる不要蓄積電荷を放電するため、第２のＴＦＴ６０が設けられている。ＴＦＴ６０のゲート電極はゲートバスライン１２が兼ねている。ゲート電極上には動作半導体層（図示せず）が形成され、動作半導体層上にはチャネル保護膜２８が形成されている。チャネル保護膜２８の上には、ソース電極６２とドレイン電極６３が形成されている。コンタクトホール６４を介して副画素Ｂはソース電極６２に電気的に接続され、制御容量電極２５を延長した部分がドレイン電極６３を構成する。第２のＴＦＴ６０は、副画素電極１６、１７各々に第１のＴＦＴ２０によって所定の電圧が書き込まれる直前にＯＮとなり、副画素電極１６と１７が電気的に接続される。副画素電極１６には第１のＴＦＴ２０によって所定の電圧が書き込まれるので、副画素電極１７に累積的に不要電荷が蓄積されることはなくなり焼付きが抑えられる。

米国特許第４８４０４６０号明細書特許第３０７６９３８号明細書

ＭＶＡ方式では液晶分子に電圧を印加すると、スリットあるいは土手をきっかけに液晶分子が傾斜し、その傾斜が伝播することによって画素全体の液晶分子が所定の方向へ傾斜するよう設計されている。しかし、伝播距離が長いと配向方向が伝播してくる前に伝播方向とは異なる方向に倒れる液晶分子が現れ、全体の液晶分子の配向を乱す。各画素の角の部分は特に伝播距離が長くなり配向が乱れやすい。

図３に従来例を示す。微細スリット４６ａは画素の角の部分にあって特に長い。そのため微細スリット４６ａ上の液晶分子は所定の方向とは逆方向に倒れることがある。所定の方向に液晶分子が倒れた領域と所定とは逆方向に液晶分子が倒れた領域の境界は暗線となる。この暗線は全ての液晶分子が所定の方向に再配向しないと消えないが、それには数秒以上を要することがある。液晶表示装置の一部でこのような暗線の発生した画素があると、その画素のみが僅かに暗く感じられ、残像などの表示品位低下の原因となる。

また、ゲートバスラインの電位はほとんどの時間は画素電極に比べて数ボルトから十数ボルト低い状態に置かれるため、ゲートバスラインと画素電極間に大きな電位差が水平方向に発生し、液晶配向かく乱要因の一つとなっている。先に述べた第２のＴＦＴ６０と副画素Ｂのコンタクトホール６４はゲートバスライン１２の近傍に設けられるが、図３に示すようにコンタクトホール６４を設けた部分は微細スリットを設けることができず線状突起４２からも遠いため、所定の方向とは異なる方向に傾斜する液晶分子が多くなる。液晶分子が所定の方向とは異なる方向に傾斜すると、傾斜方向によっては暗領域が発生し、あるいは液晶分子が異なる方向に傾斜した領域どうしの境界が暗線となる。液晶分子が所定の方向に再配向し、これら暗領域や暗線が消滅するまで数秒程度を要することがあり、それが残像などの表示品位低下の原因になる。

本発明の目的は、フローティング副画素を使用するハーフトーン法のＭＶＡ方式で焼付きを防止するためにＴＦＴに直結する副画素とフローティング副画素の間に第２のＴＦＴ６０を設けた液晶表示装置においてその配向を改善し表示品位を向上させることにある。

図１に原理構成図（第一の実施例でもある）を示す。相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板間に封入された液晶と、前記第１の基板に形成されたゲートバスライン１２及びデータバスライン１４と、前記ゲートバスライン１２及び前記データバスライン１４に接続された第１のＴＦＴ２０と、前記ゲートバスライン１２及び前記データバスライン１４により区画される画素領域内に形成された複数の副画素電極と、前記複数の副画素電極のうちの少なくとも１つと容量結合し前記データバスライン１４から前記第１のＴＦＴ２０を介して表示電圧が印加される制御容量電極とを有する。更に、前記ＴＦＴ２０が接続されたゲートバスライン１２とは別のゲートバスラインに流れる信号で駆動する第２のＴＦＴ６０を有している。ここで、第２のＴＦＴ６０は、「前記制御容量電極と容量結合した副画素電極」と「一定の電位に保持され前記制御容量電極との間で補助容量を構成する補助容量バスライン１８ａ」との間を短絡させるか、あるいは、「前記制御容量電極と容量結合した副画素電極」と「前記第１のＴＦＴ２０に接続した副画素電極との間」を短絡させる。そして、上記伝播距離が長いために液晶分子の配向乱れの原因になっていた各画素の角の部分に隣接する画素の制御容量電極を延長し配置した。

図３における従来構造で微細スリット４６ａが存在していた場所に三角形状の配向制御電極６５を配置した。配向制御電極６５は、隣接画素の副画素Ａ、Ｂの間を短絡させる第２のＴＦＴ６０のソース電極６２と電気的に接続されている。配向制御電極６５は副画素電極１７ａとの間にスリット４８を形成する。配向制御電極６５の延長部６６ａはゲートバスライン１２を横切りコンタクトホール６４で副画素電極１７ｃと電気的に接続される。

第一の作用は、液晶分子の傾斜が伝播する距離を短くして、所定の方向以外に液晶分子が傾斜することを防ぐ点である。図３における従来構造では、微細スリット４６ａがあるものの液晶分子の傾斜が伝播する距離が長いため配向が乱れていたが、本実施形態ではスリット４８を形成したことにより液晶分子の傾斜が伝播する距離が短くなり、所定の方向以外に液晶分子が傾斜することがなくなり配向が安定する。

第二の作用は、配向制御電極６５と副画素電極１７ａとの間の横電界によって得られる。ドット反転駆動を行うとき、共通電極４１を基準電位とすると配向制御電極６５と副画素電極１７ａの電位は互いに逆極性の関係となる。従って、配向制御電極６５と副画素電極１７ａの間には常に少なくとも黒電圧の２倍以上の電位差を有する横電界が発生することになる。この横電界によってスリット４８上の液晶分子は基板に対して垂直方向に立った状態を維持する。所定の方向とは異なる方向に液晶分子が傾斜してもその伝播はスリット４８を超えることはない。液晶分子の傾斜が伝播するには、共通電極４１と副画素電極１６、１７の間に縦電界が生じて液晶分子が傾斜する力が加わらねばならないが、横電界中の液晶分子には傾斜する力が働かないため液晶分子が傾斜せず、従って傾斜方向も伝播し得ない。特に、ゲートバスラインは通常画素電極より数ボルトから十数ボルト低い電位であるため、ゲートバスライン近傍では所定の配向方向とは異なる方向に横電界が発生し液晶分子は所定の方向とは異なる方向へ傾斜するが、その伝播はスリット４８で遮蔽され、副画素電極１７ａ上の液晶分子の配向は安定する。

このように、上記の課題は、相互に対向して配置された第１及び第２の基板と、前記第１及び第２の基板間に封入された液晶と、前記第１の基板に形成されたゲートバスライン及びデータバスラインと、前記ゲートバスライン及び前記データバスラインに接続された第１のＴＦＴと、前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、前記複数の副画素電極のうちの少なくとも１つと容量結合し前記データバスラインから前記第１のＴＦＴを介して表示電圧が印加される制御容量電極と、一定の電位に保持され前記制御容量電極との間で補助容量を構成する補助容量バスラインとを有し、前記制御容量電極と容量結合した副画素電極と前記補助容量バスラインとの間、又は前記制御容量電極と容量結合した副画素電極と前記第１のＴＦＴに接続した副画素電極との間に、前記ＴＦＴが接続されたゲートバスラインとは別のゲートバスラインに流れる信号で駆動する第２のＴＦＴ６０を有している液晶表示装置において、第２のＴＦＴ６０と副画素電極の接続部を、上記伝播距離が長いために液晶分子の配向乱れの原因になっていた各画素の角の部分に設け、その接続部を形成する画素電極には当該接続部近傍にスリットを形成して配向制御機能を持たせることにより解決される。

本発明によれば、良好な表示特性、特に残像のない良好な表示の得られる液晶表示装置を実現できる。

本発明の原理説明による液晶表示装置の画素の概略構成を示す図である。従来のＭＶＡの正面及び上６０度から見たときのＴ−Ｖ特性を示す図である。従来の第２のＴＦＴを用いて焼付きを回避する液晶表示装置の画素の概略構成を示す図である。本発明の第１の実施の形態による液晶表示装置の画素の概略構成を示す図である。本発明の第１の実施の形態による液晶表示装置の断面図である。本発明の第２の実施の形態による液晶表示装置の画素の概略構成を示す図である。本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。本発明の第３の実施の形態による液晶表示装置の画素の一部分と暗線を模式的に示した図である。本発明の第３の実施の形態による液晶表示装置の画素の一部分と暗線を模式的に示した図である。

〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置について図４、図５、及び図７を用いて説明する。図４は、本実施の形態による液晶表示装置の概略構成を示している。図４に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン１２及びドレインバスライン１４と、画素毎に形成されたＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、ＴＦＴ基板２に対向配置されてＣＦや共通電極が形成された対向基板４と、両基板２、４間に封止された例えば負の誘電率異方性を有する液晶６（図４では図示せず）とを備えている。ＴＦＴ基板２及び対向基板４の液晶６との界面には、液晶６を垂直配向させる垂直配向膜（図示せず）が形成されている。

図７に示すように、ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８７とクロスニコルに配置された偏光板８６が配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。

図４は、本実施の形態による液晶表示装置として、容量結合ＨＴ法を用いたＭＶＡ方式の液晶表示装置の１画素および上下の隣接する画素の一部分の構成を示している。図５は図４のＸ−Ｘ線で切断した液晶表示装置の断面構成と液晶分子の配向とを示している。図５に示すように、液晶表示装置のＴＦＴ基板２は、ガラス基板１０上に形成され、図４中左右方向に延びる複数のゲートバスライン１２と、絶縁膜３０を介してゲートバスライン１２に交差して形成され、図４中上下方向に延びる複数のドレインバスライン１４とを有している。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、スイッチング素子として画素毎に形成された第１のＴＦＴ２０が配置されている。第１のＴＦＴ２０のゲート電極２３はゲートバスライン１２に電気的に接続されている。ゲート電極２３上には動作半導体層（図示せず）が形成され、動作半導体層上にはチャネル保護膜２８が形成されている。チャネル保護膜２８上には、棒状のソース電極２２と、所定の間隙を介してソース電極２２を囲むＣ字状のドレイン電極２１とが形成されている。ドレイン電極２１はドレインバスライン１４に電気的に接続されている。ソース電極２２上及びドレイン電極２１上の基板全面には、保護膜３１が形成されている。

また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８上には、絶縁膜３０を介して蓄積容量電極１９が画素毎に形成されている。蓄積容量電極１９は、制御容量電極２５を介して第１のＴＦＴ２０のソース電極２２に電気的に接続されている。蓄積容量バスライン１８と蓄積容量電極１９との間には、蓄積容量Ｃｓが形成される。

画素領域は、副画素Ａと副画素Ｂとを有している。副画素Ａは例えば台形状の形状を有し、画素領域の中央部左寄りに配置されている。副画素Ｂは、画素領域のうち副画素Ａの領域を除いた図４中上部、下部及び中央部右側端部に配置されている。副画素Ａ、Ｂの配置は、蓄積容量バスライン１８に対し１画素内でそれぞれほぼ線対称になっている。副画素Ａには副画素電極１６が形成され、副画素Ｂには副画素電極１６から分離された副画素電極１７が形成されている。尚、図４では便宜上副画素電極１７を蓄積容量バスラインより下部を１７ａ、蓄積容量バスラインより上部を１７ｂ、コンタクトホール６４が形成される１７ｃとしている。１７ａと１７ｂは電気的に接続され、１７ｂは１５ａと１５ｂを介して１７ｃと電気的に接続されている。特に断りがない限り、副画素電極１７とは１７ａ、１７ｂ、１７ｃ全体をさすものとする。副画素電極１６、１７は、例えば共に透明導電膜からなり互いに同層に形成されている。副画素電極１６は、蓄積容量電極１９上の保護膜３１が開口されたコンタクトホール２４を介してＴＦＴ２０のソース電極２２に電気的に接続されている。一方、副画素電極１７は電気的にフローティング状態になっている。副画素電極１７は、保護膜３１を介して制御容量電極２５に対向する領域を画素領域の図４中上部および下部に有している。副画素電極１７は、当該領域に形成される制御容量部の制御容量Ｃｃを介した容量結合により、ソース電極２２に間接的に接続されている。

副画素電極１６、１７は、台形状の副画素電極１６の３辺を略「く」の字状に囲むスリット４４、４７によって互いに分離されている。スリット４４は画素領域端部に対し斜めに延び、スリット４７は画素領域右側端部に沿って延びている。スリット４４は、液晶６の配向を規制する配向規制用構造物としても機能する。スリット４４、４７の幅は、副画素電極１６、１７が電気的に短絡しないように十分に太くする必要がある（例えば１０μｍ以上）。

液晶６を介しＴＦＴ基板２に対向して配置された対向基板４は、ガラス基板１１上に形成された共通電極（対向電極）４１を有している。液晶６を介して対向する副画素Ａの副画素電極１６と共通電極４１との間には液晶容量Ｃｌｃ１が形成され、同様に副画素Ｂの副画素電極１７と共通電極４１との間には液晶容量Ｃｌｃ２が形成される。共通電極４１上には、スリット４４に並列して画素領域端部に対して斜めに延び、配向規制用構造物として機能する土手状の線状突起（樹脂構造物）４２が形成されている。スリット４４及び線状突起４２は、ＴＦＴ基板２及び対向基板４を挟んで外側に配置される偏光板８６、８７の偏光軸に対して約４５°の角度をなす方向に延びている。線状突起４２は、ノボラック樹脂等のポジレジスト材料で形成されている。例えば線状突起４２の高さは１．０μｍであり、幅は１０μｍである。線状突起４２は、液晶６の配向方位の異なる領域を副画素Ａ、Ｂでそれぞれほぼ等分するために、副画素Ａ、Ｂのそれぞれほぼ中央部に配置されている。また線状突起４２は、蓄積容量バスライン１８に対し１画素内でほぼ線対称に配置されている。これにより、副画素Ａ、Ｂの液晶６は、１画素内で直交４方向にそれぞれほぼ均等に配向する。ソース電極２２と蓄積容量電極１９とを接続する制御容量電極２５は、基板面に垂直に見て線状突起４２に重なって配置されている。

また、線状突起４２と副画素電極１６、１７の端部とが交差する領域近傍であって、基板面に垂直に見て線状突起４２の延びる方向と副画素電極１６、１７の端部とが鈍角をなす領域には、補助突起４３が形成されている。補助突起４３は例えば線状突起４２と同層に形成され、ドレインバスライン１４にほぼ平行に延びている。補助突起４３は、副画素電極１６、１７の端部近傍での電界の影響を打ち消すために設けられ、基板面に垂直に見て副画素電極１６、１７の端部に重なって配置される。

ＴＦＴ２０がオン状態になって副画素電極１６に電圧が印加され、副画素Ａの液晶層に電圧Ｖｐｘ１が印加されるとする。このとき、液晶容量Ｃｌｃ２と制御容量Ｃｃとの容量比に従って電位が分割されるため、副画素Ｂの副画素電極１７には副画素電極１６とは異なる電圧が印加される。副画素Ｂの液晶層に印加される電圧Ｖｐｘ２は、Ｖｐｘ２＝（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））×Ｖｐｘ１となる。ここで、０＜（Ｃｃ／（Ｃｌｃ２＋Ｃｃ））＜１であるため、Ｖｐｘ１＝Ｖｐｘ２＝０以外では｜Ｖｐｘ１｜＞｜Ｖｐｘ２｜となる。このように、本実施の形態による液晶表示装置では、副画素Ａの液晶層に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶層に印加される電圧Ｖｐｘ２とを１画素内で互いに異ならせることができる。これにより、Ｔ−Ｖ特性の歪みが１画素内で分散されるため、斜め方向から見たときに画像の色が白っぽくなる現象を抑制でき、視角特性が改善される。

配向改善のため、基板面に垂直に見て線状突起４２に重なる領域の一部に、液晶６の配向ベクトルの特異点の位置を制御する特異点制御用の開口部５０、５１が形成されている。開口部５０は副画素Ｂの副画素電極１７を部分的に除去して形成され、開口部５１は副画素Ａの副画素電極１６を部分的に除去して形成されている。例えば各開口部５０、５１の幅は約５μｍであり、長さは約１５μｍである。開口部５０、５１の長手方向は、例えば線状突起４２の延びる方向にほぼ直交している。開口部５０は副画素Ｂに少なくとも１つ設けられ、開口部５１は副画素Ａに少なくとも１つ設けられる。

本実施の形態では、図３における従来構造で微細スリット４６ａが存在していた場所に三角形状の配向制御電極６５を配置している。配向制御電極６５は、隣接画素の副画素Ａ、Ｂの間を短絡させる第２のＴＦＴ６０のソース電極６２と電気的に接続されている。配向制御電極６５は副画素電極１７ａとの間にスリット４８を形成する。配向制御電極６５の延長部６６ａはゲートバスライン１２を横切りコンタクトホール６４で副画素電極１７ｃと電気的に接続される。この配向制御電極６５には２つの点で液晶分子の配向を安定させる効果がある。

第一の効果は、液晶分子の傾斜が伝播する距離を短くして、所定の方向以外に液晶分子が傾斜することを防ぐ点である。図３における従来構造では、微細スリット４６ａがあるものの液晶分子の傾斜が伝播する距離が長いため配向が乱れていたが、本実施形態ではスリット４８を形成したことにより液晶分子の傾斜が伝播する距離が短くなり、所定の方向以外に液晶分子が傾斜することがなくなり配向が安定する。

第二の効果は、配向制御電極６５と副画素電極１７ａとの間の横電界によって得られる。ドット反転駆動を行うとき、共通電極４１を基準電位とすると配向制御電極６５と副画素電極１７ａの電位は互いに逆極性の関係となる。従って、配向制御電極６５と副画素電極１７ａの間には常に少なくとも黒電圧の２倍以上の電位差を有する横電界が発生することになる。この横電界によってスリット４８上の液晶分子は基板に対して垂直方向に立った状態を維持する。所定の方向とは異なる方向に液晶分子が傾斜してもその伝播はスリット４８を超えることはない。液晶分子の傾斜が伝播するには、共通電極４１と副画素電極１６、１７の間に縦電界が生じて液晶分子が傾斜する力が加わらねばならないが、横電界中の液晶分子には傾斜する力が働かないため液晶分子が傾斜せず、従って傾斜方向も伝播し得ない。特に、ゲートバスラインは通常画素電極より数ボルトから十数ボルト低い電位であるため、ゲートバスライン近傍では所定の配向方向とは異なる方向に横電界が発生し液晶分子は所定の方向とは異なる方向へ傾斜するが、その伝播はスリット４８で遮蔽され、副画素電極１７ａ上の液晶分子の配向は安定する。

本実施の形態では、コンタクトホール６４を形成する副画素電極１７ｃと副画素電極１７ｂの間にスリット４９を形成する。図３に示す従来画素では、コンタクトホール６４部分は線状突起４２からの距離が遠く、微細スリット４６ｃが設けられていないことが原因で、液晶の傾斜方向は大きく乱れていたが、スリット４９によって液晶分子の傾斜が伝播する距離を短くし、所定の方向以外に液晶分子が傾斜することを防いだ。また、コンタクトホール６４近傍の液晶分子の配向の乱れの伝播をスリット４９で防ぐことができる。

本実施の形態では、制御容量電極２５の延長部６７はゲート電極２３近傍で副画素電極１７ｂ内部に副画素電極１７ｂの外形に沿う形で形成され、第２のＴＦＴ６０のドレイン電極６３に電気的に接続されている。制御容量電極２５あるいは６７は金属層で光を透過しないので、副画素電極１７内部に占める面積は小さいことが望ましい。一方、延長部６７の近傍の副画素電極１７の端はゲート電極２３の周辺を囲う形状をしているが、この部分が発生する電界は副画素電極１７ｂ上で望まれる配向方向を実現する電界とは異なる方向である。したがって延長部６７近傍では液晶分子の配向が乱れて暗線が発生する。従って、延長部６７による輝度低下はほとんどない。

本実施の形態では、ゲートバスライン１２の配向制御電極６５と副画素電極１７ａに面する部分は凹凸がない。この効果は以下の通りである。ゲートバスライン１２の凹凸に応じて液晶分子の配向が乱れるので、ゲートバスライン１２はできるだけ単純な形状であることが望ましい。ところが、ゲート電極２３を形成するためゲートバスライン１２の幅を広げる必要があるので、ゲートバスライン１２の一部分に凹凸が生じることは避けられない。一方、コンタクトホール６４は一定以上（例えば１０ミクロン）の大きさがあり、ゲートバスラインから離れるほど副画素電極１７ｂの面積が小さくなる。そこで、コンタクトホール６４の形成に必要な副画素電極１７ｃとゲートバスライン１２の凸部を組み合わせ、開口率低下を最小限に抑えると同時に、ゲートバスライン１２の配向制御電極６５に面する側を直線にすることで配向乱れを最小限に抑えることができる。

〔第２の実施の形態〕
次に、本発明の第２の実施の形態による液晶表示装置について図６を用いて説明する。図６は本実施の形態による液晶表示装置の１画素およびそれに隣接する上下の画素の１部分の構成を示している。図６に示すように、本実施の形態では第１の実施の形態（図４参照）とは異なり、制御容量電極２５の延長部６７の再延長部６６ｂがゲートバスライン１２をまたぎ、隣接画素にある配向制御電極６５と電気的に接続されている。配向制御電極６５は第２のＴＦＴ６０のドレイン電極６３と電気的に接続されている。一方、コンタクトホール６４は第２のＴＦＴ６０のソース電極６２と電気的に接続されている。

副画素Ａ、Ｂは、第２のＴＦＴ６０を駆動するゲートバスライン１２がオフ電圧になる瞬間に、副画素Ａ、Ｂ各々とゲートバスライン１２の間の静電容量によって共に電位が低下する。その直後、副画素Ａには第１のＴＦＴ２０によって新たに電位が書き込まれ、第２のＴＦＴを駆動するゲートバスライン１２の影響はほとんどなくなるが、副画素Ｂには制御容量電極２５を介した容量分割によって新たに電位が決められるのみであって、直前に低下した電位の情報が残る。そのため、副画素Ｂと第２のＴＦＴ６０を駆動するゲートバスライン１２の間の静電容量が大きいと、副画素Ａと副画素Ｂ各々の電位の振幅中心のずれが大きくなり、フリッカーや焼付きといた表示品位低下の原因となる。

そこで、本実施形態では、コンタクトホール６４を直接第２のＴＦＴのソース電極６２に電気的に接続した。これにより延長部６６ａがゲートバスライン１２と形成した静電容量がなくなり第２のＴＦＴを駆動するゲートバスライン１２と副画素Ｂの間の静電容量が最小となった。一方、延長部６６ｂがゲートバスライン１２との間に新たに静電容量を発生するが、延長部６６ｂは副画素Ａにつながるため電位低下は第１のＴＦＴの書込みによってほとんど起きない。

〔第３の実施の形態〕
次に、本発明の第３の実施の形態による液晶表示装置について図８、図９を用いて説明する。本実施の形態では第１および第２の実施の形態とは異なり、副画素電極１７ｂと副画素電極１７ｃを接続する部分１５ｂがなくなり、スリット４９は片側が開放された形になっている。図８は図６のスリット４９付近を拡大し、スリット４９付近に発生する暗線を模式的に示した図、図９は図１のスリット４９付近を拡大し、スリット４９付近に発生する暗線を模式的に示した図である。図８に示す接続する部分１５ｂが存在する画素電極形状では、暗線７１ａ、７１ｂがうねって副画素電極１７ｂ内部に入り、暗領域をも発生させていたが、図９に示す接続する部分１５ｂが存在しない画素電極形状では暗線７１ａ、７１ｂの形状が副画素電極１７ｂ、１７ｃに沿った単純な形になり、スリット４９の内部に留まっている。その結果、配向の安定性が向上した。

以上説明した本実施の形態による液晶表示装置は、以下のようにまとめられる。
（付記１）
相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及び前記ゲートバスラインと概垂直方向に配置されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された第１のＴＦＴと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記第１のＴＦＴを介して表示電圧が印加される制御容量電極と、
前記制御容量電極と容量結合した副画素電極と、前記第１のＴＦＴに接続した副画素電極の間、又は一定の電位に保持され前記制御容量電極との間で補助容量を構成する補助容量バスラインとの間、に前記第１のＴＦＴが接続されたゲートバスラインとは別のゲートバスラインに流れる信号で駆動する第２のＴＦＴを有している液晶表示装置において、
１画素内において、副画素電極と、隣接画素の副画素電極と等電位の配向制御電極とによって形成されるスリット
を有することを特徴とする液晶表示装置。
（付記２）
相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及び前記ゲートバスラインと概垂直方向に配置されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された第１のＴＦＴと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記第１のＴＦＴを介して表示電圧が印加される制御容量電極と、
前記制御容量電極と容量結合した副画素電極と、前記第１のＴＦＴに接続した副画素電極の間、又は一定の電位に保持され前記制御容量電極との間で補助容量を構成する補助容量バスラインとの間、に前記第１のＴＦＴが接続されたゲートバスラインとは別のゲートバスラインに流れる信号で駆動する第２のＴＦＴを有している液晶表示装置において、
１画素内において、副画素電極と、隣接画素の前記制御容量電極と等電位の配向制御電極とによって形成されるスリット
を有することを特徴とする液晶表示装置。
（付記３）
相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及び前記ゲートバスラインと概垂直方向に配置されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された第１のＴＦＴと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成された複数の副画素電極と、
前記複数の副画素電極のうちの少なくとも１つと容量結合し、前記データバスラインから前記第１のＴＦＴを介して表示電圧が印加される制御容量電極と、
前記制御容量電極と容量結合した副画素電極と、前記第１のＴＦＴに接続した副画素電極の間、又は一定の電位に保持され前記制御容量電極との間で補助容量を構成する補助容量バスラインとの間、に前記第１のＴＦＴが接続されたゲートバスラインとは別のゲートバスラインに流れる信号で駆動する第２のＴＦＴを有している液晶表示装置において、
画素電極の一部が、前記第２のＴＦＴのソース電極に電気的に接続された電極部と当該画素電極とを電気的に接続するコンタクトホールを形成し、当該画素電極の一部が、当該画素電極の残りの部分とで形成されるスリット
を有することを特徴とする液晶表示装置。
（付記４）
前記第２のＴＦＴのドレイン電極と前記制御容量電極の延長部分が電気的に接続されることを特徴とする付記１乃至３のいずれか１項に記載の液晶表示装置。
（付記５）
前記制御容量電極の延長部分は第１のＴＦＴのゲート電極の周辺で、前記画素電極の外周に沿う形で配置されていることを特徴とする付記１乃至４のいずれか１項に記載の液晶表示装置。
（付記６）
前記画素電極の一部が、前記第２のＴＦＴのソース電極に電気的に接続された電極部と当該画素電極とを電気的に接続するコンタクトホールを形成し、当該画素電極の一部が、当該画素電極の残りの部分とで形成される前記スリットはデータバスラインに近い側が開放されていることを特徴とする付記３乃至５のいずれか１項に記載の液晶表示装置。

２ＴＦＴ基板
４対向基板
６液晶
８液晶分子
１０、１１ガラス基板
１２ゲートバスライン
１４ドレインバスライン
１５ａ、１５ｂ副画素電極１７ｂと副画素電極１７ｃの接続部
１６、１７ａ、１７ｂ、１７ｃ副画素電極
１８ａ蓄積容量バスライン
１８ｂ蓄積容量バスライン延長部
１９蓄積容量電極
２０第１のＴＦＴ
２１第１のＴＦＴのドレイン電極
２２第１のＴＦＴのソース電極
２３第１のＴＦＴのゲート電極
２４コンタクトホール
２５制御容量電極
２８チャネル保護膜
３０絶縁膜
３１保護膜
４１共通電極
４２線状突起
４３補助突起
４４、４７、４８、４９スリット
４６微細スリット
５０、５１開口部
６０第２のＴＦＴ
６２第２のＴＦＴのソース電極
６３第２のＴＦＴのドレイン電極
６４コンタクトホール
６６ａ、６６ｂ制御容量電極再延長部
６７制御容量電極延長部
７１ａ、７１ｂ暗線
８０ゲートバスライン駆動回路
８２ドレインバスライン駆動回路
８４制御回路
８６、８７偏光板
８８バックライトユニット

Claims

相互に対向して配置された第１及び第２の基板と、
前記第１及び第２の基板間に封入された液晶と、
前記第１の基板に形成されたゲートバスライン及び前記ゲートバスラインと概垂直方向に配置されるデータバスラインと、
前記ゲートバスライン及び前記データバスラインに接続された第１のＴＦＴと、
前記ゲートバスライン及び前記データバスラインにより区画される画素領域内に形成され、２つの副画素電極を備える画素電極と、
前記２つの副画素電極のうちの１つと容量結合し、前記データバスラインから前記第１のＴＦＴを介して表示電圧が印加される制御容量電極と、
前記第１のＴＦＴが接続されたゲートバスラインに隣接するゲートバスラインに流れる信号で駆動して、前記制御容量電極と容量結合した副画素電極と、前記第１のＴＦＴに接続した副画素電極との間を短絡させる第２のＴＦＴと、
を有しているＭＶＡ型の液晶表示装置において、
１画素内において、当該画素の前記制御容量電極と容量結合した副画素電極と、隣接画素の前記制御容量電極と等電位の配向制御電極とによって形成されるスリットが、当該画素の角の部分に配置されていること
を特徴とする液晶表示装置。
前記第２のＴＦＴのドレイン電極と前記制御容量電極の延長部分が電気的に接続されることを特徴とする請求項１記載の液晶表示装置。
前記制御容量電極の延長部分は第１のＴＦＴのゲート電極の周辺で、前記画素電極の外周に沿う形で配置されていることを特徴とする請求項１又は２に記載の液晶表示装置。
前記制御容量電極と容量結合した副画素電極の一部に、前記第２のＴＦＴのソース電極に電気的に接続された電極部と当該副画素電極とを電気的に接続するコンタクトホールを形成し、当該副画素電極の一部と、当該副画素電極の残りの部分とで形成されるスリットはデータバスラインに近い側が開放されていることを特徴とする請求項２又は３に記載の液晶表示装置。