JP4787911B2 - 液晶表示装置及びその焼付き防止方法 - Google Patents

Description

本発明は一般に液晶表示装置に係り、特に一画素領域内に複数の副画素電極を有する液晶表示装置及びその焼付き防止方法に関する。本発明は特に、副画素電極のうちの少なくとも１つが、表示電圧が印加される制御電極と容量結合した液晶表示装置、及びその焼付き防止方法に関する。

液晶表示装置は、ＣＲＴ（Cathode Ray Tube）に比べて薄くて軽量であり、低電圧で駆動できて消費電力が小さい。このため、液晶表示装置は、テレビ、ノート型ＰＣ（パーソナルコンピュータ）、ディスクトップ型ＰＣ、ＰＤＡ（携帯端末）及び携帯電話など、種々の電子機器に使用されている。特に、各画素（サブピクセル）毎にスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を設けたアクティブマトリクス型液晶表示装置は、その駆動能力の高さからＣＲＴにも匹敵する、優れた表示特性を示し、ディスクトップ型ＰＣやテレビなど、従来ＣＲＴが使用されていた分野にも広く使用されるようになっている。

一般に、液晶表示装置は２枚の基板と、これらの基板間に封入された液晶とにより構成される。一方の基板には各画素毎に画素電極及びＴＦＴ等が形成され、他方の基板には画素電極に対向するカラーフィルタと、各画素共通のコモン（共通）電極とが形成されている。カラーフィルタには赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類があり、画素毎にいずれか１色のカラーフィルタが配置されている。隣接して配置された赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３つの画素で１つのピクセル（Pixel ）が構成される。以下、画素電極及びＴＦＴが形成された基板をＴＦＴ基板と呼び、ＴＦＴ基板に対向して配置される基板を対向基板と称する。また、ＴＦＴ基板と対向基板との間に液晶を封入してなる構造物を液晶パネルと称する。

従来は、２枚の基板間に水平配向型液晶（誘電率異方性が正の液晶）を封入し、液晶分子をツイスト配向させるＴＮ（Twisted Nematic ）型液晶表示装置が広く使用されていた。しかし、ＴＮ型液晶表示装置には視野角特性が悪く、画面を斜め方向から見たときにコントラストや色調が大きく変化するという欠点がある。このため、視野角特性が良好なＭＶＡ（Multi-domain Vertical Alignment ）型液晶表示装置が開発され、実用化されている。

ところで、従来のＭＶＡ型液晶表示装置では、画面を斜め方向から見たときに白っぽくなる現象が発生する。

図１は、横軸に印加電圧（Ｖ）をとり、縦軸に透過率をとって、画面を正面から見たときのＴ−Ｖ（透過率−電圧）特性と、上６０°の方向から見たときのＴ−Ｖ特性とを示す図である。

図１よりわかるように、しきい値電圧よりも若干高い電圧を画素電極に印加したときには、斜め方向から見たときの透過率が、正面から見たときの透過率よりも高くなるのがわかる。また、印加電圧がある程度高くなると、斜め方向から見たときの透過率は、正面から見たときの透過率よりも低くなるのがわかる。このため、斜め方向から見たときには赤色画素、緑色画素及び青色画素の輝度差が小さくなり、その結果前述したように画面が白っぽくなる現象が発生する。この現象は、白茶け（discolor）と呼ばれている。白茶けは、ＭＶＡ型液晶表示装置だけでなく、ＴＮ型液晶表示装置でも発生する。

米国特許第４８４０４６０号の明細書には、１つの画素を複数の副画素に分割して、それらの副画素を容量結合する技術が提案されている。このような液晶表示装置では、各副画素の容量比によって電位が分割されるため、各副画素に相互に異なる電圧を印加することができる。従って、見かけ上、１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在することになる。このように１つの画素にＴ−Ｖ特性のしきい値が異なる複数の領域が存在すると、正面から見たときの透過率よりも斜め方向から見たときの透過率が高くなる現象が抑制され、その結果画面が白っぽくなる現象（白茶け）も抑制される。このように１つの画素を容量結合した複数の副画素に分割して表示特性を改善する方法は、容量結合によるＨＴ（ハーフトーングレースケール）法と呼ばれる。なお、米国特許第４８４０４６０号の明細書に記載された液晶表示装置は、ＴＮ型液晶表示装置である。

特許第３０７６９３８号の明細書（特開平５−６６４１２号公報）には、画素電極を複数の副画素電極に分割し、各副画素電極の下方に絶縁膜を介して制御電極をそれぞれ配置したＴＮ型液晶表示装置が開示されている。この液晶表示装置では、ＴＦＴを介して制御電極に表示電圧が印加される。各副画素電極の大きさは相互に異なっているので、副画素電極に印加される電圧も相互に異なり、ＨＴ法による効果、すなわち白茶けを抑制する効果を得ることができる。

米国特許第４８４０４６０号明細書 特許第３０７６９３８号明細書

一方、本発明の発明者は、本発明の基礎となる研究において、上述した従来の浮遊副画素電極を有する液晶表示装置では、焼付きにより表示特性が劣化しやすい問題が生じるのを見出した。

図２（Ａ）〜（Ｃ）及び図３は、焼付きの程度を測定する試験方法を示す模式図である。

まず、液晶表示装置に、図２（Ａ）に示すような白黒のチェッカーパターンを一定時間連続して表示する。その後、液晶表示装置の全面に、図２（Ｂ）に示すような中間調の表示を行う。このとき、画面に焼付きが発生すると、図２（Ｃ）に示すように、チェッカーパターンが薄く見える。

チェッカーパターンの表示から中間調の表示に切り替えた後、例えば図２（Ｃ）のＸ−Ｘ線に沿って輝度を測定する。そして、図３に示すように暗い部分の輝度をａ、暗い部分と明るい部分との輝度差をｂとしたときに、１００×ｂ／（ａ＋ｂ）で定義される焼付き率を計算する。

上記の方法により、浮遊副画素電極を有しない液晶表示装置の焼付き率と浮遊副画素電極を有する液晶表示装置の焼付き率を測定した。その結果、浮遊副画素電極を有しない液晶表示装置の焼付き率が５％以下であるのに対し、浮遊副画素電極を有する液晶表示装置の焼付き率は１０％以上と高いものであった。

本発明は一の側面において、基板上に互いに並列して形成された１〜Ｎ番目までの複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のデータバスラインと、前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、前記複数のゲートバスラインの各々が形成する段、および前記複数のデータバスラインの各々が形成する列に対応して設けられ、当該ゲートバスラインに電気的に接続されたゲート電極と、当該データバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、前記各々の段および列において、当該ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタとを備え、前記各々の段および列において、前記第３のトランジスタは、当該列中において当該段の一つ前の段の第２の画素電極にソース領域を電気的に接続され、さらに前記第３のトランジスタの各々は、そのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極とよりなるバッファ容量部を備えた液晶表示装置において、前記第３のトランジスタは、前記Ｎ段目に続くＮ＋１段目にも、前記複数の列に対応して設けられており、前記Ｎ＋１段目は、Ｎ＋１番目のゲートバスラインを有し、前記Ｎ＋１段目において前記第３のトランジスタは、当該列中のＮ段目の第２の画素電極を、対応するバッファ容量に接続し、前記Ｎ＋１番目のゲートバスラインは、前記第３のトランジスタのみを制御することを特徴とする液晶表示装置を提供する。

本発明によれば、各画素に３つずつＴＦＴ素子を設け、２つは各副画素に電圧を供給するスイッチとして用い、３つ目は片方の副画素の電荷をバッファ容量に逃がす役割を持たせる構造にする。即ち、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、Ｎ本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、前記第２のトランジスタのソース電極に電気的に接続され前記第１の画素電極から分離された第２の画素電極と、前記第１の画素電極が形成された第１の副画素と、前記第２の画素電極が形成された第２の副画素とを備えた画素領域と、（Ｎ＋１）本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタと、前記第３のトランジスタのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極と、を備えたバッファ容量部とを有する液晶表示装置において、前記第３のトランジスタのみを制御するゲートバスラインを設けることにより、最後に駆動される段の画素の焼付きを解決できる。

従来のＭＶＡ液晶表示装置のＴ−Ｖ特性を示す図である。 （Ａ）〜（Ｃ）は、焼付きの程度を測定する試験方法を示す図である。 焼付き率の計算を示す図である。 （Ａ）は、本発明第１実施例の課題を説明する図である。 （Ｂ），（Ｃ）は、本発明第１実施例の課題を説明する別の図である。 本発明第１実施例の課題を説明するさらに別の図である。 本発明の第１実施例による液晶表示装置の構成を示す図である。 本発明第１実施例による液晶表示装置の全体構成を示す図である。 本発明の第２実施例による液晶表示装置の構成を示す図である。 本発明の第３実施例による液晶表示装置の構成を示す図である。 本発明の第４実施例の課題を説明する図である。 本発明の第４実施例の課題を説明する別の図である。 本発明の第４実施例による液晶表示装置の構成を示す図である。 本発明の第５実施例による液晶表示装置の構成を示す図である。 本発明の第６実施例による液晶表示装置の構成を示す図である。 本発明の第７実施例による液晶表示装置の構成を示す図である。

［第１実施例］
図４Ａおよび図４Ｂは、本発明の出発点となった、本発明の関連技術による液晶表示装置２０の構成を示す図である。ただし図４ＡはＴＦＴ基板上に形成される１画素を示す平面図を、図４Ｂの（Ｂ）は、図４Ａ中、ラインＡ−Ａ‘に沿った断面図を、さらに図４の（Ｃ）は、図４Ａおよび図４Ｂの（Ｂ）の構成に対応する等価回路図である。

先に図４Ｂの（Ｂ）の断面図を参照するに、液晶表示装置２０は互いに対向するガラス基板２１Ａ，２１Ｂと、間に封入された液晶層２２とよりなり、前記ガラス基板２１Ａ上にはゲートバスライン２２Ｇおよび蓄積容量バスライン２２Ｃが形成されている。

前記ゲートバスライン２２Ｇおよび蓄積バスライン２２ＣはＴＦＴ２４Ｔ₁のゲート絶縁膜を構成する絶縁膜２２ＧＯｘにより覆われており、前記ゲート絶縁膜２２ＧＯｘ上には前記ゲートバスライン２２Ｇに対応してアモルファスシリコンあるいはポリシリコンよりなるチャネル層２２Ｃｈが、前記ＴＦＴ２４Ｔ₁のチャネルとして形成されている。

前記チャネル層２２Ｃｈ上にはＳｉＮなどよりなるチャネルストッパパターン２２Ｎが形成されており、前記ゲート絶縁膜２２ＧＯｘ上には前記チャネルストッパパターン２２Ｎの両側に、前記チャネル層２２Ｃｈの両端部を覆うようにｎ+型あるいはｐ+型のアモルファスシリコン膜パターン２２Ｓ，２２Ｄが、前記ＴＦＴ２４Ｔ₁のソースおよびドレイン領域として形成されている。さらに前記アモルファスシリコンパターン２２Ｓ上には、ソース電極２３Ｓ、ドレイン電極２３Ｄが形成され、そのうちのソース電極２３Ｓは、前記ゲート絶縁膜２２Ｇｏｘ上を延在し、制御電極を形成する。また図４Ａに示すようにドレイン電極２３Ｄは、データバスライン２３Ｄａｔに接続されている。

さらに前記ゲート絶縁膜２２ＧＯｘ上には前記ＴＦＴ２４Ｔ₁およびソース電極２３Ｓ，ドレイン電極２３Ｄを覆うように層間絶縁膜２４が形成され、前記層間絶縁膜２４上には、前記制御電極２３Ｓとコンタクトホール２４Ｖ₁を介してコンタクトする副画素電極２４Ａと、前記画素電極２４Ａとは分離された別の副画素電極２４Ｂとが形成される。さらに、前記層間絶縁膜２４上には、前記副画素電極２４Ａ，２４Ｂを覆うように、配向膜２５Ａが形成されている。また前記副画素電極２４Ｂは、前記制御電極２３Ｓと容量結合する。

一方、前記対向基板２１Ｂ上にはカラーフィルタ層２２ＣＦを介して一様なコモン電極２２ＣＭが形成され、前記コモン電極２２ＣＭ上には配向膜２５Ｂが形成されている。さらに前記液晶層２２は、前記配向膜２５Ａ，２５Ｂに接して保持される。

次に図４Ａの平面図を参照するに、前記ガラス基板２１Ａ上には前記ゲートバスライン２２Ｇおよび蓄積容量バスライン２２Ｃが左右に延在し、前記ソース電極２３Ｓ，ドレイン電極２４Ｄと同じレベルに、データバス２３Ｄａｔが上下方向に延在しており、前記データバス２３Ｄａｔは、前記ＴＦＴ２４Ｔ₁のドレイン電極２３Ｄに接続されている。

図４Ａの構成では、前記ＴＦＴ２４Ｔ₁に対応する画素領域には、前記副画素電極２４Ａ，２４Ｂの他に副画素電極２４Ｃが、前記副画素電極２４Ｂが副画素電極２４Ａと２４Ｃの間に挟まれるように形成されており、前記副画素電極２４Ｃは、前記制御電極２３Ｓと、前記コンタクトホール２４Ｖ₁と同様なコンタクトホール２４Ｖ₂により接続されている。すなわち、前記副画素電極２３Ｃは、前記副画素電極２３Ａ同様、ＴＦＴ２４Ｔ₁に直結されている。これに対し、前記副画素電極２３ＢはＴＦＴに接続されておらず、浮遊画素電極を構成する。

図４Ｂの（Ｃ）は、このような図４Ａおよび図４Ｂの（Ｂ）の構成に対応する等価回路図である。

図４Ｂの（Ｃ）を参照するに、キャパシタＣ_ＬＣ１は前記直結副画素電極２４Ａ，２４Ｃに対応しており、ＴＦＴ２４Ｔ₁により駆動され、駆動電圧Ｖpx1が印加される。また前記キャパシタＣ_ＬＣ１には、蓄積容量Ｃｓが並列接続されている。

一方、キャパシタＣ_ＬＣ２は、前記浮遊副画素電極２４Ｂに対応し、前記制御電極２３Ｓとの容量結合Ｃｃを介して、ＴＦＴ２４Ｔ₁により間接的に駆動される。

かかる構成では、前記副画素電極２４Ａ，２４Ｃへの印加電圧がＶpx1の場合、前記浮遊副画素電極２４Ｂには、前記容量結合Ｃｃを介して、式

で与えられる電圧Ｖpx2が、印加される。

すなわちかかる構成によれば、単一画素内に異なったＶ−Ｔ特性を有する領域を形成でき、ハーフトーン表示の視野角特性を大きく改善することができる。

さて、このような構成の液晶表示装置では、浮遊副画素電極２４Ｂに電荷が残留しやすく、焼付きの問題が発生しやすい。

そこで、図４Ａの構成では、Ｎ段目のＴＦＴ２４Ｔ₁に協働する浮遊画素電極２４Ｂを前記ＴＦＴ２４Ｔ₁に直結した副画素電極２４Ｃに、一つ前（（Ｎ−１）段目）のＴＦＴ２４Ｔ₁のゲートバス２２Ｇ（Ｎ−１）により制御される第２のＴＦＴ２４Ｔ₂を介して接続している。

このような構成では、前記第２のＴＦＴ２４Ｔ₂は、Ｎ段目第１のＴＦＴ２４Ｔ₁（Ｎ）のゲートバスラインの一つ前に駆動される（Ｎ−１）段目のゲートバスライン２２Ｇ（Ｎ−１）によって駆動されるため、前記浮遊副画素電極２４Ｂは、Ｎ段目第１のＴＦＴ２４Ｔ₁（Ｎ）によって電圧が書き込まれる直前に、必ず前記第１のＴＦＴ２４Ｔ₁（Ｎ）に直結した副画素電極２４Ｃ，２４Ａに電荷を逃がすことになる。一方、前記第１のＴＦＴ２４Ｔ₁（Ｎ）に直結した副画素電極２４Ａ，２４Ｃでは、常に電圧の書込みが行われるので、余分な電荷の蓄積が発生することがない。同時に浮遊副画素電極２４Ｂも、先に説明したように余分な電荷が直結画素２４Ａ，２４Ｃに第２のＴＦＴ２４Ｔ₂を介して放出されるため、余分な電荷の蓄積による焼付きが発生することは無くなる。

ところが、このような構成を液晶パネル全体で見ると、最初の段においては、図５に示すように、１番目の副画素電極２４Ｂ，２４Ｃ間に設けられた第2のＴＦＴ２４Ｔ₂を駆動するゲートバスラインがないため、前記第２のＴＦＴ２４Ｔ₂を駆動することができず、その結果、１段目においてのみ、画素の焼付きが発生してしまう。

そこで本実施例では、図６に示すように１段目の画素において、０段目のゲートバスライン２２Ｇ（０）をあえて形成し、前記１段目の画素に対応するＴＦＴ２４Ｔ₁の駆動直前に前記ゲートバスライン２２Ｇ（０）に、駆動回路から別に駆動電圧を供給し、前記1段目の画素において第２のＴＦＴ２４Ｔ₂を導通させる。ただし図６は、本発明の第１実施例による液晶表示装置２０Ａの構成を示す。図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

ここで、前記０段目のゲートバスライン２２Ｇ（０）を駆動するタイミングは、ｎを任意の段数として、ｎ＋１段目のゲートバスライン２２Ｇ（ｎ＋１）が所定のＯＮ電圧になる前に第ｎ段目のゲートバスライン２２Ｇ（ｎ）が所定のＯＮ電圧になるタイミングと同じに設定するのが望ましい。１フレーム内で電荷を逃すタイミングが長くなると、副画素電極の電位が変化して液晶分子の配向が変化する余裕が生じ、光学特性が変化してしまうためである。

図７は、前記液晶表示装置２０Ａのうち、ＴＦＴ基板２１Ａ上のパターンを１段目の画素からＮ段目（最後）の画素まで示す図である。前記１段目の画素はフレームの最初に選択され、Ｎ段目の画素は、フレームの最後に選択される。

［第２実施例］
図８は、本発明の第２実施例による液晶表示装置２０Ｂの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

本実施例は、ドライバＩＣに余裕がない場合を想定しており、最後に駆動されるゲートバスラインと新たに追加したゲートバスラインを駆動回路上で短絡し、同時に駆動する。すなわち、図８の実施例は、図９の実施例と液晶パネル構造は同じで、駆動回路のみを変更している。

最後に駆動するゲートバスラインＧ（Ｎ）と同じタイミングで最初に追加されたゲートバスラインＧ（０）を駆動することにより、第１段の浮遊副画素電極２４Ｂの蓄積電荷を直接駆動される副画素電極２４Ｃに逃がすことができ、第１段の画素の焼付きを、前記図７の実施例と同様に抑制することができる。

［第３実施例］
図９は、本発明の第３実施例による液晶表示装置２０Ｃの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図８の実施例では、駆動回路を変更する必要があり、回路設計に負荷がかかってしまう。

そこで本実施例では、新たに追加されたゲートバスラインＧ（０）と最後に駆動されるゲートバスラインＧ（Ｎ）を短絡させるためのデータバスライン２２ＤａｔＳを、一番外側のデータバスライン２２Ｄａｔ（Ｍ）のさらに外側に形成する。その際、前記追加データバスライン２２ＤａｔＳは、前記追加ゲートバスライン２２Ｇ（０）とコンタクトホール２２ＤａｔＣ1を介して電気的に接続され、さらに最後のゲートバスライン２２Ｇ（Ｎ）と、別のコンタクトホール２２ＤａｔＣ2を介して電気的に接続される。

これにより、駆動回路、駆動方法を全く変更せずに、新たに追加したゲートバスライン２２Ｇ（０）を駆動して第１段の画素の焼付きを抑制することが出来る。

［第４実施例］
図１０は、本発明の第４実施例の関連技術による液晶表示装置４０の構成を示す平面図である。

図１０を参照するに、液晶表示装置４０は、図示はしないが図４Ｂの（Ｂ）の構成と同様なＴＦＴ基板と対向基板とを有し、間には液晶層が封入されている。

図１０の液晶表示装置４では、ＴＦＴ基板上にゲートバスライン４２Ｇが左右方向に延在し、さらにデータバスライン４２Ｄａｔが上下方向に延在している。さらに前記ゲートバスライン４２Ｇとデータバスライン４２Ｄａｔの交点には、同一のゲートバスライン４２Ｇ上にＴＦＴ４１Ｔ₁および４１Ｔ₂が隣接して形成されている。

図１０の構成は、液晶表示装置４０の表示領域に繰り返し形成されており、１フレーム中、ゲートバスライン４２Ｇは１段目からＮ段目まで、順次選択される。

ここでＮ−１段目の画素に着目すると、ゲートバスライン４２Ｇ（Ｎ−１）により駆動されるＮ−１段目のＴＦＴＴ４１Ｔ₁では、ドレイン電極がデータバスライン４２Ｄａｔに接続されソース電極の延在部４２Ｓ_１が、コンタクトホールＣ₁により、第１の副画素電極４２Ａに接続されている。その結果、副画素電極４２ＡはＴＦＴ４１Ｔ₁により直結駆動される。一方、ＴＦＴ４１Ｔ₂ではソース電極が、別の副画素電極４２ＢにコンタクトホールＣ２により接続され、その結果、副画素電極４２Ｂは、ＴＦＴ４１Ｔ₂により直結駆動される。

なお、図１０中、パターン４０Ｘは、対向基板上に形成されて液晶分子の配向を規制する配向規制構造物を示している。

さらに図１０の構成では、ゲートバスライン４２Ｇ上には第３のＴＦＴ４１Ｔ₃が形成されており、前記第３のＴＦＴ４１Ｔ₃は、前段の画素電極４２Ｂがソース電極に接続され、これを、ドレイン電極を介して蓄積容量Ｃｓの一部として形成されたバッファ容量に電気的に接続する。例えば図１０の例では、ゲートバスライン４２Ｇ（Ｎ）上のＴＦＴ４１Ｔ₃（Ｎ）が、Ｎ−１段目の画素電極４２Ｂを、対応するバッファ容量４１Ｃ₃（Ｎ）に電気的に接続する。そこで、前記ゲートバスライン４２Ｇ（Ｎ−１）を介してＴＦＴ４１Ｔ₁（Ｎ−１），４１Ｔ_２（Ｎ−１）を駆動し、Ｎ−１段目の画素電極４２Ａ，４２Ｂにより表示を行うに先立って、ゲートバスライン４２Ｇ（Ｎ）によりＴＦＴ４１Ｔ₃（Ｎ）を導通させることにより、前記Ｎ−１段目の画素電極４２Ｂに蓄積していた電荷を、前記ＴＦＴ４１Ｔ₃（Ｎ）に協働するバッファ容量４１Ｃ₃（Ｎ）に逃がすことが可能になる。これにより、画素電極４２Ｂの電位が低下し、同一の画素中において画素電極４２Ａと４２Ｂを異なった特性で駆動でき、ハーフトーン表示の視野角特性を大きく改善することができる。

ところが、このような構成を液晶パネル全体で見ると、図１１に示すように最終段（Ｎ）においては、ゲートバスライン４２Ｇ（Ｎ＋１）が存在しないため、ＴＦＴ４１Ｔ₃（Ｎ＋１）を駆動することができず、また前記ＴＦＴ４１Ｔ₃（Ｎ＋１）と協働するバッファ容量４１Ｃ₃（Ｎ＋１）も形成されないため、このような構成では、最終Ｎ段において副画素電極４２Ｂにおいては焼付きが発生するのを回避することができない。

そこで本実施例においては、図１２に示すように、あえてＮ＋１段目のゲートバス電極４２Ｇ（Ｎ＋１）を形成し、これによりＴＦＴ４１Ｔ₃（Ｎ＋１）を駆動する。さらに、前記蓄積容量バス４２Ｃにつながる追加バス４２Ｃｘを形成し、これにより、前記ＴＦＴ４１Ｔ₃（Ｎ＋１）に協働するバッファ容量を形成する。すなわち、図１２は、本発明の第４実施例による液晶表示装置６０の構成を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

前記Ｎ＋１段目のゲートバスライン４２Ｇ（Ｎ＋１）は、駆動回路により、Ｎ＋１段目として駆動してもよいし、先の実施例のように駆動回路を変更して、１段目と同時に駆動するようにしてもよい。また図１０の実施例のようにデータバスラインを一本追加して1段目のゲートバスラインと短絡してもよい。この場合も、ゲートバスライン４２Ｇ（Ｎ＋１）は、１段目のゲートバスラインと同じタイミングで駆動される。

なお、上記の構成を左右反転しても、同一の効果を得ることができるのは明らかである。

［第５実施例］
ところで、上記図１２の液晶表示装置６０においては、バッファ容量近傍の液晶分子の配向が安定する副次的効果が得られる。これは以下の理由による。

前記図１２の構成では、対抗基板上に形成された配向規制構造物４０Ｘの効果、および画素電極４２Ａと４２Ｂの間の隙間の効果により、従来のＭＶＡ液晶表示装置と同様に、液晶分子をバスラインに対して斜め４５°方向に倒す設計になっているが、バスライン４２Ｇ近傍では、バスラインに垂直な方向に電界が発生するが、これは本来液晶分子を倒したい方向とは異なるため、バスライン４２Ｇ近傍の液晶分子の配向が影響を受け、液晶分子の配向が乱れやすい問題がある。

一方、図１２の構造では、各画素の副画素電極４２Ｂは、一つ前の段のバッファ容量と隣接しており、ドット反転駆動の場合、両者の間で極性が異なるため、両者間の電位差が増大する。このため、周辺バスライン４２Ｇによる電界よりも、副画素電極４２Ｂと前記バッファ容量４１Ｃ₃との間の電位差が支配的になり、液晶分子の倒れる方向、すなわち配向が安定する効果が得られる。

ところが前記図１２の構成では、１段目の画素を見ると、０段目に画素が存在しないため、１段目の副画素電極４２Ｂにバッファ容量が隣接しないことになり、他の段の画素と配向性に若干違いが出る恐れがある。

そこで、本実施例では、図１３に示すように第１段にダミーのバッファ容量ＤＭを設け、ｍ番目のダミーバッファ容量ＤＭにはｍ＋１番目のデータバスライン４２ＤａｔからＴＦＴ４２Ｔ₃を介して駆動電圧を供給する。このため、図１４では、データバスライン４２ＤａｔをＴＦＴ４１Ｔ₃のドレインに分岐させる分岐パターンを含んでいる。ただし図１３は、本発明の第５実施例による液晶表示装置８０の構成を示す。図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

ここで、データバスライン４２Ｄａｔの電圧自体は変化するが、１段目のゲートバスライン４２Ｇ（１）が駆動されてからＮ段目のゲートバスライン４２Ｇ（Ｎ）が駆動されるまで、その極性が変わることがないことに注意すべきである。このため、１段目のダミーバッファ容量ＤＭと副画素容量４２Ｂとで極性が異なる状態は維持され、両者の間に大きな電位差が生じる関係はくずれない。これにより、液晶分子の配向の安定性が維持される。

［第６実施例］
図１４は、図１３の液晶表示装置８０に一変形例による液晶表示装置８０Ａの構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

図１３の構成では、第１段目のＭ番目においては、画素に対応するダミーバッファ容量を駆動するデータバスラインは存在しない。

このため図１３Ａ中、第１段目Ｍ番目の画素にはダミーバッファ容量が形成されず、電位が制御されない空白領域が生じてしまう。このような空白領域が存在すると、周辺のバスライン等の電界により、配向膜と絶縁層などの境界に電荷が蓄積し、黒表示時に光漏れを発生する危険がある。

そこで図１３の構成では、この空白部分を遮光するため、１番目の蓄積容量バスラインを枝分かれさせ、遮光パターン４２Ｓｈを形成する。なお、前記遮光パターン４２Ｓｈを形成する代わりに、この部分に対応して、対向基板上にブラックマトリックスを設け、遮光を行ってもよい。

［第７実施例］
図１５は、図１４の液晶表示装置８０Ａのさらなる変形例による液晶表示装置８０Ｂの構成を示す。

前記図１４の実施例では、前記遮光パターン４２Ｓｈは単に遮光するだけなので、前記１段目の端、Ｍ番目の画素の角部では、他の１段目画素と液晶配向の安定性が異なる。そこで、本実施例では、前記遮光パターン４２Ｓｈによる遮光部にも、他の画素と同様なダミーバッファ容量を形成し、これを対応して設けたＴＦＴにより駆動する。

図１５を参照するに、本実施例では前記遮光パターン４２Ｓｈを使って、第１段、１〜（Ｍ−１）番目の他の画素と同様なダミーバッファ容量ＤＭを、Ｍ番目の画素にも形成し、さらに前記ゲートバスライン４２Ｇ（１）上に、前記Ｍ番目の画素のダミーバッファ容量ＤＭに協働するようにＴＦＴ４１Ｔ₃を形成する。

さらに図１５の実施例では、前記ＴＦＴ４１Ｔ₃に、Ｍ番目のデータバスライン４２Ｄａｔ上の電圧の逆極性の電圧を、Ｍ＋１番目のデータバスライン４２Ｄａｔ（Ｍ＋１）を介して供給する。

上記構成により、第１段、Ｍ番目の画素における液晶配向は、前記ダミーバッファ容量ＤＭの近傍を含め、他の第１段画素とほぼ同等に設定することが可能になる。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

２０，２０Ａ，２０Ｂ，２０Ｃ，４０，６０，８０，８０Ａ，８０Ｂ 液晶表示装置
２１Ａ ＴＦＴ基板
２１Ｂ 対向基板
２２ 液晶層
２２Ｃ，４２Ｃ 蓄積容量バスライン
２２ＣＦ カラーフィルタ
２２ＣＭ 対向コモン電極
２２Ｇ，４２Ｇ ゲートバスライン
２２Ｄ ドレイン領域
２２Ｇｏｘ ゲート絶縁膜
２２Ｓ ソース領域
２３Ｄ ドレイン電極
２３Ｄａｔ，４２Ｄａｔ データバスライン
２３Ｓ ソース電極および制御バスライン
２４ 層間絶縁膜
２４Ａ，２４Ｂ，４２Ａ，４２Ｂ 画素電極
２４Ｔ₁，２４Ｔ₂，４１Ｔ₁，４１Ｔ₂，４１Ｔ₃ ＴＦＴ
２４Ｖ，２４Ｖ₁，2４Ｖ₂，Ｃ₁，Ｃ₂ コンタクトホール
２５Ａ，２５Ｂ 配向膜
４０Ｘ 配向規制構造物（対向基板上）
４１Ｃ₃ バッファ容量
４２Ｓ₁ ソース電極
ＤＭ ダミーバッファ容量

Claims (9)

1. 基板上に互いに並列して形成された１〜Ｎ番目までの複数のゲートバスラインと、
   前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のデータバスラインと、
   前記複数のゲートバスラインに並列して形成された複数の蓄積容量バスラインと、
   前記複数のゲートバスラインの各々が形成する段、および前記複数のデータバスラインの各々が形成する列に対応して設けられ、当該ゲートバスラインに電気的に接続されたゲート電極と、当該データバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第１及び第２のトランジスタと、
   前記第１のトランジスタのソース電極に電気的に接続された第１の画素電極と、
   前記第２のトランジスタのソース電極に電気的に接続され、前記第１の画素電極から分離された第２の画素電極と、
   前記各々の段および列において、当該ゲートバスラインに電気的に接続されたゲート電極と、前記第２の画素電極に電気的に接続されたソース電極とを備えた第３のトランジスタとを備え、
   前記各々の段および列において、前記第３のトランジスタは、当該列中において当該段の一つ前の段の第２の画素電極にソース領域を電気的に接続され、
   さらに前記第３のトランジスタの各々は、そのドレイン電極に電気的に接続された第１のバッファ容量電極と、絶縁膜を介して前記第１のバッファ容量電極に対向して配置され、前記蓄積容量バスラインに電気的に接続された第２のバッファ容量電極とよりなるバッファ容量部を備えた液晶表示装置において、
   前記第３のトランジスタは、前記Ｎ段目に続くＮ＋１段目にも、前記複数の列に対応して設けられており、
   前記Ｎ＋１段目は、Ｎ＋１番目のゲートバスラインを有し、
   前記Ｎ＋１段目において前記第３のトランジスタは、当該列中のＮ段目の第２の画素電極を、対応するバッファ容量に接続し、
   前記Ｎ＋１番目のゲートバスラインは、前記第３のトランジスタのみを制御することを特徴とする液晶表示装置。
2. 前記Ｎ＋１番目のゲートバスラインは、１フレームの最後に選択される段のゲートバスラインの次に設けられることを特徴とする請求項１の液晶表示装置。
3. 前記第１段中の各々の列においては、前記第３のトランジスタのソース電極は、次の列のデータバスラインに電気的に接続されていることを特徴とする請求項１，２の液晶表示装置。
4. 前記第１段中、前記第３のトランジスタのソース電極に電圧を供給する機構を備えたことを特徴とする請求項３の液晶表示装置。
5. 前記複数のデータバスラインは、順次第１列から第Ｍ列まで配列されたデータバスラインよりなり、第１段中、前記第Ｍ列のデータバスラインに対応する第Ｍ列の画素は第１、第２のトランジスタのみを有することを特徴とする請求項３の液晶表示装置。
6. 前記第１段中、第ｍ列（ｍ＜Ｍ）の画素においては、前記第３のトランジスタのソース電極は、前記第１段中、第ｍ−１列の画素を駆動するデータバスラインに電気的に接続されていることを特徴とする請求項１，２の液晶表示装置。
7. 前記第１段中、第Ｍ列の画素においては、前記第３のトランジスタのソース電極に電圧を供給する機構が設けられたことを特徴とする請求項６の液晶表示装置。
8. 第１段の画素のうち、隣接するデータバスラインが存在しない場合、前記第３のトランジスタを設けないことを特徴とする請求項１，２の液晶表示装置。
9. 第１段の画素のうち、隣接するデータバスラインが存在しない場合、バッファ容量を設けないことを特徴とする請求項１，２の液晶表示装置。