KR20220100786A - 어레이 기판 및 디스플레이 디바이스 - Google Patents

어레이 기판 및 디스플레이 디바이스 Download PDF

Info

Publication number
KR20220100786A
KR20220100786A KR1020217026560A KR20217026560A KR20220100786A KR 20220100786 A KR20220100786 A KR 20220100786A KR 1020217026560 A KR1020217026560 A KR 1020217026560A KR 20217026560 A KR20217026560 A KR 20217026560A KR 20220100786 A KR20220100786 A KR 20220100786A
Authority
KR
South Korea
Prior art keywords
access end
positive power
power access
negative power
negative
Prior art date
Application number
KR1020217026560A
Other languages
English (en)
Inventor
야오 황
웨이윈 황
웨 룽
차오 정
멍 리
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Priority to KR1020237039417A priority Critical patent/KR20230160961A/ko
Priority to KR1020227021108A priority patent/KR20220093262A/ko
Publication of KR20220100786A publication Critical patent/KR20220100786A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3248—
    • H01L51/5206—
    • H01L51/5221—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

어레이 기판 및 디스플레이 디바이스. 어레이 기판은 디스플레이 영역 B1에 위치되고 발광 소자를 포함하는 서브픽셀들(11)- 발광 소자는 제1 전극, 발광층, 및 제2 전극을 포함함 -; 디스플레이 영역 B1에 위치되고 제1 전극에 전기적으로 접속되는 포지티브 전원 케이블들(12); 주변 영역 B2에 위치되고 포지티브 전원 케이블들(12)에 전기적으로 접속되는 포지티브 전원 버스(13); 디스플레이 영역 B1으로부터 떨어진 포지티브 전원 버스(13)의 측면에 위치되고 포지티브 전원 버스(13)에 각각 그리고 전기적으로 접속되는 3개의 포지티브 전원 액세스 단자(14, 15, 16); 주변 영역 B2에 위치되는 네거티브 전원 케이블(17); 주변 영역 B2에 위치되고 네거티브 전원 케이블(17) 및 제2 전극에 각각 그리고 전기적으로 접속되는 보조 전극(18); 디스플레이 영역 B1으로부터 떨어진 포지티브 전원 버스(13)의 측면에 위치되고 네거티브 전원 케이블(17)에 각각 그리고 전기적으로 접속되는 3개의 네거티브 전원 액세스 단자(19, 20, 21); 및 주변 영역 B2에 위치되고 네거티브 전원 액세스 단자(20) 및 보조 전극(18)에 각각 그리고 전기적으로 접속되는 네거티브 전원 보조 케이블(22)을 포함한다. 본 발명은 어레이 기판에 의해 디스플레이되는 이미지들의 밝기의 균일성을 보장하는 것을 돕는다.

Description

어레이 기판 및 디스플레이 디바이스
본 개시내용은 디스플레이 기술 분야, 특히 어레이 기판 및 디스플레이 디바이스에 관한 것이다.
어레이 기판의 크기가 증가함에 따라, 어레이 기판의 디스플레이 영역을 벗어나는 신호 송신 라인의 길이 및 부하가 또한 증가된다. 포지티브 전압 신호(VDD)를 송신하기 위한 신호 송신 라인 또는 네거티브 전압 신호(VSS)를 송신하기 위한 신호 송신 라인의 임피던스가 과대한 경우, 어레이 기판에 의해 디스플레이되는 픽처들은 밝기가 불균일한 경향이 있다.
본 개시내용의 실시예들은 어레이 기판 및 디스플레이 디바이스를 제공하고, 본 개시내용의 기술적 해결책들은 다음과 같다:
일 양태에서, 본 개시내용은 어레이 기판을 제공하며, 이 어레이 기판은:
디스플레이 영역 및 디스플레이 영역을 둘러싸는 주변 영역을 포함하는 베이스 기판- 디스플레이 영역은 제1 경계, 제2 경계, 제3 경계, 및 제4 경계를 포함함 -;
디스플레이 영역에 위치되는 복수의 서브픽셀- 서브픽셀들 중 적어도 하나는 발광 소자를 포함하고, 발광 소자는 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함함 -;
디스플레이 영역에 위치되고 제1 전극에 전기적으로 접속되는 복수의 포지티브 전력선;
주변 영역에 위치되고 제1 경계를 따라 배열되는 포지티브 전력 버스- 포지티브 전력 버스는 복수의 포지티브 전력선에 전기적으로 접속됨 -;
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부 및 제3 포지티브 전력 액세스 단부- 제2 포지티브 전력 액세스 단부는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부는 포지티브 전력 버스에 각각 그리고 전기적으로 접속됨 -;
주변 영역에 위치되고 제2 경계, 제3 경계 및 제4 경계를 둘러싸는 네거티브 전력선;
주변 영역에 위치되고 제1 경계, 제2 경계, 제3 경계, 및 제4 경계를 둘러싸는 보조 전극- 보조 전극은 네거티브 전력선 및 제2 전극에 각각 그리고 전기적으로 접속됨 -;
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부- 제1 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부로부터 떨어진 제1 포지티브 전력 액세스 단부의 측면에 위치되고, 제2 네거티브 전력 액세스 단부는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 제3 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부로부터 떨어진 제3 포지티브 전력 액세스 단부의 측면에 위치되고, 제1 네거티브 전력 액세스 단부와 제3 네거티브 전력 액세스 단부는 네거티브 전력선에 각각 그리고 전기적으로 접속됨 -; 및
주변 영역에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 포지티브 전력 버스와 제2 네거티브 전력 액세스 단부 사이에 위치되는 네거티브 전력 보조선- 네거티브 전력 보조선은 제2 네거티브 전력 액세스 단부 및 보조 전극에 각각 그리고 전기적으로 접속됨 -을 포함한다.
선택적으로, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고;
제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부는 네거티브 전력선, 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
선택적으로, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 포지티브 전력 액세스 단부를 추가로 포함하고, 제4 포지티브 전력 액세스 단부는 포지티브 전력 버스에 전기적으로 접속되고;
제4 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용된다.
선택적으로, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선에 전기적으로 접속되고;
제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
선택적으로, 제2 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는, 제4 포지티브 전력 액세스 단부 및 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 제4 포지티브 전력 액세스 단부는 제2 네거티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고 포지티브 전력 버스에 전기적으로 접속되고, 제4 네거티브 전력 액세스 단부는 제2 네거티브 전력 액세스 단부와 제4 포지티브 전력 액세스 단부 사이에 위치되고 네거티브 전력 보조선에 전기적으로 접속되고;
제4 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고, 제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
선택적으로, 서브픽셀들 중 적어도 하나는 박막 트랜지스터와 접속 전극을 포함하고;
박막 트랜지스터는 베이스 기판 상에 위치되는 활성층, 베이스 기판으로부터 떨어진 활성층의 측면에 위치되는 게이트, 및 베이스 기판으로부터 떨어진 게이트의 측면에 위치되는 소스 및 드레인을 포함한다.
선택적으로, 포지티브 전력 버스는 포지티브 전력 버스의 제1 서브층과 포지티브 전력 버스의 제2 서브층을 포함하고, 포지티브 전력 버스의 제1 서브층은 포지티브 전력 버스의 제2 서브층에 전기적으로 접속되고;
포지티브 전력 버스의 제1 서브층과 소스 또는 드레인은 동일한 층에 위치되고, 포지티브 전력 버스의 제2 서브층과 접속 전극은 동일한 층에 위치된다.
선택적으로, 포지티브 전력 버스의 제1 서브층은 포지티브 전력 버스 비아 홀을 통해 포지티브 전력 버스의 제2 서브층에 전기적으로 접속된다.
선택적으로, 네거티브 전력선은 네거티브 전력선의 제1 서브층과 네거티브 전력선의 제2 서브층을 포함하고, 네거티브 전력선의 제1 서브층은 네거티브 전력선의 제2 서브층에 전기적으로 접속되고;
네거티브 전력 보조선은 네거티브 전력 보조선의 제1 서브층과 네거티브 전력 보조선의 제2 서브층을 포함하고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속되고;
네거티브 전력선의 제1 서브층과 네거티브 전력 보조선의 제1 서브층은 둘 다 소스 또는 드레인과 동일한 층에 위치되고, 네거티브 전력선의 제2 서브층과 네거티브 전력 보조선의 제2 서브층은 둘 다 접속 전극과 동일한 층에 위치된다.
선택적으로, 네거티브 전력선의 제1 서브층은 네거티브 전력선 비아 홀을 통해 네거티브 전력선의 제2 서브층에 전기적으로 접속되고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선 비아 홀을 통해 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속된다.
선택적으로, 서브픽셀들 중 적어도 하나는 박막 트랜지스터를 포함하고;
박막 트랜지스터는 베이스 기판 상에 위치되는 활성층, 베이스 기판으로부터 떨어진 활성층의 측면에 위치되는 게이트, 및 베이스 기판으로부터 떨어진 게이트의 측면에 위치되는 소스 및 드레인을 포함하고;
제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 및 제4 포지티브 전력 액세스 단부는 모두 소스 또는 드레인과 동일한 층에 위치된다.
선택적으로, 서브픽셀들 중 적어도 하나는 박막 트랜지스터를 포함하고;
박막 트랜지스터는 베이스 기판 상에 위치되는 활성층, 베이스 기판으로부터 떨어진 활성층의 측면에 위치되는 게이트, 및 베이스 기판으로부터 떨어진 게이트의 측면에 위치되는 소스 및 드레인을 포함하고;
제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 제3 네거티브 전력 액세스 단부, 및 제4 네거티브 전력 액세스 단부는 모두 소스 또는 드레인과 동일한 층에 위치된다.
선택적으로, 네거티브 전력 보조선은 네거티브 전력 보조선의 제1 서브층과 네거티브 전력 보조선의 제2 서브층을 포함하고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속되고;
제2 네거티브 전력 액세스 단부, 제4 네거티브 전력 액세스 단부, 및 네거티브 전력 보조선의 제1 서브층은 일체형 구조이다.
선택적으로, 어레이 기판은:
제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제4 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 제3 네거티브 전력 액세스 단부, 및 제4 네거티브 전력 액세스 단부의, 상기 디스플레이 영역으로부터 떨어진, 측면들에 위치되는, 회로 보드를 추가로 포함하고, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제4 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 제3 네거티브 전력 액세스 단부, 및 제4 네거티브 전력 액세스 단부는 각각 그리고 전기적으로 회로 보드에 접속된다.
선택적으로, 보조 전극은 베이스 기판으로부터 떨어진 네거티브 전력선의 측면에 위치되고, 보조 전극은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력 보조선에 전기적으로 접속된다.
선택적으로, 발광 소자는 유기 발광 다이오드(OLED)이고, 제1 전극은 애노드로서 기능하고, 제2 전극은 캐소드로서 기능한다.
다른 양태에서, 본 개시내용은 전술한 양태에서의 임의의 어레이 기판을 포함하는 디스플레이 디바이스를 제공한다.
본 개시내용의 실시예들의 기술적 해결책들을 더 명확하게 예시하기 위해서, 이러한 실시예들을 기술하기 위한 첨부 도면들이 다음에 간단하게 소개된다. 분명히, 이하의 설명의 첨부 도면들은 본 개시내용의 일부 실시예들에 관한 것일 뿐이며, 본 기술분야에 통상의 기술을 가진 자들은 창의적 노력 없이도 첨부 도면들로부터 다른 도면들을 도출할 수 있다.
도 1은 본 개시내용의 실시예에 의해 제공되는 어레이 기판의 정면도이고;
도 2는 본 개시내용의 실시예에 의해 제공되는 다른 어레이 기판의 정면도이고;
도 3은 본 개시내용의 실시예에 의해 제공되는 또 다른 어레이 기판의 정면도이고;
도 4는 본 개시내용의 실시예에 의해 제공되는 또 다른 어레이 기판의 정면도이고;
도 5는 도 1 내지 도 4 중 임의의 것에 도시된 어레이 기판의 a-a 부분, b-b 부분, c-c 부분 및 e-e 부분에 대한 단면도들이고;
도 6은 도 1에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도이고;
도 7은 도 2에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도이고;
도 8은 도 3에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도이고;
도 9는 도 4에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도이고;
도 10은 도 3 또는 도 4에 도시된 어레이 기판의 a-a 부분 및 g-g 부분에 대한 단면도이다.
본 개시내용의 원리들, 기술적 해결책들, 및 이점들을 더 명확하게 하기 위해, 본 개시내용의 구현 방식들이 첨부 도면들을 참조하여 아래에 상세히 설명된다.
본 개시내용의 실시예는 어레이 기판을 제공한다. 어레이 기판에서, 포지티브 전압 신호를 서브픽셀에 송신하기 위한 신호 송신 라인 및 네거티브 전압 신호를 서브픽셀에 송신하기 위한 신호 송신 라인 둘 다는 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들이 밝기가 쉽게 불균일하게 된다는 상태를 개선하고, 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다. 본 개시내용의 상세한 해결책들은 다음과 같다.
본 개시내용의 실시예에서, 어레이 기판은:
디스플레이 영역 및 디스플레이 영역을 둘러싸는 주변 영역을 포함하는 베이스 기판- 디스플레이 영역은 제1 경계, 제2 경계, 제3 경계 및 제4 경계를 포함함 -;
디스플레이 영역에 위치되는 복수의 서브픽셀- 서브픽셀들 중 적어도 하나는 발광 소자를 포함하고, 발광 소자는 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함함 -;
디스플레이 영역에 위치되고 제1 전극에 전기적으로 접속되는 복수의 포지티브 전력선;
주변 영역에 위치되고 제1 경계를 따라 배열되는 포지티브 전력 버스- 포지티브 전력 버스는 복수의 포지티브 전력선에 전기적으로 접속됨 -;
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부 및 제3 포지티브 전력 액세스 단부- 제2 포지티브 전력 액세스 단부는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부는 포지티브 전력 버스에 각각 그리고 전기적으로 접속됨 -;
주변 영역에 위치되고 제2 경계, 제3 경계 및 제4 경계를 둘러싸는 네거티브 전력선;
주변 영역에 위치되고 제1 경계, 제2 경계, 제3 경계, 및 제4 경계를 둘러싸는 보조 전극- 보조 전극은 네거티브 전력선 및 제2 전극에 각각 그리고 전기적으로 접속됨 -;
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부- 제1 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부로부터 떨어진 제1 포지티브 전력 액세스 단부의 측면에 위치되고, 제2 네거티브 전력 액세스 단부는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 제3 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부로부터 떨어진 제3 포지티브 전력 액세스 단부의 측면에 위치되고, 제1 네거티브 전력 액세스 단부와 제3 네거티브 전력 액세스 단부는 네거티브 전력선에 각각 그리고 전기적으로 접속됨 -; 및
주변 영역에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 포지티브 전력 버스와 제2 네거티브 전력 액세스 단부 사이에 위치되는 네거티브 전력 보조선- 네거티브 전력 보조선은 제2 네거티브 전력 액세스 단부 및 보조 전극에 각각 그리고 전기적으로 접속됨 -을 포함한다.
선택적으로, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고; 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부는 네거티브 전력선, 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예시적으로, 도 1 내지 도 4를 참조하면, 도 1 내지 도 4는 본 개시내용의 실시예에 의해 제공되는 4개의 어레이 기판의 정면도들을 도시한다. 도 1 내지 도 4를 참조하면, 어레이 기판은:
디스플레이 영역 B1 및 디스플레이 영역 B1을 둘러싸는 주변 영역 B2를 포함하는 베이스 기판(10)- 디스플레이 영역 B1은 제1 경계(도 1 내지 도 4에 표시되지 않음), 제2 경계(도 1 내지 도 4에 표시되지 않음), 제3 경계(도 1 내지 도 4에 표시되지 않음), 및 제4 경계(도 1 내지 도 4에 표시되지 않음)를 포함하고; 본 개시내용의 실시예는 설명을 위한 예로서 주변 영역 B2이 디스플레이 영역 B1의 주변을 둘러싸는 것을 취함 -;
디스플레이 영역 B1에 위치되는 복수의 서브픽셀(11)- 서브픽셀들(11) 중 적어도 하나는 발광 소자(도 1 내지 도 4에 표시되지 않음)를 포함하고, 발광 소자는 순차적으로 적층된 제1 전극(도 1 내지 도 4에 표시되지 않음), 발광층(도 1 내지 도 4에 표시되지 않음), 및 제2 전극(도 1 내지 도 4에 표시되지 않음)을 포함하고; 복수의 서브픽셀(11)은 디스플레이 기능을 구현하기 위해 광을 방출할 수 있음 -;
디스플레이 영역 B1에 위치되고 발광 소자의 제1 전극에 전기적으로 접속되는 복수의 포지티브 전력선(12);
주변 영역 B2에 위치되고 디스플레이 영역 B1의 제1 경계를 따라 배열되는 포지티브 전력 버스(13)- 포지티브 전력 버스(13)는 복수의 포지티브 전력선(12)에 전기적으로 접속됨 -;
디스플레이 영역 B1으로부터 떨어진 포지티브 전력 버스(13)의 측면에 위치되는 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)- 제2 포지티브 전력 액세스 단부(15)는 제1 포지티브 전력 액세스 단부(14)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)는 각각 그리고 전기적으로 포지티브 전력 버스(13)에 접속됨 -;
주변 영역 B2에 위치되고 디스플레이 영역 B1의 제2 경계, 제3 경계, 및 제4 경계를 둘러싸는 네거티브 전력선(17);
주변 영역 B2에 위치되고 디스플레이 영역 B1의 제1 경계, 제2 경계, 제3 경계, 및 제4 경계를 둘러싸는 보조 전극(18)- 보조 전극(18)은 발광 소자의 제2 전극 및 네거티브 전력선(17)에 각각 그리고 전기적으로 접속됨 -;
디스플레이 영역 B1으로부터 떨어진 포지티브 전력 버스(13)의 측면에 위치되는 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21) -제1 네거티브 전력 액세스 단부(19)는 제2 포지티브 전력 액세스 단부(15)로부터 떨어진 제1 포지티브 전력 액세스 단부(14)의 측면에 위치되고, 제2 네거티브 전력 액세스 단부(20)는 제1 포지티브 전력 액세스 단부(14)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고, 제3 네거티브 전력 액세스 단부(21)는 제2 포지티브 전력 액세스 단부(15)로부터 떨어진 제3 포지티브 전력 액세스 단부(16)의 측면에 위치되고, 제1 네거티브 전력 액세스 단부(19) 및 제3 네거티브 전력 액세스 단부(21)는 각각 그리고 전기적으로 네거티브 전력선(17)에 접속되고; 본 개시내용의 실시예는 설명을 위한 예로서 제2 네거티브 전력 액세스 단부(20)가 제2 포지티브 전력 액세스 단부(15)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되는 것을 취함 -; 및
주변 영역 B2에 위치되고, 제1 포지티브 전력 액세스 단부(14)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고, 포지티브 전력 버스(13)와 제2 네거티브 전력 액세스 단부(20) 사이에 위치되는 네거티브 전력 보조선(22)- 네거티브 전력 보조선(22)은 제2 네거티브 전력 액세스 단부(20) 및 보조 전극(18)에 각각 그리고 전기적으로 접속됨 -을 포함한다.
선택적으로, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)는 포지티브 전력 버스(13), 포지티브 전력선(12), 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고; 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)는 네거티브 전력선(17), 네거티브 전력 보조선(22), 보조 전극(18), 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예를 들어, 도 1 내지 도 4에 도시된 바와 같이, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)에서, 각각의 포지티브 전력 액세스 단부는 포지티브 전력 버스(13), 포지티브 전력선(12), 및 포지티브 전력선(12)에 전기적으로 접속되는 제1 전극을 통해, 포지티브 전압 신호를 제1 전극이 위치되는 발광 소자에 송신하는데 사용된다. 각각의 포지티브 전력 액세스 단부 상의 포지티브 전압 신호는 포지티브 전력 버스(13)를 통해 포지티브 전력 액세스 단부에 근접한 포지티브 전력선(12)에 송신될 수 있고, 이에 의해 포지티브 전력선(12)에 전기적으로 접속된 발광 소자에 송신될 수 있다. 예를 들어, 제1 포지티브 전력 액세스 단부(14) 및 제3 포지티브 전력 액세스 단부(16) 상의 포지티브 전압 신호들은 포지티브 전력 버스(13)를 통해, 좌측 및 우측(도 1 내지 도 4에 도시된 배치 위치의 좌측 및 우측) 상의 포지티브 전력선들(12)에 전기적으로 접속된 발광 소자들에 송신될 수 있고, 제2 포지티브 전력 액세스 단부(15) 상의 포지티브 전압 신호는 포지티브 전력 버스(13)를 통해, 중앙 영역(도 1 내지 도 4에 도시된 배치 영역의 중앙 영역)에서 포지티브 전력선(12)에 전기적으로 접속된 발광 소자에 송신될 수 있다. 이러한 방식으로, 포지티브 전력 액세스 단부로부터 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로는 짧고, 포지티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인은 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)는 어레이 기판 내의 모든 서브픽셀들의 발광 소자들에 포지티브 전압 신호를 동시에 송신하고, 제1 포지티브 전력 액세스 단부(14) 및 제3 포지티브 전력 액세스 단부(16)로부터 좌측 및 우측 상의 발광 소자들로 송신되는 포지티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록 제1 포지티브 전력 액세스 단부(14) 및 제3 포지티브 전력 액세스 단부(16)만이 좌측 및 우측 상의 발광 소자들에 근접하고, 제2 포지티브 전력 액세스 단부(15)로부터 중앙 영역 내의 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록 제2 포지티브 전력 액세스 단부(15)가 중앙 영역 내의 발광 소자에 근접한다는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
예를 들어, 도 1 내지 도 4에 도시된 바와 같이, 제1 네거티브 전력 액세스 단부(19) 및 제3 네거티브 전력 액세스 단부(21)의 각각의 네거티브 전력 액세스 단부는 네거티브 전력선(17), 보조 전극(18), 및 제2 전극을 통해 발광 소자에 네거티브 전압 신호를 송신하는데 사용되고, 제2 네거티브 전력 액세스 단부(20)는 네거티브 전력 보조선(22), 보조 전극(18), 및 제2 전극을 통해 발광 소자에 네거티브 전압 신호를 송신하는데 사용된다. 제1 네거티브 전력 액세스 단부(19) 및 제3 네거티브 전력 액세스 단부(21) 상의 네거티브 전압 신호들은, 네거티브 전력선(17) 및 보조 전극(18)을 통해, 좌측 및 우측(도 1 내지 도 4에 도시된 배치 위치의 좌측 및 우측) 상의 발광 소자들에 송신될 수 있고, 제2 네거티브 전력 액세스 단부(20) 상의 네거티브 전압 신호는, 네거티브 전력 보조선(22) 및 보조 전극(18)을 통해, 중앙 영역(도 1 내지 도 4에 도시된 배치 위치의 중앙 영역) 내의 발광 소자에 송신될 수 있다. 따라서, 네거티브 전력 액세스 단부로부터 발광 소자로 송신되는 네거티브 전압 신호가 통과하는 경로는 짧고, 네거티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인은 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)는 어레이 기판 내의 모든 서브픽셀의 발광 소자들에 네거티브 전압 신호를 동시에 송신하고, 제1 네거티브 전력 액세스 단부(19) 및 제3 네거티브 전력 액세스 단부(21)로부터 좌측 및 우측 상의 발광 소자들에 송신되는 네거티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록 제1 네거티브 전력 액세스 단부(19) 및 제3 네거티브 전력 액세스 단부(21)만이 좌측 및 우측 상의 발광 소자들에 근접하고, 제2 네거티브 전력 액세스 단부(20)로부터 중앙 영역 내의 발광 소자에 송신되는 포지티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록 제2 네거티브 전력 액세스 단부(20)가 중앙 영역 내의 발광 소자에 근접한다는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
요약하면, 본 개시내용의 실시예에 의해 제공되는 어레이 기판에 따르면, 어레이 기판은 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부를 포함하고, 제2 포지티브 전력 액세스 단부 및 제2 네거티브 전력 액세스 단부 양자 모두는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 각각의 포지티브 전력 액세스 단부는 포지티브 전력 버스 및 포지티브 전력선을 통해 그 근위 서브픽셀의 발광 소자에 포지티브 전압 신호를 송신할 수 있고, 각각의 네거티브 전력 액세스 단부는 네거티브 전력선, 네거티브 전력 보조선, 및 보조 전극을 통해 그 근위 서브픽셀의 발광 소자에 네거티브 전압 신호를 송신할 수 있고; 따라서, 포지티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 및 네거티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 둘 다는 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
선택적으로, 본 개시내용의 실시예에서, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 포지티브 전력 액세스 단부를 추가로 포함하고, 제4 포지티브 전력 액세스 단부는 포지티브 전력 버스에 전기적으로 접속되고;
제4 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예시적으로, 도 2에 도시된 바와 같이, 도 1에 기초하여, 어레이 기판은:
디스플레이 영역 B1으로부터 떨어진 포지티브 전력 버스(13)의 측면에 위치되고 제1 포지티브 전력 액세스 단부(14)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되는 제4 포지티브 전력 액세스 단부(23)를 추가로 포함하고; 제4 포지티브 전력 액세스 단부(23)는 포지티브 전력 버스(13)에 전기적으로 접속되고; 제4 포지티브 전력 액세스 단부(23)는 포지티브 전력 버스(13), 포지티브 전력선(12), 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예를 들어, 도 2에 도시된 바와 같이, 제4 포지티브 전력 액세스 단부(23)는 제2 네거티브 전력 액세스 단부(20)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고, 제4 포지티브 전력 액세스 단부(23)는 제2 포지티브 전력 액세스 단부(15)에 대칭일 수 있다. 제4 포지티브 전력 액세스 단부(23) 및 제2 포지티브 전력 액세스 단부(15) 상의 포지티브 전압 신호들은 포지티브 전력 버스(13)를 통해, 중앙 영역(도 2에 도시된 배치 위치의 중앙 영역) 내의 포지티브 전력선(12)에 전기적으로 접속된 발광 소자에 송신될 수 있다. 따라서, 포지티브 전력 액세스 단부로부터 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로는 짧고, 포지티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인은 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16) 및 제4 포지티브 전력 액세스 단부(23)는 어레이 기판 내의 모든 서브픽셀의 발광 소자들에 포지티브 전압 신호를 동시에 송신하고, 제2 포지티브 전력 액세스 단부(15) 및 제4 포지티브 전력 액세스 단부(23)로부터 중앙 영역 내의 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로가 짧고, 임피던스가 작도록, 제2 포지티브 전력 액세스 단부(15) 및 제4 포지티브 전력 액세스 단부(23)만이 중앙 영역 내의 발광 소자에 근접한다는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
선택적으로, 본 개시내용의 실시예에서, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되고, 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선에 전기적으로 접속되고;
제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예시적으로, 도 3에 도시된 바와 같이, 도 1에 기초하여, 어레이 기판은:
디스플레이 영역 B1으로부터 떨어진 포지티브 전력 버스(13)의 측면에 위치되고 제1 포지티브 전력 액세스 단부(14)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되는 제4 네거티브 전력 액세스 단부(24)를 추가로 포함하고; 제4 네거티브 전력 액세스 단부(24)는 네거티브 전력 보조선(22)에 전기적으로 접속되고; 제4 네거티브 전력 액세스 단부(24)는 네거티브 전력 보조선(22), 보조 전극(18), 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예를 들어, 도 3에 도시된 바와 같이, 제4 네거티브 전력 액세스 단부(24)는 제2 네거티브 전력 액세스 단부(20)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고, 제4 네거티브 전력 액세스 단부(24)는 제2 네거티브 전력 액세스 단부(20)에 대칭일 수 있다. 제4 네거티브 전력 액세스 단부(24) 및 제2 네거티브 전력 액세스 단부(20) 상의 네거티브 전압 신호들은, 네거티브 전력 보조선(22) 및 보조 전극(18)을 통해, 중앙 영역(도 3에 도시된 배치 위치의 중앙 영역) 내의 발광 소자에 송신될 수 있다. 따라서, 네거티브 전력 액세스 단부로부터 발광 소자로 송신되는 네거티브 전압 신호가 통과하는 경로는 짧고, 네거티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인은 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 어레이 기판 내의 모든 서브픽셀의 발광 소자들에 네거티브 전압 신호를 동시에 송신하고, 제2 네거티브 전력 액세스 단부(20) 및 제4 네거티브 전력 액세스 단부(24)로부터 중앙 영역 내의 발광 소자로 송신되는 네거티브 전압 신호가 통과하는 경로가 짧고, 임피던스가 작도록 제2 네거티브 전력 액세스 단부(20) 및 제4 네거티브 전력 액세스 단부(24)만이 중앙 영역 내의 발광 소자에 근접한다는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
선택적으로, 본 개시내용의 실시예에서, 제2 네거티브 전력 액세스 단부는 제2 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 어레이 기판은:
디스플레이 영역으로부터 떨어진 포지티브 전력 버스의 측면에 위치되는, 제4 포지티브 전력 액세스 단부 및 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 제4 포지티브 전력 액세스 단부는 제2 네거티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고 포지티브 전력 버스에 전기적으로 접속되고, 제4 네거티브 전력 액세스 단부는 제2 네거티브 전력 액세스 단부와 제4 포지티브 전력 액세스 단부 사이에 위치되고 네거티브 전력 보조선에 전기적으로 접속되고;
제4 포지티브 전력 액세스 단부는 포지티브 전력 버스, 포지티브 전력선들, 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고, 제4 네거티브 전력 액세스 단부는 네거티브 전력 보조선, 보조 전극, 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예시적으로, 도 4에 도시된 바와 같이, 도 1에 기초하여, 어레이 기판은:
디스플레이 영역 B1으로부터 떨어진 포지티브 전력 버스(13)의 측면에 위치되는, 제4 포지티브 전력 액세스 단부(23) 및 제4 네거티브 전력 액세스 단부(24)를 추가로 포함하고, 제4 포지티브 전력 액세스 단부(23)는 제2 네거티브 전력 액세스 단부(20)와 제3 포지티브 전력 액세스 단부(16) 사이에 위치되고 포지티브 전력 버스(13)에 전기적으로 접속되고, 제4 네거티브 전력 액세스 단부(24)는 제2 네거티브 전력 액세스 단부(20)와 제4 포지티브 전력 액세스 단부(23) 사이에 위치되고 네거티브 전력 보조선(22)에 전기적으로 접속되고; 제4 포지티브 전력 액세스 단부(23)는 포지티브 전력 버스(13), 포지티브 전력선(12), 및 제1 전극을 통해 포지티브 전압 신호를 발광 소자에 송신하는데 사용되고, 제4 네거티브 전력 액세스 단부(24)는 네거티브 전력 보조선(22), 보조 전극(18), 및 제2 전극을 통해 네거티브 전압 신호를 발광 소자에 송신하는데 사용된다.
예를 들어, 도 4에 도시된 바와 같이, 제4 포지티브 전력 액세스 단부(23)는 제2 포지티브 전력 액세스 단부(15)에 대칭일 수 있고, 제4 네거티브 전력 액세스 단부(24)는 제2 네거티브 전력 액세스 단부(20)에 대칭일 수 있다. 제4 포지티브 전력 액세스 단부(23) 및 제2 포지티브 전력 액세스 단부(15) 상의 포지티브 전압 신호들은 포지티브 전력 버스(13) 및 포지티브 전력선(12)을 통해 중앙 영역(도 4에 도시된 배치 위치의 중앙 영역) 내의 발광 소자들에 송신될 수 있고, 제4 네거티브 전력 액세스 단부(24) 및 제2 네거티브 전력 액세스 단부(20) 상의 네거티브 전압 신호들은 네거티브 전력 보조선(22) 및 보조 전극(18)을 통해 중앙 영역(도 4에 도시된 배치 위치의 중앙 영역) 내의 발광 소자에 송신될 수 있다. 이러한 방식으로, 포지티브 전력 액세스 단부로부터 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로는 짧고, 네거티브 전력 액세스 단부로부터 발광 소자로 송신되는 네거티브 전압 신호가 통과하는 경로는 짧다. 따라서, 포지티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 및 네거티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 둘 다는 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 및 제4 포지티브 전력 액세스 단부(23)는 어레이 기판 내의 모든 서브픽셀의 발광 소자들에 포지티브 전압 신호를 동시에 송신하고, 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 어레이 기판 내의 모든 서브픽셀의 발광 소자들에 네거티브 전압 신호를 동시에 송신하고, 제2 포지티브 전력 액세스 단부(15) 및 제4 포지티브 전력 액세스 단부(23)로부터 중앙 영역 내의 발광 소자로 송신되는 포지티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록, 제2 포지티브 전력 액세스 단부(15) 및 제4 포지티브 전력 액세스 단부(23)만이 중앙 영역 내의 발광 소자에 근접하고, 제2 네거티브 전력 액세스 단부(20) 및 제4 네거티브 전력 액세스 단부(24)로부터 중앙 영역 내의 발광 소자로 송신되는 네거티브 전압 신호가 통과하는 경로가 짧고 임피던스가 작도록, 제2 네거티브 전력 액세스 단부(20) 및 제4 네거티브 전력 액세스 단부(24)가 중앙 영역 내의 발광 소자에 근접한다는 것이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
선택적으로, 본 개시내용의 실시예에서, 발광 소자는 OLED이고, 제1 전극은 애노드로서 기능하고, 제2 전극은 캐소드로서 기능한다.
선택적으로, 본 개시내용의 실시예에서, 서브픽셀들 중 적어도 하나는 박막 트랜지스터와 접속 전극을 포함하고; 박막 트랜지스터는 베이스 기판 상에 위치되는 활성층, 베이스 기판으로부터 떨어진 활성층의 측면에 위치되는 게이트, 및 베이스 기판으로부터 떨어진 게이트의 측면에 위치되는 소스 및 드레인을 포함한다.
선택적으로, 포지티브 전력 버스는 포지티브 전력 버스의 제1 서브층과 포지티브 전력 버스의 제2 서브층을 포함하고, 포지티브 전력 버스의 제1 서브층은 포지티브 전력 버스의 제2 서브층에 전기적으로 접속되고;
포지티브 전력 버스의 제1 서브층과 소스 또는 드레인은 동일한 층에 위치되고, 포지티브 전력 버스의 제2 서브층과 접속 전극은 동일한 층에 위치된다.
선택적으로, 포지티브 전력 버스의 제1 서브층은 포지티브 전력 버스 비아 홀을 통해 포지티브 전력 버스의 제2 서브층에 전기적으로 접속된다.
선택적으로, 네거티브 전력선은 네거티브 전력선의 제1 서브층과 네거티브 전력선의 제2 서브층을 포함하고, 네거티브 전력선의 제1 서브층은 네거티브 전력선의 제2 서브층에 전기적으로 접속되고;
네거티브 전력 보조선은 네거티브 전력 보조선의 제1 서브층과 네거티브 전력 보조선의 제2 서브층을 포함하고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속되고;
네거티브 전력선의 제1 서브층과 네거티브 전력 보조선의 제1 서브층은 둘 다 소스 또는 드레인과 동일한 층에 위치되고, 네거티브 전력선의 제2 서브층과 네거티브 전력 보조선의 제2 서브층은 둘 다 접속 전극과 동일한 층에 위치된다.
선택적으로, 네거티브 전력선의 제1 서브층은 네거티브 전력선 비아 홀을 통해 네거티브 전력선의 제2 서브층에 전기적으로 접속되고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선 비아 홀을 통해 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속된다.
예시적으로, 도 5를 참조하면, 도 1 내지 도 4 중 임의의 것에 도시된 어레이 기판의 a-a 부분, b-b 부분, c-c 부분, 및 e-e 부분에 대한 단면도들이 도시된다. 도 5를 참조하면, 서브픽셀들(11) 중 적어도 하나는 박막 트랜지스터(110)와 접속 전극(111)을 포함하고; 박막 트랜지스터(110)는 베이스 기판(10) 상에 위치되는 활성층(1101), 베이스 기판(10)으로부터 떨어진 활성층(1101)의 측면에 위치되는 게이트(1102), 및 베이스 기판(10)으로부터 떨어진 게이트(1102)의 측면에 위치되는 소스(1103) 및 드레인(1104)을 포함한다. 소스(1103) 및 드레인(1104)은 동일한 층에 위치될 수 있다.
포지티브 전력 버스(13)는 포지티브 전력 버스(131)의 제1 서브층과 포지티브 전력 버스(132)의 제2 서브층을 포함하고; 포지티브 전력 버스(131)의 제1 서브층은 포지티브 전력 버스 비아 홀(도 5에 표시되지 않음)을 통해 포지티브 전력 버스(132)의 제2 서브층에 전기적으로 접속되고; 포지티브 전력 버스(131)의 제1 서브층과 소스(1103) 또는 드레인(1104)은 동일한 층에 위치되고; 포지티브 전력 버스(132)의 제2 서브층과 접속 전극(111)은 동일한 층에 위치된다. 복수의 포지티브 전력 버스 비아 홀들이 제공되고; 포지티브 전력 버스(131)의 제1 서브층은 접속의 신뢰성을 보장하기 위해 복수의 포지티브 전력 버스 비아 홀들을 통해 포지티브 전력 버스(132)의 제2 서브층에 전기적으로 접속된다.
네거티브 전력선(17)은 네거티브 전력선(171)의 제1 서브층과 네거티브 전력선(172)의 제2 서브층을 포함하고, 네거티브 전력선(171)의 제1 서브층은 네거티브 전력선 비아 홀(도 5에 표시되지 않음)을 통해 네거티브 전력선(172)의 제2 서브층에 전기적으로 접속되고; 네거티브 전력 보조선(22)은 네거티브 전력 보조선(221)의 제1 서브층과 네거티브 전력 보조선(222)의 제2 서브층을 포함하고, 네거티브 전력 보조선(221)의 제1 서브층은 네거티브 전력 보조선 비아 홀을 통해 네거티브 전력 보조선(222)의 제2 서브층에 전기적으로 접속되고; 네거티브 전력선(171)의 제1 서브층과 네거티브 전력 보조선(221)의 제1 서브층은 둘 다 소스(1103) 또는 드레인(1104)과 동일한 층에 위치되고, 네거티브 전력선(172)의 제2 서브층과 네거티브 전력 보조선(222)의 제2 서브층은 둘 다 접속 전극(111)과 동일한 층에 위치된다. 복수의 네거티브 전력선 비아 홀 및 복수의 네거티브 전력 보조선 비아 홀이 제공되고; 네거티브 전력선(171)의 제1 서브층은 접속의 신뢰성을 보장하기 위해 복수의 네거티브 전력선 비아 홀을 통해 네거티브 전력선(172)의 제2 서브층에 전기적으로 접속되고; 네거티브 전력 보조선(221)의 제1 서브층은 접속의 신뢰성을 보장하기 위해 복수의 네거티브 전력 보조선 비아 홀을 통해 네거티브 전력 보조선(222)의 제2 서브층에 전기적으로 접속된다.
선택적으로, 본 개시내용의 실시예에서, 보조 전극은 베이스 기판으로부터 떨어진 네거티브 전력선의 측면에 위치되고, 보조 전극은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력 보조선에 전기적으로 접속된다.
예시적으로, 도 5에 도시된 바와 같이, 보조 전극(18)은 베이스 기판(10)으로부터 떨어진 네거티브 전력선(17)의 측면에 위치되고, 보조 전극(18)은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력 보조선(22)에 전기적으로 접속된다. 예를 들어, 보조 전극(18)은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력 보조선(222)의 제2 서브층에 전기적으로 접속된다. 복수의 네거티브 전력 보조 비아 홀이 제공될 수 있다. 보조 전극(18)은 접속의 신뢰성을 보장하기 위해 복수의 네거티브 전력 보조 비아 홀을 통해 네거티브 전력 보조선(222)의 제2 서브층에 전기적으로 접속된다.
선택적으로, 본 개시내용의 실시예에서, 보조 전극은 베이스 기판으로부터 떨어진 네거티브 전력선의 측면에 위치되고, 보조 전극은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력선에 전기적으로 접속된다.
예시적으로, 도 5에 도시된 바와 같이, 보조 전극(18)은 베이스 기판(10)으로부터 떨어진 네거티브 전력선(17)의 측면에 위치되고, 보조 전극(18)은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력선(17)에 전기적으로 접속된다. 예를 들어, 보조 전극(18)은 네거티브 전력 보조 비아 홀을 통해 네거티브 전력선(172)의 제2 서브층에 전기적으로 접속된다. 복수의 네거티브 전력 보조 비아 홀이 제공될 수 있다. 보조 전극(18)은 접속의 신뢰성을 보장하기 위해 복수의 네거티브 전력 보조 비아 홀을 통해 네거티브 전력선(172)의 제2 서브층에 전기적으로 접속된다.
보조 전극(18)을 네거티브 전력 보조선(222)의 제2 서브층에 접속하기 위한 네거티브 전력 보조 비아 홀은 보조 전극(18)과 네거티브 전력 보조선(222)의 제2 서브층 사이의 절연층 상에 위치된 비아 홀이고, 보조 전극(18)을 네거티브 전력선(172)의 제2 서브층에 접속하기 위한 네거티브 전력 보조 비아 홀은 보조 전극(18)과 네거티브 전력선(172)의 제2 서브층 사이의 절연층 상에 위치된 비아 홀이고, 보조 전극(18)을 네거티브 전력 보조선(222)의 제2 서브층에 접속하기 위한 네거티브 전력 보조 비아 홀 및 보조 전극(18)을 네거티브 전력선(172)의 제2 서브층에 접속하기 위한 네거티브 전력 보조 비아 홀은 상이한 비아 홀들이라는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다.
선택적으로, 본 개시내용의 실시예에서, 서브픽셀들 중 적어도 하나는 박막 트랜지스터를 포함하고; 박막 트랜지스터는 베이스 기판 상에 위치되는 활성층, 베이스 기판으로부터 떨어진 활성층의 측면에 위치되는 게이트, 및 베이스 기판으로부터 떨어진 게이트의 측면에 위치되는 소스 및 드레인을 포함하고; 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부는 소스 또는 드레인과 동일한 층에 위치되고; 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부는 소스 또는 드레인과 동일한 층에 위치된다.
예시적으로, 도 6을 참조하면, 도 1에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도들이 도시되어 있다. 도 6을 참조하면, 서브픽셀들(11) 중 적어도 하나는 박막 트랜지스터(110)를 포함하고; 박막 트랜지스터(110)는 베이스 기판(10) 상에 위치되는 활성층(1101), 베이스 기판(10)으로부터 떨어진 활성층(1101)의 측면에 위치되는 게이트(1102), 및 베이스 기판(10)으로부터 떨어진 게이트(1102)의 측면에 위치되는 소스(1103) 및 드레인(1104)을 포함하고; 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치되고; 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치된다.
선택적으로, 본 개시내용의 실시예에서, 어레이 기판이 제4 포지티브 전력 액세스 단부 및/또는 제4 네거티브 전력 액세스 단부를 추가로 포함할 때, 제4 포지티브 전력 액세스 단부 및/또는 제4 네거티브 전력 액세스 단부는 소스 또는 드레인과 동일한 층에 위치된다.
예시적으로, 도 7을 참조하면, 도 2에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도들이 도시되어 있다. 도 7을 참조하면, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 및 제4 포지티브 전력 액세스 단부(23)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치되고; 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치된다.
예시적으로, 도 8을 참조하면, 도 3에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도들이 도시되어 있다. 도 8을 참조하면, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치되고; 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치된다.
예시적으로, 도 9를 참조하면, 도 4에 도시된 어레이 기판의 a-a 부분 및 f-f 부분에 대한 단면도들이 도시되어 있다. 도 9를 참조하면, 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 및 제4 포지티브 전력 액세스 단부(23)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치되고; 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 소스(1103) 또는 드레인(1104)과 동일한 층에 위치된다.
선택적으로, 본 개시내용의 실시예에서, 네거티브 전력 보조선은 네거티브 전력 보조선의 제1 서브층과 네거티브 전력 보조선의 제2 서브층을 포함하고, 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속되고; 제2 네거티브 전력 액세스 단부, 제4 네거티브 전력 액세스 단부, 및 네거티브 전력 보조선의 제1 서브층은 일체형 구조이다.
예시적으로, 도 10을 참조하면, 도 3 또는 도 4에 도시된 어레이 기판의 a-a 부분 및 g-g 부분에 대한 단면도들이 도시되어 있다. 도 10을 참조하면, 네거티브 전력 보조선(22)은 네거티브 전력 보조선(221)의 제1 서브층과 네거티브 전력 보조선(222)의 제2 서브층을 포함하고, 네거티브 전력 보조선(221)의 제1 서브층은 네거티브 전력 보조선 비아 홀(도 10에 표시되지 않음)을 통해 네거티브 전력 보조선(222)의 제2 서브층에 전기적으로 접속되고; 제2 네거티브 전력 액세스 단부(20), 제4 네거티브 전력 액세스 단부(24), 및 네거티브 전력 보조선(221)의 제1 서브층은 일체형 구조이다.
도 10은 어레이 기판이 설명을 위한 예로서 제2 네거티브 전력 액세스 단부(20)와 제4 네거티브 전력 액세스 단부(24)를 동시에 포함하는 것을 취한다는 점에 유의해야 한다. 어레이 기판이 제2 네거티브 전력 액세스 단부(20) 또는 제4 네거티브 전력 액세스 단부(24)만을 포함할 때, 제2 네거티브 전력 액세스 단부(20) 또는 제4 네거티브 전력 액세스 단부(24) 및 네거티브 전력 보조선(221)의 제1 서브층은 일체형 구조이다. 예를 들어, 어레이 기판이 제4 네거티브 전력 액세스 단부(24)가 아니라 제2 네거티브 전력 액세스 단부(20)를 포함할 때, 제2 네거티브 전력 액세스 단부(20) 및 네거티브 전력 보조선(221)의 제1 서브층은 일체형 구조이고; 어레이 기판이 제2 네거티브 전력 액세스 단부(20)가 아니라 제4 네거티브 전력 액세스 단부(24)를 포함할 때, 제4 네거티브 전력 액세스 단부(24) 및 네거티브 전력 보조선(221)의 제1 서브층은 일체형 구조이다.
선택적으로, 본 개시내용의 실시예에서, 어레이 기판은, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제4 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 제3 네거티브 전력 액세스 단부, 및 제4 네거티브 전력 액세스 단부의, 디스플레이 영역으로부터 떨어진, 측면들에 위치되는, 회로 보드를 추가로 포함하고, 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제4 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 제3 네거티브 전력 액세스 단부, 및 제4 네거티브 전력 액세스 단부는 회로 보드에 각각 그리고 전기적으로 접속된다.
예시적으로, 도 1에 도시된 바와 같이, 어레이 기판은 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)의, 디스플레이 영역 B1으로부터 떨어진, 측면들에 위치되는, 회로 보드(25)를 추가로 포함하고; 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)는 회로 보드(25)에 각각 그리고 전기적으로 접속된다.
예시적으로, 도 2에 도시된 바와 같이, 어레이 기판은 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제4 포지티브 전력 액세스 단부(23), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)의, 디스플레이 영역 B1으로부터 떨어진, 측면들에 위치되는, 회로 보드(25)를 추가로 포함하고; 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제4 포지티브 전력 액세스 단부(23), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 및 제3 네거티브 전력 액세스 단부(21)는 회로 보드(25)에 각각 그리고 전기적으로 접속된다.
예시적으로, 도 3에 도시된 바와 같이, 어레이 기판은 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)의, 디스플레이 영역 B1으로부터 떨어진, 측면들에 위치되는, 회로 보드(25)를 추가로 포함하고; 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 회로 보드(25)에 각각 그리고 전기적으로 접속된다.
예시적으로, 도 4에 도시된 바와 같이, 어레이 기판은 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제4 포지티브 전력 액세스 단부(23), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)의, 디스플레이 영역 B1으로부터 떨어진, 측면들에 위치되는, 회로 보드(25)를 추가로 포함하고; 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 제3 포지티브 전력 액세스 단부(16), 제4 포지티브 전력 액세스 단부(23), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 및 제4 네거티브 전력 액세스 단부(24)는 회로 보드(25)에 각각 그리고 전기적으로 접속된다.
본 개시내용의 실시예에서의 회로 보드(25)는 FPC(Flexible Printed Circuit)일 수 있다는 점에 유의해야 한다.
예시적으로, 도 5 내지 도 10에 도시한 바와 같이, 서브픽셀들(11) 중 적어도 하나는 박막 트랜지스터(110), 접속 전극(111), 발광 소자(112), 및 스토리지 커패시터(113)를 포함한다. 박막 트랜지스터(110)는 베이스 기판(10) 상에 위치된 활성층(1101), 베이스 기판(10)으로부터 떨어진 활성층(1101)의 측면에 위치된 제1 절연 층(1105), 베이스 기판(10)으로부터 떨어진 제1 절연 층(1105)의 측면에 위치된 게이트(1102), 베이스 기판(10)으로부터 떨어진 게이트(1102)의 측면에 위치된 제2 절연 층(1106), 베이스 기판(10)으로부터 떨어진 제2 절연 층(1106)의 측면에 위치된 제3 절연 층(1107), 및 베이스 기판(10)으로부터 떨어진 제3 절연 층(1107)의 측면에 위치된 소스(1103) 및 드레인(1104)을 포함한다. 접속 전극(111)은 베이스 기판(10)으로부터 떨어진 박막 트랜지스터(110)의 측면에 위치된다. 접속 전극(111)은 드레인(1104)에 전기적으로 접속된다. 발광 소자(112)는 베이스 기판으로부터 떨어진 접속 전극(111)의 측면에 위치된다. 발광 소자(112)는 베이스 기판(10)으로부터 멀어지는 방향을 따라 순차적으로 적층된 제1 전극(1121), 발광층(1122), 및 제2 전극(1123)을 포함한다. 제1 전극(1121)은 접속 전극(111)에 전기적으로 접속된다. 스토리지 커패시터(113)는 제1 극판(1131)과 제2 극판(1132)을 포함한다. 제1 극판(1131)과 게이트(1101)는 동일한 층에 위치된다. 제2 극판(1132)은 제2 절연층(1106)과 제3 절연층(1107) 사이에 위치된다.
예시적으로, 도 5 내지 도 10에 도시된 바와 같이, 서브픽셀들(11) 중 적어도 하나는 활성층(1101)과 베이스 기판(10) 사이에 위치한 버퍼층(114), 베이스 기판(10)으로부터 멀어지는 방향을 따라 소스(1103)와 접속 전극(111) 사이에 위치한 패시베이션층(115) 및 제1 평탄화층(116), 및 접속 전극(111)과 제1 전극(1121) 사이에 위치한 제2 평탄화층(117)을 추가로 포함한다. 비아 홀은 패시베이션 층(115) 및 제1 평탄화 층(116) 상에 각각 제공된다. 접속 전극(111)은 패시베이션 층(115) 및 제1 평탄화 층(116) 상의 비아 홀들을 통해 드레인(1104)에 전기적으로 접속된다. 비아 홀은 제2 평탄화 층(117) 상에 제공된다. 제1 전극(1121)은 제2 평탄화 층(117) 상의 비아 홀을 통해 접속 전극(111)에 전기적으로 접속된다.
선택적으로, 도 5 내지 도 10에 도시된 바와 같이, 어레이 기판은 베이스 기판(10)으로부터 떨어진 제2 평탄화 층(117)의 측면에 위치된 픽셀 정의 층(26)- 픽셀 정의 층(26)은 옹벽 구조체(retaining wall structure)에 의해 정의된 개구 영역을 포함하고, 발광 소자(112)는 픽셀 정의 층(26)의 개구 영역에 위치됨 -; 및 베이스 기판으로부터 떨어진 발광 소자(112)의 측면에 위치되며, 발광 소자(112)를 패키징하기 위해 사용되는 패키징 구조체(27)를 추가로 포함한다.
도 5 내지 도 10의 b-b 부분, c-c 부분, e-e 부분, f-f 부분, 및 g-g 부분에서, 제1 절연 층(1105), 제2 절연 층(1106), 제3 절연 층(1107), 버퍼 층(114), 평탄화 층(115), 패시베이션 층(115), 제1 평탄화 층(116), 및 제2 평탄화 층(117)은 a-a 부분 상의 제1 절연 층(1105), 제2 절연 층(1106), 제3 절연 층(1107), 버퍼 층(114), 평탄화 층(115), 패시베이션 층(115), 제1 평탄화 층(116), 및 제2 평탄화 층(117)이 각각 주변 영역 B2까지 연장되는 부분들일 수 있다는 점에 유의해야 한다. 도 5 내지 도 10의 b-b 부분, c-c 부분, e-e 부분, f-f 부분, 및 g-g 부분에서, 포지티브 전력선(13), 제1 포지티브 전력 액세스 단부(14), 제2 포지티브 전력 액세스 단부(15), 및 제3 포지티브 전력 액세스 단부(16), 네거티브 전력선(17), 보조 전극(18), 제1 네거티브 전력 액세스 단부(19), 제2 네거티브 전력 액세스 단부(20), 제3 네거티브 전력 액세스 단부(21), 네거티브 전력 보조선(22), 제4 포지티브 전력 액세스 단부(23), 및 제4 네거티브 전력 액세스 단부(24)만이 예시되어 있다는 점이 본 기술분야의 통상의 기술자에 의해 이해될 수 있다. 어레이 기판의 주변 영역은 도 5 내지 도 10에 도시되지 않은 다른 회로 구조들을 추가로 포함할 수 있다.
또한, 본 개시내용에서 설명된 구조를 제외하고, 어레이 기판은 다른 구조들을 추가로 포함할 수 있다는 점에 유의해야 한다. 예를 들어, 어레이 기판은 동일한 연장 방향을 갖는 복수의 게이트 라인, 및 동일한 연장 방향을 갖는 복수의 데이터 라인을 추가로 포함한다. 복수의 게이트 라인과 복수의 데이터 라인은 교차되어 복수의 픽셀 영역을 정의한다. 복수의 서브픽셀들은 일대일 대응으로 복수의 픽셀 영역에 위치된다. 또한, 예를 들어, 어레이 기판은 칩 온 필름(Chip On Film, COF) 및 집적 회로(Integrated Circuit, IC) 등을 추가로 포함할 수 있으며, 이는 여기서 본 개시내용의 실시예에서 자세히 설명되지 않는다.
요약하면, 본 개시내용의 실시예에 의해 제공되는 어레이 기판에 따르면, 어레이 기판은 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 제3 포지티브 전력 액세스 단부, 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부를 포함하고, 제2 포지티브 전력 액세스 단부 및 제2 네거티브 전력 액세스 단부 양자 모두는 제1 포지티브 전력 액세스 단부와 제3 포지티브 전력 액세스 단부 사이에 위치되고, 각각의 포지티브 전력 액세스 단부는 포지티브 전력 버스 및 포지티브 전력선을 통해 그 근위 서브픽셀의 발광 소자에 포지티브 전압 신호를 송신할 수 있고, 각각의 네거티브 전력 액세스 단부는 네거티브 전력선, 네거티브 전력 보조선, 및 보조 전극을 통해 그 근위 서브픽셀의 발광 소자에 네거티브 전압 신호를 송신할 수 있고; 따라서, 포지티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 및 네거티브 전압 신호를 발광 소자로 송신하기 위한 신호 송신 라인 둘 다는 짧고 작은 임피던스를 가지며, 이는 어레이 기판에 의해 디스플레이되는 픽처들의 밝기의 균일성을 보장하는데 도움이 된다.
동일한 발명 개념에 기초하여, 본 개시내용의 실시예는 상기 임의의 어레이 기판을 포함하는 디스플레이 디바이스를 추가로 제공한다. 본 개시내용의 실시예에 의해 제공되는 디스플레이 디바이스는 모바일 폰, 태블릿 컴퓨터, 텔레비전, 디스플레이, 노트북 컴퓨터, 디지털 포토 프레임, 내비게이터 등과 같은, 디스플레이 기능을 갖는 임의의 제품 또는 부품일 수 있다.
본 발명의 실시예들에서, 용어 "동일한 층"은 층들이 동일한 단계에서 동시에 형성되는 관계를 지칭한다. 예를 들어, 네거티브 전력 보조선(222)의 제2 서브층과 접속 전극(111)이 동일한 재료 층 내에서 수행되는 동일한 패터닝 처리의 하나 이상의 단계의 결과로서 형성될 때, 양자는 동일한 층 내에 위치된다. 다른 예에서, 네거티브 전력 보조선(222)의 제2 서브층과 접속 전극(111)은 네거티브 전력 보조선(222)의 제2 서브층을 형성하기 위한 단계 및 접속 전극(111)을 형성하기 위한 단계를 동시에 실행함으로써 동일한 층 내에 형성될 수 있다. "동일한 층"은 층 두께 또는 층 높이가 단면도에서 동일하다는 것을 항상 지칭하는 것은 아니다.
본 개시내용의 실시예들에서 사용되는 용어들 "제1", "제2", "제3", "제4", 및 유사한 단어들은 임의의 시퀀스, 수량, 또는 중요도를 나타내는 것이 아니라, 단지 상이한 구성 부분들을 구별하기 위해 사용된다. 2개의 도체 사이의 "전기적 접속"이라는 용어는 2개의 도체 사이의 직접 또는 간접적인 전기적 접속을 지칭하며, 2개의 도체는 전기적 신호를 송신할 수 있다. 용어 "적어도 하나"는 하나 이상을 지칭하고, 용어 "복수의"는 둘 이상을 지칭한다.
본 개시내용의 실시예들에서, 용어 "및/또는"은 단지 연관된 객체들 사이의 연관 관계를 설명하고 3개의 관계가 있을 수 있다는 것을 나타낸다. 예를 들어, A 및/또는 B는 A만이 존재하거나, A와 B가 동시에 존재하거나, B만이 존재하는 3가지 경우를 나타낼 수 있다. 또한, 본 명세서에서 문자 "/"는 일반적으로 관련 대상들이 "또는" 관계에 있음을 나타낸다.
첨부 도면들에서, 예시의 명확성을 위해, 층들의 일부 또는 전부 또는 영역들의 일부 또는 전부의 치수들이 확대될 수 있다는 점에 유의해야 한다. 요소 또는 층이 다른 요소 또는 층 "상에" 있는 것으로 언급될 때, 그것은 다른 요소 바로 위에 있을 수 있거나 개재 층이 그 사이에 존재할 수 있다는 것을 이해할 수 있다. 게다가, 요소 또는 층이 다른 요소 또는 층 "아래에" 있는 것으로 언급될 때, 그것은 다른 요소 바로 위에 있을 수 있거나, 하나 초과의 개재 층 또는 요소가 그 사이에 존재할 수 있다는 것을 이해할 수 있다. 또한, 요소 또는 층이 2개의 층 또는 2개의 요소 "사이에" 있는 것으로 언급될 때, 그것은 2개의 층 또는 2개의 요소 사이의 고유 층일 수 있거나, 하나 초과의 개재 층 또는 요소가 그 사이에 존재할 수 있다는 것을 추가로 이해할 수 있다. 유사한 참조 부호는 명세서 전반에 걸쳐 유사한 요소를 지칭한다.
상기는 단지 본 개시내용의 예시적인 실시예들일 뿐이고, 본 출원을 제한하도록 의도되지 않는다. 본 개시내용의 사상들 및 원리들 내에서 이루어지는 임의의 수정들, 등가의 치환들, 개선들 등은 본 개시내용의 보호 범위에 포함되어야 한다.

Claims (17)

  1. 어레이 기판으로서,
    디스플레이 영역 및 상기 디스플레이 영역을 둘러싸는 주변 영역을 포함하는 베이스 기판- 상기 디스플레이 영역은 제1 경계, 제2 경계, 제3 경계, 및 제4 경계를 포함함 -;
    상기 디스플레이 영역에 위치되는 복수의 서브픽셀- 상기 서브픽셀들 중 적어도 하나는 발광 소자를 포함하고, 상기 발광 소자는 순차적으로 적층된 제1 전극, 발광층, 및 제2 전극을 포함함 -;
    상기 디스플레이 영역에 위치되고 상기 제1 전극에 전기적으로 접속되는 복수의 포지티브 전력선;
    상기 주변 영역에 위치되고 상기 제1 경계를 따라 배열되는 포지티브 전력 버스- 상기 포지티브 전력 버스는 상기 복수의 포지티브 전력선에 전기적으로 접속됨 -;
    상기 디스플레이 영역으로부터 떨어진 상기 포지티브 전력 버스의 측면에 위치되는 제1 포지티브 전력 액세스 단부, 제2 포지티브 전력 액세스 단부, 및 제3 포지티브 전력 액세스 단부- 상기 제2 포지티브 전력 액세스 단부는 상기 제1 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되고, 상기 제1 포지티브 전력 액세스 단부, 상기 제2 포지티브 전력 액세스 단부, 및 상기 제3 포지티브 전력 액세스 단부는 상기 포지티브 전력 버스에 각각 그리고 전기적으로 접속됨 -;
    상기 주변 영역에 위치되고 상기 제2 경계, 상기 제3 경계, 및 상기 제4 경계를 둘러싸는 네거티브 전력선;
    상기 주변 영역에 위치되고 상기 제1 경계, 상기 제2 경계, 상기 제3 경계, 및 제4 경계를 둘러싸는 보조 전극- 상기 보조 전극은 상기 네거티브 전력선 및 상기 제2 전극에 각각 그리고 전기적으로 접속됨 -;
    상기 디스플레이 영역으로부터 떨어진 상기 포지티브 전력 버스의 측면에 위치되는 제1 네거티브 전력 액세스 단부, 제2 네거티브 전력 액세스 단부, 및 제3 네거티브 전력 액세스 단부- 상기 제1 네거티브 전력 액세스 단부는 상기 제2 포지티브 전력 액세스 단부로부터 떨어진 상기 제1 포지티브 전력 액세스 단부의 측면에 위치되고, 상기 제2 네거티브 전력 액세스 단부는 상기 제1 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되고, 상기 제3 네거티브 전력 액세스 단부는 상기 제2 포지티브 전력 액세스 단부로부터 떨어진 상기 제3 포지티브 전력 액세스 단부의 측면에 위치되고, 상기 제1 네거티브 전력 액세스 단부와 상기 제3 네거티브 전력 액세스 단부는 상기 네거티브 전력선에 각각 그리고 전기적으로 접속됨 -; 및
    상기 주변 영역에 위치되고, 상기 제1 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되고, 상기 포지티브 전력 버스와 상기 제2 네거티브 전력 액세스 단부 사이에 위치되는 네거티브 전력 보조선- 상기 네거티브 전력 보조선은 상기 제2 네거티브 전력 액세스 단부 및 상기 보조 전극에 각각 그리고 전기적으로 접속됨 -을 포함하는 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 포지티브 전력 액세스 단부, 상기 제2 포지티브 전력 액세스 단부, 및 상기 제3 포지티브 전력 액세스 단부는 상기 포지티브 전력 버스, 상기 포지티브 전력선들, 및 상기 제1 전극을 통해 포지티브 전압 신호를 상기 발광 소자에 송신하는데 사용되고;
    상기 제1 네거티브 전력 액세스 단부, 상기 제2 네거티브 전력 액세스 단부, 및 상기 제3 네거티브 전력 액세스 단부는 상기 네거티브 전력선, 상기 네거티브 전력 보조선, 상기 보조 전극, 및 상기 제2 전극을 통해 네거티브 전압 신호를 상기 발광 소자에 송신하는데 사용되는 어레이 기판.
  3. 제1항에 있어서,
    상기 어레이 기판은:
    상기 디스플레이 영역으로부터 떨어진 상기 포지티브 전력 버스의 측면에 위치되고 상기 제1 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 포지티브 전력 액세스 단부를 추가로 포함하고, 상기 제4 포지티브 전력 액세스 단부는 상기 포지티브 전력 버스에 전기적으로 접속되고;
    상기 제4 포지티브 전력 액세스 단부는 상기 포지티브 전력 버스, 상기 포지티브 전력선들, 및 상기 제1 전극을 통해 상기 포지티브 전압 신호를 상기 발광 소자에 송신하는데 사용되는 어레이 기판.
  4. 제1항에 있어서,
    상기 어레이 기판은:
    상기 디스플레이 영역으로부터 떨어진 상기 포지티브 전력 버스의 측면에 위치되고, 상기 제1 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되는 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 상기 제4 네거티브 전력 액세스 단부는 상기 네거티브 전력 보조선에 전기적으로 접속되고;
    상기 제4 네거티브 전력 액세스 단부는 상기 네거티브 전력 보조선, 상기 보조 전극, 및 상기 제2 전극을 통해 상기 네거티브 전압 신호를 상기 발광 소자에 송신하는데 사용되는 어레이 기판.
  5. 제1항에 있어서,
    상기 제2 네거티브 전력 액세스 단부는 상기 제2 포지티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되고, 상기 어레이 기판은:
    상기 디스플레이 영역으로부터 떨어진 상기 포지티브 전력 버스의 측면에 위치되는, 제4 포지티브 전력 액세스 단부 및 제4 네거티브 전력 액세스 단부를 추가로 포함하고, 상기 제4 포지티브 전력 액세스 단부는 상기 제2 네거티브 전력 액세스 단부와 상기 제3 포지티브 전력 액세스 단부 사이에 위치되고 상기 포지티브 전력 버스에 전기적으로 접속되고, 상기 제4 네거티브 전력 액세스 단부는 상기 제2 네거티브 전력 액세스 단부와 상기 제4 포지티브 전력 액세스 단부 사이에 위치되고 상기 네거티브 전력 보조선에 전기적으로 접속되고;
    상기 제4 포지티브 전력 액세스 단부는 상기 포지티브 전력 버스, 상기 포지티브 전력선들, 및 상기 제1 전극을 통해 상기 포지티브 전압 신호를 상기 발광 소자에 송신하는데 사용되고, 상기 제4 네거티브 전력 액세스 단부는 상기 네거티브 전력 보조선, 상기 보조 전극, 및 상기 제2 전극을 통해 상기 네거티브 전압 신호를 상기 발광 소자에 송신하는데 사용되는 어레이 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 서브픽셀들 중 적어도 하나는 박막 트랜지스터와 접속 전극을 포함하고;
    상기 박막 트랜지스터는 상기 베이스 기판 상에 위치되는 활성층, 상기 베이스 기판으로부터 떨어진 상기 활성층의 측면에 위치되는 게이트, 및 상기 베이스 기판으로부터 떨어진 상기 게이트의 측면에 위치되는 소스 및 드레인을 포함하는 어레이 기판.
  7. 제6항에 있어서,
    상기 포지티브 전력 버스는 상기 포지티브 전력 버스의 제1 서브층과 상기 포지티브 전력 버스의 제2 서브층을 포함하고, 상기 포지티브 전력 버스의 제1 서브층은 상기 포지티브 전력 버스의 제2 서브층에 전기적으로 접속되고;
    상기 포지티브 전력 버스의 제1 서브층과 상기 소스 또는 상기 드레인은 동일한 층에 위치되고, 상기 포지티브 전력 버스의 제2 서브층과 상기 접속 전극은 동일한 층에 위치되는 어레이 기판.
  8. 제7항에 있어서,
    상기 포지티브 전력 버스의 제1 서브층은 포지티브 전력 버스 비아 홀을 통해 상기 포지티브 전력 버스의 제2 서브층에 전기적으로 접속되는 어레이 기판.
  9. 제6항에 있어서,
    상기 네거티브 전력선은 상기 네거티브 전력선의 제1 서브층과 상기 네거티브 전력선의 제2 서브층을 포함하고, 상기 네거티브 전력선의 제1 서브층은 상기 네거티브 전력선의 제2 서브층에 전기적으로 접속되고;
    상기 네거티브 전력 보조선은 상기 네거티브 전력 보조선의 제1 서브층과 상기 네거티브 전력 보조선의 제2 서브층을 포함하고, 상기 네거티브 전력 보조선의 상기 제1 서브층은 상기 네거티브 전력 보조선의 상기 제2 서브층에 전기적으로 접속되고;
    상기 네거티브 전력선의 상기 제1 서브층과 상기 네거티브 전력 보조선의 상기 제1 서브층은 둘 다 상기 소스 또는 상기 드레인과 동일한 층에 위치되고, 상기 네거티브 전력선의 상기 제2 서브층과 상기 네거티브 전력 보조선의 상기 제2 서브층은 둘 다 상기 접속 전극과 동일한 층에 위치되는 어레이 기판.
  10. 제9항에 있어서,
    상기 네거티브 전력선의 제1 서브층은 네거티브 전력선 비아 홀을 통해 상기 네거티브 전력선의 제2 서브층에 전기적으로 접속되고, 상기 네거티브 전력 보조선의 제1 서브층은 네거티브 전력 보조선 비아 홀을 통해 상기 네거티브 전력 보조선의 제2 서브층에 전기적으로 접속되는 어레이 기판.
  11. 제3항 또는 제5항에 있어서,
    상기 서브픽셀들 중 적어도 하나는 박막 트랜지스터를 포함하고;
    상기 박막 트랜지스터는 상기 베이스 기판 상에 위치되는 활성층, 상기 베이스 기판으로부터 떨어진 상기 활성층의 측면에 위치되는 게이트, 및 상기 베이스 기판으로부터 떨어진 상기 게이트의 측면에 위치되는 소스 및 드레인을 포함하고;
    상기 제1 포지티브 전력 액세스 단부, 상기 제2 포지티브 전력 액세스 단부, 상기 제3 포지티브 전력 액세스 단부, 및 상기 제4 포지티브 전력 액세스 단부는 모두 상기 소스 또는 상기 드레인과 동일한 층에 위치되는 어레이 기판.
  12. 제4항 또는 제5항에 있어서,
    상기 서브픽셀들 중 적어도 하나는 박막 트랜지스터를 포함하고;
    상기 박막 트랜지스터는 상기 베이스 기판 상에 위치되는 활성층, 상기 베이스 기판으로부터 떨어진 상기 활성층의 측면에 위치되는 게이트, 및 상기 베이스 기판으로부터 떨어진 상기 게이트의 측면에 위치되는 소스 및 드레인을 포함하고;
    상기 제1 네거티브 전력 액세스 단부, 상기 제2 네거티브 전력 액세스 단부, 상기 제3 네거티브 전력 액세스 단부, 및 상기 제4 네거티브 전력 액세스 단부는 모두 상기 소스 또는 상기 드레인과 동일한 층에 위치되는 어레이 기판.
  13. 제4항 또는 제5항에 있어서,
    상기 네거티브 전력 보조선은 상기 네거티브 전력 보조선의 제1 서브층과 상기 네거티브 전력 보조선의 제2 서브층을 포함하고, 상기 네거티브 전력 보조선의 상기 제1 서브층은 상기 네거티브 전력 보조선의 상기 제2 서브층에 전기적으로 접속되고;
    상기 제2 네거티브 전력 액세스 단부, 상기 제4 네거티브 전력 액세스 단부, 및 상기 네거티브 전력 보조선의 상기 제1 서브층은 일체형 구조인 어레이 기판.
  14. 제5항에 있어서,
    상기 어레이 기판은:
    상기 제1 포지티브 전력 액세스 단부, 상기 제2 포지티브 전력 액세스 단부, 상기 제3 포지티브 전력 액세스 단부, 상기 제4 포지티브 전력 액세스 단부, 상기 제1 네거티브 전력 액세스 단부, 상기 제2 네거티브 전력 액세스 단부, 상기 제3 네거티브 전력 액세스 단부, 및 상기 제4 네거티브 전력 액세스 단부의, 상기 디스플레이 영역으로부터 떨어진, 측면들에 위치되는, 회로 보드를 추가로 포함하고, 상기 제1 포지티브 전력 액세스 단부, 상기 제2 포지티브 전력 액세스 단부, 상기 제3 포지티브 전력 액세스 단부, 상기 제4 포지티브 전력 액세스 단부, 상기 제1 네거티브 전력 액세스 단부, 상기 제2 네거티브 전력 액세스 단부, 상기 제3 네거티브 전력 액세스 단부, 및 상기 제4 네거티브 전력 액세스 단부는 상기 회로 보드에 각각 그리고 전기적으로 접속되는 어레이 기판.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 보조 전극은 상기 베이스 기판으로부터 떨어진 상기 네거티브 전력선의 측면에 위치되고, 상기 보조 전극은 네거티브 전력 보조 비아 홀을 통해 상기 네거티브 전력 보조선에 전기적으로 접속되는 어레이 기판.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 발광 소자는 유기 발광 다이오드이고, 상기 제1 전극은 애노드로서 기능하고, 상기 제2 전극은 캐소드로서 기능하는 어레이 기판.
  17. 디스플레이 디바이스로서,
    제1항 내지 제16항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 디바이스.
KR1020217026560A 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스 KR20220100786A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020237039417A KR20230160961A (ko) 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스
KR1020227021108A KR20220093262A (ko) 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/118675 WO2021092875A1 (zh) 2019-11-15 2019-11-15 阵列基板及显示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020227021108A Division KR20220093262A (ko) 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스
KR1020237039417A Division KR20230160961A (ko) 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스

Publications (1)

Publication Number Publication Date
KR20220100786A true KR20220100786A (ko) 2022-07-18

Family

ID=75911658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217026560A KR20220100786A (ko) 2019-11-15 2019-11-15 어레이 기판 및 디스플레이 디바이스

Country Status (10)

Country Link
US (3) US11864435B2 (ko)
EP (3) EP4047662A1 (ko)
JP (3) JP7410152B2 (ko)
KR (1) KR20220100786A (ko)
CN (3) CN114335114B (ko)
AU (2) AU2019474452B2 (ko)
BR (1) BR112021012098A2 (ko)
MX (1) MX2021010204A (ko)
RU (1) RU2763690C1 (ko)
WO (1) WO2021092875A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201680B (zh) * 2020-09-30 2023-05-19 武汉天马微电子有限公司 一种显示面板及显示装置
CN116324601A (zh) * 2021-07-30 2023-06-23 京东方科技集团股份有限公司 发光基板、背光源、显示装置
CN117501841A (zh) * 2022-05-31 2024-02-02 京东方科技集团股份有限公司 发光基板及其制备方法、发光装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0000290D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
WO2003023750A1 (en) * 2001-09-07 2003-03-20 Matsushita Electric Industrial Co., Ltd. El display panel, its driving method, and el display apparatus
KR100589376B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 발광 표시 장치
US7027044B2 (en) * 2004-02-20 2006-04-11 Au Optronics Corporation Power line arrangement for electroluminescence display devices
KR100600332B1 (ko) 2004-08-25 2006-07-14 삼성에스디아이 주식회사 발광 표시장치
KR100683791B1 (ko) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
JP2007164161A (ja) 2005-11-16 2007-06-28 Canon Inc 表示装置及びカメラ
US7692377B2 (en) 2005-11-16 2010-04-06 Canon Kabushiki Kaisha Light emitting display device provided with external connection terminal located at peripheral portions of a display area
JP5245213B2 (ja) 2006-05-12 2013-07-24 セイコーエプソン株式会社 発光装置及び電子機器
KR100722118B1 (ko) 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
US7679284B2 (en) 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
JP5104274B2 (ja) 2007-02-08 2012-12-19 セイコーエプソン株式会社 発光装置
JP2009175476A (ja) 2008-01-25 2009-08-06 Sony Corp 表示装置
WO2009107271A1 (ja) * 2008-02-27 2009-09-03 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
EP2352062A4 (en) * 2008-11-05 2012-05-09 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE AND TV RECEIVER
US8854562B2 (en) * 2009-05-21 2014-10-07 Sharp Kabushiki Kaisha Liquid crystal panel
KR20120029895A (ko) * 2010-09-17 2012-03-27 삼성모바일디스플레이주식회사 박막 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JP2011158910A (ja) * 2011-03-02 2011-08-18 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
KR101560430B1 (ko) * 2011-08-12 2015-10-14 엘지디스플레이 주식회사 표시장치
EP2851744B1 (en) * 2012-05-16 2018-01-03 Sharp Kabushiki Kaisha Liquid crystal display
KR20140042183A (ko) 2012-09-28 2014-04-07 삼성디스플레이 주식회사 표시장치
JP6228735B2 (ja) 2013-02-21 2017-11-08 株式会社ジャパンディスプレイ 表示装置
KR102061115B1 (ko) * 2013-02-26 2020-01-02 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101661015B1 (ko) * 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
KR102099901B1 (ko) 2013-12-19 2020-04-14 삼성디스플레이 주식회사 유기전계발광 표시장치
CN103761950B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 用于补偿液晶显示器的数据线阻抗的方法
JP2015141816A (ja) 2014-01-29 2015-08-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器
KR101763616B1 (ko) 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170065713A (ko) 2015-12-03 2017-06-14 삼성디스플레이 주식회사 표시 장치
JP6745732B2 (ja) * 2017-01-30 2020-08-26 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
CN107978622B (zh) * 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置
KR102527230B1 (ko) 2018-03-09 2023-05-02 삼성디스플레이 주식회사 디스플레이 장치
KR102544242B1 (ko) 2018-03-16 2023-06-19 삼성디스플레이 주식회사 표시 장치
CN110416254B (zh) * 2018-04-27 2022-03-01 上海和辉光电股份有限公司 阵列基板及显示面板
US10797085B2 (en) * 2018-05-14 2020-10-06 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Display panels and display devices
CN109713012B (zh) * 2018-12-27 2020-11-20 厦门天马微电子有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN113316851A (zh) 2021-08-27
US20220149142A1 (en) 2022-05-12
EP4030482A4 (en) 2022-09-28
JP7410152B2 (ja) 2024-01-09
EP4047662A1 (en) 2022-08-24
JP2023510434A (ja) 2023-03-14
CN114335114B (zh) 2023-08-22
US11864435B2 (en) 2024-01-02
MX2021010204A (es) 2021-09-21
BR112021012098A2 (pt) 2022-05-31
WO2021092875A1 (zh) 2021-05-20
AU2023200414A1 (en) 2023-02-23
EP4030482A1 (en) 2022-07-20
US20240008329A1 (en) 2024-01-04
AU2019474452B2 (en) 2022-11-24
EP4344387A1 (en) 2024-03-27
AU2019474452A1 (en) 2021-07-15
WO2021092875A9 (zh) 2021-07-15
AU2023200414B2 (en) 2024-05-30
JP7420900B2 (ja) 2024-01-23
US20210367025A1 (en) 2021-11-25
CN114335114A (zh) 2022-04-12
CN117135970A (zh) 2023-11-28
US11963409B2 (en) 2024-04-16
RU2763690C1 (ru) 2021-12-30
JP2024020328A (ja) 2024-02-14
JP2023037627A (ja) 2023-03-15

Similar Documents

Publication Publication Date Title
US10700147B2 (en) Array substrate, organic light emitting display panel and organic light emitting display device
AU2023200414B2 (en) Array substrate and display device
GB2546003A (en) Organic light emitting display panel and organic light emitting display device
CN113920943B (zh) 显示装置及其制作方法
CN114930544A (zh) 显示面板、显示装置及终端设备
CN114784077A (zh) 显示面板及显示装置
CN211265478U (zh) 显示基板和显示装置
KR20210021218A (ko) 표시 장치
US20220199733A1 (en) Display substrate and display device
CN110047896B (zh) 显示基板及其制造方法、显示装置
KR20230160961A (ko) 어레이 기판 및 디스플레이 디바이스
US20240074266A1 (en) Display panel and display device
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
US20220399374A1 (en) Display substrate, method for manufacturing same, and display device
CN114628408A (zh) 显示装置、显示面板及其制造方法
CN118056234A (zh) 阵列基板、显示面板及显示装置
CN113594212A (zh) 显示面板及其制备方法、显示装置
KR20210055832A (ko) 표시 장치
CN117915695A (zh) 发光显示装置及其制造方法
CN114846605A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination