CN114628408A - 显示装置、显示面板及其制造方法 - Google Patents

显示装置、显示面板及其制造方法 Download PDF

Info

Publication number
CN114628408A
CN114628408A CN202210264759.5A CN202210264759A CN114628408A CN 114628408 A CN114628408 A CN 114628408A CN 202210264759 A CN202210264759 A CN 202210264759A CN 114628408 A CN114628408 A CN 114628408A
Authority
CN
China
Prior art keywords
layer
area
display panel
pixel
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210264759.5A
Other languages
English (en)
Inventor
颜俊
胡明
董向丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210264759.5A priority Critical patent/CN114628408A/zh
Publication of CN114628408A publication Critical patent/CN114628408A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开关于一种显示装置、显示面板及其制造方法，涉及显示技术领域。本公开的显示面板包括驱动背板、第一阻挡坝、多个发光器件和封装层。驱动背板具有像素区和外围区，外围区包括围绕像素区的周边区和引出区，外围区内具有第一电源线和第二电源线。第一阻挡坝设于周边区，第一阻挡坝与像素区之间设有间断槽，间断槽露出第一电源线，且间断槽内设有覆盖第一电源线的绝缘隔离层。发光器件设于驱动背板一侧，发光器件包括第一电极、发光功能层和第二电极，各发光器件共用同一第二电极，第二电极延伸至周边区内且位于间断槽和像素区之间，并与第二电源线连接。封装层覆盖发光器件，且包括限定于第一阻挡坝围绕的范围内的有机层。

Description

显示装置、显示面板及其制造方法
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示装置、显示面板及显示面板的制造方法。
背景技术
显示面板已经成为手机、电脑等电子设备中必不可少的组成部分。其中，有机电致发光显示面板的应用较为广泛。目前，如何缩窄显示面板的边框提高屏占比，并且降低屏幕无法点亮等异常是亟待解决的问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种显示装置、显示面板及显示面板的制造方法，可在保证正常发光的前提下，提高屏占比。
根据本公开的一个方面，提供一种显示面板，包括：
驱动背板，具有像素区和位于所述像素区外的外围区，所述外围区包括围绕所述像素区的周边区和位于所述周边区外的引出区，所述外围区内具有绝缘设置的第一电源线和第二电源线；
第一阻挡坝，设于所述周边区，且围绕所述像素区设置，所述第一阻挡坝与所述像素区之间设有围绕所述像素区的间断槽，所述间断槽露出所述第一电源线的至少部分区域，且所述间断槽内设有覆盖所述第一电源线的绝缘隔离层；
多个发光器件，设于所述驱动背板一侧，所述发光器件包括沿背离所述驱动背板的方向层叠的第一电极、发光功能层和第二电极，各所述发光器件共用同一所述第二电极，所述第二电极延伸至所述周边区内且位于所述间断槽和所述像素区之间，并与所述第二电源线连接；
封装层，覆盖所述发光器件，且包括限定于所述第一阻挡坝围绕的范围内的有机层。
在本公开的一种示例性实施方式中，所述显示面板还包括：
第二阻挡坝，设于所述间断槽内，且层叠于所述绝缘隔离层上，所述第二阻挡坝与所述间断槽的侧壁间隔分布。
在本公开的一种示例性实施方式中，所述显示面板还包括：
第三阻挡坝，与所述发光器件设于所述驱动背板的同一面，且位于所述周边区内，所述第三阻挡坝位于所述第一阻挡坝和所述像素区之间。
在本公开的一种示例性实施方式中，所述第三阻挡坝的数量为多个，且间隔分布于所述像素区和所述第一阻挡坝之间。
在本公开的一种示例性实施方式中，所述引出区和所述周边区沿列方向分布，所述引出区包括沿所述列方向分布的弯折区和绑定区，所述弯折区沿行方向延伸且分隔于所述周边区和所述绑定区之间；
所述第一电源线包括总线部和连接部，所述总线部沿所述行方向延伸，且位于所述像素区和所述弯折区之间的周边区内；所述连接部与所述总线部连接并穿过所述弯折区延伸至所述绑定区内；
所述第二电源线围绕于所述像素区外，且穿过所述弯折区延伸至所述绑定区内；所述第一电源线位于所述第二电源线围绕的范围内；
所述间断槽位于所述像素区和所述弯折区之间的区域露出所述总线部的至少部分区域。
在本公开的一种示例性实施方式中，所述驱动背板包括：
衬底；
晶体管层，设于所述衬底一侧；
第一走线层，设于所述晶体管层背离所述衬底的表面，且与所述晶体管层连接；
第一平坦层，覆盖所述第一走线层；
第二走线层，设于所述第一平坦层背离所述衬底的表面，且与所述第一走线层连接；
第二平坦层，覆盖所述第二走线层；
所述显示面板还包括像素定义层，所述像素定义层与所述第一电极设于所述第二平坦层背离所述衬底的表面，且分隔各所述发光器件；
所述第一电源线与所述第一走线层同层设置；
所述第一平坦层、所述第二平坦层和所述像素定义层之一与所述绝缘隔离层同层设置。
在本公开的一种示例性实施方式中，所述绝缘隔离层与所述第一平坦层同层设置；
所述第一阻挡坝和所述第二阻挡坝均包括多个层叠设置的绝缘层；在所述第一阻挡坝的绝缘层中，一所述绝缘层与所述第一平坦层同层设置，一所述绝缘层与所述第二平坦层同层设置；
在所述第二阻挡坝的绝缘层中，一所述绝缘层与所述第二平坦层同层设置，一所述绝缘层与所述像素定义层同层设置。
在本公开的一种示例性实施方式中，所述第一阻挡坝的一所述绝缘层与所述像素定义层同层设置。
在本公开的一种示例性实施方式中，所述第三阻挡坝与所述像素定义层同层设置。
在本公开的一种示例性实施方式中，所述晶体管层包括：
半导体层，设于所述衬底一侧；
第一栅绝缘层，覆盖所述半导体层；
第一栅极层，设于所述第一栅绝缘层背离所述衬底的表面；
第二栅绝缘层，覆盖所述第一栅极层；
第二栅极层，设于所述第二栅绝缘层背离所述衬底的表面；
层间介质层，覆盖所述第二栅极层；
所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层在所述弯折区内断开，形成沿所述行方向延伸的弯折槽，所述第一平坦层填充所述弯折槽。
在本公开的一种示例性实施方式中，所述第一阻挡坝的宽度、所述间断槽的宽度、所述第二阻挡坝的宽度以及所述第二阻挡坝与所述间断槽的侧壁的间距中的至少一个为20μm-40μm。
在本公开的一种示例性实施方式中，所述第三阻挡坝的宽度为10μm-40μm。
在本公开的一种示例性实施方式中，所述第二电极的边界与所述间断槽的距离为50μm-70μm，所述第一阻挡坝与所述弯折槽的最大距离为360μm-380μm。
根据本公开的一个方面，提供一种显示面板的制造方法，包括：
形成驱动背板、第一阻挡坝和多个发光器件，所述驱动背板具有像素区和位于所述像素区外的外围区，所述外围区包括围绕所述像素区的周边区和位于所述周边区外的引出区，所述外围区内具有绝缘设置的第一电源线和第二电源线；所述第一阻挡坝设于所述周边区，且围绕所述像素区设置，所述第一阻挡坝与所述像素区之间设有围绕所述像素区的间断槽，所述间断槽露出所述第一电源线的至少部分区域，且所述间断槽内设有覆盖所述第一电源线的绝缘隔离层；多个发光器件设于所述驱动背板一侧，所述发光器件包括沿背离所述驱动背板的方向层叠的第一电极、发光功能层和第二电极，各所述发光器件共用同一所述第二电极，所述第二电极延伸至所述周边区内且位于所述第一阻挡坝和所述像素区之间，并与所述第二电源线连接；
形成覆盖所述发光器件的封装层，所述封装层包括限定于所述第一阻挡坝围绕的范围内的有机层。
根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的显示面板。
本公开的显示装置、显示面板及其制造方法，可通过封装层对发光器件进行保护，并可通过第一阻挡坝对封装层有机层的范围进行限定，防止有机材料溢出。同时，虽然间断槽露出第一电源线，但通过绝缘隔离层进行了覆盖，因而在形成第二电极时，即便因为掩膜版的阴影效应而使第二电极外侧形成了延伸至间断槽内的电极材料，也不会将第一电源线与第二电极电连接，防止第一电源线和第二电源线短路，避免屏幕无法电点亮。由此，可避免通过增大间断槽与像素区之间的距离来防止第一电源线和第二电源线短路，也就是说，在间断槽与第二电极之间的距离较小的情况下，也可防止第一电源线与第二电源线短路，使得显示装置的边框对应于第二电极和间断槽之间的区域可以变窄，从而有利在保证正常发光的前提下，提高屏占比。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一实施方式的俯视示意图。
图2为图1中显示面板的A-A截面图。
图3为图1中显示面板的一种B-B截面图。
图4为图1中显示面板的另一种B-B截面图。
图5为图1中显示面板的再一种B-B截面图。
图6为本公开显示装置一实施方式的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本文中的行方向X和列方向Y仅为两个相互垂直的方向，在本公开的附图中，行方向X可以是横向，列方向Y可以是纵向，但并不限于此，若显示面板发生旋转，则行方向X和列方向Y的实际朝向可能发生变化。图1中的X方向示例性的示出了行方向，Y方向为示例性的示出了列方向。
本文中的“A和B同层设置”是指A和B的材料相同，且可以采用相同的工艺同时形成，但并不限定必然是同时形成的。此外，A和B在空间位置上，可以位于同一平面，也可以存在凹陷或凸起，只要可以同时形成即可。
相关技术中，显示面板可包括驱动背板，驱动背板一侧设有发光器件。发光器件可采用有机发光二极管(OLED)，其可包括沿背离驱动背板的方向层叠的第一电极、发光功能层和第二电极，各发光器件的第一电极阵列分布，而第二电极则为连续的整层结构，即各发光器件共用同一第二电极。发光器件上可覆盖封装层，用于对发光器件进行保护，封装层包括两层无机层和位于两层无机层之间的有机层。由于有机层形成时具有流动性，且容易吸收水、氧，因此，为了防止其与外界接触，并限定其位置，驱动背板上可设有环形的阻挡坝，将有机层限定于阻挡坝内。
驱动背板包括像素区、围绕于像素区外的周边区以及位于周边区外的引出区，周边区设有第一电源线和第二电源线，像素区内设置有像素电路，周边区设有第一电源线和第二电源线，第一电源线通过像素电路与发光器件的第一电极连接，第二电源线与发光器件的第二电极连接。同时，阻挡坝至少一部分与驱动背板的部分膜层采用同一工艺同时形成，阻挡坝的内侧具有露出第一电源线的区域，而在通过掩膜版形成第二电极时，由于掩膜版的阴影效应，电极材料的边界大于第二电极的设计范围，而延伸至阻挡坝内侧被露出的第一电源线上，使得第一电源线和第二电源线均与第二电极连接，造成短路，导致发光器件无法正常发光。由于掩膜版的阴影的范围有限，为了避免上述的短路问题，可延长阻挡坝与像素区的距离，使被露出的第一电源线与像素区的距离增大，电极材料即便超出设计范围，也难以与第一电源线接触。但是，在显示面板整体尺寸不变情况下，阻挡坝与像素区的距离的延长，会非发光区域增大，屏占比降低，且导致边框的宽度较大。
基于上文对相关技术的分析，本公开实施方式提供了一种显示面板，可在保证正常发光的前提下，提高屏占比。如图1-图3所示，本公开的显示面板可包括驱动背板BP、第一阻挡坝Dam1、发光器件LD和封装层TFE，其中：
驱动背板BP具有像素区PA和位于像素区PA外的外围区WA，外围区WA包括围绕像素区PA的周边区EA和位于周边区EA外的引出区FA，外围区WA内具有绝缘设置的第一电源线VDL和第二电源线VSL。第一阻挡坝Dam1设于周边区EA，且围绕像素区PA设置，第一阻挡坝Dam1与像素区PA之间设有围绕像素区PA的间断槽DG，间断槽DG露出第一电源线VDL的至少部分区域，且间断槽DG内设有覆盖第一电源线VDL的绝缘隔离层INS。发光器件LD的数量为多个，且设于驱动背板BP一侧，发光器件LD包括沿背离驱动背板BP的方向层叠的第一电极ANO、发光功能层EL和第二电极CAT，各发光器件LD共用同一第二电极CAT，第二电极CAT延伸至周边区EA内且位于间断槽DG和像素区PA之间，并与第二电源线VSL连接。封装层TFE覆盖发光器件LD，且包括限定于第一阻挡坝Dam1围绕的范围内的有机层IJP。
本公开的显示面板，可通过封装层TFE对发光器件LD进行保护，并可通过第一阻挡坝Dam1对封装层TFE有机层IJP的范围进行限定，防止有机材料溢出。同时，虽然间断槽DG露出第一电源线VDL，但通过绝缘隔离层INS进行了覆盖，因而在形成第二电极CAT时，即便因为掩膜版的阴影效应而使第二电极CAT外侧形成了延伸至间断槽DG内的电极材料CATr，也不会将第一电源线VDL与第二电极CAT电连接，防止第一电源线VDL和第二电源线VSL短路，避免屏幕出现无法点亮等问题。由此，可避免通过增大间断槽DG与像素区PA之间的距离来防止第一电源线VDL和第二电源线VSL短路，也就是说，在间断槽DG与第二电极CAT之间的距离较小的情况下，也可防止第一电源线VDL与第二电源线VSL短路，使得显示装置的边框对应于第二电极CAT和间断槽DG之间的区域可以变窄，从而有利于在保证正常发光的前提下，提高屏占比。
需要说明的是，图3-图5中示出了第二电极CAT外侧形成的延伸至间断槽DG内的电极材料CATr，这只是为了说明本公开的有益效果，并不表示本公开的实施方式中必然存在延伸至间断槽DG内的电极材料CATr。
下面对本公开的显示面板进行详细说明：
如图1所示，驱动背板BP可包括像素区PA和位于像素区PA外的外围区WA，外围区WA可包括围绕像素区PA的周边区EA和位于周边区EA外的引出区FA，周边区EA可为围绕于像素区PA外的连续封闭区域，引出区FA与周边区EA可沿列方向Y分布，其可以是由周边区EA的局部向外延伸而得到区域。同时，引出区FA可包括沿列方向Y分布的弯折区BA和绑定区LA，弯折区BA沿行方向X延伸，且分隔于周边区EA和绑定区LA之间。
需要说明的是，本文中的像素区PA和外围区WA及其包含的各区域是根据各区域的功能进行的划分，并不限定这些区域之间必然存在明确的实体边界。
如图2所示，驱动背板BP可由多个膜层形成，举例而言，驱动背板BP可包括衬底SU和设于衬底SU一侧的驱动层，衬底SU可为驱动背板BP的基底，其可承载驱动层，衬底SU可为硬质或柔性结构，其可以是单层或多层结构，在此不做特殊限定。
驱动层具有驱动电路，可用于驱动各个发光器件LD分别独立发光，以显示图像。驱动电路可包括像素电路和外围电路，像素电路可位于像素区PA内；当然，可以存在一部分像素电路的部分区域位于外围区WA。像素电路可以是7T1C、6T1C等像素电路，只要能驱动发光器件LD发光即可，在此不对其结构做特殊限定。像素电路的数量与发光器件LD的数量相同，且一一对应地与各发光器件LD连接，以便分别控制各个发光器件LD发光。其中，nTmC表示一个像素电路包括n个晶体管(用字母“T”表示)和m个电容(用字母“C”表示)。当然，同一像素电路也可连接多个发光器件LD，同时驱动多个发光器件LD发光，在此不做特殊限定。
外围电路位于周边区EA内，且外围电路与像素电路连接。外围电路可包括栅极驱动电路、源极驱动电路和发光控制电路等。同时，外围区WA内还设有相互绝缘的第一电源线VDL和第二电源线VSL，第一电源线VDL可与各像素电路连接，从而可通过像素电路向发光器件LD输出第一电源信号(VDD)，第二电源线VSL可与发光器件LD的第二电极CAT连接，可向发光器件LD输出第二电源信号(VSS)。同时，外围电路可向像素电路输出扫描信号、数据信号和复位信号等，从而控制发光器件LD的亮度，发光器件LD的具体驱动原理在此不再详细说明。
绑定区LA设有多个绑定焊盘区PAD，绑定焊盘区PAD可设有多个绑定焊盘，外围电路、第一电源线VDL和第二电源线VSL均可与绑定焊盘连接，绑定焊盘可与柔性电路板绑定，柔性电路板可与一控制电路板绑定，从而可通过控制电路板控制显示面板显示图像。弯折区BA具有柔性，可沿弯折区BA将引出区FA弯折至衬底背离发光器件LD的一侧，以便缩窄边框。
下面对驱动层的具体结构进行说明：
驱动层由多个膜层形成，举例而言，如图2所示，驱动层可包括晶体管层TL、第一走线层SD1、第一平坦层PLN1、第二走线层SD2和第二平坦层PLN2，其中：
如图2所示，晶体管层TL可设于衬底SU一侧，且覆盖像素区PA和外围区WA，驱动电路的晶体管和电容均可位于晶体管层TL。以晶体管为顶栅型薄膜晶体管为例，如图2所示，晶体管层TL可包括半导体层PO、第一栅绝缘层GI1、第一栅极层GA1、第二栅绝缘层GI2、第二栅极层GA2和层间介质层ILD，其中：
半导体层PO可设于衬底SU一侧，其材料可以包括多晶硅、金属氧化或其它半导体材料。半导体层PO的图案视驱动电路的薄膜晶体管的分布和连接关系而定，在此不做特殊限定。
第一栅绝缘层GI1可覆盖半导体层PO，第一栅绝缘层GI1的材料可包括氮化硅、氧化硅和氮氧化硅等无机绝缘材料。
第一栅极层GA1可设于第一栅绝缘层GI1背离衬底SU的表面，且第一栅极层GA1的部分区域与半导体层PO的部分区域正对，即第一栅极层GA1在衬底SU上的正投影与半导体层PO在衬底SU上的正投影存在交叉。第一栅极层GA1可为金属或其它导电材质。以一个薄膜晶体管为例，前述的正投影的交叉区域对应的半导体层PO即为一薄膜晶体管的沟道区，交叉区域两侧可作为该薄膜晶体管的源极和漏极，而交叉区域对应的第一栅极层GA1即为该薄膜晶体管的栅极。同时，第一栅极层GA1还可包括连接像素电路和外围电路的传输信号的走线和电容的一个极板，具体图案视驱动电路的具体结构而定，在此不做特殊限定。
第二栅绝缘层GI2可覆盖第一栅极层GA1，且覆盖第一栅绝缘层GI1未被第一栅极层GA1覆盖的区域。第二栅绝缘层GI2的材料可包括氮化硅、氧化硅和氮氧化硅等无机绝缘材料。
第二栅极层GA2可设于第二栅绝缘层GI2背离衬底SU的表面，第二栅极层GA2可为金属或其它导电材质，且第二栅极层GA2至少可包括像素电路的电容的另一极板，从而与第一栅极层GA1的极板相对，形成电容。同时，第二栅极层GA2还可以包括连接像素电路和外围电路的传输信号的走线，具体图案视驱动电路的具体结构而定，在此不做特殊限定。
层间介质层ILD可覆盖第二栅极层GA2，且覆盖第二栅绝缘层GI2未被第二栅极层GA2覆盖的区域；层间介质层ILD的材料可包括氮化硅、氧化硅和氮氧化硅等无机绝缘材料。
如图2所示，第一走线层SD1可设于晶体管层TL背离衬底SU的一侧，例如，第一走线层SD1可设于层间介质层ILD背离衬底SU的表面。第一走线层SD1可成为金属或透明导电材质，其可包括多个走线或连接部VDLs，至少部分走线和连接部VDLs可与半导体层PO连接，实现薄膜晶体管之间的连接。第一走线层SD1的具体图案视电路的具体结构而定，在此不做特殊限定。
如图2所示，第一平坦层PLN1设于第一走线层SD1背离衬底SU的一侧，第一平坦层PLN1可采用树脂或其它有机材料，用于实现平坦化，即第一平坦层PLN1背离衬底SU的表面为平面。
如图2所示，第二走线层SD2可设于第一平坦层PLN1背离衬底SU的表面，且与第一走线层SD1连接，第二走线层SD2也可以是金属或其它导电材质。第二走线层SD2的具体图案视电路的具体结构而定，在此不做特殊限定。
如图2所示，第二平坦层PLN2可覆盖第二走线层SD2，其材料可与第一平坦层PLN1相同，用于实现平坦化。
此外，如图2所示，驱动电路层CL还可包括阻挡层BAR和缓冲层BUF，其中：
阻挡层BAR可层叠于衬底SU一侧，且覆盖像素区PA和外围区WA。阻挡层BAR的材料可以包括氮化硅、氧化硅、氮氧化硅等无机绝缘材料。
缓冲层BUF可设于阻挡层BAR背离衬底SU的表面，其边界可与阻挡层BAR1的边界对齐，缓冲层BUF的材料也可以包括氮化硅、氧化硅、氮氧化硅等无机绝缘材料，但可以与阻挡层BAR1的材料不同。半导体层PO位于缓冲层BUF背离衬底SU的表面。
上述的第一栅绝缘层GI1、第二栅绝缘层GI2、层间介质层ILD、第一平坦层PLN1和第二平坦层PLN2均覆盖像素区PA和外围区WA，且在绑定区LA层叠设置，且采用无机材料的第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD在弯折区BA内断开，形成沿行方向X延伸的弯折槽BG，从而提高弯折区BA的柔性，避免无机材料在弯折时出现裂纹。同时，弯折槽BG可为一阶梯槽，包括沿背离衬底SU的方向依次连通的两个槽段，两个槽段中远离衬底SU的一侧的宽度大于靠近衬底SU的一个，靠近衬底SU的一个槽段贯穿阻挡层BAR和缓冲层BUF，远离衬底SU的一个槽段贯穿第一栅绝缘层GI1、第二栅绝缘层GI2和层间介质层ILD。第一平坦层PLN1可延伸至弯折槽BG内，并填充弯折槽BG，第一平坦层PLN1可在弯折槽BG处凹陷。
下面对第一电源线VDL和第二电源线VSL进行详细说明：
如图1所示，第一电源线VDL和第二电源线VSL在衬底SU上的正投影间隔分布，二者可以位于同一膜层，例如，第一电源线VDL和第二电源线VSL均可位于第一走线层SD1。当然，第一电源线VDL和第二电源线VSL，也可以是位于不同的膜层，只要能够导电即可。
在本公开的一些实施方式中，如图1所示，第一电源线VDL可包括总线部VDLm和连接部VDLs，总线部VDLm可沿行方向X延伸，且位于像素区PA和弯折区BA之间的周边区EA内，其在行方向X上的长度可与像素区PA在行方向X上的宽度大致相等，且总线部VDLm可通过多个沿列方向Y延伸并沿行方向X分布的电源连接线与像素电路连接。连接部VDLs可与总线部VDLm连接并穿过弯折区BA延伸至绑定区LA内，连接部VDLs可与绑定区LA的绑定焊盘连接，以便与柔性电路板连接。连接部VDLs的数量在此不做特殊限定，例如，连接部VDLs的数量可为两个，且沿行方向X间隔分布，并沿列方向Y延伸。在本公开的其它实施方式中，第一电源线VDL也可以是围绕于像素区PA外，
第二电源线VSL围绕于像素区PA外，且穿过弯折区BA延伸至绑定区LA内；第一电源线VDL可位于第二电源线VSL围绕的范围内。
如图2所示，发光器件LD可设于驱动层背离衬底SU的表面，例如，发光器件LD可设于第二平坦层PLN2背离衬底SU的表面。各发光器件LD在衬底SU上的正投影位于像素区PA内。发光器件LD可采用有机发光二极管(OLED)，其可包括第一电极ANO、第二电极CAT以及位于第一电极ANO和第二电极CAT之间的发光功能层EL，通过向第一电极ANO和第二电极CAT施加电信号，可激发发光功能层EL发光。同时，可通过像素定义层PDL分隔各发光器件LD，从而限定发光器件LD的范围。其中：
第一电极ANO可设于第二平坦层PLN2背离衬底SU的表面，且一第一电极ANO可作为一发光器件LD的阳极，其材料可以是金属或其它导电材料。
像素定义层PDL与第一电极ANO设于驱动背板BP的同一面，且像素定义层PDL设有露出各第一电极ANO的开口，即一个开口露出一个第一电极ANO。像素定义层PDL可用于限定出各个发光器件LD，一个开口对应的范围即一个发光器件LD的范围。
发光功能层EL至少部分位于开口内，且与第一电极ANO叠设置。发光功能层EL可包括沿背离衬底SU的方向依次层叠的空穴注入层、空穴传输层、发光材料层、电子传输层和电子注入层。当然，也可以采用其它结构，只要能与第一电极ANO和第二电极CAT配合发光即可。
发光功能层EL可为连续的整层结构，其可覆盖像素定义层PDL，且延伸至开口内，并与第一电极ANO层叠，此时，各个发光器件LD的发光颜色相同，若要实现彩色显示，则需要在发光器件LD背离衬底SU的一侧设置彩膜层，每个开口对应一个滤光区，通过不同颜色的滤光区实现彩色显示。当然，如图2所示，发光功能层EL也可包括多个阵列分布的发光部，一发光部的至少部分区域位于一开口内，且每个发光部独立发光，且不同的发光部的颜色可以不同，从而可以直接进行彩色显示。
第二电极CAT可覆盖发光功能层EL，第二电极CAT可以是连续的整层结构，使得各个发光器件LD可共用第二电极CAT。同时，第二电极CAT可为发光器件LD的阴极，其可采用透光结构，使得发光器件LD可向背离衬底SU的方向发光，例如，第二电极CAT的材料可以采用金属镁、银或其合金等，在一定厚度下，可以在导电的同时透光。同时，第二电极CAT可延伸至周边区EA内，并与第二电源线VSL连接。
此外，如图2-图5所示，在本公开的一些实施方式中，显示面板还可包括支撑层PS，其可设于像素定义层PDL背离衬底SU的表面，且包括多个支撑柱，其可用于支撑用于形成发光功能层EL时采用的掩膜版。支撑层PS可分布在像素区PA内以及绑定区LA内。
如图2-图5所示，所示，封装层TFE可覆盖各发光器件LD，用于保护发光器件LD，阻隔外界的水、氧对发光器件LD造成侵蚀。举例而言，封装层TFE可采用薄膜封装的方式实现封装，其可包括第一无机层CVD1、有机层IJP和第二无机层CVD2，其中，第一无机层CVD1可覆盖于第二电极CAT背离衬底SU的表面，有机层IJP可设于第一无机层CVD1背离衬底SU的表面，且有机层IJP的边界限定于第一无机层CVD1的边界的内侧，有机层IJP在衬底SU上的正投影的边界可延伸至周边区EA，确保有机层IJP能覆盖各发光器件LD。第二无机层CVD2可覆盖有机层IJP和未被有机层IJP覆盖的第一无机层CVD1，可通过第二无机层CVD2阻挡水氧侵入，通过具有柔性的有机层IJP实现平坦化。
在形成有机层IJP时，由于其具有流动性，为了限定其范围，防止其与外界的水、氧接触，并限定其位置，可通过阻挡坝对其流动范围进行限定，下面进行详细说明：
如图3-图5所示，第一阻挡坝Dam1可设于周边区EA，且可以是围绕像素区PA设置的环形结构，第一阻挡坝Dam1可与驱动背板BP和像素定义层PDL中的至少部分膜层同时形成，以便简化工艺，如此一来，第一阻挡坝Dam1与像素区PA之间存在围绕像素区PA的间断槽DG，以使第一阻挡坝Dam1同层的其它膜层断开而独立存在，才能阻挡有机层IJP。同时，间断槽DG可露出第一电源线VDL的至少部分区域，例如，间断槽DG可露出第一电源线VDL部的至少部分区域。
间断槽DG的宽度可为20μm-40μm，例如20μm、30μm、40μm等，在此不做特殊限定。间断槽DG的宽度可为其在衬底上的正投影的内边沿和外边沿的距离。
在利用掩膜版将形成第二电极CAT时，由于掩膜版的阴影效应，电极材料所形成的范围可能会大于设计的第二电极CAT的范围，从而可能会延伸至间断槽DG内并与第一电源线VDL接触，使第一电源线VDL和第二电源线VSL短路，为此，本公开在间断槽DG内设有覆盖第一电源线VDL的绝缘隔离层INS，即便电极材料延伸至间断槽DG内，也不会与第一电源线VDL接触，从而防止第一电源线VDL和第二电源线VSL短路。
第一阻挡坝Dam1可包括多个层叠设置的绝缘层，在第一阻挡坝Dam1的绝缘层Dams中，一个绝缘层Dams可与第一平坦层PLN1同层设置，一绝缘层Dams可与第二平坦层PLN2同层设置。此外，第一阻挡坝Dam1还可包括一与像素定义层PDL同层设置的绝缘层Dams。如图3所示，第一阻挡坝Dam1的绝缘层Dams有三个，且分别为第一绝缘层Dams1、第二绝缘层Dams2和第三绝缘层Dams3，第一绝缘层Dams1、第二绝缘层Dams2、第三绝缘层Dams3沿背离衬底SU的方向依次层叠设置，且第一绝缘层Dams1与第一平坦层PLN1同层设置，第二绝缘层Dams2与第二平坦层PLN2同层设置，第三绝缘层Dams3与像素定义层PDL同层设置。
当然，在本公开的其它实施方式中，如图5所示，第一阻挡坝Dam1可以只有两个绝缘层绝缘层Dams，例如，只有第一绝缘层Dams1和第二绝缘层Dams2，而没有第三绝缘层Dams3。
第一阻挡坝Dam1的宽度可为20μm-40μm，例如20μm、30μm、40μm等，在此不做特殊限定。第一阻挡坝Dam1的宽度可为其在衬底上的正投影的内边沿和外边沿的距离。
为了简化工艺，绝缘隔离层INS可与第一平坦层PLN1、第二平坦层PLN2和像素定义层PDL之一同层设置，从而可通过相同的工艺同时形成。例如，绝缘隔离层INS可与第一平坦层PLN1同层设置，具体而言，第一平坦层PLN1延伸至与第一阻挡坝Dam1，第一平坦层PLN1被间断槽DG露出的区域即为绝缘隔离层INS。当然，绝缘隔离层INS也可以是材质不同于第一平坦层PLN1、第二平坦层PLN2和像素定义层PDL的绝缘膜层，只要能起到绝缘隔离第二电源线VSL和第一电源线VDL的作用即可。
在本公开的一些实施方式中，如图3和图4所示，为了进一步防止有机层IJP溢出，可在间断槽内设置第二阻挡坝Dam2，第二阻挡坝Dam2可层叠于绝缘隔离层INS上，第二阻挡坝Dam2与间断槽的侧壁间隔分布，且第二阻挡坝Dam2为围绕像素区PA设置的环形结构。第二阻挡坝Dam2可包括多个层叠设置的绝缘层Dams，在第二阻挡坝Dam2的绝缘层Dams中，一绝缘层Dams可与第二平坦层PLN2同层设置，一绝缘层Dams可与像素定义层PDL同层设置。
第二阻挡坝Dam2的宽度可为20μm-40μm，例如20μm、30μm、40μm等，在此不做特殊限定。第二阻挡坝Dam2的宽度可为其在衬底上的正投影的内边沿和外边沿的距离。第二阻挡坝Dam2与间断槽DG的侧壁的间距可为20μm-40μm，例如20μm、30μm、40μm等，在此不做特殊限定。第二阻挡坝Dam2与间断槽DG的侧壁的间距为第二阻挡坝Dam2在衬底上的正投影的外边沿与间断槽DG在衬底上的正投影的外边沿的距离，以及第二阻挡坝Dam2在衬底上的正投影的内边沿与间断槽DG在衬底上的正投影的内沿的距离。
在本公开的一些实施方式中，如图3和图4所示，显示面板还可包括第三阻挡坝Dam3，其可与发光器件LD设于驱动背板BP的同一面，例如，第三阻挡坝Dam3设于第二平坦层PLN2背离衬底的表面。第三阻挡坝Dam3位于周边区EA内，且位于第一阻挡坝Dam1和像素区PA之间，第三阻挡坝Dam3为围绕像素区PA设置的环形结构，其可用于阻挡有机层IJP，有利于防止有机层IJP外溢。第三阻挡坝Dam3的数量为多个，且间隔分布于像素区PA和第一阻挡坝Dam1之间。为了简化工艺，第三阻挡坝Dam3与像素定义层PDL同层设置，从而可与像素定义层PDL同时形成。
第三阻挡坝Dam3的宽度为10μm-40μm，例如10μm、20μm、30μm、40μm等，第三阻挡坝Dam3的宽度可为其在衬底上的正投影的内边沿和外边沿的距离。
当然，在本公开的其它实施方式中，如图5所示，显示面板可以不设置第三阻挡坝Dam3。
在本公开的一些实施方式中，如图3-图5所示，显示面板还可包括第四阻挡坝Dam4，其可围绕于第一阻挡坝Dam1以外，且与第一阻挡坝Dam1间隔设置，若有机层IJP外溢至第一阻挡坝Dam1的外侧，可通过第四阻挡坝Dam4进行阻挡。第四阻挡坝Dam4可包括多个层叠设置的绝缘层，在第四阻挡坝Dam4的绝缘层中，一个绝缘层可与第一平坦层PLN1同层设置，一绝缘层可与第二平坦层PLN2同层设置。此外，第四阻挡层还可包括一与像素定义层PDL同层设置的绝缘层。
在本公开的一些实施方式中，如图3所示，第二电极CAT的边界与间断槽DG的距离L1为50μm-70μm，例如，50μm、60μm、70μm等，第二电极CAT的边界与间断槽DG的距离为第二电极CAT在衬底上的正投影的外沿与间断槽DG在衬底上的正投影的内沿的距离。
如图3所示，第一阻挡坝Dam1与弯折槽BG的最大距离L2为360μm-380μm，例如，360μm、370μm、380μm等。第一阻挡坝Dam1与弯折槽BG的最大距离为第一阻挡坝Dam1在衬底SU上的正投影的外沿与弯折槽BG在衬底SU上的投影靠近像素区PA的边沿的距离。
如图1所示，像素区PA与第二电极CAT的边界的距离L3可为140μm-160μm，例如140μm、150μm、160μm等。像素区PA与第二电极CAT的边界的距离L3为第二电极CAT位于周边区EA内的部分的宽度，该宽度可为第二电极CAT的设计宽度，不包含因掩膜版的阴影效应而延伸至间断槽DG内的电极材料。
基于上文中的宽度和距离的取值范围，像素区PA与弯折槽BG的距离可以620μm，而为采用本方案的显示面板的像素区PA与弯折槽BG的距离一般为1200μm，可以看出，本公开可以明显缩短该距离，从而减小下边框(对应于引出区FA的边框)的宽度，且不会引起第一电源线VDL和第二电源线VSL的短路。
在本公开的一些实施方式中，显示面板还可包括触控层，其可设于封装层TFE背离衬底SU的一侧，例如，触控层可设于封装层TFE背离衬底SU的表面，触控层可采用自容或互容式触控结构，也可以采用超声波等其它触控原理，在此不做特殊限定。
本公开提供一种显示面板的制造方法，该显示面板的结构可参考上文中显示面板的实施方式，在此不再详述，本公开的制造方法可包括：
形成驱动背板BP、第一阻挡坝Dam1和多个发光器件LD，驱动背板BP具有像素区PA和位于像素区PA外的外围区WA，外围区WA包括围绕像素区PA的周边区EA和位于周边区EA外的引出区FA，外围区WA内具有绝缘设置的第一电源线VDL和第二电源线VSL；第一阻挡坝Dam1设于周边区EA，且围绕像素区PA设置，第一阻挡坝Dam1与像素区PA之间设有围绕像素区PA的间断槽DG，间断槽DG露出第一电源线VDL的至少部分区域，且间断槽DG内设有覆盖第一电源线VDL的绝缘隔离层INS；多个发光器件LD设于驱动背板BP一侧，发光器件LD包括沿背离驱动背板BP的方向层叠的第一电极ANO、发光功能层EL和第二电极CAT，各发光器件LD共用同一第二电极CAT，第二电极CAT延伸至周边区EA内且位于第一阻挡坝Dam1和像素区PA之间，并与第二电源线VSL连接；
形成覆盖发光器件LD的封装层TFE，封装层TFE包括限定于第一阻挡坝Dam1围绕的范围内的有机层IJP。
需要说明的是，尽管在附图中以特定顺序描述了本公开中制造方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开还提供一种显示装置，其可包括上述任意实施方式的显示面板，其结构和有益效果可参考上文中显示面板的实施方式，在此不再赘述。本公开的显示装置可以是手机、平板电脑、电视等电子设备，在此不再一一列举。
在本公开的一些实施方式中，如图6所示，显示装置可包括显示面板DP、柔性电路板FPC和控制电路板MB，其中：
引出部GP可沿弯折区BA弯折，使绑定区LA位于衬底SU背离发光器件LD的一侧，柔性电路板FPC可与绑定区LA对应的绑定焊盘区PAD电连接，从而将柔性电路板FPC与绑定区LA绑定。
控制电路板MB可与柔性电路板FPC电连接，从而可通过控制电路板MB控制显示面板DP显示图像以及实现触控等功能。举例而言，终端设备为手机，控制电路板MB为手机的主板。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种显示面板，其特征在于，包括：
驱动背板，具有像素区和位于所述像素区外的外围区，所述外围区包括围绕所述像素区的周边区和位于所述周边区外的引出区，所述外围区内具有绝缘设置的第一电源线和第二电源线；
第一阻挡坝，设于所述周边区，且围绕所述像素区设置，所述第一阻挡坝与所述像素区之间设有围绕所述像素区的间断槽，所述间断槽露出所述第一电源线的至少部分区域，且所述间断槽内设有覆盖所述第一电源线的绝缘隔离层；
多个发光器件，设于所述驱动背板一侧，所述发光器件包括沿背离所述驱动背板的方向层叠的第一电极、发光功能层和第二电极，各所述发光器件共用同一所述第二电极，所述第二电极延伸至所述周边区内且位于所述间断槽和所述像素区之间，并与所述第二电源线连接；
封装层，覆盖所述发光器件，且包括限定于所述第一阻挡坝围绕的范围内的有机层。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
第二阻挡坝，设于所述间断槽内，且层叠于所述绝缘隔离层上，所述第二阻挡坝与所述间断槽的侧壁间隔分布。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
第三阻挡坝，与所述发光器件设于所述驱动背板的同一面，且位于所述周边区内，所述第三阻挡坝位于所述第一阻挡坝和所述像素区之间。
4.根据权利要求3所述的显示面板，其特征在于，所述第三阻挡坝的数量为多个，且间隔分布于所述像素区和所述第一阻挡坝之间。
5.根据权利要求1所述的显示面板，其特征在于，所述引出区和所述周边区沿列方向分布，所述引出区包括沿所述列方向分布的弯折区和绑定区，所述弯折区沿行方向延伸且分隔于所述周边区和所述绑定区之间；
所述第一电源线包括总线部和连接部，所述总线部沿所述行方向延伸，且位于所述像素区和所述弯折区之间的周边区内；所述连接部与所述总线部连接并穿过所述弯折区延伸至所述绑定区内；
所述第二电源线围绕于所述像素区外，且穿过所述弯折区延伸至所述绑定区内；所述第一电源线位于所述第二电源线围绕的范围内；
所述间断槽位于所述像素区和所述弯折区之间的区域露出所述总线部的至少部分区域。
6.根据权利要求3所述的显示面板，其特征在于，所述驱动背板包括：
衬底；
晶体管层，设于所述衬底一侧；
第一走线层，设于所述晶体管层背离所述衬底的表面，且与所述晶体管层连接；
第一平坦层，覆盖所述第一走线层；
第二走线层，设于所述第一平坦层背离所述衬底的表面，且与所述第一走线层连接；
第二平坦层，覆盖所述第二走线层；
所述显示面板还包括像素定义层，所述像素定义层与所述第一电极设于所述第二平坦层背离所述衬底的表面，且分隔各所述发光器件；
所述第一电源线与所述第一走线层同层设置；
所述第一平坦层、所述第二平坦层和所述像素定义层之一与所述绝缘隔离层同层设置。
7.根据权利要求6所述的显示面板，其特征在于，所述绝缘隔离层与所述第一平坦层同层设置；
所述第一阻挡坝和所述第二阻挡坝均包括多个层叠设置的绝缘层；在所述第一阻挡坝的绝缘层中，一所述绝缘层与所述第一平坦层同层设置，一所述绝缘层与所述第二平坦层同层设置；
在所述第二阻挡坝的绝缘层中，一所述绝缘层与所述第二平坦层同层设置，一所述绝缘层与所述像素定义层同层设置。
8.根据权利要求7所述的显示面板，其特征在于，所述第一阻挡坝的一所述绝缘层与所述像素定义层同层设置。
9.根据权利要求7所述的显示面板，其特征在于，所述第三阻挡坝与所述像素定义层同层设置。
10.根据权利要求6所述的显示面板，其特征在于，所述晶体管层包括：
半导体层，设于所述衬底一侧；
第一栅绝缘层，覆盖所述半导体层；
第一栅极层，设于所述第一栅绝缘层背离所述衬底的表面；
第二栅绝缘层，覆盖所述第一栅极层；
第二栅极层，设于所述第二栅绝缘层背离所述衬底的表面；
层间介质层，覆盖所述第二栅极层；
所述第一栅绝缘层、所述第二栅绝缘层和所述层间介质层在所述弯折区内断开，形成沿所述行方向延伸的弯折槽，所述第一平坦层填充所述弯折槽。
11.根据权利要求2所述的显示面板，其特征在于，所述第一阻挡坝的宽度、所述间断槽的宽度、所述第二阻挡坝的宽度以及所述第二阻挡坝与所述间断槽的侧壁的间距中的至少一个为20μm-40μm。
12.根据权利要求3所述的显示面板，其特征在于，所述第三阻挡坝的宽度为10μm-40μm。
13.根据权利要求10所述的显示面板，其特征在于，所述第二电极的边界与所述间断槽的距离为50μm-70μm，所述第一阻挡坝与所述弯折槽的最大距离为360μm-380μm。
14.一种显示面板的制造方法，其特征在于，包括：
形成驱动背板、第一阻挡坝和多个发光器件，所述驱动背板具有像素区和位于所述像素区外的外围区，所述外围区包括围绕所述像素区的周边区和位于所述周边区外的引出区，所述外围区内具有绝缘设置的第一电源线和第二电源线；所述第一阻挡坝设于所述周边区，且围绕所述像素区设置，所述第一阻挡坝与所述像素区之间设有围绕所述像素区的间断槽，所述间断槽露出所述第一电源线的至少部分区域，且所述间断槽内设有覆盖所述第一电源线的绝缘隔离层；多个发光器件设于所述驱动背板一侧，所述发光器件包括沿背离所述驱动背板的方向层叠的第一电极、发光功能层和第二电极，各所述发光器件共用同一所述第二电极，所述第二电极延伸至所述周边区内且位于所述第一阻挡坝和所述像素区之间，并与所述第二电源线连接；
形成覆盖所述发光器件的封装层，所述封装层包括限定于所述第一阻挡坝围绕的范围内的有机层。
15.一种显示装置，其特征在于，包括权利要求1-13任一项所述的显示面板。
CN202210264759.5A 2022-03-17 2022-03-17 显示装置、显示面板及其制造方法 Pending CN114628408A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210264759.5A CN114628408A (zh) 2022-03-17 2022-03-17 显示装置、显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210264759.5A CN114628408A (zh) 2022-03-17 2022-03-17 显示装置、显示面板及其制造方法

Publications (1)

Publication Number Publication Date
CN114628408A true CN114628408A (zh) 2022-06-14

Family

ID=81901424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210264759.5A Pending CN114628408A (zh) 2022-03-17 2022-03-17 显示装置、显示面板及其制造方法

Country Status (1)

Country Link
CN (1) CN114628408A (zh)

Similar Documents

Publication Publication Date Title
CN111133836B (zh) 显示装置
CN113078195B (zh) 显示装置、显示面板及其制造方法
CN109148541B (zh) 显示面板及其制作方法和显示装置
CN110265470B (zh) 显示装置、显示面板及其制造方法
US20210026483A1 (en) Display device
KR20180047536A (ko) 유기발광 표시장치
US10134828B2 (en) Display device and method of manufacturing a display device
KR20190081955A (ko) 전계 발광 표시장치
CN110797352B (zh) 显示面板及其制作方法、显示装置
CN112687190B (zh) 显示面板、显示装置及显示面板的制备方法
KR20230028201A (ko) 디스플레이 패널 및 디스플레이 장치
KR20120066350A (ko) 유기 발광 표시 장치
KR20200115807A (ko) 표시 장치
CN110047896B (zh) 显示基板及其制造方法、显示装置
US20140197395A1 (en) Organic luminescent display device
KR20210074549A (ko) 유기발광 표시장치
CN114628408A (zh) 显示装置、显示面板及其制造方法
KR102150839B1 (ko) 표시 장치
KR20220078380A (ko) 표시장치
KR100766933B1 (ko) 평판 표시장치
KR20060116516A (ko) 유기전계발광패널의 배선구조 및 그 유기전계발광패널
US20240074266A1 (en) Display panel and display device
CN114464755B (zh) 显示装置、显示面板及其制造方法
CN117716810A (zh) 显示面板及显示装置
CN117377937A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination