CN115719747A - 驱动基板及显示装置 - Google Patents

驱动基板及显示装置 Download PDF

Info

Publication number
CN115719747A
CN115719747A CN202211354800.4A CN202211354800A CN115719747A CN 115719747 A CN115719747 A CN 115719747A CN 202211354800 A CN202211354800 A CN 202211354800A CN 115719747 A CN115719747 A CN 115719747A
Authority
CN
China
Prior art keywords
holes
hole
conductive
group
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211354800.4A
Other languages
English (en)
Other versions
CN115719747B (zh
Inventor
李泽尧
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211354800.4A priority Critical patent/CN115719747B/zh
Publication of CN115719747A publication Critical patent/CN115719747A/zh
Priority to US18/208,892 priority patent/US20240145486A1/en
Priority to PCT/CN2023/102169 priority patent/WO2024093270A1/zh
Application granted granted Critical
Publication of CN115719747B publication Critical patent/CN115719747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种驱动基板及显示装置。该驱动基板包括衬底、绝缘设置的第一金属层和第二金属层、转接层；第一金属层和第二金属层分别包括第一走线和第二走线，第一走线与第二走线通过转接层电连接，转接层的部分分别延伸至第一通孔和第二通孔内形成第一导电孔和第二导电孔，一个第一导电孔和一个第二导电孔组成一组导电连接孔，每组中第一导电孔经转接层至对应第二导电孔形成的电流路径为组内电流路径，任意一组中第一导电孔经转接层至其他组的第二导电孔形成的电流路径为组外路径；每组的组内电流路径长度小于组外路径长度；任意一组的组内电流路径长度与其他组的组内电流路径长度相等。该驱动基板能够降低电流密度，减少电压降。

Description

驱动基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种驱动基板及显示装置。
背景技术
无机微发光二极管(Micro Light-Emitting Diode，Micro LED)显示装置是当今显示装置研究领域的热点之一，与有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置相比，Micro LED显示装置具有信赖性高、功耗低、亮度高以及响应速度快等优点。
由于显示装置的发光元件为电流驱动型发光元件，因此，驱动基板向发光元件提供电流的讯号线的设计必须要考虑电压降(IR Drop)和电流密度的问题。现有技术中，在驱动基板电路走线设计的过程中，由于跨线的存在，对于一条讯号线不可避免的会有转层过孔的存在，即，驱动基板上第一金属走线通过导电孔和转接层转接至第二金属走线，以使电流可从第一金属走线通过导电孔和转接层传输至第二金属走线；为减少讯号在传输过程中的电压降和传输路径上的电流密度，通常会设置多个导电孔，使电流可以分散在多个导电孔进行传输，以减小电流密度和电压降。
然而，现有的驱动基板上的多个导电孔的排布设计，电流主要集中从一部分导电孔中通过沿转层传输至另一金属走线，仅有很小一部分电流从其他导电孔中通过，导致电流在转接层上的过于集中、密度较大，从而导致该路径上电压降增大，极易造成温度过高而使该位置处电连接结构被烧伤的问题。
发明内容
本申请提供的驱动基板及显示装置，旨在解决现有驱动基板上电流主要集中在部分导电孔中通过，导致电流在转接层上过于集中、密度较大，从而导致该路径上电压降增大，极易造成温度过高而使该位置处电连接结构被烧伤的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种驱动基板。该驱动基板包括：
衬底；
第一金属层，设置于所述衬底的一侧，所述第一金属层包括第一走线；
第一绝缘层，设置于所述第一金属层远离所述衬底的一侧且覆盖所述第一金属层；
第二金属层，设置于所述第一绝缘层远离所述衬底的一侧，所述第二金属层包括第二走线；
第二绝缘层，设置于所述第二金属层远离所述衬底的一侧且覆盖所述第二金属层；所述第一绝缘层和所述第二绝缘层定义第一通孔，以使所述第一走线部分暴露；所述第二绝缘层定义第二通孔，以使所述第二走线部分暴露；
转接层，设置于所述第二绝缘层远离所述衬底的一侧，所述转接层的一部分延伸至所述第一通孔内形成第一导电孔，另一部分延伸至所述第二通孔内形成第二导电孔，以使所述第一走线与所述第二走线通过所述转接层电连接；一个所述第一导电孔和一个所述第二导电孔组成一组导电连接孔；
其中，所述驱动基板包括多组所述导电连接孔，每组所述导电连接孔具有组内电流路径和组外路径；每组所述导电连接孔中，所述第一导电孔经所述转接层至对应所述第二导电孔形成的电流路径为所述组内电流路径；任意一组所述导电连接孔中，所述第一导电孔经转接层至其他组所述导电连接孔的所述第二导电孔形成的电流路径为所述组外路径；
其中，每组所述导电连接孔的所述组内电流路径的长度小于所述组外路径的长度；且任意一组所述导电连接孔的所述组内电流路径的长度与其他组所述导电连接孔的所述组内电流路径的长度相等。
其中，所述第一走线包括第一本体部和第一延伸部，所述第一延伸部的一端连接于所述第一本体部，所述第一延伸部对应于多个所述第一通孔，多个所述第一通孔沿所述第一延伸部的延伸方向共线设置；
所述第二走线包括第二本体部和第二延伸部，所述第二延伸部的一端连接于所述第二本体部，所述第二延伸部在所述第一金属层上的投影与所述第一延伸部错位设置，所述第二延伸部对应于多个所述第二通孔，多个所述第二通孔沿所述第二延伸部的延伸方向共线设置且分别与多个所述第一通孔对位设置且一一对应，以使每一所述第一导电孔与对应所述第二导电孔组成一组所述导电连接孔，每组所述导电连接孔的所述组内电流路径的长度均相等。
其中，多个所述第一通孔沿所述第一延伸部的延伸方向同行设置，多个所述第二通孔沿所述第二延伸部的延伸方向同行设置，且多个所述第一通孔和多个所述第二通孔呈阵列分布，以在阵列的列方向上，位于同一列的所述第二导电孔与所述第一导电孔对应组成一组所述导电连接孔。
其中，所述第一走线包括第一本体部和多个间隔设置的第一延伸部，所述第一延伸部的一端连接于所述第一本体部，每个所述第一延伸部对应于至少一个所述第一通孔；
所述第二走线包括第二本体部和多个间隔设置的第二延伸部，所述第二延伸部的一端连接于所述第二本体部，所述第二延伸部在所述第一金属层上的投影与所述第一延伸部错位且依次交替设置，每个所述第二延伸部对应于至少一个所述第二通孔，所述第一通孔与所述第二通孔沿所述第一延伸部与所述第二延伸部的排列方向依次交替排列为至少一列，一个所述第一导电孔与同一列且相邻的一个所述第二导电孔组成一组所述导电连接孔，且每组所述导电连接孔的所述组内电流路径的长度均相等。
其中，每个所述第一延伸部对应于多个所述第一通孔，多个所述第一通孔沿所述第一延伸部的延伸方向同行设置；每个所述第二延伸部对应于多个所述第二通孔，多个所述第二通孔沿所述第二延伸部的延伸方向同行设置，且分别与相邻行的多个所述第一通孔对位设置，使得所述第一通孔与所述第二通孔沿所述第一延伸部与所述第二延伸部的排列方向依次交替排列为多列，所述第一导电孔与同一列且相邻的一个所述第二导电孔组成一组所述导电连接孔，且同一列中相邻两组所述导电连接孔共用一个所述第一通孔或共用一个所述第二通孔。
其中，多行所述第一通孔与多行所述第二通孔依次交替排列为阵列，以在每一列中，所述第一通孔经所述转接层至相邻的所述第二通孔的电流路径均相等。
其中，所述第一通孔和所述第二通孔均为方形孔或矩形孔，且所述第一通孔边缘的一组对边和所述第二通孔边缘的一组对边均与同行设置的所述第一通孔或同行设置的所述第二通孔的行的方向平行。
其中，所述第一走线对应于所述第一通孔的部分与所述第二走线对应于所述第二通孔的部分重叠设置，每组所述导电连接孔的所述第一通孔与对应的所述第二通孔同轴设置，以使电流沿所述第一通孔或所述第二通孔的周向均匀分布于每组所述导电连接孔的所述组内电流路径上。
其中，所述第一通孔和所述第二通孔为方形孔或圆形孔，且所述第一通孔的边缘线与所述第二通孔的边缘线相互平行。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示装置。该显示装置包括：
发光单元，用于显示图像；所述发光单元包括电流驱动型发光器件；
驱动基板，与所述发光单元电连接，用于向所述发光单元提供驱动信号，所述驱动基板为上述技术方案所涉及的驱动基板。
本申请实施例的有益效果：区别于现有技术，本申请实施例提供的驱动基板及显示装置，该驱动基板包括依次层叠设置的衬底、第一金属层、第一绝缘层、第二金属层、第二绝缘层和转接层；其中，第一金属层包括第一走线，第二金属层包括第二走线，第一绝缘层和第二绝缘层开设第一通孔，以使第一走线部分暴露，第二绝缘层开设第二通孔，以使第二走线部分暴露；其中，转接层的一部分延伸至第一通孔内形成第一导电孔，另一部分延伸至第二通孔内形成第二导电孔，以使第一走线与第二走线通过转接层电连接，并将一个第一导电孔和一个第二导电孔组成一组导电连接孔；本申请通过使驱动基板包括多组导电连接孔，以将电流分散于多组导电连接孔中，从而降低电流密度；并将每组导电连接孔中的第一导电孔经转接层至对应第二导电孔形成的电流路径定义为组内电流路径，将任意一组导电连接孔的第一导电孔经转接层至其他组导电连接孔的第二导电孔形成的电流路径定义为组外路径；通过使每组导电连接孔的组内电流路径的长度小于组外路径的长度，以使得电流从第一走线沿第一导电孔、转接层和与第一导电孔对应的第二导电孔的路径传输至第二走线，即使得电流从第一走线沿每组导电连接孔的组内电流路径传输至第二走线，以缩短电流传输路径，减少了该处电路传输路径的负载，从而减小转接层位置的电压降。进一步地，通过使任意一组导电连接孔的组内电流路径与其他组导电连接孔的组内电流路径的长度相等，使得电流可均衡分布于每组导电连接孔在转接层上形成的传输路径，以有效分散电流，从而降低电流在转接层上的密度，且增加了电流传输路径的宽度，进一步减小了该处电路传输路径的负载，可进一步减小转接层位置处的电压降，可有效降低因电流过于集中导致局部温度过高造成转接层被烧损的风险。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本申请一实施例提供的驱动基板的剖视结构示意图；
图2是本申请第一对比实施例提供的导电连接孔的排布结构示意图；
图3是本申请第一实施例提供的导电连接孔的排布结构示意图；
图4是本申请第一对比实施例和第一实施例中电流分布的模拟仿真图；图(a)是本申请第一对比实施例中的电流分布的模拟仿真图；图(b)是本申请第一实施例中电流分布的模拟仿真图；
图5是本申请第二实施例提供的导电连接孔的排布结构示意图；
图6是本申请第三实施例提供的导电连接孔的排布结构示意图；
图7是本申请第四实施例提供的导电连接孔的排布结构示意图；
图8是图7实施例中A-A向的剖视结构示意图；
图9是本申请第四对比实施例提供的导电连接孔的排布结构示意图；
图10是本申请第四对比实施例和第四实施例中电流分布的模拟仿真图；图(c)是本申请第四对比实施例中的电流分布的模拟仿真图；图(d)是本申请第四实施例中电流分布的模拟仿真图；
图11是本申请一实施例提供的显示装置的结构示意图。
附图标号：
1-驱动基板；10-衬底；20-第一金属层；21-第一走线；211-第一本体部；212-第一延伸部；30-第二金属层；31-第二走线；311-第二本体部；312-第二延伸部；41-第一绝缘层；42-第二绝缘层；51-第一通孔；52-第二通孔；60-导电连接孔；61-第一导电孔；62-第二导电孔；70-转接层；22-第三走线；32-第四走线；53-第三通孔；54-第四通孔；63-第三导电孔；64-第四导电孔；80-转接连接层；2-显示单元；201-发光器件；100-显示装置。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1是本申请一实施例提供的驱动基板的剖视结构示意图。在本实施例中，提供一种驱动基板1，该驱动基板1可用于显示装置100(见图11)，向显示装置100的发光单元提供电流驱动信号，以使发光单元发光。具体地，该驱动基板1包括依次层叠设置的衬底10、第一金属层20、第一绝缘层41、第二金属层30、第二绝缘层42、转接层70。
其中，衬底10可为板状，其形状和大小可根据实际生产需求进行设置；例如，根据显示面板的显示区尺寸、显示面板的形态等因素对驱动基板1的衬底10的大小、形状、材质等进行设置。衬底10可为柔性基板或硬质基板。具体地，衬底10可为绝缘材质，例如玻璃、树脂、有机高分子材料等；衬底10也可为金属材质，在金属材质的基板上还需要设置绝缘层，以避免与驱动基板1中其他金属层发生短路等问题。
第一金属层20设置于衬底10的一侧，且第一金属层20包括第一走线21。具体地，可通过图案化第一金属层20以形成第一走线21，第一走线21用于传输信号，例如电压信号或电流信号等。第一金属层20的材质和厚度可根据实际需要进行设置，第一走线21的长度和宽度以及形状、走向均可根据实际需求进行布线设计和设置。
第一绝缘层41设置于第一金属层20远离衬底10的一侧，且覆盖第一金属层20，以用于隔离第一金属层20，避免第一金属层20与其他信号走线短路，导致线路异常。第一绝缘层41的材料和厚度可根据实际需要进行设置，对此不做具体限制。
第二金属层30设置于所述第一绝缘层41远离衬底10的一侧，且第二金属层30包括第二走线31。与第一走线21类似，第二走线31也可通过图案化第二金属层30形成，以用于传输信号，例如电压信号或电流信号等。同样，第二金属层30的材质和厚度可根据实际需要进行设置，第二走线31的长度和宽度以及形状、走向等均可根据实际需求进行布线设计和设置。
第二绝缘层42设置于第二金属层30远离衬底10的一侧，且覆盖第二金属层30，以用于隔离第二金属层30，避免第二金属层30与其他信号走线短路，导致线路异常。同样，第一绝缘层41的材料和厚度也可根据实际需要进行设置，对此不做具体限制。
其中，第一绝缘层41和第二绝缘层42定义第一通孔51，第一通孔51贯穿第二绝缘层42和第一绝缘层41，以使第一走线21部分暴露；第二绝缘层42定义第二通孔52，第二通孔52贯穿第二绝缘层42，以使第二走线31部分暴露。
进一步地，在第二绝缘层42远离衬底10的一侧还设置有转接层70，转接层70的一部分延伸至第一通孔51内形成第一导电孔61，转接层70的另一部分延伸至第二通孔52内形成第二导电孔62，以使第一走线21与第二走线31通过转接层70电连接，从而实现第一走线21与第二走线31之间的信号传递，信号的具体传输路径可为第一走线21—>第一导电孔61—>转接层70—>第二导电孔62—>第二走线31，或者为第二走线31—>第二导电孔62—>转接层70—>第一导电孔61—>第一走线21。转接层70具体为导电材质，例如金属材质或氧化铟锡(ITO)材质等，以实现第一走线21与第二走线31之间的电连接，具体可根据实际需要选择，对此不做具体限制，在本实施例中，优选ITO材质的转接层70。
请参阅图2，图2是本申请第一对比实施例提供的导电通孔的排布结构示意图。与本申请实施例类似，该实施例提供一种基板，基板包括依次层叠设置的基底(图未示)、第三金属层(图未示)、第三绝缘层(图未示)、第四金属层(图未示)、第四绝缘层(图未示)和转接连接层80，基板的结构与本申请实施例的驱动基板结构相似，对此不作具体介绍，具体可参考上文介绍。其中，第三金属层包括第三走线22，第四金属层包括第四走线32，第三通孔53贯穿第四绝缘层和第三绝缘层，以使第三走线22部分暴露，第四通孔54贯穿第四绝缘层，以使第四走线32部分暴露，转接连接层80一部分延伸至第三通孔53内形成第三导电通孔63，转接连接层80另一部分延伸至第四通孔54内形成第四导电通孔64，从而使第三走线22和第四走线32通过转接连接层80电连接。
其中，多个第三通孔53呈多行多列的阵列排布，第四通孔54设置在第三通孔53的一侧，第四通孔54的数量与第三通孔53的数量相同，且多个第四通孔54的排布方式与第三通孔53对应，也呈多行多列的阵列排布。在该实施例中，以第三通孔53和第四通孔54均呈两行两列的阵列排布为例进行说明，由于电流具有选择最短路径进行传输的特性，因此在该实施例中，电流会集中在相互最为靠近的两对第三通孔53与第四通孔54之间的路径上通过(如图2中实线箭头所示)，而距离相对较远的其他第三通孔53与第四通孔54之间的路径上仅有很少的电流通过，甚至没有电流通过(如图2中虚线箭头所示)，由此可以认为，仅有两对第三通孔53与第四通孔54为有效通孔，起到主要的电流传输作用，而其他第三通孔53和第四通孔54对于电流传输作用较为微弱，可视为无效通孔，这使得两对第三通孔53与第四通孔54需要传输更多的电流，电流在这两对第三通孔53与第四通孔54之间的传输路径上较为集中、密度较大，从而导致了该路径上电压降的增大，进一步还会导致该转接连接层80温度过高，增加了该处转接连接层80或靠近该处的其他走线、元器件等被烧损的风险，因此，有必要对第三通孔53和第四通孔54重新进行排布设计，以解决上述技术问题。
请参见图3，图3是本申请第一实施例提供的导电连接孔的排布结构示意图。在本实施例中，一个第一导电孔61和对应的一个第二导电孔62组成一组导电连接孔60，该驱动基板1包括多组导电连接孔60，以使电流能够在每一组中第一导电孔61与第二导电孔62之间的传输路径上均衡分布，以降低电流在传输路径上的密度，进而减少传输路径上的电压降。
具体地，每组导电连接孔60具有组内电流路径和组外路径。其中，组内电流路径为：每组导电连接孔60中，第一导电孔61经转接层70至对应的第二导电孔62形成的电流路径，即每组导电连接孔60中，电流从第一导电孔61经转接层70至第二导电孔62形成的路径；组外路径为：任意一组导电连接孔60的第一导电孔61经转接层70至其他组导电连接孔60的第二导电孔62形成的电流路径，即电流从任意一组导电连接孔60的第一导电孔61经转接层70至其他组导电连接孔60的第二导电孔62形成的路径。
在具体实施例中，每组导电连接孔60中，组内电流路径的长度小于组外路径的长度，以在每组导电连接孔60的第一导电孔61与第二导电孔62之间形成最短路径，使得电流从第一走线21沿该最短路径传输至第二走线31，有效缩短了电流传输路径，且减小了电流传输路径上的负载，进而减小电流传输路径上的电压降。
进一步地，多组导电连接孔60中，任意一组导电连接孔60的组内电流路径长度与其他组导电连接孔60的组内电流路径长度相等，即每一组导电连接孔60的第一导电孔61经转接层70至第二导电孔62的电流路径长度全都相等，以使得电流能够均衡地分布于每一组中第一导电孔61与第二导电孔62之间的传输路径上，使得每一组中的第一导电孔61和第二导电孔62均可有效传输电流，提高了导电孔的有效利用率，以有效分散电流，有效降低了电流在传输路径上的密度，且增加了电流传输路径的宽度，进一步减小了该处电路传输路径的负载，进而可进一步减少传输路径上的电压降，从而有效避免该转接层70温度过高，降低该处转接层70或靠近该处的其他走线、元器件等被烧损的风险。
具体地，第一走线21包括第一本体部211和第一延伸部212，第一延伸部212的一端连接于第一本体部211，第一延伸部212对应于多个第一通孔51，即第一通孔51使第一延伸部212的部分暴露，多个第一通孔51沿第一延伸部212的延伸方向共线设置。第二走线31包括第二本体部311和第二延伸部312，第二延伸部312的一端连接于第二本体部311，第二延伸部312在第一金属层20上的投影与第一延伸部212错位设置，即第二延伸部312在第一金属层20上的投影与第一延伸部212不重叠；第二延伸部312对应于多个第二通孔52，即第二通孔52使第二延伸部312的部分暴露，多个第二通孔52沿第二延伸部312的延伸方向共线设置且分别与多个第一通孔51对位设置且一一对应，以使每一第一导电孔61与对应的第二导电孔62组成一组导电连接孔60，且每组导电连接孔60的组内电流路径长度均相等。
其中，第一延伸部212和第二延伸部312的形状可为矩形、波浪形的条状、弯折状的条形等形状，具体可根据实际需要进行设置即可，多个第一通孔51沿第一延伸部212的延伸方向共线设置，即多个第一通孔51的连线的延伸方向与第一延伸部212的延伸方向相同，同样，多个第二通孔52沿第二延伸部312的延伸方向共线设置，即多个第二通孔52的连线的延伸方向与第二延伸部312的延伸方向相同。为便于设置和生产，在本实施例中，第一延伸部212和第二延伸部312设置为矩形，多个第一通孔51沿第一延伸部212的延伸方向同行设置，多个第二通孔52沿第二延伸部312的延伸方向同行设置，且多个第一通孔51和多个第二通孔52呈阵列分布，以在阵列的列方向上，位于同一列的第二导电孔62与第一导电孔61对应组成一组导电连接孔60；即，多个第一通孔51可等间隔排列为一行，多个第二通孔52也等间隔排列为一行且与该行第一通孔51平行设置，第一通孔51的间隔距离和第二通孔52的间隔距离相同，且每一个第二通孔52对应于一个第一通孔51正对设置，以使每一组正对设置的第一导电孔61和第二导电孔62组成一组导电连接孔60，从而使得每一组导电连接孔60的组内电流路径均相等，以使得电流能够均衡地分布于每一组中第一导电孔61与第二导电孔62之间的传输路径上，使得每一组中的第一导电孔61和第二导电孔62均可有效传输电流，提高了导电孔的有效利用率，以有效分散电流，有效降低了电流在传输路径上的密度，且增加了电流传输路径的宽度，进一步减小了该处电路传输路径的负载，进而可进一步减少传输路径上的电压降，从而有效避免该转接层70温度过高，降低该处转接层70或靠近该处的其他走线、元器件等被烧损的风险。
其中，第一通孔51和第二通孔52均为方形孔或矩形孔，且第一通孔51边缘的一组对边和第二通孔52边缘的一组对边均与阵列的行的方向平行，第一通孔51边缘的另一组对边和第二通孔52的边缘的另一组对边均与阵列的列的方向平行。具体地，第一通孔51和第二通孔52的大小可根据实际需要进行设置，第一通孔51的形状、大小和第二通孔52的形状、大小可设置为相同或不同，具体也可根据实际需要进行设置，在本实施例中，第一通孔51和第二通孔52的形状、大小均相同，以便于生产，减少工艺复杂度；同时，第一通孔51与第二通孔52的形状、大小相同，使得每一组导电连接孔60的第一通孔51靠近第二通孔52的边与第二通孔52靠近第一通孔51的边两端可对齐，从而增加每组导电连接孔60的组内电流路径的宽度，且可使电流在每组导电连接孔60的组内电流路径上分布更加均衡，进一步分散电流，降低电流密度和电压降。
具体地，导电连接孔60的数量可根据实际需要进行设置，对此不做具体限制，例如2组、4组、6组、8组、12组、15组、18组、20组等；在本实施例中，便于与图2对比实施例作对比，以4组导电连接孔60为例，4个第一导电孔61沿第一延伸部212的延伸方向等间隔排列为一行，4个第二导电孔62沿第二延伸部312的延伸方向等间隔排列为一行，相邻第一导电孔61的间隔距离和相邻第二导电孔62的间隔距离相同，使得4个第一导电孔61和4个第二导电孔62呈两行4列的矩阵排布，在列的方向上，同一列的第二导电孔62与相邻的第一导电孔61对应组成一组导电连接孔60，使得每一组导电连接孔60的组内电流路径的长度均相等，即在每一列中，每一个第一导电孔61经转接层70至相邻第二导电孔62的电流路径变为相同且最短的路径，从而使通过每组导电连接孔60的组内电流路径都起到相同的电流传输作用，电流均衡地分散在每一组导电连接孔60中流过；相比于第一对比实施例，本实施例使得每一组导电连接孔60传输的电流仅为第一对比实施例中有效通孔传输电流的1/2，且转接层70上电流传输路径的宽度为第一对比实施例中转接层70上电流传输路径的宽度的2倍，即传输路径上的负载为第一对比实施例的1/2，从而使得转接层70上电流传输路径上的电流密度为第一对比实施例的1/2，电压降为第一对比实施例中的1/4，由此可见，本申请实施例可有效降低驱动基板1上跨线转接结构处电流路径上的电流密度和电压降，从而有效避免跨线转结构处温度过高，降低了该处转接层70或靠近该处的其他走线、元器件等被烧损的风险。
请参阅图4，图4是本申请第一对比实施例和第一实施例中电流分布的模拟仿真图，其中，图(a)是本申请第一对比实施例中的电流分布的模拟仿真图，图(b)是本申请第一实施例中电流分布的模拟仿真图。模拟仿真将相同大小的电流分别作用于第一对比实施例和本实施例，由图(a)可以看出，第一对比实施例中，电流主要集中在相互最为靠近的两对第三通孔53与第四通孔54之间传输，传输路径上的电流密度较大；由图(b)可以看出，本实施例中，电流较为均衡地在每组导电连接孔60的第一导电孔61与第二导电孔62之间传输，传输路径的宽度较宽，传输路径上的电流密度也较小。由模拟仿真结果可看出，本申请实施例的导电连接孔60的排布方式可有效降低驱动基板1上跨线转接结构处电流路径上的电流密度和电压降，从而有效避免跨线转结构处温度过高，降低了该处转接层70或靠近该处的其他走线、元器件等被烧损的风险。
请参阅图5-6，图5是本申请第二实施例提供的导电连接孔的排布结构示意图，图6是本申请第三实施例提供的导电连接孔的排布结构示意图。在第二实施例和第三实施例中，第一走线21包括第一本体部211和多个间隔设置的第一延伸部212，第一延伸部212的一端连接于第一本体部211，即相当于多个第一延伸部212的一端通过第一本体部211短接，每个第一延伸部212对应于至少一个第一通孔51，即每个第一延伸部212至少有一个第一通孔51使该第一延伸部212的部分暴露，以使转接层70的一部分延伸至第一通孔51内形成第一导电孔61，从而与第一延伸部212电连接；第二走线31包括第二本体部311和多个间隔设置的第二延伸部312，第二延伸部312的一端连接于第二本体部311，即相当于多个第二延伸部312的一端通过第二本体部311短接，每个第二延伸部312对应于至少一个第二通孔52，即每个第二延伸部312至少有一个第二通孔52使该第二延伸部312的部分暴露，以使转接层70的另一部分延伸至第二通孔52内形成第二导电孔62，从而与第二延伸部312电连接，并且第二延伸部312在第一金属层20上的投影与第一延伸部212依次交替设置，且相互平行。对应地，第一通孔51与第二通孔52沿第一延伸部212与第二延伸部312的排列方向依次交替排列为至少一列，第一通孔51形成第一导电孔61，第二通孔52形成第二导电孔62，从而一个第一导电孔61与同一列且相邻的一个第二导电孔62组成一组导电连接孔60，且每组导电连接孔60的组内电流路径的长度均相等。
其中，同一列第一通孔51和第二通孔52，在列的方向上，与第一通孔51相邻的第二通孔52为两个，因此该第一通孔51形成的第一导电孔61可分别与相邻的两个第二通孔52形成的第二导电孔62组成两组导电连接孔60，即两组导电连接孔60可共用一个第一通孔51，电流从同一第一导电孔61的两侧经转接层70分别传输至两组导电连接孔60的第二导电孔62，然后通过两个第二导电孔62传输至第二走线31；同理，与第二通孔52相邻的第一通孔51也可为两个，因此该第二通孔52形成的第二导电孔62可分别与相邻的两个第一通孔51形成的第一导电孔61组成两组导电连接孔60，两组导电连接孔60共用一个第二通孔52，电流分别从两组的两个第一导电孔61经转接层70至同一第二导电孔62的两侧，然后经同一第二导电孔62的两侧通过第二导电孔62传输至第二走线31；即，通过共用第一通孔51或第二通孔52组成导电连接孔60，可提高第一通孔51和第二通孔52的利用率，提高了电流的传输效率，可进一步降低驱动基板1上跨线转接结构处电流路径上的电流密度和电压降，从而有效避免跨线转结构处温度过高，降低了该处转接层70或靠近该处的其他走线、元器件等被烧损的风险，而且还可以较少数量的第一通孔51和第二通孔52实现相同的分散电流、减少电压降的技术效果，从而减少第一通孔51和第二通孔52在驱动基板1上的占用空间，以向其他元器件或结构提供更多的设计空间。
如图5所示，在该实施例中，每个第一延伸部212对应一个第一通孔51，每个第二延伸部312对应一个第二通孔52，第一通孔51和第二通孔52沿第一延伸部212与第二延伸部312的排列方向依次交替排列为一列，一个第一导电孔61与相邻的一个第二导电孔62组成一组导电连接孔60，且相邻的两组导电连接孔60可共用一个第一通孔51或共用一个第二通孔52，每组导电连接孔60的组内电流路径的长度均相等，从而实现上文所述的技术效果。
如图6所述，在该实施例中，每个第一延伸部212对应多个第一通孔51，多个第一通孔51沿第一延伸部212的延伸方向同行设置，从而所有第一通孔51排列为多行；每个第二延伸部312对应多个第二通孔52，多个第二通孔52沿第二延伸部312的延伸方向同行设置，从而所有第二通孔52排列为多行，第一通孔51与第二通孔52按行交替排列，且每行第二通孔52分别与相邻行的第一通孔51对位设置，从而使得第一通孔51和第二通孔52沿第一延伸部212与第二延伸部312的排列方向交替排列为多列，第一导电孔61与同一列且相邻的一个第二导电孔62组成一组导电连接孔60，且同一列中相邻两组导电连接孔60可共用一个第一通孔51或共用一个第二通孔52，每组导电连接孔60孔的组内电流路径的长度均相等，从而实现上文所述的技术效果。
在该实施例中，多行第一通孔51与多行第二通孔52依次交替排列为阵列，以在每一列中，第一通孔51经转接层70至相邻的第二通孔52的电流路径均相等，以使得电流均衡分布于每组导电连接孔60形成的组内电流路径上，从而降低电流密度、减少电压降，同时，第一通孔51与第二通孔52呈阵列排布，可进一步均衡电流分布，以优化电流分散效果，且能够使第一通孔51和第二通孔52排列的更为紧凑，以减少在驱动基板1上的占用空间，可为其他结构设计提供更多空间。
在第二实施例和第三实施例中，第一通孔51和第二通孔52均为方形孔或矩形孔，且第一通孔51边缘的一组对边和第二通孔52边缘的一组对边均与同行设置的第一通孔51或同行设置的第二通孔52的行的方向平行，即与阵列的行的方向平行，相应地，第一通孔51边缘的另一组对边和第二通孔52的边缘的另一组对边均与阵列的列的方向平行，即相邻的第一通孔51和第二通孔52各自相互靠近的那条边相互平行。具体地，第一通孔51和第二通孔52的大小可根据实际需要进行设置，第一通孔51的形状、大小和第二通孔52的形状、大小可设置为相同或不同，具体也可根据实际需要进行设置，在本实施例中，第一通孔51和第二通孔52的形状、大小均相同，以便于生产，减少工艺复杂度；同时，第一通孔51与第二通孔52的形状、大小相同，使得每一组导电连接孔60的第一通孔51靠近第二通孔52的边与第二通孔52靠近第一通孔51的边两端可对齐，从而增加每组导电连接孔60的组内电流路径的宽度，且可使电流在每组导电通孔的组内电流路径上分布更加均衡，进一步分散电流，降低电流密度和电压降。
请参见图7-8，图7是本申请第四实施例提供的导电连接孔的排布结构示意图，图8是图7实施例中A-A向的剖视结构示意图。在本实施例中，第一走线21对应与第一通孔51的部分与第二走线31对应于第二通孔52的部分重叠设置，每组导电连接孔60的第一通孔51与第二通孔52同轴设置，且第一通孔51的孔径小于第二通孔52的孔径，从而使第二走线31部分暴露，以使第二走线31与转接层70电连接，并且使得每组导电连接孔60中，在第一通孔51或第二通孔52的周向上，组内电路路径的长度每一处都相等，从而使得电流沿第一通孔51或第二通孔52的周向均匀分布于每组导电连接孔60的组内电流路径上，使得第一通孔51和第二通孔52的周向上均分布有电流，可进一步分散电流，降低电流密度、减少电压降，且进一步提高了第一通孔51和第二通孔52的电流传输效率。并且，通过将第一通孔51与第二通孔52同轴设置，还可进一步有效减小电流从每组导电连接孔60的第一导电孔61经转接层70至第二导电孔62的路径的长度，即极大程度地减小了每组导电连接孔60的组内电流路径，进一步减少电流传输路径上的负载，从而进一步减少电压降；而且通过将第一通孔51与第二通孔52同轴设置可进一步有效减少通孔在驱动基板1上的占用空间，可为其他结构提供更多设计空间。
具体的，第一通孔51和第二通孔52为方形孔或圆形孔，且第一通孔51的边缘线与第二通孔52的边缘线相互平行。需要说明，第一通孔51的边缘线与第二通孔52的边缘线相互平行是指：第一通孔51和第二通孔52为方形孔时，第一通孔51的边缘线和第二通孔52的边缘线均包括四条，第一通孔51的四条边缘线分别与第二通孔52的四条边缘线相对且平行；第二通孔52和第二通孔52为圆形孔时，第一通孔51和第二通孔52的边缘线均为圆形，第一通孔51的圆形边缘线与第二通孔52的圆形边缘线相对且平行，可以理解为第一通孔51的边缘线和第二通孔52的边缘线在衬底10上的投影为同心圆。通过使第一通孔51的边缘线与第二通孔52的边缘线相互平行，使得每组导电连接孔60中，在第一通孔51或第二通孔52的周向上，组内电流路径的长度每一处均相等，从而使得电流沿第一通孔51或第二通孔52的周向均匀分布于每组导电连接孔60的组内电流路径上，使得第一通孔51和第二通孔52的周向上均分布有电流。
请参阅图9，图9使本申请第四对比实施例提供的导电通孔的排布结构示意图。在该实施例中，第四通孔54设置于第三通孔53的一侧，在进行电流传输时，电流从第三通孔53沿转接连接层80传输至第四通孔54，以实现跨线连接。容易看出，第四实施例与该实施例相比，第四实施例中电流传输路径的长度更短，因此相比于第四对比实施例电压降更小，且电流在第一导电孔61和第二导电孔62的周向上分布地更加均衡，导电连接孔60的电流传输效率更高，在实现传输同样大小的电流时，第四实施例相比于第四对比实施例所需要的通孔的数量更少。
请参阅图10，图10是本申请第四对比实施例和第四实施例中电流分布的模拟仿真图，其中，图(c)是本申请第四对比实施例中的电流分布的模拟仿真图，图(d)是本申请第四实施例中电流分布的模拟仿真图。第四对比实施例中以一个第三通孔53和一个第四通孔54为例，第四实施例中以一个第一通孔51和一个第二通孔52为例进行模拟仿真，模拟仿真时将相同大小的电流分别作用于第四对比实施例和第四实施例，从图中的仿真结果可以看出，第四实施例中的电流在第一通孔51与第二通孔52中分布地更为均衡，电流密度相对较小，且电流传输路径长度相比于第四对比实施例更短，从而更大程度地减小传输路径上的负载，进而在很大程度上减小电压降，能够有效避免温度过高，降低该处转接层70或靠近该处的其他走线、元器件等被烧损的风险。
请参阅图11，图11是本申请一实施例提供的显示装置的结构示意图。本实施例中，提供一种显示装置100，用于显示图像，该显示装置100可用于显示领域。具体地，该显示装置100包括发光单元2和驱动基板1。
其中，发光单元2用于显示图像，发光单元2包括电流驱动型发光器件201，例如发光二极管(Light-Emitting Diode，LED)、微发光二极管(Micro Light-Emitting Diode，Micro LED)、亚毫米发光二极管(Mini Light-Emitting Diode，Mini LED)以及有机发光二极管(Organic Light-Emitting Diode，OLED)等。
其中，驱动基板1与发光单元2电连接，用于向发光单元2提供驱动信号，以使发光单元2显示相应图像。具体的，驱动基板1的具体结构和功能与上述实施例中所涉及的驱动基板1的具体结构和功能相同或相似，且可实现相同的技术效果，具体可参阅上文介绍，此处不再赘述。该驱动基板1上的电流在传输路径上分布更为均衡，能够有效降低电流密度，且能够提升电流传输路径的宽度以及电流传输路径的长度，从而减小电流信号传输路径的负载，有效降低电压降，不仅能够有效避免温度过高，降低该处转接层70或靠近该处的其他走线、元器件等被烧损的风险，而且还可提升发光单元2的图像显示亮度，降低该显示装置100的功耗。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种驱动基板，包括：
衬底；
第一金属层，设置于所述衬底的一侧，所述第一金属层包括第一走线；
第一绝缘层，设置于所述第一金属层远离所述衬底的一侧且覆盖所述第一金属层；
第二金属层，设置于所述第一绝缘层远离所述衬底的一侧，所述第二金属层包括第二走线；
第二绝缘层，设置于所述第二金属层远离所述衬底的一侧且覆盖所述第二金属层；所述第一绝缘层和所述第二绝缘层定义第一通孔，以使所述第一走线部分暴露；所述第二绝缘层定义第二通孔，以使所述第二走线部分暴露；
转接层，设置于所述第二绝缘层远离所述衬底的一侧，所述转接层的一部分延伸至所述第一通孔内形成第一导电孔，另一部分延伸至所述第二通孔内形成第二导电孔，以使所述第一走线与所述第二走线通过所述转接层电连接；一个所述第一导电孔和一个所述第二导电孔组成一组导电连接孔；
其特征在于，所述驱动基板包括多组所述导电连接孔，每组所述导电连接孔具有组内电流路径和组外路径；每组所述导电连接孔中，所述第一导电孔经所述转接层至对应所述第二导电孔形成的电流路径为所述组内电流路径；任意一组所述导电连接孔的所述第一导电孔经转接层至其他组所述导电连接孔的所述第二导电孔形成的电流路径为所述组外路径；
其中，每组所述导电连接孔的所述组内电流路径的长度小于所述组外路径的长度；且任意一组所述导电连接孔的所述组内电流路径的长度与其他组所述导电连接孔的组内电流路径的长度相等。
2.根据权利要求1所述的驱动基板，其特征在于，所述第一走线包括第一本体部和第一延伸部，所述第一延伸部的一端连接于所述第一本体部，所述第一延伸部对应于多个所述第一通孔，多个所述第一通孔沿所述第一延伸部的延伸方向共线设置；
所述第二走线包括第二本体部和第二延伸部，所述第二延伸部的一端连接于所述第二本体部，所述第二延伸部在所述第一金属层上的投影与所述第一延伸部错位设置，所述第二延伸部对应于多个所述第二通孔，多个所述第二通孔沿所述第二延伸部的延伸方向共线设置且分别与多个所述第一通孔对位设置且一一对应，以使每一所述第一导电孔与对应所述第二导电孔组成一组所述导电连接孔，每组所述导电连接孔的所述组内电流路径的长度均相等。
3.根据权利要求2所述的驱动基板，其特征在于，多个所述第一通孔沿所述第一延伸部的延伸方向同行设置，多个所述第二通孔沿所述第二延伸部的延伸方向同行设置，且多个所述第一通孔和多个所述第二通孔呈阵列分布，以在阵列的列方向上，位于同一列的所述第二导电孔与所述第一导电孔对应组成一组所述导电连接孔。
4.根据权利要求1所述的驱动基板，其特征在于，所述第一走线包括第一本体部和多个间隔设置的第一延伸部，所述第一延伸部的一端连接于所述第一本体部，每个所述第一延伸部对应于至少一个所述第一通孔；
所述第二走线包括第二本体部和多个间隔设置的第二延伸部，所述第二延伸部的一端连接于所述第二本体部，所述第二延伸部在所述第一金属层上的投影与所述第一延伸部错位且依次交替设置，每个所述第二延伸部对应于至少一个所述第二通孔，所述第一通孔与所述第二通孔沿所述第一延伸部与所述第二延伸部的排列方向依次交替排列为至少一列，一个所述第一导电孔与同一列且相邻的一个所述第二导电孔组成一组所述导电连接孔，且每组所述导电连接孔的所述组内电流路径的长度均相等。
5.根据权利要求4所述的驱动基板，其特征在于，每个所述第一延伸部对应于多个所述第一通孔，多个所述第一通孔沿所述第一延伸部的延伸方向同行设置；每个所述第二延伸部对应于多个所述第二通孔，多个所述第二通孔沿所述第二延伸部的延伸方向同行设置，且分别与相邻行的多个所述第一通孔对位设置，使得所述第一通孔与所述第二通孔沿所述第一延伸部与所述第二延伸部的排列方向依次交替排列为多列，所述第一导电孔与同一列且相邻的一个所述第二导电孔组成一组所述导电连接孔，且同一列中相邻两组所述导电连接孔共用一个所述第一通孔或共用一个所述第二通孔。
6.根据权利要求5所述的驱动基板，其特征在于，多行所述第一通孔与多行所述第二通孔依次交替排列为阵列，以在每一列中，所述第一通孔经所述转接层至相邻的所述第二通孔的电流路径均相等。
7.根据权利要求3或5所述的驱动基板，其特征在于，所述第一通孔和所述第二通孔均为方形孔或矩形孔，且所述第一通孔边缘的一组对边和所述第二通孔边缘的一组对边均与同行设置的所述第一通孔或同行设置的所述第二通孔的行的方向平行。
8.根据权利要求1所述的驱动基板，其特征在于，所述第一走线对应于所述第一通孔的部分与所述第二走线对应于所述第二通孔的部分重叠设置，每组所述导电连接孔的所述第一通孔与对应的所述第二通孔同轴设置，以使电流沿所述第一通孔或所述第二通孔的周向均匀分布于每组所述导电连接孔的所述组内电流路径上。
9.根据权利要求8所述的驱动基板，其特征在于，所述第一通孔和所述第二通孔为方形孔或圆形孔，且所述第一通孔的边缘线与所述第二通孔的边缘线相互平行。
10.一种显示装置，其特征在于，包括：
发光单元，用于显示图像；所述发光单元包括电流驱动型发光器件；
驱动基板，与所述发光单元电连接，用于向所述发光单元提供驱动信号，所述驱动基板为如权利要求1-9中任一项所述的驱动基板。
CN202211354800.4A 2022-10-31 2022-10-31 驱动基板及显示装置 Active CN115719747B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211354800.4A CN115719747B (zh) 2022-10-31 2022-10-31 驱动基板及显示装置
US18/208,892 US20240145486A1 (en) 2022-10-31 2023-06-13 Driving substrate and display device
PCT/CN2023/102169 WO2024093270A1 (zh) 2022-10-31 2023-06-25 驱动基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211354800.4A CN115719747B (zh) 2022-10-31 2022-10-31 驱动基板及显示装置

Publications (2)

Publication Number Publication Date
CN115719747A true CN115719747A (zh) 2023-02-28
CN115719747B CN115719747B (zh) 2023-10-20

Family

ID=85254551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211354800.4A Active CN115719747B (zh) 2022-10-31 2022-10-31 驱动基板及显示装置

Country Status (3)

Country Link
US (1) US20240145486A1 (zh)
CN (1) CN115719747B (zh)
WO (1) WO2024093270A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093270A1 (zh) * 2022-10-31 2024-05-10 惠科股份有限公司 驱动基板及显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
US20100302221A1 (en) * 2008-12-18 2010-12-02 Panasonic Corporation Organic electroluminescence display device and manufacturing method thereof
US20140209910A1 (en) * 2013-01-31 2014-07-31 Samsung Display Co., Ltd. Display device
US20160071919A1 (en) * 2013-12-27 2016-03-10 Boe Technology Group Co., Ltd. Active Matrix Organic Light-Emitting Diode Display Substrate and Display Device
US20160252792A1 (en) * 2014-10-13 2016-09-01 Boe Technology Group Co., Ltd. Short-circuit unit and array substrate
US20170294160A1 (en) * 2014-09-04 2017-10-12 Joled Inc. Display device and method for driving same
US20180287254A1 (en) * 2015-10-09 2018-10-04 Sharp Kabushiki Kaisha Scanning antenna and method for driving same
US20190173173A1 (en) * 2016-07-29 2019-06-06 Sharp Kabushiki Kaisha Tft substrate, scanning antenna provided with tft substrate and method for producing tft substrate
CN110095889A (zh) * 2018-01-30 2019-08-06 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN112987351A (zh) * 2021-02-10 2021-06-18 深圳市华星光电半导体显示技术有限公司 短路棒、显示面板以及显示装置
CN113219740A (zh) * 2021-04-20 2021-08-06 绵阳惠科光电科技有限公司 一种显示面板和显示装置
CN113764384A (zh) * 2021-08-31 2021-12-07 惠科股份有限公司 信号走线结构及阵列基板
CN115083362A (zh) * 2022-05-26 2022-09-20 长沙惠科光电有限公司 液晶像素电路及其驱动方法、阵列基板
CN218447918U (zh) * 2022-07-18 2023-02-03 重庆惠科金渝光电科技有限公司 驱动基板和显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063476B1 (ko) * 2014-04-25 2020-01-08 엘지디스플레이 주식회사 조명장치
CN107978622B (zh) * 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置
CN112882295B (zh) * 2021-02-05 2022-12-23 惠科股份有限公司 一种显示面板和显示装置
CN115719747B (zh) * 2022-10-31 2023-10-20 惠科股份有限公司 驱动基板及显示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
US20100302221A1 (en) * 2008-12-18 2010-12-02 Panasonic Corporation Organic electroluminescence display device and manufacturing method thereof
US20140209910A1 (en) * 2013-01-31 2014-07-31 Samsung Display Co., Ltd. Display device
US20160071919A1 (en) * 2013-12-27 2016-03-10 Boe Technology Group Co., Ltd. Active Matrix Organic Light-Emitting Diode Display Substrate and Display Device
US20170294160A1 (en) * 2014-09-04 2017-10-12 Joled Inc. Display device and method for driving same
US20160252792A1 (en) * 2014-10-13 2016-09-01 Boe Technology Group Co., Ltd. Short-circuit unit and array substrate
US20180287254A1 (en) * 2015-10-09 2018-10-04 Sharp Kabushiki Kaisha Scanning antenna and method for driving same
US20190173173A1 (en) * 2016-07-29 2019-06-06 Sharp Kabushiki Kaisha Tft substrate, scanning antenna provided with tft substrate and method for producing tft substrate
CN110095889A (zh) * 2018-01-30 2019-08-06 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN112987351A (zh) * 2021-02-10 2021-06-18 深圳市华星光电半导体显示技术有限公司 短路棒、显示面板以及显示装置
CN113219740A (zh) * 2021-04-20 2021-08-06 绵阳惠科光电科技有限公司 一种显示面板和显示装置
CN113764384A (zh) * 2021-08-31 2021-12-07 惠科股份有限公司 信号走线结构及阵列基板
CN115083362A (zh) * 2022-05-26 2022-09-20 长沙惠科光电有限公司 液晶像素电路及其驱动方法、阵列基板
CN218447918U (zh) * 2022-07-18 2023-02-03 重庆惠科金渝光电科技有限公司 驱动基板和显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093270A1 (zh) * 2022-10-31 2024-05-10 惠科股份有限公司 驱动基板及显示装置

Also Published As

Publication number Publication date
US20240145486A1 (en) 2024-05-02
CN115719747B (zh) 2023-10-20
WO2024093270A1 (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
KR20190112136A (ko) 터치 컨트롤 패널 및 그 제조 방법, 터치 컨트롤 디스플레이 스크린
US20220328611A1 (en) Display substrate, method of manufacturing the same, and display device
JP2009524910A5 (zh)
CN112863386B (zh) 背光模组及显示装置
CN113805378B (zh) 发光基板及显示装置
CN112711349A (zh) 触控显示屏、触控显示装置
CN115719747A (zh) 驱动基板及显示装置
CN113391715A (zh) 显示装置
CN114255666A (zh) 一种驱动背板及显示装置
KR100893085B1 (ko) 투명 전광 장치
CN103713781A (zh) 触控面板
CN218447918U (zh) 驱动基板和显示面板
CN114823635B (zh) 驱动基板及显示面板
CN115244454B (zh) 显示基板和显示面板
JP7114854B2 (ja) 発光装置
WO2021204071A1 (zh) 端子连接结构、显示单元及显示器
JP2018087927A (ja) Ｌｅｄディスプレイ装置
JP2018087928A (ja) Ｌｅｄディスプレイ装置
CN111367437B (zh) 显示面板及其检测维护方法、显示装置
TW202224175A (zh) 發光顯示裝置及其製造方法
TW202129958A (zh) 發光板、線路板以及顯示裝置
CN111624809B (zh) 背光模块及用于背光模块的发光二极管灯条
CN217506872U (zh) 一种显示面板、显示屏及电子设备
CN115312534B (zh) 显示基板的制备方法
CN218585556U (zh) 一种led数字显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant