CN115312534B - 显示基板的制备方法 - Google Patents

显示基板的制备方法 Download PDF

Info

Publication number
CN115312534B
CN115312534B CN202210757850.0A CN202210757850A CN115312534B CN 115312534 B CN115312534 B CN 115312534B CN 202210757850 A CN202210757850 A CN 202210757850A CN 115312534 B CN115312534 B CN 115312534B
Authority
CN
China
Prior art keywords
electrostatic protection
pad
bonding pad
substrate
shorting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210757850.0A
Other languages
English (en)
Other versions
CN115312534A (zh
Inventor
许中燮
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210757850.0A priority Critical patent/CN115312534B/zh
Publication of CN115312534A publication Critical patent/CN115312534A/zh
Priority to US18/091,322 priority patent/US20240006421A1/en
Application granted granted Critical
Publication of CN115312534B publication Critical patent/CN115312534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种显示基板的制备方法。该方法包括：提供驱动基板，驱动基板包括：基底、像素驱动电路层、第一焊盘、第二焊盘和静电保护走线；向驱动基板转移发光元件，使得发光元件的阳极和阴极分别与第一焊盘和第二焊盘对位连接。其中，像素驱动电路层设置于基底上；第一焊盘和第二焊盘间隔设置于像素驱动电路层远离基底的一侧且分别与像素驱动电路层电连接；静电保护走线与第一焊盘间隔设置，第一焊盘与静电保护走线相对的一侧具有第一齿状尖端且静电保护走线与第一焊盘相对的一侧具有第二齿状尖端。该制备方法能够使避免在对发光元件进行巨量转移的过程中发生静电击穿导致驱动基板和发光元件被损坏，提高产品良率。

Description

显示基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板的制备方法。
背景技术
微发光二极管(Micro Light-Emitting Diode，Micro LED)显示装置因具有对比度高、响应快、视角广、色域框、亮度高、功耗低、寿命长以及稳定性好等优点，且随着LED芯片技术的进步，Micro LED显示技术已成为下一代最具竞争力的图像显示技术之一。
通常，由于显示面板需要的发光元件数量庞大，在制备显示面板的过程中，需要将阵列排布的发光元件从原始衬底转移到驱动基板上，在该转移过程中，需要持续将数量庞大的发光元件转移到驱动基板上，那么不可避免地，发光元件和驱动基板会不断地被移动、摩擦、吸附、加压、加热、加光、分离等，因此会持续产生静电电荷，而驱动基板和发光元件的芯片基板一般是绝缘材质，大量的静电电荷无法及时逸散而积累于发光元件和驱动基板的焊盘上，当发光元件与驱动基板的焊盘接触时极易发生静电击穿现象导致驱动基板或发光元件被损坏，且这种损坏易大面积发生而难以修复。
发明内容
本申请实施例提供的驱动基板、显示基板及显示基板的制备方法，旨在解决发光元件与驱动基板的焊盘接触时易发生静电击穿现象导致驱动基板或发光元件被损坏的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种显示基板的制备方法。该显示基板的制备方法包括：
提供驱动基板；所述驱动基板包括：
基底；
像素驱动电路层，设置于所述基底上；
第一焊盘和第二焊盘，间隔设置于所述像素驱动电路层远离所述基底的一侧且分别与所述像素驱动电路层电连接；
静电保护走线，所述静电保护走线与所述第一焊盘间隔设置，所述第一焊盘与所述静电保护走线相对的一侧具有第一齿状尖端且所述静电保护走线与所述第一焊盘相对的一侧具有第二齿状尖端；
向所述驱动基板转移发光元件，使得所述发光元件的阳极和阴极分别与所述第一焊盘和所述第二焊盘对位连接；
其中，所述提供驱动基板的步骤具体包括：
提供所述基底；
在所述基底的一侧制作所述像素驱动电路层；其中，所述像素驱动电路层表面具有多个阵列排布的像素区域；
在所述像素驱动电路层背离所述基底的一侧制备所述第一焊盘、所述第二焊盘和所述静电保护走线；其中，每个所述像素区域中形成一个所述第一焊盘和一个所述第二焊盘，且所述静电保护走线与所述第二焊盘间隔设置，所述第二焊盘与所述静电保护走线相对的一侧具有第三齿状尖端且所述静电保护走线与所述第二焊盘相对的一侧具有第四齿状尖端。
其中，所述在所述像素驱动电路层背离所述基底的一侧制备第一焊盘、第二焊盘和静电保护走线的步骤具体包括：
在所述像素驱动电路层背离所述基底的一侧沉积导电层；
图案化所述导电层形成多个所述第一焊盘、多个所述第二焊盘、以及所述静电保护走线；其中，同一行或同一列所述像素区域内的所述第一焊盘和所述第二焊盘之间设置同一条所述静电保护走线。
其中，所述在所述像素驱动电路层背离所述基底的一侧沉积导电层的步骤包括：
在所述像素驱动电路层背离所述基底的一侧的显示区域与非显示区域均沉积所述导电层；
所述图案化所述导电层形成多个所述第一焊盘、多个所述第二焊盘、以及多个所述静电保护走线步骤包括：
在所述显示区域形成多个所述第一焊盘、多个所述第二焊盘、以及多个所述静电保护走线，且在所述非显示区域形成第一短接部；其中，多条所述静电保护走线的端部通过第一短接部短接。
其中，所述向所述驱动基板转移发光元件的步骤之后还包括：
将同一行所述像素区域内的所述第一焊盘和所述第二焊盘之间的同一条所述静电保护走线在相邻两列所述像素区域之间断开，或将同一列所述像素区域内的所述第一焊盘和所述第二焊盘之间的同一条所述静电保护走线在相邻两行所述像素区域之间断开；
切除所述第一短接部。
其中，所述在所述基底的一侧制作像素驱动电路层的步骤包括：
制备多条VDD信号线和多条VSS信号线；
所述制备方法还包括：
将所述第一焊盘与所述VDD信号线电连接，将所述第二焊盘与所述VSS信号线电连接；将所述静电保护走线与所述VDD信号线和/或所述VSS信号线电连接。
其中，所述在所述基底的一侧制作像素驱动电路层的步骤包括：
制备多条信号线；其中，多条所述信号线的一端延伸至所述非显示区域并与所述第一短接部短接；
所述向所述驱动基板转移发光元件的步骤之后还包括：
切除所述第一短接部。
其中，所述制备多条信号线的步骤包括：
通过第二短接部将相同的所述信号线在所述非显示区域短接；
将所述第二短接部与所述第一短接部短接；
所述向所述驱动基板转移发光元件的步骤之后还包括：
切除所述第一短接部和所述第二短接部。
其中，所述通过第二短接部将相同的所述信号线在所述非显示区域短接的步骤包括：
使所述第二短接部和所述第一短接部位于所述显示区域的同侧；或，
使所述第一短接部位于所述显示区域的第一侧，所述第二短接部位于所述显示区域的第二侧，且所述第一侧与所述第二侧相邻，以使第一短接部与所述第二短接部部分重叠。
其中，所述向所述驱动基板转移发光元件的步骤之后还包括：
切断所述静电保护走线、去除所述静电保护走线、或使所述静电保护走线失去导电性。
本申请实施方式提供的显示基板的制备方法，通过提供驱动基板，在驱动基板上与第一焊盘相对的一侧设置静电保护走线，并使第一焊盘与静电保护走线相对的一侧具有第一齿状尖端，可使驱动基板上积累的静电电荷集中在第一齿状尖端，并可通过第一齿状尖端进行尖端放电；通过使静电保护走线与第一焊盘相对的一侧具有第二齿状尖端，使得集中在第一齿状尖端的静电电荷发生尖端放电时，第一齿状尖端与相对的第二齿状尖端之间形成电流通路，从而使得静电电流通过该电流通路转移到静电保护走线，然后通过静电保护走线转移到他处，从而避免在向驱动基板转移发光元件的过程中，驱动基板上的第一焊盘和第二焊盘积累过多的静电点电荷；并且，在在发光元件与第一焊盘和第二焊盘对接时，发光元件上积累的静电电荷可因接触而转移至第一焊盘的第一齿状尖端，然后同样通过上述尖端放电方式使得发光元件上的静电电荷被中和而不带电，使得发光元件上的静电电荷同样能够及时被中和而不带电，从而避免发光元件与第一焊盘和第二焊盘对接时发生静电击穿现象导致驱动基板或发光元件被损坏。而且，提供驱动基板的步骤中仅通过设置与第一焊盘相对的静电保护走线，并使第一焊盘与静电保护走线相对的两端分别制备成两个齿状尖端即可，该方法较为简单，不会增加较多的制备流程，有利于生产。
附图说明
图1为本申请一实施方式提供的显示基板的制备方法的流程图；
图2为图1所示步骤S10提供的驱动基板的一实施例的俯视结构示意图；
图3为图2所示的A-A向的剖面结构示意图；
图4为图2中一个像素区域中的第一焊盘、第二焊盘与静电保护走线的结构示意图；
图5为图1所示步骤S10的方法流程图；
图6为图4所示步骤S13的方法流程图；
图7a为步骤S131中在像素驱动电路层上沉积导电层的结构示意图；
图7b为步骤S132中形成第一焊盘、第二焊盘和静电保护走线后的结构示意图；
图8为本申请第一实施方式提供的驱动基板的结构示意图；
图9为本申请第二实施方式提供的驱动基板的结构示意图；
图10为本申请第三实施方式提供的驱动基板的结构示意图；
图11为本申请第四实施方式提供的驱动基板的结构示意图；
图12为本申请第五实施方式提供的驱动基板的结构示意图；
图13a为本申请第六实施方式提供的驱动基板的俯视结构示意图；
图13b为图13a所示的驱动基板的B-B向剖视结构示意图；
图14为本申请第一实施方式提供的显示面板的结构示意图；
图15为图1所示步骤S30的方法流程图；
图16为本申请第二实施方式提供的显示面板的结构示意图；
图17a为本申请第三实施方式提供的显示面板未切除第一短接部和第二短接部之前的结构示意图；
图17b为图17a中的显示面板切除第一短接部和第二短接部后的结构示意图。
附图标记说明：
1-显示区域；2-非显示区域；第一侧201；第二侧202；3-导电层；100-驱动基板；10-基底；20-像素驱动电路层；21-电路结构层；22-顶部绝缘层；31-第一焊盘；32-第二焊盘；311-第一齿状尖端；40-静电保护走线；40a-子静电走线；401-第二齿状尖端；321-第三齿状尖端；402-第四齿状尖端；101-像素区域；11-行像素区域；41-第一短接部；42-第二短接部；51-第一通孔；52-第二通孔；53-第三通孔；200-发光元件。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请一实施方式提供的显示基板的制备方法的流程图；该制备方法包括以下步骤：
步骤S10：提供驱动基板100，驱动基板100包括第一焊盘31、第二焊盘32和静电保护走线40。
步骤S20：向所述驱动基板100转移发光元件200，使得发光元件200的阳极和阴极分别与第一焊盘31和第二焊盘32对位连接。
请参阅图2和图3，图2为图1所示步骤S10提供的驱动基板的一实施例的俯视结构示意图，图3为图2所示的A-A向的剖面结构示意图。其中，步骤S10提供一种驱动基板100，该驱动基板100用于向发光元件200提供驱动信号，以驱动发光元件200发光而显示目标图像。
如图2-3所示，该驱动基板100包括基底10、像素驱动电路层20、第一焊盘31、第二焊盘32和静电保护走线40。其中，像素驱动电路层20设置于基底的一侧；第一焊盘31和第二焊盘32设置于像素驱动电路层20背离基底10的一侧，且分别与像素驱动电路层20电连接。
如图2和图4所示，图4为图2中一个像素区域中的第一焊盘、第二焊盘与静电保护走线的结构示意图。静电保护走线40与第一焊盘31间隔设置，第一焊盘31与静电保护走线40相对的一侧具有第一齿状尖端311且静电保护走线40与第一焊盘31相对的一侧具有第二齿状尖端401。同时，静电保护走线40还与第二焊盘32间隔设置；即，静电保护走线40间隔设置于第一焊盘31与第二焊盘32之间；通常，可将静电保护走线40与第一焊盘31和第二焊盘32设置在同一层，通过图案化刻蚀形成；或者，静电保护走线40也可与第一焊盘31、第二焊盘32分开制备，分别形成在不同的导电层3上，具体可根据实际需求进行制备。
在本实施方式中，通过提供驱动基板100，在驱动基板100上与第一焊盘31相对的一侧设置静电保护走线40，并使第一焊盘31与静电保护走线40相对的一侧具有第一齿状尖端311，可使驱动基板100上积累的静电电荷集中在第一齿状尖端311，并可通过第一齿状尖端311进行尖端放电；通过使静电保护走线40与第一焊盘31相对的一侧具有第二齿状尖端401，使得集中在第一齿状尖端311的静电电荷发生尖端放电时，第一齿状尖端311与相对的第二齿状尖端401之间形成电流通路，从而使得静电电流通过该电流通路转移到静电保护走线40，然后通过静电保护走线40分散到他处，从而避免在向驱动基板100转移发光元件的过程中，驱动基板100上的第一焊盘31和第二焊盘32积累过多的静电点电荷；并且，在在发光元件与第一焊盘31和第二焊盘32对接时，发光元件上积累的静电电荷可因接触而转移至第一焊盘31的第一齿状尖端311，然后同样通过上述尖端放电方式使得发光元件上的静电电荷被中和而不带电，使得发光元件上的静电电荷同样能够及时被中和而不带电，从而避免发光元件与第一焊盘31和第二焊盘32对接时发生静电击穿现象导致驱动基板100或发光元件被损坏。而且，提供驱动基板100的步骤中仅通过设置与第一焊盘31相对的静电保护走线40，并使第一焊盘31与静电保护走线40相对的两端分别制备成两个齿状尖端即可，该方法较为简单，不会增加较多的制备流程，有利于生产。
具体地，请参见图4和图5，图5为图1所示步骤S10的方法流程图；在该实施方式中，步骤S10中提供驱动基板100的步骤具体包括：
步骤S11：提供基底10。
步骤S12：在基底10的一侧制作像素驱动电路层20；其中，像素驱动电路层20表面具有多个阵列排布的像素区域101(可参见图2)。
步骤S13：在像素驱动电路层20背离基底10的一侧制备第一焊盘31、第二焊盘32和静电保护走线40。
其中，如图4所示，每个像素区域101中形成一个第一焊盘31和一个第二焊盘32，且静电保护走线40与第二焊盘32间隔设置，第二焊盘32与静电保护走线40相对的一侧具有第三齿状尖端321且静电保护走线40与第二焊盘32相对的一侧具有第四齿状尖端402。
其中，在步骤S11中，提供一种基底10。基底10可为板状，其形状和大小可根据实际生产需求进行设置；例如，根据显示面板的尺寸、形态对驱动基板100的基底10进行设置。基底10可为柔性基板或硬质基板，可根据显示面板的类型进行选择。具体地，基底10的材质可为绝缘材质，例如玻璃、树脂、有机高分子材料等其中的一种或几种。基底10的材质也可包括金属材质；容易理解的是，在金属材质的基板上还需要设置绝缘层，以避免与像素驱动电路层20发生短路。具体地，基底10还可包括隔离层和设置于隔离层上的底部绝缘层。在具体实施方式中，基底10可为多层结构复合而成，例如，基底10可以包括依次层叠设置的衬底层、粘接层(如压敏胶层)、隔离层、底部绝缘层。
其中，在步骤S12中，在步骤S11中提供的基底10的一侧制作像素驱动电路层。具体地，如图2和图3所示，像素驱动电路层20可包括电路结构层21和覆盖电路结构层21的顶部绝缘层22；其中，电路结构层21包括多个阵列排布的像素驱动电路，用于驱动像素中的发光元件200发光；顶部绝缘层22设置在电路结构层21背离基底10的一侧，且覆盖多个像素驱动电路，用于保护像素驱动电路，避免像素驱动电路受到信号干扰或电路结构受到损坏。在具体实施方式中，可在基底10上制作薄膜晶体管(Thin Film Transistor，TFT)，TFT为阵列分布，然后在TFT一侧制作信号线路层，信号线路层具体可采用图案化刻蚀金属层的方式形成，并将信号线路层与TFT按照驱动线路的连接结构连接，以形成像素驱动电路层20。具体地，像素驱动电路层20表面具有多个阵列排布的像素区域101，且每个像素区域101内对应一个像素驱动电路。
具体地，在步骤S12中，信号线路层包括多条VDD信号线和多条VSS信号线。具体地，电路结构层21为多层结构复合而成，VDD信号线和VSS信号线可通过在金属层上图案化而形成，以对像素驱动电路提供电压信号。
其中，步骤S13：在像素驱动电路层背离基底的一侧制备第一焊盘、第二焊盘和静电保护走线；第一焊盘31和第二焊盘32间隔设置于像素驱动电路层20远离基底10的一侧，且分别与像素电路层电连接。在一具体实施方式中，可将第一焊盘31和第二焊盘32设置于顶部绝缘层22背离电路结构层21的一侧表面；具体地，可在顶部绝缘层22设置通孔，且使多个通孔分别与第一焊盘31和第二焊盘32相对应，然后将第一焊盘31和第二焊盘32分别通过对应的通孔与对应的像素驱动电路电连接；其中，一个像素驱动电路对应一个第一焊盘31和一个第二焊盘32，该第一焊盘31和该第二焊盘32视为一组；如图1所示，对应于多个阵列分布的像素驱动电路，多组第一焊盘31和第二焊盘32也呈阵列排布。
如图4所示，在该实施方式中，将静电保护走线40与第一焊盘31间隔设置。具体地，第一焊盘31与静电保护走线40相对的一侧具有第一齿状尖端311，且静电保护走线40与第一焊盘31相对的一侧具有第二齿状尖端401，即第一齿状尖端311和第二齿状尖端401相对。
进一步地，静电保护走线40还与第二焊盘32间隔设置，即静电保护走线40间隔设置于第一焊盘31和第二焊盘32之间。同时，第二焊盘32与静电保护走线40相对的一侧具有第三齿状尖端321，静电保护走线40与第二焊盘32相对的一侧具有第四齿状尖端402；即，第一齿状尖端311与第二齿状尖端401相对，第三齿状尖端321与第四齿状尖端402相对。
具体地，当第一焊盘31与第二焊盘32上产生静电电荷时，第一焊盘31上的第一齿状尖端311和第二焊盘32上的第三齿状尖端321由于其尖端结构，可驱使静电电荷集中在第一齿状尖端311和第三齿状尖端321，当第一齿状尖端311和第三齿状尖端321积累较多静电电荷，使得该处电势过高而超过一阈值时，就会发生尖端放电，与第一齿状尖端311和第二齿状尖端401分别相对的第三齿状尖端321和第四齿状尖端402引导静电电流沿静电保护走线分散至他处，从而使得静电电荷及时被中和，避免在进行步骤S20时，发光元件200与第一焊盘31和第二焊盘32对接时发生静电击穿现象，导致驱动基板100或发光元件200被损坏，例如第一焊盘31和/或第二焊盘32上的导电电极被熔解，顶部绝缘层22被破坏，或发光元件200的电极被破坏等。
请参见图6，图6为图5所示步骤S13的方法流程图；在本实施方式中，第一焊盘、第二焊盘和静电保护走线的具体制备步骤，即步骤S13具体包括以下步骤：
S131：在像素驱动电路层20背离基底10的一侧沉积导电层3。
S132：图案化导电层3形成多个第一焊盘31、多个第二焊盘32、以及静电保护走线40；其中，同一行或同一列像素区域101内的第一焊盘31和第二焊盘32之间设置同一条静电保护走线40。
具体地，请参见图7a，图7a为步骤S131中在像素驱动电路层上沉积导电层的结构示意图。在步骤S131中，具体包括：在像素驱动电路层20背离基底10的一侧的显示区域1与非显示区域2均沉积导电层。
其中，像素驱动电路层20为上述实施方式中所涉及的像素驱动电路层20，像素驱动电路层20包括电路结构层21和覆盖电路结构层21的顶部绝缘层22；在顶部绝缘层22背离电路结构层21的一侧的显示区域1与非显示区域2均沉积导电层3；在该实施方式中，导电层3具体可为金属层或氧化铟锡(ITO)层，以用于形成第一焊盘31、第二焊盘32和静电保护走线40。
请参见图7b，图7b为步骤S132中形成第一焊盘、第二焊盘和静电保护走线后的结构示意图。进行步骤S132，可采用图案化导电层3，形成多个第一焊盘31、多个第二焊盘32、以及静电保护走线40。具体地，可采用光罩刻蚀方法，在导电层3表面涂覆光刻胶，然后将光罩或掩模板设置于光刻胶上方后对光刻胶进行曝光，以使特定波长的光(例如紫外光)穿过掩模板照射在光刻胶上，再进行显影、刻蚀和去除光刻胶，从而在导电层3上形成多个第一焊盘31、多个第二焊盘32、以及静电保护走线40。在该实施方式中，静电保护走线40与第一焊盘31和第二焊盘32可共用一张掩模板，静电保护走线40与第一焊盘31和第二焊盘32一同制备，避免增加掩模板数量和制备工序。
具体地，在同一行或同一列像素区域101内，第一焊盘31和第二焊盘32之间形成同一条静电保护走线40，使得同一行或同一列中的多个像素区域101内的静电保护走线40串联起来，可有效减少该驱动基板100上的静电保护走线40的数量，为像素区域101内的其他器件或结构节省设计空间。在该实施方式中，第一焊盘31、第二焊盘32、以及静电保护走线40的具体结构和功能与上述实施方式中所涉及的第一焊盘31、第二焊盘32、以及静电保护走线40的具体结构和功能相同或相似，且可实现相同的技术效果，具体可参见上文介绍。
进一步地，在步骤S13之前或步骤S13之后还包括：将第一焊盘31与VDD信号线电连接，将第二焊盘32与VSS信号线电连接；将静电保护走线40与VDD信号线和/或VSS信号线电连接。
请参见图8和图9，图8为本申请第一实施方式提供的驱动基板的结构示意图，图9为本申请第二实施方式提供的驱动基板的结构示意图；在具体实施方式中，可在顶部绝缘层22上形成多个第一通孔51，然后将第一焊盘31通过第一通孔51与VDD信号线电连接，将第二焊盘通过第二通孔52与VSS信号线电连接。或者，也可在其他绝缘层上形成对应的导电孔和金属走线，然后将第一焊盘31通过相应导电孔和金属走线与VDD信号线电连接，将第二焊盘32通过相应导电孔和金属走线与VSS信号线电连接。该步骤具体是在步骤S13之前或步骤S13之后具体可根据所采用的工艺来决定。将第一焊盘31和第二焊盘32分别与VDD信号线和VSS信号线电连接，从而实现像素驱动电路层20通过第一焊盘31和第二焊盘32驱动发光元件200显示图像。
进一步地，将静电保护走线40与VDD信号线和/或VSS信号线电连接，可通过在静电保护走线与VDD信号线和/或VSS信号线对应的绝缘层上的导电孔实现电连接，从而使得静电电流可沿静电保护走线通过多个导电孔导流至多条VDD信号线和/或多条VSS信号线，即静电电流可通过多条路径分散，导流至他处，以使第一焊盘和/或第二焊盘上的静电电荷快速逸散。具体的，静电保护走线与VDD信号线和/或VSS信号线对应的绝缘层，可与第一焊盘或第二焊盘和VDD信号线或VSS信号线对应的导电孔所在的绝缘层为同一绝缘层或不同绝缘层。
具体地，如图8和图9所示，同一条静电保护走线40对应的同一行或同一列像素区域101中，每一像素区域101内设置一个第三通孔53，每一像素区域101内的静电保护走线40均通过第三通孔53与对应的VDD信号线和/或VSS信号线电连接，可使得静电电荷迅速被释放。或者，同一条静电保护走线40对应的同一行或同一列像素区域101中，每隔几个像素区域101设置一个第三通孔53，通过第三通孔53与VDD信号线或VSS信号线电连接，可相应减少第三通孔53的数量，简化结构。当然，同一条静电保护走线40对应的同一行或同一列像素区域101中，也可只设置一个第三通孔53，从而最大程度上减少第三通孔53的数量，简化结构。
请参见图10，图10为本申请第三实施方式提供的驱动基板的结构示意图；在该实施方式中，为减少第三通孔53的数量，简化结构，步骤S132还可包括：在显示区域形成多个第一焊盘31、多个第二焊盘32、以及多条静电保护走线40，且在非显示区域形成第一短接部41；其中，多条静电保护走线40的端部通过第一短接部短41接。
具体地，第一短接部41形成于多条静电保护走线40的一端，且与静电保护走线40形成在同一导电层3。具体地，第一短接部41呈“L”型，第一短接部41在非显示区域2向VDD/VSS信号线的一端弯折而形成“L”型，使得部分短接部41位于多条VDD/VSS信号线的端部，然后多条VDD信号线或多条VSS信号线通过第三通孔53与第一短接部41短接，以使得多条静电保护走线40通过第一短接部41与VDD信号线或VSS信号线短接，以用于分散静电电流。在其他实施方式中，静电保护走线40也可通过第一短接部41与其他信号线短接，例如接地端GND、VGate信号线、VDate信号线等。
对应地，在步骤S12中还包括：制备多条信号线；其中多条信号线的一端延伸至非显示区域，并与第一短接部短接。
在该实施方式中，多条静电保护走线40通过第一短接部41与像素驱动电路层20的多条信号线短接，从而分散静电电流。具体地，多条信号线可包括VDD信号线、VSS信号线、VGate信号线、VDate信号线、GND信号线等。VDD信号线、VSS信号线、VGate信号线、VDate信号线、GND信号线具体可通过在多层金属层上图案化形成。多条信号线的一端延伸至非显示区域2，并通过第三通孔53与第一短接部41短接，从而使得静电保护走线40上的静电电流通过第一短接部41分流至多条信号线上，以使静电电荷通过多条路径逸散。
在另一实施方式中，制备多条信号线的步骤还可包括：
1)、通过第二短接部42将相同的信号线在非显示区域2短接。
2)、将第二短接部42与第一短接部41短接。
在具体实施方式中，请参见图11和图12，图11为本申请第四实施方式提供的驱动基板的结构示意图，图12为本申请第五实施方式提供的驱动基板的结构示意图。在该实施方式中，将相同的信号线通过同一个第二短接部42短接；相同的信号线的一端延伸至非显示区域2，将第二短接部42设置在非显示区域2，以将同种信号线通过第二短接部42短接，第二短接部42可与所要短接的同种信号线在同一导电层3上图案化形成。具体地，可使第一短接部41位于显示区域1的第一侧201，第二短接部42位于显示区域1的第二侧202，且第一侧201与第二侧202相邻，以使第一短接部41与第二短接部42部分重叠，在重叠区域设置第三通孔53，将第一短接部41通过第三通孔53与第二短接部42短接。例如，将多条VDD信号线通过第二短接部42短接(如图11所示)，或将多条VSS信号线通过第二短接部42短接(如图12所示)，或多条VGate信号线通过第二短接部42短接，将第二短接部42与第一短接部41通过第三通孔53短接，从而使得多条静电保护走线40与信号线短接，以分散静电电流。
容易理解，若多条信号走线(同种信号线，例如VDD信号线或VSS信号线)的走线方向与多条静电保护走线40的方向垂直，则可使第一短接部41位于显示区域1的第一侧201，使第二短接部42位于显示区域1的第二侧202。第三通孔53设置于第一短接部41与第二短接部42的重叠区域，以将第一短接部41和第二短接部42短接。
具体地，在一些实施方式中，还可使第二短接部42和第一短接部41位于显示区域1的同侧。
请参见图13a和图13b，图13a为本申请第五实施方式提供的驱动基板的俯视结构示意图，图13b为图13a所示的驱动基板的B-B向剖视结构示意图；本申请第五实施例提供的第一短接部与第二短接部的纵向截面示意图。在该实施方式中，VGate信号线的走线方向与静电保护走线40的走线方向相同，多条VGate信号线位于像素区域101的边界线，且沿阵列的行的方向延伸至非显示区2，第二短接部42形成于非显示区，多条VGate信号线的端部短接于第二短接部42；其中，第一短接部41与第二短接部42位于显示区域1的同一侧的不同导电层3上，第一短接部41通过第三通孔53与第二短接部短接。需要说明的是，在该实施方式中，图13b中并未示出VDD信号线和VSS信号线，仅是示意性地表示出了静电保护走线40与第一短接部41、第二短接部42的关系。在其他实施方式中，若其他信号线(如VDate信号线等)与VGate信号线的走线方向相同，也可通过该种方式短接于第二短接部42，然后通过第二短接部42与第一短接部短接41短接，使得静电保护走线40与其他信号线电连接，以分散静电电流。
容易理解，若多条信号线(同种信号线，例如VGate信号线)的走线方向与多条静电保护走线40的走线方向一致，则可使第一短接部41和第二短接部42位于显示区域1的同侧。在本实施方式中，仅通过一个或几个第三通孔53即可将静电电荷释放到信号线，有效减少了通孔数量，可为其他结构设计节省更多空间。
请参见图14，图14为本申请第一实施方式提供的显示面板的结构示意图；以上步骤完成后，进行步骤S20，向驱动基板100转移发光元件200，使得发光元件200的阳极和阴极分别与第一焊盘31和第二焊盘32对位连接。
其中，发光元件200的阳极和阴极分别与驱动基板100的第一焊盘31和第二焊盘32对位连接，以使驱动基板100驱动发光元件200发光。具体地，发光元件200可为LED等电流驱动型发光元件200，例如Micro LED、Mini LED等；其中Mini LED的尺寸为50微米-200微米，Micro LED的尺寸小于50微米。在本实施例中，优选Micro LED作为发光元件200200，以得到Micro LED显示面板。
可以理解的是，在将发光元件200批量转移到该驱动基板100上的过程中，由于移动、摩擦、吸附、加压、加热、加光、分离等操作，使得发光元件200和驱动基板100的第一焊盘31上产生了大量的无法及时逸散的静电电荷。在本申请实施方式中，通过在第一焊盘31与静电保护走线40相对的一侧制作第一齿状尖端311，在第二焊盘32与静电保护走线40的一侧制作第三齿状尖端321，在静电保护走线40与第一焊盘31相对的一侧以及与第二焊盘32相对的一侧分别制作第二齿状尖端401和第四齿状尖端402，可驱使静电电荷集中在第一齿状尖端311和第三齿状尖端321，当第一齿状尖端311和第三齿状尖端321积累较多静电电荷，使得该处电势过高而超过一阈值时，就会发生尖端放电，与第一齿状尖端311和第第三齿状尖端321分别相对的第二齿状尖端401和第四齿状尖端402引导静电电流沿静电保护走线40分散至他处(如VDD信号线、VSS信号线等)，从而使得静电电荷及时被中和，避免在转移发光元件200时，发光元件200与第一焊盘31和第二焊盘32对接时发生静电击穿现象，导致驱动基板100或发光元件200被损坏，例如第一焊盘31和/或第二焊盘32上的导电电极被熔解，顶部绝缘层被破坏，或发光元件200的电极被破坏等。
具体地，向驱动基板100转移发光元件200的具体方法可参考现有技术中将LED转移至驱动基板100上的转移方法，本申请不作具体阐述。
容易理解的是，驱动基板100上由于静电保护走线40的存在，静电保护走线40与信号线(如VDD信号线、VSS信号线、VData信号线、VGate信号线等)电连接易导致像素驱动电路的线路异常，造成显示面板在使用时出现信号异常而无法正常显示的情况；因此，如图1所示，在将发光元件200转移到驱动基板100之后，还包括以下步骤：
S30：切断静电保护走线40、去除静电保护走线40、或使静电保护走线40失去导电性。
容易理解，由于静电保护走线40或第一短接部41与像素驱动电路层20中的信号线电连接，可能会导致信号线短接，导致显示面板在工作时由于信号线短接而出现信号异常而无法正常显示图像的问题。因此，在将将发光元件200转移到驱动基板100之后，需要将静电保护走线40切断，或者去除，或使静电保护走线40失去导电性，以避免上述问题的发生。如果静电保护走线40未与信号线电连接，或与信号线电连接不会导致显示面板在工作异常，则可以省略步骤S30。
具体地，请参见图15，图15为图1中步骤S30的方法流程图；在该实施方式中，步骤S30具体可包括以下步骤：
S31：将同一行像素区域101内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两列像素区域101之间断开，或将同一列像素区域101内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两行像素区域101之间断开。
S32：切除第一短接部41和/或第二短接部42。
在该实施方式中，将同一行像素区域101内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两列像素区域101之间切断，或将同一列像素区域101内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两行像素区域101之间切断。
请参见图16，图16为本申请第二实施方式提供的显示面板的结构示意图；具体地，可将同一行像素区域101组成的区域定义为行像素区域11，且对于该行像素区域11在本申请任一实施方式中均适用。在该行像素区域11内，第一焊盘31与第二焊盘32之间设置同一条静电保护走线40，将该静电保护走线40在相邻像素区域101之间切断，即静电保护走线40在该行像素区域11内被切断呈若干子静电走线40a，使得该行像素区域11中相邻的像素区域101中的子静电走线40a相互绝缘，从而避免因静电保护走线40与信号线(如VDD信号线、VSS信号线、VData信号线、VGate信号线等)电连接而导致各信号线之间通过该静电保护走线40短接的问题，避免显示面板在使用时出现信号异常而无法正常显示的情况。
可以理解的是，若在驱动基板100上同一列像素区域101设置同一条静电保护走线40，与上述同一行像素区域101设置同一条静电保护走线40类似，可将同一行像素区域101组成的区域定义为行像素区域，在列像素区域中，将该静电保护走线40在相邻像素区域101之间切断，从而避免因静电保护走线40与信号线(如VDD信号线、VSS信号线、VData信号线、VGate信号线等)电连接而导致各信号线之间通过该静电保护走线40短接的问题，避免显示面板在使用时出现信号异常而无法正常显示的情况。
具体地，可采用激光切割方式，将同一行像素区域11内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两列像素区域101之间切断，或将同一列像素区域101内的第一焊盘31和第二焊盘32之间的同一条静电保护走线40在相邻两行像素区域101之间切断。
请参见图17a和图17b，图17a为本申请第三实施方式提供的显示面板未切除第一短接部和第二短接部之前的结构示意图，图17b为图17a中的显示面板切除第一短接部和第二短接部后的结构示意图。图17a中的虚线为切割线，沿切割线将非显示区域2的第一短接部41和/或第二短接部42切除，以避免像素驱动电路层20的多条信号线短接导致像素驱动电路的线路异常，造成显示面板在使用时出现信号异常而无法正常显示的情况。同时还可减小该显示面板的非显示区域2的宽度，以实现显示面板的窄边框化。可以理解，本申请通过在非显示区域2设置第一短接部41和/或第二短接部42的方式，使得静电保护走线40与信号线短接，在发光元件200转移完成之后直接将第一短接部41和/或第二短接部42切除，可以避免在显示区域1开孔连接静电保护走线40与信号线带来的风险和工艺复杂度，简化了制备工艺。
进一步地，在制备驱动基板100时，即在进行步骤S10时，也可在静电保护走线40上涂敷可与静电保护走线40反应的材料，例如可与静电保护走线40反应的氧化剂等，以使得在将发光元件200批量转移至驱动基板100后，静电保护走线40失去导电性，从而避免静电保护走线40导致发光元件200的电极短接或导致像素驱动电路的线路异常，造成显示面板在使用时出现信号异常而无法正常显示的情况。
在具体实施方式中，也可采用其他方式去除静电保护走线40，从而避免由于静电保护走线40的存在，静电保护走线40与信号线(如VDD信号线、VSS信号线、VData信号线、VGate信号线等)电连接易导致像素驱动电路的线路异常，造成显示面板在使用时出现信号异常而无法正常显示的情况。
需要说明的是，为实现显示面板的全彩化，在本申请实施方式中，每三个像素区域101为一个像素，三个像素区域101中对位连接的发光元件200可分别对应红光、绿光和蓝光，从而实现该显示面板的全彩化。或者，驱动基板100的每个像素区域101中，也可设置三对焊盘，其中，每对焊盘包括一个第一焊盘31和一个第二焊盘32，每对焊盘中的第一焊盘31和第二焊盘32分别与一个发光元件200的阳极和阴极对位连接；也就是，每个像素区域101中对位连接三个发光元件200，三个发光元件200分别对应红光、绿光和蓝光，从而实现该显示面板的全彩化。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (7)

1.一种显示基板的制备方法，其特征在于，包括：
提供驱动基板，包括：
提供基底；
在所述基底的一侧制作像素驱动电路层；其中，所述像素驱动电路层表面具有多个阵列排布的像素区域；
在所述像素驱动电路层背离所述基底的一侧的显示区域与非显示区域均沉积导电层；
图案化所述导电层，在所述显示区域形成多个第一焊盘、多个第二焊盘、以及多条静电保护走线，在所述非显示区域形成第一短接部；具体包括：在每个所述像素区域中形成一个所述第一焊盘和一个所述第二焊盘，且所述静电保护走线间隔形成于所述第一焊盘与所述第二焊盘之间；
其中，所述第一焊盘与所述静电保护走线相对的一侧具有第一齿状尖端且所述静电保护走线与所述第一焊盘相对的一侧具有第二齿状尖端，所述第二焊盘与所述静电保护走线相对的一侧具有第三齿状尖端且所述静电保护走线与所述第二焊盘相对的一侧具有第四齿状尖端；
其中，同一行或同一列所述像素区域内的所述第一焊盘和所述第二焊盘之间设置同一条所述静电保护走线，多条所述静电保护走线的端部通过所述第一短接部短接；所述第一焊盘、所述第二焊盘和所述静电保护走线分别与所述像素驱动电路层电连接；
向所述驱动基板转移发光元件，使得所述发光元件的阳极和阴极分别与所述第一焊盘和所述第二焊盘对位连接。
2.根据权利要求1所述的显示基板的制备方法，其特征在于，所述向所述驱动基板转移发光元件的步骤之后还包括：
将同一行所述像素区域内的所述第一焊盘和所述第二焊盘之间的同一条所述静电保护走线在相邻两列所述像素区域之间断开，或将同一列所述像素区域内的所述第一焊盘和所述第二焊盘之间的同一条所述静电保护走线在相邻两行所述像素区域之间断开；
切除所述第一短接部。
3.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在所述基底的一侧制作像素驱动电路层的步骤包括：
制备多条VDD信号线和多条VSS信号线；
所述制备方法还包括：
将所述第一焊盘与所述VDD信号线电连接，将所述第二焊盘与所述VSS信号线电连接；将所述静电保护走线与所述VDD信号线和/或所述VSS信号线电连接。
4.根据权利要求1所述的显示基板的制备方法，其特征在于，所述在所述基底的一侧制作像素驱动电路层的步骤包括：
制备多条信号线；其中，多条所述信号线的一端延伸至所述非显示区域并与所述第一短接部短接；
所述向所述驱动基板转移发光元件的步骤之后还包括：
切除所述第一短接部。
5.根据权利要求4所述的显示基板的制备方法，其特征在于，所述制备多条信号线的步骤包括：
通过第二短接部将相同的所述信号线在所述非显示区域短接；
将所述第二短接部与所述第一短接部短接；
所述向所述驱动基板转移发光元件的步骤之后还包括：
切除所述第一短接部和所述第二短接部。
6.根据权利要求5所述的显示基板的制备方法，其特征在于，所述通过第二短接部将相同的所述信号线在所述非显示区域短接的步骤包括：
使所述第二短接部和所述第一短接部位于所述显示区域的同侧；或，
使所述第一短接部位于所述显示区域的第一侧，所述第二短接部位于所述显示区域的第二侧，且所述第一侧与所述第二侧相邻，以使第一短接部与所述第二短接部部分重叠。
7.根据权利要求1所述的显示基板的制备方法，其特征在于，所述向所述驱动基板转移发光元件的步骤之后还包括：
切断所述静电保护走线、去除所述静电保护走线、或使所述静电保护走线失去导电性。
CN202210757850.0A 2022-06-29 2022-06-29 显示基板的制备方法 Active CN115312534B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210757850.0A CN115312534B (zh) 2022-06-29 2022-06-29 显示基板的制备方法
US18/091,322 US20240006421A1 (en) 2022-06-29 2022-12-29 Method for preparing display substrate and display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210757850.0A CN115312534B (zh) 2022-06-29 2022-06-29 显示基板的制备方法

Publications (2)

Publication Number Publication Date
CN115312534A CN115312534A (zh) 2022-11-08
CN115312534B true CN115312534B (zh) 2023-10-20

Family

ID=83854965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210757850.0A Active CN115312534B (zh) 2022-06-29 2022-06-29 显示基板的制备方法

Country Status (2)

Country Link
US (1) US20240006421A1 (zh)
CN (1) CN115312534B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285460A (zh) * 2018-11-29 2019-01-29 上海天马微电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430738B2 (en) * 2018-12-24 2022-08-30 Prilit Optronics, Inc. Light-emitting diode display and method for producing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285460A (zh) * 2018-11-29 2019-01-29 上海天马微电子有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20240006421A1 (en) 2024-01-04
CN115312534A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
CN108493226B (zh) 一种电子设备、显示面板及其制备方法
EP2749938B1 (en) Array substrate for display device
KR100839754B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN113130463B (zh) 一种发光基板及其制备方法、显示装置
KR100884455B1 (ko) 유기전계발광 표시장치 및 그 모기판
US11444120B2 (en) Display apparatus and method of fabricating the same
WO2014050876A1 (ja) 表示装置及び表示装置の製造方法
US7211738B2 (en) Bonding pad structure for a display device and fabrication method thereof
US7525247B2 (en) Substrate for organic EL display devices and organic EL display devices
US11092863B2 (en) Storage capacitor, display device using the same and method for manufacturing the same
US7038395B2 (en) Organic EL display device
EP3876278A1 (en) Display device
KR20160114221A (ko) 표시 장치
CN114823635B (zh) 驱动基板及显示面板
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN116157920A (zh) 显示模块
CN115312534B (zh) 显示基板的制备方法
CN113454703B (zh) 发光板、线路板以及显示装置
US20220052080A1 (en) Display module having glass substrate formed with side wirings and, method for manufacturing same
CN115719747A (zh) 驱动基板及显示装置
CN114185190A (zh) 阵列基板、显示面板及显示装置
CN114078834A (zh) 静电防护结构、薄膜晶体管基板及显示面板
KR20160035658A (ko) 표시장치
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
TWI817633B (zh) 顯示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant