CN113327936A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN113327936A
CN113327936A CN202110563513.3A CN202110563513A CN113327936A CN 113327936 A CN113327936 A CN 113327936A CN 202110563513 A CN202110563513 A CN 202110563513A CN 113327936 A CN113327936 A CN 113327936A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
shielding layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110563513.3A
Other languages
English (en)
Other versions
CN113327936B (zh
Inventor
柯霖波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110563513.3A priority Critical patent/CN113327936B/zh
Priority to PCT/CN2021/098049 priority patent/WO2022246886A1/zh
Priority to US17/434,992 priority patent/US20240032349A1/en
Publication of CN113327936A publication Critical patent/CN113327936A/zh
Application granted granted Critical
Publication of CN113327936B publication Critical patent/CN113327936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法，所述阵列基板通过第一遮光层、第二遮光层、第一屏蔽层以及第二屏蔽层形成包围第一薄膜晶体管和第二薄膜晶体管的双U型导体结构，将薄膜晶体管下方膜层和两侧膜层中的移动电荷完美屏蔽在双U型导体结构外，从而保持器件优异电学特性。

Description

阵列基板及其制备方法
技术领域
本发明涉及显示技术领域，特别是一种阵列基板及其制备方法。
背景技术
在现有的有机发光二极管(Organic Light-Emitting Diode，OLED)显示器件中，为了实现低功耗，一种主流技术是在驱动薄膜晶体管(Thin Film Transistor，TFT)和开关薄膜晶体管中采用低温多晶硅(Low Temperature Poly-silicon，LTPS)作为有源层。但是LTPS的载流子迁移率较大，存在漏电流较高的问题。在此基础上，产生了低温多晶氧化物(Low Temperature Polycrystalline-Si Oxide，LTPO)技术。LTPO结合了LTPS和金属氧化物两者的优点，形成了一种响应速度快，功耗低的解决方案。
但是，目前主流柔性显示屏幕中的TFT器件，其下方的有机膜层、无机膜层均会存在一定的移动电荷等，该移动电荷受TFT器件电流等驱动的作用，会反向影响器件的正常工作，从而会使TFT器件电学性能恶化，且对复原残像等光学评价项目造成不良影响。
发明内容
本发明的目的是提供一种阵列基板及其制备方法，以解决现有技术中有机膜层、无机膜层中的移动电荷影响薄膜晶体管器件的正常工作，从而会使器件电学性能恶化等技术问题。
为实现上述目的，本发明提供一种阵列基板，所述阵列基板包括基层、第一薄膜晶体管、第二薄膜晶体管、第一遮光层、第二遮光层、第一屏蔽层以及第二屏蔽层。
所述第一薄膜晶体管和所述第二薄膜晶体管设于所述基层上方。所述第一遮光层设于所述第一薄膜晶体管下方，并与所述第一薄膜晶体管中的第一有源层相对设置。所述第二遮光层设于所述第二薄膜晶体管下方，并与所述第二薄膜晶体管的第二有源层相对设置，第二遮光层的底面连接至所述第一遮光层。所述第一屏蔽层设于所述第一薄膜晶体管远离所述第二薄膜晶体管的一侧。所述第一屏蔽层的一端与所述第一薄膜晶体管的第一源漏极电连接，其另一端与所述第一遮光层电连接。所述第二屏蔽层设于所述第二薄膜晶体管远离所述第一薄膜晶体管的一侧。所述第二屏蔽层的一端与所述第二薄膜晶体管的第二源漏极电连接，其另一端与所述第二遮光层电连接。
进一步地，所述第一有源层和所述第二有源层位于所述第一屏蔽层与所述第二屏蔽层之间。
进一步地，所述阵列基板还包括缓冲层，所述缓冲层设于所述基层与所述第一薄膜晶体管之间，或者设于所述基层与所述第二薄膜晶体管之间。
进一步地，所述第一薄膜晶体管包括第一有源层、第一绝缘层、第一栅极、第一介电层以及第一源漏极。
所述第一绝缘层设于所述缓冲层上。所述第一有源层设于所述第一绝缘层与所述缓冲层之间，或设于所述第一绝缘层中。所述第一栅极设于所述第一绝缘层远离所述缓冲层的一表面上，并与所述第一有源层相对设置。所述第一介电层设于所述第一绝缘层上，并覆盖所述第一栅极。所述第一源漏极设于所述第一介电层远离所述第一栅极的一表面上方。
所述第一源漏极包括第一漏极和第一源极。所述第一漏极的底面具有一第一突出部，所述第一突出部穿过所述第一介电层和所述第一绝缘层与所述第一有源层电连接。所述第一源极的底面具有一第二突出部，所述第二突出部穿过所述第一介电层和所述第一绝缘层与所述第一有源层电连接。
进一步地，当所述第一有源层设于所述第一绝缘层中时，所述缓冲层中具有一第一凹槽，所述第一凹槽的槽口朝向所述第一有源层。所述第一遮光层设于所述第一凹槽的底面上。所述第一绝缘层设于所述缓冲层上，并填充所述第一凹槽。
进一步地，所述第二薄膜晶体管包括第二有源层、第二绝缘层、第二栅极、第二介电层以及第二源漏极。
所述第二介电层设于所述第一介电层与所述第一源漏极之间。所述第二有源层设于所述第一介电层与所述第二介电层之间，或设于所述第二介电层中。所述第二绝缘层设于所述第二有源层远离所述第一介电层的一表面上。所述第二栅极设于所述第二绝缘层远离所述第二有源层的一表面上。所述第二源漏极设于所述第二介电层远离所述第二栅极的一表面上。
所以第二源漏极包括第二漏极和第二源极。所述第二漏极的底面具有一第三突出部，所述第三突出部穿过所述第二介电层与所述第二有源层电连接。所述第二漏极靠近所述第一薄膜晶体管的一端与所述第一源极电连接。所述第二源极的底面具有一第四突出部，所述第四突出部穿过所述第二介电层与所述第二有源层电连接。
进一步地，当所述第二有源层设于所述第二介电层中时，所述第一介电层中具有一第二凹槽，所述第二凹槽的槽口朝向所述第二有源层。所述第二遮光层设于所述第二凹槽的底面上。所述第二介电层设于所述第一介电层上，并填充所述第二凹槽。
进一步地，所述阵列基板还包括第三屏蔽层，所述第三屏蔽层位于所述第二突出部和所述第三突出部之间。所述第三屏蔽层的一端与所述第二遮光层电连接，其另一端穿过所述第二介电层与所述第一源极和所述第二漏极电连接。
本发明中还提供一种阵列基板的制备方法，所述制备方法中包括以下步骤：
在所述基层上制备缓冲层。在所述基层上方制备第一遮光层。在所述缓冲层上方制备第二遮光层。在所述第一遮光层上方制备第一薄膜晶体管。在所述第二遮光层上方制备第二薄膜晶体管。
在制备所述第一薄膜晶体管时，在所述第一薄膜晶体管远离所述第二薄膜晶体管的一侧制备第一屏蔽层。在制备所述第二薄膜晶体管时，在所述第二薄膜晶体管远离所述第一薄膜晶体管的一侧制备第二屏蔽层。
进一步地，所述阵列基板的制备方法中还包括以下步骤：
在所述缓冲层中蚀刻出第一凹槽，在所述第一凹糟中制备所述第一遮光层。在所述第一薄膜晶体管的第一介电层中蚀刻出第二凹槽，在所述第二凹槽中制备所述第二遮光层。在所述第一薄膜晶体管与所述第二薄膜晶体管之间制备第三屏蔽层。
本发明的优点是：本发明中所提供的一种阵列基板及其制备方法，通过分别在薄膜晶体管的两侧形成与源漏极和遮光层相连接的第一屏蔽层、第二屏蔽层，第一屏蔽层与第一遮光层形成一个近似于U形的结构，第二屏蔽层与第二遮光层形成另一个近似于U形的结构，因此两个遮光层与两个屏蔽层形成包围第一薄膜晶体管和第二薄膜晶体管的双U型导体结构，将薄膜晶体管下方膜层和两侧膜层中的移动电荷完美屏蔽在双U型导体结构外，在保持器件优异电学特性的同时改善复原残像问题，从而提高显示面板的稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中显示面板的层状结构示意图；
图2为本发明实施例1中阵列基板的层状结构示意图；
图3为本发明实施例1中阵列基板的层状结构示意图；
图4为本发明实施例2中显示面板的层状结构示意图；
图5为本发明实施例2中阵列基板的层状结构示意图；
图6为本发明实施例2中阵列基板的层状结构示意图。
图中部件表示如下：
阵列基板100； 像素电极200；
像素限定层300； 支撑柱400；
有机发光层500； 阴极501；
薄膜封装层600； 触控层700；
偏光片800； 盖板900；
基层10； 第一柔性层11；
第一阻隔层12； 第二柔性层13；
第二阻隔层14； 第一屏蔽层21；
第一连接部211； 第二连接部212；
第二屏蔽层22； 第三屏蔽层23；
缓冲层30； 第一凹槽31；
第一遮光层41； 第二遮光层42；
第三连接部421； 第一薄膜晶体管51；
第一有源层511； 第一绝缘层512；
第一栅极513； 第一介电层514；
第二凹槽5141； 第一源漏极515；
第一漏极515A； 第一突出部591；
第一源极515B； 第二突出部592；
第二薄膜晶体管52； 第二有源层521；
第二绝缘层522； 第二栅极523；
第二介电层524； 第二源漏极525；
第二漏极525A； 第三突出部593；
第二源极525B； 第四突出部594；
钝化层60； 平坦层70。
具体实施方式
下参考说明书附图介绍本发明的优选实施例，证明本发明可以实施，所述发明实施例可以向本领域中的技术人员完整介绍本发明，使其技术内容更加清楚和便于理解。本发明可以通过许多不同形式的发明实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例。
实施例1
本发明实施例中提供了一种显示面板，如图1所示，所述显示面板中包括阵列基板100、像素电极200、像素限定层300、支撑柱400、有机发光层500、薄膜封装层600、触控层700、偏光片800、以及盖板900。
所述阵列基板100采用的是LTPO(Low Temperature Polycrystalline-SiOxide，低温多晶氧化物)型阵列基板100，集成了低温多晶硅和氧化物的优点，具有响应速度更快、功耗更低的优点。如图1所示，所述阵列基板100中包括一基层10、一第一遮光层41、一第二遮光层42、一第一屏蔽层21、一第二屏蔽层22、一缓冲层30以及设于所述基层10上的第一薄膜晶体管51和第二薄膜晶体管52。
如图2所示，所述基层10包括一第一柔性层11、一第二柔性层13、一第一阻隔层12以及一第二阻隔层14。所述第一柔性层11与所述第一阻隔层12叠层设置，所述第二柔性层13设于所述第一阻隔层12远离所述第一柔性层11的一表面上，所述第二阻隔层14设于所述第二柔性层13远离所述第一阻隔层12的一表面上。所述第一柔性层11和所述第二柔性层13的材料为聚酰亚胺，由于聚酰亚胺的材料特性使所述阵列基板100能够弯折，实现曲面显示以及弯折显示。所述第一阻隔层12和所述第二阻隔层14的材料为有机材料或无机材料，其用于阻隔水氧，防止阵列基板100内的器件腐蚀变性，保证器件的稳定性，延长阵列基板100的使用寿命。
所述第一遮光层41设于所述第二阻隔层14远离所述第二缓冲层30的一表面上，并与所述第一薄膜晶体管51中的第一有源层511相对应。所述第一遮光层41为金属材质，其用于为所述第一薄膜晶体管51遮光，防止光线影响所述第一有源层511的运作。
所述缓冲层30设于所述第二阻隔层14上，并覆盖所述第一遮光层41。所述缓冲层30为无机绝缘材料，其用于将所述第一遮光层41绝缘保护，同时还能缓冲保护所述第一薄膜晶体管51和所述第二薄膜晶体管52。
如图2所示，所述第一薄膜晶体管51设于所述缓冲层30上，其具有第一有源层511、第一绝缘层512、第一栅极513、第一介电层514以及第一源漏极515。
所述第一有源层511设于所述缓冲层30远离所述第一遮光层41的一表面上，其采用低温多晶硅材料制备而成。所述第一绝缘层512设于所述缓冲层30上，并覆盖所述第一有源层511。所述第一栅极513设于所述第一绝缘层512远离所述第一有源层511的一表面上，并与所述第一有源层511的沟道区相对应。所述第一介电层514设于所述第一绝缘层512上并覆盖所述第一栅极513。所述第一源漏极515设于所述第一介电层514上方。
所述第二遮光层42与所述第一栅极513同层设置，位于所述第一介电层514和所述第一绝缘层512之间，并与所述第二薄膜晶体管52中的第二有源层521相对应。所述第二遮光层42也采用金属材质，其用于为所述第二薄膜晶体管52遮光，防止光线影响所述第二有源层521的运作。
如图3所示，所述第二薄膜晶体管52设于所述第一介电层514上，其包括第二有源层521、第二绝缘层522、第二栅极523、第二介电层524以及第二源漏极525。
所述第二有源层521设于所述第一介电层514远离所述第二遮光层42的一表面上，其采用金属氧化物材料制备而成。所述第二绝缘层522设于所述第二有源层521远离所述第一介电层514的一表面上，并与所述第二有源层521的沟道区相对应。所述第二栅极523设于所述第二绝缘层522远离所述第二有源层521的一表面上。所述第二介电层524设于所述第一介电层514上，并覆盖所述第二有源层521、所述第二绝缘层522以及所述第二栅极523的裸露面。所述第二源漏极525和所述第一源漏极515的顶部同层设于所述第二介电层524远离所述第一介电层514的一表面上。
如图2所示，所述第一源漏极515中包括第一源极515B和第一漏极515A。所述第一漏极515A位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一端，其底面延伸出一第一突出部591。所述第一突出部591依次贯穿所述第二介电层524、所述第一介电层514和所述第一绝缘层512与所述第一有源层511电连接。所述第一源极515B位于所述第一薄膜晶体管51靠近所述第二薄膜晶体管52的一端，其底面延伸出一第二突出部592，所述第二突出部592依次贯穿所述第二介电层524、所述第一介电层514和所述第一绝缘层512与所述第一有源层511电连接。
如图3所示，所述第二源漏极525中包括第二源极525B和第二漏极525A。所述第二漏极525A位于所述第二薄膜晶体管52靠近所述第一薄膜晶体管51的一端，其靠近所述第一薄膜晶体管51的一端与所述第一源极515B靠近所述第二薄膜晶体管52的一端电连接。所述第二漏极525A的底面上延伸出一第三突出部593，所述第三突出部593贯穿所述第二介电层524与所述第二有源层521电连接。所述第二源极525B位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一端，其底面延伸出一第四突出部594，所述第四突出部594贯穿所述第二介电层524与所述第二有源层521电连接。
如图2所示，所述第一屏蔽层21位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一侧，其一端与所述第一薄膜晶体管51中的第一漏极515A电连接，其另一端与所述第一遮光层41电连接。所述第一屏蔽层21中包括第一连接部211和第二连接部212。
所述第一连接部211的顶端设于所述第一介电层514与所述第一绝缘层512之间，并位于所述第一突出部591远离所述第一栅极513的一侧。所述第一连接部211的底端依次贯穿所述第一绝缘层512和所述缓冲层30与所述第一遮光层41电连接。
所以第二连接部212也位于所述第一突出部591远离所述第一栅极513的一侧，其从所述第一漏极515A的底面延伸而出，并依次贯穿所述第二介电层524和所述第一介电层514与所述第一连接部211电连接。
所述第一屏蔽层21通过第一连接部211和第二连接部212与所述第一遮光层41和所述第一漏极515A电连接，从而在第一薄膜晶体管51的左侧和底部形成导体外壳，防止第一薄膜晶体管51左侧和底端膜层中的移动电荷进入第一薄膜晶体管51内。
如图3所示，所述第二屏蔽层22位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一侧。所述第二屏蔽层22从所述第二源极525B的底面延伸而出，并依次贯穿所述第二介电层524和所述第一介电层514与所述第二遮光层42电连接。
所述第二屏蔽层22与所述第二遮光层42和所述第二漏极525A电连接，从而在第二薄膜晶体管52的右侧和底部形成导体外壳，防止第二薄膜晶体管52右侧和底端膜层中的移动电荷进入第二薄膜晶体管52内。
如图3所示，所述第二遮光层42具有一第三连接部421，所述第三连接部421从所述第二遮光层42的底面延伸而出，并依次贯穿所述第一绝缘层512和所述缓冲层30与所述第一遮光层41电连接。通过所述第三连接部421，所述第一遮光层41与所述第二遮光层42电连接，并由此将第一薄膜晶体管51的导体外壳与第二薄膜晶体管52的导体外壳电连接，形成一个双U型导体结构。
所述双U型导体结构将所述第一薄膜晶体管51中的导电结构和所述第二薄膜晶体管52中的导电结构包围在其内部，将所述第一薄膜晶体管51和所述第二薄膜晶体管52左右两侧以及底端的有机膜层、无机膜层中的移动电荷隔绝在所述第一遮光层41、所述第二遮光层42、所述第一屏蔽层21以及所述第二屏蔽层22外，防止发生静电效应，在保持器件优异电学特性的同时改善复原残像问题，提高阵列基板100的稳定性。
如图2所示，所述阵列基板100中还包括钝化层60和平坦层70。所述钝化层60设于所述第二介电层524上，并覆盖所述第一源漏极515和所述第二源漏极525。所述平坦层70设于所述钝化层60远离所述第一源漏极515和所述第二源漏极525的一表面上。
如图1所示，所述像素电极200设于所述阵列基板100上，并贯穿所述平坦层70和所述钝化层60与所述第一薄膜晶体管51中的第一漏极515A电连接。所述像素限定层300设于所述阵列基板100的平坦层70上，并覆盖所述像素电极200。所述像素限定层300中具有过孔，所述过孔贯穿所述像素限定层300，并对应于所述像素电极200。所述支撑柱400设于所述像素限定层300远离所述像素电极200的一表面上。所述有机发光层500设于所述支撑柱400上，并填充所述过孔。所述有机发光层500中具有一阴极501，所述阴极501位于所述有机发光层500远离所述支撑柱400的一表面上。所述薄膜封装层600、所述触控层700、所述偏光片800以及所述盖板900以及层叠在所述有机发光层500的阴极501上。
本发明实施例中还提供一种阵列基板100的制备方法，用以制备所述显示面板中的阵列基板100，其包括以下制备步骤：
步骤S110)提供一基层10：所述基层10包括依次层叠设置的一第一柔性层11、一第二柔性层13、一第一阻隔层12以及一第二阻隔层14。
步骤S120)制备第一遮光层41：
在所述第二阻隔层14远离所述第二柔性层13的一表面上沉积一层金属材料，并将该层金属材料图案化，形成所述第一遮光层41。
步骤S130)制备缓冲层30：
在所述第二阻隔层14上沉积一层覆盖所述第一遮光层41的无机材料，形成所述缓冲层30。
步骤S140)制备第一薄膜晶体管51半成品和第二遮光层42：
在所述缓冲层30远离所述第一遮光层41的一表面上通过低温多晶硅半导体制程制备一第一有源层511。
在所述缓冲层30上沉积一层覆盖所述第一有源层511的无机材料，形成第一绝缘层512。
将所述第一绝缘层512和所述缓冲层30图案化，在所述第一遮光层41的两端分别形成一第一通孔和一第二通孔，所述第一通孔和所述第二通孔贯穿所述第一绝缘层512和所述缓冲层30至所述第一遮光层41的表面。
在所述第一绝缘层512远离所述第一有源层511的一表面上形成一层金属材料，并使所述金属材料填充所述第一通孔和所述第二通孔。将该金属材料层图案化，形成第一栅极513、第二遮光层42以及第一屏蔽层21中的第一连接部211。其中，所述第一通孔中的金属材料形成所述第一连接部211，所述第二通孔中的金属材料形成所述第二金属层的第三连接部421，所述第一栅极513位于所述第二遮光层42和所述第一连接部211之间。
在所述第一绝缘层512上沉积一层无机材料，所述无机材料覆盖所述第一栅极513、所述第二遮光部以及所述第一连接部211，该无机材料层为第一介电层514。
所述第一有源层511、所述第一绝缘层512、所述第一栅极513以及所述第一介电层514组合形成所述第一薄膜晶体管51半成品。
步骤S150)制备第二薄膜晶体管52以及第一薄膜晶体管51中的第一源漏极515：
在所述第一介电层514远离所述第一栅极513的一表面上通过金属氧化物半导体制程制备第二有源层521。
在所述第二有源层521远离所述第一介电层514的一表面上沉积一层无机材料，形成第二绝缘层522。
在所述第二绝缘层522远离所述第二有源层521的一表面上形成一层金属材料，形成第二栅极523。
在第一介电层514上沉积一层无机材料，所述无机材料覆盖所述第二有源层521、所述第二绝缘层522以及所述第二栅极523的裸露面，该无机材料层为第二介电层524。
将所述第二介电层524、所述第一介电层514和所述第一绝缘层512图案化，形成一第三通孔、一第四通孔、一第五通孔、一第六通孔、一第七通孔以及一第八通孔。所述第三通孔和第四通孔分别位于所述第一栅极513的两侧，并均依次贯穿所述第二介电层524、第一介电层514和所述第一绝缘层512至所述第一有源层511的表面。所述第五通孔和第六通孔分别位于所述第二栅极523的两侧，并均贯穿所述第二介电层524至所述第二有源层521的表面。所述第七通孔位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一侧，并依次贯穿所述第二介电层524和第一介电层514至所述第一连接部211的顶面。所述第八薄膜晶体管位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一侧，并依次贯穿所述第二介电层524和第一介电层514至所述第二遮光层42的顶面。
在所述第二介电层524上形成一层金属材料，并使所述金属材料填充所述第三通孔、所述第四通孔、所述第五通孔、所述第六通孔、所述第七通孔以及所述第八通孔。将所述金属材料图案化，形成第一源漏极515和第二源漏极525。
其中，所述第三通孔中的金属材料形成所述第一源漏极515中第一漏极515A的第一突出部591；所述第四通孔中的金属材料形成所述第一源漏极515中第一源极515B的第二突出部592；所述第五通孔中金属材料形成所述第二源漏极525中第二漏极525A的第三突出部593；所述第六通孔中的金属材料形成所述第二源漏极525中第二源极525B的第四突出部594；所述第七通孔中的金属材料形成所述第一屏蔽层21的第二连接部212，并与所述第一漏极515A连接；所述第八通孔中的金属材料形成第二屏蔽层22，并与第二源极525B连接。
所述第一源漏极515与所述第一薄膜晶体管51半成品组合形成第一薄膜晶体管51，所述第二有源层521、所述第二绝缘层522、所述第二栅极523、所述第二介电层524以及所述第二源漏极525组合形成所述第二薄膜晶体管52。
步骤S160)制备钝化层60和平坦层70：
在所述第二介电层524上沉积一层无机材料，所述无机材料覆盖所述第一源漏极515和所述第二源漏极525，该无机材料层为钝化层60。
在所述钝化层60远离所述第一源漏极515和所述第二源漏极525的一表面上沉积一层无机材料，形成所述平坦层70，完成所述阵列基板100的制备。
本发明实施例中所提供的阵列基板100及其制备方法，通过在薄膜晶体管的两侧形成与源漏极和遮光层相连接的第一屏蔽层21和第二屏蔽层22，进行形成将包围第一薄膜晶体管51和第二薄膜晶体管52双U型导体结构，将薄膜晶体管下方膜层和侧面膜层中的移动电荷完美屏蔽在双U型导体结构外，在保持器件优异电学特性的同时改善复原残像问题，从而提高显示面板的稳定性。
实施例2
本发明实施例中提供了一种显示面板，如图4所示，所述显示面板中包括阵列基板100、像素电极200、像素限定层300、支撑柱400、有机发光层500、薄膜封装层600、触控层700、偏光片800、以及盖板900。
所述阵列基板100采用的是LTPO(Low Temperature Polycrystalline-SiOxide，低温多晶氧化物)型阵列基板100，集成了低温多晶硅和氧化物的优点，具有响应速度更快、功耗更低的优点。如图4所示，所述阵列基板100中包括一基层10、一第一遮光层41、一第二遮光层42、一第一屏蔽层21、一第二屏蔽层22、一缓冲层30以及设于所述基层10上的第一薄膜晶体管51和第二薄膜晶体管52。
如图5所示，所述基层10包括一第一柔性层11和一第一阻隔层12，所述第一柔性层11与所述第一阻隔层12叠层设置。所述第一柔性层11的材料为聚酰亚胺，由于聚酰亚胺的材料特性使所述阵列基板100能够弯折，实现曲面显示以及弯折显示。所述第一阻隔层12的材料为有机材料或无机材料，其用于阻隔水氧，防止阵列基板100内的器件腐蚀变性，保证器件的稳定性，延长阵列基板100的使用寿命。
所述缓冲层30设于所述第一阻隔层12远离所述第一柔性层11的一表面上，其为无机绝缘材料，用于将所述第一遮光层41绝缘保护，同时还能缓冲保护所述第一薄膜晶体管51和所述第二薄膜晶体管52。所述缓冲层30中具有一第一凹槽31，所述第一凹槽31的槽口朝向所述第一薄膜晶体管51的第一有源层511。
所述第一遮光层41设于所述第一凹槽31的槽底，并与所述第一薄膜晶体管51中的第一有源层511相对应。所述第一遮光层41为金属材质，其用于为所述第一薄膜晶体管51遮光，防止光线影响所述第一有源层511的运作。
如图5所示，所述第一薄膜晶体管51设于所述缓冲层30上，其具有第一有源层511、第一绝缘层512、第一栅极513、第一介电层514以及第一源漏极515。
所述第一绝缘层512设于所述缓冲层30远离所述第一阻隔层12的一表面上，并填充所述第一凹槽31的剩余空间。所述第一有源层511设于所述第一绝缘层512中，所述第一绝缘层512包裹所述第一有源层511，所述第一有源层511采用低温多晶硅材料制备而成。所述第一栅极513设于所述第一绝缘层512远离所述缓冲层30的一表面上，并与所述第一有源层511的沟道区相对应。所述第一介电层514设于所述第一绝缘层512上并覆盖所述第一栅极513。所述第一源漏极515设于所述第一介电层514上方。
如图6所示，所述第一介电层514中具有一第二凹槽5141，所述第二凹槽5141的槽口朝向所述第二薄膜晶体管52中的第二有源层521。所述第二遮光层42设于所述第二凹槽5141的槽底，并与所述第二薄膜晶体管52中的第二有源层521相对应。在本实施例中，所述第二凹槽5141贯穿所述第一介电层514，即所述第二凹槽5141的槽底为所述第一绝缘层512的顶面，所述第二遮光层42设于所述第二凹槽5141中的第一绝缘层512上，所述第二遮光层42与所述第一栅极513同层设置。所述第二遮光层42也采用金属材质，其用于为所述第二薄膜晶体管52遮光，防止光线影响所述第二有源层521的运作。
如图6所示，所述第二薄膜晶体管52设于所述第一介电层514上，其包括第二有源层521、第二绝缘层522、第二栅极523、第二介电层524以及第二源漏极525。
所述第二介电层524设于所述第一介电层514远离所述第一栅极513层的一表面上，并填充所述第二凹槽5141的剩余空间。所述第二有源层521、所述第二绝缘层522以及所述第二栅极523设于叠层设于所述第二介电层524中。其中，所述第二绝缘层522设于所述第二有源层521远离所述第二遮光层42的一表面上，并与所述第二有源层521的沟道区相对应；所述第二栅极523设于所述第二绝缘层522远离所述第二有源层521的一表面上。所述第二有源层521采用金属氧化物材料制备而成。所述第二源漏极525和所述第一源漏极515的顶部同层设于所述第二介电层524远离所述第一介电层514的一表面上。
如图5所示，所述第一源漏极515中包括第一源极515B和第一漏极515A。所述第一漏极515A位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一端，其底面延伸出一第一突出部591。所述第一突出部591依次穿过所述第二介电层524、所述第一介电层514和部分第一绝缘层512与所述第一有源层511电连接。所述第一源极515B位于所述第一薄膜晶体管51靠近所述第二薄膜晶体管52的一端，其底面延伸出一第二突出部592，所述第二突出部592依次穿过所述第二介电层524、所述第一介电层514和部分第一绝缘层512与所述第一有源层511电连接。
如图6所示，所述第二源漏极525中包括第二源极525B和第二漏极525A。所述第二漏极525A位于所述第二薄膜晶体管52靠近所述第一薄膜晶体管51的一端，其靠近所述第一薄膜晶体管51的一端与所述第一源极515B靠近所述第二薄膜晶体管52的一端电连接。所述第二漏极525A的底面延伸出一第三突出部593，所述第三突出部593穿过部分第二介电层524与所述第二有源层521电连接。所述第二源极525B位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一端，其底面延伸出一第四突出部594，所述第四突出部594穿过部分第二介电层524与所述第二有源层521电连接。
如图5所示，所述第一屏蔽层21位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一侧，其一端与所述第一薄膜晶体管51中的第一漏极515A电连接，其另一端与所述第一遮光层41电连接。所述第一屏蔽层21中包括第一连接部211和第二连接部212。
所述第一连接部211的顶面与所述第一绝缘层512的顶面齐平，其底端依次穿过所述第一绝缘层512和部分缓冲层30与所述第一遮光层41电连接。
所以第二连接部212位于所述第一突出部591远离所述第一栅极513的一侧，其从所述第一漏极515A的底面延伸而出，并依次贯穿所述第二介电层524和所述第一介电层514与所述第一连接部211电连接。
所述第一屏蔽层21通过第一连接部211和第二连接部212与所述第一遮光层41和所述第一漏极515A电连接，从而在第一薄膜晶体管51的左侧和底部形成导体外壳，防止第一薄膜晶体管51左侧和底端膜层中的移动电荷进入第一薄膜晶体管51内。
如图6所示，所述第二屏蔽层22位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一侧。所述第二屏蔽层22从所述第二源极525B的底面延伸而出，并依次贯穿所述第二介电层524和所述第一介电层514与所述第二遮光层42电连接。
所述第二屏蔽层22与所述第二遮光层42和所述第二漏极525A电连接，从而在第二薄膜晶体管52的右侧和底部形成导体外壳，防止第二薄膜晶体管52右侧和底端膜层中的移动电荷进入第二薄膜晶体管52内。
所述第二遮光层42具有一第三连接部421，所述第三连接部421从所述第二遮光层42的底面延伸而出，并依次穿过所述第一绝缘层512和部分缓冲层30与所述第一遮光层41电连接。
所述第一屏蔽层21、所述第二屏蔽层22、所述第三屏蔽层23、所述第一遮光层41以及所述第二遮光层42形成一个双U型导体结构，将第一薄膜晶体管51的导电结构和第二薄膜晶体管52的导电结构分别包围在一U型结构内，将所述第一薄膜晶体管51左右两侧、所述第二薄膜晶体管52两侧以及其底端的有机膜层、无机膜层中的移动电荷隔绝在所述第一遮光层41、所述第二遮光层42、所述第一屏蔽层21、所述第二屏蔽层22以及所述第三屏蔽层23外，防止发生静电效应，在保持器件优异电学特性的同时改善复原残像问题，提高阵列基板100的稳定性。
如图5所示，所述阵列基板100中还包括钝化层60和平坦层70。所述钝化层60设于所述第二介电层524上，并覆盖所述第一源漏极515和所述第二源漏极525。所述平坦层70设于所述钝化层60远离所述第一源漏极515和所述第二源漏极525的一表面上。
如图4所示，所述像素电极200设于所述阵列基板100上，并贯穿所述平坦层70和所述钝化层60与所述第一薄膜晶体管51中的第一漏极515A电连接。所述像素限定层300设于所述阵列基板100的平坦层70上，并覆盖所述像素电极200。所述像素限定层300中具有过孔，所述过孔贯穿所述像素限定层300，并对应于所述像素电极200。所述支撑柱400设于所述像素限定层300远离所述像素电极200的一表面上。所述有机发光层500设于所述支撑柱400上，并填充所述过孔。所述有机发光层500中具有一阴极501，所述阴极501位于所述有机发光层500远离所述支撑柱400的一表面上。所述薄膜封装层600、所述触控层700、所述偏光片800以及所述盖板900以及层叠在所述有机发光层500的阴极501上。
本发明实施例中还提供一种阵列基板100的制备方法，用以制备所述显示面板中的阵列基板100，其包括以下制备步骤：
步骤S210)提供一基层10：所述基层10包括层叠设置的一第一柔性层11以及一第一阻隔层12。
步骤S220)制备缓冲层30：
在所述第一阻隔层12上沉积一层无机材料，形成所述缓冲层30。将所述缓冲层30图案化，形成第一凹槽31。
步骤S230)制备第一遮光层41：
在所述第一凹槽31的底面上沉积一层金属材料，形成所述第一遮光层41。
步骤S240)制备第一薄膜晶体管51半成品和第二遮光层42：
在所述缓冲层30上沉积一层覆盖所述第一有源层511的无机材料，所述无机材料填充所述第一凹槽31，形成第一绝缘层512半成品。
在所述第一绝缘层512半成品远离所述第一遮光层41的一表面上通过低温多晶硅半导体制程制备一第一有源层511。
在所述第一绝缘层512半成品上继续沉积一层无机材料，该层无机材料覆盖所述第一有源层511，并与所述第一绝缘层512半成品组合形成第一绝缘层512。
将所述第一绝缘层512和所述缓冲层30图案化，在所述第一遮光层41的两端分别形成一第一通孔和一第二通孔，所述第一通孔和所述第二通孔贯穿所述第一绝缘层512和所述缓冲层30至所述第一遮光层41的表面。
在所述第一绝缘层512远离所述第一有源层511的一表面上形成一层金属材料，并使所述金属材料填充所述第一通孔和所述第二通孔。将该金属材料层图案化，形成第一栅极513、第二遮光层42以及第一屏蔽层21中的第一连接部211。其中，所述第一通孔中的金属材料形成所述第一连接部211，所述第二通孔中的金属材料形成所述第二金属层的第三连接部421，所述第一栅极513位于所述第二遮光层42和所述第一连接部211之间。
在所述第一绝缘层512上沉积一层无机材料，所述无机材料覆盖所述第一栅极513、所述第二遮光部以及所述第一连接部211，该无机材料层为第一介电层514。将所述第一介电层514图案化，形成与所述第二遮光层42相对应且宽度也相同的第二凹槽5141。
所述第一有源层511、所述第一绝缘层512、所述第一栅极513以及所述第一介电层514组合形成所述第一薄膜晶体管51半成品。
步骤S250)制备第二薄膜晶体管52以及第一薄膜晶体管51中的第一源漏极515：
在所述第一介电层514远离所述第一栅极513的一表面上沉积一层无机材料，所述无机材料填充所述第二凹槽5141，形成第二介电层524半成品。
在所述第二介电层524半成品远离所述第二遮光层42的一表面上通过金属氧化物半导体制程制备第二有源层521。
在所述第二有源层521远离所述第一介电层514的一表面上沉积一层无机材料，形成第二绝缘层522。
在所述第二绝缘层522远离所述第二有源层521的一表面上形成一层金属材料，形成第二栅极523。
在第一介电层514上沉积一层无机材料，该层无机材料覆盖所述第二有源层521、所述第二绝缘层522以及所述第二栅极523的裸露面，并与所述第二介电层524半成品组合形成第二介电层524。
将所述第二介电层524、所述第一介电层514图和所述第一绝缘层512图案化，形成一第三通孔、一第四通孔、一第五通孔、一第六通孔、一第七通孔以及一第八通孔。所述第三通孔和第四通孔分别位于所述第一栅极513的两侧，并均依次穿过所述第二介电层524、第一介电层514和部分第一绝缘层512至所述第一有源层511的表面。所述第五通孔和第六通孔分别位于所述第二栅极523的两侧，并均穿过部分第二介电层524至所述第二有源层521的表面。所述第七通孔位于所述第一薄膜晶体管51远离所述第二薄膜晶体管52的一侧，并依次穿过所述第二介电层524和第一介电层514至所述第一连接部211的顶面。所述第八薄膜晶体管位于所述第二薄膜晶体管52远离所述第一薄膜晶体管51的一侧，并依次贯穿所述第二介电层524和第一介电层514至所述第二遮光层42的顶面。
在所述第二介电层524上形成一层金属材料，并使所述金属材料填充所述第三通孔、所述第四通孔、所述第五通孔、所述第六通孔、所述第七通孔以及所述第八通孔。将所述金属材料图案化，形成第一源漏极515和第二源漏极525。
其中，所述第三通孔中的金属材料形成所述第一源漏极515中第一漏极515A的第一突出部591；所述第四通孔中的金属材料形成所述第一源漏极515中第一源极515B的第二突出部592；所述第五通孔中金属材料形成所述第二源漏极525中第二漏极525A的第三突出部593；所述第六通孔中的金属材料形成所述第二源漏极525中第二源极525B的第四突出部594；所述第七通孔中的金属材料形成所述第一屏蔽层21的第二连接部212，并与所述第一漏极515A连接；所述第八通孔中的金属材料形成第二屏蔽层22，并与第二源极525B连接。
所述第一源漏极515与所述第一薄膜晶体管51半成品组合形成第一薄膜晶体管51，所述第二有源层521、所述第二绝缘层522、所述第二栅极523、所述第二介电层524以及所述第二源漏极525组合形成所述第二薄膜晶体管52。
步骤S260)制备钝化层60和平坦层70：
在所述第二介电层524上沉积一层无机材料，所述无机材料覆盖所述第一源漏极515和所述第二源漏极525，该无机材料层为钝化层60。
在所述钝化层60远离所述第一源漏极515和所述第二源漏极525的一表面上沉积一层无机材料，形成所述平坦层70，完成所述阵列基板100的制备。
本发明实施例中所提供的阵列基板100及其制备方法，通过分别在薄膜晶体管的两侧形成与源漏极和遮光层相连接的第一屏蔽层21、第二屏蔽层22和第三屏蔽层23，进而分别包围第一薄膜晶体管51和第二薄膜晶体管52的双U型导体结构，将薄膜晶体管下方膜层和两侧膜层中的移动电荷完美屏蔽在双U型导体结构外，在保持器件优异电学特性的同时改善复原残像问题，从而提高显示面板的稳定性。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (10)

1.一种阵列基板，其特征在于，包括：
设于基层上的第一薄膜晶体管和第二薄膜晶体管；
第一遮光层，设于所述第一薄膜晶体管下方，并与所述第一薄膜晶体管中的第一有源层相对设置；
第二遮光层，设于所述第二薄膜晶体管下方，并与所述第二薄膜晶体管的第二有源层相对设置，第二遮光层的底面连接至所述第一遮光层；
第一屏蔽层，设于所述第一薄膜晶体管远离所述第二薄膜晶体管的一侧；所述第一屏蔽层的一端与所述第一薄膜晶体管的第一源漏极电连接，其另一端与所述第一遮光层电连接；以及
第二屏蔽层，设于所述第二薄膜晶体管远离所述第一薄膜晶体管的一侧；所述第二屏蔽层的一端与所述第二薄膜晶体管的第二源漏极电连接，其另一端与所述第二遮光层电连接。
2.如权利要求1所述的阵列基板，其特征在于，
所述第一有源层和所述第二有源层位于所述第一屏蔽层与所述第二屏蔽层之间。
3.如权利要求2所述的阵列基板，其特征在于，还包括：
缓冲层，设于所述基层与所述第一薄膜晶体管之间；或者，设于所述基层与所述第二薄膜晶体管之间。
4.如权利要求3所述的阵列基板，其特征在于，所述第一薄膜晶体管包括：
第一绝缘层，设于所述缓冲层上；所述第一有源层设于所述第一绝缘层与所述缓冲层之间，或设于所述第一绝缘层中；
第一栅极，设于所述第一绝缘层远离所述缓冲层的一表面上，并与所述第一有源层相对设置；
第一介电层，设于所述第一绝缘层上，并覆盖所述第一栅极；以及
第一源漏极，设于所述第一介电层远离所述第一栅极的一表面上方；
所述第一源漏极包括：
第一漏极，其底面具有一第一突出部，所述第一突出部穿过所述第一介电层和所述第一绝缘层与所述第一有源层电连接；以及
第一源极，其底面具有一第二突出部，所述第二突出部穿过所述第一介电层和所述第一绝缘层与所述第一有源层电连接。
5.如权利要求4所述的阵列基板，其特征在于，当所述第一有源层设于所述第一绝缘层中时，所述缓冲层中具有一第一凹槽，所述第一凹槽的槽口朝向所述第一有源层；
所述第一遮光层设于所述第一凹槽的底面上；
所述第一绝缘层设于所述缓冲层上，并填充所述第一凹槽。
6.如权利要求4所述的阵列基板，其特征在于，所述第二薄膜晶体管包括：
第二介电层，设于所述第一介电层与所述第一源漏极之间；
所述第二有源层设于所述第一介电层与所述第二介电层之间，或设于所述第二介电层中；
第二绝缘层，设于所述第二有源层远离所述第一介电层的一表面上；
第二栅极，设于所述第二绝缘层远离所述第二有源层的一表面上；以及
第二源漏极，设于所述第二介电层远离所述第二栅极的一表面上；
所以第二源漏极包括：
第二漏极，其底面具有一第三突出部，所述第三突出部穿过所述第二介电层与所述第二有源层电连接；所述第二漏极靠近所述第一薄膜晶体管的一端与所述第一源极电连接；以及
第二源极，其底面具有一第四突出部，所述第四突出部穿过所述第二介电层与所述第二有源层电连接。
7.如权利要求1所述的阵列基板，其特征在于，当所述第二有源层设于所述第二介电层中时，所述第一介电层中具有一第二凹槽，所述第二凹槽的槽口朝向所述第二有源层；
所述第二遮光层设于所述第二凹槽的底面上；
所述第二介电层设于所述第一介电层上，并填充所述第二凹槽。
8.如权利要求6所述的阵列基板，其特征在于，还包括：
第三屏蔽层，位于所述第二突出部和所述第三突出部之间；
所述第三屏蔽层的一端与所述第二遮光层电连接，其另一端穿过所述第二介电层与所述第一源极和所述第二漏极电连接。
9.一种阵列基板的制备方法，其特征在于，包括以下步骤：
在所述基层上制备缓冲层；
在所述基层上方制备第一遮光层；
在所述缓冲层上方制备第二遮光层；
在所述第一遮光层上方制备第一薄膜晶体管；
在所述第二遮光层上方制备第二薄膜晶体管；
在制备所述第一薄膜晶体管时，在所述第一薄膜晶体管远离所述第二薄膜晶体管的一侧制备第一屏蔽层；
在制备所述第二薄膜晶体管时，在所述第二薄膜晶体管远离所述第一薄膜晶体管的一侧制备第二屏蔽层。
10.如权利要求9所述的阵列基板的制备方法，其特征在于，还包括以下步骤：
在所述缓冲层中蚀刻出第一凹槽，在所述第一凹糟中制备所述第一遮光层；
在所述第一薄膜晶体管的第一介电层中蚀刻出第二凹槽，在所述第二凹槽中制备所述第二遮光层；
在所述第一薄膜晶体管与所述第二薄膜晶体管之间制备第三屏蔽层。
CN202110563513.3A 2021-05-24 2021-05-24 阵列基板及其制备方法 Active CN113327936B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110563513.3A CN113327936B (zh) 2021-05-24 2021-05-24 阵列基板及其制备方法
PCT/CN2021/098049 WO2022246886A1 (zh) 2021-05-24 2021-06-03 阵列基板及其制备方法
US17/434,992 US20240032349A1 (en) 2021-05-24 2021-06-03 Array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110563513.3A CN113327936B (zh) 2021-05-24 2021-05-24 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN113327936A true CN113327936A (zh) 2021-08-31
CN113327936B CN113327936B (zh) 2022-08-23

Family

ID=77416469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110563513.3A Active CN113327936B (zh) 2021-05-24 2021-05-24 阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US20240032349A1 (zh)
CN (1) CN113327936B (zh)
WO (1) WO2022246886A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114280865A (zh) * 2021-12-23 2022-04-05 武汉华星光电技术有限公司 阵列基板和液晶显示面板
WO2023029090A1 (zh) * 2021-09-06 2023-03-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2024011951A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
US20190355763A1 (en) * 2017-12-06 2019-11-21 Boe Technology Group Co., Ltd. Array substrate, display panel, display apparatus and preparation method therefor
US20200144297A1 (en) * 2018-01-02 2020-05-07 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, and array substrate and display device
CN111192884A (zh) * 2020-02-21 2020-05-22 深圳市华星光电半导体显示技术有限公司 Oled显示装置及tft阵列基板的制备方法
CN111599825A (zh) * 2020-06-19 2020-08-28 京东方科技集团股份有限公司 显示基板、显示面板及显示基板的制作方法
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
US20200411619A1 (en) * 2019-06-28 2020-12-31 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102236129B1 (ko) * 2013-12-26 2021-04-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
KR102562902B1 (ko) * 2018-09-14 2023-08-04 삼성디스플레이 주식회사 표시장치
KR20200072890A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 플렉서블 유기발광표시장치
CN111739922B (zh) * 2020-07-03 2022-06-14 武汉天马微电子有限公司 一种显示面板及显示装置
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
US20190355763A1 (en) * 2017-12-06 2019-11-21 Boe Technology Group Co., Ltd. Array substrate, display panel, display apparatus and preparation method therefor
US20200144297A1 (en) * 2018-01-02 2020-05-07 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, and array substrate and display device
US20200411619A1 (en) * 2019-06-28 2020-12-31 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device
CN111192884A (zh) * 2020-02-21 2020-05-22 深圳市华星光电半导体显示技术有限公司 Oled显示装置及tft阵列基板的制备方法
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111599825A (zh) * 2020-06-19 2020-08-28 京东方科技集团股份有限公司 显示基板、显示面板及显示基板的制作方法
CN111863837A (zh) * 2020-07-13 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023029090A1 (zh) * 2021-09-06 2023-03-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114280865A (zh) * 2021-12-23 2022-04-05 武汉华星光电技术有限公司 阵列基板和液晶显示面板
WO2024011951A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20240032349A1 (en) 2024-01-25
WO2022246886A1 (zh) 2022-12-01
CN113327936B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
CN113327936B (zh) 阵列基板及其制备方法
US11335709B2 (en) Array substrate, display panel, display device and method for forming array substrate
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR20200060761A (ko) Tft기판과 그의 제조방법, 및 oled패널의 제조방법
JP6362405B2 (ja) 半導体装置
CN104659057A (zh) 用于显示装置的阵列基板
KR20130098906A (ko) 트랜지스터, 트랜지스터 제조 방법, 반도체 장치 및 반도체 장치 제조 방법, 표시 장치, 및 전자 기기
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
CN109659347B (zh) 柔性oled显示面板以及显示装置
CN110783490A (zh) 显示面板及其制备方法
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN112289841A (zh) 显示面板及显示装置
CN104756253A (zh) 半导体设备、显示单元以及电子装置
JP4493933B2 (ja) 表示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN111293125A (zh) 显示装置及其制造方法
CN210723028U (zh) 显示面板、显示装置
CN113193010A (zh) 一种阵列基板及其制备方法、oled显示面板
KR100882677B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2018133398A (ja) 半導体装置
CN116190433A (zh) 显示面板和电子终端
CN112289813B (zh) 阵列基板、显示面板及显示装置
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant