CN108122991B - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108122991B CN108122991B CN201611062638.3A CN201611062638A CN108122991B CN 108122991 B CN108122991 B CN 108122991B CN 201611062638 A CN201611062638 A CN 201611062638A CN 108122991 B CN108122991 B CN 108122991B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- electrode
- thin film
- film transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 238000000151 deposition Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- -1 that is Chemical compound 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种薄膜晶体管及其制作方法。该薄膜晶体管包括：第二绝缘层以及第三绝缘层，第二绝缘层位于第一电极、第二电极以及第一绝缘层的上方，第三绝缘层位于第二绝缘层、第四电极、第一绝缘层以及第三电极的上方，其中：第二绝缘层用于分隔作为电容器两个电极的第二电极和第四电极；第三绝缘层用于分隔氧化物半导体薄膜晶体管中的第三电极和半导体氧化物沟道。在该薄膜晶体管中由于通过第二绝缘层来分隔电容器的两个电极，并通过第三绝缘层来分隔氧化物半导体薄膜晶体管中的栅极和半导体氧化物沟道，因此可以通过分别控制第二绝缘层和第三绝缘层的厚度，来满足电容器和氧化物半导体薄膜晶体管对厚度调节的需要。
Description
技术领域
本申请涉及晶体管技术领域，尤其涉及一种薄膜晶体管及其制作方法。
背景技术
在日常生活中，人们通常会接触到用于向用户展示信息的显示器，这些显示器可以包括液晶显示器、有机发光二极管显示器等。显示器中通常会包括薄膜晶体管(ThinFilm Transistor，TFT)，并且在该显示器中，薄膜晶体管能够作为像素的驱动开关控制所施加的显示信号，因此薄膜晶体管在显示器中具有重要作用。
随着显示器分辨率的增大以及器件所需的驱动电流的减小，单一的低温多晶硅薄膜晶体管或者氧化物半导体薄膜晶体管已经不能满足实际需要。因此，利用低温多晶硅和氧化物半导体相结合的技术，制作由低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及电容器组成的混合薄膜晶体管越来越受到业内的关注。如图1所示为实际应用中常见的混合薄膜晶体管的横截面图，该混合薄膜晶体管由低温多晶硅薄膜晶体管11、电容器12以及氧化物半导体薄膜晶体管13三部分构成，并且在该图1中，低温多晶硅薄膜晶体管11采用的是“顶栅”设计(在该低温多晶硅薄膜晶体管11中，电极112设置在有源层113的顶部，电极112和有源层113之间通过对应的绝缘层111隔开)，氧化物半导体薄膜晶体管13采用的是“底栅”设计(在该氧化物半导体薄膜晶体管13中，电极132设置在有源层133的底部，电极132和有源层133之间通过对应的绝缘层131隔开)。
在混合薄膜晶体管的制作过程中，通常采用逐层制作的方式。以图1中的混合薄膜晶体管的制作为例，首先在基板101上形成缓冲层102，然后在缓冲层102上形成多晶硅沟道(n+)和有源层113，然后形成绝缘层111，并在形成绝缘层111之后，在绝缘层111之上分别形成电极112、电极122和电极132，然后形成绝缘层131，并在之后依次形成混合薄膜晶体管的其他部分，最终完成混合薄膜晶体管的制作。
然而，现有技术的这种混合薄膜晶体管的制作方法，在形成诸如图1中的绝缘层131时，所形成的绝缘层131的厚度，在混合薄膜晶体管的氧化物半导体薄膜晶体管13以及电容器12中基本相同，但是由于这两个部分各自性质的不同，对绝缘层131的厚度的要求并不相同，从而影响所制作的薄膜晶体管的整体性能。
发明内容
本申请实施例提供了一种薄膜晶体管及其制作方法，能够用于解决现有技术中的问题。
本申请实施例提供了一种薄膜晶体管，所述薄膜晶体管包括：第二绝缘层以及第三绝缘层，所述第二绝缘层位于第一电极、第二电极以及第一绝缘层的上方，所述第一绝缘层用于分隔低温多晶硅薄膜晶体管中的第一电极和多晶硅沟道，所述第三绝缘层位于所述第二绝缘层、第四电极、所述第一绝缘层以及第三电极的上方，其中：
所述第二绝缘层用于分隔作为电容器两个电极的第二电极和第四电极；
所述第三绝缘层用于分隔氧化物半导体薄膜晶体管中的第三电极和半导体氧化物沟道。
优选的，所述薄膜晶体管还包括：
设置在所述第二绝缘层和所述第三绝缘层之间，并且位于所述第四电极上方的第四绝缘层。
优选的，所述第一绝缘层具体为：利用氧化硅制作的第一氧化硅绝缘层；
所述第二绝缘层具体为：利用氮化硅制作的第二氮化硅绝缘层；
所述第三绝缘层具体为：利用氧化硅制作的第三氧化硅绝缘层；
所述第四绝缘层具体为：利用氮化硅制作的第四氮化硅绝缘层。
优选的，所述薄膜晶体管还包括：
位于所述第三绝缘层以及所述半导体氧化物沟道上方的刻蚀阻挡层。
优选的，所述薄膜晶体管还包括：
位于所述第一绝缘层以及多晶硅沟道下方的缓冲层；以及，
位于所述缓冲层下方的基板。
本申请实施例还提供了一种薄膜晶体管的制作方法，包括：
在第一绝缘层、第一电极、第三电极以及与所述第一电极相邻的第二电极上沉积待刻蚀绝缘层，所述第一绝缘层用于分隔低温多晶硅薄膜晶体管中的所述第一电极以及多晶硅沟道；
在所述待刻蚀绝缘层上涂覆光刻胶层，并在所述光刻胶层上方与所述第二电极对应的位置增加隔光板；
在所述隔光板隔光下对所述光刻胶层进行曝光，并经过显影和成膜，使得在所述光刻胶层中与第三电极对应的位置形成缺口；
以形成缺口之后的光刻胶层作为掩膜，对所述待刻蚀绝缘层进行刻蚀，形成第二绝缘层；
在移除所述光刻胶层之后，在所述第二绝缘层上方与所述第二电极相对应的位置形成第四电极，使得所述第二绝缘层分隔所述第二电极和所述第四电极。
在所述第二绝缘层、所述第四电极、所述第一绝缘层以及所述第三电极上方沉积第三绝缘层；
在所述第三绝缘层上方与所述第三电极相对应的位置形成半导体氧化物沟道，使得所述第三绝缘层分隔所述第三电极和所述半导体氧化物沟道。
优选的，在第一绝缘层、第一电极、第三电极以及与所述第一电极相邻的第二电极上沉积待刻蚀绝缘层，具体包括：
在第一绝缘层、第一电极、第三电极以及与所述第一电极相邻的第二电极上通过沉积氮化硅，以形成待刻蚀绝缘层。
优选的，在所述第二绝缘层、所述第四电极、所述第一绝缘层以及所述第三电极上方沉积第三绝缘层，具体包括：
在所述第二绝缘层、所述第四电极、所述第一绝缘层以及所述第三电极上方通过沉积氧化硅，以形成第三绝缘层。
优选的，所述方法还包括：
在所述第一绝缘层上沉积金属层，并对所述金属层进行图案化处理分别形成所述第一电极、所述第二电极以及所述第三电极。
优选的，所述方法还包括：
在所述第三绝缘层以及所述半导体氧化物沟道的上方沉积刻蚀阻挡层。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：
采用本申请实施例所提供的薄膜晶体管，在该薄膜晶体管中由于通过第二绝缘层来分隔电容器的两个电极，并通过第三绝缘层来分隔氧化物半导体薄膜晶体管中的栅极和半导体氧化物沟道，因此可以通过分别控制第二绝缘层和第三绝缘层的厚度，来满足电容器和氧化物半导体薄膜晶体管各自的需要，从而解决了现有技术中的薄膜晶体管的绝缘层的厚度在氧化物半导体薄膜晶体管以及电容器中基本相同，而影响该薄膜晶体管的整体性能的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为现有技术中薄膜晶体管的结构示意图；
图2为本申请实施例1提供的一种薄膜晶体管的整体结构示意图；
图3为本申请实施例1提供的一种薄膜晶体管各部分组成示意图；
图4为本申请实施例1提供的一种薄膜晶体管设置第四绝缘层后，各部分组成示意图；
图5-1至图5-3为本申请实施例2提供的一种薄膜晶体管的制作方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
实施例1
实施例1提供了一种薄膜晶体管，能够用于解决现有技术中的问题。下面结合附图对该薄膜晶体管进行具体说明。
如图2所示为该薄膜晶体管20的整体结构示意图(横截面)，该薄膜晶体管20为混合薄膜晶体管，包括低温多晶硅薄膜晶体管2a、电容器2b以及氧化物半导体薄膜晶体管2c三部分。在该薄膜晶体管20中，低温多晶硅薄膜晶体管2a采用的是顶栅设计，氧化物半导体薄膜晶体管2c采用的是底栅设计。
图3为该薄膜晶体管20各部分的结构示意图(横截面)，从图3可以看出，该薄膜晶体管20可以包括：基板21、缓冲层(22)、多晶硅沟道(23)、第一绝缘层24、第一电极251、第二电极252、第三电极253、第四电极254(其中，第一电极251作为低温多晶硅薄膜晶体管2a的栅极，第三电极253作为氧化物半导体薄膜晶体管2c的栅极，第二电极252和第四电极254作为电容器2b的两个电极)、第二绝缘层26、第三绝缘层27、半导体氧化物沟道28、刻蚀阻挡层29、第一源极2101、第一漏极2102、第二源极2103、第二漏极2104(其中，第一源极2101和第一漏极2102作为低温多晶硅薄膜晶体管2a的源极和漏极，第二源极2103和第二漏极2104作为氧化物半导体薄膜晶体管2c的源极和漏极)、平坦化层211以及该薄膜晶体管20对应的阳极212。
薄膜晶体管20中的基板21通常可以是玻璃基板、塑料基板、陶瓷基板等。
缓冲层22位于基板21之上方，能够覆盖该基板21。在实际应用中，通常可以采用有机聚合物、氮化硅、氧化硅等材料制作该缓冲层22，该缓冲层22可以阻挡金属离子向有源层中的扩散，避免有源层出现金属化，还可一定抑制界面偶极层的形成，从而提高薄膜晶体管20的性能。
多晶硅沟道23位于缓冲层22的上方，可以通过低温方法沉积多晶硅进行制作(沉积得到的该多晶硅，可以称为LTPS或低温多晶硅)。
第一绝缘层24位于缓冲层22以及多晶硅沟道23的上方，该第一绝缘层24可以是通过诸如氧化硅、氮化硅等绝缘材料制作。比如，该第一绝缘层24可以为利用氧化硅制作的第一氧化硅绝缘层。可以结合图2和图3，该第一绝缘层24介于多晶硅沟道23和第一电极251之间，能够作为低温多晶硅薄膜晶体管2a的栅极绝缘层，将第一电极251和有源层(多晶硅沟道23作为有源层)分隔开。
在第一绝缘层24的上方至少有三个电极，这些电极通常可以是由金属细丝组成的筛网状或螺旋状电极。在这些电极中可以包括第一电极251、第二电极252和第三电极253，其中，第一电极251作为低温多晶硅薄膜晶体管2a对应的电极(该低温多晶硅薄膜晶体管2a的栅极)，具体位于第一绝缘层24上方与多晶硅沟道23对应的位置；第二电极252作为电容器2b的电极，与第一电极251相邻；第一电极251和第二电极252之外的电极作为第三电极253，该第三电极253作为与氧化物半导体薄膜晶体管2c对应的电极(该氧化物半导体薄膜晶体管2c的栅极)。
第二绝缘层26位于第一电极251、第二电极252以及第一绝缘层24的上方，该第二绝缘层26也可以是通过诸如氧化硅、氮化硅等绝缘材料制作。比如，该第二绝缘层26可以为通过氮化硅制作的第二氮化硅绝缘层。
位于所述第二绝缘层26上方与所述第二电极252相对应的位置的第四电极254，该第二绝缘层26能够分隔第二电极252和第四电极254，(第二电极252和第四电极254作为电容器2b两个电极)。在实际应用中，第四电极254也可以是由金属细丝组成的筛网状或螺旋状电极。
位于第二绝缘层26、第四电极254、第一绝缘层24以及第三电极253上方的第三绝缘层27，该第三绝缘层27也可以是通过诸如氧化硅、氮化硅等绝缘材料制作。比如，该第三绝缘层27可以为利用氧化硅制作的第三氧化硅绝缘层。该第三绝缘层27介于第三电极253和半导体氧化物沟道28之间，能够作为氧化物半导体薄膜晶体管2c的电极绝缘层，将电极(第三电极253)和有源层(半导体氧化物沟道28)分隔开。在实际应用中，通常为了提高第三电极253和半导体氧化物沟道28之间的电子迁移率，降低对应的阈值电压，通常需要有效降低第三绝缘层27的厚度。
需要说明的是，第二绝缘层26只是位于第一电极251、第二电极252以及第一绝缘层24的上方，能够用于分隔电容器2b的两个电极(第二电极252和第四电极254)，第三绝缘层27能够分隔第三电极253和半导体氧化物沟道28。从而在该薄膜晶体管20中，分别通过第二绝缘层26和第三绝缘层27，实现了对电容器2b和氧化物半导体薄膜晶体管2c中电极的分隔，可以分别控制第二绝缘层26和第三绝缘层27的厚度，来提高薄膜晶体管20的整体性能。比如，为了防止电容器2b的寄生电容过大，在电容器2b的两个电极之间通常需要较厚的绝缘层，因此可以将第二绝缘层26制作为较大的厚度，同时，为了增加氧化物半导体薄膜晶体管2c中，第三电极253和半导体氧化物沟道28之间的电子迁移率，从而降低对应的阈值电压，可以将第三绝缘层27制作为较小的厚度。因此，这种通过第二绝缘层26和第三绝缘层27分别分隔电容器2b和氧化物半导体薄膜晶体管2c的双电极的方式，可以通过分别调控第二绝缘层26和第三绝缘层27的厚度，满足电容器2b和氧化物半导体薄膜晶体管2c各自的需求，从而能够提高薄膜晶体管的整体性能。
半导体氧化物沟道28位于第三绝缘层27的上方，具体位置为第三绝缘层27上方与第三电极253相对应的位置。其中，该半导体氧化物沟道28，可以通过诸如IGZO(indiumgallium zinc oxide，铟镓锌氧化物)来制作。
在所述第三绝缘层27以及半导体氧化物沟道28上方还可以有刻蚀阻挡层29，该刻蚀阻挡层29能够防止在制作第一源极2101、第一漏极2102、第二源极2103和第二漏极2104等的过程中，第三绝缘层27和半导体氧化物沟道28被刻蚀掉。其中，第一源极2101和第一漏极2102对应于低温多晶硅薄膜晶体管2a(作为低温多晶硅薄膜晶体管2a的源极和漏极)，第二源极2103和第二漏极2104对应于氧化物半导体薄膜晶体管2c(作为氧化物半导体薄膜晶体管2c的源极和漏级)。
平坦化层211可形成于刻蚀阻挡层29的顶部，以及薄膜晶体管20对应的阳极212下。
采用本申请实施例1所提供的薄膜晶体管20，在该薄膜晶体管20中，由于通过第二绝缘层26来分隔电容器2b的两个电极(第二电极252和第四电极254)，并通过第三绝缘层27来分隔氧化物半导体薄膜晶体管2c的栅极(第三电极253)和半导体氧化物沟道28，因此可以分别控制第二绝缘层26和第三绝缘层27的厚度，从而满足电容器2b和氧化物半导体薄膜晶体管2c各自的需要，因此解决了现有技术中的问题，提高了薄膜晶体管的整体性能。
比如，若绝缘层的厚度为L1时，电容器2b的性能较佳(寄生电容小等)，并且当绝缘层的厚度为L2时，氧化物半导体薄膜晶体管2c的性能较佳(电子迁移率高等)；现有技术中，通过同一厚度的绝缘层来分隔电容器2b和氧化物半导体薄膜晶体管2c的电极，必然会影响最终制作的薄膜晶体管的性能；本申请中，将第二绝缘层26的厚度制作为L1，并且将第三绝缘层27的厚度制作为L2，分别通过第二绝缘层26和第三绝缘层27，能够提高最终制作的薄膜晶体管的性能。
如图4所示，在实际应用中，该薄膜晶体管20还可以包括：设置在所述第二绝缘层26和所述第三绝缘层27之间，并且位于所述第四电极254上方的第四绝缘层213。通过在第二绝缘层26和所述第三绝缘层27之间，设置该第四绝缘层213能够调控电容器2b中绝缘层的厚度，从而进一步减少电容器2b的寄生电容，提高薄膜晶体管20的性能。制作该第四绝缘层213的材料可以是氮化硅、氧化硅等。比如，该第四绝缘层213可以是通过氮化硅制作的第四氮化硅绝缘层。
此外，在实际应用中，由于氮化硅中含有的掺杂物质(比如，氢掺杂)的含量通常高于氧化硅，为了防止所掺杂的物质在电流流动过程中进入半导体氧化物沟道28中，从而影响半导体氧化物沟道28的导电性能，可以用氧化硅制作第三绝缘层27。
实施例2
基于与实施例1相同的发明构思，本申请的实施例2提供了一种薄膜晶体管的制作方法，能够用于解决现有技术中的问题，其中对实施例2所提到的各个词语术语的说明，若有不清楚之处，可以参考实施例1。
与实施例1相同，这里所制作的薄膜晶体管20为混合薄膜晶体管，如图2所示，包括低温多晶硅薄膜晶体管2a、电容器2b以及氧化物半导体薄膜晶体管2c三部分。
下面可以结合示意图5-1至图5-3、图2，对制作该薄膜晶体管20的具体步骤作说明。其中，制作该薄膜晶体管20的具体步骤如下：
步骤S51：提供一基板21。
步骤S52：在所提供的基板21上沉积缓冲层22；
步骤S53：在所述缓冲层22上形成多晶硅沟道23；
实际应用过程中，在缓冲层22上形成多晶硅沟道23的方式多种，比如，可以先在缓冲层22上沉积低温多晶硅层(低温状态下沉积的多晶硅)，然后对该低温多晶硅层进行图案化处理形成低温多晶硅沟道23。这种形成多晶硅沟道23的方式，可以在缓冲层22上进行连续化处理，能够增加形成多晶硅沟道23的效率。
步骤S54：在所述多晶硅沟道23以及所述缓冲层22上沉积第一绝缘层24；
该第一绝缘层24能够分隔低温多晶硅薄膜晶体管2a的栅极(第一电极251)和多晶硅沟道23。
在实际应用中，可以利用氧化硅制作该第一绝缘层24，也即，可以在所述多晶硅沟道23以及所述缓冲层22上沉积氧化硅，从而形成第一绝缘层24。
当然，也可以通过在所述多晶硅沟道23以及所述缓冲层22上沉积氮化硅或者其他绝缘材料，来形成第一绝缘层24。
步骤S55：在所述第一绝缘层24上沉积金属层；
该金属层可以是钼等金属的合金。
步骤S56：对所述金属层进行图案化处理生成至少三个电极。
在这些电极中包括第一电极251、第三电极253以及与所述第一电极相邻的第二电极252。其中，第一电极251作为低温多晶硅薄膜晶体管2a对应的电极，具体位于第一绝缘层24上方与多晶硅沟道23对应的位置；第二电极252作为电容器2b的电极，与第一电极251相邻；第一电极251和第二电极252之外的电极作为第三电极253，该第三电极253作为与氧化物半导体薄膜晶体管2c对应的电极。
步骤S56：在所述第一绝缘层24以及各所述电极上沉积待刻蚀绝缘层91；
该待刻蚀绝缘层91的材料可以是氮化硅或者氧化硅等绝缘材料，通常可以采用氮化硅来制作该待刻蚀绝缘层91，也即在所述第一绝缘层24以及各所述电极上沉积氮化硅，从而形成待刻蚀绝缘层91。
步骤S57：在所述待刻蚀绝缘层91上涂覆光刻胶层92，并在所述光刻胶层92上方与所述第二电极252对应的位置增加隔光板93；
步骤S58：在所述隔光板93隔光下对所述光刻胶层92进行曝光，并经过显影和成膜，使得在所述光刻胶层93中与所述第三电极253对应的位置形成缺口；
步骤S59：以形成缺口之后的光刻胶层92作为掩膜，对待刻蚀绝缘层91进行刻蚀，形成第二绝缘层26；
该第二绝缘层26位于第一电极251、第二电极252以及第一绝缘层24的上方，能够用于分隔电容器2b的两个电极(第二电极252和第四电极254)；
步骤S510：移除剩余的光刻胶层；
步骤S511：移除所述光刻胶层之后，在第二绝缘层26上方与所述第二电极252相对应的位置形成第四电极254，使得所述第二绝缘层26分隔所述第二电极252和所述第四电极254；
通常形成第四电极254的方式可以是，先在第二绝缘层26上面沉积第二金属层，然后对该第二金属层进行图案化处理，生成该第四电极254。其中，第二金属层的材料可以与步骤S55所沉积的金属层相同，为钼等金属的合金；当然，该第二金属层也可以采用与步骤S55所沉积的金属层不同的材料。
步骤S512：在所述第二绝缘层26、所述第四电极254、所述第一绝缘层24以及所述第三电极253上方沉积第三绝缘层27；
在实际应用中，沉积第三绝缘层27的方式可以有多种，比如，可以在所述第二绝缘层26、所述第四电极254、所述第一绝缘层24以及所述第三电极253上方通过沉积氮化硅，以形成第三绝缘层27；也可以在所述第二绝缘层26、所述第四电极254、所述第一绝缘层24以及所述第三电极253上方通过沉积氧化硅，以形成第三绝缘层27；也可以是在所述第二绝缘层26、所述第四电极254、所述第一绝缘层24以及所述第三电极253上方通过沉积其它绝缘材料，以形成第三绝缘层27。
此外，由于氮化硅中含有的掺杂物质(比如，氢掺杂)的含量通常高于氧化硅，为了防止所掺杂的物质进入位于第三绝缘层27上半导体氧化物沟道28中，影响半导体氧化物沟道28的导电性能，通常可以用氧化硅制作第三绝缘层27。
步骤S513：在所述第三绝缘层27上方与所述第三电极253相对应的位置形成半导体氧化物沟道28，使得所述第三绝缘层27分隔所述第三电极253和所述半导体氧化物沟道28。
需要说明的是，实施例2中的该方法所制作的薄膜晶体管，通过第二绝缘层26分隔电容器2b的两个电极(第二电极252和第四电极254)，通过第三绝缘层27来分隔氧化物半导体薄膜晶体管2c的栅极(第三电极253)和半导体氧化物沟道28，因此可以通过分别调控第二绝缘层26以及第三绝缘层27的厚度，来满足电容器2b和氧化物半导体薄膜晶体管2c各自对绝缘层厚度的需求。比如，为了减少寄生电容，可以增大第二绝缘层26，同时为了增加氧化物半导体薄膜晶体管2c中的电子迁移率，降低阈值电压，可以减少第三绝缘层27的厚度，并且增加或减少第二绝缘层26的厚度并不会对第三绝缘层27的厚度造成影响，增加或减少第三绝缘层27的厚度也不会对第二绝缘层26的厚度造成影响。
步骤S514：在所述第三绝缘层27上方与所述第三电极253相对应的位置形成半导体氧化物沟道28；
在形成半导体氧化物沟道28时，可以在第三绝缘层27上，先通过诸如IGZO等半导体氧化物沉积形成半导体氧化物层，然后对该半导体氧化物层进行图案化处理，最终形成半导体氧化物沟道28。
步骤S515：在所述第三绝缘层27以及所述半导体氧化物沟道28的上方沉积形成刻蚀阻挡层29；
刻蚀阻挡层29能够阻挡对刻蚀阻挡层29之下的第三绝缘层27的刻蚀。
比如，在步骤S515之后，通常需要对第三绝缘层27、第二绝缘层26以及第一绝缘层24中，多晶硅沟道23的两侧刻蚀出对应的开口，以便设置第一源极2101和第一漏极2102(该第一源极2101和第一漏极2102，作为低温多晶硅薄膜晶体管2a的源极和漏极)，在刻蚀的过程中，为了防止刻蚀过程对第三绝缘层27以及半导体氧化物沟道28的损伤，通常需要形成该刻蚀阻挡层29。
此外，该在步骤S515之后，还可以设置第二源极2103和第二漏极2104，该第二源极2103和第二漏极2104，作为氧化物半导体薄膜晶体管2c的源极和漏极。
当然，在设置完第一源极2101、第一漏极2102、第二源极2103和第二漏极2104之后，还可以在上方形成平坦化层211(有时也称为平面化层)，使在该平坦化层211之上安装的阳极212更加稳定。
采用本申请实施例2所提供的薄膜晶体管的制作方法，该方法所制作的薄膜晶体管包括第二绝缘层26和第三绝缘层27，并通过第二绝缘层26分隔电容器2b的两个电极，第三绝缘层27分隔氧化物半导体薄膜晶体管2c的栅极和半导体氧化物沟道28，因此能够通过分别调节(增加或者减少)第二绝缘层26和第三绝缘层27的厚度，来满足电容器2b和氧化物半导体薄膜晶体管2c各自的需求，提高了所制作的薄膜晶体管的整体性能。
此外，实际应用过程中，在步骤S511和步骤S512之间(也就是形成第四电极254之后，在形成第三绝缘层27之前)，该方法还可以包括，在第二绝缘层26以及第四电极254的上方通过沉积氮化硅、氧化硅等绝缘材料，形成第四绝缘层213。可以通过该第四绝缘层213调控电容器2b的绝缘层的厚度，进一步减少电容器2b的寄生电容，提高薄膜晶体管20的性能。
实施例2所提供方法的各步骤的执行主体均可以是同一设备，或者，该方法的各步骤也可以由不同设备作为执行主体。比如，步骤S51和步骤S52的执行主体可以为设备1；又比如，步骤S51的执行主体可以为设备1，步骤S52的执行主体可以为设备2；等等。
需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：第二绝缘层(26)以及第三绝缘层(27)，所述第二绝缘层(26)位于第一电极(251)、第二电极(252)以及第一绝缘层(24)的上方，所述第一绝缘层(24)用于分隔低温多晶硅薄膜晶体管(2a)中的第一电极(251)和多晶硅沟道(23)，所述第三绝缘层(27)位于所述第二绝缘层(26)、第四电极(254)、所述第一绝缘层(24)以及第三电极(253)的上方，其中：
所述第二绝缘层(26)用于分隔作为电容器(2b)两个电极的第二电极(252)和第四电极(254)；
所述第三绝缘层(27)用于分隔氧化物半导体薄膜晶体管(2c)中的第三电极(253)和半导体氧化物沟道(28)；
在所述第一绝缘层(24)上沉积金属层，对所述金属层进行图案化处理生成至少三个电极，所述电极包括所述第一电极(251)、所述第三电极(253)以及与所述第一电极(251)相邻的所述第二电极(252)。
2.如权利要求1所述薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
设置在所述第二绝缘层(26)和所述第三绝缘层(27)之间，并且位于所述第四电极(254)上方的第四绝缘层(213)。
3.如权利要求2所述薄膜晶体管，其特征在于，
所述第一绝缘层(24)具体为：利用氧化硅制作的第一氧化硅绝缘层；
所述第二绝缘层(26)具体为：利用氮化硅制作的第二氮化硅绝缘层；
所述第三绝缘层(27)具体为：利用氧化硅制作的第三氧化硅绝缘层；
所述第四绝缘层(213)具体为：利用氮化硅制作的第四氮化硅绝缘层。
4.如权利要求1所述薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于所述第三绝缘层(27)以及所述半导体氧化物沟道(28)上方的刻蚀阻挡层(29)。
5.如权利要求1所述薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于所述第一绝缘层(24)以及多晶硅沟道(23)下方的缓冲层(22)；以及，
位于所述缓冲层(22)下方的基板(21)。
6.一种薄膜晶体管的制作方法，其特征在于，包括：
在第一绝缘层(24)、第一电极(251)、第三电极(253)以及与所述第一电极(251)相邻的第二电极(252)上沉积待刻蚀绝缘层(91)，所述第一绝缘层(24)用于分隔低温多晶硅薄膜晶体管(2a)中的所述第一电极(251)以及多晶硅沟道(23)；
在所述待刻蚀绝缘层(91)上涂覆光刻胶层(92)，并在所述光刻胶层(92)上方与所述第一电极(251)和第二电极(252)对应的位置增加隔光板(93)；
在所述隔光板(93)隔光下对所述光刻胶层(92)进行曝光，并经过显影和成膜，使得在所述光刻胶层(92)中与第三电极(253)对应的位置形成缺口；
以形成缺口之后的光刻胶层(92)作为掩膜，对所述待刻蚀绝缘层(91)进行刻蚀，形成第二绝缘层(26)；
在移除所述光刻胶层之后，在所述第二绝缘层(26)上方与所述第二电极(252)相对应的位置形成第四电极(254)，使得所述第二绝缘层(26)分隔所述第二电极(252)和所述第四电极(254)；
在所述第二绝缘层(26)、所述第四电极(254)、所述第一绝缘层(24)以及所述第三电极(253)上方沉积第三绝缘层(27)；
在所述第三绝缘层(27)上方与所述第三电极(253)相对应的位置形成半导体氧化物沟道(28)，使得所述第三绝缘层(27)分隔所述第三电极(253)和所述半导体氧化物沟道(28)。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，
在第一绝缘层(24)、第一电极(251)、第三电极(253)以及与所述第一电极(251)相邻的第二电极(252)上沉积待刻蚀绝缘层(91)，具体包括：
在第一绝缘层(24)、第一电极(251)、第三电极(253)以及与所述第一电极(251)相邻的第二电极(252)上通过沉积氮化硅，以形成待刻蚀绝缘层(91)。
8.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，
在所述第二绝缘层(26)、所述第四电极(254)、所述第一绝缘层(24)以及所述第三电极(253)上方沉积第三绝缘层(27)，具体包括：
在所述第二绝缘层(26)、所述第四电极(254)、所述第一绝缘层(24)以及所述第三电极(253)上方通过沉积氧化硅，以形成第三绝缘层(27)。
9.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述方法还包括：
在所述第一绝缘层(24)上沉积金属层，并对所述金属层进行图案化处理分别形成所述第一电极(251)、所述第二电极(252)以及所述第三电极(253)。
10.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述方法还包括：
在所述第三绝缘层(27)以及所述半导体氧化物沟道(28)的上方沉积刻蚀阻挡层(29)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611062638.3A CN108122991B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611062638.3A CN108122991B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122991A CN108122991A (zh) | 2018-06-05 |
| CN108122991B true CN108122991B (zh) | 2020-07-31 |
Family
ID=62224778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611062638.3A Active CN108122991B (zh) | 2016-11-28 | 2016-11-28 | 薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122991B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7250558B2 (ja) * | 2019-02-19 | 2023-04-03 | 株式会社ジャパンディスプレイ | 表示装置及び半導体装置 |
| CN111029346A (zh) * | 2019-11-27 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法及电子设备 |
| CN111710685B (zh) * | 2020-06-30 | 2022-09-06 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9818765B2 (en) * | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
| US10020354B2 (en) * | 2015-04-17 | 2018-07-10 | Apple Inc. | Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors |
-
2016
- 2016-11-28 CN CN201611062638.3A patent/CN108122991B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122991A (zh) | 2018-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US8643006B2 (en) | Thin film transistor having a patterned passivation layer | |
| US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| US11164951B2 (en) | Thin film transistor and manufacturing method thereof and display device | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN109696781B (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| US9754970B2 (en) | Thin film transistor, fabricating method thereof, array substrate and display device | |
| US11245042B2 (en) | Thin film transistor, fabricating method thereof, display substrate and display apparatus | |
| US20120175607A1 (en) | Thin film transistor structure and manufacturing method thereof | |
| US10615282B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| CN108122991B (zh) | 薄膜晶体管及其制作方法 | |
| US20130168683A1 (en) | Thin film transistor and manufacturing method thereof | |
| KR20160087024A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US10355138B2 (en) | LTPS TFT substrate and method for manufacturing the same | |
| US20190051713A1 (en) | Manufacturing method of tft substrate, tft substrate, and oled display panel | |
| RU2669546C1 (ru) | Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов | |
| US10483405B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same | |
| KR20170130671A (ko) | 트랜지스터 표시판 및 그 제조 방법 | |
| CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
| CN113421886A (zh) | 显示面板及其制备方法 | |
| US10672912B2 (en) | N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel | |
| CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 | |
| TW201342628A (zh) | 主動元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |