WO2015142038A1 - 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법 - Google Patents

갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
WO2015142038A1
WO2015142038A1 PCT/KR2015/002587 KR2015002587W WO2015142038A1 WO 2015142038 A1 WO2015142038 A1 WO 2015142038A1 KR 2015002587 W KR2015002587 W KR 2015002587W WO 2015142038 A1 WO2015142038 A1 WO 2015142038A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
solar cell
type oxide
transport layer
layer
Prior art date
Application number
PCT/KR2015/002587
Other languages
English (en)
French (fr)
Inventor
장진
빈센트 아비스크리스토프
김형필
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140031015A external-priority patent/KR101596569B1/ko
Priority claimed from KR1020140053558A external-priority patent/KR101559246B1/ko
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to CN201580013906.XA priority Critical patent/CN106104834B/zh
Priority to US15/127,174 priority patent/US10797192B2/en
Publication of WO2015142038A1 publication Critical patent/WO2015142038A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/052—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05199—Material of the matrix
    • H01L2224/052—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1047—I-VI
    • H01L2924/10471—Copper sulfide [CuS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1052—IV-VI
    • H01L2924/10524—Tin sulfide [SnS, SnS2]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1072—Layered
    • H01L2924/10724—Tin sulfide [SnS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/152—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising zinc oxide, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a p-type amorphous oxide semiconductor including gallium, a method for manufacturing the same, a solar cell including the same, and a method for manufacturing the same.
  • oxide semiconductors have attracted attention as materials for e-books and flexible flexible displays that can replace various publications such as newspapers, magazines, textbooks, books, etc., and his research is being actively conducted. .
  • oxide semiconductors are highly mobile and transparent, so that transparent displays can be easily implemented, and as an alternative technology capable of overcoming the limitations of the prior art.
  • the existing silicon (Si) -based technology as a switching device for operating the OLED which is spotlighted as the next-generation display device, there is a limit to the low mobility of the a-Si-based TFT device, as well as the existing a-Si Based devices have the disadvantage of malfunction due to the change of the threshold voltage due to bias stress, which requires a separate correction circuit to improve, it is difficult to overcome the limitations in terms of aperture ratio and cost There is a limit.
  • Excimer laser annealing (ELA) p-Si TFT also has higher mobility and less threshold voltage change than a-Si TFT, but forms polycrystalline structure by laser annealing. It has a disadvantage in that it is inferior in homogeneity.
  • oxide semiconductors are direct semiconductors having high mobility (1-100 [cm 2 / Vs]) and high bandgap. It has the advantage of less change.
  • the oxide semiconductor is mainly reported as n-type by oxygen-vacancies and zinc interstitials, and has a disadvantage in that p-type doping is difficult.
  • CMOS-type device is still a problem. Efforts are underway to control defects in semiconductors.
  • amorphous InGaO 3 (ZnO) 5 (IGZO) -based n-type channel materials have been developed (at room temperature mobility:> 10 cm 2 / Vs) and used as TFT materials.
  • active devices such as semiconductors (inverters, etc.), optical devices (LEDs, LDs, etc.), and solar cells on a flexible substrate
  • p-type oxide materials having excellent electrical properties in amorphous state at low temperatures is required.
  • optical devices utilizing optical functions require the development of a thin film transistor using a new p-type transparent oxide semiconductor due to constraints such as opacity due to the small band gap of the amorphous silicon.
  • the Hosono group in Japan announced a pn junction diode using amorphous ZnO-Rh 2 O 3 (p-type) and IGZO (n-type) materials.
  • the oxide semiconductor TFT is manufactured using the solution process, it will be obvious that it will greatly help the cost reduction. That is, when the oxide semiconductor is developed in a solution process, the solution can be easily manufactured at various ratios of the semiconductor precursors compared to the vacuum process, and it can be manufactured in a short time at low temperature and low cost by spin coating or inkjet printing.
  • Amorphous transparent oxide semiconductor is a low temperature process, small grain size is very low surface roughness (surface roughness) is advantageous for the stack growth, there is an advantage that it is suitable for fine patterning, such as lithography process.
  • Solar cell is a device that converts light energy directly into electrical energy.
  • research on crystalline silicon solar cell with high conversion efficiency was active, but there was a limitation in high production cost, weight and flexibility.
  • Research on batteries is being actively conducted.
  • the organic solar cell can use a low-cost organic material and at the same time can be large in size through a solution process, so that high productivity can be expected, and since the entire device is only a few hundred nm thick, it can be manufactured flexibly. Recently, the demand for organic solar cells is expected to explode, especially in markets where inorganic solar cells cannot be used due to the high possibility of application as a new power source for mobile communication devices.
  • the organic solar cell can be simply represented by a metal-organic semiconductor (photoactive layer) -metal structure, and mainly an indium tin oxide (ITO), which is a transparent electrode having a high work function, is used as an anode, and an Al or Ag having a low work function is used. Is used as the negative electrode material.
  • the photoactive layer is a bulk-heterojunction (D / A) blend of a D / A bilayer structure of an electron donor and an electron acceptor having a thickness of about 100 nm. )) Structure, in which case the latter bulk-heterojunction structure is sandwiched between donor-acceptor layers of the former (D / (D + A) / A) is also used.
  • Organic semiconductors have many defects in terms of molecular structure and crystallography, and their charge mobility is very low compared to that of inorganic materials.
  • the reason why the photocurrent is low despite the very high electron-hole separation efficiency is considered to be due to the low mobility of the charge.
  • electron mobility is generally lower than hole mobility, and such low charge mobility has always been a problem even in an organic semiconductor device such as an organic light emitting device.
  • a buffer layer is added between organic thin films to improve charge mobility and to change the direction of charge movement. This is called an inverted organic solar cell.
  • Patent Literature 1 The conventional technology about an inverted organic solar cell can be understood with reference to following KR 10-1110810 (patent document 1).
  • Patent Literature 1 the contents of Patent Literature 1 are conventional techniques and are all incorporated by reference in the present specification.
  • Patent document 1 is a patent filed by the applicant of the present application, the Cs 2 CO 3 layer and MoO 3 layer is inserted between the positive electrode and the active layer can change the polarity of the electrode can increase the life and stability of the solar cell more It is about an inverted organic solar cell.
  • PEDOT Poly (3,4-ethylenedioxythiophene) poly (styrenesulfonate) layer
  • PSS Poly (3,4-ethylenedioxythiophene) poly (styrenesulfonate)
  • PEDOT: PSS is used as the hole transport layer, an annealing time is required, and thus a process time is long.
  • oxide semiconductors have advantages in that they have high mobility and high bandgap, but are mainly reported as n-type by oxygen-vacancies and zinc interstitials, and p-type doping is difficult.
  • the present invention in order to solve the problems of the above-described technology, to provide a p-type oxide semiconductor containing gallium, a manufacturing method thereof, a solar cell using the same and a manufacturing method thereof.
  • the p-type oxide semiconductor of the present invention can be easily manufactured by a solution process, which enables low-temperature and low-cost manufacturing, and can obtain a thin film in an amorphous state at a certain concentration or higher depending on the concentration ratio of gallium.
  • a p-type oxide semiconductor in which Ga is further bonded to CuS and at least one bond selected from SnO, ITO, IZTO, IGZO, and IZO. Is provided.
  • the oxide semiconductor may be amorphous.
  • the Ga may be within the range of 10 to 60 mole%, relative to the total composition.
  • It may be a p-type oxide semiconductor that is represented by one or more selected from the following formula (1), (2), and (3).
  • the precursor solution may include [CuTu 3 ] Cl.
  • the precursor solution may include Thiourea.
  • Ga may be in the range of 10 to 60 mole%, relative to the total composition.
  • the coating step on the substrate may be by an inkjet printing process.
  • the gate electrode, a gate insulating film, an active layer, a source electrode, and a drain electrode characterized in that the active layer is a p-type oxide semiconductor of any one of claims 1 to 4 selected from An oxide thin film transistor is provided.
  • the gate insulating layer may be an oxide insulating material that is SiO 2 , Al 2 O 3 , or a combination thereof.
  • the gate electrode may be a metal that is copper, aluminum, or a combination thereof.
  • the active layer may further include a protective film layer thereon.
  • an oxide semiconductor thin film is provided, wherein the sputter target used includes Cu, S, Ga, and Sn.
  • the hole transport layer is selected from CuS, SnO, ITO, IZTO, IGZO and IZO
  • a p-type oxide semiconductor in which Ga is additionally bonded to at least one bond.
  • forming a positive electrode on the substrate by a vacuum deposition process Forming a hole transport layer on the anode by a solution process; Forming a photoactive layer on the hole transport layer by a solution process; Forming an electron transport layer on the photoactive layer by a solution process; And forming an electrode on the electron transport layer, wherein the hole transport layer is formed by forming a p-type oxide semiconductor including gallium into a solution mixed with a solvent.
  • a p-type oxide semiconductor including gallium is provided as a hole transport layer, thereby providing a high performance solar cell.
  • the p-type oxide semiconductor is manufactured using a solution process, low temperature and low cost may be manufactured.
  • a p-type oxide semiconductor including gallium is provided as a hole transport layer, thereby providing a high performance solar cell.
  • Figure 1 shows the XRD results when the concentration of Ga in the CuS-Ga x Sn 1-x O thin film is 0 ⁇ 50%.
  • FIG. 2 shows AFM images of Ga concentrations of 0%, 30%, and 50% in a CuS-Ga x Sn 1-x O thin film.
  • FIG. 3 is an atomic mapping image of (a) TEM image and (b) Energy Dispersive X-ray (EDX) spectroscopy of a CuS-SnO thin film.
  • EDX Energy Dispersive X-ray
  • UPS 5 is an Ultraviolet Photo Spectroscopy (UPS) spectrum of SnO 2 and CuS—Ga ⁇ Sn 1-x O.
  • Fig. 6 shows Raman spectral results of the p-type precursor solution.
  • FIG. 7 shows the output characteristics of CuSGa 0.3 Sn 0.7 O, CuSGa 0.4 Sn 0.6 O, and CuSGa 0.5 Sn 0.5 O thin film transistors formed at 250 ° C. by an inkjet printing method.
  • FIG. 8 illustrates output characteristics of CuSGa 0.3 Sn 0.7 O, CuSGa 0.4 Sn 0.6 O, and CuSGa 0.5 Sn 0.5 O thin film transistors formed at 300 ° C. by an inkjet printing method.
  • FIG. 9 is a cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention.
  • FIG. 10 is a cross-sectional structural view showing an organic solar cell according to the present invention.
  • FIG. 11 is a diagram showing an energy band diagram when a p-type oxide semiconductor including gallium according to the present invention and PEDOT: PSS are used.
  • FIG. 12 is a diagram showing the current-voltage characteristics of a solar cell when using a p-type oxide semiconductor containing gallium and when using PEDOT: PSS.
  • FIG. 13 is a diagram illustrating external quantum efficiency (EQE) characteristics of a solar cell when using a p-type oxide semiconductor including gallium and when using PEDOT: PSS.
  • EQE external quantum efficiency
  • FIG. 14 is a diagram illustrating current voltage characteristics of a solar cell when a p-type oxide semiconductor having different gallium concentrations is formed as a hole transport layer according to an exemplary embodiment of the present invention.
  • 15 is a diagram illustrating external quantum efficiency characteristics of a solar cell according to gallium concentration.
  • the present invention relates to a p-type oxide semiconductor in which Ga is additionally bonded to at least one bond selected from CuS and SnO, ITO, IZTO, IGZO, and IZO.
  • CuS is copper monosulfide
  • SnO is tin (II) oxide
  • ITO is indium tin oxide
  • IZTO is indium zinc tin oxide
  • IGZO is Indium Zinc Gallium Oxide
  • IZO refers to Indium Zinc Tin Oxide, which is referred to by those skilled in the art (hereinafter referred to as 'the person in charge'). It is obvious.
  • a characteristic element of the present invention is that when the Ga concentration is adjusted to 0.3 or more in CuS-Ga x Sn 1-x O, the thin film in the crystalline state is changed into an amorphous thin film.
  • the Ga is preferably within the range of 10 to 60 mole% relative to the total composition.
  • the p-type oxide semiconductor of the present invention may be represented by one or more selected from the following general formulas (1), (2), and (3).
  • a precursor solution comprising Cu, S, M, and Ga, wherein M is at least one compound selected from SnO, ITO, IZTO, IGZO, and IZO;
  • It relates to a method of manufacturing a p-type oxide semiconductor sequentially comprising the step of heat-treating the coating layer.
  • the said precursor solution contains [CuTu 3 ] Cl.
  • the said precursor solution contains Thiourea.
  • the Ga is preferably within the range of 10 to 60 mole% relative to the total composition.
  • the application step on the substrate may be by a vacuum process, spin coating, slot printing, or inkjet printing process, but is preferably by spin coating or inkjet printing process in terms of simplicity and cost of the process.
  • the active layer is a p-type semiconductor oxide of the present invention.
  • FIG. 9 is a cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention.
  • the gate insulating film may be an oxide insulating material which is SiO 2 , Al 2 O 3 , or a combination thereof, and is not particularly limited.
  • the gate electrode may be a metal which is copper, aluminum, or a combination thereof, and is not particularly limited.
  • the active layer may include a protective film layer thereon to prevent damage from the outside.
  • heat treatment was performed on a 240 ° C. hot plate for about 1 minute or inkjet printing on a 60 ° C. substrate to form an active layer.
  • the activation layer formed by the spin coating or inkjet printing was annealed for about 1 hour at 300 ° C. under a nitrogen atmosphere.
  • Figure 1 shows the XRD results when the concentration of Ga in the CuS-Ga x Sn 1-x O thin film is 0 ⁇ 50%.
  • the case changes from the crystalline state to the amorphous state.
  • FIG. 2 shows AFM images of Ga concentrations of 0%, 30%, and 50% in a CuS-Ga x Sn 1-x O thin film.
  • a needle-like thin film was formed when the concentration of Ga was 0%, and the root-mean-square (RMS) roughness value was 23 to 90 nm, in which case the film quality was not good.
  • RMS root-mean-square
  • the concentration of Ga increased, the value of the average squared roughness decreased, thereby improving the thin film quality.
  • the concentration of Ga increased, the value of the average squared roughness decreased, thereby improving the thin film quality.
  • CuS-SnO thin film has Cu, S, Sn, and O, respectively, and shows the crystal structure of the non-uniform thin film state. This is consistent with the presence of crystal peaks when Ga is 0% in the FIG. 1 XRD result.
  • CuS-Ga 0.5 Sn 0.5 O thin film has Cu, S, Sn, and O, respectively, and exhibits a uniform amorphous structure.
  • Fig. 6 shows Raman spectral results of the p-type precursor solution.
  • (b) shows Raman spectra of the 250-450 cm -1 region.
  • Sn represents Sn and Cu at 340 cm -1 .
  • Tu or Ca is added to the solution, it moves to a wavenumber of 349 cm ⁇ 1 , indicating that Tu is present in the solution.
  • FIG. 7 shows the output characteristics of CuSGa 0.3 Sn 0.7 O, CuSGa 0.4 Sn 0.6 O, and CuSGa 0.5 Sn 0.5 O thin film transistors formed at 250 ° C. by an inkjet printing method.
  • FIG. 8 illustrates output characteristics of CuSGa 0.3 Sn 0.7 O, CuSGa 0.4 Sn 0.6 O, and CuSGa 0.5 Sn 0.5 O thin film transistors formed at 300 ° C. by an inkjet printing method.
  • the CuSGa 0.5 Sn 0.5 O thin film transistor as the activating layer exhibits a high field effect mobility of 28.52 cm 2 / Vs and a -3.96 V threshold voltage.
  • FIG. 10 is a cross-sectional structural view showing an organic solar cell according to the present invention.
  • the organic solar cell according to the present invention includes an anode 1, a cathode 2, an electron transport layer 3, a photoactive layer 4, and a hole transport layer 5. .
  • the organic solar cell of the present invention a cathode (2) formed on a substrate (not shown), an electron transport layer (3) formed on the cathode, formed on the electron transport layer Inverted structure is laminated in the order of the photoactive layer 4, the hole transport layer 5 formed on the photoactive layer, and the anode 1 formed on the hole transport layer.
  • the anode 1 or the cathode 2 is a paste in which metal flakes or particles are mixed with a binder or the like using a conventionally known chemical vapor deposition process (CVD).
  • CVD chemical vapor deposition process
  • a method of printing a metal ink may be used, and the method of forming the positive electrode or the negative electrode is not particularly limited.
  • the substrate may be any one of plastics including a glass substrate, polyethylene terephthalate (PET), polyethylenenaphthelate (PEN), polypropylene (PP), polyamide (PI), tri acetyl cellulose (TAC), polyethersulfone (PES), and the like.
  • PET polyethylene terephthalate
  • PEN polyethylenenaphthelate
  • PP polypropylene
  • PI polyamide
  • TAC tri acetyl cellulose
  • PES polyethersulfone
  • a flexible substrate including any one of a plastic substrate, an aluminum foil, a stainless steel foil, and the like may be used.
  • the cathode formed on the substrate may use an ionized metal material, a colloidal metal ink material, a transparent metal oxide, or the like as an electrode for providing electrons to the device.
  • the negative electrode 2 may be deposited in a high vacuum state by a vacuum deposition process, or may form a negative electrode by a solution or paste process of a metal material used for forming a conventional negative electrode.
  • the negative electrode forming material is not particularly limited, and conventional negative electrode forming materials can be used without limitation, and examples of the conventional negative electrode forming material include aluminum (Al), calcium (Ca), and barium, which are well-oxidized metal materials. (Ba), magnesium (Mg), lithium (Li), cesium (Cs), and the like.
  • non-limiting examples of the transparent metal oxide capable of forming a cathode include indium tin oxide (ITO), fluorine-doped tin oxide (FTO), antimony tin oxide (ATO), and aluminum doped zinc oxide (AZO).
  • ITO is generally used as a material for forming the anode, but in the inverted organic solar cell structure, ITO may be used as a material for forming the cathode 2, thereby forming a transparent cathode.
  • a transparent metal oxide electrode a process such as sol-gel, spray pyrolysis, sputtering, atomic layer deposition (ALD), and electron beam evaporation is applied. Can be formed.
  • the electron transport layer 3 is a layer added for the high efficiency of the device by moving the electrons generated in the photoactive layer 4 to the cathode 2, and is formed between the cathode 2 and the photoactive layer 4.
  • the electron transport layer 3 may be formed by blending cesium carbonate in zinc oxide.
  • the term "blended" means that two or more substances are in a state of being irreversibly mixed by using a solvent or being melted, and is an obvious term widely used in the art.
  • the blended cesium carbonate content is preferably in the range of 0.5 to 50 by volume. .
  • the electron transport layer 3 can be formed using a solution obtained by mixing nano zinc oxide (ZnO) and cesium carbonate (Cs 2 CO 3 ) in a solvent such as ethanol. This is very economical in terms of cost because there is no additional process and time, compared with the case of forming the cesium carbonate layer-by-layer in the zinc oxide layer.
  • ZnO nano zinc oxide
  • Cs 2 CO 3 cesium carbonate
  • the photoactive layer 4 contains an organic material and generates electricity by a photovoltaic phenomenon of the organic material.
  • the organic materials that can be used for the photoactive layer 4 of the present invention include P3HT (poly (3-hexylthiophene)) and PCDTBT (Poly [N-9'-heptadecanyl-2,7-carbazole-alt-5), which are electron donor materials.
  • P3HT is used as the electron donor
  • PCBM-C 60 is used as the electron acceptor
  • the ratio is preferably used in combination at a weight ratio of 1: 0.5 to 1: 4.
  • the photoactive layer 4 is preferably, but not necessarily limited to, bulk-heterojunction structure in order to increase the collection efficiency of the separated electron-hole pairs.
  • the hole transport layer 5 is a layer which helps to move the holes generated in the photoactive layer 4 to the anode 1, and is formed between the photoactive layer 4 and the anode 1.
  • the hole transport layer 5 is formed using a p-type oxide semiconductor containing gallium (Ga) instead of the general PEDOT: PSS.
  • the gallium content in the p-type oxide semiconductor may range from 10 to 70 atomic percent.
  • the p-type oxide semiconductor may be formed through a solution process, wherein the solvent may be a mixture of 5 to 50% by volume of acetonitrile in ethylene glycol.
  • At least one of DI water, alcohol, cyclohexane, toluene, and an organic solvent may be used.
  • the p-type oxide semiconductor according to the preferred embodiment of the present invention may be formed by additionally combining GaS with CuS and at least one bond selected from SnO, ITO, IZTO, IGZO, and IZO. .
  • CuS is copper monosulfide
  • SnO is tin (II) oxide
  • ITO is indium tin oxide
  • IZTO is indium zinc tin oxide
  • IGZO is Indium Zinc Gallium Oxide
  • IZO refers to Indium Zinc Tin Oxide, which is referred to by those skilled in the art (hereinafter referred to as 'the person in charge'). It is obvious.
  • the p-type oxide semiconductor according to an embodiment of the present invention may be represented by one or more selected from Chemical Formula 1, Chemical Formula 2, and Chemical Formula 3, as described above.
  • a precursor solution comprising Cu, S, M, and Ga, wherein M is at least one compound selected from SnO, ITO, IZTO, IGZO, and IZO;
  • It may be formed by sequentially comprising the step of heat-treating the coating layer.
  • the said precursor solution contains [CuTu 3 ] Cl.
  • the said precursor solution contains Thiourea.
  • the application step on the substrate may be by a vacuum process, spin coating, slot printing, or inkjet printing process, but is preferably by spin coating or inkjet printing process in terms of simplicity and cost of the process.
  • the anode 1 is an electrode for providing holes to the device, and may be formed through a solution process such as screen printing of a metal paste or a metal ink material colloidal in a predetermined liquid.
  • the metal paste may be any one of alloys such as silver paste, aluminum paste, aluminum paste, copper paste, or the like.
  • the metal ink material may be at least one of silver (Ag) ink, aluminum (Al) ink, gold (Au) ink, calcium (Ca) ink, magnesium (Mg) ink, lithium (Li) ink, and cesium (Cs) ink. It can be either.
  • the metal material contained in the metal ink material is in an ionized state inside the solution.
  • the hole transport layer when the hole transport layer is formed of a p-type oxide semiconductor, the hole transport layer may be applied to other organic electric devices and other solar cells as well as an organic solar cell including a photoactive layer.
  • the hole transport layer is formed by forming a p-type oxide semiconductor containing gallium into a solution mixed with a solvent.
  • a hole transport layer was formed using a p-type oxide semiconductor containing gallium instead of PEDOT: PSS.
  • the gallium content in the p-type oxide semiconductor is preferably 10 to 70 atomic percent.
  • the solvent was formed by vigorously mixing ethylene glycol and acetonitrile in a general atmospheric state, where a p-type oxide semiconductor containing gallium was mixed at a concentration of 0.2 M / 16 to produce a mixed solution.
  • FIG. 2 shows an energy band diagram when a p-type oxide semiconductor including gallium according to the present invention and PEDOT: PSS are used.
  • FIG. 11A illustrates an energy band diagram of PEDOT: PSS
  • FIG. 11B illustrates an energy band diagram of a p-type oxide semiconductor including gallium.
  • the HOMO level of PEDOT: PSS is -5.2eV and the HOMO level of the p-type oxide semiconductor including gallium in (b) is -5.12eV, so that holes move from the photoactive layer to the anode. It can be seen that the p-type oxide semiconductor according to the embodiment has an advantage.
  • the characteristic values of the solar cell are represented by Jsc, Voc, FF, and PCE (Efficiency).
  • FIG. 12A illustrates solar cell characteristics in a dark state and (B) in a light state.
  • Jsc is the optical short-circuit current density (Jsc)
  • Voc is the photo-open voltage
  • FF is the fill factor
  • PCE is the energy conversion efficiency
  • EQE 13 and Table 3 show external quantum efficiency (EQE) characteristics of a solar cell when using a p-type oxide semiconductor including gallium and when using PEDOT: PSS.
  • the external quantum efficiency is higher than that of using PEDOT: PSS when the p-type oxide semiconductor including gallium is printed to form a hole transport layer.
  • Table 4 show current-voltage characteristics of a solar cell when p-type oxide semiconductors having different gallium concentrations are formed as a hole transport layer according to an embodiment of the present invention.
  • Figure 15 shows the external quantum efficiency characteristics of the solar cell according to the gallium concentration.
  • the photoelectric conversion efficiency is high when the content of gallium in the p-type oxide semiconductor is 10 to 70 percent.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법을 개시한다. 본 발명에 따르면, CuS, 및 SnO, ITO, IZTO, IGZO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체가 제공된다.

Description

갈륨을 포함하는 P형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법
본 발명은 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법에 관한 것이다.
산화물 반도체는, 최근들어, 신문, 잡지, 교과서, 서적 등 각종 출판물을 대체할 수 있는 e-북(e-book)이나 휘어지는 플렉서블 디스플레이의 재료로서, 주목을 받고 있으며, 그의 연구가 활발히 진행되고 있다.
왜냐하면, 산화물 반도체는, 이동도가 크고 투명하여 투명 디스플레이를 용히하게 구현할 수 있을 뿐 아니라, 종래의 기술의 한계점을 극복할 수 있는 대안 기술로서 평가되고 있기 때문이다.
즉, 기존의 실리콘(Si)기반의 기술로는, 차세대 디스플레이소자로 각광받는 OLED를 동작시키기 위한 스위칭 소자로써 a-Si 기반의 TFT소자의 낮은 이동도에 한계가 있을 뿐 아니라, 기존 a-Si 기반의 소자는 bias stress에 의해 문턱전압(threshold voltage)이 변하는 현상에 의해 오작동하는 단점이 있는데 이를 개선하기 위해서는 별도의 보정회로가 필요하게 되고, 결국 개구율과 비용적인 측면에서 한계를 극복하기 어렵다는 기술적 한계가 있다.
또한, Excimer laser annealing(ELA) p-Si TFT의 경우에도, a-Si TFT에 비해서 높은 이동도를 갖으며, 문턱전압 변화 현상이 적다는 장점을 가지고 있으나, laser annealing에 의한 polycrystalline 구조를 형성함에 있어서 균질도가 떨어진다는 단점을 가지고 있다.
이에 반해, 산화물 반도체는 높은 이동도 (1~100 [cm2/Vs])와 높은 밴드갭을 가는 직접 반도체(direct semiconductor)로서, 실리콘 기반의 소자와는 다르게 산화 현상이 발생하지 않으므로 소자의 특성 변화가 적은 장점이 있다.
또한, 상온에서 비정질(amorphous) 또는 다결정질(polycrystalline) 구조를 갖기 때문에, 별도로 그레인(grain)을 형성하기 위한 열처리 과정이 필요하지도 않으며, TFT 소자의 균질도 또한 우수한 것으로 보고되어지고 있다.
다만, 산화물 반도체는 oxygen-vacancies와 zinc interstitials에 의해 주로 n형으로 보고되어지고 있으며 p형 도핑이 어려운 단점을 가지고 있어서, 아직까지 CMOS type의 소자를 구현하는 것은 숙제로 남겨지고 있으며, 현재까지 산화물 반도체의 defect를 컨트롤하기 위한 노력이 많이 진행되고 있다.
현재까지 비정질의 InGaO3(ZnO)5 (IGZO) 계열의 n-type channel 재료가 (상온 이동도: > 10㎠/Vs) 개발되어 TFT 재료로 사용되고 있다. 그러나, 유연기판 위에 반도체(inverter 등), 광소자(LED, LD 등), 태양전지와 같은 능동소자로 제작하기 위해서는 저온에서도 비정질상의 우수한 전기적 성질을 가지는 p형 산화물 재료의 개발이 요구된다.
또한, 광기능을 활용한 광디바이스는 상기의 비정질 실리콘이 원래 가지는 작은 밴드갭으로 인한 불투명성 등의 제약으로 인하여 새로운 p형 투명 산화물 반도체를 이용한 박막트랜지스터의 개발을 필요로 하고 있다.
2003년 일본의 호소노(Hosono) 그룹에서는 비정질 ZnO-Rh2O3 (p-type)과 IGZO (n-type) 물질을 이용한 pn 접합 다이오드를 발표하였다.
호소노 그룹의 결과 이후에는 산화물을 이용한 p형의 반도체 신물질을 얻기 위한 연구가 진행되어 왔으나, 산화물 반도체를 만드는 과정 중에 진공장비를 사용하는 경우가 대부분이었는데, 이 방법은 저온공정이 가능하기는 하였지만 고가의 장비를 사용하는 것이 여전히 단점이 되어왔다.
따라서 용액공정을 사용하여 산화물 반도체 TFT를 제작한다면 원가절감에 크게 도움이 될 것은 자명하다. 즉, 용액 공정으로 산화물 반도체를 개발할 경우 진공공정에 비해 각 반도체 전구체의 다양한 비율로 쉽게 용액 제작이 가능하고 스핀코팅이나 잉크젯 프린팅 방식으로 저온, 저비용으로 빠른 시간 내에 제작이 가능하다는 장점이 있다.
현재까지 알려진 산화물 반도체는 대부분 n-type 특성을 보이고 있기 때문에 p-type 특성을 갖는 투명 산화물 반도체가 구현될 경우 CMOS 형태의 투명전자소자 제작이 가능하고 또 OLED의 구동에도 유리한 측면이 많기 때문에 도핑조건 조절 또는 신물질 개발 등으로 투명 TFT소자를 위한 p-type 투명 산화물 반도체 소재를 찾는 연구가 필요한 실정이다.
나아가, 현재까지 발표된 p형 산화물 반도체의 경우 다결정질 상태의 산화물 박막 트랜지스터가 발표되었고 비정질 상의 산화물 박막 트랜지스터는 발표되지 않고 있다. 비정질의 투명 산화물 반도체(transparent oxide semiconductor:TOS)는 저온 공정이 가능하며, 결정립이 작아 표면조도(surface roughness)가 매우 낮아 적층 성장에 유리하며, 리소그래피 공정 등 미세패터닝에 적합하다는 장점이 있다.
태양전지는 빛에너지를 전기에너지로 직접 변환시켜 주는 소자로서, 상용화 초기에는 높은 변환효율을 갖는 결정질 실리콘 태양전지에 대한 연구가 활발하였으나, 높은 생산 단가, 무게 및 유연성에 한계가 있어, 최근 유기 태양전지에 대한 연구가 활발히 진행되고 있다.
유기 태양전지는 값싼 유기물을 사용함과 동시에 용액공정을 통한 대면적화가 가능하여 높은 생산성을 기대할 수 있을 뿐 아니라, 전체 소자의 두께가 수백 ㎚에 불과하여 플렉시블(flexible)하게도 제작할 수 있기 때문에, 초소형 또는 이동통신용 기기 등의 새로운 용도의 전원으로 응용 가능성이 높아 최근 무기 태양전지가 사용될 수 없는 시장을 중심으로 유기 태양전지의 수요의 폭발적인 수요가 예상되고 있다.
유기 태양전지는 금속-유기 반도체(광활성층)-금속 구조로 간단히 나타낼 수 있는데, 주로 높은 일함수를 갖는 투명전극인 ITO(Indium tin oxide)를 양극으로 하고, 낮은 일함수를 갖는 Al이나 Ag 등을 음극 물질로 사용한다. 광활성층은 100㎚ 정도의 두께를 가진 전자공여체(Electron donor)와 전자수용체(Electron acceptor)의 2층 구조(D/A bilayer structure) 또는 벌크-헤테로정션(bulk-heterojunction((D+A) blend)) 구조를 이용하는데, 경우에 따라서는 전자의 공여-수용(donor-acceptor) 층 사이에 후자의 벌크-헤테로정션(bulk-heterojunction) 구조가 끼어있는 혼합구조(D/(D+A)/A)를 이용하기도 한다.
그런데, 유기 태양전지의 광전류 및 효율을 제한하는 큰 문제 중의 하나는, 벌크 상태에서 유기물의 낮은 전하 이동도이다. 유기물 반도체는 분자구조상으로나 결정학적으로 결함이 많아, 전하 이동도가 무기물의 그것에 비해 매우 낮다. 예를 들어, 반도체 고분자/C60의 경우, 매우 높은 전자-정공 분리효율에도 불구하고 광전류가 낮은 이유가 이러한 전하의 낮은 이동도 때문이라고 여겨지고 있다. 특히, 유기 반도체에서는 전자의 이동도가 정공의 이동도보다 일반적으로 낮은데, 이러한 낮은 전하 이동도는 유기 발광소자와 같은 유기 반도체 소자에서도 항상 문제시되어왔다.
이에, 전하의 이동도를 향상시키려는 노력들이 경주되고 있는데, 유기박막 태양전지 소자 제작시 표면형상을 잘 제어하여 전하의 이동도를 향상시키거나, 각 전극에서 전하의 원활한 주입을 위해 전극과 유기박막 사이에 버퍼층을 첨가하여 전극과 유기물 계면 사이의 에너지 장벽을 낮춰주는 방법 등이 시도되고 있다.
나아가, 유기박막 사이에 버퍼층을 첨가하여, 전하 이동도를 향상시킴과 동시에, 전하의 이동 방향을 바꾸기도 하는데, 이를 인버티드 유기 태양전지라 한다.
인버티드 유기 태양전지에 대한 종래의 기술은, 하기 KR 10-1110810(특허문헌 1)을 참조하여 이해할 수 있다. 이로써 특허문헌 1의 내용은 종래의 기술로서, 본 명세서의 내용으로 전부 인용된다.
특허문헌 1은, 본 출원인 출원하여 등록된 특허로서, Cs2CO3층과 MoO3층이 양 전극과 활성층 사이에 삽입되어 전극의 극성이 바뀜으로써 태양전지의 수명과 안정성을 보다 증가시킬 수 있는 인버티드 유기 태양전지에 대한 것이다.
고성능의 유기 태양전지를 제작하기 위해, 정공의 이동은 매우 중요한 부분이다. 종래의 대표적인 정공수송층으로는 PEDOT:PSS(Poly(3,4-ethylenedioxythiophene)poly(styrenesulfonate))층이 사용되고 있으나, 정공의 주입과 이동 및 태양전지의 안정성에 제한적이었다.
또한, 정공수송층으로 PEDOT:PSS를 사용하는 경우에는 어닐링(annealing) 시간이 필요하기 때문에 공정 시간이 길어지는 문제점이 있다.
한편, 정공수송층을 산화물 반도체로 대체하고자 하는 연구가 진행되고 있다.
상기한 바와 같이, 산화물 반도체는 높은 이동도와 높은 밴드갭을 갖는다는 점에서 장점이 있으나, oxygen-vacancies와 zinc interstitials에 의해 주로 n형으로 보고되어지고 있으며 p형 도핑이 어려운 단점을 가지고 있다.
본 발명은, 상술한 기술의 문제점을 해결하기 위해, 갈륨을 포함하는 p형 산화물 반도체, 이의 제조방법, 이를 이용한 태양전지 및 이의 제조방법을 제공하고자 한다. 특히, 본 발명의 p형 산화물 반도체는, 용액공정에 의해 용이하게 제조할 수 있어 저온·저비용 제조가 가능할 뿐 아니라, 갈륨의 농도 비율에 따라 일정 농도 이상에서 비정질 상태의 박막을 얻을 수 있다.
상기한 기술적 과제를 해결하기 위해, 본 발명의 바람직한 일 실시예에 따르면, CuS, 및 SnO, ITO, IZTO, IGZO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체가 제공된다.
상기 산화물 반도체는 비정질일 수 있다.
상기 Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내일 수 있다.
하기 화학식 1, 화학식 2, 및 화학식 3에서 선택되는 1종 이상으로 표현되는 것인 p형 산화물 반도체일 수 있다.
[화학식 1]
CuS1-xGax-SnO
[화학식 2]
CuSGaxSn1-xO
[화학식 3]
CuSGaxSnO
상기 화학식 1, 화학식 2, 또는 화학식 3에서 0 < x < 1 이다.
본 발명의 다른 측면에 따르면, Cu, S, M, 및 Ga이 포함된 전구체 용액을 제조하는 단계(여기서, M은, SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되는 1종 이상의 화합물이다); 상기 전구체 용액을 기판 상에 도포하는 단계; 및 상기 코팅층을 열처리하는 단계를 순차적으로 포함하는 p형 산화물 반도체의 제조방법이 제공된다.
상기 전구체 용액은, [CuTu3]Cl를 포함할 수 있다.
상기 전구체 용액은, Thiourea를 포함할 수 있다.
Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내일 수 있다.
상기 기판 상의 도포단계는 잉크젯 프린팅 공정에 의한 것일 수 있다.
본 발명의 또 다른 측면에 따르면, 게이트 전극, 게이트 절연막, 활성층, 소스 전극, 및 드레인 전극을 포함하고, 상기 활성층이 청구항 1 내지 4에서 선택되는 어느 한 청구항의 p형 산화물 반도체인 것을 특징으로 하는 산화물 박막 트랜지스터가 제공된다.
상기 게이트 절연막은, SiO2, Al2O3, 또는 이들의 조합인 산화물 절연 물질일 수 있다.
상기 게이트 전극은, 구리, 알루미늄, 또는 이들의 조합인 금속일 수 있다.
상기 활성층은, 위에 보호막층을 더 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 스퍼터링에 의하여 증착된 박막에 있어서, 사용되는 스퍼터 타겟이 Cu, S, Ga, 및 Sn을 포함하는 것을 특징으로 하는 산화물 반도체 박막이 제공된다.
본 발명의 또 다른 측면에 따르면, 양극, 정공수송층, 광활성층, 전자수송층, 및 음극을 포함하는 태양전지에 있어서, 상기 정공수송층은 CuS, 및 SnO, ITO, IZTO, IGZO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합된 p형 산화물 반도체인 것을 특징으로 하는 태양전지가 제공된다.
본 발명의 또 다른 측면에 따르면, 진공증착공정에 의해 기판 상에 양극을 형성하는 단계; 용액공정에 의해, 상기 양극 상에 정공수송층을 형성하는 단계; 용액공정에 의해, 상기 정공수송층 상에 광활성층을 형성하는 단계; 용액공정에 의해, 상기 광활성층 상에 전자수송층을 형성하는 단계; 및 상기 전자수송층 상에 전극을 형성하는 단계를 포함하되, 상기 정공수송층은, 갈륨을 포함하는 p형 산화물 반도체를 용매에 혼합한 용액으로 성막하여 형성되는 것을 특징으로 하는 태양전지 제조 방법이 제공된다.
본 발명에 따르면, 갈륨을 포함하는 p형 산화물 반도체를 정공수송층으로 제공하여 고성능의 태양전지를 구현할 수 있는 장점이 있다.
또한, 본 발명에 따르면 용액공정을 이용하여 p형 산화물 반도체를 제조하기 때문에 저온 및 저비용 제조가 가능한 장점이 있다.
나아가, 본 발명에 따르면, 갈륨을 포함하는 p형 산화물 반도체를 정공수송층으로 제공하여 고성능의 태양전지를 구현할 수 있는 장점이 있다.
도 1은 CuS-GaxSn1-xO 박막에서 Ga의 농도가 0~50%일 때의 XRD 결과를 나타낸다.
도 2는 CuS-GaxSn1-xO 박막에서 Ga의 농도가 0%, 30%, 50%일 때의 AFM 이미지를 나타낸다.
도 3은 CuS-SnO 박막의 (a) TEM 이미지와 (b) EDX (Energy Dispersive X-ray) 분광법에 의한 atomic mapping 이미지이다.
도 4는 CuS-Ga0.5Sn0.5O 박막의 (a) TEM 이미지와 (b) EDX (Energy Dispersive X-ray) 분광법에 의한 atomic mapping 이미지이다.
도 5는 SnO2와 CuS-GaxSn1-xO의 UPS(Ultraviolet Photo Spectroscopy) 스펙트럼이다.
도 6은, p형 전구체 용액의 Raman 스펙트럼 결과를 나타낸다.
도 7은, 잉크젯 프린팅 방식으로 250℃에서 형성되고, 활성화 층으로 CuSGa0.3Sn0.7O, CuSGa0.4Sn0.6O, 및 CuSGa0.5Sn0.5O 박막 트랜지스터의 출력 특성(output characteristics)이다.
도 8은 잉크젯 프린팅 방식으로 300℃에서 형성되고, 활성화 층으로 CuSGa0.3Sn0.7O, CuSGa0.4Sn0.6O, 및 CuSGa0.5Sn0.5O 박막 트랜지스터의 출력 특성(output characteristics)이다.
도 9는 본 발명 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 10은 본 발명에 따른 유기 태양전지를 나타낸 단면 구조도이다.
도 11은 본 발명에 따른 갈륨을 포함하는 p형 산화물 반도체와 PEDOT:PSS를 사용하였을 경우의 에너지 밴드 다이어그램을 나타낸 도면이다.
도 12는 갈륨을 포함하는 p형 산화물 반도체를 사용한 경우와 PEDOT:PSS를 사용한 경우의 태양전지의 전류 전압 특성을 나타낸 도면이다.
도 13은 갈륨을 포함하는 p형 산화물 반도체를 사용한 경우와 PEDOT:PSS를 사용한 경우, 태양전지의 외부 양자 효율(EQE) 특성을 나타낸 도면이다.
도 14는 본 발명의 일 실시예에 따른 갈륨 농도가 서로 다른 p형 산화물 반도체를 정공수송층으로 형성한 경우의 태양전지의 전류 전압 특성을 나타낸 도면이다.
도 15는 갈륨 농도에 따른 태양전지의 외부 양자 효율 특성을 나타낸 도면이다.
이하, 본 발명에 대하여 상세히 설명한다.
본 발명의 일측면은,
CuS, 및 SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체에 관한 것이다.
상기 CuS는 황화구리(Copper monosulfide)이고, SnO는 산화주석(Tin(Ⅱ) oxide)이고, ITO는 인듐 주석 산화물(Indium Tin Oxide)이고, IZTO는 인듐 징크 주석 산화물(Indium Zinc Tin Oxide)이고, IGZO는 인듐 갈륨 징크 산화물(Indium Zinc Gallium Oxide)이며, IZO는 인듐 징크 산화물(Indium Zinc Tin Oxide)을 말하는 용어로서, 당해 기술분야의 통상의 지식을 가진 자(이하, ‘당업자’라 한다)에게 자명한 사항이다.
본 발명의 특징적인 요소는 CuS-GaxSn1-xO에서 Ga의 농도를 0.3 이상으로 조절하면 결정상태의 박막이 비정질 박막으로 변화하는 것이다. 이에 대한 보다 상세한 설명은 후술한 실시예를 참조하여 이해할 수 있을 것이다.
상기 Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내인 것이 바람직하다.
본 발명의 p형 산화물 반도체는, 하기 화학식 1, 화학식 2, 및 화학식 3에서 선택되는 1종 이상으로 표현되는 것일 수 있다.
[화학식 1]
CuS1-xGax-SnO
[화학식 2]
CuSGaxSn1-xO
[화학식 3]
CuSGaxSnO
상기 화학식 1, 화학식 2, 또는 화학식 3에서 0 < x < 1 이다.
또한, 본 발명의 다른 측면은,
Cu, S, M, 및 Ga이 포함된 전구체 용액을 제조하는 단계(여기서, M은, SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되는 1종 이상의 화합물이다);
상기 전구체 용액을 기판 상에 도포하는 단계; 및
상기 코팅층을 열처리하는 단계를 순차적으로 포함하는 p형 산화물 반도체의 제조방법에 관한 것이다.
상기 전구체 용액은, [CuTu3]Cl를 포함하는 것이 바람직하다.
상기 전구체 용액은, Thiourea를 포함하는 것이 바람직하다.
상기 Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내인 것이 바람직하다.
상기 기판 상의 도포단계는, 진공 공정, 스핀 코팅, 슬롯 프린팅(slot printing), 또는 잉크젯 프린팅 공정에 의한 것일 수 있지만, 공정의 단순성 및 비용 측면에서 스핀 코팅 또는 잉크젯 프린팅 공정에 의한 것이 바람직하다.
본 발명의 또 다른 측면은,
게이트 전극, 게이트 절연막, 활성층, 소스 전극, 및 드레인 전극을 포함하고,
상기 활성층이 본 발명의 p형 반도체 산화물인 것을 특징으로 하는 산화물 박막 트랜지스터에 관한 것이다.
도 9에 본 발명 일 실시예에 따른 박막 트랜지스터의 단면도를 나타내었다.
상기 게이트 절연막은, SiO2, Al2O3, 또는 이들의 조합인 산화물 절연 물질인 것을 사용할 수 있고, 특별히 제한되지 않는다.
상기 게이트 전극은, 구리, 알루미늄, 또는 이들의 조합인 금속인 것을 사용할 수 있고, 특별히 제한되지 않는다.
상기 활성층은, 외부로부터의 손상 방지를 위해, 그 위에 보호막층을 포함하는 것일 수 있다.
이상에서 설명한 구성 이외의 박막 트랜지스터에 대한 대해서는, 종래 기술의 구성을 본 발명의 목적을 해하지 않는 범위 내에서 자유롭게 비제한적으로 사용할 수 있고, 이에 대한 상세한 설명은 당업자에 자명하므로, 그 설명은 생략하도록 한다.
이하, 본 발명에 대하여 실시예를 들어 보다 더 상세히 설명한다. 이하의 실시예는 발명의 상세한 설명을 위한 것일 뿐이므로, 이에 의해 권리범위를 제한하려는 의도가 아님을 분명히 한다.
실시예
전구체 용액의 제조
질소 환경 하에서, CuCl2, NH2CSNH2(Thiourea), Ga(NO3)3·xH2O(Gallium nitrate hydrate), SnCl2를 아세토니트릴 및 에틸렌글리콜 용매에 녹여 전구체 용액을 제조하였다.
활성층의 형성
상기 제조된 전구체 용액을 스핀 코팅 한 후, 240℃ 핫플레이트 상에서 약 1분 동안 열처리하거나, 60℃ 기판 상에 잉크젯 프린팅하여 활성층을 형성하였다.
열처리 단계
상기 스핀 코팅 또는 잉크젯 프린팅에 의해 형성된 활성화층은, 질소 분위기 하에서 300℃ 온도에서 약 1시간 동안 어닐링(anealing) 되었다.
반도체 산화물 분석
도 1은 CuS-GaxSn1-xO 박막에서 Ga의 농도가 0~50%일 때의 XRD 결과를 나타낸다.
CuS-GaxSn1-xO는 다결정 구조(2θ=28°,32°)이고, Ga의 농도가 30% 이상인
경우 결정 상태에서 비정질 상태로 변화한다.
도 2는 CuS-GaxSn1-xO 박막에서 Ga의 농도가 0%, 30%, 50%일 때의 AFM 이미지를 나타낸다.
Ga의 농도가 0%일 때 바늘 모양의 박막이 형성되었고, 제곱 평균 거칠기(root-mean-square(RMS) roughness)의 값이 23~90㎚이고, 이 경우 박막질이 좋지 않았다.
그러나, Ga의 농도가 증가할수록 제곱 평균 거칠기의 값이 감소하여 박막질이 향상되었다. 30%일 때는, 0.46~2.5㎚이고, 50%일 때는 0.67~3.4㎚를 나타내었다.
도 3은 CuS-SnO 박막의 (a) TEM 이미지와 (b) EDX (Energy Dispersive X-ray) 분광법에 의한 atomic mapping 이미지이다. CuS-SnO 박막은, Cu, S, Sn, 및 O가 각각 존재하며 균일하지 않은 박막 상태의 결정 구조를 나타낸다. 이는 도 1 XRD 결과에서 Ga이 0%일 때, 결정 피크가 존재함과 일치한다.
도 4는 CuS-Ga0.5Sn0.5O 박막의 (a) TEM 이미지와 (b) EDX (Energy Dispersive X-ray) 분광법에 의한 atomic mapping 이미지이다. CuS-Ga0.5Sn0.5O 박막은, Cu, S, Sn, 및 O가 각각 존재하며 균일한 비정질 구조를 나타낸다.
도 5와 표 1은 SnO2와 CuS-GaxSn1-xO의 UPS(Ultraviolet Photo Spectroscopy) 스펙트럼과 work function, Fermi level과 valence band의 차이, 및 ionization potential의 값을 정리한 표이다.
표 1
Material Workfunction(eV) EF-EVBM(eV) Ip(eV)
SnO2 3.96 3.56 7.52
CuS-SnO 4.64 0.73 5.37
CuS-Ga0.1Sn0.9O 4.63 0.94 5.57
CuS-Ga0.2Sn0.8O 4.61 0.93 5.54
CuS-Ga0.3Sn0.7O 4.66 0.93 5.59
CuS-Ga0.4Sn0.6O 4.7 0.99 5.69
CuS-Ga0.5Sn0.5O 4.7 1.02 5.72
CuS-GaxSn1-xO 박막에서 결정화된 박막 (Ga<0.3)인 경우, 4.63, 4.61 eV의 work function 값을 나타내고, 비정질 박막 (Ga≥0.3)인 경우, ≥4.66 eV의 높은 값을 나타내었다.
도 6은, p형 전구체 용액의 Raman 스펙트럼 결과를 나타낸다. (a)는 600-800㎝-1 영역의 p형 반도체 용액의 Raman 스펙트럼 결과로 710㎝-1 에서 [Cu(Tu)3]n 폴리머가 형성되었고, Ga 또는 Sn을 첨가하면 파상수(Wavenumber)가 720㎝-1으로 이동하며, 용액 내에 Ga 또는 Sn이 존재함을 나타낸다.
(b)는 250-450㎝-1 영역의 Raman 스펙트럼 결과이다. 290㎝-1 에서는 Sn이 340㎝-1 에서는 Sn과 Cu가 존재함을 나타낸다. Tu 또는 Ca가 용액에 첨가되면 파상수(Wavenumber) 349㎝-1 로 이동하며, 이는 용액 내에 Tu가 존재함을 나타낸다.
도 7은, 잉크젯 프린팅 방식으로 250℃에서 형성되고, 활성화 층으로 CuSGa0.3Sn0.7O, CuSGa0.4Sn0.6O, 및 CuSGa0.5Sn0.5O 박막 트랜지스터의 출력 특성(output characteristics)이다.
도 8은 잉크젯 프린팅 방식으로 300℃에서 형성되고, 활성화 층으로 CuSGa0.3Sn0.7O, CuSGa0.4Sn0.6O, 및 CuSGa0.5Sn0.5O 박막 트랜지스터의 출력 특성(output characteristics)이다.
도 8에 나타난 바와 같이, 활성화 층으로 CuSGa0.5Sn0.5O 박막 트랜지스터 경우는 28.52 ㎠/Vs의 높은 전계효과 이동도를 나타내고 -3.96V 문턱전압을 나타낸다.
이하에서는 도면을 참조하여 상기한 산화물 반도체를 포함하는 태양전지에 대해 상세하게 설명한다.
도 10은 본 발명에 따른 유기 태양전지를 나타낸 단면 구조도이다.
도 10에 도시된 바와 같이, 본 발명에 따른 유기 태양전지는, 양극(1), 음극(2), 전자수송층(3), 광활성층(4), 및 정공수송층(5)을 포함하여 구성된다.
특히, 도 10에 도시된 바와 같이, 본 발명의 유기 태양전지는, 기판(미도시) 상에 형성되는 음극(2), 상기 음극 상에 형성되는 전자수송층(3), 상기 전자수송층 상에 형성되는 광활성층(4), 상기 광활성층 상에 형성되는 정공수송층(5), 및 상기 정공수송층 상에 형성되는 양극(1)의 순서로 적층되어 있는 인버티드(inverted) 구조이다.
양극(1), 또는 음극(2)은, 종래에 잘 알려진 진공증착공정(CVD; Chemical Vapor Deposition)을 이용하거나, 메탈 플레이크(flake) 내지 파티클(particle)이 바인더(binder) 등과 혼합되어 있는 페이스트 메탈 잉크를 프린팅하는 방식을 사용할 수 있고, 상기 양극 또는 음극의 형성 방법은 특별히 제한되지 아니한다.
기판은, 유리(glass) 기판, PET(polyethylene terephthalate), PEN(polyethylenenaphthelate), PP(polypropylene), PI(polyamide), TAC(tri acetyl cellulose), PES(polyethersulfone) 등을 포함하는 플라스틱 중 어느 하나를 포함하는 플라스틱 기판, 알루미늄 포일(aluminum foil), 스테인리스 스틸 포일(stainlesssteel foil) 중 어느 하나를 포함하는 플렉서블(flexible) 기판 등이 이용될 수 있다.
기판 상에 형성되는 음극(cathode)은, 소자에 전자를 제공하는 전극으로서, 이온화된 금속 물질, 소정의 액체 속에서 콜로이드(colloid) 상태인 금속 잉크 물질, 투명 금속 산화물 등을 사용할 수 있다.
음극(2)은, 진공증착공정에 의하여 고진공 상태에서 증착되하거나, 종래의 음극으로 형성에 사용되는 금속물질을 용액 또는 페이스트 공정으로 음극을 형성할 수도 있다. 음극 형성 물질은, 특별히 제한되지 않고, 종래의 음극 형성물질을 비제한적으로 사용할 수 있고, 종래의 음극 형성물질의 예시로, 산화가 잘되는 금속물질인, 알루미늄(Al), 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 리튬(Li), 세슘(Cs) 등을 들 수 있다.
또한 음극을 형성할 수 있는 투명 금속 산화물의 비제한적 예시로, ITO(Indium Tin Oxide), FTO(Fluorine-doped Tin Oxide), ATO(Antimony Tin Oxide), AZO(Aluminum doped Zinc Oxide) 등을 들 수 있다. 여기서, ITO는 일반적으로는 양극을 형성하는 물질로 사용되지만, 인버티드 유기 태양전지 구조에서는 ITO를 음극(2) 형성의 재료로 사용하여, 투명한 음극을 형성할 수도 있다. 또한, 투명 금속산화물 전극의 경우 졸 겔(sol-gel), 분무열분해(spray pyrolysis), 스퍼터링(sputtering), ALD(Atomic Layer Deposition), 전자 빔 증착(e-beam evaporation) 등의 공정을 적용하여 형성할 수 있다.
전자수송층(3)은, 광활성층(4)에서 발생된 전자를 음극(2)으로 이동시켜 소자의 높은 효율을 위해 추가되는 층으로서, 음극(2)과 광활성층(4) 사이에 형성된다.
전자수송층(3)은, 산화아연에 세슘카보네이트가 블랜딩(blending)되어 형성될 수 있다.
여기서 「블랜딩된 것」이라는 의미는, 두 가지 이상의 물질이, 용매에 의하거나 용융되어져서, 비가역적으로 혼합된 상태인 것이라 의미로서, 당해 기술분야에서 널리 사용되는 자명한 용어이다.
상기 블랜딩된 세슘카보네이트 함량은 0.5~50 부피비 범위인 것이 바람직하다. .
전자수송층(3)은, 나노 산화아연(ZnO) 및 세슘카보네이트(Cs2CO3)를, 에탄올 등의 용매에 넣고 혼합한 용액을 사용하여 형성할 수 있다. 이렇게 하면, 산화아연층에 세슘카보네이트를 레이어-바이-레이어(layer-by-layer)로 형성하는 경우에 비해, 추가적인 공정 및 시간소요가 없으므로, 비용측면에서 매우 경제적이다.
광활성층(4)은, 유기물질을 포함하고, 그 유기물질의 광기전 현상(phtovoltaic)에 의하여 전기를 발생시킨다.
본 발명의 광활성층(4)에 사용할 수 있는 유기물질은, 전자공여체 물질인 P3HT(poly(3-hexylthiophene)), PCDTBT(Poly[N-9'-heptadecanyl-2,7-carbazole-alt-5,5-(4',7'-di-2-thienyl-2',1',3'-benzothiadiazole)]), PSBTBT(Poly[2,6-(4,4'-bis(2-ethylhexyl)dithieno[3,2-b:2',3'-d]silole)-alt-4,7(2,1,3-benzothiadiazole)]), PTB7(Poly{4,8-bis[(2-ethylhexyl)oxy]benzo[1,2-b:4,5-b']dithiophene-2,6-diyl-alt-3-fluoro-2-[(2-ethylhexyl)carbonyl]thieno[3,4-b]thiophene-4,6-diyl}), 전자 수용체물질로는 PCBM-C60(Phenyl-C61-butyric acid methyl ester), ICBA(Indene-C60 bis-adduct) 등과 같은, 종래에 광활성층에 사용하는 유기 고분자 물질과 그 유도체를 비제한적으로 사용할 수 있다.
특히, P3HT를 전자공여체로 하고, PCBM-C60을 전자수용체로 하며, 그 비율은 1 : 0.5 ~ 1 : 4의 중량비로 배합하여 사용하는 것이 바람직하다.
광활성층(4)은, 분리된 전자-정공 쌍(exiciton)의 수집 효율을 높이기 위해, 벌크-헤테로정션 구조인 것이 바람직하지만, 반드시 이에 제한되지는 않는다.
정공수송층(5)은 광활성층(4)에서 발생된 정공을 양극(1)으로 이동시키는 것을 도와주는 레이어로서, 광활성층(4)과 양극(1) 사이에 형성된다.
본 발명의 바람직한 일 실시예에 따르면, 정공수송층(5)은, 일반적인 PEDOT:PSS 대신 갈륨(Ga)을 포함하는 p형 산화물 반도체를 사용하여 형성된다.
바람직하게, p형 산화물 반도체 내의 갈륨 함량은 10 내지 70 atomic 퍼센트 범위일 수 있다.
본 발명의 일 실시예에 따르면, p형 산화물 반도체는 용액 공정을 통해 형성될 수 있으며, 이때 용매는 에틸렌 글리콜에 5 내지 50 부피 퍼센트의 아세토나이트릴를 혼합한 것일 수 있다.
본 발명의 다른 실시예에 따르면, 아세토나이트릴 외에 DI water, 알코올, 사이클로헥산(cyclohexane), 톨루엔(toluene) 및 유기 용매 중 적어도 하나가 이용될 수 있다.
본 발명의 바람직한 일 실시예에 따른 p형 산화물 반도체는 CuS, 및 SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 형성될 수 있다. .
상기 CuS는 황화구리(Copper monosulfide)이고, SnO는 산화주석(Tin(Ⅱ) oxide)이고, ITO는 인듐 주석 산화물(Indium Tin Oxide)이고, IZTO는 인듐 징크 주석 산화물(Indium Zinc Tin Oxide)이고, IGZO는 인듐 갈륨 징크 산화물(Indium Zinc Gallium Oxide)이며, IZO는 인듐 징크 산화물(Indium Zinc Tin Oxide)을 말하는 용어로서, 당해 기술분야의 통상의 지식을 가진 자(이하, ‘당업자’라 한다)에게 자명한 사항이다.
본 발명의 일 실시예 따른 p형 산화물 반도체는, 상기한 산화물 반도체와 같이, 화학식 1, 화학식 2, 및 화학식 3에서 선택되는 1종 이상으로 표현되는 것일 수 있다.
[화학식 1]
CuS1-xGax-SnO
[화학식 2]
CuSGaxSn1-xO
[화학식 3]
CuSGaxSnO
상기 화학식 1, 화학식 2, 또는 화학식 3에서 0 < x < 1 이다.
본 발명에 따른 p형 산화물 반도체는,
Cu, S, M, 및 Ga이 포함된 전구체 용액을 제조하는 단계(여기서, M은, SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되는 1종 이상의 화합물이다);
상기 전구체 용액을 기판 상에 도포하는 단계; 및
상기 코팅층을 열처리하는 단계를 순차적으로 포함하여 형성될 수 있다.
상기 전구체 용액은, [CuTu3]Cl를 포함하는 것이 바람직하다.
상기 전구체 용액은, Thiourea를 포함하는 것이 바람직하다.
상기 기판 상의 도포단계는, 진공 공정, 스핀 코팅, 슬롯 프린팅(slot printing), 또는 잉크젯 프린팅 공정에 의한 것일 수 있지만, 공정의 단순성 및 비용 측면에서 스핀 코팅 또는 잉크젯 프린팅 공정에 의한 것이 바람직하다.
양극(1)은, 소자에 정공을 제공하는 전극으로서, 금속 페이스트, 또는 소정의 액체 속에서 콜로이드 상태인 금속 잉크 물질을 스크린 인쇄 등의 용액공정을 통하여 형성될 수 있다. 여기서 금속페이스트는, 은 페이스트(Ag paste), 알루미늄 페이스트(Al paste), 금 페이스트(Au paste), 구리 페이스트(Cu paste) 등의 물질 중 어느 하나이거나 합금된 형태일 수 있다. 또한, 금속 잉크물질은, 은(Ag) 잉크, 알루미늄(Al) 잉크, 금(Au) 잉크, 칼슘(Ca) 잉크, 마그네슘(Mg) 잉크, 리튬(Li) 잉크, 세슘(Cs) 잉크 중 적어도 어느 하나일 수 있다. 금속 잉크 물질에 포함된 금속 물질은 용액 내부에서 이온화된 상태이다.
상기에서는 본 발명에 따른 유기 태양전지의 구조에 대해 상세하게 설명하였다. 본 발명의 바람직한 다른 실시예에 따르면, p형 산화물 반도체로 정공수송층을 형성하는 경우, 이러한 정공수송층은 광활성층을 포함하는 유기 태양전지뿐만 아니라 다른 유기 전기소자 및 다른 태양전지에 적용될 수 있다.
본 발명의 일 실시예에 따른 유기 태양전지 제조 방법은,
진공증착공정에 의해 기판 상에 양극을 형성하는 단계;
용액공정에 의해, 상기 양극 상에 정공수송층을 형성하는 단계;
용액공정에 의해, 상기 정공수송층 상에 광활성층을 형성하는 단계;
용액공정에 의해, 상기 광활성층 상에 전자수송층을 형성하는 단계; 및
상기 전자수송층 상에 전극을 형성하는 단계를 포함하되,
상기 정공수송층은, 갈륨을 포함하는 p형 산화물 반도체를 용매에 혼합한 용액으로 성막하여 형성된다.
이하, 본 발명에 대하여 실시예를 들어 보다 더 상세히 설명한다. 이하의 실시예는 발명의 상세한 설명을 위한 것일 뿐이므로, 이에 의해 권리범위를 제한하려는 의도가 아님을 분명히 한다.
실시예
이하에서와 같이, PEDOT:PSS 대신 갈륨을 포함하는 p형 산화물 반도체를 이용하여 정공수송층을 형성하였다.
여기서, p형 산화물 반도체 내의 갈륨 함량은 10 내지 70 atomic 퍼센트인 것이 바람직하다.
또한 용매는 에틸렌 글리콜과 아세토나이트릴을 일반 대기 상태에서 격렬히 혼합하여 형성하였고, 여기에 갈륨을 포함하는 p형 산화물 반도체를 0.2M/16의 농도로 혼합하여 혼합 용액을 생성하였다.
상기한 용액은 양극 위에 질소 환경 내에서 프린팅되었다.
도 2는 본 발명에 따른 갈륨을 포함하는 p형 산화물 반도체와 PEDOT:PSS를 사용하였을 경우의 에너지 밴드 다이어그램을 나타낸 것이다.
도 11의 (a)는 PEDOT:PSS의 에너지 밴드 다이어그램이고, (b)는 갈륨을 포함하는 p형 산화물 반도체의 에너지 밴드 다이어그램을 나타낸 것이다.
도 11의 (a)에서 PEDOT:PSS의 HOMO 레벨이 -5.2eV, (b)에서 갈륨을 포함하는 p형 산화물 반도체의 HOMO 레벨이 -5.12eV로써, 광활성층에서 양극으로 정공이 이동하기에 본 실시예에 따른 p형 산화물 반도체가 이점이 있다는 것을 확인할 수 있다.
도 12와 표 2는 갈륨을 포함하는 p형 산화물 반도체를 사용한 경우와 PEDOT:PSS를 사용한 경우의 태양전지의 전류 전압 특성을 나타낸 것이다.
여기서, 태양전지의 특성값은 Jsc, Voc, FF 및 PCE(Efficiency)로 나타낸다.
도 12의 (a)는 dark 상태, (b)는 light 상태에서의 태양전지 특성을 나타내고 있다.
Jsc는 광단락전류밀도(Jsc), Voc는 광개방전압, FF는 Fill Factor, PCE는 에너지변환효율로서, Fill Factor(FF)는 최대 전력점에서 전압값(Vmax)× 전류밀도(Jmax)/(Voc× Jsc), 에너지변환효율은 FF×(Jsc×Voc)/Pin, Pin=100[㎽/㎠]으로 계산하였다.
표 2
Jsc(mA/cm2) Voc(V) FF(%) PCE(%)
PEDOT:PSS 14.5 0.748 66.9 7.27
CuS-GaSnO 15.0 0.763 69.5 7.97
도 12 및 표 2를 참조하면, 정공수송층으로 PEDOT:PSS만 사용된 경우에는 광 변환 효율이 7.28%였다.
이에 비해, 갈륨을 포함하는 p형 산화물 반도체를 사용하는 경우 7.98%로 광 변환 효율이 높아짐을 확인할 수 있다.
도 13 및 표 3은 갈륨을 포함하는 p형 산화물 반도체를 사용한 경우와 PEDOT:PSS를 사용한 경우, 태양전지의 외부 양자 효율(EQE) 특성을 나타낸 것이다.
표 3
EQE(%) EQE(%)
PEDOT:PSS 68.1 at 460nm 63.0 at 620nm
uS-GaSnO 70.2 at 440nm 67.0 at 620nm
도 13 및 표 3을 참조하면 외부 양자 효율(EQE)은 갈륨을 포함하는 p형 산화물 반도체를 프린팅하여 정공수송층을 형성하는 경우, PEDOT:PSS를 사용하는 경우에 비해 높아짐을 확인할 수 있다.
도 14 및 표 4는 본 발명의 일 실시예에 따른 갈륨 농도가 서로 다른 p형 산화물 반도체를 정공수송층으로 형성한 경우의 태양전지의 전류 전압 특성을 나타낸 것이다.
또한, 도 15는 갈륨 농도에 따른 태양전지의 외부 양자 효율 특성을 나타낸 것이다.
표 4
Cu45S100-GaxSnxOGa % Jsc(mA/cm2) Voc(V) FF(%) PCE(%)
10% 15.0 0.753 66.6 7.50
30% 15.0 0.756 67.9 7.71
50% 15.0 0.762 69.0 7.88
70% 15.3 0.745 66.0 7.51
90% 15.1 0.732 64.9 7.19
100% 14.8 0.757 63.5 6.91
표 4와 도 14 내지 도 15을 참조하면, p형 산화물 반도체 내의 갈륨의 함량이 10 내지 70 퍼센트인 경우 광전 변환 효율이 높다는 것을 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 부가 및 변경이 가능하다는 것이 당업자에게 있어 명백할 것이다.

Claims (19)

  1. CuS, 및 SnO, ITO, IZTO, IGZO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체.
  2. 제1항에 있어서,
    상기 산화물 반도체는 비정질인 것임을 특징으로 하는 p형 산화물 반도체.
  3. 제1항에 있어서,
    상기 Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내인 것임을 특징으로 하는 p형 산화물 반도체.
  4. 제1항에 있어서, 하기 화학식 1, 화학식 2, 및 화학식 3에서 선택되는 1종 이상으로 표현되는 것인 p형 산화물 반도체.
    [화학식 1]
    CuS1-xGax-SnO
    [화학식 2]
    CuSGaxSn1-xO
    [화학식 3]
    CuSGaxSnO
    상기 화학식 1, 화학식 2, 또는 화학식 3에서 0 < x < 1 이다.
  5. Cu, S, M, 및 Ga이 포함된 전구체 용액을 제조하는 단계(여기서, M은, SnO, ITO, IZTO, IGZO, 및 IZO에서 선택되는 1종 이상의 화합물이다);
    상기 전구체 용액을 기판 상에 도포하는 단계; 및
    상기 코팅층을 열처리하는 단계를 순차적으로 포함하는 p형 산화물 반도체의 제조방법.
  6. 제5항에 있어서,
    상기 전구체 용액은, [CuTu3]Cl를 포함하는 것임을 특징으로 하는 p형 산화물 반도체의 제조방법.
  7. 제5항에 있어서,
    상기 전구체 용액은, Thiourea를 포함하는 것임을 특징으로 하는 p형 산화물 반도체의 제조방법.
  8. 제5항에 있어서,
    Ga은 전체 조성 대비, 10 내지 60 mole% 범위 이내인 것임을 특징으로 하는 p형 산화물 반도체.
  9. 제5항에 있어서,
    상기 기판 상의 도포단계는 잉크젯 프린팅 공정에 의한 것임을 특징으로 하는 p형 산화물 반도체.
  10. 게이트 전극, 게이트 절연막, 활성층, 소스 전극, 및 드레인 전극을 포함하고,
    상기 활성층이 제1항 내지 제4항 중 어느 한 항의 p형 산화물 반도체인 것을 특징으로 하는 산화물 박막 트랜지스터.
  11. 제10항에 있어서,
    상기 게이트 절연막은, SiO2, Al2O3, 또는 이들의 조합인 산화물 절연 물질인 것을 특징으로 하는 산화물 박막 트랜지스터.
  12. 제10항에 있어서, 상기 게이트 전극은, 구리, 알루미늄, 또는 이들의 조합인 금속인 것을 특징으로 하는 산화물 박막 트랜지스터.
  13. 제10항에 있어서,
    상기 활성층은, 위에 보호막층을 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  14. 스퍼터링에 의하여 증착된 박막에 있어서, 사용되는 스퍼터 타겟이 Cu, S, Ga, 및 Sn을 포함하는 것을 특징으로 하는 산화물 반도체 박막.
  15. 제14항에 있어서,
    O를 더 포함하는 것을 특징으로 하는 산화물 반도체 박막.
  16. 양극, 정공수송층, 광활성층, 전자수송층, 및 음극을 포함하는 태양전지에 있어서,
    상기 정공수송층은 CuS, 및 SnO, ITO, IZTO, IGZO 및 IZO에서 선택되어지는 1종 이상의 결합에 Ga이 추가적으로 결합된 p형 산화물 반도체인 것을 특징으로 하는 태양전지.
  17. 제16항에 있어서,
    상기 Ga은 전체 조성 대비, 10 내지 70 퍼센트(atomic 퍼센트) 범위인 것을 특징으로 하는 태양전지.
  18. 진공증착공정에 의해 기판 상에 양극을 형성하는 단계;
    용액공정에 의해, 상기 양극 상에 정공수송층을 형성하는 단계;
    용액공정에 의해, 상기 정공수송층 상에 광활성층을 형성하는 단계;
    용액공정에 의해, 상기 광활성층 상에 전자수송층을 형성하는 단계; 및
    상기 전자수송층 상에 전극을 형성하는 단계를 포함하되,
    상기 정공수송층은, 갈륨을 포함하는 p형 산화물 반도체를 용매에 혼합한 용액으로 성막하여 형성되는 것을 특징으로 하는 태양전지 제조 방법.
  19. 제18항에 있어서,
    상기 용매는 에틸렌 글리콜에 아세토나이트릴, DI water, 알코올, 사이클로헥산(cyclohexane), 톨루엔(toluene) 및 유기 용매 중 적어도 하나를 5 내지 50 부피 퍼센트로 혼합한 것인 태양전지 제조 방법.
PCT/KR2015/002587 2014-03-17 2015-03-17 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법 WO2015142038A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580013906.XA CN106104834B (zh) 2014-03-17 2015-03-17 半导体及其方法、薄膜晶体管、薄膜、太阳电池及其方法
US15/127,174 US10797192B2 (en) 2014-03-17 2015-03-17 P-type amorphous oxide semiconductor including gallium, method of manufacturing same, and solar cell including same and method of manufacturing said solar cell

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0031015 2014-03-17
KR1020140031015A KR101596569B1 (ko) 2014-03-17 2014-03-17 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
KR1020140053558A KR101559246B1 (ko) 2014-05-02 2014-05-02 갈륨을 포함하는 p형 산화물 반도체를 이용한 태양전지 및 이의 제조 방법
KR10-2014-0053558 2014-05-02

Publications (1)

Publication Number Publication Date
WO2015142038A1 true WO2015142038A1 (ko) 2015-09-24

Family

ID=54144931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/002587 WO2015142038A1 (ko) 2014-03-17 2015-03-17 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10797192B2 (ko)
CN (1) CN106104834B (ko)
WO (1) WO2015142038A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767026A (zh) * 2018-06-11 2018-11-06 苏州宝澜环保科技有限公司 一种新型硅基光伏电池及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101705406B1 (ko) * 2014-09-11 2017-02-10 경희대학교 산학협력단 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법
CN111211229A (zh) * 2020-01-15 2020-05-29 深圳市华星光电半导体显示技术有限公司 光电器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120060351A (ko) * 2010-12-02 2012-06-12 코오롱인더스트리 주식회사 유기 태양 전지 및 이의 제조 방법
KR101284587B1 (ko) * 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
KR20130089595A (ko) * 2012-02-02 2013-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013183726A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529829A (en) * 1982-11-24 1985-07-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
KR100794306B1 (ko) * 2005-12-27 2008-01-11 삼성전자주식회사 발광 소자 및 그 제조 방법
JP5279814B2 (ja) * 2008-03-19 2013-09-04 三洋電機株式会社 太陽電池及びその製造方法
JP2009267002A (ja) 2008-04-24 2009-11-12 Panasonic Corp 発光素子および発光素子の製造方法
EP2159846A1 (en) * 2008-08-29 2010-03-03 ODERSUN Aktiengesellschaft Thin film solar cell and photovoltaic string assembly
KR20120009229A (ko) 2010-07-23 2012-02-01 엘지이노텍 주식회사 박막 트랜지스터 및 이의 제조방법
KR101117127B1 (ko) 2010-08-06 2012-02-24 한국과학기술연구원 비정질 실리콘 태양전지와 유기 태양전지를 이용한 탠덤형 태양전지
US8759669B2 (en) * 2011-01-14 2014-06-24 Hanergy Hi-Tech Power (Hk) Limited Barrier and planarization layer for thin-film photovoltaic cell
WO2012102181A1 (en) 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB2487752A (en) * 2011-02-02 2012-08-08 Thales Holdings Uk Plc Thermal management of an infra-red sensor using heat pipes
US8932495B1 (en) * 2011-03-10 2015-01-13 Clearist, Inc. Transparent conductor materials and processes for forming such materials
KR20120138012A (ko) 2011-06-14 2012-12-24 연세대학교 산학협력단 산화물 박막 제조방법, 박막 트랜지스터 제조방법 및 박막 트랜지스터
KR101306070B1 (ko) 2011-09-01 2013-10-15 재단법인대구경북과학기술원 전도성 고분자 화합물 및 이를 포함하는 유기태양전지
US20160020345A1 (en) * 2013-03-07 2016-01-21 Osaka University Method and device of manufacturing compound-semiconductor thin-film
KR101705406B1 (ko) * 2014-09-11 2017-02-10 경희대학교 산학협력단 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120060351A (ko) * 2010-12-02 2012-06-12 코오롱인더스트리 주식회사 유기 태양 전지 및 이의 제조 방법
KR20130089595A (ko) * 2012-02-02 2013-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101284587B1 (ko) * 2012-05-17 2013-07-11 한국과학기술연구원 Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
WO2013183726A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767026A (zh) * 2018-06-11 2018-11-06 苏州宝澜环保科技有限公司 一种新型硅基光伏电池及其制造方法
CN108767026B (zh) * 2018-06-11 2020-06-19 安徽鹰龙工业设计有限公司 一种硅基光伏电池及其制造方法

Also Published As

Publication number Publication date
CN106104834B (zh) 2019-06-25
US10797192B2 (en) 2020-10-06
US20170155009A1 (en) 2017-06-01
CN106104834A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
WO2014109610A1 (ko) 고효율 무-유기 하이브리드 태양전지의 제조 방법
WO2015163679A1 (ko) 유-무기 하이브리드 태양 전지
WO2018070791A1 (ko) 페로브스카이트 나노결정 박막, 이의 제조 방법 및 이를 포함하는 발광 소자
WO2014204130A1 (ko) 태양전지 및 그 제조방법
WO2014200309A1 (ko) 유기태양전지 및 이의 제조방법
WO2017090862A1 (ko) 페로브스카이트 태양전지 및 이의 제조방법
WO2018012825A1 (ko) 유무기 복합 태양전지
WO2016148456A1 (ko) 3차원 나노 리플 구조의 금속산화물 박막, 이의 제조방법 및 이를 포함하는 유기태양전지
WO2017209384A1 (ko) 유기 전자 소자 및 이의 제조 방법
WO2014119962A1 (ko) 고효율 유기 박막 태양전지를 위한 신규의 고분자 재료 및 이를 이용한 유기 박막 태양전지
EP3188251B1 (en) Active layer, thin-film transistor array substrate comprising the same, and display device comprising the same
WO2015167225A1 (ko) 유기태양전지 및 이의 제조방법
WO2018124390A1 (ko) 그래핀 전극을 이용한 페로브스카이트 태양전지 및 그 제조 방법
WO2015167285A1 (ko) 태양 전지 및 이의 제조 방법
WO2015167284A1 (ko) 유기 태양 전지 및 이의 제조방법
WO2015142038A1 (ko) 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법
EP3301724B1 (en) Thin-film transistor and display device
WO2015163658A1 (ko) 적층형 유기태양전지
WO2016039585A1 (ko) 갈륨을 포함하는 p형 산화물 반도체를 이용한 유기 발광 다이오드 및 이의 제조 방법
WO2014182139A1 (ko) 광활성층, 이를 포함하는 유기 태양 전지 및 이의 제조 방법
WO2023234601A1 (ko) 대면적 페로브스카이트 박막 형성용 코팅제 및 이를 이용한 대면적 페로브스카이트 박막 형성 방법
WO2018080050A1 (ko) 대면적 페로브스카이트 태양전지
WO2014061857A1 (ko) 낮은 최고준위점유분자궤도 에너지 준위의 전자 공여체를 사용한 유기 태양전지에서 Ｓ형태의 전류-전압 그래프를 극복하기 위한 효과적인 ｐ형 도펀트, 레늄 산화물
WO2022059834A1 (ko) 광안정성이 향상된 양자점 태양전지 및 이의 제조방법
WO2021107674A1 (ko) 신규한 화합물 및 이를 이용하는 유기 전자 소자

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15127174

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764045

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 15764045

Country of ref document: EP

Kind code of ref document: A1