KR102292382B1 - 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법 - Google Patents

금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법 Download PDF

Info

Publication number
KR102292382B1
KR102292382B1 KR1020197030657A KR20197030657A KR102292382B1 KR 102292382 B1 KR102292382 B1 KR 102292382B1 KR 1020197030657 A KR1020197030657 A KR 1020197030657A KR 20197030657 A KR20197030657 A KR 20197030657A KR 102292382 B1 KR102292382 B1 KR 102292382B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
metal oxide
coating liquid
group
Prior art date
Application number
KR1020197030657A
Other languages
English (en)
Other versions
KR20190130143A (ko
Inventor
나오유키 우에다
유키 나카무라
유키코 아베
신지 마츠모토
유지 소네
료이치 사오토메
사다노리 아라에
미네히데 구사야나기
유이치 안도
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Priority claimed from PCT/JP2018/011557 external-priority patent/WO2018174218A1/en
Publication of KR20190130143A publication Critical patent/KR20190130143A/ko
Application granted granted Critical
Publication of KR102292382B1 publication Critical patent/KR102292382B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/143—Radiation by light, e.g. photolysis or pyrolysis
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/82—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 개시내용은 무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 적어도 하나인 금속원; 유기 알칼리 및 무기 알칼리로 이루어진 군으로부터 선택된 적어도 하나의 알칼리; 및 용매를 포함하는 금속 산화물 막 형성용 도포액에 관한 것이다.

Description

금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법
본 개시내용은 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및, 산화물 막 및 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
최근 수년 동안, 플랫 패널 디스플레이 중에서, 액티브 매트릭스 박막 트랜지스터(AM-TFT)를 백플레인(backplane)으로서 갖는 액정 디스플레이(LCD) 또는 유기 EL 디스플레이가 주류가 되어 왔다. TFT에 사용되는 반도체는 무정형 실리콘(a-Si), 저온 폴리실리콘(LTPS) 및 In-Ga-Zn-O(IGZO)계 산화물 반도체인 3가지 유형으로 크게 나뉜다. 그들 중에서, 산화물 반도체 TFT(이하, 산화물 TFT로 지칭됨)는 크게 기대되며, 세계에서 연구 및 개발되어 오고 있었다(예를 들면 NPL 1 참조).
산화물 TFT의 필수 구성 요소인 반도체층 및 게이트 절연층은 산화물 막이다. 그러한 산화물 막의 통상의 형성 방법은 예를 들면 스퍼터링 방법, 화학적 증착(CVD) 및 원자층 증착(ALD)이 있다.
그러나, 상기 진공 공정은 복잡하며 고가의 장치 및 원료 가스에 대한 안전 대책을 필요로 하며, 공정 단가가 높은 문제가 있다. 게다가, 원료 가스에 대한 제약으로 인하여 산화물 막의 조성 및 특성을 자유로이 제어하기가 곤란하게 된다.
그러므로, 사용하기가 용이하며, 낮은 비용으로 가능한 액상 방법이 주목받아 왔다. 액상 방법은 금속 산화물 막을 낮은 공정 온도에서 용이하게 큰 면적으로 생성할 수 있게 한다. 그러나, 상기 프로세스에 사용되는 도포액이 하지층을 일반적으로 쉽게 용해시켜 미세 패턴을 갖는 적층 구조체가 형성될 수 없는 문제가 있다.
그러므로, 금속 산화물 막을 낮은 공정 온도에서 용이하게 큰 면적으로 생성할 수 있으며, 하지층에 대한 손상을 방지하여 적층 구조체를 형성할 수 있는 금속 산화물 막 형성용 도포액을 제공할 필요가 있다.
NPL 1: Thin-Film Transistors, Cherie R. Kagan (editing), Paul Andry (editing) publisher: CRC Press (2003/2/25)
본 개시내용은 금속 산화물 막을 낮은 공정 온도에서 용이하게 큰 면적으로 생성할 수 있으며, 하지층에 대한 손상을 방지하여 적층 구조체를 형성할 수 있는 금속 산화물 막 형성용 도포액을 제공하는 목적을 갖는다.
전술한 문제를 해결하기 위한 수단은 하기와 같다. 즉,
금속 산화물 막을 형성하기 위한 본 개시내용의 도포액은,
무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 적어도 하나인 금속원;
유기 알칼리 및 무기 알칼리로 이루어진 군으로부터 선택된 적어도 하나의 알칼리; 및
용매를 포함한다.
본 개시내용에 의하면, 금속 산화물 막을 낮은 공정 온도에서 용이하게 큰 면적으로 생성할 수 있으며, 하지층에 대한 손상을 방지하여 적층 구조체를 형성할 수 있는 금속 산화물 막 형성용 도포액을 제공할 수 있다.
도 1은 보텀(bottom) 게이트/보텀 컨택트 전계 효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 2는 보텀 게이트/탑 컨택트 전계 효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 3은 탑(top) 게이트/보텀 컨택트 전계 효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 4는 탑 게이트/탑 컨택트 전계 효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 5a는 본 개시내용의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 1).
도 5b는 본 개시내용의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 2).
도 5c는 본 개시내용의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 3).
도 5d는 본 개시내용의 전계 효과형 트랜지스터의 제조 방법의 일례를 도시하는 도면이다(파트 4).
도 6은 탑 게이트/ILD 전계 효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 7은 실시예 3-1에서 생성된 산화물 절연체 막의 비유전율 및 유전 손실의 주파수 의존성을 나타내는 그래프이다.
도 8은 실시예 4-1에서 생성된 전계 효과형 트랜지스터의 소스-드레인 전류 Ids 및 게이트 전압의 절대값 ｜Igs｜의 게이트 전압 Vgs 의존성을 나타내는 그래프이다.
도 9는 실시예 4-1에서 생성된 전계 효과형 트랜지스터의 게이트 절연층의 형성 후 활성층의 형상을 나타내는 현미경 사진이다.
도 10은 비교예 C4-1에서 생성된 전계 효과형 트랜지스터의 게이트 절연층의 형성 후 활성층의 형상을 나타내는 현미경 사진이다.
도 11은 실시예 5-1에서 생성된 산화물 적층 막의 반도체층의 형성 후 적층 막의 형상을 나타내는 현미경 사진이다.
도 12는 비교예 C5-1에서 생성된 산화물 적층 막의 반도체층의 형성 후 적층 막의 형상을 나타내는 현미경 사진이다.
(금속 산화물 막 형성용 도포액)
본 개시내용의 금속 산화물 막 형성용 도포액은 적어도 금속원, 알칼리 및 용매를 포함하며, 필요할 경우 기타 성분을 추가로 포함한다.
금속 산화물 막 형성용 도포액의 pH는 바람직하게는 5 이상, 더욱 바람직하게는 6 이상 12 이하, 특히 바람직하게는 6.5 이상 11 이하이다.
pH는 예를 들면 pH 측정기 또는 pH 시험지에 의하여 측정될 수 있다.
본 개시내용의 금속 산화물 막 형성용 도포액은 용질로서 금속원을 용매 중에 용해시켜 얻는다.
금속원은 무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 적어도 하나이다.
무기염의 예는 질산염, 황산염, 염화물, 탄산염, 아세트산염 및 인산염을 포함한다. 이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
유기산염의 예는 카르복실산염, 페놀 및 그의 유도체를 포함한다. 이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
카르복실산염의 예는 지방족 카르복실산염, 방향족 카르복실산염, 히드록시 카르복실산염, 디카르복실산염, 트리카르복실산염 및 옥소카르복실산염을 포함한다. 이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
용매의 예는 유기산, 유기산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 비양성자성 극성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알콜 및 물을 포함한다. 이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
용질로서 금속원은 용매 중에 균일하게 용해된다면 용해되어 이온으로 될 수 있다. 그러한 사례에서, 금속 산화물 막 형성용 도포액 중의 농도의 편석(segregation)을 야기하기가 어려워지며, 이는 금속 산화물 막 형성용 도포액을 장기간 동안 사용하게 할 수 있다. 게다가, 상기 도포액을 사용하여 생성된 박막은 균질한 조성을 갖는다. 그러므로, 예를 들면 TFT의 게이트 절연층 및 반도체층에 사용시 특징 균일성이 바람직하다.
박막을 적층시켜 얻은 소자(예를 들면 도 4에 도시된 탑 게이트/탑 컨택트 구조를 갖는 TFT)를 생성하는 경우, 반도체층(활성층) 및 소스·드레인 전극 층은 패터닝에 의하여 형성된 후, 게이트 절연층이 형성된다. 이때, 통상의 도포액을 도포하고, 건조·소성 공정의 수행시, 이미 형성되어 있는 하지층은 몇몇 사례에서 도포액 중에 용해될 수 있다.
본 발명자들은 액상법에 사용된 통상의 금속 산화물 막 형성용 도포액이 하지층을 쉽게 용해시켜 미세한 패턴을 거의 형성하지 않는 문제를 해소하기 위하여 예의 검토를 수행하였다.
그 결과, 본 발명자들은 금속 산화물 막 형성용 도포액에 알칼리의 첨가는 금속 산화물 막 형성용 도포액이 하지층을 용해시켜 미세 패턴의 형성을 방지하는 문제를 해소할 수 있다는 것을 발견하였다. 그 결과, 본 개시내용을 완성하였다.
게다가, 본 개시내용의 금속 산화물 막 형성용 도포액은 제조 장치(예, 코팅 장치에서의 노즐 및 밸브)에서 액체와 접촉하는 부품의 부식을 방지할 수 있다.
본 개시내용의 한 측면에서, pH는 알칼리, 예컨대 유기 알칼리 또는 무기 알칼리를 금속 산화물 막 형성용 도포액에 첨가하여 pH를 약산성으로부터 중성에 이어서 알칼리성으로 조절하여 하지층을 용해시키지 않도록 한다.
알칼리를 금속 산화물 막 형성용 도포액에 첨가시 알칼리가 고체 또는 기체인 경우, 알칼리를 용매(예, 물) 중에 용해시켜 얻은 용액의 상태로 알칼리를 첨가할 수 있다.
<알칼리>
알칼리는 예를 들면 유기 알칼리 및 무기 알칼리이다. 유기 알칼리의 바람직한 예는 4급 암모늄염, 4급 암모늄 수산화물 및 아미노알콜을 포함한다.
유기 알칼리의 바람직한 예는 테트라메틸암모늄 히드록시드(TMAH), 콜린(2-히드록시에틸트리메틸암모늄 히드록시드), L-카르니틴, 벤질 트리메틸암모늄 히드록시드, 베타인, 모노에탄올아민(MEA), N-에틸디에탄올아민 및 2-(디메틸아미노)에탄올을 포함한다.
4급 암모늄염의 예는 테트라메틸암모늄 히드록시드를 포함한다.
4급 암모늄 수산화물의 예는 2-히드록시에틸트리메틸암모늄 히드록시드(콜린)를 포함한다.
아미노알콜의 예는 모노알칸올아민, 디알칸올아민 및 트리알칸올아민을 포함한다. 이들 중에서, 디알칸올아민 및 트리알칸올아민은 용해성 및 안전성의 관점에서 바람직하다.
모노알칸올아민은 아미노 기 및 하나의 히드록실 기를 포함한다. 모노알칸올아민의 예는 모노에탄올아민, 모노프로판올아민, 디메틸아미노에탄올 및 N-메틸에탄올아민을 포함한다.
디알칸올아민은 아미노 기 및 2개의 히드록실 기를 포함한다. 디알칸올아민의 예는 디에탄올아민, N-메틸디에탄올아민, N-에틸디에탄올아민 및 디이소프로판올아민을 포함한다.
트리알칸올아민은 아미노 기 및 3개의 히드록실 기를 포함한다. 트리알칸올아민의 예는 트리에탄올아민 및 트리이소프로판올아민을 포함한다.
기타 유기 알칼리의 예는 질소 헤테로사이클, 예컨대 피리딘 및 DBU(1,8-디아자비시클로[5.4.0]-7-운데센)를 포함한다.
무기 알칼리의 예는 암모늄 수용액 및 수산화바륨 수용액을 포함한다.
금속 산화물 막 형성용 도포액 중의 알칼리의 양은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
금속 산화물 막 형성용 도포액에서, 금속원은 희토류 원소, Bi, Te 및 Sb로 이루어진 군으로부터 선택된 적어도 하나의 A군 원소를 포함하며, 이는 고 유전율을 갖는 산화물 절연체 막을 형성할 수 있어서 바람직하다.
희토류 원소의 예는 Sc, Y, La, Ce 및 Lu를 포함한다.
금속 산화물 막 형성용 도포액에서, 금속원은 Mg, Ca, Sr 및 Ba로 이루어진 군으로부터 선택된 적어도 하나의 B군 원소를 포함하며, 이는 와이드 밴드 갭 산화물 막을 형성할 수 있어서 바람직하다.
금속 산화물 막 형성용 도포액에서, 금속원은 Ti, Zr, Hf, Al 및 Ga로 이루어진 군으로부터 선택된 적어도 하나의 C군 원소를 포함하며, 이는 고 유전율을 갖는 산화물 절연체 막을 형성하거나 또는 와이드 밴드 갭 산화물 막을 형성할 수 있어서 바람직하다.
금속 산화물 막 형성용 도포액에서, 금속원은 Zn, Cd, Ga, In, Tl, Sn 및 Pb로 이루어진 군으로부터 선택된 적어도 하나의 D군 원소를 포함하며, 이는 산화물 반도체 막을 형성할 수 있어서 바람직하다.
금속 산화물 막 형성용 도포액에서, 금속원은 Ti, Zr, Hf, Sn, Nb, Ta, Mo, W 및 Re로 이루어진 군으로부터 선택된 적어도 하나의 E군 원소를 포함하며, 이는 산화물 반도체 막에 대한 캐리어 도핑에 관하여 바람직하다.
금속 산화물 막 형성용 도포액에서, 금속원 중에 포함된 금속 이온의 전자 배치는 폐각계이며, 이는 산화물 절연체 막 또는 와이드 밴드 갭 산화물 반도체 막을 형성할 수 있어서 바람직하다.
금속 산화물 막 형성용 도포액은 투명 또는 담황색인데, 이는 산화물 절연체 막 또는 와이드 밴드 갭 산화물 반도체 막을 형성할 수 있어서 바람직하다.
여기서, 금속 산화물 막 형성용 도포액이 투명 또는 담황색인지의 여부는 예를 들면 하기 방식으로 판단될 수 있다.
우선, 금속 산화물 막 형성용 도포액은 1 ㎝의 폭을 갖는 투명 용기에 넣는다. 그 후, 용기를 그의 폭 방향으로부터 관찰하여 판단한다. 대안으로, 측정은 자외선 또는 가시광 분광광도계(V-770, 자스코(JASCO) 시판)로 수행할 수 있다.
<절연체 막>
본 개시내용의 금속 산화물 막 형성용 도포액(이하, "본 도포액"으로 지칭될 수 있음)으로부터 형성된 금속 산화물 막이 예를 들면 게이트 절연층을 구성하는 절연체 막인 경우, 금속 산화물 막은 높은 절연성(고 저항)을 갖는 것이 요구된다. 그러므로, 금속 산화물 막은 와이드 밴드 갭(바람직하게는 3 eV 이상)을 갖는 것이 바람직하다. 그러므로, 본 도포액을 사용하여 생성된 금속 산화물 막이 절연체 막인 경우, 본 도포액 및 막은 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는다. 그러므로, 본 도포액 및 본 도포액을 사용하여 생성된 금속 산화물 막은 임의의 5 내지 11족 전이 금속 원소를 갖지 않는 것이 바람직하다. 그러한 원소는 개각계(open-shell) 전자 상태를 쉽게 가져서 전술한 파장 영역에서 d-d 천이로부터 생성된 흡수대가 발생될 것이다. 그러므로, 상기 원소는 절연체를 구성하는 원소에 적절하지 않다. 한편, 몇몇 란타노이드 원소는 가시광 영역 또는 근적외선 영역에서 좁은 흡수대를 갖는다. 그러나, 흡수는 원자 상에서 단리된 f-f 전이이며, 절연성은 유지될 수 있다. 그러므로, 본 도포액 및 본 도포액을 사용하여 생성된 금속 산화물 막은 란타노이드 원소를 포함할 수 있다.
지금까지, Si 또는 Al을 주성분으로서 혼입하여 무정형 성질을 증가시키며, 높은 절연성을 실현하는 방법을 사용하여 왔으나, 이는 고 유전율을 실현시키기 위하여서는 바람직하지 않는다. 본 도포액 및 본 도포액을 사용하여 생성된 금속 산화물 막에서 주요 구성 요소인 금속 원소는 4 주기 원소, 5 주기 원소 및 6 주기 원소로 이루어진 군으로부터 선택된 적어도 하나인 것이 바람직하다. 상기 금속 원소는 s 궤도, p 궤도 및 d 궤도가 폐각계인 원소이다. 그러므로, 고 유전율 및 저 유전 손실을 동시에 실현할 수 있다.
본 개시내용에서 절연체 막의 체저항률은 바람직하게는 106 Ω㎝ 이상, 더욱 바람직하게는 1010 Ω㎝ 이상이다.
본 개시내용의 절연체 막을 포함하는 전계 효과형 트랜지스터의 게이트 전류는 바람직하게는 1 nA 이하, 더욱 바람직하게는 1 pA 이하, 여전히 더욱 바람직하게는 100 fA 이하이다.
금속 산화물 막 형성용 도포액의 사용은 요구되는 비유전율 및 유전 손실을 갖는 금속 산화물 절연체 막을 얻을 수 있게 한다.
조건(특히, 용질이 용해된 용매의 유형, 도포액의 조성 및 도포액의 농도)에 의존하여 얻은 금속 산화물 절연체 막의 비유전율 및 유전 손실을 제어할 수 있다는 점에 유의한다. 게다가, 코팅 후 열 처리의 조건(보다 구체적으로, 소성 온도, 소성 시간, 가열 속도, 냉각 속도 및 소성 중의 대기(가스 비율 및 압력)에 의존하여 비유전율 및 유전 손실을 제어할 수 있다.
게다가, 광의 조사의 효과를 사용할 수 있으며; 이는 예를 들면 소재의 분해 및 반응 가속이다. 더욱이, 비유전율 및 유전 손실은 또한 막 형성 후 어닐링에 의하여 변경된다. 그러므로, 어닐링 온도 및 대기의 최적화 방법도 또한 효과적이다.
<반도체 막>
본 개시내용의 금속 산화물 막 형성용 도포액으로부터 형성된 금속 산화물 막이 예를 들면 활성층을 구성하는 반도체 막인 경우, 반도체 막은 높은 이동도를 가질 것이 요구된다. 추가로 더 낮은 오프 전류를 실현하기 위하여, 반도체 막은 와이드 밴드 갭을 갖는 것이 요구되는 것이 바람직하다(바람직하게는 3 eV 이상). 그러므로, 본 도포액을 사용하여 생성된 금속 산화물 막이 반도체 막인 경우, 본 도포액 및 막은 가시광 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는다. 그래서, 본 도포액 및 본 도포액을 사용하여 생성된 금속 산화물 반도체 막은 임의의 5 내지 11 족 전이 금속 원소를 주요 용질로서 갖지 않는 것이 바람직하다. 그러한 원소는 쉽게 개각계 전자 상태를 가지며, 그리하여 전술한 파장 영역에서 d-d 천이로부터 생성된 흡수대가 발생될 것이다. 게다가, 전도 밴드의 저부 또는 가전자 밴드의 정상이 d 궤도로 이루어질 때, 밴드 폭은 좁게 되며, 이는 높은 이동도를 실현할 수 없다. 그러므로, 상기 전이 금속 원소는 반도체를 구성하는 원소에는 적절하지 않다. 와이드 갭 n형 반도체의 높은 이동도를 실현시키기 위하여, 전도 밴드의 저부는 4s 및/또는 5s 궤도로 구성되는 것이 바람직하다. 이를 위하여, 전도 밴드의 저부는 p 블록 중원소, 예컨대 Zn, Cd, Ga, In 또는 Sn으로 구성되는 것이 바람직하다. 게다가, 산소 결손을 감소시키기 위하여, 반도체는 예를 들면 3족 원소 또는 13족 원소의 경원소(Al 및 Ga)를 포함하는 것이 바람직하다.
예를 들면 스퍼터링 방법 및 레이저 마모 방법에 의하여 사용된 타겟의 균일한 형성을 달성하기가 어렵다. 특히, 조성에 의존하여 타겟 그 자체를 생성하는 것은 어려울 수 있다. 게다가, 각각의 원소의 스퍼터링 효율이 상이하므로, 타겟 수명 기간 중에 조성을 균일하게 유지하는 것은 어렵다. 더욱이, 진공 공정의 사용은 막에서 산소 결손의 양을 감소시키는 것을 어렵게 한다. 이는 반도체 막의 성질에서의 불안정성을 초래한다.
금속 산화물 막 형성용 도포액의 사용은 진공 공정에서 문제를 해소하며, 균일하며 안정한 조성을 갖는 금속 산화물 막을 생성할 수 있게 한다. 그 결과, 고 성능을 갖는 TFT는 안정하게 제조될 수 있게 된다.
이하, 금속 산화물 막 형성용 도포액이 상세하게 기재될 것이다.
금속 산화물 막 형성용 도포액은 예를 들면 금속원을 용매 중에 용해시켜 얻는다.
금속원의 예는 무기염, 산화물, 수산화물, 금속 착체 및 유기산염을 포함한다.
이하, 금속원은 금속의 유형에 관하여 독립적으로 기재될 것이다.
<<스칸듐 함유 화합물>>
스칸듐 함유 화합물은 의도하는 목적에 의존하여 적절하게 선택될 수 있다. 스칸듐 함유 화합물의 예는 질산스칸듐 오수화물, 염화스칸듐 육수화물, 아세트산스칸듐 수화물, 산화스칸듐, 수산화스칸듐, 스칸듐 아세틸아세토네이트 및 스칸듐 2-에틸헥사노에이트를 포함한다.
상기 스칸듐 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<이트륨 함유 화합물>>
이트륨 함유 화합물은 의도하는 목적에 의존하여 적절하게 선택될 수 있다. 이트륨 함유 화합물의 예는 질산이트륨 육수화물, 염화이트륨 육수화물, 아세트산이트륨 사수화물, 산화이트륨, 수산화이트륨, 이트륨 아세틸아세토네이트 및 이트륨 2-에틸헥사노에이트를 포함한다.
상기 이트륨 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<란타노이드 함유 화합물>>
란타노이드 함유 화합물의 통상의 예로서 란타늄 함유 화합물, 세륨 함유 화합물 및 루테튬 함유 화합물은 하기 기재될 것이다.
<<<란타늄 함유 화합물>>>
란타늄(La)은 란타노이드(Ln)의 일례이다.
란타늄 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 란타늄 함유 화합물의 예는 질산란타늄 육수화물, 염화란타늄 칠수화물, 인산란타늄 수화물, 아세트산란타늄 수화물, 산화란타늄, 수산화란타늄, 란타늄 아세틸아세토네이트 및 란타늄 2-에틸헥사노에이트를 포함한다.
상기 란타늄 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<<세륨 함유 화합물>>>
세륨(Ce)은 란타노이드(Ln)의 일례이다.
세륨 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 세륨 함유 화합물의 예는 질산세륨 육수화물, 염화세륨 칠수화물, 아세트산세륨 일수화물, 산화세륨, 수산화세륨, 세륨 아세틸아세토네이트 및 세륨 2-에틸헥사노에이트를 포함한다.
상기 세륨 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<<루테튬 함유 화합물>>>
루테튬(Lu)은 란타노이드(Ln)의 일례이다.
루테튬 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 루테튬 함유 화합물의 예는 질산루테튬 육수화물, 염화루테튬 육수화물, 아세트산루테튬 사수화물, 산화루테튬, 수산화루테튬, 루테튬 아세틸아세토네이트 및 루테튬 2-에틸헥사노에이트를 포함한다.
상기 루테튬 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<지르코늄 함유 화합물>>
지르코늄 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 지르코늄 함유 화합물의 예는 질산산화지르코늄 이수화물, 무수 염화지르코늄, 염화지르코늄 수화물, 황산산화지르코늄, 아세트산지르코늄 사수화물, 산화지르코늄, 수산화지르코늄, 지르코늄 아세틸아세토네이트 및 지르코늄 2-에틸헥사노에이트를 포함한다.
상기 지르코늄 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<하프늄 함유 화합물>>
하프늄 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 하프늄 함유 화합물의 예는 질산하프늄 무수물, 무수 염화하프늄, 염화하프늄 테트라히드로푸란 착체, 황산하프늄, 아세트산하프늄, 산화하프늄, 수산화하프늄, 하프늄 아세틸아세토네이트 및 하프늄 2-에틸헥사노에이트를 포함한다.
상기 하프늄 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<아연 함유 화합물>>
아연 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 아연 함유 화합물의 예는 질산아연 육수화물, 염화아연, 아세트산아연 이수화물, 산화아연, 수산화아연, 아연 아세틸아세토네이트 및 아연 2-에틸헥사노에이트를 포함한다.
상기 아연 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<갈륨 함유 화합물>>
갈륨 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 갈륨 함유 화합물의 예는 질산갈륨 수화물, 염화갈륨, 아세트산갈륨, 산화갈륨, 수산화갈륨, 갈륨 아세틸아세토네이트 및 갈륨 2-에틸헥사노에이트를 포함한다.
상기 갈륨 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<인듐 함유 화합물>>
인듐 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 인듐 함유 화합물의 예는 질산인듐 삼수화물, 염화인듐 사수화물, 아세트산인듐, 산화인듐, 수산화인듐, 인듐 아세틸아세토네이트 및 인듐 2-에틸헥사노에이트를 포함한다.
상기 인듐 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<주석 함유 화합물>>
주석 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 주석 함유 화합물의 예는 질산주석 삼수화물, 염화주석, 아세트산주석, 산화주석, 수산화주석, 주석 아세틸아세토네이트 및 주석 2-에틸헥사노에이트를 포함한다.
상기 주석 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<비스무트 함유 화합물>>
비스무트 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 비스무트 함유 화합물의 예는 질산비스무트 오수화물, 염화비스무트, 아세트산비스무트, 산화비스무트, 수산화비스무트, 비스무트 아세틸아세토네이트 및 비스무트 2-에틸헥사노에이트를 포함한다.
상기 비스무트 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
<<칼슘 함유 화합물>>
칼슘 함유 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 칼슘 함유 화합물의 예는 질산칼슘 사수화물, 염화칼슘 이수화물, 아세트산칼슘 일수화물, 산화칼슘, 수산화칼슘, 칼슘 아세틸아세토네이트, 프로피온산칼슘 수화물, 칼슘 2-에틸헥사노에이트, 네오데칸산칼슘, 벤조산칼슘, 락트산칼슘 오수화물, 칼슘 3-히드록시-3-메틸부티레이트, 살리실산칼슘 이수화물, 타르타르산칼슘 사수화물 및 칼슘 펜옥시드를 포함한다.
상기 칼슘 함유 화합물은 합성된 생성물 또는 시판 제품일 수 있다.
상기 기재된 바와 같이, 스칸듐(Sc), 이트륨(Y), 란타노이드[란타늄(La), 세륨(Ce) 및 루테튬(Lu)], 지르코늄(Zr), 하프늄(Hf), 아연(Zn), 갈륨(Ga), 인듐(In), 주석 (Sn), 비스무트(Bi) 및 칼슘(Ca)을 함유하는 화합물은 상세하게 기재되어 있다. 상기와 유사한 기재는 예를 들면 티타늄(Ti), 안티몬(Sb), 텔루륨(Te), 마그네슘 (Mg), 스트론튬(Sr), 바륨(Ba), 니오븀(Nb), 텅스텐(W) 및 레늄(Re)에도 적용 가능하다.
<<용매>>
용매는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 그의 바람직한 예는 유기 용매 및 수용액을 포함한다.
<<<유기 용매>>>
유기 용매는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 유기 용매는 유기산, 유기산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 비양성자성 극성 용매, 알칸 화합물, 알켄 화합물, 에테르 화합물 및 알콜로 이루어진 군으로부터 선택된 적어도 하나인 것이 바람직하다.
-유기산-
유기산은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 유기산의 바람직한 예는 아세트산, 락트산, 프로피온산, 옥틸산, 네오데칸산 및 그의 유도체를 포함한다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-유기산 에스테르-
유기산 에스테르는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 유기산 에스테르의 바람직한 예는 에틸 아세테이트, 프로필 아세테이트, 메틸 락테이트, 프로필 프로피오네이트 및 그의 유도체를 포함한다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-방향족 화합물-
방향족 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 방향족 화합물의 바람직한 예는 톨루엔, 크실렌, 메시틸렌, 테트랄린 및 그의 유도체를 포함한다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-디올-
디올은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 바람직하게는 알칸디올 및 디알킬렌 글리콜이다. 디올은 2 내지 6개의 탄소 원자를 포함하는 것이 바람직하다. 디올은 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 및 1,3-부탄디올 중 적어도 하나를 포함하는 것이 더욱 바람직하다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-글리콜 에테르-
글리콜 에테르는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 바람직하게는 알킬렌 글리콜 모노알킬 에테르이다. 글리콜 에테르는 3 내지 8개의 탄소 원자를 포함하는 것이 바람직하다.
알킬렌 글리콜 모노알킬 에테르는 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 프로필렌 글리콜-1-모노메틸 에테르 및 프로필렌 글리콜-1-모노부틸 에테르로 이루어진 군으로부터 선택된 적어도 하나인 것이 바람직하다. 상기 알킬렌 글리콜 모노알킬 에테르는 약 120℃ 내지 약 180℃의 비점을 가지며, 이는 비교적 낮은 온도에서 단시간 동안 도포액을 소성시킬 수 있게 한다. 또한, 소성 후 탄소 및 유기 물질과 같은 불순물이 적은 산화물 막을 얻을 수 있다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-비양성자성 극성 용매-
비양성자성 극성 용매는 금속원을 용해시키며, 용해 후 높은 안정성을 나타내는 것이 바람직하다. 그러므로, 비양성자성 극성 용매를 금속 산화물 막 형성용 도포액에 사용시, 높은 균일성 및 더 적은 결함을 갖는 금속 산화물 막을 얻을 수 있다.
비양성자성 극성 용매는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 비양성자성 극성 용매의 바람직한 예는 이소포론, 프로필렌 카르보네이트, 테트라히드로푸란, 디히드로푸란-2(3H)-온, 디메틸포름아미드, 디메틸아세트아미드, 1,3-디메틸-2-이미다졸리디논 및 그의 유도체를 포함한다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-알칸 화합물-
알칸 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면 n-헥산, 시클로헥산, n-노난, 테트라데칸, 데칼린 및 그의 유도체가 바람직하다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-알켄 화합물-
알켄 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면 1-도데센, 1-테트라데센 및 그의 유도체가 바람직하다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-에테르 화합물-
에테르 화합물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면 테트라히드로푸란, 폴리에틸렌 글리콜 및 그의 유도체가 바람직하다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
-알콜-
알콜은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면, 메탄올, 에탄올, 이소프로필 알콜, t-부탄올 및 그의 유도체가 바람직하다.
이들은 1종 단독으로 사용되거나 또는 2종 이상을 병용할 수 있다.
금속 산화물 막 형성용 도포액에서, 금속원은 유기 용매 또는 물 중에 용해되는 것이 바람직하다.
<금속 산화물 막 형성용 도포액의 제조 방법>
금속 산화물 막 형성용 도포액의 제조 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 그러한 방법의 구체적인 일례는 하기와 같다. 구체적으로, 금속 염 디올 용액 및 금속 염 글리콜 에테르 용액을 각각 생성한다. 그 후, 금속 염 디올 용액 및 금속 염 글리콜 에테르 용액을 원하는 비로 혼합하고, 알칼리, 예컨대 아미노알콜과 추가로 혼합한다.
본 개시내용의 금속 산화물 막 형성용 도포액은 금속 산화물 막의 제조를 위한 도포액에 적절하다. 특히, 본 개시내용의 도포액은 전계 효과형 트랜지스터의 활성층, 게이트 절연 막 및 층간 절연층을 생성하기 위한 도포액에 적절하다.
본 개시내용에서, 금속 산화물은 질소를 포함할 수 있다는 점에 유의한다. 즉, 금속 산화물은 이른바 옥시질화물일 수 있다.
(금속 산화물 막)
한 측면에서, 본 개시내용의 금속 산화물 막은 본 개시내용의 금속 산화물 막 형성용 도포액을 피도물 상에 코팅하고, 이를 건조시킨 후, 소성시켜 얻는다.
한 측면에서, 본 개시내용의 금속 산화물 막은 본 개시내용의 금속 산화물 막 형성용 도포액의 소성물이다.
금속 산화물 막은 예를 들면 하기에 기재될 본 개시내용의 금속 산화물 막의 제조 방법에 의하여 얻을 수 있다.
금속 산화물 막은 1종의 금속 원소 또는 2종 이상의 금속 원소를 포함할 수 있다.
금속 산화물 막은 금속 산화물 절연체 막 또는 금속 산화물 반도체 막이다.
금속 산화물 막은 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 것이 바람직하다.
(산화물 적층 막)
한 측면에서, 본 개시내용의 산화물 적층 막은 본 개시내용의 금속 산화물 막 형성용 도포액을 산화물 막 상에 도포하고, 도포액을 건조시킨 후 소성시켜 얻는다.
한 측면에서, 본 개시내용의 산화물 적층 막은 산화물 막 및, 산화물 막 상의 본 개시내용의 금속 산화물 막 형성용 도포액의 소성물을 포함하며, 필요할 경우 기타 부품을 추가로 포함한다.
산화물 막은 예를 들면 산화물 반도체 및 산화물 절연체이다.
산화물 적층 막은 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 것이 바람직하다.
산화물 적층 막의 제조 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 그러한 방법은 본 개시내용의 금속 산화물 막 형성용 도포액을 산화물 막 상에 도포하고, 도포액을 건조시킨 후 소성시키는 것을 포함한다. 상기 제조 방법의 세부 사항은 하기 기재되는 금속 산화물 막의 제조 방법과 동일한 제조 방법이다.
(금속 산화물 막의 제조 방법)
본 개시내용의 금속 산화물 막의 제조 방법은 본 개시내용의 금속 산화물 막 형성용 도포액을 피도물 상에 도포하고, 도포액을 건조시킨 후 소성시키는 것을 포함한다.
p 블록 중원소군을 포함하는 도포액을 금속 산화물 막 형성용 도포액으로서 사용시, 전계 효과형 트랜지스터의 활성층에 특히 적절한 n형 산화물 반도체 막을 얻을 수 있다.
피도물은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 피도물의 예는 유리 기재 및 플라스틱 기재를 포함한다.
금속 산화물 막이 전계 효과형 트랜지스터의 활성층에 사용시, 사용된 피도물은 예를 들면 기재 또는 게이트 절연 막이다. 기재의 형상, 구조 및 크기는 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다. 기재의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 재질의 예는 유리 및 플라스틱을 포함한다.
도포 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 방법의 예는 스크린 인쇄 방법, 롤 코팅 방법, 침지-코팅 방법, 스핀 코팅 방법, 다이 코팅 방법, 잉크젯 방법 및 나노임프린트 방법을 포함한다. 이들 중에서, 스핀 코팅 방법 및 다이 코팅 방법은 기존의 포토리토그래피 기술과 쉽게 조합되므로 바람직하다.
건조 공정은 금속 산화물 막 형성용 도포액 중의 휘발성 성분을 제거할 수 있다면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 건조에서, 휘발성 성분을 완전히 제거할 필요는 없으며, 휘발성 성분이 소성을 저해하지 않는 정도로 휘발성 성분은 제거될 수 있다는 점에 유의한다.
소성 온도는 도포액 중에 함유된 금속 원소가 산화물을 형성하는 온도 이상이며, 기재(피도물)가 열에 의하여 변형되는 온도 이하이라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 소성 온도는 150℃ 내지 600℃인 것이 바람직하다.
소성 대기는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면 산소 함유 대기(예, 산소 중 및 대기 중)가 바람직하다. 상기 대기는 금속원 또는 용매 중에 함유된 유기 물질 및 음이온을 산화 및 기화시켜서 막으로부터 제거될 수 있다. 게다가, 도포액을 질소 함유 대기 하에서(예를 들면 질소 중에서 및 암모니아 증기 중에서) 소성시, 질소를 막에 혼입하여 옥시질화물 막을 형성할 수 있다. 그 결과, 막 성질, 예컨대 비유전율 및 열 팽창 계수를 제어할 수 있다.
소성 시간은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
형성하고자 하는 각각의 금속 산화물 막의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 예를 들면 활성층의 평균 두께는 바람직하게는 1 ㎚ 내지 500 ㎚, 더욱 바람직하게는 5 ㎚ 내지 50 ㎚, 특히 바람직하게는 10 ㎚ 내지 30 ㎚이다. 게이트 절연층의 평균 두께는 바람직하게는 1 ㎚ 내지 500 ㎚, 더욱 바람직하게는 10 ㎚ 내지 300 ㎚, 특히 바람직하게는 50 ㎚ 내지 200 ㎚이다.
형성하고자 하는 금속 산화물 막이 절연체인 경우, 금속 산화물 막은 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 것이 바람직하다. 예를 들면 본 절연체 막의 표면 및 이웃하는 층 또는 기재와의 계면 및 이들 사이의 굴절률 차이로 인하여, 광 산란이 가능하게는 광 투과율의 감소를 야기한다. 그러나, 금속 산화물 막은 본질적으로 투명하다. 란타노이드 원소의 f-f 전이로부터 발생하는 좁은 흡수대가 존재하도록 할 수 있다는 점에 유의한다.
(전계 효과형 트랜지스터)
본 개시내용의 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하며, 필요할 경우 기타 부품을 추가로 포함한다.
본 개시내용의 전계 효과형 트랜지스터는 예를 들면 전계 효과형 트랜지스터의 생성을 위한 본 개시내용의 방법에 의하여 생성될 수 있다.
전계 효과형 트랜지스터에서, 활성층인 게이트 절연층 또는 반도체 막은 금속 산화물 막 또는 산화물 적층 막이다.
<게이트 전극>
게이트 전극이 게이트 전압을 인가하도록 구성된 전극이라면 게이트 전극은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다
게이트 전극의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 재질의 예는 금속(예, 백금, 팔라듐, 금, 은, 구리, 아연, 알루미늄, 니켈, 크롬, 탄탈룸, 몰리브데눔 및 티타늄), 상기 금속의 합금, 상기 금속의 혼합물 및 그의 적층 막을 포함한다. 게다가, 재질의 예는 도전성 산화물(예, 산화인듐, 산화아연, 산화주석, 산화갈륨 및 산화니오븀), 상기 산화물의 착체 화합물, 그의 혼합물 및 그의 적층 막을 포함한다.
게이트 전극의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 바람직하게는 40 ㎚ 내지 2 마이크로미터, 더욱 바람직하게는 70 ㎚ 내지 1 마이크로미터이다.
<게이트 절연층>
한 측면에서, 게이트 절연층은 게이트 전극 및 활성층 사이에 형성된 산화물 절연체 막이며, 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하여 형성된 금속 산화물 절연체 막으로 형성된다.
게다가, 또 다른 측면에서, 게이트 절연층은 게이트 전극 및 활성층 사이에 형성된 산화물 절연체 막으로 형성된 게이트 절연층이며, 본 개시내용의 금속 산화물 막이 된다.
게이트 절연층의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 평균 두께는 바람직하게는 30 ㎚ 내지 3 마이크로미터, 더욱 바람직하게는 100 ㎚ 내지 1 마이크로미터이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다.
소스 전극의 재질 및 드레인 전극의 재질은 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다. 그러한 재질의 예는 게이트 전극의 기재에 예시된 재질과 동일한 재질을 포함한다.
소스 전극 및 드레인 전극의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 바람직하게는 40 ㎚ 내지 2 마이크로미터, 더욱 바람직하게는 70 ㎚ 내지 1 마이크로미터이다.
<활성층>
한 측면에서, 활성층은 소스 전극 및 드레인 전극 사이에 형성된 반도체 막으로 형성된 활성층이다.
한 측면에서, 활성층은 소스 전극 및 드레인 전극 사이에 형성된 산화물 반도체층으로 형성된 활성층이며, 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하여 형성된 금속 산화물 반도체 막이다.
또다른 측면에서, 활성층은 소스 전극 및 드레인 전극 사이에 형성된 산화물 반도체층으로 형성된 활성층이며, 본 개시내용의 금속 산화물 막이다.
활성층의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 활성층의 평균 두께는 바람직하게는 1 ㎚ 내지 200 ㎚, 더욱 바람직하게는 5 ㎚ 내지 100 ㎚이다.
전계 효과형 트랜지스터의 구조는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 구조의 예는 보텀 게이트/보텀 컨택트 전계 효과형 트랜지스터(도 1), 보텀 게이트/탑 컨택트 전계 효과형 트랜지스터(도 2), 탑 게이트/보텀 컨택트 전계 효과형 트랜지스터(도 3) 및 탑 게이트/탑 컨택트 전계 효과형 트랜지스터(도 4)를 포함한다.
여기서, 도 1 내지 4에서, 도면 부호 1은 기재를 나타내며, 도면 부호 2는 게이트 전극을 나타내며, 도면 부호 3은 게이트 절연층을 나타내며, 도면 부호 4는 소스 전극을 나타내며, 도면 부호 5는 드레인 전극을 나타내며, 도면 부호 6은 활성층을 나타낸다.
본 개시내용의 전계 효과형 트랜지스터는 논리 회로 및 화소 구동 회로에 대한 전계 효과형 트랜지스터, 예컨대 액정 디스플레이, 유기 EL 디스플레이 및 전기변색 디스플레이에 적절하게 사용될 수 있다.
(전계 효과형 트랜지스터의 제조 방법)
본 개시내용의 전계 효과형 트랜지스터의 제조 방법은 본 개시내용의 금속 산화물 막 형성용 도포액을 사용하여 게이트 전극, 게이트 절연층 및 활성층을 포함하는 전계 효과형 트랜지스터를 생성하는 방법이다.
상기 방법은 하기 단계 (1), (2) 및 (3) 중 적어도 하나를 포함한다:
(1) 산화물 절연체 막인 게이트 절연층 상에 산화물 반도체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체 막을 활성층으로서 형성하는 단계;
(2) 산화물 반도체 막인 활성층 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 게이트 절연층으로서 형성하는 단계; 및
(3) 게이트 절연층 및 게이트 전극 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 층간 절연층으로서 형성하는 단계.
전계 효과형 트랜지스터의 제조 방법(제1의 제조 방법)은 예를 들면
게이트 전극을 기재 상에 형성하는 단계;
게이트 절연층을 게이트 전극 상에 형성하는 단계;
게이트 절연층 상에 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계; 및
게이트 절연층 상에서 그리고 소스 전극 및 드레인 전극 사이에 채널 영역에서 반도체로 형성된 활성층을 형성하는 단계를 포함한다.
전계 효과형 트랜지스터의 제조 방법(제2의 제조 방법)은 예를 들면
기재 상에서 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계;
기재 상에서 및 소스 전극 및 드레인 전극 사이의 채널 영역에서 반도체로 형성된 활성층을 형성하는 단계;
게이트 절연층을 활성층 상에 형성하는 단계; 및
게이트 전극을 게이트 절연층 상에서 형성하는 단계를 포함한다.
전계 효과형 트랜지스터의 제조 방법(제3의 제조 방법)은 예를 들면
기재 상에 또는 상기 기재 상에 형성된 버퍼 층 상에 활성층을 형성하는 단계;
게이트 절연층을 활성층 상에서 형성하는 단계;
게이트 전극을 게이트 절연층 상에서 형성하는 단계;
적어도 하나의 층간 절연층을 게이트 절연층 및 게이트 전극 상에서 형성하는 단계;
활성층을 소스 전극 및 드레인 전극과 전기 접속되도록 게이트 절연층 및 적어도 하나의 층간 절연층을 통하여 활성층에 도달하는 쓰루 홀(through hole)을 형성하는 단계; 및
적어도 하나의 층간 절연층 상에서 그리고 쓰루 홀에서 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계를 추가로 포함한다.
<제1의 제조 방법>
제1의 제조 방법은 하기에 기재될 것이다.
-기재-
기재의 형상, 구조 및 크기는 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다.
기재는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 기재의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유리 기재의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 재질의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기재의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 재질의 예는 폴리카르보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
기재의 표면을 세정하고, 밀착성을 향상시키기 위하여 기재를 전처리(예, 산소 플라즈마, UV 오존 및 UV 조사에 의한 세정)로 처리하는 것이 바람직하다는 점에 유의한다.
-게이트 전극의 형성 단계-
게이트 전극의 형성 단계가 기재 상의 게이트 전극의 형성 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들면 스퍼터링 방법 또는 침지 코팅 방법에 의하여 막을 형성한 후 막을 포토리토그래피에 의하여 패턴 형성하여 게이트 전극을 형성하는 단계; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의한 원하는 형상을 갖는 막의 직접 형성에 의한 게이트 전극의 형성 단계를 포함한다.
-게이트 절연층의 형성 단계-
게이트 절연층의 형성 단계가 게이트 절연층을 게이트 전극 상에 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
-소스 전극 및 드레인 전극의 형성 단계-
소스 전극 및 드레인 전극의 형성 단계가 게이트 절연층 상에서 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들면 스퍼터링 방법 또는 침지 코팅 방법을 통하여 막을 형성한 후, 막을 포토리토그래피에 의하여 패턴 형성하여 소스 전극 및 드레인 전극을 형성하는 단계; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의한 원하는 형상을 갖는 막을 직접 형성하여 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
-활성층의 형성 단계-
일례에서, 활성층의 형성 단계가 게이트 절연층 상에서 그리고 소스 전극 및 드레인 전극 사이의 채널 영역에서 반도체로 형성된 활성층의 형성 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들면 스퍼터링 방법 또는 침지 코팅 방법에 의하여 막을 형성한 후, 포토리토그래피에 의하여 패턴 형성하여 활성층을 형성하는 단계; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의하여 원하는 형상을 갖는 막을 직접 형성하여 활성층을 형성하는 단계를 포함한다.
또 다른 예에서, 활성층의 형성 단계가 게이트 절연층 상에서 및 소스 전극 및 드레인 전극 사이의 채널 영역에서 본 개시내용의 산화물 반도체 막 형성용 도포액을 도포하여 활성층인 산화물 반도체 막을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
활성층의 형성 단계에서, 산화물 반도체 막의 캐리어 농도, 결정 상 및 결정화 온도 중 적어도 하나는 금속 산화물 막 형성용 도포액 중의 용질로서 금속원의 조성비를 조절하여 제어되는 것이 바람직하다. 이는 원하는 성질(예, 한계 전압 및 이동도)을 갖는 전계 효과형 트랜지스터를 얻을 수 있게 한다.
활성층의 형성 단계에서, 금속 산화물 막 형성용 도포액은 유기 용매를 포함하며, 금속 산화물 막 형성용 도포액의 점도는 금속 산화물 막 형성용 도포액 중의 유기 용매의 혼합비를 조절하여 제어되는 것이 바람직하다. 원하는 막 두께, 표면 프로파일 및 도포 성질을 얻기 위하여, 기타 용매의 첨가 또는 농도의 조절을 수행할 수 있다. 본 개시내용의 금속 산화물 막 형성용 도포액의 특징 중 하나인 pH를 5 이상(예를 들면 약산성 내지 알칼리성)으로 조절할 경우, 활성층은 하지층인 산화물 층(본 측면에서, 게이트 절연층)을 용해시키지 않고 형성될 수 있다. 그러므로, 도포 성질이 우수하며, 형성된 막의 상태가 바람직한 전계 효과형 트랜지스터를 얻을 수 있다.
금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체를 형성하는 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 방법의 구체적인 일례는 하기와 같다. 구체적으로, 금속 산화물 막 형성용 도포액은 게이트 절연층이 형성되어 있는 기재 상에 도포된다. 그 후, 도포액을 건조시키고, 소성시켜 산화물 반도체를 형성한다.
도포 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 방법의 예는 스크린 인쇄 방법, 롤 코팅 방법, 침지 코팅 방법, 스핀 코팅 방법, 다이 코팅 방법, 잉크젯 방법 및 나노임프린트 방법을 포함한다. 이들 중에서, 스핀 코팅 방법 및 다이 코팅 방법은 전계 효과형 트랜지스터의 제조에서 기존 포토리토그래피 기술과 조합하여 용이하게 사용되므로 바람직하다.
건조는 금속 산화물 막 형성용 도포액 중의 휘발성 성분을 제거할 수 있다면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 건조에서, 휘발성 성분을 완전히 제거할 필요는 없으며, 휘발성 성분이 소성을 저해하지 않는 정도로 휘발성 성분을 제거할 수 있다는 점에 유의한다.
소성 온도는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 소성 온도는 150℃ 내지 600℃인 것이 바람직하다.
제1의 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계 및 활성층의 형성 단계는 임의의 순서로 수행될 수 있다. 활성층의 형성 단계는 소스 전극 및 드레인 전극의 형성 단계 이후에 수행될 수 있으며, 소스 전극 및 드레인 전극의 형성 단계는 활성층의 형성 단계 이후에 수행될 수 있다.
제1의 제조 방법에서, 활성층의 형성 단계를 소스 전극 및 드레인 전극의 형성 단계 이후에 수행할 때 보텀 게이트/보텀 컨택트 전계 효과형 트랜지스터를 생성할 수 있다.
제1의 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계는 활성층의 형성 단계 이후에 수행되며, 보텀 게이트/탑 컨택트 전계 효과형 트랜지스터를 생성할 수 있다.
여기서, 보텀 게이트/보텀 컨택트 전계 효과형 트랜지스터의 제조 방법은 도 5a 내지 5d를 참조하여 기재될 것이다.
우선, 예를 들면 알루미늄으로 생성된 도전체 막은 예를 들면 유리로 생성된 기재(1) 상에서 스퍼터링 방법에 의하여 형성된다. 그 후, 그리하여 형성된 도전체 막은 포토리토그래피에 의하여 패턴 형성하여 게이트 전극(2)을 형성한다(도 5a).
그 다음, 게이트 전극(2)을 덮도록 게이트 절연층(3)을 게이트 전극(2) 및 기재(1) 상에 형성한다(도 5b).
그 후, 예를 들면 ITO로 생성된 도전체 막은 게이트 절연층(3) 상에서 스퍼터링 방법에 의하여 형성된다. 그리하여 형성된 도전체 막은 에칭에 의하여 패턴 형성되어 소스 전극(4) 및 드레인 전극(5)을 형성한다(도 5c).
그 다음, 소스 전극(4) 및 드레인 전극(5) 사이에 형성된 채널 영역을 덮도록 금속 산화물 막 형성용 도포액을 게이트 절연층(3) 상에서 스핀 코팅 방법에 의하여 도포한다. 그 후, 생성물을 열 처리하여 산화물 반도체 막을 형성하고, 형성된 산화물 반도체 막을 에칭에 의하여 패턴 형성하여 활성층(6)을 형성한다(도 5d).
상기 기재된 바와 같이, 전계 효과형 트랜지스터가 생성된다.
<제2의 제조 방법>
제2의 제조 방법은 하기에 기재될 것이다.
-기재-
기재는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 기재의 예는 제1의 제조 방법에서 기재의 설명에서 예시된 기재와 동일한 기재를 포함한다.
-소스 전극 및 드레인 전극의 형성 단계-
소스 전극 및 드레인 전극의 형성 단계가 기재 상에서 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 제1의 제조 방법의 소스 전극 및 드레인 전극의 형성 단계의 기재에서 예시된 단계와 동일한 단계를 포함한다.
-활성층의 형성 단계-
활성층의 형성 단계가 소스 전극 및 드레인 전극 사이의 채널 영역에서 활성층을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 막을 예를 들면 스퍼터링 방법 또는 침지 코팅 방법에 의하여 형성한 후 막을 포토리토그래피에 의하여 패턴 형성하여 활성층을 형성하는 단계; 및 (ii) 원하는 형상을 갖는 막을 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의하여 직접 형성하여 활성층을 형성하는 단계를 포함한다.
-게이트 절연층의 형성 단계-
게이트 절연층의 형성 단계가 본 개시내용의 금속 산화물 막 형성용 도포액을 활성층 상에서 및 소스 전극 및 드레인 전극 상에서 도포하여 산화물 절연체로 형성된 게이트 절연층을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
게이트 절연층의 형성 단계에서, 금속 산화물 막 형성용 도포액은 유기 용매를 포함하며, 금속 산화물 막 형성용 도포액의 점도는 금속 산화물 막 형성용 도포액 중의 유기 용매의 혼합비를 조절하여 제어되는 것이 바람직하다. 원하는 막 두께, 표면 프로파일 및 도포 성질을 얻기 위하여, 기타 용매의 첨가 또는 농도의 조절을 수행할 수 있다. 본 개시내용의 금속 산화물 막 형성용 도포액의 특징 중 하나인 pH를 5 이상(예를 들면 약산성 내지 알칼리성)으로 조절할 경우, 게이트 절연층은 하지층인 산화물 층(본 측면에서, 활성층)을 용해시키지 않고 형성될 수 있다. 그러므로, 도포 성질이 우수하며, 형성된 막의 상태가 바람직한 전계 효과형 트랜지스터를 얻을 수 있다.
-게이트 전극의 형성-
게이트 전극의 형성 단계가 게이트 절연층 상에서 게이트 전극의 형성 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 제1의 제조 방법의 게이트 전극의 형성의 기재에서 예시된 단계와 동일한 단계를 포함한다.
제2의 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계 및 활성층의 형성 단계는 임의의 순서로 수행될 수 있다. 활성층의 형성 단계는 소스 전극 및 드레인 전극의 형성 단계 이후에 수행될 수 있으며, 소스 전극 및 드레인 전극의 형성 단계는 활성층의 형성 단계 이후에 수행될 수 있다.
제2의 제조 방법에서, 활성층의 형성 단계를 소스 전극 및 드레인 전극의 형성 단계 이후에 수행하는 경우, 탑 게이트/보텀 컨택트 전계 효과형 트랜지스터를 생성할 수 있다.
제2의 제조 방법에서, 소스 전극 및 드레인 전극의 형성 단계는 활성층의 형성 단계 이후에 수행되며, 탑 게이트/탑 컨택트 전계 효과형 트랜지스터를 생성할 수 있다.
<제3의 제조 방법>
더욱이, 제3의 제조 방법을 기재할 것이다. 제3의 제조 방법에 의하여 얻은 전계 효과형 트랜지스터는 TG-ILD(탑 게이트-층간 절연층) 구조로 지칭된다. 그의 구체적인 일례는 도 6에 도시된 구조를 갖는다. 여기서, 도 6에서, 도면 부호 1은 기재를 나타내며, 도면 부호 2는 게이트 전극을 나타내며, 도면 부호 3은 게이트 절연층을 나타내며, 도면 부호 4는 소스 전극을 나타내며, 도면 부호 5는 드레인 전극을 나타내며, 도면 부호 6은 활성층을 나타내며, 도면 부호 7은 제1의 층간 절연층을 나타내며, 도면 부호 8은 제2의 층간 절연층을 나타내며, 도면 부호 9는 제3의 층간 절연층을 나타낸다.
-기재-
기재는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 기재의 예는 제1의 제조 방법의 기재에서 예시된 기재와 동일한 기재를 포함한다.
-활성층의 형성 단계-
활성층의 형성 단계가 기재 상에 또는 기재 상에 형성된 버퍼 층 상에서 활성층을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 막을 예를 들면 스퍼터링 방법, 스핀 코팅 방법 또는 침지 코팅 방법에 의하여 형성한 후 막에 포토리토그래피에 의하여 패턴 형성하여 활성층을 형성하는 단계; 및 (ii) 원하는 형상을 갖는 막을 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의하여 직접 형성하여 활성층을 형성하는 단계를 포함한다.
-게이트 절연층의 형성 단계-
게이트 절연층의 형성 단계가 본 개시내용의 금속 산화물 막 형성용 도포액을 활성층 상에 도포하여 게이트 절연층인 산화물 절연체 막을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
-게이트 전극의 형성 단계-
게이트 전극의 형성 단계가 게이트 절연층 상에서 게이트 전극을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 제1의 제조 방법의 게이트 전극의 형성의 기재에 예시된 단계와 동일한 단계를 포함한다.
-층간 절연층의 형성 단계-
적어도 하나의 층간 절연층의 형성 단계가 적어도 하나의 층간 절연층을 게이트 절연층 및 게이트 전극 상에서 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 적어도 하나의 층간 절연층의 형성 단계의 예는 (i) 막을 예를 들면 스퍼터링 방법, CVD 방법 또는 스핀 코팅 방법에 의하여 형성한 후, 막에 포토리토그래피에 의하여 패턴 형성하여 적어도 하나의 층간 절연층을 형성하는 단계; 및 (ii) 원하는 형상을 갖는 막을 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의하여 직접 형성하여 적어도 하나의 층간 절연층을 형성하는 단계를 포함한다.
층간 절연층은 단층 또는 다층일 수 있다.
층간 절연층을 인쇄에 의하여 형성하는 단계로서, 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체로 형성된 적어도 하나의 층간 절연층을 형성하는 단계를 사용할 수 있다. 그러한 단계는 의도한 목적에 의존하여 선택될 수 있다.
-쓰루 홀의 형성 단계-
활성층이 소스 전극 및 드레인 전극과 전기 접속하도록 쓰루 홀의 형성 단계가 게이트 절연층 및 적어도 하나의 층간 절연층을 통하여 활성층에 도달하는 쓰루 홀을 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다.
-소스 전극 및 드레인 전극의 형성 단계-
소스 전극 및 드레인 전극의 형성 단계가 층간 절연층 상에서 및 쓰루 홀 내에서 소스 전극 및 드레인 전극을 서로 이격시켜 형성하는 단계라면 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 단계의 예는 제1의 제조 방법의 소스 전극 및 드레인 전극의 형성 단계의 기재에서 예시된 단계와 동일한 단계를 포함한다. 상기 단계에서, 활성층은 소스 전극 및 드레인 전극과 전기 접속된다.
(반도체 소자)
한 측면에서, 본 개시내용의 반도체 소자는 본 개시내용의 금속 산화물 막 및 산화물 적층 막 중 적어도 하나를 포함한다.
본 개시내용의 반도체 소자의 또 다른 측면에서, 본 개시내용의 금속 산화물 막은 활성층 및 절연층 중 적어도 하나에 포함된다.
절연층의 예는 게이트 절연층 및 층간 절연층을 포함한다.
<활성층, 절연층>
활성층 및 절연층은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있는데, 이는 본 개시내용의 금속 산화물 막을 갖는 것이 바람직하다.
활성층 및 절연층의 구조, 형상 및 크기는 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다.
반도체 소자의 예는 다이오드, 전계 효과형 트랜지스터, 발광 소자 및 광전 변환 소자를 포함한다.
<다이오드>
다이오드는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 다이오드는 예를 들면 제1의 전극, 제2의 전극, 상기 제1의 전극 및 제2의 전극 사이에 형성된 활성층 및 절연층을 포함하는 다이오드를 포함한다. 전술한 다이오드의 예는 PIN 광다이오드를 포함한다.
-PIN 접합 다이오드-
PIN 접합 다이오드는 적어도 활성층 및 절연층을 포함하며, 기타 부재, 예컨대 애노드(양극) 및 캐쏘드(음극)을 필요할 경우 추가로 포함한다.
--활성층--
활성층은 적어도 p형 반도체층 및 n형 반도체층을 포함하며, 필요할 경우 기타 부재를 추가로 포함한다.
p형 반도체층 및 n형 반도체층은 절연층을 통해 서로 접속된다.
---p형 반도체층---
p형 반도체층은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 본 개시내용의 금속 산화물 막인 것이 바람직하다.
p형 반도체층의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. p형 반도체층의 평균 두께는 50 ㎚ 내지 2,000 ㎚인 것이 바람직하다.
---n형 반도체층---
n형 반도체층은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 본 개시내용의 금속 산화물 막인 것이 바람직하다.
n형 반도체층의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. n형 반도체층의 평균 두께는 50 ㎚ 내지 2,000 ㎚인 것이 바람직하다.
---절연층---
절연층은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있으며, 본 개시내용의 금속 산화물 막인 것이 바람직하다.
절연층의 평균 두께는 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 절연층의 평균 두께는 50 ㎚ 내지 2,000 ㎚인 것이 바람직하다.
--애노드(양극)--
애노드는 p형 반도체층과 접한다.
애노드의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 재질의 예는 금속(예, Mo, Al, Au, Ag 및 Cu) 및 금속의 합금, 투명 도전성 산화물, 예컨대 인듐 산화주석(ITO) 및 안티몬 도핑된 산화주석(ATO) 및 유기 도전체, 예컨대 폴리에틸렌디옥시티오펜(PEDOT) 및 폴리아닐린(PANI)을 포함한다.
애노드의 형상, 크기 및 구조는 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다.
애노드는 p형 반도체층과 접하도록 제공된다. 오옴 접촉은 애노드 및 p형 반도체층 사이에 형성되는 것이 바람직하다.
애노드의 형성 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 방법의 예는 (i) 예를 들면 스퍼터링 방법 또는 침지 코팅 방법에 의하여 막을 형성한 후 막을 포토리토그래피에 의하여 패턴 형성하여 애노드를 형성하는 방법; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의한 원하는 형상을 갖는 막을 직접 형성하여 애노드를 형성하는 방법을 포함한다.
--캐쏘드(음극)--
캐쏘드의 재질은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 재질의 예는 애노드의 기재에 예시된 재질과 동일한 재질을 포함한다.
캐쏘드의 형상, 크기 및 구조는 구체적으로 제한되지 않으며, 의도하는 목적에 의존하여 적절하게 선택될 수 있다.
캐쏘드는 n형 반도체층과 접하도록 제공된다. 오옴 접촉은 캐쏘드 및 n형 반도체층 사이에 형성되는 것이 바람직하다.
캐쏘드의 형성 방법은 구체적으로 제한되지 않으며, 의도한 목적에 의존하여 적절하게 선택될 수 있다. 상기 방법의 예는 애노드의 기재에 예시된 재질과 동일한 재질을 포함한다.
실시예
본 개시내용은 실시예에 의하여 이하에서 기재될 것이나, 본 개시내용은 실시예로 한정되지 않는 것으로 간주한다.
(실시예 1-1)
<산화물 절연체 막 형성용 도포액의 제조>
질산란타늄 육수화물(0.16 mol) 및 질산칼슘 사수화물(0.008 mol)을 계량하였다. 그 후, 에틸렌 글리콜 모노메틸 에테르(250 ㎖), 1,2-프로필렌 글리콜(250 ㎖), 메탄올(500 ㎖) 및 모노에탄올아민(700 ㎖)을 첨가하고, 이에 용해시켜 산화물 절연체 막 형성용 도포액을 생성하였다. 측정된 pH는 11.67이었다.
(실시예 1-2 내지 1-16)
실시예 1-2 내지 1-16의 산화물 절연체 막 형성용 도포액은 실시예 1-1의 원료 조성을 하기 표 1-1 및 1-2에 제시된 각각의 원료 조성으로 변경한 것을 제외하고, 실시예 1-1에서와 동일한 방식으로 생성하였다.
Figure 112019106076622-pct00001
Figure 112019106076622-pct00002
표 1-1, 표 1-2, 표 2-1 및 표 2-2에서, 원료 및 용매의 명칭은 하기와 같다. 용매 K는 알칼리라는 점에 유의한다.
<용질 A>
La(NO3)3·6H2O: 질산란타늄 육수화물
Y(NO3)3·6H2O: 질산이트륨 육수화물
LaCl3·7H2O: 염화란타늄 칠수화물
YCl3·6H2O: 염화이트륨 육수화물
LaAc3·1.5H2O: 아세트산란타늄 세스퀴수화물
SbAc3: 아세트산안티몬
Bi(C8H15O2)3: 비스무트 2-에틸헥사노에이트
LuAc3·4H2O: 아세트산루테튬 사수화물
TeCl4: 염화텔루륨
<용질 B>
Ca(NO3)3·4H2O: 질산칼슘 사수화물
CaCl2·2H2O: 염화칼슘 탈수화물
BaCl2·2H2O: 염화바륨 탈수화물
Mg(NO3)2·6H2O: 질산마그네슘 육수화물
MgCl2·6H2O: 염화마그네슘 육수화물
SrCl2·6H2O: 염화스트론튬 육수화물
CaAc2·H2O: 아세트산칼슘 일수화물
SrAc2·0.5H2O: 아세트산스트론튬 반수화물
Mg(C8H15O2)2: 마그네슘 2-에틸헥사노에이트
MgAc2·4H2O: 아세트산마그네슘 사수화물
Ba(OH)2·8H2O: 수산화바륨 팔수화물
<용질 C>
ZrCl4: 염화지르코늄
HfCl4: 염화하프늄
ZrOAc2: 지르코닐 아세테이트
ZrO(C8H15O2)2: 지르코늄 옥시드 2-에틸헥사노에이트
Ti(acac)2OiPr2: 티타늄 디이소프로폭시드 비스(아세틸아세토네이트)
GaCl3: 염화갈륨
Al(NO3)3·9H2O: 질산알루미늄 구수화물
Ga(NO3)3·8H2O: 질산갈륨 팔수화물
Ti(SO4)2·6H2O: 황산티타늄 칠수화물
<용질 D>
In(NO3)3·3H2O: 질산인듐 삼수화물
InCl3·4H2O: 염화인듐 사수화물
Cd(NO3)2·4H2O: 질산카드뮴 사수화물
ZnSO4·7H2O: 황산아연 칠수화물
ZnCl2: 염화아연
SnCl4·5H2O: 염화주석 오수화물
<용질 E>
SnCl4·5H2O: 염화주석 오수화물
ZrO(NO3)2·2H2O: 지르코닐 니트레이트 이수화물
W(CO)6: 텅스텐 카르보닐
NbCl5: 염화니오븀
Re2O7: 산화레늄
<용매 F>
EGME: 에틸렌 글리콜 모노메틸 에테르
EGIPE: 에틸렌 글리콜 모노이소프로필 에테르
EHA: 2-에틸헥산산
DMSO: 디메틸 술폭시드
DMI: 1,3-디메틸-2-이미다졸리디논
NMP: N-메틸피롤리돈
GBL: γ-부티롤락톤
EGBE: 에틸렌 글리콜 모노부틸 에테르
<용매 G>
PG: 프로필렌 글리콜
EG: 에틸렌 글리콜
<용매 H>
H2O: 물
<용매 I>
IPA: 이소프로판올
EtOH: 에탄올
MeOH: 메탄올
c-PeOH: 시클로펜탄올
2-BuOH: 2-부탄올
2-HexOH: 2-헥산올
<용매 K>
MEA: 모노에탄올아민
DMAE: 디메틸아미노에탄올
NMDEA: N-메틸디에탄올아민
NEDEA: N-에틸디에탄올아민
TMAH: 테트라메틸암모늄 히드록시드(메탄올 중의 10%)
콜린: 2-히드록시에틸트리메틸암모늄 히드록시드(물 중의 5%)
DBU: 1,8-디아자비시클로[5.4.0]-7-운데센
TEA: 트리에탄올아민
DEGA: 디에틸렌 글리콜아민
NMEA: N-메틸에탄올아민
DEA: 디에탄올아민
(비교예 C1-1 내지 C1-10)
비교예 C1-1 내지 C1-10의 도포액은 실시예 1-1 내지 1-16의 각각의 원료 조성을 하기 표 2-1 및 표 2-2에 제시된 각각의 원료 조성으로 변경한 것을 제외하고, 실시예 1-1 내지 1-16에서와 동일한 방식으로 생성하였다.
Figure 112019106076622-pct00003
Figure 112019106076622-pct00004
(실시예 2-1)
스핀 코팅기를 사용하여 표 1-1 및 표 1-2에서의 도포액 1을 UV 오존 세척으로 처리한 무알칼리 유리 기판 상에 인쇄하였다. 인쇄 성질은 바람직하였다. 기판을 120℃에서 가열시킨 핫플레이트 상에서 10 분 동안 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 투명 산화물 막을 얻었다.
(실시예 2-2 내지 2-16)
실시예 2-1에서와 동일한 방식으로, 표 1-1 및 1-2에서의 각각의 도포액 2 내지 16을 인쇄/건조/소성으로 처리하여 유사한 투명 산화물 막을 얻었다. 모든 도포액은 실시예 2-1에서의 도포액과 유사한 바람직한 인쇄 성질을 나타냈다.
실시예 2-2 내지 2-16은 하기와 같이 도포액 2 내지 16에 해당한다.
·실시예 2-2: 도포액 2
·실시예 2-3: 도포액 3
·실시예 2-4: 도포액 4
·실시예 2-5: 도포액 5
·실시예 2-6: 도포액 6
·실시예 2-7: 도포액 7
·실시예 2-8: 도포액 8
·실시예 2-9: 도포액 9
·실시예 2-10: 도포액 10
·실시예 2-11: 도포액 11
·실시예 2-12: 도포액 12
·실시예 2-13: 도포액 13
·실시예 2-14: 도포액 14
·실시예 2-15: 도포액 15
·실시예 2-16: 도포액 16
(실시예 3-1)
UV 오존 세척을 실시한 무알칼리 유리 기재 상에 하부 전극으로서 Al(100 ㎚)을 마스크를 통하여 증착시켰다. 표 1-1 및 표 1-2의 도포액 1을 스핀 코팅에 의하여 그 위에 인쇄하였다. 막 형성 성질은 바람직하였다. 기재를 120℃에서 1 시간 동안 대기 중에서 오븐 내에서 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 산화물 절연체 막을 얻었다. 그 후, 상부 전극으로서 Al(100 ㎚)을 마스크를 통하여 증착시켜 캐패시터 구조를 형성하였다.
도 7은 실시예에서 생성된 캐패시터의 비유전율 ε 및 인가된 전계 주파수 사이의 관계 및 실시예에서 생성된 캐패시터의 유전 손실 tanδ 및 인가된 전계 주파수 사이의 관계를 나타낸다. 도 7에 도시된 바와 같이, 실시예에서 생성된 캐패시터의 비유전율 ε는 10.4 이상이었으며, 100 Hz 내지 1 MHz의 영역에서 높은 비유전율을 갖는 것으로 확인되었다. 유전 손실 tanδ의 값은 100 Hz 내지 100 kHz에서 약 2% 이하의 낮은 값이었다는 것을 확인하였다.
(실시예 4-1)
<전계 효과형 트랜지스터의 제조>
-활성층의 형성-
무알칼리 유리 기재를 중성 세제, 순수한 물 및 이소프로필 알콜로 초음파 세척하였다. 기재를 건조시키고, 90℃에서 10 분 동안 UV-오존 처리를 실시하였다. 무알칼리 유리 기재 상에 표 1-1 및 1-2의 도포액 12를 스핀 코팅기에 의하여 도포하였다. 생성물을 120℃에서 1 시간 동안 대기 중에서 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 n형 산화물 반도체 막을 얻었다. 그 후, 원하는 형상을 갖는 활성층은 포토리토그래피에 의하여 얻었다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 알루미늄 합금의 막(100 ㎚)을 그 위에서 DC 마그네트론 스퍼터링 방법에 의하여 형성하고, 포토리토그래피에 의하여 패턴 형성하여 소스 전극 및 드레인 전극을 형성하였다. 여기서, 소스 및 드레인 전극의 길이에 의하여 정의되는 채널 폭을 30 마이크로미터로 설정하였으며, 소스 전극 및 드레인 전극 사이의 이격에 의하여 정의된 채널 길이를 10 마이크로미터로 설정하였다.
-게이트 절연층의 형성-
그 후, 도포액 1을 스핀 코팅기에 의하여 도포하였다.
기판을 120℃에서 가열시킨 핫 플레이트 상에서 10 분 동안 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 게이트 절연층을 얻었다. 얻은 게이트 절연층의 평균 두께는 130 ㎚이었다.
-게이트 전극의 형성-
Mo의 막(100 ㎚)을 DC 마그네트론 스퍼터링 방법에 의하여 형성하고, 포토리토그래피에 의하여 패턴 형성하여 게이트 전극을 형성하였다.
-전극 패드의 형성-
그 다음, 쓰루 홀을 게이트 절연층을 통하여 포토리토그래피 방법에 의하여 패턴 형성하여 소스 전극 및 드레인 전극의 전극 패드를 형성하였다.
마지막으로, 어닐링은 250℃에서 1 시간 동안 대기 중에서 수행하였다.
상기 기재된 바와 같이, 전계 효과형 트랜지스터를 생성하였다.
(실시예 4-2 내지 4-11)
전계 효과형 트랜지스터는 도포액 1을 하기 기재된 각각의 도포액으로 변경한 것을 제외하고, 실시예 4-1과 동일한 방식으로 생성하였다.
·실시예 4-2: 도포액 2
·실시예 4-3: 도포액 3
·실시예 4-4: 도포액 4
·실시예 4-5: 도포액 5
·실시예 4-6: 도포액 6
·실시예 4-7: 도포액 7
·실시예 4-8: 도포액 8
·실시예 4-9: 도포액 9
·실시예 4-10: 도포액 10
·실시예 4-11: 도포액 11
(비교예 C4-1 내지 C4-6)
전계 효과형 트랜지스터는 도포액 1을 하기 기재된 각각의 도포액으로 변경한 것을 제외하고, 실시예 4-1과 동일한 방식으로 생성하였다.
·비교예 C4-1: 도포액 C1
·비교예 C4-2: 도포액 C2
·비교예 C4-3: 도포액 C3
·비교예 C4-4: 도포액 C4
·비교예 C4-5: 도포액 C5
·비교예 C4-6: 도포액 C6
<평가>
-캐리어 이동도 및 온/오프 비-
얻은 전계 효과형 트랜지스터에서, 반도체 파라미터·분석기 장치(아질런트 테크놀로지즈(Agilent Technologies)로부터 입수, 반도체 파라미터·분석기 B1500A)를 사용하여 소스·드레인 전압 Vds가 10 V일 때 게이트 전압 Vgs 및 소스·드레인 전류 Ids 사이의 관계를 구하였다. 실시예 4-1의 결과를 도 8의 그래프에 제시한다. 도 8로부터, 바람직한 트랜지스터 특징을 얻었다는 것을 확인할 수 있다. 도 8에서, "E"는 "10의 지수"를 나타낸다는 점에 유의한다. 예를 들면 "1E-04"는 "0.0001"을 의미한다.
도 8로부터 계산된 특징은 상당히 바람직한 특징을 나타냈다(즉, μ=12.1 ㎠/Vs, Vth=1.48 V, Vss=0.18 V/dec, ｜Ig｜~1×10-14 A).
본 개시내용의 금속 산화물 막 형성용 도포액(산화물 절연체 막 형성용 도포액) 각각을 도포하여 얻은 산화물 절연체를 게이트 절연층으로서 포함하는 각각의 전계 효과형 트랜지스터(실시예 4-1 내지 4-11)는 바람직한 트랜지스터 특징, 예컨대 약 400℃의 공정 온도에서조차 높은 캐리어 이동도 및 큰 온/오프 비를 나타냈다.
실시예 4-1 및 비교예 C4-1의 전계 효과형 트랜지스터에서 게이트 절연 막의 형성 후 활성층의 형상은 도 9 및 도 10에 도시한다. 도 9에서, 활성층의 형상은 게이트 절연 막이 형성된 이후의 바람직한 형상을 나타냈다. 한편, 도 10에서, 활성층의 형상은 모호하게 되었다. 상기로부터, 비교예 C4-1에서 게이트 절연층의 형성시 활성층이 용해되었다는 것을 나타낸다. 비교예 C4-1의 전계 효과형 트랜지스터는 TFT 특징으로서 Ids가 흐르지 않았으므로 TFT로서 기능하지 않았다.
실시예 4-2 내지 4-11의 전계 효과형 트랜지스터는 실시예 4-1의 전계 효과형 트랜지스터에서 나타난 경향과 동일한 경향을 나타냈다.
비교예 C4-2 내지 C4-6의 전계 효과형 트랜지스터는 비교예 C4-1의 전계 효과형 트랜지스터에서 나타난 경향과 동일한 경향을 나타냈다는 점에 유의한다.
(실시예 5-1)
<산화물 적층 막의 형성>
-산화물 절연체 층의 형성-
무알칼리 유리 기재를 중성 세제, 순수한 물 및 이소프로필 알콜로 초음파 세척하였다. 기재를 건조시키고, 90℃에서 10 분 동안 UV-오존 처리를 실시하였다. 무알칼리 유리 기재 상에 표 1-1 및 1-2의 도포액 1을 스핀 코팅기에 의하여 도포하였다. 생성물을 120℃에서 1 시간 동안 대기 중에서 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 산화물 절연체 막을 얻었다. 그 후, 원하는 형상을 갖는 산화물 절연체 층은 포토리토그래피에 의하여 얻었다.
-산화물 반도체층(활성층)의 형성-
그 후, 도포액 12를 스핀 코팅기에 의하여 도포하였다.
기재를 120℃에서 가열시킨 핫 플레이트 상에서 10 분 동안 건조시키고, 400℃에서 1 시간 동안 대기 중에서 소성시켜 산화물 반도체 막을 얻었다.
(실시예 5-2 내지 5-5)
산화물 적층 막은 도포액 12를 하기 각각의 도포액으로 변경한 것을 제외하고, 실시예 5-1에서와 동일한 방식으로 생성하였다.
·실시예 5-2: 도포액 13
·실시예 5-3: 도포액 14
·실시예 5-4: 도포액 15
·실시예 5-5: 도포액 16
(비교예 C5-1 내지 C5-4)
산화물 적층 막은 도포액 12를 하기 각각의 도포액으로 변경한 것을 제외하고, 실시예 5-1에서와 동일한 방식으로 생성하였다.
·비교예 C5-1: 도포액 C7
·비교예 C5-2: 도포액 C8
·비교예 C5-3: 도포액 C9
·비교예 C5-4: 도포액 C10
실시예 5-1 및 비교예 C5-1의 산화물 적층 막의 형상은 도 11 및 도 12에 도시한다. 실시예 5-1에서, 도 11의 쓰루 홀의 형상으로부터 알 수 있는 바와 같이, 산화물 절연층의 형상이 산화물 반도체 막의 형성 이후조차 바람직하였다는 것을 나타냈다. 한편, 비교예 C5-1에서, 산화물 절연층의 쓰루 홀의 형상은 도 12에 도시된 바와 같이 불분명하였다. 이는 산화물 반도체 막을 비교예 C5-1에서 형성시 산화물 절연층이 용해되었다는 것을 나타낸다.
실시예 5-2 내지 5-5의 산화물 적층 막은 실시예 5-1의 산화물 적층 막에서 나타난 경향과 동일한 경향을 나타냈다.
비교예 C5-2 내지 C5-4의 산화물 적층 막은 비교예 C5-1의 산화물 적층 막에서 나타난 경향과 동일한 경향을 나타냈다.
상기 기재된 바와 같이, 본 개시내용에서 생성된 전계 효과형 트랜지스터는 공정 마진을 확대시키며, TFT 특징을 높은 수준에서 안정화시키는데 적절하다. 본 개시내용의 디스플레이 소자는 고속 구동이 가능하며, 소자간 불균형을 감소시키며, 신뢰성을 향상시키는데 적절하다.
본 개시내용의 측면은 예를 들면 하기와 같다.
<1> 무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 적어도 하나인 금속원;
유기 알칼리 및 무기 알칼리로 이루어진 군으로부터 선택된 적어도 하나의 알칼리; 및
용매를 포함하는 금속 산화물 막 형성용 도포액.
<2> 금속 산화물 막 형성용 도포액의 pH가 5 이상인 <1>에 의한 금속 산화물 막 형성용 도포액.
<3> 금속 산화물 막 형성용 도포액의 pH가 6 이상 12 이하인 <1> 또는 <2>에 의한 금속 산화물 막 형성용 도포액.
<4> 금속 산화물 막 형성용 도포액의 pH가 6.5 이상 11 이하인 <1> 내지 <3> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<5> 알칼리가 4급 암모늄염 및 4급 암모늄 수산화물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 <1> 내지 <4> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<6> 알칼리가 아미노알콜을 포함하는 <1> 내지 <4> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<7> 아미노알콜이 디알칸올아민 및 트리알칸올아민으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 <6>에 의한 금속 산화물 막 형성용 도포액.
<8> 무기염이 질산염, 황산염, 염화물, 탄산염, 아세트산염 및 인산염으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 <1> 내지 <7> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<9> 유기산염이 카르복실산염, 페놀 및 그의 유도체로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 <1> 내지 <7> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<10> 용매가 유기산, 유기산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 비양성자성 극성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알콜 및 물로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 <1> 내지 <9> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<11> 금속원이 희토류 원소, Bi, Te 및 Sb로 이루어진 군으로부터 선택된 적어도 하나의 A군 원소를 포함하는 <1> 내지 <10> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<12> 금속원이 Mg, Ca, Sr 및 Ba로 이루어진 군으로부터 선택된 적어도 하나의 B군 원소를 포함하는 <1> 내지 <11> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<13> 금속원이 Ti, Zr, Hf, Al 및 Ga로 이루어진 군으로부터 선택된 적어도 하나의 C군 원소를 포함하는 <1> 내지 <12> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<14> 금속원이 Zn, Cd, Ga, In, Tl, Sn 및 Pb로 이루어진 군으로부터 선택된 적어도 하나의 D군 원소를 포함하는 <1> 내지 <13> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<15> 금속원이 Ti, Zr, Hf, Sn, Nb, Ta, Mo, W 및 Re로 이루어진 군으로부터 선택된 적어도 하나의 E군 원소를 포함하는 <1> 내지 <14> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<16> 금속원 중에 포함된 금속 이온의 전자 배치가 폐각계인 <1> 내지 <15> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액.
<17> 금속 산화물 막 형성용 도포액이 투명 또는 담황색인 <1> 내지 <16> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액,
<18> <1> 내지 <17> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액을 피도물 상에 도포하고, 도포액을 건조시킨 후 소성시키는 것을 포함하는 금속 산화물 막의 제조 방법.
<19> <1> 내지 <17> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액을 사용하는 게이트 전극, 게이트 절연층 및 활성층을 포함하는 전계 효과형 트랜지스터를 제조하는 방법으로서, 하기 단계 (1), (2) 및 (3) 중 하나 이상을 포함하는 방법:
(1) 산화물 절연체 막인 게이트 절연층 상에 산화물 반도체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체 막을 활성층으로서 형성하는 단계;
(2) 산화물 반도체 막인 활성층 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 게이트 절연층으로서 형성하는 단계; 및
(3) 게이트 절연층 및 게이트 전극 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 층간 절연층으로서 형성하는 단계.
<20> <1> 내지 <17> 중 어느 하나에 의한 금속 산화물 막 형성용 도포액의 소성물인 금속 산화물 막.
<21> 금속 산화물 막이 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 <20>에 의한 금속 산화물 막.
<22> 산화물 막; 및
산화물 막 상의 <1> 내지 <17> 중 임의의 하나에 의한 금속 산화물 막 형성용 도포액의 소성물을 포함하는 산화물 적층 막.
<23> 산화물 적층 막이 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 <22>에 의한 산화물 적층 막.
<24> <20> 또는 <21>에 의한 금속 산화물 막 또는 <22> 또는 <23>에 의한 산화물 적층 막을 포함하는 반도체 소자.
<25> 반도체 소자가 다이오드를 포함하는 <24>에 의한 반도체 소자.
<26> 게이트 전압을 인가하도록 설정된 게이트 전극;
소스 전극 및 드레인 전극;
소스 전극 및 드레인 전극 사이에서 형성된 반도체 막으로 형성된 활성층 및
게이트 전극 및 활성층 사이에 형성된 게이트 절연층을 포함하며,
게이트 절연층 또는 반도체 막이 <20> 또는 <21>에 의한 금속 산화물 막 또는 <22> 또는 <23>에 의한 산화물 적층 막인 전계 효과형 트랜지스터.
본 개시내용은 종래에 존재하는 문제를 해소하며, 금속 산화물 막을 낮은 공정 온도에서 큰 면적으로 용이하게 생성할 수 있으며, 하지층에 손상을 방지하여 적층 구조체를 형성할 수 있다.
1: 기재
2: 게이트 전극
3: 게이트 절연층
4: 소스 전극
5: 드레인 전극
6: 활성층
7: 제1의 층간 절연층
8: 제2의 층간 절연층
9: 제3의 층간 절연층

Claims (26)

  1. 무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 하나 이상인 금속원;
    유기 알칼리 및 무기 알칼리로 이루어진 군으로부터 선택된 하나 이상의 알칼리; 및 용매를 포함하고,
    금속원이
    희토류 원소, Bi, Te 및 Sb로 이루어진 군으로부터 선택된 A군 원소;
    Mg, Ca, Sr 및 Ba로 이루어진 군으로부터 선택된 B군 원소; 및
    Ti, Zr, Hf, Al 및 Ga로 이루어진 군으로부터 선택된 C군 원소
    를 포함하는 금속 산화물 막 형성용 도포액.
  2. 무기염, 산화물, 수산화물, 금속 착체 및 유기산염으로 이루어진 군으로부터 선택된 하나 이상인 금속원;
    유기 알칼리 및 무기 알칼리로 이루어진 군으로부터 선택된 하나 이상의 알칼리; 및 용매를 포함하고,
    금속원이
    Ti, Zr, Hf, Al 및 Ga로 이루어진 군으로부터 선택된 C군 원소;
    Zn, Cd, Ga, In, Tl, Sn 및 Pb로 이루어진 군으로부터 선택된 D군 원소; 및
    Ti, Zr, Hf, Sn, Nb, Ta, Mo, W 및 Re로 이루어진 군으로부터 선택된 E군 원소를 포함하는 금속 산화물 막 형성용 도포액.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 금속 산화물 막 형성용 도포액의 pH가 5 이상인 금속 산화물 막 형성용 도포액.
  5. 제4항에 있어서, 금속 산화물 막 형성용 도포액의 pH가 6 이상 12 이하인 금속 산화물 막 형성용 도포액.
  6. 제5항에 있어서, 금속 산화물 막 형성용 도포액의 pH가 6.5 이상 11 이하인 금속 산화물 막 형성용 도포액.
  7. 제1항 또는 제2항에 있어서, 알칼리가 4급 암모늄염 및 4급 암모늄 수산화물로 이루어진 군으로부터 선택된 하나 이상을 포함하는 금속 산화물 막 형성용 도포액.
  8. 제1항 또는 제2항에 있어서, 알칼리가 아미노알콜을 포함하는, 금속 산화물 막 형성용 도포액.
  9. 제8항에 있어서, 아미노알콜이 디알칸올아민 및 트리알칸올아민으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 금속 산화물 막 형성용 도포액.
  10. 제1항 또는 제2항에 있어서, 무기염이 질산염, 황산염, 염화물, 탄산염, 아세트산염 및 인산염으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 금속 산화물 막 형성용 도포액.
  11. 제1항 또는 제2항에 있어서, 유기산염이 카르복실산염, 페놀 및 그의 유도체로 이루어진 군으로부터 선택된 하나 이상을 포함하는 금속 산화물 막 형성용 도포액.
  12. 제1항 또는 제2항에 있어서, 용매가 유기산, 유기산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 비양성자성 극성 용매, 알칸 화합물, 알켄 화합물, 에테르, 알콜 및 물로 이루어진 군으로부터 선택된 하나 이상을 포함하는 금속 산화물 막 형성용 도포액.
  13. 제1항 또는 제2항에 있어서, 금속원에 포함된 금속 이온의 전자 배치가 폐각계(closed-shell)인 금속 산화물 막 형성용 도포액.
  14. 제1항 또는 제2항에 있어서, 금속 산화물 막 형성용 도포액이 투명 또는 담황색인 금속 산화물 막 형성용 도포액.
  15. 제1항 또는 제2항에 따른 금속 산화물 막 형성용 도포액을 피도물 상에 도포하고, 도포액을 건조시킨 후 소성시키는 것을 포함하는 금속 산화물 막의 제조 방법.
  16. 제1항 또는 제2항에 따른 금속 산화물 막 형성용 도포액을 사용하여 게이트 전극, 게이트 절연층 및 활성층을 포함하는 전계 효과형 트랜지스터룰 제조하는 방법으로서, 하기 (1), (2) 및 (3) 중 하나 이상을 포함하는 제조 방법:
    (1) 산화물 절연체 막인 게이트 절연층 상에 산화물 반도체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 반도체 막을 활성층으로서 형성하는 단계;
    (2) 산화물 반도체 막인 활성층 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 게이트 절연층으로서 형성하는 단계; 및
    (3) 게이트 절연층 및 게이트 전극 상에 산화물 절연체 막을 형성하기 위한 도포액으로서 금속 산화물 막 형성용 도포액을 도포하여 산화물 절연체 막을 층간 절연층으로서 형성하는 단계.
  17. 제1항 또는 제2항에 따른 금속 산화물 막 형성용 도포액의 소성물인 금속 산화물 막.
  18. 제17항에 있어서, 금속 산화물 막이 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 금속 산화물 막.
  19. 산화물 막; 및
    산화물 막 상에 제1항 또는 제2항에 따른 금속 산화물 막 형성용 도포액의 소성물을 포함하는 산화물 적층 막.
  20. 제19항에 있어서, 산화물 적층 막이 가시광 영역 또는 근적외선 영역에서 전자 천이로부터 생성된 광학 흡수대를 갖지 않는 산화물 적층 막.
  21. 제17항에 따른 금속 산화물 막을 포함하는 반도체 소자.
  22. 제19항에 따른 산화물 적층 막을 포함하는 반도체 소자.
  23. 제21항에 있어서, 반도체 소자가 다이오드를 포함하는 반도체 소자.
  24. 제22항에 있어서, 반도체 소자가 다이오드를 포함하는 반도체 소자.
  25. 게이트 전극;
    소스 전극 및 드레인 전극;
    소스 전극 및 드레인 전극 사이에 형성된 반도체 막으로 형성된 활성층; 및
    게이트 전극 및 활성층 사이에 형성된 게이트 절연층을 포함하며,
    게이트 절연층 또는 반도체 막이 제17항에 따른 금속 산화물 막인 전계 효과형 트랜지스터.
  26. 게이트 전극;
    소스 전극 및 드레인 전극;
    소스 전극 및 드레인 전극 사이에 형성된 반도체 막으로 형성된 활성층; 및
    게이트 전극 및 활성층 사이에 형성된 게이트 절연층을 포함하며,
    게이트 절연층 또는 반도체 막이 제19항에 따른 산화물 적층 막인 전계 효과형 트랜지스터.
KR1020197030657A 2017-03-21 2018-03-22 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법 KR102292382B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017054766 2017-03-21
JPJP-P-2017-054766 2017-03-21
JP2018051783A JP2018160670A (ja) 2017-03-21 2018-03-19 金属酸化物膜形成用塗布液、並びに酸化物膜、電界効果型トランジスタ、及びそれらの製造方法
JPJP-P-2018-051783 2018-03-19
PCT/JP2018/011557 WO2018174218A1 (en) 2017-03-21 2018-03-22 Coating liquid for forming metal oxide film, oxide film, field-effect transistor, and method for producing the same

Publications (2)

Publication Number Publication Date
KR20190130143A KR20190130143A (ko) 2019-11-21
KR102292382B1 true KR102292382B1 (ko) 2021-08-25

Family

ID=63795158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030657A KR102292382B1 (ko) 2017-03-21 2018-03-22 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US11502203B2 (ko)
EP (1) EP3602615A4 (ko)
JP (1) JP2018160670A (ko)
KR (1) KR102292382B1 (ko)
CN (1) CN110431656A (ko)
SG (1) SG11201908696TA (ko)
TW (1) TWI673327B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258058A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
JP2011122177A (ja) * 2009-12-08 2011-06-23 Tosoh Corp 複合体微粒子、その製造方法、並びにそれを用いた導電膜形成用組成物、及び導電膜の形成方法
WO2016030452A1 (en) * 2014-08-29 2016-03-03 Oce-Technologies B.V. Aqueous reaction liquid, ink set comprising such reaction liquid and method of printing using such reaction liquid

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4655472B2 (ja) 2003-11-27 2011-03-23 日油株式会社 インジウム−スズ酸化物薄膜形成用塗布液
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
KR20110137400A (ko) * 2006-11-01 2011-12-22 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 용액 처리된 박막들 및 적층체들, 상기 박막들 및 적층체들을 포함하는 장치들, 및 그들의 사용 방법 및 제조 방법
US8318407B2 (en) 2006-11-01 2012-11-27 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture
JP5330739B2 (ja) 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド 有機ｅｌ表示装置およびその製造方法
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
US8017458B2 (en) * 2008-01-31 2011-09-13 Northwestern University Solution-processed high mobility inorganic thin-film transistors
JP2010015092A (ja) 2008-07-07 2010-01-21 Fujifilm Corp 表示装置及びその製造方法
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US8319300B2 (en) * 2009-04-09 2012-11-27 Samsung Electronics Co., Ltd. Solution composition for forming oxide thin film and electronic device including the oxide thin film
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5776192B2 (ja) 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
US9343202B2 (en) * 2013-08-07 2016-05-17 The Regents Of The University Of California Transparent metal oxide nanoparticle compositions, methods of manufacture thereof and articles comprising the same
WO2017159810A1 (ja) 2016-03-18 2017-09-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3550595B1 (en) 2016-11-30 2024-04-10 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258058A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
JP2011122177A (ja) * 2009-12-08 2011-06-23 Tosoh Corp 複合体微粒子、その製造方法、並びにそれを用いた導電膜形成用組成物、及び導電膜の形成方法
WO2016030452A1 (en) * 2014-08-29 2016-03-03 Oce-Technologies B.V. Aqueous reaction liquid, ink set comprising such reaction liquid and method of printing using such reaction liquid

Also Published As

Publication number Publication date
EP3602615A1 (en) 2020-02-05
TW201835242A (zh) 2018-10-01
SG11201908696TA (en) 2019-10-30
US20200075768A1 (en) 2020-03-05
JP2018160670A (ja) 2018-10-11
KR20190130143A (ko) 2019-11-21
US11502203B2 (en) 2022-11-15
TWI673327B (zh) 2019-10-01
EP3602615A4 (en) 2021-01-06
CN110431656A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR102260807B1 (ko) 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
KR20130111599A (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR102511266B1 (ko) 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102292382B1 (ko) 금속 산화물 막 형성용 도포액, 산화물 막, 전계 효과형 트랜지스터 및 그의 제조 방법
US11908945B2 (en) Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor
WO2018174218A1 (en) Coating liquid for forming metal oxide film, oxide film, field-effect transistor, and method for producing the same
TWI754097B (zh) 形成n型氧化物半導體薄膜用的塗佈液、製造n型氧化物半導體薄膜的方法及製造場效電晶體的方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant