KR20130111599A - 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 - Google Patents

금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20130111599A
KR20130111599A KR1020137016460A KR20137016460A KR20130111599A KR 20130111599 A KR20130111599 A KR 20130111599A KR 1020137016460 A KR1020137016460 A KR 1020137016460A KR 20137016460 A KR20137016460 A KR 20137016460A KR 20130111599 A KR20130111599 A KR 20130111599A
Authority
KR
South Korea
Prior art keywords
thin film
metal oxide
coating liquid
oxide thin
forming
Prior art date
Application number
KR1020137016460A
Other languages
English (en)
Inventor
유키 나카무라
나오유키 우에다
유키코 아베
유지 소네
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20130111599A publication Critical patent/KR20130111599A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 무기 인듐 화합물; 무기 마그네슘 화합물 및 무기 아연 화합물 중 1종 이상; 및 글리콜 에테르를 포함하는 금속 산화물 박막 형성용 도포액에 관한 것이다.

Description

금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법{COATING LIQUID FOR FORMING METAL OXIDE THIN FILM, METAL OXIDE THIN FILM, FIELD EFFECT TRANSISTOR, AND METHOD FOR PRODUCING THE FIELD EFFECT TRANSISTOR}
본 발명은 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
통상적으로, 안티몬 도핑된 산화주석(ATO) 및 주석 도핑된 산화인듐(ITO) 등의 금속 산화물은 액정 표시 소자 및 전계발광 표시 소자 등의 표시 소자의 전극으로서 투명 전도막의 형태로 사용되어 왔다. 이들은 또한 자동차, 항공기 및 건축물 등의 윈도우의 흐려짐 방지 또는 빙결 방지를 위한 발열 저항체에 사용된다.
최근 수년간, 금속 산화물 ZnO, In2O3 및 In-Ga-Zn-O 등의 산화물 반도체는 무정형 실리콘보다 캐리어 이동도가 더 높은 반도체인 것으로 밝혀졌다. 이들 산화물 반도체를 그의 활성층으로서 사용한 전계 효과형 트랜지스터(FET; Field Effect Transistors)의 개발이 활발하게 이루어져 왔다.
일반적으로, 상기 금속 산화물의 박막 형성 방법은 예를 들면 진공 증착 방법 및 스퍼터링 방법을 들 수 있다.
그러나, 이들 방법은 복잡하면서 고가의 장치를 필요로 한다. 게다가, 이들은 면적이 넓은 박막을 형성하는 것이 곤란하다.
그래서, 면적이 큰 박막을 더 단순한 방식으로 형성할 수 있는 방법을 달성하고자 하는 시도로, 유기 용매 등에 무기 금속 화합물 또는 유기 금속 화합물을 용해시키고 그리고 더 높은 전도성을 부여하기 위하여 활성제로서 기타 금속을 용액에 첨가하여 생성된 도포액; 및 이러한 도포액을 사용하는 도포 방법이 제안되어 있다.
예를 들면, 전도성 및 투과율이 높은 박막을 형성하기 위하여, 무기 인듐 화합물, 마그네슘 화합물 및, 인듐에 배위결합을 형성할 수 있는 유기 화합물을 포함하는 투명 전도막 형성용 조성물이 제안되어 있다(특허문헌 1 참조). 또한, 유기 용매에 용해시킨 질산인듐, 다가 알콜의 축합체 및 활성화제를 함유하는 투명 전도막 형성용 조성물이 제안되어 있다(특허문헌 2 참조).
그러나, 이와 같이 제안된 기술은 투명 전도막을 형성하기 위한 조성물에 관한 기술이며, 얻은 투명 전도막이 전계 효과형 트랜지스터의 활성층으로서 충분히 기능할 수 없으며, 그의 적용예는 문제가 있어서 제한된다.
추가로, 용매로서 작용하는 물 또는 에탄올에 용해시킨 금속 산화물 전구체로서 작용하는 무기 금속 염을 함유하는 금속 산화물 전구체 용액; 기재를 금속 산화물 전구체 용액으로 도포하여 산화물 반도체를 생성하는 방법이 제안되어 있다(특허문헌 3 참조). 이와 같이 제안된 기법에 의하여 얻은 산화물 반도체는 전계 효과형 트랜지스터의 활성층에 대하여 연구되어 왔다.
그러나, 이와 같이 제안된 기법에 의하여 얻은 금속 산화물 전구체 용액을 기재 위에 도포할 때, 용액(도포액)은 기재 위에 얇게 펴지므로 얻은 산화물 반도체는 형상의 정확성이 낮다.
그러므로, 현재, 큰 면적을 갖도록 단순한 방식으로 소망의 체적 저항률을 갖는 금속 산화물 박막 및 정밀도가 높은 소망의 형상의 금속 산화물을 형성할 수 있는 금속 산화물 박막 형성용 도포액(또는 금속 산화물 박막-도포액); 금속 산화물 박막-도포액으로부터 얻은 금속 산화물 박막; 금속 산화물 박막-도포액의 도포에 의하여 형성된 산화물 반도체의 활성층을 함유하는 전계 효과형 트랜지스터; 및 전계 효과형 트랜지스터의 제조 방법의 제공에 대한 요구가 증가되고 있다.
특허문헌 1: 일본 특허 출원 공개 공보(JP-A) 제06-96619호 특허문헌 2 JP-A 제07-320541호 특허문헌 3 JP-A 제2009-177149호
본 발명은 당업계에 관련된 종래의 문제점을 해소하며 그리고 하기의 목적을 달성하고자 한다. 구체적으로, 본 발명의 목적은 큰 면적을 갖도록 단순한 방식으로 소망의 체적 저항률을 갖는 금속 산화물 박막 및 정밀도가 높은 소망의 형상의 금속 산화물을 형성할 수 있는 금속 산화물 박막 형성용 도포액; 금속 산화물 박막-도포액으로부터 얻은 금속 산화물 박막; 금속 산화물 박막-도포액의 도포에 의하여 형성된 산화물 반도체의 활성층을 함유하는 전계 효과형 트랜지스터; 및 전계 효과형 트랜지스터의 제조 방법을 제공하고자 한다.
상기 문제를 해소하기 위한 수단은 하기와 같다:
<1> 무기 인듐 화합물;
무기 마그네슘 화합물 및 무기 아연 화합물 중 1종 이상;
글리콜 에테르를 포함하는, 금속 산화물 박막 형성용 도포액.
<2> <1>에 따른 금속 산화물 박막 형성용 도포액으로 피도물을 도포하고;
도포액으로 도포된 피도물을 건조시키고; 및
건조된 피도물을 소성시켜 금속 산화물 박막을 형성하는 것을 포함하는 방법에 의하여 얻은 금속 산화물 박막.
<3> 게이트 전압을 인가하기 위한 게이트 전극,
전류를 취출시키기 위한 소스 전극 및 드레인 전극,
산화물 반도체로 형성되며 소스 전극 및 드레인 전극 사이에 배치된 활성층 및
게이트 전극과 활성층 사이에 형성된 게이트 절연층을 포함하며,
산화물 반도체는 <1>에 따른 금속 산화물 박막 형성용 도포액의 도포에 의하여 형성되는 전계 효과형 트랜지스터.
<4> 기재 위에 게이트 전극을 형성하는 공정,
게이트 전극 위에 게이트 절연층을 형성하는 공정;
소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 공정; 및
소스 전극 및 드레인 전극의 사이의 채널 영역에서 게이트 절연층 위에 산화물 반도체로 형성된 활성층을 형성하는 공정을 포함하며,
활성층 형성 공정은 게이트 절연층에 <1>에 따른 금속 산화물 박막 형성용 도포액을 도포하여 산화물 반도체의 활성층을 형성하는, 전계 효과형 트랜지스터의 제조 방법.
<5> 소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 기재 위에 소스 전극 및 드레인 전극을 형성하는 공정;
소스 전극 및 드레인 전극의 사이의 채널 영역에서 기재 위에 산화물 반도체로 형성된 활성층을 형성하는 공정;
활성층 위에 게이트 절연층을 형성하는 공정; 및
게이트 전극을 게이트 절연층 위에 형성하는 공정을 포함하며,
활성층 형성 공정은 기재에 <1>에 따른 금속 산화물 박막 형성용 도포액을 도포하여 산화물 반도체의 활성층을 형성하는, 전계 효과형 트랜지스터의 제조 방법.
본 발명은 큰 면적을 갖도록 간단한 방식으로 소망의 체적 저항률을 갖는 금속 산화물 박막 및, 정밀도가 높은 소망의 형상의 금속 산화물을 형성할 수 있는 금속 산화물 박막-도포액; 금속 산화물 박막-도포액으로부터 얻은 금속 산화물 박막; 금속 산화물 박막-도포액의 도포에 의하여 형성된 산화물 반도체의 활성층을 함유하는 전계 효과형 트랜지스터; 및 전계 효과형 트랜지스터의 제조 방법을 제공할 수 있다. 이들은 상기 기존의 문제를 해소할 수 있다.
도 1은 보텀(bottom) 게이트/보텀 콘택트 타입의 전계 효과형 트랜지스터의 일례의 개략 구조도를 도시한다.
도 2는 보텀 게이트/탑(top) 콘택트 타입의 전계 효과형 트랜지스터의 일례의 개략 구조도를 도시한다.
도 3은 탑 게이트/보텀 콘택트 타입의 전계 효과형 트랜지스터의 일례의 개략 구조도를 도시한다.
도 4는 탑 게이트/탑 콘택트 타입의 전계 효과형 트랜지스터의 일례의 개략 구조도를 도시한다.
도 5a는 전계 효과형 트랜지스터를 제조하기 위한 본 발명의 일례의 방법의 제1의 공정을 도시한다.
도 5b는 전계 효과형 트랜지스터를 제조하기 위한 본 발명의 일례의 방법의 제2의 공정을 도시한다.
도 5c는 전계 효과형 트랜지스터를 제조하기 위한 본 발명의 일례의 방법의 제3의 공정을 도시한다.
도 5d는 전계 효과형 트랜지스터를 제조하기 위한 본 발명의 일례의 방법의 제4의 공정을 도시한다.
도 6은 금속 산화물 박막-도포액의 도포성이 양호한 상태를 나타내는 모식도를 도시한다.
도 7은 금속 산화물 박막-도포액의 도포성이 불량한 상태를 나타내는 모식도를 도시한다.
도 8은 실시예 1에서 생성한 전계 효과형 트랜지스터의 게이트 전압 Vgs 및 소스-드레인 전류 Ids 사이의 관계 그래프를 도시한다.
도 9는 실시예 1 내지 27의 각각의 도포액에서의 체적 저항률 및 비 [B/(A + B)] 사이의 관계 그래프를 도시하며, 여기서 A는 인듐 이온의 수를 나타내며, B는 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타낸다.
도 10은 금속 산화물 박막-도포액의 점도 및 글리콜 에테르-디올 비 사이의 관계 그래프를 도시한다.
(금속 산화물 박막 형성용 도포액(금속 산화물 박막-도포액))
본 발명의 금속 산화물 박막 형성용 도포액은 적어도 무기 인듐 화합물; 무기 마그네슘 화합물 및 무기 아연 화합물 중 1종 이상; 및 글리콜 에테르를 함유하며, 바람직하게는 디올을 함유한다. 필요할 경우, 도포액은 다른 성분을 더 함유한다.
금속 산화물 박막 형성용 도포액의 사용은 의도한 체적 저항률을 갖는 금속 산화물 박막을 형성할 수 있다.
특히, 금속 산화물 박막 형성용 도포액의 조건, 구체적으로 사용한 용매의 유형 및 무기 화합물(예, 질산 염)의 농도를 조절하여 형성된 금속 산화물 박막(예, 산화물 반도체 박막)의 체적 저항률을 제어할 수 있다. 게다가, 체적 저항률은 In-Mg 산화물 및 In-Zn 산화물의 구성 원소를 다른 금속 원소로 부분적으로 대체하여 제어할 수 있다.
게다가, 도포후 열 처리 조건, 구체적으로는 소성 온도, 소성 시간, 승온 속도, 감온 속도, 소성 중의 분위기(기체 분율 및 압력)를 조절하여 체적 저항률을 제어할 수 있다.
또한, 광을 사용하여 물질의 분해 및 반응의 진행을 촉진할 수 있다. 또한 체적 저항률은 형성된 막의 어닐링에 의하여 변경되므로 어닐링 온도 및 분위기를 최적화하는데 효과적이다.
<무기 인듐 화합물>
무기 인듐 화합물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 옥소산인듐, 할로겐화인듐, 수산화인듐 및 시안화인듐을 들 수 있다.
옥소산인듐의 예로는 질산인듐, 황산인듐, 탄산인듐 및 인산인듐을 들 수 있다.
할로겐화인듐의 예로는 염화인듐, 브롬화인듐 및 요오드화인듐을 들 수 있다.
이들 중에서, 각종 용매에 대한 높은 용해도의 관점에서, 옥소산인듐 및 할로겐화인듐이 바람직하며, 질산인듐, 황산인듐 및 염화인듐이 더욱 바람직하다.
질산인듐은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 질산인듐 수화물을 들 수 있다. 질산인듐 수화물의 예로는 질산인듐 3수화물 및 질산인듐 5수화물을 들 수 있다.
황산인듐은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 황산인듐 무수물 및 황산인듐 수화물을 들 수 있다. 황산인듐 수화물의 예로는 황산인듐 9수화물을 들 수 있다.
염화인듐은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 염화인듐 수화물을 들 수 있다. 염화인듐 수화물의 예로는 염화인듐 4수화물을 들 수 있다.
이들 무기 인듐 화합물은 합성된 생성물이거나 또는 시판품일 수 있다.
<무기 마그네슘 화합물 및 무기 아연 화합물>
-무기 마그네슘 화합물-
무기 마그네슘 화합물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 옥소산마그네슘, 할로겐화마그네슘, 수산화마그네슘 및 시안화마그네슘을 들 수 있다.
옥소산마그네슘의 예로는 질산마그네슘, 황산마그네슘, 탄산마그네슘 및 인산마그네슘을 들 수 있다.
할로겐화마그네슘의 예로는 염화마그네슘, 브롬화마그네슘 및 요오드화마그네슘을 들 수 있다.
이들 중에서, 각종 용매에 대한 용해도가 높다는 점에서, 옥소산마그네슘 및 할로겐화마그네슘이 바람직하며, 질산마그네슘, 황산마그네슘 및 염화마그네슘이 더욱 바람직하다.
질산마그네슘은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 질산마그네슘 수화물을 들 수 있다. 질산마그네슘 수화물의 예로는 질산마그네슘 3수화물 및 질산마그네슘 5수화물을 들 수 있다.
황산마그네슘은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 황산마그네슘 수화물을 들 수 있다. 황산마그네슘 수화물의 예로는 황산마그네슘 일수화물 및 황산마그네슘 7수화물을 들 수 있다.
염화마그네슘은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 염화마그네슘 수화물을 들 수 있다. 염화마그네슘 수화물의 예로는 염화마그네슘 6수화물을 들 수 있다.
이들 무기 마그네슘 화합물은 합성된 생성물이거나 또는 시판품일 수 있다.
-무기 아연 화합물-
무기 아연 화합물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 옥소산아연, 할로겐화아연, 수산화아연 및 시안화아연을 들 수 있다.
옥소산아연의 예로는 질산아연, 황산아연, 탄산아연 및 인산아연을 들 수 있다.
할로겐화아연의 예로는 염화아연, 브롬화아연 및 요오드화아연을 들 수 있다.
이들 중에서, 각종 용매에 대한 용해도가 높다는 점에서, 옥소산아연 및 할로겐화아연이 바람직하며, 질산아연, 황산아연 및 염화아연이 더욱 바람직하다.
질산아연은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 질산아연 수화물을 들 수 있다. 질산아연 수화물의 예로는 질산아연 3수화물 및 질산아연 5수화물을 들 수 있다.
황산아연은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 황산아연 무수물 및 황산아연 수화물을 들 수 있다. 황산아연 수화물의 예로는 황산아연 2수화물 및 황산아연 7수화물을 들 수 있다.
염화아연은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 염화아연 무수물 및 염화아연 수화물을 들 수 있다. 황산아연 수화물의 예로는 염화아연 2수화물 및 염화아연 4수화물을 들 수 있다.
이들 무기 아연 화합물은 합성된 생성물이거나 또는 시판품일 수 있다.
금속 산화물 박막 형성용 도포액은 하기 식 (1)을 충족하는 것이 바람직?다:
0.25≤[B/(A + B)]≤0.65 (1)
상기 식에서, A는 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수를 나타내며, B는 금속 산화물 박막 형성용 도포액 중의 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타낸다.
상기 식 (1)을 충족하는 금속 산화물 박막 형성용 도포액은 또한 산화물 반도체 박막 형성용 도포액으로 지칭될 수 있다.
스퍼터링 방법에 의하여 형성된 산화인듐막은 약 수% 내지 약 20%의 양으로 주석, 아연, 갈륨 등의 첨가에 의하여 약 10-4 Ω㎝의 낮은 저항율을 갖는 것으로 알려져 있다. 그러나, 체적 저항률이 낮은 산화인듐막은 전계 효과형 트랜지스터의 활성층으로서 기능할 수 없다.
금속 산화물 박막 형성용 도포액이 상기 식 (1)을 충족할 경우, 금속 산화물 박막 형성용 도포액의 도포에 의하여 형성된 산화물 반도체 박막은, 산화물 반도체 박막이 전계 효과형 트랜지스터의 활성층으로서 기능할 수 있는 체적 저항률을 갖도록 할 수 있다.
[B/(A + B)]가 0.25 미만인 경우, 형성된 산화물 반도체 박막은 체적 저항률이 너무 낮게 된다. 산화물 반도체 박막을 전계 효과형 트랜지스터의 활성층으로서 사용할 경우, 게이트 전압의 인가에도 불구하고 활성층은 항상 전도 상태가 되며; 즉 형성된 전계 효과형 트랜지스터는 트랜지스터로서 기능할 수 없다. [B/(A + B)]가 0.65를 초과할 경우, 형성된 산화물 반도체 박막은 체적 저항률이 너무 높게 된다. 이러한 산화물 반도체 박막이 전계 효과형 트랜지스터의 활성층으로서 사용될 경우, 형성된 전계 효과형 트랜지스터는 온/오프 비가 낮게 되며; 즉 양호한 트랜지스터 특성이 나타나지 않는다.
디스플레이의 구동 회로에 사용되는 전계 효과형 트랜지스터의 활성층으로서 산화물 반도체 박막을 사용할 경우, 산화물 반도체 박막은 높은 캐리어 이동도 및 이른바 노말리-오프(normally-off) 특성을 가질 것이 요구된다. 높은 캐리어 이동도 및 노말리-오프 특성을 실현하기 위하여, 산화물 반도체 박막의 체적 저항률은 10-2 Ω㎝ 내지 109 Ω㎝ 범위내에 속하도록 조절되는 것이 바람직하다.
금속 산화물 박막의 체적 저항률이 높은 경우, 게이트 전압에 의하여 제어된 ON의 상태로 높은 캐리어 이동도를 실현하기에는 곤란할 수 있다. 그래서, 금속 산화물 박막의 체적 저항률은 106 Ω㎝ 이하인 것이 더욱 바람직하다.
금속 산화물 박막의 체적 저항률이 낮은 경우, 게이트 전압에 의하여 제어된 OFF 상태로 Ids(드레인-소스 전류)를 낮추는 것은 곤란할 수 있다. 그래서, 금속 산화물 박막의 체적 저항률은 10-1 Ω㎝ 이상인 것이 더욱 바람직하다.
금속 산화물 박막의 체적 저항률 ρ(Ω㎝)은 하기 식 (2)로 나타낸다:
ρ = 1/nQμ (2)
상기 식에서, Q(C)는 캐리어 전하를 나타내며, n은 캐리어 밀도(캐리어/㎥)를 나타내며, μ는 캐리어 이동도(㎡/V/s)를 나타낸다.
그래서, 이들 n, Q 및 μ는 체적 저항률을 제어하기 위하여 변경될 수 있다.
금속 산화물 박막의 체적 저항률을 제어하기 위한 하나의 구체적인 방법은 막 중의 산소량(산소 결핍의 밀도)을 조절하여 캐리어 밀도를 변경시키는 방법이다.
금속 산화물 박막 형성용 도포액은 상기 식 (1)을 충족하여 체적 저항률을 제어하며, 전계 효과형 트랜지스터의 활성층으로서 효과적으로 사용되는 산화물 반도체 박막을 형성할 수 있다.
금속 산화물 박막 형성용 도포액은, 이로부터 형성된 산화물 반도체 박막의 체적 저항률을 제어하는 방법으로서 상기 식 (1)을 충족하도록 하는 것이 가장 효과적이다.
<글리콜 에테르>
글리콜 에테르는 상기 무기 인듐 화합물(특히 질산인듐)을 완전히 용해시키며, 상기 무기 마그네슘 화합물(특히 질산마그네슘), 상기 무기 아연 화합물(특히 질산아연) 및 생성된 용액은 안정성이 높다. 그래서, 금속 산화물 박막 형성용 도포액에서의 글리콜 에테르의 사용은 균일성이 높으며, 결함이 적은 금속 산화물 박막(예, 산화물 반도체 박막)을 형성할 수 있다.
또한, 글리콜 에테르를 금속 산화물 박막 형성용 도포액에 사용할 때, 의도한 형상의 금속 산화물 박막(예, 산화물 반도체 박막)을 높은 정밀도로 형성할 수 있다.
글리콜 에테르는 환원제로서 작용하는 것으로 판단된다. N형 반도체인 In-Mg 산화물 반도체 및 In-Zn 산화물 반도체는 산소 결핍을 형성하여 전도 전자를 생성한다. 그래서, 평형이 환원쪽으로 이동됨으로써 물질의 전도성은 더 높을 수 있다. 금속 산화물 박막 형성용 도포액은 글리콜 에테르를 함유하며, 글리콜 에테르는 피복후 열 처리 동안 그의 환원 작용을 나타내어 체적 저항률이 더 낮은 산화물 반도체 박막을 얻는다.
글리콜 에테르는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 알킬렌 글리콜 모노알킬 에테르가 바람직하다. 글리콜 에테르에 함유된 탄소 원자의 수는 3 내지 6인 것이 바람직하다.
알킬렌 글리콜 모노알킬 에테르는 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노이소프로필 에테르, 에틸렌 글리콜 모노부틸 에테르 및 에틸렌 글리콜 모노이소부틸 에테르로부터 선택된 1종 이상인 것이 바람직하다. 이들 알킬렌 글리콜 모노알킬 에테르는 비점이 약 120℃ 내지 약 180℃이어서 신속하게 건조된다. 그 결과, 금속 산화물 박막 형성용 도포액은 퍼지기 어렵게 된다. 그러한 바람직한 화합물의 사용은 소성 온도를 감소시켜 비교적 짧은 시간 동안 소성을 달성할 수 있다. 또한, 소성후 얻은 금속 산화물 박막(예, 산화물 반도체 박막)은 불순물이 적으며 그리하여 캐리어 이동도가 높다. 그 결과, 활성층으로서 이러한 산화물 반도체 박막을 갖는 전계 효과형 트랜지스터의 게이트 전압 Vgs 및 소스-드레인 전류 Ids 사이의 관계 그래프에서, OFF로부터 ON으로의 변경시 관찰되는 이러한 상승 구배가 커진다. 환언하면, 우수한 스위칭 특성을 얻을 수 있으며, 필요한 ON 전류를 얻기 위한 구동 전압이 감소된다.
이러한 알킬렌 글리콜 모노알킬 에테르는 단독으로 또는 병용하여 사용될 수 있다.
금속 산화물 박막 형성용 도포액에 함유된 글리콜 에테르의 양은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 10 질량% 내지 80 질량%이다. 10 질량% 미만인 경우, 글리콜 에테르에 의한 상기 기재된 효과는 일부의 경우에서 얻을 수 없다. 반면에, 80 질량%보다 클 경우, 한번의 도포에 의하여 형성될 수 있는 금속 산화물 박막(예, 산화물 반도체 박막)의 두께는 작을 수 있다.
<디올>
금속 산화물 박막 형성용 도포액은 디올을 더 함유하는 것이 바람직하다. 환언하면, 글리콜 에테르는 디올과 병용하여 사용되는 것이 바람직하다. 글리콜 에테르 및 디올을 병용할 경우, 디올은 도포액을 잉크젯 방법에 의하여 도포시 용매의 건조로 인한 잉크젯 노즐의 폐색을 방지할 수 있으며; 글리콜 에테르는 기재 위에 부착된 도포액의 신속한 건조에 의하여 도포액이 의도하지 않은 부분으로 퍼지는 것을 방지할 수 있다. 예를 들면 전계 효과형 트랜지스터의 제조에서, 도포액이 채널 영역 이외의 다른 영역으로 퍼지는 것을 방지하기 위하여 채널 위에 부착된 도포액을 신속하게 건조시킬 수 있다.
글리콜 에테르는 일반적으로 약 1.3 cp 내지 약 3.5 cp의 낮은 점도를 갖는다. 그래서, 글리콜 에테르를 점도가 높은 디올과 적절하게 혼합할 경우, 금속 산화물 박막 형성용 도포액의 점도를 용이하게 조절할 수 있다.
아마도, 디올은 인듐 염, 마그네슘 염, 아연 염, 알루미늄 염 또는 갈륨 염과 배위결합을 형성하여 금속 염의 열 안정성을 증가시키는 것 같다.
디올은 특별히 한정되지 않으며, 의도한 목적에 따라 적절하게 선택될 수 있으나, 알칸 디올 및 디알킬렌 글리콜이 바람직하다. 디올 중에 함유된 탄소 원자의 수는 2 내지 4개인 것이 바람직하다. 5개 이상의 탄소 원자를 갖는 디올은 휘발성이 낮으며, 형성된 금속 산화물 박막(예, 산화물 반도체 박막)에 잔존하는 경향이 있어서 소성후 금속 산화물 박막(예, 산화물 반도체 박막)의 치밀성을 잠재적으로 감소시킨다. 그후, 산화물 반도체 박막의 치밀성이 감소되는 경우, 그의 캐리어 이동도는 감소될 수 있으며, ON 전류는 감소될 수 있다.
2 내지 4개의 탄소 원자를 갖는 디올은 비점이 약 180℃ 내지 약 250℃이다. 그래서, 이것은 금속 산화물 박막 형성용 도포액의 도포후 소성 중에 증발되며, 금속 산화물 박막(예, 산화물 반도체 박막)에 잔존하기 어렵다. 또한, 디올은 점도가 약 10 cp 내지 약 110 cp이므로, 금속 산화물 박막 형성용 도포액을 잉크젯 방법에 의하여 도포시, 디올은 기판 등의 위에 도포액의 부착시 퍼지는 것을 방지하는 효과가 있다.
디올은 소성된 금속 산화물 박막(예, 산화물 반도체 박막)의 소성 온도 및 치밀성을 고려하여 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 및 1,3-부탄디올로부터 선택된 1종 이상인 것이 바람직하다.
이들은 단독으로 또는 병용하여 사용될 수 있다.
금속 산화물 박막 형성용 도포액에서, 금속 염의 양과 디올 및 글리콜 에테르의 양의 비는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 금속 염의 양은 디올 및 글리콜 에테르 1 ℓ당 0.1 몰 내지 0.5 몰인 것이 바람직하다. 0.1 몰 미만인 경우, 소성후 형성된 금속 산화물 박막의 두께는 너무 얇아서 잠재적으로 연속 막을 형성하는 것이 곤란하게 된다. 또한, 요구되는 두께를 얻기 위하여, 일부의 경우에서는 피복 및 건조를 반복적으로 실시하여야만 한다. 금속 염의 양이 0.5 몰보다 큰 경우, 도포액을 잉크젯 방법으로 도포할 때 잉크젯 노즐의 선단은 더 큰 빈도수로 폐색될 수 있다.
<기타 성분>
기타 성분의 예로는 무기 알루미늄 화합물 및 무기 갈륨 화합물을 들 수 있다.
-무기 알루미늄 화합물 및 무기 갈륨 화합물-
무기 알루미늄 화합물에 함유된 알루미늄 또는 무기 갈륨 화합물에 함유된 갈륨은, 금속 산화물 박막 형성용 도포액의 도포에 의하여 얻은 금속 산화물 박막(예, 산화물 반도체 박막)에 있어서 정공을 도핑시키는 효과를 가지며, 인듐 부위를 대체하는 도펀트로서 작용한다.
무기 알루미늄 화합물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 옥소산알루미늄, 할로겐화알루미늄, 수산화알루미늄 및 시안화알루미늄을 들 수 있다.
옥소산알루미늄의 예로는 질산알루미늄, 황산알루미늄, 탄산알루미늄 및 인산알루미늄을 들 수 있다.
할로겐화알루미늄의 예로는 염화알루미늄, 브롬화알루미늄 및 요오드화알루미늄을 들 수 있다.
이들은 그의 무수물 또는 수화물일 수 있다.
무기 갈륨 화합물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 옥소산갈륨, 할로겐화갈륨, 수산화갈륨 및 시안화갈륨을 들 수 있다.
옥소산갈륨의 예로는 질산갈륨, 황산갈륨, 탄산갈륨 및 인산갈륨을 들 수 있다.
할로겐화갈륨의 예로는 염화갈륨, 브롬화갈륨 및 요오드화갈륨을 들 수 있다.
이들은 그의 무수물 또는 수화물일 수 있다.
이들은 단독으로 또는 병용하여 사용될 수 있다.
금속 산화물 박막 형성용 도포액에 함유된 무기 알루미늄 화합물 및 무기 갈륨 화합물의 양은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 알루미늄 이온의 수 및 갈륨 이온의 수의 합(C)은 인듐 이온의 수(A)에 대하여 1% 내지 10%인 것이 바람직하다.
<금속 산화물 박막 형성용 도포액의 형성 방법>
금속 산화물 박막 형성용 도포액의 형성 방법은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 질산 염의 디올 용액 및 질산 염의 글리콜 에테르 용액을 별도로 생성하고, 생성된 용액을 서로 혼합하는 방법을 들 수 있다.
구체적으로, 하기 방법을 예시한다.
우선, 질산인듐(In(NO3)3·3H2O) 및 질산마그네슘(Mg(NO3)2·6H2O)을 디올에 용해시켜 질산 염의 디올 용액을 생성한다. 디올(예, 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 또는 1,3-부탄디올)을 교반하여 질산인듐 및 질산마그네슘을 각각 1 몰/ℓ 이상의 농도로 실온에서 용해시킬 수 있다. 용해에 소요되는 시간은 가열에 의하여 단축시킬 수 있다.
그후, 질산인듐(In(NO3)3·3H2O) 및 질산마그네슘(Mg(NO3)2·6H2O)을 글리콜 에테르에 용해시켜 질산 염의 글리콜 에테르 용액을 생성한다. 글리콜 에테르(예, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노이소프로필 에테르, 에틸렌 글리콜 모노부틸 에테르 또는 에틸렌 글리콜 모노이소부틸 에테르)를 교반하여 질산인듐 및 질산마그네슘을 각각 1 몰/ℓ 이상의 농도로 실온에서 용해시킬 수 있다. 용해에 소요되는 시간은 가열에 의하여 단축시킬 수 있다.
그후, 생성된 디올 용액 및 글리콜 에테르 용액을 소망의 혼합비로 서로 혼합한다.
본 발명의 금속 산화물 박막 형성용 도포액은 금속 산화물 박막 형성용 도포액으로서 적절하게 사용된다. 특히, 상기 식 (1)을 충족하는 금속 산화물 박막 형성용 도포액(산화물 반도체 박막 형성용 도포액)은 전계 효과형 트랜지스터의 활성층 형성용 도포액으로서 적절하게 사용된다.
[또다른 금속 산화물 박막 형성용 도포액]
본 발명과는 상이한 또다른 금속 산화물 박막 형성용 도포액의 실시양태로서, 무기 인듐 화합물; 무기 마그네슘 화합물 및 무기 아연 화합물 중 1종 이상; 및 디올을 적어도 함유하며, 임의로 기타 성분을 더 함유하며, 상기 식 (1)을 충족하는 산화물 반도체 박막 형성용 도포액이 예시된다.
상기 산화물 반도체 박막 형성용 도포액 중의 무기 인듐 화합물, 무기 마그네슘 화합물, 무기 아연 화합물 및 디올은 상기 기재한 금속 산화물 박막 형성용 도포액 중의 무기 인듐 화합물, 무기 마그네슘 화합물, 무기 아연 화합물 및 디올과 동일하다. 그의 바람직한 실시양태 및 그의 양도 또한 상기 기재한 금속 산화물 박막 형성용 도포액의 것과 동일하다.
기타의 성분은 상기 기재한 무기 알루미늄 화합물, 무기 갈륨 화합물 등인 것이 바람직하다.
스퍼터링 방법에 의하여 형성된 산화인듐막은 약 수% 내지 약 20%의 양으로 주석, 아연, 갈륨 등을 첨가하여 약 10-4 Ω㎝의 낮은 저항률을 갖는 것으로 공지되어 있다. 그러나, 체적 저항률이 낮은 산화인듐막은 전계 효과형 트랜지스터의 활성층으로서 기능할 수 없다.
산화물 반도체 박막 형성용 도포액이 상기 식 (1)을 충족할 때, 산화물 반도체 박막 형성용 도포액의 도포에 의하여 형성되는 산화물 반도체 박막이 전계 효과형 트랜지스터의 활성층으로서 기능할 수 있는 체적 저항률을 갖도록 할 수 있다.
[B/(A + B)]가 0.25 미만인 경우, 형성된 산화물 반도체 박막은 체적 저항률이 너무 낮게 된다. 이러한 산화물 반도체 박막이 전계 효과형 트랜지스터의 활성층으로서 사용되는 경우, 활성층은 게이트 전압의 인가와는 상관 없이 항상 전도 상태가 되며; 즉 형성된 전계 효과형 트랜지스터는 트랜지스터로서 기능할 수 없다. 반면에 [B/(A + B)]가 0.65를 초과하는 경우, 형성된 산화물 반도체 박막은 체적 저항률이 너무 높게 된다. 이러한 산화물 반도체 박막이 전계 효과형 트랜지스터의 활성층으로서 사용되는 경우, 형성된 전계 효과형 트랜지스터는 온/오프 비율이 낮게 되며; 즉 양호한 트랜지스터 특성을 나타내지 않는다.
산화물 반도체 박막이 디스플레이의 구동 회로에 사용되는 전계 효과형 트랜지스터의 활성층으로서 사용되는 경우, 산화물 반도체 박막은 높은 캐리어 이동도 및 이른바 노말리-오프 특성을 가질 것이 요구된다. 높은 캐리어 이동도 및 노말리-오프 특성을 실현하기 위하여, 산화물 반도체 박막의 체적 저항률은 10-2 Ω㎝ 내지 109 Ω㎝ 범위내가 되도록 조절되는 것이 바람직하다.
피도물(도포하고자 하는 대상)을 상기 산화물 반도체 박막 형성용 도포액(상기 또다른 금속 산화물 박막 형성용 도포액)으로 도포한 후, 건조시키고, 소성시키며, 그리하여 산화물 반도체 박막을 얻을 수 있다. 피도물, 도포 방법, 건조 조건 및 소성 조건은 하기 기재된 본 발명의 금속 산화물 박막의 제조에서의 것과 동일하다.
(금속 산화물 박막)
본 발명의 금속 산화물 박막은 본 발명의 금속 산화물 박막 형성용 도포액으로 피도물을 피복시키고; 도포액으로 피복시킨 피도물을 건조시키고; 건조된 물체를 소성시키는 것을 포함하는 방법에 의하여 얻는다.
금속 산화물 박막의 예로는 산화물 반도체 박막을 들 수 있다.
사용한 금속 산화물 박막 형성용 도포액이 상기 식 (1)을 충족하는 금속 산화물 박막 형성용 도포액(산화물 반도체 박막 형성용 도포액)인 경우, 형성된 산화물 반도체 박막은 전계 효과형 트랜지스터의 활성층으로서 적절하게 사용된다.
피도물은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 유리 기재 및 플라스틱 기재를 들 수 있다.
금속 산화물 박막이 전계 효과형 트랜지스터의 활성층으로서 기능하는 산화물 반도체 박막으로서 사용될 경우, 피도물은 예를 들면 기재 또는 게이트 절연층이다. 기재의 형상, 구조 및 크기는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기재의 재질은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기재의 예로는 유리 기재 및 플라스틱 기재를 들 수 있다.
도포액의 도포 방법은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 스크린 인쇄 방법, 롤 코팅 방법, 딥 코팅 방법, 스핀 코팅 방법, 잉크젯 방법 및 나노임프린트 방법을 들 수 있다. 이들 중에서, 잉크젯 방법 및 나노임프린트 방법은 부착된 도포액의 양을 제어할 수 있으므로 바람직하다. 그 결과, 소망의 형상을 갖는 금속 산화물 박막을 얻을 수 있다. 예를 들면 전계 효과형 트랜지스터의 제조에서 설계한 바와 같이 채널의 폭을 형성할 수 있으며; 환언하면, 소망의 형상을 갖는 활성층을 얻을 수 있다. 잉크젯 방법 또는 나노임프린트 방법을 사용할 때, 도포액은 실온에서도 도포될 수 있다. 그러나, 기재의 표면 위에서의 도포 직전에 도포액이 퍼지는 것을 방지하는 측면에서 기재(피도물)를 약 40℃ 내지 약 100℃로 가열하는 것이 바람직하다.
건조를 실시하는 조건은 특별히 한정되지 않고, 금속 산화물 박막 형성용 도포액 중의 휘발성 성분을 제거할 수 있는 한, 의도하는 목적에 따라 적절하게 선택될 수 있다. 특히, 건조에서, 휘발성 성분은 완전하게 제거하지 않아도 되며; 즉 휘발성 성분은 소성을 억제하지 않는 정도로 제거될 수 있다.
소성을 실시하는 온도는 특별히 한정되지 않고, 인듐, 마그네슘, 아연, 갈륨 또는 알루미늄의 산화물이 형성되는 온도 이상 그리고 기재(피도물)가 변형되는 온도 이하인 온도라면 의도하는 목적에 따라 적절하게 선택될 수 있다. 300℃ 내지 600℃가 바람직하다.
소성을 실시하는 분위기는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 산소 분위기 또는 공기 분위기 등의 산소 함유 분위기를 들 수 있다. 소성이 실시되는 분위기로서 질소 기체 등의 불활성 기체를 사용할 경우, 형성된 금속 산화물 박막(예, 산화물 반도체 박막)에 함유된 산소의 양을 감소시켜 저항률이 낮은 금속 산화물 박막(예, 산화물 반도체 박막)을 얻을 수 있다.
소성후, 공기, 불활성 기체 또는 환원 기체의 분위기 중에서 소성체를 추가로 어닐링함으로써 금속 산화물 박막(예, 산화물 반도체 박막)의 전기 특성, 신뢰성 및 균일성을 추가로 개선할 수 있다.
소성 시간은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다.
형성된 금속 산화물 박막(예, 산화물 반도체 박막)의 평균 두께는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 1 ㎚ 내지 200 ㎚, 더욱 바람직하게는 5 ㎚ 내지 100 ㎚이다.
금속 산화물 박막의 적용예는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들면 금속 산화물 박막의 체적 저항률이 10-2 Ω㎝보다 낮을 경우, 투명한 전도성 박막으로서 사용될 수 있다. 금속 산화물 박막의 체적 저항률이 10-2 Ω㎝ 내지 109 Ω㎝인 경우, 전계 효과형 트랜지스터의 활성층으로서 사용될 수 있다. 금속 산화물 박막의 체적 저항률이 109 Ω㎝보다 클 경우, 대전방지 박막으로서 사용될 수 있다.
(전계 효과형 트랜지스터)
본 발명의 전계 효과형 트랜지스터는 적어도 게이트 전극, 소스 전극, 드레인 전극, 활성층 및 게이트 절연층을 포함하며; 필요할 경우, 기타의 부재를 더 포함한다.
본 발명의 전계 효과형 트랜지스터는 예를 들면 전계 효과형 트랜지스터를 생성하기 위한 본 발명의 방법에 의하여 생성될 수 있다.
<게이트 전극>
게이트 전극은, 게이트 전압을 인가하기 위한 전극인 한, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다.
게이트 전극의 재질은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 백금, 팔라듐, 금, 은, 구리, 아연, 알루미늄, 니켈, 크롬, 탄탈륨, 몰리브덴 및 티탄 등의 금속; 그의 합금; 및 그의 혼합물을 들 수 있다. 그의 추가의 예로는 산화인듐, 산화아연, 산화주석, 산화갈륨 및 산화니오븀 등의 전도성 산화물; 그의 복합 화합물; 및 그의 혼합물을 들 수 있다.
게이트 전극의 평균 두께는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 40 ㎚ 내지 2 ㎛, 더욱 바람직하게는 70 ㎚ 내지 1 ㎛이다.
<게이트 절연층>
게이트 절연층은 특별히 한정되지 않고, 게이트 전극 및 활성층 사이에 형성된 절연층이라면 의도하는 목적에 따라 적절하게 선택될 수 있다.
게이트 절연층의 재질은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 무기 절연 물질 및 유기 절연 물질을 들 수 있다.
무기 절연 물질의 예로는 산화규소, 산화알루미늄, 산화탄탈륨, 산화티탄, 산화이트륨, 산화란탄, 산화하프늄, 산화지르코늄, 질화규소, 질화알루미늄 및 그의 혼합물을 들 수 있다.
유기 절연 물질의 예로는 폴리이미드, 폴리아미드, 폴리아크릴레이트, 폴리비닐 알콜 및 노볼락 수지를 들 수 있다.
게이트 절연층의 평균 두께는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 50 ㎚ 내지 3 ㎛, 더욱 바람직하게는 100 ㎚ 내지 1 ㎛이다.
<소스 전극 및 드레인 전극>
소스 전극 또는 드레인 전극은, 전류를 취출시키기 위한 전극이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다.
소스 전극 또는 드레인 전극의 재질은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 게이트 전극을 위한 상기 기재된 바와 동일한 재질을 들 수 있다.
소스 전극 또는 드레인 전극의 평균 두께는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 40 ㎚ 내지 2 ㎛, 더욱 바람직하게는 70 ㎚ 내지 1 ㎛이다.
<활성층>
활성층은 소스 전극 및 드레인 전극 사이에 형성된 산화물 반도체의 활성층이며, 본 발명의 금속 산화물 박막 형성용 도포액의 도포에 의하여 형성된 산화물 반도체로 형성된다.
활성층의 평균 두께는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 바람직하게는 1 ㎚ 내지 200 ㎛, 더욱 바람직하게는 5 ㎚ 내지 100 ㎛이다.
전계 효과형 트랜지스터의 구조는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 보텀 게이트/보텀 콘택트 타입의 구조(도 1), 보텀 게이트/탑 콘택트 타입의 구조(도 2), 탑 게이트/보텀 콘택트 타입의 구조(도 3) 및 탑 게이트/탑 콘택트 타입의 구조(도 4)를 들 수 있다.
도 1 내지 도 4에서, 도면 부호 1은 기재, 2는 게이트 전극, 3은 게이트 절연층, 4는 소스 전극, 5는 드레인 전극 및 6은 활성층을 나타낸다.
[또다른 전계 효과형 트랜지스터]
본 발명과는 상이한 또다른 전계 효과형 트랜지스터의 실시양태로서, 금속 산화물 박막을 형성하기 위하여 본 발명의 도포액 대신에 상기 또다른 금속 산화물 박막 형성용 도포액을 사용한 것을 제외하고 본 발명의 전계 효과형 트랜지스터와 동일한 전계 효과형 트랜지스터를 예시한다.
본 발명의 전계 효과형 트랜지스터 및 또다른 전계 효과형 트랜지스터는 액정 디스플레이, 유기 EL 디스플레이, 전기변색 디스플레이 등의 화소 구동 회로 및 논리 회로에 사용하기 위한 전계 효과형 트랜지스터에 적절하게 사용될 수 있다.
(전계 효과형 트랜지스터의 제조 방법)
전계 효과형 트랜지스터의 제조를 위한 본 발명의 방법(제1의 제조 방법)은
기재 위에 게이트 전극을 형성하는 게이트 전극 형성 공정;
게이트 전극 위에 게이트 절연층을 형성하는 게이트 절연층 형성 공정;
소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 소스 전극 및 드레인 전극 형성 공정; 및
소스 전극 및 드레인 전극 사이의 채널 영역에서 게이트 절연층 위에 산화물 반도체의 활성층을 형성하는 활성층 형성 공정을 포함한다.
전계 효과형 트랜지스터의 제조를 위한 본 발명의 또다른 방법(제2의 제조 방법)은
소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 기재 위에 소스 전극 및 드레인 전극을 형성하는 소스 전극 및 드레인 전극 형성 공정;
소스 전극 및 드레인 전극 사이의 채널 영역에서 기재 위에 산화물 반도체의 활성층을 형성하는 활성층 형성 공정;
활성층 위에 게이트 절연층을 형성하는 게이트 절연층 형성 공정; 및
게이트 전극을 게이트 절연층 위에 형성하는 게이트 전극 형성 공정을 포함한다.
<제1의 제조 방법>
상기 제1의 제조 방법을 하기에 설명한다.
-기재-
기재의 형상, 구조 및 크기는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다.
기재의 재질은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기재의 예로는 유리 기재 및 플라스틱 기재를 들 수 있다.
유리 기재는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 무알칼리 유리 기재 및 실리카 유리 기재를 들 수 있다.
플라스틱 기재는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 폴리카보네이트(PC) 기재, 폴리이미드(PI) 기재, 폴리에틸렌 테레프탈레이트(PET) 기재 및 폴리에틸렌 나프탈레이트(PEN) 기재를 들 수 있다.
특히, 기재는 표면의 세정 및 표면 치밀성 개선의 관점에서 산소 플라즈마, UV 오존 및 UV 조사를 사용한 세정에 의하여 전처리되는 것이 바람직하다.
-게이트 전극 형성 공정-
게이트 전극 형성 공정은, 기재 위에 게이트 전극을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 게이트 전극 형성 공정의 예로는 (i) 예를 들면 스퍼터링 방법 또는 딥 코팅 방법에 의한 성막후, 포토리토그래피에 의한 막의 패턴 형성의 공정 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 등의 인쇄 공정에 의하여 소망의 형상을 직접 성막하는 공정을 들 수 있다.
-게이트 절연층 형성 공정-
게이트 절연층 형성 공정은, 게이트 전극 위에 게이트 절연층을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 게이트 절연층 형성 공정의 예로는 (i) 예를 들면 스퍼터링 방법 또는 딥 코팅 방법에 의한 성막후, 포토리토그래피에 의한 막의 패턴 형성의 공정 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 등의 인쇄 공정에 의하여 소망의 형상을 직접 성막하는 공정을 들 수 있다.
-소스 전극 및 드레인 전극 형성 공정-
소스 전극 및 드레인 전극 형성 공정은, 소스 전극 및 드레인 전극이 서로 이격되도록 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 소스 전극 및 드레인 전극 형성 공정의 예로는 (i) 예를 들면 스퍼터링 방법 또는 딥 코팅 방법에 의한 성막후, 포토리토그래피에 의한 막의 패턴 형성의 공정 및 (ii) 잉크젯, 나노임프린트 또는 그라비아 인쇄 등의 인쇄 공정에 의하여 소망의 형상을 직접 성막하는 공정을 들 수 있다.
-활성층 형성 공정-
활성층 형성 공정은, 소스 전극 및 드레인 전극 사이의 채널 영역에서의 게이트 절연층 위에 산화물 반도체의 활성층을 형성하기 위한 본 발명의 금속 산화물 박막 형성용 도포액의 도포 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다.
활성층 형성 공정에서, 비율 [B/(A + B)](여기서 A는 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수를 나타내며, B는 금속 산화물 박막 형성용 도포액 중의 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타냄)를 적절히 조절하며, 산화물 반도체의 체적 저항률, 캐리어 이동도 및 캐리어 밀도 중 적어도 하나를 제어하는 것이 바람직하다. 이와 같이 함으로써, 소망의 특성(예, 온/오프 비)을 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
활성층 형성 공정에서, 금속 산화물 박막 형성용 도포액은 디올을 포함하며, 금속 산화물 박막 형성용 도포액 중에 함유된 글리콜 에테르 및 디올의 혼합비를 적절히 조절함으로써, 금속 산화물 박막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 이와 같이 함으로써, 도포액은 도포성이 우수하며, 채널 형성 상태가 우수한 전계 효과형 트랜지스터를 얻을 수 있다.
산화물 반도체를 형성하기 위한 금속 산화물 박막 형성용 도포액의 도포 방법은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 기재를 금속 산화물 박막 형성용 도포액으로 도포한 후, 건조시키고, 소성시키는 방법을 들 수 있다.
도포 방법은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 스크린 인쇄 방법, 롤 코팅 방법, 딥 코팅 방법, 스핀 코팅 방법, 잉크젯 방법 및 나노임프린트 방법을 들 수 있다. 이들 중에서, 잉크젯 방법 및 나노임프린트 방법은 부착된 도포액의 양을 제어할 수 있으므로 바람직하다. 그 결과, 예를 들면 채널의 폭은 전계 효과형 트랜지스터의 제조에서 설계한 바와 같이 형성될 수 있으며; 환언하면, 소망의 형상을 갖는 활성층을 얻을 수 있다.
건조를 실시하는 조건은, 금속 산화물 박막 형성용 도포액중의 휘발성 성분을 제거할 수 있는 한, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 특히, 건조에서, 휘발성 성분은 완전하게 제거하지 않아도 되며; 즉 소성을 억제하지 않는 정도로 휘발성 성분을 제거할 수 있다.
소성을 실시하는 온도는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 300℃ 내지 600℃인 것이 바람직하다.
제1의 제조 방법에서, 소스 전극 및 드레인 전극 형성 공정 및 활성층 형성 공정을 실시하는 순서는 임의의 순서가 될 수 있으며; 즉 소스 전극 및 드레인 전극 형성 공정 이후에 활성층 형성 공정을 실시할 수 있거나 또는, 활성층 형성 공정후 소스 전극 및 드레인 전극 형성 공정을 실시할 수 있다.
제1의 제조 방법에서, 소스 전극 및 드레인 전극 형성 공정 후 활성층 형성 공정을 실시할 경우, 보텀 게이트/보텀 콘택트 타입의 전계 효과형 트랜지스터를 생성할 수 있다.
제1의 제조 방법에서, 활성층 형성 공정 후 소스 전극 및 드레인 전극 형성 공정을 실시할 경우, 보텀 게이트/탑 콘택트 타입의 전계 효과형 트랜지스터를 생성할 수 있다.
도 5a 내지 도 5d를 참조하여, 보텀 게이트/보텀 콘택트 타입의 전계 효과형 트랜지스터를 생성하는 방법을 하기에 기재할 것이다.
우선, 예를 들면 알루미늄으로 이루어진 전도성 막을 예를 들면 스퍼터링 방법에 의하여 기재(1)(예, 유리 기판) 위에 형성하며, 전도성 막을 에칭에 의하여 패턴 형성하여 게이트 전극(2)을 형성한다(도 5a).
그 다음, 예를 들면 SiO2로 이루어진 게이트 절연층(3)은 게이트 전극(2)을 피복하도록 예를 들면 스퍼터링 방법에 의하여 게이트 전극(2) 및 기재(1) 위에 형성한다(도 5b).
그 다음, 예를 들면 ITO로 이루어진 전도성 막은 예를 들면 스퍼터링 방법에 의하여 게이트 절연층(3) 위에 형성되며, 전도성 막을 에칭에 의하여 패턴 형성하여 소스 전극(4) 및 드레인 전극(5)을 형성한다(도 5c).
그 다음, 금속 산화물 박막 형성용 도포액을 소스 전극(4) 및 드레인 전극(5) 사이에 형성된 채널 영역을 피복하도록 예를 들면 잉크젯 방법에 의하여 게이트 절연층(3) 위에 도포된 후, 열 처리하여 산화물 반도체의 활성층(6)을 형성한다(도 5d).
상기 절차에 의하여, 전계 효과형 트랜지스터가 생성된다,
<제2의 제조 방법>
상기 제2의 제조 방법을 하기에 기재한다.
-기재-
기재는 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예로는 제1의 제조 방법에서 예시된 것과 동일한 기재를 들 수 있다.
-소스 전극 및 드레인 전극 형성 공정-
소스 전극 및 드레인 전극 형성 공정은, 소스 전극 및 드레인 전극이 서로 이격되도록 기재 위에서 소스 전극 및 드레인 전극을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 소스 전극 및 드레인 전극 형성 공정의 예로는 제1의 제조 방법의 소스 전극 및 드레인 전극 형성 공정로서 예시된 것과 동일한 공정을 포함한다.
-활성층 형성 공정-
활성층 형성 공정은, 소스 전극 및 드레인 전극 사이의 채널 영역에서의 기재 위에 산화물 반도체의 활성층을 형성하기 위한 본 발명의 금속 산화물 박막 형성용 도포액의 도포 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다.
산화물 반도체를 형성하기 위한 금속 산화물 박막 형성용 도포액의 도포 방법은 특별히 한정되지 않고, 의도하는 목적에 따라 적절하게 선택될 수 있다. 활성층 형성 공정의 예로는 제1의 제조 방법의 활성층 형성 공정로서 예시된 것과 동일한 공정을 들 수 있다.
활성층 형성 공정에서, 비율 [B/(A + B)](여기서 A는 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수를 나타내며, B는 금속 산화물 박막 형성용 도포액 중의 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타냄)를 적절히 조절하며, 산화물 반도체의 체적 저항률, 캐리어 이동도 및 캐리어 밀도 중 적어도 하나를 제어하는 것이 바람직하다. 이와 같이 함으로써, 소망의 특성(예, 온/오프 비)을 갖는 전계 효과형 트랜지스터를 얻을 수 있다.
활성층 형성 공정에서, 금속 산화물 박막 형성용 도포액은 디올을 포함하며, 금속 산화물 박막 형성용 도포액 중에 함유된 글리콜 에테르 및 디올의 혼합비를 적절히 조절함으로써, 금속 산화물 박막 형성용 도포액의 점도를 제어하는 것이 바람직하다. 이와 같이 함으로써, 도포액의 도포성이 우수하며, 채널 형성 상태가 우수한 전계 효과형 트랜지스터를 얻을 수 있다.
-게이트 절연층 형성 공정-
게이트 절연층 형성 공정은, 활성층 위에 게이트 절연층을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 게이트 절연층 형성 공정의 예로는 제1의 제조 방법의 게이트 절연층 형성 공정로서 예시된 것과 동일한 공정을 들 수 있다.
-게이트 전극 형성 공정-
게이트 전극 형성 공정은, 게이트 절연층 위에 게이트 전극을 형성하는 공정이라면, 특별히 한정되지 않고 의도하는 목적에 따라 적절하게 선택될 수 있다. 게이트 전극 형성 공정의 예로는 제1의 제조 방법의 게이트 전극 형성 공정로서 예시된 것과 동일한 공정을 들 수 있다.
제2의 제조 방법에서, 소스 전극 및 드레인 전극 형성 공정 및 활성층 형성 공정을 실시하는 순서는 임의의 순서일 수 있으며; 즉 소스 전극 및 드레인 전극 형성 공정 이후에 활성층 형성 공정을 실시할 수 있거나 또는, 활성층 형성 공정 이후에 소스 전극 및 드레인 전극 형성 공정을 실시할 수 있다.
제2의 제조 방법에서, 소스 전극 및 드레인 전극 형성 공정 이후에 활성층 형성 공정을 실시하는 경우, 탑 게이트/보텀 콘택트 타입의 전계 효과형 트랜지스터를 생성할 수 잇다.
제2의 제조 방법에서, 활성층 형성 공정 이후에 소스 전극 및 드레인 전극 형성 공정을 실시하는 경우, 탑 게이트/탑 콘택트 타입의 전계 효과형 트랜지스터를 생성할 수 있다.
[전계 효과형 트랜지스터의 또다른 제조 방법]
본 발명과는 상이한 전계 효과형 트랜지스터의 또다른 제조 방법의 실시양태로서, 금속 산화물 박막을 형성하기 위하여 본 발명의 도포액 대신에 상기 또다른 금속 산화물 박막 형성용 도포액을 사용하는 것을 제외하고 전계 효과형 트랜지스터를 제조하기 위한 본 발명의 방법과 동일한 전계 효과형 트랜지스터의 제조 방법을 예시한다.
실시예
본 발명은 하기에서 실시예에 의하여 기재하나, 본 발명을 이로써 한정하여서는 안된다.
(실시예 1)
<금속 산화물 박막 형성용 도포액의 제조>
우선, 3.55 g의 질산인듐(In(NO3)3·3H2O) 및 1.28 g의 질산마그네슘 (Mg(NO3)2·6H2O)을 평량하고, 비이커에 넣었다. 그후, 80 ㎖의 에틸렌 글리콜 모노메틸 에테르를 비이커에 첨가한 후, 실온에서 혼합 및 용해시켜 금속 산화물 박막 형성용 도포액을 생성하였다.
하기 표 2-1 및 표 2-2에는 얻은 금속 산화물 박막 형성용 도포액 중의 비 [B/(A + B)](여기서 A는 인듐 이온의 수를 나타내며, B는 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타냄), 글리콜 에테르의 양(질량%), 디올 및 글리콜 에테르 1 ℓ당 금속 염의 양 및, 비 (C)/(A)(%)(여기서 A는 인듐 이온의 수를 나타내며, C는 알루미늄 이온의 수 및 갈륨 이온의 수의 합을 나타냄)를 제시한다.
<전계 효과형 트랜지스터의 제조>
-게이트 전극의 형성-
DC 스퍼터링에 의하여 약 100 ㎚의 두께가 되도록 유리 기판에 몰리브덴막을 형성하였다. 그후, 형성된 막을 포토레지스트로 도포하고 나서, 예비소성시키고, 노광 디바이스에 의하여 노광시키고, 현상시켜 형성하고자 하는 게이트 전극과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 추가로, 인산, 질산 및 아세트산을 포함하는 에칭제를 사용하여 에칭을 실시하여 레지스트 패턴이 형성되지 않은 몰리브덴막의 영역을 제거하였다. 그후, 레지스트 패턴을 제거하여 게이트 전극을 형성하였다.
-게이트 절연층의 형성-
RF 스퍼터링에 의하여 SiO2막은 약 300 ㎚의 두께가 되도록 게이트 전극 및 유리 기판 위에 형성하였다. 그후, 형성된 막을 포토레지스트로 도포하고 나서, 예비소성시키고, 노광 디바이스에 의하여 노광시키고, 현상시켜 형성하고자 하는 게이트 절연층과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 추가로, 완충 불화수소산을 사용하여 에칭을 실시하여 레지스트 패턴이 형성되지 않은 SiO2막의 영역을 제거하였다. 그후, 레지스트 패턴을 제거하여 게이트 절연층을 형성하였다.
-소스 전극 및 드레인 전극의 형성-
DC 스퍼터링에 의하여, 투명 전도막으로서 ITO막(In2O3-SnO2(5 질량%))을 약 100 ㎚의 두께가 되도록 형성된 게이트 절연층 위에 형성하였다. 그후, 그리하여 형성된 ITO막을 포토레지스트로 도포하고 나서, 예비소성시키고, 노광 디바이스에 의하여 노광시키고, 현상시켜 형성하고자 하는 소스 전극 및 드레인 전극과 동일한 패턴을 갖는 레지스트 패턴을 형성하였다. 추가로, 옥살산계 에칭제를 사용하여 에칭을 실시하여 레지스트 패턴이 형성되지 않은 ITO막의 영역을 제거하였다. 그후, 레지스트 패턴을 제거하여 ITO막의 소스 전극 및 드레인 전극을 형성하였다. 여기서, 소스 전극의 폭으로서 정의된 채널 폭을 50 ㎛로 설정하고, 소스 전극 및 드레인 전극 사이의 길이로서 정의된 채널 길이는 10 ㎛로 설정하였다.
-활성층의 형성-
잉크젯 장치를 사용하여 금속 산화물 박막 형성용 도포액을 소스 전극 및 드레인 전극의 사이의 채널 위에 도포하였다.
기판을 10 분 동안 120℃로 가열된 핫 플레이트 위에서 건조시킨 후, 500℃에서 1 시간 동안 공기 분위기 중에서 소성시켰다. 또한, 기판을 공기 분위기 중에서 300℃에서 3 시간 동안 어닐링 처리하여 활성층을 얻었다. 채널 내의 얻은 활성층의 두께는 약 20 ㎚인 것으로 밝혀졌다.
상기 절차에 의하여 전계 효과형 트랜지스터를 생성하였다.
<평가>
-채널이 형성된 상태(도포성)-
전계 효과형 트랜지스터의 제조에서 잉크젯 장치를 사용하여 도포될 때의 금속 산화물 박막 형성용 도포액의 퍼짐을 광학 현미경으로 관찰하여 채널이 형성된 상태를 하기의 평가 기준에 따라 평가하였다. 결과를 하기 표 3-1 및 표 3-2에 제시한다.
A: 활성층이 소스 전극 및 드레인 전극 사이의 공간내에서 퍼져서 게이트 전극을 넘지 못한다(도 6 참조).
B: 활성층이 소스 전극 및 드레인 전극 사이의 공간밖으로 퍼져서 게이트 전극을 넘었다(도 7 참조).
-체적 저항률-
반도체 파라미터 분석기 4156C(아질런트 테크놀로지즈, 컴파니(Agilent Technologies, Co.)의 제품)를 사용하여, 0 V 내지 ±20 V의 전압을 얻은 전계 효과형 트랜지스터의 소스 전극 및 드레인 전극의 사이에 인가하고, 2 단자법에 의하여 전류를 측정하여 활성층의 체적 저항률을 측정하였다. 결과를 하기 표 3-1 및 표 3-2에 제시한다.
-캐리어 이동도 및 온/오프 비-
반도체 파라미터 분석기(아질런트 테크놀로지즈, 컴파니의 제품, 반도체 파라미터 분석기 4156C)를 사용하여 실시예 1에서 생성된 전계 효과형 트랜지스터를 측정하여 소스-드레인 전압 Vds을 20 V로 설정할 때 관찰된 게이트 전압 Vgs 및 소스-드레인 전류 Ids 사이의 관계를 얻었다. 결과를 도 8의 그래프에 도시한다. 도 8로부터 우수한 트랜지스터 특성을 얻은 것으로 밝혀졌다.
캐리어 이동도를 포화 영역에서 계산하고, 온/오프 비도 또한 계산하였다. 특히, 온/오프 비의 온값은 30 V에서의 Ids 값이었다. 결과를 하기 표 3-1 및 표 3-2에 제시한다.
(실시예 2 내지 35 및 참고예 1)
<금속 산화물 박막 형성용 도포액의 제조>
금속 산화물 박막 형성용 도포액의 형성을 하기 표 1-1 및 표 1-2에 기재된 바와 같이 변경하여 실시예 2 내지 35 및 참고예 1의 금속 산화물 박막 형성용 도포액을 생성한 것을 제외하고 실시예 1의 절차를 반복하였다.
하기 표 2-1 및 표 2-2는, 얻은 금속 산화물 박막 형성용 도포액 중의 비 [B/(A + B)], 글리콜 에테르의 양(질량%), 디올 및 글리콜 에테르 1 ℓ당 금속 염의 양 및, 비 (C)/(A)(%)(여기서 A는 인듐 이온의 수를 나타내며, B는 알루미늄 이온의 수 및 갈륨 이온의 수의 합을 나타냄)를 제시한다.
<전계 효과형 트랜지스터의 제조 및 평가>
전계 효과형 트랜지스터를 생성 및 평가하기 위하여 실시예 2 내지 23 및 28 내지 35의 도포액 각각을 사용한 것을 제외하고 실시예 1의 절차를 반복하였다. 결과를 하기 표 3-1 및 표 3-2에 제시한다.
<체적 저항률과 [B/(A + B)] 사이의 관계>
도 9는 실시예 1 내지 27의 각각의 도포액 중의 비 [B/(A + B)](여기서 A는 인듐 이온의 수를 나타내며, B는 마그네슘 이온의 수 및 아연 이온의 수의 합을 나타냄)에 대한 체적 저항률의 값을 도시한다. 도 9로부터 명백한 바와 같이, 소성된 산화물 반도체 박막은 금속 산화물 박막 형성용 도포액의 비 [B/(A + B)]를 제어하여 체적 저항률을 제어할 수 있는 것으로 확인하였다.
(비교예 1)
<금속 산화물 박막 형성용 도포액의 제조>
JP-A 2009-177149호에 기재된 배합물을 평가하기 위하여, 3.55 g의 질산인듐 및 1.26 g의 질산마그네슘을 40 ㎖의 물 및 40 ㎖의 에탄올을 함유하는 혼합물에 첨가하였다. 생성된 혼합물을 용해시키기 위하여 혼합하여 금속 산화물 박막 형성용 도포액을 생성하였다.
<전계 효과형 트랜지스터의 제조 및 평가>
그리하여 생성된 금속 산화물 박막 형성용 도포액을 사용하여 실시예 1에 기재된 바와 동일한 방식으로 전계 효과형 트랜지스터를 생성하였다. 그러나, 금속 산화물 박막 형성용 도포액은 도포성이 불량하며, 그리하여 채널 형성 상태가 불충분하여 전계 효과형 트랜지스터를 평가할 수 없게 되었다.
(비교예 2)
<박막의 형성을 위한 도포액의 제조>
JP-A 06-96619호에 기재된 박막 형성용 도포액을 평가하기 위하여 3.55 g의 질산인듐 및 0.26 g의 질산마그네슘을 4.0 ㎖의 아세틸아세톤 및 0.63 ㎖의 글리세린을 함유하는 혼합물에 첨가하고, 생성된 혼합물을 용해시키기 위하여 실온에서 혼합하여 박막 형성용 도포액을 생성하였다.
<전계 효과형 트랜지스터의 제조 및 평가>
박막을 형성하기 위하여 얻은 도포액을 실시예 1에서와 같이 동일한 방식으로 전계 효과형 트랜지스터를 형성하는데 사용하기는 하였으나, 용매가 너무 빠르게 건조되어 잉크젯 장치의 폐색을 야기하였다. 그 결과, 잉크젯 장치는 박막 형성용 도포액을 토출시킬 수 없었다. 그래서, 전계 효과형 트랜지스터의 제조 또는 평가가 불가하였다.
[표 1-1]
Figure pct00001
[표 1-2]
Figure pct00002
상기 표 1-1 및 표 1-2에서, 질산인듐은 In(NO3)3·3H2O이며, 황산인듐은 In2(SO4)3·9H2O이고, 염화인듐은 InCl3·4H2O이고, 질산마그네슘은 Mg(NO3)2·6H2O이고, 황산마그네슘은 MgSO4·7H2O이고, 염화마그네슘은 MgCl2·6H2O이고, 질산아연은 Zn(NO3)2·6H2O이고, 황산아연은 ZnSO4·7H2O이고, 염화아연은 ZnCl2·H2O(염화아연 무수물)이고, 질산알루미늄은 Al(NO3)3·9H2O이고, 질산갈륨은 Ga(NO3)3·3H2O이다.
표 1-2에서, (*1)은 40 ㎖의 물 및 40 ㎖의 에탄올을 함유하는 혼합물을 의미하며, (*2)는 4.0 ㎖의 아세틸아세톤 및 0.63 ㎖의 글리세린을 함유하는 혼합물을 의미한다.
[표 2]
Figure pct00003
[표 3]
Figure pct00004
실시예 1 내지 23 및 28 내지 35의 본 발명의 도포액 및 참고예 1의 도포액은 도포성이 우수하였으며, 채널 형성 상태에 관하여 우수한 결과를 제공할 수 있다. 또한, 활성층에 금속 산화물 박막 형성용 도포액의 도포에 의하여 형성된 산화물 반도체를 사용한 전계 효과형 트랜지스터에서, 이 활성층은 전계 효과형 트랜지스터의 활성층에 적절한 체적 저항률을 가지며, 높은 캐리어 이동도 및 높은 온/오프 비를 나타냈다. 그래서, 이러한 전계 효과형 트랜지스터는 트랜지스터 특성이 우수하였다.
비교예 1에서, 산화물 반도체 박막 형성용 도포액은 도포성이 불량하였으며, 채널은 불충분하게 형성되었다. 그래서, 전계 효과형 트랜지스터는 평가 불가하였다.
실시예 24 및 26의 금속 산화물 박막-도포액은 도포성이 우수하였다. 하기 표 4에 제시한 바와 같이, 형성된 금속 산화물 박막은 체적 저항률이 낮았으며, 예를 들면 투명 전도성 박막으로서 적절한 금속 산화물 박막이었다.
실시예 25 및 27의 금속 산화물 박막-도포액은 도포성이 우수하였다. 하기 표 4에 제시한 바와 같이, 형성된 금속 산화물 박막은 체적 저항률이 비교적 높으며, 예를 들면 대전방지 박막으로서 적절한 금속 산화물 박막이었다.
[표 4]
Figure pct00005
특히, 표 4에 제시한 체적 저항률은 실시예 1에서의 체적 저항률의 측정에서와 동일한 방식으로 측정하였다.
(실시예 36)
글리콜 에테르 및 디올의 혼합비를 변경시켜 금속 산화물 박막-도포액의 점도를 제어하였다.
구체적으로, 에틸렌 글리콜 모노메틸 에테르(점도: 약 1.6 cp), 1,2-프로판디올(점도: 약 40 cp), 질산인듐(In(NO3)3·3H2O) 및 질산마그네슘(Mg(NO3)2·6H2O)을 사용하여 금속 산화물 박막-도포액을 생성하였다. 이러한 생성에서, 금속 산화물 박막-도포액 중의 질산인듐 및 질산마그네슘의 혼합비를 조절하여 In 이온의 수:Mg 이온의 수가 2:1이고, In 이온의 농도는 0 몰/ℓ, 0.25 몰/ℓ, 0.5 몰/ℓ, 1 몰/ℓ 또는 1.5 몰/ℓ가 되도록 하였다. 그후, 에틸렌 글리콜 모노메틸 에테르(X ㎖) 및 1,2-프로판디올(Y ㎖)의 몰비를 다양하게 변경시켰다. 결과를 도 10에 제시하였다. In 이온 농도가 상이한 금속 산화물 박막-도포액은 이에 함유된 글리콜 에테르 및 디올의 혼합비를 변경시켜 점도를 제어할 수 있다는 것을 확인하였다.
1: 기재
2: 게이트 전극
3: 게이트 절연층
4: 소스 전극
5: 드레인 전극
6: 활성층

Claims (11)

  1. 무기 인듐 화합물;
    무기 마그네슘 화합물 및 무기 아연 화합물 중 1종 이상; 및
    글리콜 에테르를 포함하는, 금속 산화물 박막 형성용 도포액.
  2. 제1항에 있어서,
    무기 인듐 화합물이 질산인듐, 황산인듐 및 염화인듐으로 이루어진 군으로부터 선택된 1종 이상이고,
    무기 마그네슘 화합물이 질산마그네슘, 황산마그네슘 및 염화마그네슘으로 이루어진 군으로부터 선택된 1종 이상이며,
    무기 아연 화합물이 질산아연, 황산아연 및 염화아연으로 이루어진 군으로부터 선택된 1종 이상인 금속 산화물 박막 형성용 도포액.
  3. 제1항 또는 제2항에 있어서, 하기 식 (1)을 충족하는 금속 산화물 박막 형성용 도포액:
    0.25≤[B/(A + B)]≤0.65 (1)
    (상기 식에서, A는 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수를 나타내며, B는 금속 산화물 박막 형성용 도포액 중의 마그네슘 이온의 수와 아연 이온의 수의 합을 나타냄).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 디올을 더 포함하는 금속 산화물 박막 형성용 도포액.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 무기 알루미늄 화합물 및 무기 갈륨 화합물 중 1종 이상을 더 포함하는 금속 산화물 박막 형성용 도포액.
  6. 제1항 내지 제5항 중 어느 한 항에 따른 금속 산화물 박막 형성용 도포액을 피도물에 도포하고;
    도포액으로 도포한 피도물을 건조시키고;
    건조된 피도물을 소성시켜 금속 산화물 박막을 형성하는 것을 포함하는 방법에 의하여 얻은 금속 산화물 박막.
  7. 게이트 전압을 인가하기 위한 게이트 전극,
    전류를 취출시키기 위한 소스 전극 및 드레인 전극,
    산화물 반도체로 형성되며, 소스 전극 및 드레인 전극 사이에 배치된 활성층 및
    게이트 전극 및 활성층 사이에 형성된 게이트 절연층을 포함하며,
    상기 산화물 반도체가, 제1항 내지 제5항 중 어느 한 항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 형성된 것인 전계 효과형 트랜지스터.
  8. 기재 위에 게이트 전극을 형성하는 공정;
    상기 게이트 전극 위에 게이트 절연층을 형성하는 공정;
    상기 게이트 절연층 위에, 소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 소스 전극 및 드레인 전극을 형성하는 공정; 및
    상기 소스 전극 및 드레인 전극 사이의 채널 영역에서 상기 게이트 절연층 위에 산화물 반도체로 형성된 활성층을 형성하는 공정을 포함하며,
    상기 활성층 형성 공정은, 게이트 절연층에 제1항 내지 제5항 중 어느 한 항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 산화물 반도체의 활성층을 형성하는 것인 전계 효과형 트랜지스터의 제조 방법.
  9. 기재 위에, 소스 전극 및 드레인 전극이 서로 이격되어 그들 사이에 채널 영역을 형성하도록 소스 전극 및 드레인 전극을 형성하는 공정;
    상기 소스 전극 및 드레인 전극 사이의 채널 영역에서 상기 기재 위에 산화물 반도체로 형성된 활성층을 형성하는 공정;
    상기 활성층 위에 게이트 절연층을 형성하는 공정; 및
    상기 게이트 절연층 위에 게이트 전극을 형성하는 공정을 포함하며,
    상기 활성층 형성 공정은, 기재에 제1항 내지 제5항 중 어느 한 항에 따른 금속 산화물 박막 형성용 도포액을 도포하여 산화물 반도체의 활성층을 형성하는 것인 전계 효과형 트랜지스터의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 비 [B/(A + B)]를 조절하여 산화물 반도체의 체적 저항률, 캐리어 이동도 및 캐리어 밀도 중 하나 이상을 제어하며, 여기서 A는 금속 산화물 박막 형성용 도포액 중의 인듐 이온의 수를 나타내며, B는 금속 산화물 박막 형성용 도포액 중의 마그네슘 이온의 수와 아연 이온의 수의 합을 나타내는 전계 효과형 트랜지스터의 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 금속 산화물 박막 형성용 도포액이 디올을 함유하며, 금속 산화물 박막 형성용 도포액에 함유된 글리콜 에테르 및 디올의 혼합비를 조절하여 금속 산화물 박막 형성용 도포액의 점도를 제어하는 전계 효과형 트랜지스터의 제조 방법.

KR1020137016460A 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법 KR20130111599A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2010-265261 2010-11-29
JP2010265261 2010-11-29
JP2011133479 2011-06-15
JPJP-P-2011-133479 2011-06-15
JP2011251495A JP6064314B2 (ja) 2010-11-29 2011-11-17 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JPJP-P-2011-251495 2011-11-17
PCT/JP2011/077444 WO2012073913A1 (en) 2010-11-29 2011-11-22 Coating liquid for forming metal oxide thin film, metal oxide thin film, field effect transistor, and method for producing the field effect transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147036608A Division KR20150007358A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130111599A true KR20130111599A (ko) 2013-10-10

Family

ID=46171845

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020137016460A KR20130111599A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR1020187016878A KR20180067738A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR1020177015514A KR20170068620A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR1020147036608A KR20150007358A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020187016878A KR20180067738A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR1020177015514A KR20170068620A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR1020147036608A KR20150007358A (ko) 2010-11-29 2011-11-22 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법

Country Status (10)

Country Link
US (1) US20130240881A1 (ko)
EP (1) EP2647039A4 (ko)
JP (1) JP6064314B2 (ko)
KR (4) KR20130111599A (ko)
CN (2) CN103339714A (ko)
BR (1) BR112013013412A2 (ko)
RU (1) RU2546725C2 (ko)
SG (1) SG190430A1 (ko)
TW (1) TWI483292B (ko)
WO (1) WO2012073913A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017533588A (ja) * 2014-10-20 2017-11-09 ケンブリッジ・エンタープライズ・リミテッドＣａｍｂｒｉｄｇｅ Ｅｎｔｅｒｐｒｉｓｅ Ｌｉｍｉｔｅｄ トランジスタデバイス
KR20190128983A (ko) 2018-05-09 2019-11-19 솔브레인 주식회사 박막 형성용 전구체, 이의 제조방법, 이를 이용한 박막의 제조 방법 및 박막

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
TWI484559B (zh) * 2013-01-07 2015-05-11 Univ Nat Chiao Tung 一種半導體元件製程
JP6117124B2 (ja) * 2013-03-19 2017-04-19 富士フイルム株式会社 酸化物半導体膜及びその製造方法
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
CN105408244B (zh) * 2013-08-07 2019-04-12 株式会社尼康 金属氧化物膜的制造方法和晶体管的制造方法
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
CN109841735B (zh) * 2017-09-30 2020-11-06 Tcl科技集团股份有限公司 Tft的制备方法、用于制备tft的墨水及其制备方法
EP3869539A4 (en) * 2018-10-18 2022-07-20 Toray Industries, Inc. METHOD FOR PRODUCING FIELD EFFECT TRANSISTOR AND METHOD FOR PRODUCING WIRELESS COMMUNICATION DEVICE
CN111370495B (zh) * 2018-12-26 2022-05-03 Tcl科技集团股份有限公司 薄膜晶体管有源层墨水及一种薄膜晶体管的制备方法
TW202032810A (zh) * 2018-12-31 2020-09-01 美商納諾光子公司 包含電子分散層之量子點發光二極體及其製造方法
US20220161243A1 (en) * 2019-02-28 2022-05-26 Exxonmobil Chemical Patents Inc. Catalyst Compositions and Precursors, Processes for Making the Same and Syngas Conversion Processes
CN111430380A (zh) * 2020-04-14 2020-07-17 Tcl华星光电技术有限公司 显示面板及其制作方法
CN112420740A (zh) * 2020-11-05 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696619A (ja) 1992-09-14 1994-04-08 Matsushita Electric Ind Co Ltd 透明導電膜形成用組成物とその形成方法
RU2118402C1 (ru) * 1994-05-17 1998-08-27 Виктор Васильевич Дроботенко Способ получения металлооксидных покрытий (его варианты)
JPH07320541A (ja) 1994-05-19 1995-12-08 Matsushita Electric Ind Co Ltd 透明導電膜形成用組成物および透明導電膜の製造方法
US20040055419A1 (en) * 2001-01-19 2004-03-25 Kurihara Lynn K. Method for making metal coated powders
JP2005213105A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 多結晶金属酸化物薄膜とその製造方法及び不揮発性メモリ
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
RU2298531C1 (ru) * 2005-09-29 2007-05-10 Илья Владимирович Шестов Способ получения рефлекторных металлооксидных покрытий (варианты)
KR100777662B1 (ko) * 2006-06-14 2007-11-29 삼성전기주식회사 잉크젯용 전도성 잉크 조성물
CN101089028B (zh) * 2006-06-15 2011-11-09 深圳市海川实业股份有限公司 一种制备聚氧化烯基不饱和酯的方法
JP5333210B2 (ja) * 2007-04-03 2013-11-06 コニカミノルタ株式会社 セルロースエステル光学フィルム、該セルロースエステル光学フィルムを用いた偏光板及び液晶表示装置、及びセルロースエステル光学フィルムの製造方法
KR101483807B1 (ko) * 2007-04-03 2015-01-16 코니카 미놀타 어드밴스드 레이어즈 인코포레이티드 셀룰로오스 에스테르 광학 필름, 상기 셀룰로오스 에스테르 광학 필름을 사용한 편광판 및 액정 표시 장치, 및 셀룰로오스 에스테르 광학 필름의 제조 방법
JP2008274096A (ja) * 2007-04-27 2008-11-13 Sanyo Chem Ind Ltd 導電インク組成物
JP5218411B2 (ja) * 2007-09-06 2013-06-26 コニカミノルタアドバンストレイヤー株式会社 光学フィルム、偏光板及び液晶表示装置
WO2009081796A1 (ja) * 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP2009177149A (ja) * 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
TWI385716B (zh) * 2008-11-28 2013-02-11 Univ Nat Chiao Tung 以水溶液製備金屬氧化物薄膜之方法
JP2010225287A (ja) * 2009-03-19 2010-10-07 Hitachi Maxell Ltd 透明導電膜形成用インク及び透明導電膜
US8319300B2 (en) * 2009-04-09 2012-11-27 Samsung Electronics Co., Ltd. Solution composition for forming oxide thin film and electronic device including the oxide thin film
JP5640323B2 (ja) * 2009-04-22 2014-12-17 コニカミノルタ株式会社 金属酸化物半導体の製造方法、金属酸化物半導体および薄膜トランジスタ
EP2432841A1 (en) * 2009-05-21 2012-03-28 E. I. du Pont de Nemours and Company Copper tin sulfide and copper zinc tin sulfide ink compositions
KR20110107130A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017533588A (ja) * 2014-10-20 2017-11-09 ケンブリッジ・エンタープライズ・リミテッドＣａｍｂｒｉｄｇｅ Ｅｎｔｅｒｐｒｉｓｅ Ｌｉｍｉｔｅｄ トランジスタデバイス
KR20190128983A (ko) 2018-05-09 2019-11-19 솔브레인 주식회사 박막 형성용 전구체, 이의 제조방법, 이를 이용한 박막의 제조 방법 및 박막

Also Published As

Publication number Publication date
KR20150007358A (ko) 2015-01-20
KR20170068620A (ko) 2017-06-19
TW201227810A (en) 2012-07-01
RU2546725C2 (ru) 2015-04-10
EP2647039A1 (en) 2013-10-09
JP6064314B2 (ja) 2017-01-25
SG190430A1 (en) 2013-07-31
RU2013129806A (ru) 2015-01-10
BR112013013412A2 (pt) 2016-09-06
US20130240881A1 (en) 2013-09-19
WO2012073913A1 (en) 2012-06-07
TWI483292B (zh) 2015-05-01
CN103339714A (zh) 2013-10-02
EP2647039A4 (en) 2017-03-15
CN107424910A (zh) 2017-12-01
JP2013021289A (ja) 2013-01-31
KR20180067738A (ko) 2018-06-20

Similar Documents

Publication Publication Date Title
KR20130111599A (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR101835194B1 (ko) 금속 산화물 막 형성용 도포액, 금속 산화물 막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
EP3550595B1 (en) Coating liquid for forming oxide or oxynitride insulator film and a method for manufacturing using the coating liquid
CN106356406A (zh) 场效应晶体管、显示元件、图像显示装置、和系统
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN108028270B (zh) 用于形成n-型氧化物半导体膜的涂布液、n-型氧化物半导体膜制造方法和场效应晶体管制造方法
JP2021103791A (ja) 塗布型半導体前駆体溶液、塗布型酸化物半導体、薄膜トランジスタおよびその製造方法
JP2016111360A (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI754097B (zh) 形成n型氧化物半導體薄膜用的塗佈液、製造n型氧化物半導體薄膜的方法及製造場效電晶體的方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141226

Effective date: 20151105