CN103681874A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN103681874A
CN103681874A CN201310416236.9A CN201310416236A CN103681874A CN 103681874 A CN103681874 A CN 103681874A CN 201310416236 A CN201310416236 A CN 201310416236A CN 103681874 A CN103681874 A CN 103681874A
Authority
CN
China
Prior art keywords
film
multilayer film
coating
oxide skin
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310416236.9A
Other languages
English (en)
Other versions
CN103681874B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103681874A publication Critical patent/CN103681874A/zh
Application granted granted Critical
Publication of CN103681874B publication Critical patent/CN103681874B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的课题是提供制造成本低的显示装置。本发明的课题是提供功耗小的显示装置。另外，本发明的课题是提供可以制造在大面积衬底上的显示装置。此外，本发明的课题是提供像素的开口率高的显示装置。另外，本发明的课题是提供可靠性高的显示装置。本发明的一个方式包括与具有透光性的像素电极电连接的晶体管以及电容元件，该晶体管包括栅电极、设置在栅电极上的栅极绝缘膜、设置在栅极绝缘膜上包含氧化物半导体的第一多层膜，电容元件包括像素电极以及由具有与第一多层膜相同的层结构的第二多层膜构成的导电性电极，其中该第二多层膜与像素电极重叠并以规定的间隔配置，晶体管的沟道形成区为不与栅极绝缘膜接触的第一多层膜中的至少一个层。

Description

显示装置及电子设备
技术领域
本说明书等所公开的发明涉及一种显示装置及电子设备。
背景技术
近年来，液晶显示器、有机EL显示器等平面显示器不断得到普及。在平面显示器等显示装置中，在配置于行方向及列方向上的像素中，设置有作为开关元件的晶体管、与该晶体管电连接的显示元件以及与该显示元件连接的电容元件。
根据用途，作为用于晶体管的硅半导体膜分别使用非晶硅膜和多晶硅膜。例如，当在大面积衬底上制造显示装置时，优选使用已确立对大面积衬底的成膜技术的非晶硅膜。通过在大面积衬底上制造显示装置，可以缩减显示装置的制造成本。但是，使用非晶硅膜的晶体管的场效应迁移率低，因此为了获得充分的通态电流（on-state current）需要扩大晶体管的面积。晶体管的面积越大像素的开口率越低，而显示装置的功耗增大。
另一方面，使用多晶硅膜的晶体管的场效应迁移率高，因此即使晶体管的面积小也可以获得充分的通态电流。因此，可以提高像素的开口率，而可以降低显示装置的功耗。但是，由于通过对非晶硅膜进行高温度的热处理或激光处理等形成多晶硅膜，因此难以在大面积衬底上形成多晶硅膜。因为难以在大面积衬底上制造显示装置，所以显示装置的制造成本增高。
此外，呈现半导体特性的氧化物（也称为氧化物半导体）是可以应用于晶体管的半导体膜的半导体材料。例如，公开了使用氧化锌或In-Ga-Zn氧化物来制造晶体管的技术（参照专利文献1及专利文献2）。
因为可以使用溅射法形成氧化物半导体膜，所以氧化物半导体膜适合在大面积衬底上制造显示装置时使用。通过在大面积衬底上制造显示装置，可以缩减显示装置的制造成本。此外，使用氧化物半导体膜的晶体管的场效应迁移率高，因此即使晶体管的面积小也可以获得充分的通态电流。因此，可以提高像素的开口率，而可以降低显示装置的功耗。另外，能够改良使用了非晶硅膜的晶体管的生产设备的一部分而利用，因此有可以抑制设备投资的优点。
此外，随着显示装置的高精细化，布线、电极等所占的面积增大，因此像素的开口率变低，显示装置的功耗变大。例如，当缩短布线的宽度时，发生显示装置的工作延迟，而显示装置的显示质量降低。此外，当缩小电容元件时，显示装置的显示质量也降低。
已知因为氧化物半导体膜具有3eV至4eV左右的较宽的能隙，所以对可见光具有透光性。在专利文献3中，公开了如下技术：在显示装置中，使用具有透光性的氧化物半导体膜在同一平面上形成晶体管的沟道层和用于电容元件的电容电极中的一个电极。注意，因为用于电容元件的电容电极中的另一个电极由具有透光性的像素电极形成，所以电容元件整体可以为透明。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
[专利文献3]美国专利第8,102,476号
发明内容
本发明的课题之一是提供一种制造成本低的显示装置。本发明的课题之一是提供一种功耗小的显示装置。本发明的课题之一是提供一种可以制造在大面积衬底上的显示装置。本发明的课题之一是提供一种其像素的开口率高的显示装置。本发明的课题之一是提供一种可靠性高的显示装置。
本发明的一个方式是一种显示装置，该显示装置包括与具有透光性的像素电极电连接的晶体管以及电容元件，该晶体管包括栅电极、设置在栅电极上的栅极绝缘膜以及设置在栅极绝缘膜上并包含氧化物半导体的第一多层膜，电容元件包括像素电极以及由具有与第一多层膜相同的层结构的第二多层膜构成的导电性电极，其中该第二多层膜与像素电极重叠并以规定的间隔配置，晶体管的沟道形成区是不与栅极绝缘膜接触的第一多层膜中的至少一个层。
在上述结构中，第一多层膜优选包括与栅极绝缘膜上接触的第一氧化物层以及与第一氧化物层上接触的第二氧化物层。此外，更优选的是，第二氧化物层的电子亲和力比第一氧化物层大，而两者之间的差大于0.2eV。
此外，在上述各结构中，第一氧化物层优选以第二氧化物层的1.5倍以上的高浓度包含铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪。
此外，在上述各结构中，第一氧化物层及第二氧化物层是In-Ga-Zn氧化物，当第一氧化物层是In：Ga：Zn=x1：y1：z1[原子数比]且第二氧化物层是In：Ga：Zn=x2：y2：z2[原子数比]时，优选y1/x1比y2/x2大1.5倍以上。
此外，在上述各结构中，优选第二氧化物层是结晶，第一氧化物层的结晶性比第二氧化物层低。
此外，在上述各结构中，第一多层膜优选包括与栅极绝缘膜上接触的第一氧化物层、与第一氧化物层上接触的第二氧化物层、与第二氧化物层上接触的第三氧化物层，而且，更优选的是，第二氧化物层的电子亲和力比第一氧化物层及第三氧化物层大，而两者之间的差大于0.2eV。
此外，在上述各结构中，第一氧化物层及第三氧化物层优选以第二氧化物层的1.5倍以上的高浓度包含铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪。
此外，在上述各结构中，第一氧化物层、第二氧化物层及第三氧化物层是In-Ga-Zn氧化物，当第一氧化物层是In：Ga：Zn=x1：y1：z1[原子数比]，第二氧化物层是In：Ga：Zn=x2：y2：z2[原子数比]且第三氧化物层是In：Ga：Zn=x3：y3：z3[原子数比]时，优选y1/x1及y3/x3比y2/x2大1.5倍以上。此外，更优选的是，第一氧化物层是非晶，第二氧化物层是结晶。此外，进一步优选的是，第三氧化物层是结晶。
此外，在上述各结构中，优选具有通过与栅电极在同一工序设置的电容线，第二多层膜与电容线电连接。此外，第二多层膜的载流子密度优选比第一多层膜高。此外，第二多层膜更优选与栅极绝缘膜上接触地形成并包含赋予n型导电性的杂质。
此外，本发明的另一个方式包括使用上述显示装置的电子设备。
为了对在包括氧化物半导体层的多层膜中形成沟道的晶体管赋予稳定的电特性，降低形成沟道的层中的杂质浓度是有效的。例如，在氧化物半导体中，硅形成杂质能级。此外，有时该杂质能级成为陷阱，使晶体管的电特性劣化。此外，作为晶体管的栅极绝缘膜，大多使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等包含硅的绝缘膜，因此优选在不与栅极绝缘膜接触的层上形成包括氧化物半导体层的多层膜中的形成有沟道的层。
此外，当在栅极绝缘膜与包括氧化物半导体层的多层膜之间的界面处形成沟道时，在该界面处发生界面散射，而晶体管的场效应迁移率降低。从这样的观点来看，晶体管的沟道优选形成在包括氧化物半导体层的多层膜中的不与栅极绝缘膜接触的层中。
因此，通过在包括氧化物半导体层的多层膜中的不与栅极绝缘膜接触的层中形成晶体管的沟道，可以实现具有稳定的电特性并具有高场效应迁移率的晶体管。通过将该晶体管用作显示装置的开关元件，该晶体管具有稳定的电特性，因此可以实现可靠性高的显示装置。此外，即使该晶体管的面积小，该晶体管也可以得到充分的通态电流，因此可以提高像素的开口率，而可以减小显示装置的功耗。
为了使晶体管的沟道形成区离开栅极绝缘膜，例如作为包括氧化物半导体层的多层膜采用下述结构即可。
包括氧化物半导体层的多层膜至少包括氧化物半导体层（为了方便起见，称为第二氧化物层）及设置在第二氧化物层与栅极绝缘膜之间的第一氧化物层。第一氧化物层是由构成第二氧化物层的金属元素中的一种以上的金属元素构成，并具有比第二氧化物层小0.2eV以上的电子亲和力的氧化物膜。此时，当对栅电极施加电场时，沟道形成在包括氧化物半导体层的多层膜中的电子亲和力较大的第二氧化物层中。就是说，由于在第二氧化物层与栅极绝缘膜之间具有第一氧化物层，因此可以在不与栅极绝缘膜接触的层（在此，指第二氧化物层）中形成晶体管的沟道。此外，由于第一氧化物层由构成第二氧化物层的金属元素中的一种以上的金属元素构成，可以在第二氧化物层与第一氧化物层之间的界面处不容易发生界面散射。因此，在该界面处载流子的移动不被阻碍，因此可以提高晶体管的场效应迁移率。
此外，第一氧化物可以是以比第二氧化物层高的浓度包含铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的氧化物膜。具体地说，作为第一氧化物层，使用以第二氧化物层的1.5倍以上，优选为2倍以上，更优选为3倍以上的浓度包含上述元素的氧化物膜。因为上述元素与氧坚固地键合，所以具有抑制氧缺陷产生在氧化物膜中的功能。就是说，第一氧化物层是与第二氧化物层相比不容易产生氧缺陷的氧化物膜。
或者，当第二氧化物层是In-Ga-Zn氧化物膜，并且第一氧化物层也是In-Ga-Zn氧化物膜时，在将第一氧化物层设定为In：Ga：Zn=x1：y1：z1[原子数比]，并且将第二氧化物层设定为In：Ga：Zn=x2：y2：z2[原子数比]的情况下，选择y1/x1比y2/x2大的第一氧化物层及第二氧化物层。优选的是，选择y1/x1比y2/x2大1.5倍以上的第一氧化物层及第二氧化物层。更优选的是，选择y1/x1比y2/x2大2倍以上的第一氧化物层及第二氧化物层。进一步优选的是，选择y1/x1比y2/x2大3倍以上的第一氧化物层及第二氧化物层。
此外，包括氧化物半导体层的多层膜可以在不与栅极绝缘膜接触一侧包括与第二氧化物层接触，由构成第二氧化物层的金属元素中的一种以上的金属元素构成，并具有比第二氧化物层小0.2eV以上的电子亲和力的第三氧化物层。此时，即使对栅电极施加电场，也不会在第三氧化物层中形成沟道。而且，因为由构成第二氧化物层的金属元素中的一种以上的金属元素构成第三氧化物层，所以在第二氧化物层与第三氧化物层之间的界面处不容易形成界面能级。当该界面具有界面能级时，有可能形成将该界面用作沟道形成区的阈值电压不同的第二晶体管，而晶体管的外观上的阈值电压变动。因此，通过设置第三氧化物层，可以降低晶体管的阈值电压等电特性的偏差。
例如，第三氧化物层是以比第二氧化物层高的浓度包含铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的氧化物膜即可。具体地说，作为第三氧化物层，使用包含第二氧化物层的1.5倍以上，优选为2倍以上，更优选为3倍以上的上述元素的氧化物膜。因为上述元素与氧坚固地键合，所以具有抑制氧缺陷产生在氧化物膜中的功能。就是说，第三氧化物层是与第二氧化物层相比不容易产生氧缺陷的氧化物膜。
或者，当第二氧化物层是In-Ga-Zn氧化物膜，并且第三氧化物层也是In-Ga-Zn氧化物膜时，在将第二氧化物层设定为In：Ga：Zn=x2：y2：z2[原子数比]，并且将第三氧化物层设定为In：Ga：Zn=x3：y3：z3[原子数比]的情况下，选择y3/x3比y2/x2大的第二氧化物层及第三氧化物层。优选的是，选择y3/x3比y2/x2大1.5倍以上的第二氧化物层及第三氧化物层。更优选的是，选择y3/x3比y2/x2大2倍以上的第二氧化物层及第三氧化物层。进一步优选的是，选择y3/x3比y2/x2大3倍以上的第二氧化物层及第三氧化物层。
此外，根据本发明的一个方式的显示装置使用具有与包括氧化物半导体层的多层膜（为了方便起见，称为第一多层膜）相同的层结构并具有透光性的第二多层膜以及具有透光性的像素电极来形成电容元件。由于第二多层膜具有透光性，因此可以使电容元件具有透光性。通过使用具有透光性的电容元件，像素的开口率得到提高，从而可以减小显示装置的功耗。
此外，当通过与第一多层膜在同一工序设置第二多层膜时，可以减少显示装置的制造工序数。通过减少显示装置的制造工序数，可以降低显示装置的制造成本。
作为第二多层膜，使用其载流子密度比第一多层膜高的多层膜。因为第二多层膜具有高载流子密度，所以可以用作电极。
此外，作为第二多层膜，使用以比第一多层膜高的浓度包含赋予n型的杂质的多层膜。作为赋予n型的杂质的例子，有硼、氮、氟、铝、磷、砷、铟、锡、锑及稀有气体元素。
根据本发明的一个方式，通过对晶体管及电容元件使用包括氧化物半导体层的多层膜，可以在大面积衬底上进行制造，因此可以提供一种制造成本低的显示装置。此外，由于用于电容元件的多层膜具有透光性，因此像素的开口率得到提高，而可以提供一种功耗小的显示装置。此外，在用于晶体管的多层膜中，由于沟道形成在不与栅极绝缘膜接触的层中，因此可以形成一种具有稳定的电特性的晶体管，因此可以制造可靠性高的显示装置。
附图说明
图1A至图1C是说明本发明的一个方式的显示装置的图以及说明像素的电路图；
图2是说明本发明的一个方式的显示装置的像素的俯视图；
图3A至图3C是说明本发明的一个方式的显示装置的截面图；
图4A至图4C是说明本发明的一个方式的显示装置的制造方法的截面图；
图5A和图5B是说明本发明的一个方式的显示装置的制造方法的截面图；
图6是说明本发明的一个方式的显示装置的像素的俯视图；
图7A至图7C是说明本发明的一个方式的显示装置的截面图；
图8是说明本发明的一个方式的显示装置的像素的俯视图；
图9A至图9C是说明本发明的一个方式的显示装置的截面图；
图10是说明本发明的一个方式的显示装置的像素的俯视图；
图11A至图11C是说明本发明的一个方式的显示装置的截面图；
图12A至图12C是说明本发明的一个方式的显示装置的俯视图；
图13A和图13B是说明本发明的一个方式的显示装置的截面图；
图14A至图14C是说明本发明的一个方式的显示装置的截面图及俯视图；
图15A至图15C是说明使用本发明的一个方式的显示装置的电子设备的图；
图16A至图16C是说明使用本发明的一个方式的显示装置的电子设备的图；
图17A至图17C是示出包括在显示装置中的晶体管的电流与电压的关系、存储电容的电压与电容的关系的图；
图18是说明包括在显示装置中的存储电容的工作方法的图。
本发明的选择图为图3A至图3C。
具体实施方式
下面，参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
注意，在以下说明的本发明的结构中，在不同附图之间共同使用同一符号表示同一部分或具有同样功能的部分而省略其重复说明。另外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
在本说明书所说明的每一个附图中，有时为了明确起见，夸大表示各结构的大小、膜的厚度或区域。因此，本发明并不一定限定于该尺度。
另外，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。此外，其在本说明书等中不表示用来特定发明的事项的固有名称。
另外，“源极”及“漏极”的功能在电路工作的电流方向变化的情况等下，有时互相调换。因此，在本说明书中，“源极”及“漏极”的用词可以被互相调换使用。
另外，电压是指两个点之间的电位差，电位是指某一点的静电场中的单位电荷具有的静电能(电位能量)。但是，一般来说，将某一点的电位与标准的电位（例如接地电位或源极电位）之间的电位差简单地称为电位或电压，通常，电位和电压作为同义词来使用。因此，在本说明书中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
在本说明书中，当在进行光刻处理之后进行蚀刻处理时，去除在光刻处理中形成的掩模。
实施方式1
在本实施方式中，使用附图说明本发明的一个方式的显示装置。此外，在本实施方式中，以使用液晶元件的显示装置为例子进行说明。
＜显示装置的结构＞
图1A示出显示装置的一个例子。图1A所示的显示装置包括：像素部100；扫描线驱动电路104；信号线驱动电路106；彼此平行或大致平行地配置且其电位由扫描线驱动电路104控制的m个扫描线107；以及彼此平行或大致平行地配置且其电位由信号线驱动电路106控制的n个信号线109。而且，像素部100具有配置为矩阵状的多个像素101。此外，具有沿着扫描线107彼此平行或大致平行地配置的电容线115。此外，也可以沿着信号线109彼此平行或大致平行地配置电容线115。
各扫描线107与在像素部100中配置为m行n列的像素101中的配置在任一行的n个像素101电连接。此外，各信号线109与配置为m行n列的像素101中的配置在任一列的m个像素101电连接。m、n都是1以上的整数。此外，各电容线115与配置为m行n列的像素101中的配置在任一行的n个像素101电连接。此外，当电容线115沿着信号线109彼此平行或大致平行地配置时，电容线115与配置为m行n列的像素101中的配置在任一列的m个像素101电连接。
图1B是在图1A中示出的显示装置所具有的像素101的电路图的一个例子。图1B所示的像素101包括：与扫描线107及信号线109电连接的晶体管103；其一个电极与晶体管103的漏电极及像素电极121电连接，且另一个电极与供应规定的电位的电容线115电连接的电容元件105；以及电连接到对与像素电极121相对设置的电极（对置电极）供应电位的布线155的液晶元件108，其中该像素电极121电连接到晶体管103的漏电极及电容元件105的一个电极。
此外，在电容元件105中，将像素电极121用作一个电极，并且将与电容线115连接的电极用作另一个电极。此时，使用图1B所示的电路图可以示出另一个电极的导电率较高的情况。另一方面，使用图1C所示的电路图可以示出该另一个电极的导电率较低的情况。
图1C所示的像素101包括：与扫描线107及信号线109电连接的晶体管103；其一个电极与晶体管103的漏电极电连接，且另一个电极与供应规定的电位的电容线115电连接的电容元件105；以及电连接到对与像素电极121相对设置的电极（对置电极）供应电位的布线155的液晶元件108，其中该像素电极121电连接到晶体管103的漏电极及电容元件105的一个电极。
在图1C所示的电容元件105中，多层膜119具有与用于晶体管103的多层膜111相同的层结构。当通过控制施加的电位而使其处于导通状态时,多层膜119起到电极的作用。多层膜119用作电容元件105的另一个电极。因此，可以说电容元件105具有MOS（Metal OxideSemiconductor：金属氧化物半导体）电容器结构。此外，多层膜119具有与多层膜111相同的层结构并具有较低的导电率。此外，多层膜119用作电容元件的电极。
此外，与包括在作为增强型晶体管的晶体管103中的多层膜111相比，电容元件105的多层膜119因添加使导电率增高的杂质的处理等而其载流子密度有意地增大。此外，与晶体管103相同，当像素电极121的电位VP与电容线115的电位VC之间的电位差（VP-VC）小于0V时电容元件105开始进行充电（参照图17B及图17C）。因此，电容元件105的阈值电压（Vth）小于0V。图17A示出作为增强型晶体管的晶体管103的I-V曲线及阈值电压Vth。
图17B示出电容元件105的C-V（Capacitance-Voltage：电容-电压）曲线。在图17B中，横轴表示电容元件105的像素电极121与电容线115之间的电位差（VP-VC），纵轴表示电容元件105的电容C。
此外，通过利用晶体管103的多层膜111的形成工序形成电容元件105的多层膜119，有意地将其载流子密度增高，并对其进行添加使导电率增加的杂质的处理等。因此，多层膜119的载流子密度比多层膜111的载流子密度高。
液晶元件108是利用由形成有晶体管103及像素电极121的衬底与形成有对置电极的衬底夹住的液晶的光学调制作用控制光的透过或非透过的元件。此外，液晶的光学调制作用被施加到液晶的电场（包括横方向上的电场、纵方向上的电场或倾斜方向上的电场）控制。
接着，对液晶显示装置的像素101的具体例子进行说明。图2示出像素101的俯视图。此外，在图2中，省略对置电极及液晶元件。
在图2中，扫描线107在与信号线109大致正交的方向（附图中的左右方向）上延伸而设置。信号线109在与扫描线107大致正交的方向（附图中的上下方向）上延伸而设置。电容线115在与扫描线107平行的方向上延伸而设置。此外，扫描线107及电容线115与扫描线驱动电路104（参照图1A）电连接，信号线109与信号线驱动电路106（参照图1A）电连接。
晶体管103设置在扫描线107与信号线109交叉的区域中。晶体管103包括栅电极、设置在该栅电极上的栅极绝缘膜（在图2中未图示）、设置在该栅极绝缘膜上并包括氧化物半导体层的多层膜111。此外，在扫描线107中，与多层膜111重叠的区域用作晶体管103的栅电极。在信号线109中，与多层膜111重叠的区域用作晶体管103的源电极。在导电膜113中，与多层膜111重叠的区域用作晶体管103的漏电极。由此，有时将栅电极、源电极和漏电极分别表示为扫描线107、信号线109和导电膜113。此外，在图2中，扫描线107的边缘在顶面形状中位于比多层膜111的边缘还外侧。因此，扫描线107用作遮挡来自背光灯的光的遮光膜。其结果是，包括在晶体管103中的包括氧化物半导体层的多层膜111不被光照射而可以减少电特性的变动。
此外，通过在适当的条件下对包括氧化物半导体层的多层膜111进行处理，可以将晶体管103的关态电流（off-state current）降低到极低。由此，可以降低显示装置的功耗。
在本实施方式中，对包括氧化物半导体层的多层膜111具有包含第一氧化物层、与该第一氧化物层上接触的氧化物半导体的第二氧化物层以及与该第二氧化物层上接触的第三氧化物层的结构的情况进行说明。
此外，导电膜113通过开口117与具有透光性的像素电极121电连接。因此，具有透光性的像素电极121与晶体管103电连接。
此外，电容元件105设置在像素101内的由电容线115及信号线109围绕的区域中。此外，电容元件105具有透光性。因此，可以在像素101内形成较大（面积大）的电容元件105，因此可以获得具有较高的开口率和较大的电荷容量的显示装置。
例如，在分辨率高的显示装置诸如液晶显示装置中，像素的面积变小，电容元件的面积也变小。因此，在分辨率高的显示装置中，积蓄在电容元件105中的电荷容量变小。但是，本实施方式所示的电容元件105具有透光性，因此通过在各像素中设置该电容元件105，可以在各像素中获得充分的电荷容量，同时可以提高开口率。典型的是，可以适当地使用分辨率高的显示装置，即像素密度可以为200ppi（pixel per inch：每英寸像素）以上，还可以为300ppi以上的显示装置。此外，本发明的一个方式可以提高开口率，因此可以高效地利用背光灯等光源装置的光，而可以降低显示装置的功耗。
在此，对本发明的一个方式的显示装置的驱动方法进行说明。因为本发明的一个方式的显示装置具有MOS电容器结构的电容元件105，所以当使电容元件105工作时，为了使其稳定地工作，将施加到用作电容元件105的另一个电极的多层膜119（换言之，电容线115）的电位VC设定为以下。
如上所述，电容元件105的C-V曲线是如图17B所示那样的阈值电压小于0V的C-V曲线。在使电容元件105工作的期间中，使电容元件105稳定地工作意味着对电容元件105充分地进行充电。例如，是在该期间中以将电容元件105的像素电极121的电位VP与多层膜119的电位VC之间的电位差（VP-VC）成为图17B的V1以上且V2以下的方式供应电位VC。
此外，在使电容元件105工作的期间中，像素电极121的电位VP根据输入到信号线109的信号向正方向及负方向变动。具体地说，以视频信号的中心电位为基准向正方向及负方向变动。由此，在该期间中，为了使像素电极121的电位与多层膜119的电位之间的电位差为V1及V2，使多层膜119的电位（电容线115的电位）为比V1及V2的值的每一个低出电容元件105的阈值电压以上的电位即可（参照图18）。此外，在图18中，将供应到扫描线107的电位中的最低电位设定为GVss，将供应到扫描线107的电位中的最高电位设定为GVdd。
换言之，为了使电容元件105工作，在使电容元件105工作的期间中，像素电极121与多层膜119之间的电位差高于电容元件105的阈值电压即可。
在此，图3A示出沿着图2的点划线A1-A2之间以及点划线B1-B2之间的截面图。
在图3A中，液晶显示装置的像素101的截面结构如下。液晶显示装置具有形成在第一衬底102上的元件部、形成在第二衬底150上的元件部以及由该两个元件部夹住的液晶层160。
首先，对设置在第一衬底102上的元件部的结构进行说明。在第一衬底102上设置有具有晶体管103的栅电极的扫描线107、设置在与扫描线107同一表面上的电容线115。在扫描线107及电容线115上设置有栅极绝缘膜127。在栅极绝缘膜127的与扫描线107重叠的区域上设置有多层膜111，在形成有电容元件105的区域的栅极绝缘膜127上设置有多层膜119。此外，在栅极绝缘膜127上设置有包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113。
此外，在栅极绝缘膜127中设置有到达电容线115的开口123，在开口123、栅极绝缘膜127和多层膜119上设置有导电膜125。
此外，在栅极绝缘膜127、信号线109、多层膜111、导电膜113、导电膜125和多层膜119上设置有用作晶体管103的保护绝缘膜及电容元件105的电介质的绝缘膜129、绝缘膜131以及绝缘膜132。此外，在绝缘膜129、绝缘膜131以及绝缘膜132中设置有到达导电膜113的开口117，在开口117以及绝缘膜132上设置有像素电极121。
电容元件105具有透光性，并由像素电极121、绝缘膜129、绝缘膜131、绝缘膜132和多层膜119构成。
此外，在像素电极121以及绝缘膜132上设置有用作取向膜的绝缘膜158。此外，也可以在第一衬底102与扫描线107、电容线115及栅极绝缘膜127之间设置有基底绝缘膜。
此外，图3B示出图3A所示的显示装置的α区域（栅极绝缘膜127、多层膜111、信号线109以及绝缘膜129）的放大图，图3C示出图3A所示的显示装置的β区域（栅极绝缘膜127、多层膜119、导电膜125、绝缘膜129）的放大图。
在图3B中，多层膜111包含与栅极绝缘膜127接触的第一氧化物层111_1、与第一氧化物层111_1上接触的氧化物半导体的第二氧化物层111_2以及与第二氧化物层111_2上接触的第三氧化物层111_3。此外，在第三氧化物层111_3上形成有信号线109及绝缘膜129。将第一氧化物层111_1的厚度设定为1nm以上且50nm以下，优选为5nm以上且50nm以下，更优选为10nm以上且40nm以下。此外，将第二氧化物层111_2的厚度设定为1nm以上且50nm以下，优选为3nm以上且40nm以下，更优选为5nm以上且30nm以下。将第三氧化物层111_3的厚度设定为1nm以上且50nm以下，优选为3nm以上且40nm以下，更优选为5nm以上且30nm以下。
第一氧化物层111_1是由构成第二氧化物层111_2的元素中的一种以上的元素构成并具有比第二氧化物层111_2小0.2eV以上的电子亲和力的氧化物膜。此时，当对栅电极施加电场时，在包括氧化物半导体膜的多层膜111中的电子亲和力较大的第二氧化物层111_2中形成沟道。就是说，通过在第二氧化物层111_2与栅极绝缘膜127之间包含第一氧化物层111_1，可以在不与栅极绝缘膜127接触的层（在此，指第二氧化物层111_2）中形成晶体管103的沟道。
此外，第一氧化物层111_1是以比第二氧化物层111_2高的浓度包含例如铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的氧化物膜即可。具体地说，作为第一氧化物层111_1，使用包含第二氧化物层111_2的1.5倍以上，优选为2倍以上，更优选为3倍以上的上述元素的氧化物膜。因为上述元素与氧坚固地键合，所以具有抑制氧缺陷产生在氧化物膜中的功能。就是说，第一氧化物层111_1是与第二氧化物层111_2相比不容易产生氧缺陷的氧化物膜。
或者，当第二氧化物层111_2是In-Ga-Zn氧化物膜，并且第一氧化物层111_1也是In-Ga-Zn氧化物膜时，在将第一氧化物层111_1设定为In：Ga：Zn=x1：y1：z1[原子数比]，并且将第二氧化物层111_2设定为In：Ga：Zn=x2：y2：z2[原子数比]的情况下，选择y1/x1比y2/x2大的第一氧化物层111_1及第二氧化物层111_2。优选的是，选择y1/x1比y2/x2大1.5倍以上的第一氧化物层111_1及第二氧化物层111_2。更优选的是，选择y1/x1比y2/x2大2倍以上的第一氧化物层111_1及第二氧化物层111_2。进一步优选的是，选择y1/x1比y2/x2大3倍以上的第一氧化物层111_1及第二氧化物层111_2。
第三氧化物层111_3是由构成第二氧化物层111_2的元素中的一种以上的元素构成并具有比第二氧化物层111_2小0.2eV以上的电子亲和力的氧化物膜。此时，即使对栅电极施加电场，也不会在第三氧化物层111_3中形成沟道。另外，因为由构成第二氧化物层111_2的元素中的一种以上的元素构成第三氧化物层111_3，所以在第二氧化物层111_2与第三氧化物层111_3之间的界面处不容易形成界面能级。当该界面具有界面能级时，有时形成将该界面用作沟道形成区的阈值电压不同的第二晶体管，而晶体管的外观上的阈值电压变动。因此，通过设置第三氧化物层111_3，可以降低晶体管的阈值电压等电特性的偏差。
例如，第三氧化物层111_3是以比第二氧化物层111_2高的浓度包含铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的氧化物膜即可。具体地说，作为第三氧化物层111_3，使用包含第二氧化物层111_2的1.5倍以上，优选为2倍以上，更优选为3倍以上的上述元素的氧化物膜。因为上述元素与氧坚固地键合，所以具有抑制氧缺陷产生在氧化物膜中的功能。就是说，第三氧化物层111_3是与第二氧化物层111_2相比不容易产生氧缺陷的氧化物膜。
或者，当第二氧化物层111_2是In-Ga-Zn氧化物膜，并且第三氧化物层111_3也是In-Ga-Zn氧化物膜时，在将第二氧化物层111_2设定为In：Ga：Zn=x2：y2：z2[原子数比]，并且将第三氧化物层111_3设定为In：Ga：Zn=x3：y3：z3[原子数比]的情况下，选择y3/x3比y2/x2大的第二氧化物层111_2及第三氧化物层111_3。优选的是，选择y3/x3比y2/x2大1.5倍以上的第二氧化物层111_2及第三氧化物层111_3。更优选的是，选择y3/x3比y2/x2大2倍以上的第二氧化物层111_2及第三氧化物层111_3。进一步优选的是，选择y3/x3比y2/x2大3倍以上的第二氧化物层111_2及第三氧化物层111_3。
此外，也可以对第一氧化物层111_1至第三氧化物层111_3应用结晶性不同的氧化物半导体。就是说，也可以采用适当地组合非晶氧化物半导体、单晶氧化物半导体、多晶氧化物半导体和CAAC-OS（至于CAAC-OS的详细，参照实施方式4）等结晶氧化物半导体的结构。此外，当对第一氧化物层111_1至第三氧化物层111_3中的任一个应用结晶性低的氧化物半导体时，可以缓和氧化物半导体膜的内部应力或来自外部的应力，晶体管的特性偏差得到降低，并且可以减少由于随着时间的变化或可靠性测试而产生的晶体管的阈值电压的变动量。
例如，有可能成为沟道形成区的第二氧化物层111_2优选为结晶氧化物半导体。此外，第一氧化物层111_1优选为其结晶性比第二氧化物层111_2低的氧化物半导体。此外，第三氧化物层111_3优选为结晶氧化物半导体。通过采用这种结构，可以减少由于随着时间的变化或可靠性测试而产生的晶体管的阈值电压的变动量。
此外，在图3C中，多层膜119包含与栅极绝缘膜127接触的第一氧化物层119_1、与第一氧化物层119_1上接触的氧化物半导体膜的第二氧化物层119_2以及与第二氧化物层119_2上接触的第三氧化物层119_3。此外，在第三氧化物层119_3上形成有导电膜125及绝缘膜129。
用作电容元件105的另一个电极的多层膜119具有与多层膜111相同的层结构。就是说，多层膜119可以使用能够适用于多层膜111的氧化物膜。此外，由于可以形成多层膜111的同时形成多层膜119，因此多层膜119包含构成多层膜111的氧化物半导体的金属元素。
此外，多层膜119的导电率优选比多层膜111高。尤其是，多层膜119优选包含增高导电率的元素（掺杂剂）。具体地说，作为掺杂剂，多层膜119包含选自硼、氮、氟、铝、磷、砷、铟、锡、锑及稀有气体元素中的一种以上。包含在多层膜119中的掺杂剂的浓度优选为1×1019atoms/cm3以上且1×1022atoms/cm3以下。通过采用这种浓度，可以将多层膜119的导电率设定为10S/cm以上且1000S/cm以下，优选为100S/cm以上且1000S/cm以下，而多层膜119可以作为电容元件105的另一个电极充分地发挥作用。
下面对上述结构的构成要素进行详细记载。
尽管对第一衬底102的材质等没有太大的限制，但是该衬底至少需要具有能够承受显示装置的制造工序中进行的热处理程度的耐热性。例如，可以使用玻璃衬底、陶瓷衬底、塑料衬底等。作为玻璃衬底，优选使用硼硅酸钡玻璃、硼硅酸铝玻璃或铝硅酸玻璃等的无碱玻璃衬底。另外，还可以使用不锈钢合金等不具有透光性的衬底。此时，优选在衬底表面上设置绝缘膜。另外，作为第一衬底102还可以使用石英衬底、蓝宝石衬底、单晶半导体衬底、多晶半导体衬底、化合物半导体衬底、SOI（Silicon On Insulator：绝缘体上硅）衬底等。
为了扫描线107及电容线115流过大电流，因此优选用金属膜来形成，典型地，可以采用使用钼（Mo）、钛（Ti）、钨（W）、钽（Ta）、铝（Al）、铜（Cu）、铬（Cr）、钕（Nd）、钪（Sc）等金属材料或以上述元素为主要成分的合金材料的单层结构或叠层结构来设置。
作为扫描线107及电容线115的例子，例如，可以举出：使用包含硅的铝的单层结构；在铝上层叠钛的两层结构；在氮化钛上层叠钛的两层结构；在氮化钛上层叠钨的两层结构；在氮化钽上层叠钨的两层结构；在铜-镁-铝合金上层叠铜的两层结构；以及在氮化钛上层叠铜、而之上再层叠铜和钨的三层结构等。
另外，作为扫描线107及电容线115的材料，可以使用能够用于后面描述的像素电极121的具有透光性的导电性材料。
另外，作为扫描线107及电容线115的材料，可以使用包含氮的金属氧化物，具体地说，包含氮的In-Ga-Zn氧化物、包含氮的In-Sn氧化物、包含氮的In-Ga氧化物、包含氮的In-Zn氧化物、包含氮的Sn氧化物、包含氮的In氧化物以及金属氮化物（InN、SnN等）。上述材料具有5eV以上的功函数。通过作为扫描线107（晶体管103的栅电极）使用包含氮的金属氧化物，可以使晶体管103的阈值电压向正方向变动，由此可以容易实现增强型晶体管。例如，当使用包含氮的In-Ga-Zn氧化物时，可以使用氮浓度至少高于包括氧化物半导体层的多层膜111的In-Ga-Zn氧化物，具体地，氮浓度为7原子%以上的In-Ga-Zn氧化物。
此外，作为扫描线107及电容线115，优选使用为低电阻材料的铝或铜。通过使用铝或铜，可以降低信号迟延，而提高显示装置的显示质量。另外，由于铝的耐热性低，因此容易产生因小丘、晶须或迁移引起的不良。为了防止铝迁移，优选对铝层叠钼、钛、钨等熔点比铝高的金属材料。另外，当使用铜时，为了防止因迁移引起的不良或者铜元素的扩散，优选对铜层叠钼、钛、钨等熔点比铜高的金属材料。
作为栅极绝缘膜127，例如可以采用使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化镓或Ga-Zn氧化物等绝缘材料的单层结构或叠层结构来设置。
另外，通过在栅极绝缘膜127中设置对氧、氢、水等具有阻挡性的绝缘膜，可以防止氧从包括氧化物半导体层的多层膜111扩散到外部并可以防止氢、水等从外部侵入到包括氧化物半导体层的多层膜111中。作为对氧、氢、水等具有阻挡性的绝缘膜，举出有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氮化硅膜等。
此外，栅极绝缘膜127优选采用如下叠层结构。优选作为第一氮化硅膜，设置缺陷量少的氮化硅膜、在第一氮化硅膜上作为第二氮化硅膜设置氢脱离量及氨脱离量少的氮化硅膜，在第二氮化硅膜上，设置可以用于上述栅极绝缘膜127举出的氧化物绝缘膜中的任一个。
作为第二氮化硅膜，优选使用在热脱附谱分析法中的氢分子的脱离量低于5×1021分子/cm3，优选为3×1021分子/cm3以下，更优选为1×1021分子/cm3以下，氨分子的脱离量低于1×1022分子/cm3，优选为5×1021分子/cm3以下，更优选为1×1021分子/cm3以下的氮化物绝缘膜。通过将上述第一氮化硅膜及第二氮化硅膜用作栅极绝缘膜127的一部分，作为栅极绝缘膜127可以形成缺陷量少且氢及氨的脱离量少的栅极绝缘膜。由此，可以降低包含在栅极绝缘膜127中的氢及氮向包括氧化物半导体层的多层膜111的移动量。
栅极绝缘膜127的厚度可为5nm以上且400nm以下，更优选为10nm以上且300nm以下，更优选为50nm以上且250nm以下。
包括氧化物半导体层的多层膜111以及包括氧化物半导体层的多层膜119可以采用非晶结构、单晶结构或多晶结构。另外，包括氧化物半导体层的多层膜111以及包括氧化物半导体层的多层膜119的厚度为1nm以上且100nm以下，优选为1nm以上且50nm以下，更优选为3nm以上且40nm以下，进一步优选为5nm以上且30nm以下。
可以用于包括氧化物半导体层的多层膜111及包括氧化物半导体层的多层膜119的氧化物半导体的能隙为2.5eV以上，优选为2.7eV以上，更优选为3eV以上。像这样，通过使用能隙宽的氧化物半导体，可以降低晶体管103的关态电流。
例如，作为包括氧化物半导体层的多层膜111及包括氧化物半导体层的多层膜119，例如可以使用：氧化铟；氧化锡；氧化锌；包含两种金属的氧化物，诸如In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物；包含三种金属的氧化物，诸如In-Ga-Zn氧化物（也称为IGZO）、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Zr-Zn氧化物、In-Ti-Zn氧化物、In-Sc-Zn氧化物、In-Y-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Hf-Zn氧化物；以及包含四种金属的氧化物，诸如In-Sn-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物。
在此，“In-Ga-Zn氧化物”是指以In、Ga以及Zn为主要成分的氧化物，对In、Ga以及Zn的原子数比没有限制。
另外，作为氧化物半导体，可以使用由InMO3（ZnO）m（m>0）表示的材料。另外，M表示选自Ga、Fe、Mn及Co中的一种或多种金属元素。
例如，可以使用In:Ga:Zn=1:1:1、In:Ga:Zn=2:2:1或In:Ga:Zn=3:1:2的原子数比的In-Ga-Zn氧化物。或者，可以使用In:Sn:Zn=1:1:1、In:Sn:Zn=2:1:3或In:Sn:Zn=2:1:5的原子数比的In-Sn-Zn氧化物。另外，金属氧化物的原子数比作为误差包括上述原子数比的±20%的变动。
在此，记载使用氧化物半导体的晶体管的特征。在本发明的一个方式中使用的使用氧化物半导体的晶体管是n沟道型晶体管。此外，包含在氧化物半导体中的氧缺陷有时生成载流子，而有可能降低晶体管的电特性及可靠性。例如，有时晶体管的阈值电压向负方向变动，导致当栅极电压为0V时漏电流流过。
因此，优选尽可能地减少包含在包括氧化物半导体层的多层膜111中的缺陷，典型为氧缺陷。例如，优选将利用在平行于膜表面施加磁场的朝向的电子自旋共振法测量的g值=1.93的自旋密度（相当于氧化半导体膜所含的缺陷密度）降低到测量器的检测下限以下。通过尽可能地减少以氧缺陷为代表的包含在氧化物半导体膜中的缺陷，可以抑制晶体管103成为耗尽型，由此可以提高显示装置的电特性及可靠性。
除了氧缺陷之外，包含在氧化物半导体中的氢（包括水等氢化物）也可以使晶体管的阈值电压向负方向变动。包含在氧化物半导体中的氢与键合于金属原子的氧发生反应生成水，与此同时在发生氧脱离的晶格（或氧脱离的部分）中形成缺陷（也可以说氧缺陷）。另外，氢的一部分与氧发生反应生成作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易成为耗尽型。
因此，优选尽量降低包括氧化物半导体层的多层膜111中的氢。具体地说，在包括氧化物半导体层的多层膜111中，使利用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）得到的氢浓度低于5×1018atoms/cm3，优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
另外，在包括氧化物半导体层的多层膜111中，使利用二次离子质谱法分析得到的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。有时当碱金属及碱土金属与氧化物半导体键合时生成载流子而使晶体管103的关态电流增大。
另外，当包括氧化物半导体层的多层膜111中含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果，使用含有氮的氧化物半导体的晶体管容易成为耗尽型。因此，在该包括氧化物半导体层的多层膜111中，优选尽可能地减少氮，例如，优选使氮浓度为5×1018atoms/cm3以下。
如此，当使用通过尽量地减少了杂质（氢、氮、碱金属或碱土金属等）而被高纯度化的包括氧化物半导体层的多层膜111时，可以抑制晶体管103变为耗尽型，由此可以使晶体管103的关态电流降至极低。由此，可以制造具有良好电特性的显示装置。此外，可以制造可靠性得到提高的显示装置。
注意，可以利用各种试验证明使用高纯度化的氧化物半导体膜的晶体管的关态电流低的事实。例如，即便是沟道宽度为1×106μm，沟道长度L为10μm的元件，当源电极与漏电极间的电压（漏电压）为1V至10V的范围内，关态电流也可以得到半导体参数分析仪的测量极限以下，即1×10-13A以下的特性。在此情况下，可知：相当于关态电流除以晶体管的沟道宽度的数值的关态电流为100zA/μm以下。另外，利用如下电路测量关态电流，该电路中电容元件与晶体管连接并且该晶体管控制流入到电容元件中或从电容元件流出的电荷。在该测量时，将被高纯度化的氧化物半导体膜用于上述晶体管的沟道形成区，且根据电容元件的每单位时间的电荷量推移测量该晶体管的关态电流。其结果是，可知：当晶体管的源电极与漏电极之间的电压为3V时，可以获得几十yA/μm的更低的关态电流。由此，使用被高纯度化的氧化物半导体膜的晶体管的关态电流显著低。
具有与包括氧化物半导体层的多层膜111相同的层结构的多层膜119是n型导电性的电极。通过对以与包括氧化物半导体层的多层膜111同一工序被形成的多层膜使用掩模等选择性地进行n型化处理,可以形成多层膜119。作为n型化处理，可以举出使用紫外线、X线等的光照射的处理以及赋予n型杂质的掺杂处理等。
对包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113以及将电容元件105中的多层膜119和电容线115电连接的导电膜125采用能够用于扫描线107及电容线115的材料的单层结构或叠层结构。
用作晶体管103的保护绝缘膜及电容元件105的介电膜的绝缘膜129、绝缘膜131、绝缘膜132是使用能够用于栅极绝缘膜127的材料的绝缘膜。尤其优选作为绝缘膜129及绝缘膜131使用氧化物绝缘膜，作为绝缘膜132使用氮化物绝缘膜。另外，通过作为绝缘膜132使用氮化物绝缘膜，可以抑制来自外部的氢或水等杂质侵入晶体管103（尤其是包括氧化物半导体层的多层膜111）。另外，也可以采用不设置绝缘膜129的结构。
另外，优选绝缘膜129和绝缘膜131中的一方或双方为含有多于满足化学计量组成的氧的氧化物绝缘膜。由此，可以防止氧从氧化物半导体层脱离并可以使氧过剩区域中包含的该氧移动到氧化物半导体层中来填补氧缺陷。例如，通过使用利用热脱附谱分析（以下称为TDS（Thermal Desorption Spectroscopy）分析）测量的氧分子的释放量为1.0×1018分子/cm3以上的氧化物绝缘膜，可以填补该氧化物半导体层中包含的氧缺陷。注意，绝缘膜129和绝缘膜131中的一方或双方也可以为如下氧化物绝缘膜，该氧化物绝缘膜的一部分为与化学计量组成相比含有过剩的氧的区域（氧过剩区域），通过至少使与包括氧化物半导体层的多层膜111重叠的区域中存在氧过剩区域，可以防止氧从该氧化物半导体层脱离并可以使氧过剩区域中包含的氧移动到氧化物半导体层中来填补氧缺陷。
当绝缘膜131为含有多于满足化学计量组成的氧的氧化物绝缘膜时，优选绝缘膜129为使氧透过的氧化物绝缘膜。另外，在绝缘膜129中，从外部进入绝缘膜129的氧不都穿过绝缘膜129并移动，也有留在绝缘膜129中的氧。此外，还有预先包含于绝缘膜129中的氧移动到绝缘膜129的外部的情况。因此，优选绝缘膜129为氧的扩散系数大的氧化物绝缘膜。
可以将绝缘膜129的厚度设定为5nm以上且150nm以下，优选为5nm以上且50nm以下，更优选为10nm以上且30nm以下。可以将绝缘膜131的厚度设定为30nm以上且500nm以下，优选为150nm以上且400nm以下。
当作为绝缘膜132采用氮化物绝缘膜时，绝缘膜129和绝缘膜131中的一方或双方优选为对氮具有阻挡性的绝缘膜。例如，通过采用致密的氧化物绝缘膜可以对氮具有阻挡性，具体地，优选采用在25℃使用0.5重量%的氢氟酸时蚀刻速度为10nm/分以下的氧化物绝缘膜。
另外，当作为绝缘膜129和绝缘膜131中的一方或双方采用氧氮化硅或氮氧化硅等含有氮的氧化物绝缘膜时，优选使利用SIMS（Secondary Ion Mass Spectrometry：二次离子质量分析法）得到的氮浓度为SIMS的检出下限以上且低于3×1020atoms/cm3，更优选为1×1018atoms/cm3以上且1×1020atoms/cm3以下。如此，可以减少向晶体管103中所包含的包括氧化物半导体层的多层膜111的氮的移动量。另外，如此还可以减少含有氮的氧化物绝缘膜本身的缺陷量。
作为绝缘膜132也可以设置氢含量少的氮化物绝缘膜。作为该氮化物绝缘膜，例如可以使用利用TDS分析测量的氢分子的释放量低于5.0×1021分子/cm3，优选为低于3.0×1021分子/cm3，更优选为低于1.0×1021分子/cm3的氮化物绝缘膜。
将绝缘膜132的厚度设定为能够抑制来自外部的氢或水等杂质进入的厚度。例如，可以将其设定为50nm以上且200nm以下，优选为50nm以上且150nm以下，更优选为50nm以上且100nm以下。
使用In-Sn氧化物、In-W氧化物、In-Zn-W氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Si-Sn氧化物等具有透光性的导电性材料设置像素电极121。
接着，说明设置在第二衬底150上的元件部的结构。在第二衬底150上设置有遮光膜152、遮光膜152上的与像素电极121对置而设置的电极（对置电极154）。此外，在对置电极154上设置有用作取向膜的绝缘膜156。
第二衬底150可以使用与第一衬底102相同的材料。
遮光膜152抑制来自背光灯或外部的光照射到晶体管103。遮光膜152可以使用金属或包含颜料的有机树脂等材料形成。此外，除了像素101的晶体管103上以外，还可以在扫描线驱动电路104、信号线驱动电路106（参照图1A）等像素部100以外的区域设置遮光膜152。
另外，在相邻的遮光膜152之间还可以设置能够透过规定的波长的光的着色膜（也称为彩色滤光片）。再者，还可以在遮光膜152及着色膜与对置电极154之间设置保护膜，以抑制来自遮光膜152及着色膜等杂质扩散到液晶层160一侧。
适当地使用在像素电极121中示出的具有透光性的导电性材料设置对置电极154。
液晶元件108包括像素电极121、对置电极154以及液晶层160。此外，由设置在第一衬底102的元件部中的用作取向膜的绝缘膜158与设置在第二衬底150的元件部的用作取向膜的绝缘膜156夹着液晶层160。此外，像素电极121及对置电极154隔着液晶层160彼此重叠。
如上所述，根据本发明的一个方式，通过对晶体管103及电容元件105使用包括氧化物半导体层的多层膜，可以在大面积衬底上进行制造，因此可以提供一种制造成本低的显示装置。此外，由于用于电容元件105的多层膜119具有透光性，因此像素的开口率得到提高，而可以提供一种功耗小的显示装置。此外，在用于晶体管103的多层膜111中，沟道形成在不与栅极绝缘膜127接触的层中，因此可以形成一种具有稳定的电特性的晶体管，可以制造可靠性高的显示装置。
另外，在本发明的一个方式的显示装置中，通过将偏振构件（偏振衬底）的偏振轴设置为平行，并将该显示装置的显示模式设定为不施加电压时液晶元件108为不使背光灯等光源装置的光透过的常黑模式，可以缩小像素101的设置有遮光膜152的区域或者可以省去设置有遮光膜152的区域。其结果，即使在如像素密度为200ppi以上甚至为300ppi以上的高精密的显示装置那样一个像素较小的情况下，也可以提高开口率。另外，通过使用具有透光性的电容元件105可以进一步提高开口率。
实施方式2
在本实施方式中，使用图4A至图4C以及图5A和图5B说明设置在上述实施方式1的图3A至图3C所示的显示装置的第一衬底102上的元件部的制造方法。
＜显示装置的制造方法＞
首先，在第一衬底102上形成扫描线107及电容线115，以覆盖扫描线107及电容线115的方式形成后来被加工为栅极绝缘膜127的绝缘膜126，在绝缘膜126的与扫描线107重叠的区域上形成多层膜111，以与之后形成像素电极121的区域重叠的方式形成多层膜118（参照图4A）。
可以使用在实施方式1中列举的材料形成导电膜，并在该导电膜上形成掩模，利用该掩模进行加工来形成扫描线107及电容线115。该导电膜可以利用蒸镀法、PE-CVD法、溅射法、旋涂法等各种成膜方法。注意，对于该导电膜的厚度没有特别的限制，可以考虑形成所需时间以及所希望的电阻率等决定其厚度。该掩模例如可以使用利用光刻工序形成的抗蚀剂掩模。另外，该导电膜的加工可以采用干蚀刻和湿蚀刻中的一方或双方。
绝缘膜126可以使用能够用于栅极绝缘膜127的材料并利用PE-CVD法或溅射法等各种成膜方法形成。
可以使用在实施方式1中列举的材料形成多层膜111及多层膜118。此外，优选在真空中连续地形成构成多层膜111及多层膜118的各氧化物膜。通过在真空中连续地形成各氧化物膜，可以抑制混入到各氧化物膜的界面的杂质。
此外，多层膜111及多层膜118可以使用溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等形成。通过使用印刷法，可以将元件分离的多层膜111及多层膜118直接形成于绝缘膜126上。
当利用溅射法形成多层膜111及多层膜118时，作为生成等离子体的电源装置可以适当地使用RF电源装置、AC电源装置或DC电源装置等。作为溅射气体，可以适当地使用稀有气体（典型地为氩）、氧气、稀有气体及氧的混合气体。此外，当采用稀有气体和氧的混合气体时，优选增高氧气气体对稀有气体的比例。另外，根据所形成的氧化物半导体膜的组成而适当地选择靶材即可。
此外，多层膜111及多层膜118的加工可以利用干蚀刻和湿蚀刻中的一方或双方。以能够蚀刻为所希望的形状的方式，根据材料适当地设定蚀刻条件（蚀刻气体、蚀刻液、蚀刻时间、温度等）。
此外，优选在形成多层膜111及多层膜118之后进行加热处理，来使多层膜111及多层膜118脱氢化或脱水化。该加热处理的温度，典型地为150℃以上且低于衬底的应变点，优选为200℃以上且450℃以下，更优选为300℃以上且450℃以下。另外，也可以对被加工为多层膜111及多层膜118之前的多层膜进行该加热处理。
在上述加热处理中，加热处理装置不限于电炉，还可以是由通过被加热的气体等媒介的热传导或热辐射加热被处理物的装置。例如，可以使用GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等RTA（RapidThermal Anneal：快速热退火）装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等灯发出的光（电磁波）的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。
上述加热处理可以在氮、氧、超干燥空气（水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气）或稀有气体（氩、氦等）的气氛下进行。另外，优选上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。也可以在惰性气体气氛中进行加热之后在氧气气氛中进行加热。另外，将处理时间设定为3分钟至24小时。
另外，当在第一衬底102与扫描线107、电容线115及栅极绝缘膜127之间设置基底绝缘膜时，可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化钇、氧化铝、氧氮化铝等形成该基底绝缘膜。另外，作为基底绝缘膜，通过使用氮化硅、氧化镓、氧化钇、氧化铝等形成，可以抑制杂质从第一衬底102扩散到多层膜111中，典型的杂质如碱金属、水、氢等。基底绝缘膜可以利用溅射法或PE-CVD法形成。
接着，以至少覆盖多层膜111的方式形成抗蚀剂掩模122，对多层膜118进行n型化处理，来形成多层膜119（参照图4B）。
在本实施方式中，作为n型化处理采用对多层膜118添加掺杂剂的方法而进行说明。作为对多层膜118添加掺杂剂的方法，有在多层膜118之外的区域中设置抗蚀剂掩模122，使用抗蚀剂掩模122并利用离子注入法或离子掺杂法等添加选自硼、氮、氟、铝、磷、砷、铟、锡、锑和稀有气体元素中的一种以上的掺杂剂的方法。也可以代替利用离子注入法或离子掺杂法，通过使多层膜118暴露于包含该掺杂剂的等离子体中，添加该掺杂剂。此外，也可以在添加掺杂剂之后进行加热处理。参照进行多层膜111及多层膜118的脱氢化或脱水化的加热处理的详细可以适当地进行该加热处理。
接着，在去除抗蚀剂掩模122之后，在绝缘膜126中形成到达电容线115的开口123来形成栅极绝缘膜127。然后，形成包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、将多层膜119和电容线115电连接的导电膜125（参照图4C）。
以使绝缘膜126的与电容线115重叠的区域的一部分露出的方式形成掩模，通过利用该掩模进行加工可以形成开口123。另外，可以与扫描线107及电容线115同样地进行该掩模的形成及该加工。
可以使用能够用于信号线109、导电膜113及导电膜125的材料形成导电膜，并在该导电膜上形成掩模，利用该掩模进行加工来形成信号线109、导电膜113及导电膜125。可以与扫描线107及电容线115同样地进行该掩模的形成及该加工。
接着，在多层膜111、多层膜119、信号线109、导电膜113、导电膜125及栅极绝缘膜127上形成绝缘膜128，在绝缘膜128上形成绝缘膜130，在绝缘膜130上形成绝缘膜133（参照图5A）。
另外，优选在真空中连续地形成绝缘膜128、绝缘膜130及绝缘膜133。如此，可以防止杂质混入绝缘膜128、绝缘膜130及绝缘膜133的每一个的界面。此外，在图5A中，以虚线示出绝缘膜128与绝缘膜130的界面。当使用相同种类的材料形成绝缘膜128及绝缘膜130时，有时绝缘膜128与绝缘膜130的界面无法明确了解。
绝缘膜128可以使用能够用于绝缘膜129的材料并利用PE-CVD法或溅射法等各种成膜方法形成。绝缘膜130可以使用能够用于绝缘膜131的材料来形成。绝缘膜133可以使用能够用于绝缘膜132的材料形成。
绝缘膜128（绝缘膜129）可以利用如下形成条件形成。另外，这里对作为氧化物绝缘膜形成氧化硅膜或氧氮化硅膜的情况进行说明。该形成条件为：将设置于PE-CVD装置的被真空排气的处理室内的衬底保持于180℃以上且400℃以下、优选为200℃以上且370℃以下，向处理室中导入为原料气体的含有硅的沉积气体及氧化性气体，并将处理室内的压力设定为20Pa以上且250Pa以下，优选为40Pa以上且200Pa以下，对设置于处理室内的电极供应高频电力。
作为含有硅的沉积气体的代表例，可以举出硅烷、乙硅烷、丙硅烷、氟化硅等。作为氧化性气体，可以举出氧、臭氧、一氧化二氮、二氧化氮等。
另外，通过使氧化性气体量为包含硅的沉积气体的100倍以上，可以在减少绝缘膜128（绝缘膜129）中包含的氢含量的同时减少绝缘膜128（绝缘膜129）中包含的悬空键。从绝缘膜130（绝缘膜131）移动的氧有时被包括在绝缘膜128（绝缘膜129）中的悬空键俘获，因此当包括在绝缘膜128（绝缘膜129）中的悬空键减少时，绝缘膜130（绝缘膜131）中包含的氧可以有效地移动到多层膜111及多层膜119中，从而可以填补包括在多层膜111及多层膜119中的氧缺陷。其结果是，可以减少混入氧化物半导体膜中的氢含量并可以减少氧化物半导体膜中包含的氧缺陷。
当作为绝缘膜130（绝缘膜131）采用上述包括氧过剩区域的氧化物绝缘膜或者含有多于满足化学计量组成的氧的氧化物绝缘膜时，可以利用如下形成条件形成绝缘膜130（绝缘膜131）。注意，这里对作为该氧化物绝缘膜形成氧化硅膜或氧氮化硅膜的情况进行说明。该形成条件为：将设置于PE-CVD装置的被真空排气的处理室内的衬底保持于180℃以上且260℃以下、优选为180℃以上且230℃以下，向处理室中导入原料气体并使处理室内的压力为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频电力。
作为绝缘膜130（绝缘膜131）的原料气体，可以采用能够用于绝缘膜128（绝缘膜129）的原料气体。
作为绝缘膜130的形成条件，通过在上述压力的处理室中供应上述功率密度的高频电力，在等离子体中原料气体的分解效率得到提高，氧自由基增加，而促进原料气体的氧化，因此绝缘膜130中的氧含量比化学计量组成多。但是，当衬底温度为上述衬底温度时，硅与氧的键合力弱，因此，因加热而使氧的一部分脱离。其结果是，可以形成包含比满足化学计量组成的氧多的氧且通过加热使氧的一部分发生脱离的氧化物绝缘膜。此外，在多层膜111上设置有绝缘膜128。因此，在绝缘膜130的形成工序中绝缘膜128成为多层膜111的保护膜。其结果是，即使使用功率密度高的高频电力形成绝缘膜130，也可以抑制对多层膜111的损伤。
另外，通过将绝缘膜130的厚度形成得较厚，可以使因加热而脱离的氧的量增多，因此优选将绝缘膜130形成为厚于绝缘膜128的膜。通过设置绝缘膜128，即使将绝缘膜130设置得较厚也可以实现良好的覆盖性。
当作为绝缘膜133用氢含量少的氮化物绝缘膜来设置时，可以使用如下形成条件形成绝缘膜133。注意，这里对作为该氮化物绝缘膜形成氮化硅膜的情况进行说明。该形成条件为：将设置于PE-CVD装置的被真空排气的处理室内的衬底保持于80℃以上且400℃以下，优选为200℃以上且370℃以下，向处理室中导入原料气体并使处理室内的压力为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，对设置于处理室内的电极供应高频电力。
作为绝缘膜133的原料气体，优选使用包含硅的沉积气体、氮及氨。作为包含硅的沉积气体的典型例子，可以举出硅烷、乙硅烷、丙硅烷、氟化硅烷等。另外，优选使氮的流量为氨的流量的5倍以上且50倍以下，更优选为10倍以上且50倍以下。另外，通过作为原料气体使用氨，可以促进含有硅的沉积气体及氮的分解。这是因为如下缘故：氨因等离子体能或热能而离解，离解时产生的能量有助于含有硅的沉积气体分子的键合及氮分子的键合的分解。由此，可以形成氢含量少且能抑制来自外部的氢或水等杂质进入的氮化硅膜。
优选至少在形成绝缘膜130之后进行加热处理，来使包含在绝缘膜128或绝缘膜130中的过剩氧移动到多层膜111中，由此填补多层膜111中的氧缺陷。另外，可以适当地参照进行多层膜111及多层膜119的脱氢化或脱水化的加热处理的详细来进行该加热处理。
接着，在绝缘膜128、绝缘膜130以及绝缘膜133的与导电膜113重叠的区域中形成到达导电膜113的开口117。由于开口117的形成，使绝缘膜128、绝缘膜130和绝缘膜133彼此分断，由此形成绝缘膜129、绝缘膜131和绝缘膜132。然后，在导电膜113、绝缘膜129、绝缘膜131及绝缘膜132上形成具有透光性的导电膜，去除不需要的区域来形成像素电极121（参照图5B）。
开口117可以与开口123同样地形成。此外，像素电极121可以通过如下方法形成：使用上述列举的材料形成通过开口117与导电膜113接触的具有透光性的导电膜，在该导电膜上形成掩模，并利用该掩模进行加工而形成。另外，可以与扫描线107及电容线115同样地进行该掩模的形成及该加工。
通过以上工序，可以形成本发明的一个方式的显示装置。
如上所述，根据本发明的一个方式，通过对晶体管103及电容元件105使用包括氧化物半导体层的多层膜，可以在大面积衬底上进行制造，因此可以提供一种制造成本低的显示装置。此外，由于用于电容元件105的多层膜119具有透光性，因此像素的开口率得到提高，而可以提供一种功耗小的显示装置。此外，在用于晶体管103的多层膜111中，沟道形成在不与栅极绝缘膜127接触的层中，因此可以形成一种具有稳定的电特性的晶体管，可以制造可靠性高的显示装置。
本实施方式也可以与其他实施方式所示的结构等适当地组合而使用。
实施方式3
在本实施方式中，使用图6至图11C说明本发明的一个方式的显示装置的与实施方式1所示的结构不同的结构。注意，在图6至图11C所示的显示装置中，形成在液晶层及对置一侧的第二衬底上的元件等具有与图3A至图3C所示的结构相同的结构，所以省略它们而进行图示。
＜显示装置的结构的变形例子1＞
首先，使用图6以及图7A至图7C说明显示装置的结构的变形例子1。在此，只对与使用图2以及图3A至图3C说明的电容元件105不同的电容元件165进行说明。图6是像素161的俯视图，图7A至图7C是沿着图6的点划线C1-C2之间以及点划线D1-D2之间的截面图。
在像素161中，导电膜167沿着多层膜119的外周而接触，并通过开口123而与电容线115接触地设置。因为在与包括晶体管103的源电极的信号线109以及包括晶体管103的漏电极的导电膜113相同的形成工序中形成导电膜167，所以导电膜167存在具有遮光性的情况，因此在俯视图中，导电膜167的面积优选为形成得小。注意，导电膜167具有辅助布线的功能即可，实施者可以适当地选择最适合的形状。此外，在图6的像素161中，其他结构与图2相同。
如图7A所示那样，在像素161中，以覆盖电容元件165的多层膜119的边缘的方式设置导电膜167。
此外，图7B示出图7A所示的显示装置的α区域（栅极绝缘膜127、多层膜111、信号线109以及绝缘膜129）的放大图，图7C示出图7A所示的显示装置的β区域（栅极绝缘膜127、多层膜119、导电膜167、绝缘膜129）的放大图。
在本实施方式中，作为多层膜111及多层膜119的结构，可以采用与图3B及图3C所示的结构相同的结构。
此外，在图6以及图7A至图7C所示的结构中，导电膜167形成为环状，但是也可以不是导电膜167中的与多层膜119接触的所有部分都电连接到电容线115。就是说，在与导电膜167相同的形成工序中形成的导电膜也可以以与导电膜167分离的方式与多层膜119接触而设置。
通过采用图6以及图7A至图7C所示的结构，可以降低构成电容元件的作为另一个电极的导电膜与电连接到电容线的导电膜的接触电阻。此外，当构成电容元件的另一个电极的导电率低时，该电极用作辅助电极。
＜显示装置的结构的变形例子2＞
接着，使用图8以及图9A至图9C说明显示装置的结构的变形例子2。在此，对与使用图2以及图3A至图3C说明的电容元件105不同的电容元件175进行说明。图8是像素171的俯视图，图9A至图9C是沿着图8的点划线E1-E2之间以及点划线F1-F2之间的截面图。
在像素171中，在绝缘膜129、绝缘膜131以及绝缘膜132中设置有到达多层膜119的开口139，在栅极绝缘膜127、绝缘膜129、绝缘膜131以及绝缘膜132中设置有到达导电膜135的开口138。此外，以覆盖开口139、开口138以及绝缘膜132的方式形成有导电膜137。
在电容元件175中，像素电极124用作一个电极，多层膜119用作另一个电极。此外，多层膜119隔着在与像素电极124同一工序中形成的导电膜137连接到在与扫描线107同一工序中形成的导电膜135。通过采用这种连接方法，可以在同一工序中形成开口117、开口139以及开口138，所以可以缩减掩模个数。
此外，图9B示出图9A所示的显示装置的α区域（栅极绝缘膜127、多层膜111、信号线109以及绝缘膜129）的放大图，图9C示出图9A所示的显示装置的β区域（栅极绝缘膜127、多层膜119、绝缘膜129）的放大图。
在本实施方式中，作为多层膜111及多层膜119的结构，可以采用与图3B及图3C所示的结构相同的结构。
＜显示装置的结构的变形例子3＞
接着，使用图10以及图11A至图11C说明显示装置的结构的变形例子3。在此，对与使用图8以及图9A至图9C说明的电容元件175不同的电容元件185进行说明。图10是像素181的俯视图，图11A至图11C是沿着图10的点划线G1-G2之间以及点划线H1-H2之间的截面图。
在像素181中，在绝缘膜129、绝缘膜131以及绝缘膜132中设置有到达在与导电膜113同一工序中形成的导电膜148的开口149，在栅极绝缘膜127、绝缘膜129、绝缘膜131、绝缘膜132中设置有到达导电膜135的开口138。此外，以覆盖开口138、开口149以及绝缘膜132的方式形成有导电膜137。
在电容元件185中，像素电极124用作一个电极，多层膜119用作另一个电极。此外，多层膜119隔着在与导电膜148以及像素电极124同一工序中形成的导电膜137连接到在与扫描线107同一工序中形成的导电膜135。通过采用这种连接方法，可以在同一工序中形成开口117、开口139以及开口138，所以可以缩减掩模个数。此外，由于在多层膜119与导电膜137之间有导电膜148，因此可以降低连接电阻。
此外，图11B示出图11A所示的显示装置的α区域（栅极绝缘膜127、多层膜111、信号线109以及绝缘膜129）的放大图，图11C示出图11A所示的显示装置的β区域（栅极绝缘膜127、多层膜119、绝缘膜129）的放大图。
在本实施方式中，作为多层膜111及多层膜119的结构，可以采用与图3B及图3C所示的结构相同的结构。
此外，本实施方式所述的结构等可以适当地与其它实施方式所述的结构组合而使用。
实施方式4
在本实施方式中，说明在上述实施方式所说明的显示装置中所包含的晶体管及电容元件中，可以应用于包括氧化物半导体层的多层膜的一个方式。
氧化物半导体膜大致分为非单晶氧化物半导体膜和单晶氧化物半导体膜。非单晶氧化物半导体膜是指CAAC-OS(C Axis AlignedCrystalline Oxide Semiconductor：C轴取向晶体氧化物半导体)膜、多晶氧化物半导体膜、微晶氧化物半导体膜以及非晶氧化物半导体膜等。
上述包括氧化物半导体层的多层膜中的至少一层优选由CAAC-OS膜构成。
首先，说明CAAC-OS膜。
CAAC-OS膜是包括多个c轴取向的结晶部的氧化物半导体膜之一。
当通过透射电子显微镜（TEM：Transmission ElectronMicroscope）观察CAAC-OS膜时，无法确认结晶部与结晶部之间的明确的边界，即晶界（grain boundary）。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
当利用TEM从大致平行于样品面的方向观察CAAC-OS膜时（截面TEM观察），能够确认在结晶部中金属原子排列为层状。各金属原子的各层具有反映了形成CAAC-OS膜的膜的面（也称为被形成面）或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或顶面的方式排列。
注意，在本说明书中，“平行”是指两条直线以-10°以上且10°以下的角度配置的状态，因此也包括角度为-5°以上且5°以下的情况。另外，“垂直”是指两条直线以80°以上且100°以下的角度配置的状态，因此也包括85°以上且95°以下的角度的情况。
另一方面，当从大致垂直于样品面的方向利用TEM观察CAAC-OS膜时（平面TEM观察），能够确认在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间，金属原子的排列看起来没有规律性。
由截面TEM观察以及平面TEM观察可知，CAAC-OS膜的结晶部具有取向性。
注意，CAAC-OS膜所包含的结晶部几乎都是可以收容在一个边长小于100nm的立方体内的尺寸。因此，还包括包含在CAAC-OS膜中的结晶部是能够收容在一个边长小于10nm、小于5nm或小于3nm的立方体内的尺寸的情况。但是，有时包含在CAAC-OS膜中的多个结晶部联结，从而形成一个大结晶区。例如，在平面TEM图像中有时会观察到2500nm2以上、5μm2以上或1000μm2以上的结晶区。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，在利用out-of-plane法来分析具有InGaZnO4结晶的CAAC-OS膜时，在衍射角度（2θ）为31°附近有时出现峰值。由于该峰值源自InGaZnO4结晶的(009)面，由此能够确认CAAC-OS膜的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
另一方面，当利用从大致垂直于c轴的方向使X线入射的in-plane法分析CAAC-OS膜时，在2θ为56°附近有时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此，如果是InGaZnO4的单晶氧化物半导体膜，则在将2θ固定为56°附近并在以样品面的法线向量为轴（Φ轴）旋转样品边进行分析（Φ扫描）时，能够观察到六个峰值，该六个峰值来源于相等于（110）面的结晶面。另一方面，当是CAAC-OS膜时，即使在将2θ固定为56°附近的状态下进行Φ扫描也不能观察到明确的峰值。
由上述结果可知，在CAAC-OS膜中，虽然a轴及b轴的方向在不同的结晶部之间是不规律的，但是具有c轴取向、并且c轴都朝向平行于被形成面或顶面的法线向量的方向。因此，在上述截面TEM观察中所确认的排列为层状的各金属原子层相当于与结晶的ab面平行的面。
注意，结晶部在形成CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述，结晶的c轴朝向平行于CAAC-OS膜的被形成面或顶面的法线向量的方向。由此，例如，当CAAC-OS膜的形状因蚀刻等而发生改变时，有时结晶的c轴不一定平行于CAAC-OS膜的被形成面或顶面的法线向量。
此外，CAAC-OS膜中的c轴取向的结晶部的分布也可以不均匀。例如，在CAAC-OS膜的结晶部通过从CAAC-OS膜的顶面附近产生的结晶生长而形成的情况下，有时顶面附近区域的c轴取向的结晶部的比例会高于被形成面附近的区域。另外，在对CAAC-OS膜添加杂质时，有时被添加杂质的区域变质，而部分性地形成c轴取向的结晶部的比例不同的区域。
注意，在通过out-of-plane法分析包含InGaZnO4结晶的CAAC-OS膜的情况下，除了2θ为31°附近的峰值之外，有时还在2θ为36°附近出现峰值。2θ为36°附近的峰值示出不具有c轴取向性的结晶包含在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中出现2θ为31°附近的峰值而不出现2θ为36°附近的峰值。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅以及过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是，与氧的键合力比构成氧化物半导体膜的金属元素强的硅等元素会夺取氧化物半导体膜中的氧，从而打乱氧化物半导体膜的原子排列，导致结晶性下降。另外，由于铁或镍等的重金属、氩、二氧化碳等的原子半径（或分子半径）大，所以如果包含在氧化物半导体膜内部，也会打乱氧化物半导体膜的原子排列，导致结晶性下降。此外，包含在氧化物半导体膜中的杂质有时会成为载流子陷阱或载流子发生源。
另外，CAAC-OS膜是缺陷能级密度低的氧化物半导体膜。例如，氧化物半导体膜中的氧缺陷有时会成为载流子陷阱，或因俘获氢而成为载流子发生源。
将杂质浓度低且缺陷能级密度低（氧缺陷的个数少）的状态称为“高纯度本征”或“实际上高纯度本征”。在高纯度本征或实际上高纯度本征的氧化物半导体膜中载流子发生源少，所以可以降低载流子密度。因此，采用该氧化物半导体膜的晶体管很少具有负阈值电压的电特性（也称为常导通）。此外，在高纯度本征或实际上高纯度本征的氧化物半导体膜中载流子陷阱少。因此，采用该氧化物半导体膜的晶体管的电特性变动小，于是成为可靠性高的晶体管。注意，被氧化物半导体膜的载流子陷阱俘获的电荷直到被释放需要的时间长，有时会像固定电荷那样动作。所以，采用杂质浓度高且缺陷能级密度高的氧化物半导体膜的晶体管有时电特性不稳定。
此外，在采用CAAC-OS膜的晶体管中，由可见光或紫外光的照射导致的电特性变动小。
接下来，说明微晶氧化物半导体膜。
在使用TEM观察微晶氧化物半导体膜时的图像中，有时无法明确地确认到结晶部。微晶氧化物半导体膜中含有的结晶部的尺寸大多为1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶(nc:nanocrystal)的氧化物半导体膜称为nc-OS（nanocrystallineOxide Semiconductor）膜。另外，例如在使用TEM观察nc-OS膜时的图像中，有时无法明确地确认到晶粒界面。
nc-OS膜在微小区域（例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域）中其原子排列具有周期性。另外，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS膜通过分析方法无法与非晶氧化物半导体膜区别。例如，在利用使用直径比结晶部大的X射线的XRD装置对nc-OS膜进行结构分析时在基于out-of-plane法的分析中，检测不出表示结晶面的峰值。此外，当对nc-OS膜进行使用其探针的直径（例如，50nm以上）大于结晶部的电子射线的电子衍射（也称为限制视野电子衍射）时，观察到类似光晕图案的衍射图像。另一方面，当对nc-OS膜进行使用其探针的直径（例如，1nm以上且30nm以下）近于或小于结晶部的电子射线的电子衍射（也称为纳米束电子衍射）时，观察到斑点。另外，在对nc-OS膜进行纳米束电子衍射时，有时观察到如圆圈那样的（环状的）亮度高的区域。而且，在对nc-OS膜进行纳米束电子衍射时，有时还观察到环状的区域内的多个斑点。
nc-OS膜是比非晶氧化物半导体膜规律性高的氧化物半导体膜。因此，nc-OS膜的缺陷能级密度比非晶氧化物半导体膜低。但是，nc-OS膜在不同的结晶部之间观察不到晶面取向的规律性。所以，nc-OS膜的缺陷能级密度比CAAC-OS膜高。
注意，氧化物半导体膜例如也可以是包括非晶氧化物半导体膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的叠层膜。
此外，CAAC-OS优选使用多晶的氧化物半导体溅射靶材且利用溅射法形成。当离子碰撞到该溅射靶材时，有时包含在溅射靶材中的结晶区域沿着a-b面劈开，作为具有平行于a-b面的面的平板状或颗粒状的溅射粒子剥离。此时，通过使该平板状或颗粒状的溅射粒子在保持结晶状态的情况下到达被形成面，可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选采用如下条件。
通过降低成膜时的杂质的混入，可以抑制因杂质导致的结晶状态的破坏。例如，可以降低存在于成膜室内的杂质（氢、水、二氧化碳及氮等）的浓度即可。另外，可以降低成膜气体中的杂质浓度即可。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过增高成膜时的被形成面加热温度（例如,衬底加热温度），在溅射粒子到达被形成面之后发生溅射粒子的迁移。具体而言，在将被形成面加热温度设定为100℃以上且740℃以下，优选为150℃以上且500℃以下的状态下进行成膜。通过增高成膜时的被形成面的温度，当平板状或颗粒状的溅射粒子到达被形成面时，在该被形成面上发生迁移，溅射粒子的平坦的面附着到被形成面。
另外，优选的是，通过增高成膜气体中的氧比例并对电力进行最优化，减轻成膜时的等离子体损伤。将成膜气体中的氧比例设定为30vol.（体积）%以上，优选为100vol.%。
以下，作为溅射靶材的一个例子示出In-Ga-Zn氧化物靶材。
通过将InOX粉末、GaOY粉末及ZnOZ粉末以规定的摩尔数比混合，并进行加压处理，然后在1000℃以上且1500℃以下的温度下进行加热处理，由此得到多晶的In-Ga-Zn氧化物靶材。此外，也可以在冷却（或辐射冷却）或加热的同时进行该加压处理。另外，X、Y及Z为任意正数。在此，InOX粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的种类及混合粉末时的摩尔数比可以根据所制造的溅射靶材适当地改变即可。
本实施方式所示的结构等可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，使用图12A至图14C说明将在上述实施方式中示出一个例子的显示装置、驱动电路的一部分或全部与像素部一起形成在同一个衬底上，来形成系统整合型面板（system-on-panel）的例子。此外，图13A及图13B是示出沿图12B中的点划线M-N所示的部分的截面结构的截面图。此外，在图13A及图13B中，只示出像素部的结构的一部分。
在图12A中，以围绕设置在第一衬底901上的像素部902的方式设置有密封剂905，并且使用第二衬底906进行密封。在图12A中，在第一衬底901上的与由密封剂905围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路903及扫描线驱动电路904。此外，供应到信号线驱动电路903、扫描线驱动电路904或者像素部902的各种信号及电位通过FPC（Flexible printed circuit：柔性印刷电路）918a、FPC918b供应。
在图12B和图12C中，以围绕设置在第一衬底901上的像素部902和扫描线驱动电路904的方式设置有密封剂905。此外，在像素部902和扫描线驱动电路904上设置有第二衬底906。因此，像素部902及扫描线驱动电路904与显示元件一起由第一衬底901、密封剂905以及第二衬底906密封。在图12B和图12C中，在第一衬底901上的与由密封剂905围绕的区域不同的区域中安装有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路903。在图12B和图12C中，供应到信号线驱动电路903、扫描线驱动电路904或者像素部902的各种信号及电位由FPC918供应。
此外，图12B和图12C示出另行形成信号线驱动电路903并且将其安装到第一衬底901的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（Chip On Glass：玻璃覆晶封装）方法、引线键合方法或者TAB（Tape Automated Bonding：卷带式自动接合）方法等。图12A是通过COG方法安装信号线驱动电路903、扫描线驱动电路904的例子，图12B是通过COG方法安装信号线驱动电路903的例子，而图12C是通过TAB方法安装信号线驱动电路903的例子。
此外，显示装置包括显示元件为密封状态的面板和处于在该面板中安装有IC诸如控制器等的状态的模块。
注意，本说明书中的显示装置是指图像显示设备、显示设备或光源（包括照明设备）。另外，显示装置还包括：安装有诸如FPC或TCP的连接器的模块；在TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC（集成电路）直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管，而且可以应用上述实施方式所示的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（Electro Luminescence：电致发光）元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒介。图13A和图13B示出作为显示元件使用液晶元件的液晶显示装置的例子。
图13A所示的液晶显示装置是纵向电场方式的液晶显示装置。液晶显示装置包括连接端子电极915及端子电极916，连接端子电极915及端子电极916通过各向异性导电剂919电连接到FPC918所具有的端子。
连接端子电极915由与第一电极930相同的导电膜形成，并且，端子电极916由与晶体管910、晶体管911的源电极及漏电极相同的导电膜形成。
此外，设置在第一衬底901上的像素部902和扫描线驱动电路904包括多个晶体管，例示包括在像素部902中的晶体管910、包括在扫描线驱动电路904中的晶体管911。在晶体管910及晶体管911上设置有相当于实施方式1所示的绝缘膜129、绝缘膜131及绝缘膜132的绝缘膜924。此外，绝缘膜923用作基底膜。
在本实施方式中，作为晶体管910、晶体管911可以应用上述实施方式所示的晶体管。此外，使用氧化物半导体膜927、绝缘膜924及第一电极930构成电容元件926。此外，氧化物半导体膜927通过电极928与电容布线929连接。电极928由与晶体管910、晶体管911的源电极及漏电极相同的导电膜形成。电容布线929由与晶体管910、晶体管911的栅电极相同的导电膜形成。此外，这里，作为电容元件926示出实施方式1所示的电容元件，但是也可以适当地使用其他实施方式所示的电容元件。
此外，示出在绝缘膜924上的与包括在扫描线驱动电路中的晶体管911的氧化物半导体膜的沟道形成区重叠的位置上设置有导电膜917的例子。在本实施方式中，由与第一电极930、第一电极940相同的导电膜形成导电膜917。通过将导电膜917设置在与氧化物半导体膜的沟道形成区重叠的位置，可以进一步降低可靠性测试（例如，BT（BiasTemperature：偏压温度）应力测试）前后的晶体管911的阈值电压的变动量。此外，导电膜917的电位既可以与晶体管911的栅电极的电位相同，又可以不同，并且，还可以将导电膜917用作第二栅电极。此外，将导电膜917的电位设定为接地电位、源电位、恒电位或栅电位。
此外，导电膜917还具有遮蔽外部的电场的功能。就是说，导电膜917还具有不使外部的电场作用于内部（包括晶体管的电路部）的功能（尤其是，遮蔽静电的静电遮蔽功能）。通过利用导电膜917的遮蔽功能，可以防止由于静电等外部的电场的影响而使晶体管的电特性变动。此外，可以控制晶体管的阈值电压。另外，在图13A及图13B中示出包括在扫描线驱动电路的晶体管，包括在信号线驱动电路中的晶体管也与晶体管911同样，也可以是在绝缘膜924上在与氧化物半导体膜的沟道形成区重叠的位置设置有导电膜的结构。
设置在像素部902中的晶体管910与显示元件电连接，而构成显示面板。显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
作为显示元件的液晶元件913包括第一电极930、第二电极931以及液晶层908。另外，以夹持液晶层908的方式设置有用作取向膜的绝缘膜932、绝缘膜933。此外，第二电极931设置在第二衬底906一侧，并且，第一电极930和第二电极931隔着液晶层908重叠。
关于对显示元件施加电压的第一电极及第二电极（也称为像素电极、公共电极、对置电极等），可以根据取出光的方向、设置电极的位置以及电极的图案结构选择透光性或反射性。
第一电极930及第二电极931可以适当地使用与实施方式1所示的像素电极121及对置电极154相同的材料。
此外，间隔物935是通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极930与第二电极931之间的间隔（单元间隙）而设置的。此外，也可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
另外，也可以采用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相中之一种，当使胆甾相液晶的温度升高时，在即将由胆甾相转变成各向同性相之前呈现。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有手性试剂的液晶组成物用于液晶层。另外，由于取向膜由有机树脂构成，而有机树脂含有氢或水等，因此有可能降低本发明的一个方式的显示装置的晶体管的电特性。于是，通过作为液晶层160使用蓝相，可以不使用有机树脂地制造本发明的一个方式的显示装置，因此可以形成可靠性高的显示装置。
第一衬底901和第二衬底906由密封剂925固定。作为密封剂925，可以使用热固化树脂或光固化树脂等有机树脂。另外，密封剂925接触于绝缘膜924。此外，密封剂925相当于图12A至图12C所示的密封剂905。
此外，在液晶显示装置中，适当地设置黑矩阵（遮光膜）、偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，由于晶体管容易被静电等损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
下面，参照图13B说明横电场方式的液晶显示装置。图13B是作为横电场方式的一个例子的FFS（Fringe Field Switching：边缘场切换）模式的液晶显示装置。以下说明与图13A所示的纵电场方式的液晶显示装置不同的结构。
在图13B所示的液晶显示装置中，连接端子电极915由与第一电极940相同的导电膜形成，并且，端子电极916由与晶体管910、晶体管911的源电极及漏电极相同的导电膜形成。
此外，液晶元件943包括形成在绝缘膜924上的第一电极940、第二电极941以及液晶层908。此外，液晶元件943可以采用与实施方式1所示的电容元件105相同的结构。第一电极940可以适当地使用图13A所示的第一电极930所示的材料。此外，第一电极940的平面形状为梳齿状、阶梯状、梯子状等。第二电极941用作公共电极，可以与实施方式1所示的多层膜119同样地形成。在第一电极940与第二电极941之间设置有绝缘膜924。
第二电极941通过电极945与公共布线946连接。另外，电极945由与晶体管910、晶体管911的源电极及漏电极相同的导电膜形成。公共布线946由与晶体管910、晶体管911的栅电极相同的导电膜形成。此外，这里，作为液晶元件943使用实施方式1所示的电容元件说明，但是也可以适当地使用其他实施方式所示的电容元件。
图14A至图14C示出在图13A所示的液晶显示装置中与将设置在第二衬底906上的第二电极931电连接的公共连接部（焊盘部）形成在第一衬底901上的例子。
公共连接部配置在与用来粘结第一衬底901和第二衬底906的密封剂重叠的位置，并且通过密封剂所包含的导电粒子与第二电极931电连接。或者，在不与密封剂重叠的位置（注意，像素部以外的位置）设置公共连接部，并且，以与公共连接部重叠的方式将包含导电粒子的膏剂与密封剂另行设置，而与第二电极931电连接。
图14A是公共连接部的截面图，并相当于图14B所示的俯视图的I-J。
公共电位线975设置在栅极绝缘膜922上并利用与图14A至图14C所示的晶体管910的源电极971或漏电极973相同的材料及工序制造。
此外，公共电位线975由绝缘膜924覆盖，绝缘膜924在重叠于公共电位线975的位置上具有多个开口。该开口在与使晶体管910的源电极971和漏电极973中的一方与第一电极930连接的接触孔相同的工序中制造。
此外，公共电位线975及公共电极977在开口中连接。公共电极977设置在绝缘膜924上，并使用与连接端子电极915、像素部的第一电极930相同的材料及工序制造。
如此，与像素部902的开关元件的制造工序共同地制造公共连接部。
公共电极977是与包括在密封剂中的导电粒子接触的电极，并与第二衬底906的第二电极931电连接。
此外，如图14C所示，公共电位线985也可以使用与晶体管910的栅电极相同的材料及工序制造。
在图14C所示的公共连接部中，公共电位线985设置在栅极绝缘膜922及绝缘膜924的下层，栅极绝缘膜922及绝缘膜924在重叠于公共电位线985的位置上具有多个开口。该开口在与使晶体管910的源电极971和漏电极973中的一方与第一电极930连接的接触孔相同的工序中对绝缘膜924进行蚀刻之后，还对栅极绝缘膜922选择性地进行蚀刻形成。
此外，公共电位线985及公共电极987在开口中连接。公共电极987设置在绝缘膜924上，并使用与连接端子电极915、像素部的第一电极930相同的材料及工序制造。
如上所述，根据本发明的一个方式，通过对晶体管及电容元件使用包括氧化物半导体层的多层膜，可以在大面积衬底上进行制造，因此可以提供一种制造成本低的显示装置。此外，由于用于电容元件的多层膜具有透光性，因此像素的开口率得到提高，而可以提供一种功耗小的显示装置。此外，在用于晶体管的多层膜中，沟道形成在不与栅极绝缘膜接触的层中，因此可以形成一种具有稳定的电特性的晶体管，可以制造可靠性高的显示装置。
另外，本实施方式所示的结构等可以适当地与其他实施方式所示的结构等组合而使用。
实施方式6
本发明的一个方式的显示装置可以应用于各种电子设备（也包括游戏机）。作为电子设备，可以举出电视装置（也称为电视或电视接收机）、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机（弹珠机（pachinko machine）或投币机（slot machine）等）、框体游戏机。图15A至图15C示出上述电子设备的一个例子。
图15A示出具有显示部的桌子9000。在桌子9000中，框体9001组装有显示部9003，利用显示部9003可以显示影像。另外，示出利用四个桌腿9002支撑框体9001的结构。另外，框体9001具有用来供应电力的电源供应线9005。
可以将上述实施方式中任一个所示的显示装置用于显示部9003。由此可以提高显示部9003的显示质量。
显示部9003具有触屏输入功能，通过用手指等按触显示在桌子9000的显示部9003中的显示按钮9004来可以进行画面操作或信息输入，并且显示部9003也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能，而通过画面操作控制其他家电产品。例如，通过使用具有图像传感器功能的显示装置，可以使显示部9003具有触屏输入功能。
另外，利用设置于框体9001的铰链也可以将显示部9003的画面以垂直于地板的方式立起来，从而也可以将桌子9000用作电视装置。虽然当在小房间里设置大画面的电视装置时自由使用的空间变小，但是若在桌子内安装有显示部则可以有效地利用房间的空间。
图15B示出电视装置9100。在电视装置9100中，框体9101组装有显示部9103，并且利用显示部9103可以显示影像。此外，在此示出利用支架9105支撑框体9101的结构。
通过利用框体9101所具备的操作开关、另外提供的遥控操作机9110，可以进行电视装置9100的操作。通过利用遥控操作机9110所具备的操作键9109，可以进行频道及音量的操作，并可以对在显示部9103上显示的影像进行操作。此外，也可以采用在遥控操作机9110中设置显示从该遥控操作机9110输出的信息的显示部9107的结构。
图15B所示的电视装置9100具备接收机及调制解调器等。电视装置9100可以利用接收机接收一般的电视广播。再者，电视装置9100通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间等）的信息通信。
可以将上述实施方式中任一个所示的显示装置用于显示部9103、显示部9107。由此可以提高电视装置的显示质量。
图15C示出计算机9200，该计算机9200包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指向设备9206等。
可以将上述实施方式中任一个所示的显示装置用于显示部9203。由此可以提高计算机的显示质量。
显示部9203具有触屏输入功能，通过用手指等按触显示在计算机9200的显示部9203中的键盘9204来可以进行画面操作或信息输入，并且显示部9003也可以用作如下控制装置，即通过使其具有能够与其他家电产品进行通信的功能或能够控制其他家电产品的功能，而通过画面操作控制其他家电产品。
图16A和图16B是能够折叠的平板终端。图16A是打开的状态，并且平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换开关9034、电源开关9035、省电模式切换开关9036、卡子9033以及操作开关9038。
可以将上述实施方式中任一个所示的显示装置用于显示部9631a、显示部9631b。由此可以提高平板终端的显示质量。
在显示部9631a中，可以将其一部分用作触摸屏的区域9632a，并且可以通过按触所显示的操作键9638来输入数据。此外，作为一个例子在此示出：显示部9631a的一半只具有显示的功能，而另一半具有触摸屏的功能，但是不局限于该结构。也可以采用显示部9631a的全部区域具有触摸屏的功能的结构。例如，可以使显示部9631a的整个面显示键盘按钮来将其用作触摸屏，并且将显示部9631b用作显示画面。
此外，显示部9631b也与显示部9631a同样，可以将其一部分用作触摸屏的区域9632b。此外，通过使用手指或触屏笔等按触触摸屏的显示键盘显示切换按钮9639的位置，可以在显示部9631b显示键盘按钮。
此外，也可以对触摸屏的区域9632a和触摸屏的区域9632b同时进行按触输入。
另外，显示模式切换开关9034能够进行竖屏显示和横屏显示等显示的方向的切换以及黑白显示或彩色显示等的切换等。根据内置于平板终端中的光传感器所检测的使用时的外光的光量，省电模式切换开关9036可以将显示的亮度设定为最适合的亮度。平板终端除了光传感器以外还可以内置陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置。
此外，图16A示出显示部9631b的显示面积与显示部9631a的显示面积相同的例子，但是不局限于此，一方的尺寸和另一方的尺寸可以不同，并且它们的显示质量也可以不同。例如显示部9631a和显示部9631b中的一方可以进行比另一方更高精细的显示。
图16B是合上的状态，并且平板终端包括框体9630、太阳能电池9633、充放电控制电路9634。此外，在图16B中，作为充放电控制电路9634的一个例子示出具有电池9635和DCDC转换器9636的结构。
此外，平板终端可以折叠，因此不使用时可以合上框体9630。因此，由于可以保护显示部9631a和显示部9631b，所以可以提供一种具有良好的耐久性且从长期使用的观点来看具有良好的可靠性的平板终端。
此外，图16A和图16B所示的平板终端还可以具有如下功能：显示各种各样的信息（静态图像、动态图像、文字图像等）；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑的触摸输入；通过各种各样的软件（程序）控制处理等。
通过利用安装在平板终端的表面上的太阳能电池9633，可以将电力供应到触摸屏、显示部或影像信号处理部等。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此可以进行高效的电池9635的充电，因此优选。另外，当作为电池9635使用锂离子电池时，有可以实现小型化等的优点。
另外，参照图16C所示的方框图对图16B所示的充放电控制电路9634的结构和工作进行说明。图16C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部9631，电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图16B所示的充放电控制电路9634。
首先，说明在利用外光使太阳能电池9633发电时的工作的例子。使用DCDC转换器9636对太阳能电池所产生的电力进行升压或降压以使它成为用来对电池9635进行充电的电压。并且，当利用来自太阳能电池9633的电力使显示部9631工作时使开关SW1导通，并且，利用转换器9637将其升压或降压到显示部9631所需要的电压。另外，当不进行显示部9631中的显示时，可以采用使开关SW1截止且使开关SW2导通来对电池9635进行充电的结构。
注意，作为发电单元的一个例子示出太阳能电池9633，但是不局限于此，也可以使用压电元件（piezoelectric element）或热电转换元件（珀耳帖元件（Peltier element））等其他发电单元进行电池9635的充电。例如，也可以使用以无线（不接触）的方式能够收发电力来进行充电的无线电力传输模块或组合其他充电方法进行充电。
本实施方式所示的结构等可以适当地与其他实施方式所示的结构等组合而使用。
符号说明
100   像素部
101   像素
102   第一衬底
103   晶体管
104   扫描线驱动电路
105   电容元件
106   信号线驱动电路
107   扫描线
108   液晶元件
109   信号线
111   多层膜
111_1 第一氧化物层
111_2 第二氧化物层
111_3 第三氧化物层
113   导电膜
115   电容线
117   开口
118   多层膜
119   多层膜
119_1 第一氧化物层
119_2 第二氧化物层
119_3 第三氧化物层
121   像素电极
122   抗蚀剂掩模
123   开口
124   像素电极
125   导电膜
126   绝缘膜
127   栅极绝缘膜
128   绝缘膜
129   绝缘膜
130   绝缘膜
131   绝缘膜
132   绝缘膜
133   绝缘膜
135   导电膜
137   导电膜
138   开口
139   开口
148   导电膜
149   开口
150   第二衬底
152   遮光膜
153   遮光膜
154   对置电极
155   布线
156   绝缘膜
158   绝缘膜
160   液晶层
161   像素
165   电容元件
167   导电膜
171   像素
175   电容元件
181   像素
185   电容元件
901   第一衬底
902   像素部
903   信号线驱动电路
904   扫描线驱动电路
905   密封剂
906   第二衬底
908   液晶层
910   晶体管
911   晶体管
913   液晶元件
915   连接端子电极
916   端子电极
917   导电膜
918   FPC
918b  FPC
919   各向异性导电剂
922   栅极绝缘膜
923   绝缘膜
924   绝缘膜
925   密封剂
926   电容元件
927   氧化物半导体膜
928   电极
929   电容布线
930   电极
931   电极
932   绝缘膜
933   绝缘膜
935   间隔物
940   电极
941   电极
943   液晶元件
945   电极
946   公共布线
971   源电极
973   漏电极
975   公共电位线
977   公共电极
985   公共电位线
987   公共电极
9000  桌子
9001  框体
9002  桌腿
9003  显示部
9004  显示按钮
9005  电源供应线
9033  卡子
9034  开关
9035  电源开关
9036  开关
9038  操作开关
9100  电视装置
9101  框体
9103  显示部
9105  支架
9107  显示部
9109  操作键
9110  遥控操作机
9201  主体
9202  框体
9203  显示部
9204  键盘
9205  外部连接端口
9206  指向设备
9630  框体
9631  显示部
9631a 显示部
9631b 显示部
9632a 区域
9632b 区域
9633  太阳能电池
9634  充放电控制电路
9635  电池
9636  DCDC转换器
9637  转换器
9638  操作键
9639  按钮

Claims (18)

1.一种显示装置，包括：
晶体管，该晶体管包括：
栅电极；
所述栅电极上的第一绝缘膜；以及
所述第一绝缘膜上的包括氧化物半导体的第一多层膜，
电连接到所述晶体管的透光性像素电极；以及
电容元件，该电容元件包括：
所述第一绝缘膜上的作为电容元件的电极的第二多层膜；以及
所述透光性像素电极的与所述第二多层膜重叠的一部分，
其中，所述第一多层膜的沟道形成区不与所述第一绝缘膜接触，
并且，所述第二多层膜的载流子密度比所述第一多层膜的载流子密度高。
2.根据权利要求1所述的显示装置，其中所述第二多层膜以比所述第一多层膜高的浓度包含赋予n型导电性的杂质。
3.根据权利要求1所述的显示装置，
其中所述第一多层膜包括在所述第一绝缘膜上并与所述第一绝缘膜接触的第一氧化物层以及在所述第一氧化物层上并与所述第一氧化物层接触的第二氧化物层，
并且所述第二氧化物层包括所述沟道形成区。
4.根据权利要求3所述的显示装置，其中所述第一氧化物层中的铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的浓度比所述第二氧化物层中的浓度高1.5倍以上。
5.根据权利要求1所述的显示装置，还包括所述透光性像素电极的所述一部分与所述第二多层膜之间的第二绝缘膜。
6.一种包括根据权利要求1所述的显示装置的电子设备。
7.一种显示装置，包括：
晶体管，该晶体管包括：
栅电极；
所述栅电极上的第一绝缘膜；以及
第一多层膜，该第一多层膜包括在所述第一绝缘膜上并与所述第一绝缘膜接触的第一氧化物层以及在所述第一氧化物层上并与所述第一氧化物层接触的第二氧化物层，
电连接到所述晶体管的透光性像素电极；以及
电容元件，该电容元件包括：
所述第一绝缘膜上的作为电容元件的电极的第二多层膜；以及
所述透光性像素电极的与所述第二多层膜重叠的一部分，
其中，所述第二氧化物层包括沟道形成区，
并且，所述第二多层膜的载流子密度比所述第一多层膜高的载流子密度。
8.根据权利要求7所述的显示装置，其中所述第二多层膜以比所述第一多层膜高的浓度包含赋予n型导电性的杂质。
9.根据权利要求7所述的显示装置，其中所述第二多层膜包括所述第一氧化物层和所述第二氧化物层。
10.根据权利要求7所述的显示装置，其中所述第一氧化物层中的铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的浓度比所述第二氧化物层中的浓度高1.5倍以上。
11.根据权利要求7所述的显示装置，还包括所述透光性像素电极的所述一部分与所述第二多层膜之间的第二绝缘膜。
12.一种包括根据权利要求7所述的显示装置的电子设备。
13.一种显示装置，包括：
晶体管，该晶体管包括：
栅电极；
所述栅电极上的第一绝缘膜；以及
第一多层膜，该第一多层膜包括在所述第一绝缘膜上并与所述第一绝缘膜接触的第一氧化物层、在所述第一氧化物层上并与所述第一氧化物层接触的第二氧化物层以及在所述第二氧化物层上并与所述第二氧化物层接触的第三氧化物层，
电连接到所述晶体管的透光性像素电极；以及
电容元件，该电容元件包括：
所述第一绝缘膜上的作为电容元件的电极的第二多层膜；以及
所述透光性像素电极的与所述第二多层膜重叠的一部分，
其中，所述第二氧化物层包括沟道形成区，
并且，所述第二多层膜的载流子密度比所述第一多层膜的载流子密度高。
14.根据权利要求13所述的显示装置，其中所述第二多层膜以比所述第一多层膜高的浓度包含赋予n型导电性的杂质。
15.根据权利要求13所述的显示装置，其中所述第二多层膜包括所述第一氧化物层、所述第二氧化物层和所述第三氧化物层。
16.根据权利要求13所述的显示装置，其中所述第一氧化物层和所述第三氧化物层的每一个中的铝、硅、钛、镓、锗、钇、锆、锡、镧、铈或铪的浓度比所述第二氧化物层中的浓度高1.5倍以上。
17.根据权利要求13所述的显示装置，还包括所述透光性像素电极的所述一部分与所述第二多层膜之间的第二绝缘膜。
18.一种包括根据权利要求13所述的显示装置的电子设备。
CN201310416236.9A 2012-09-13 2013-09-13 显示装置及电子设备 Expired - Fee Related CN103681874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-202124 2012-09-13
JP2012202124 2012-09-13

Publications (2)

Publication Number Publication Date
CN103681874A true CN103681874A (zh) 2014-03-26
CN103681874B CN103681874B (zh) 2018-02-23

Family

ID=50232338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310416236.9A Expired - Fee Related CN103681874B (zh) 2012-09-13 2013-09-13 显示装置及电子设备

Country Status (3)

Country Link
US (2) US8981372B2 (zh)
JP (1) JP6236262B2 (zh)
CN (1) CN103681874B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106233370A (zh) * 2015-02-26 2016-12-14 索尼公司 电子设备
CN108292683A (zh) * 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN109075206A (zh) * 2016-04-13 2018-12-21 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
CN111443833A (zh) * 2014-05-30 2020-07-24 株式会社半导体能源研究所 触摸面板
US11075255B2 (en) 2016-12-27 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN109075209B (zh) * 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7213642B2 (ja) * 2018-09-05 2023-01-27 東京エレクトロン株式会社 レジスト膜の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129234A (ja) * 1987-11-14 1989-05-22 Hitachi Ltd 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
US20040169991A1 (en) * 1999-03-11 2004-09-02 Sharp Kabushiki Kaisha Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
CN104508549A (zh) * 2012-08-03 2015-04-08 株式会社半导体能源研究所 半导体装置

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100434362B1 (ko) 1999-12-15 2004-06-04 엘지전자 주식회사 전자교환기의 가상 녹음부를 구비한 안내방송 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
WO2011027650A1 (ja) * 2009-09-01 2011-03-10 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8791463B2 (en) 2010-04-21 2014-07-29 Sharp Kabushiki Kaisha Thin-film transistor substrate
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129234A (ja) * 1987-11-14 1989-05-22 Hitachi Ltd 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
US20040169991A1 (en) * 1999-03-11 2004-09-02 Sharp Kabushiki Kaisha Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same
US20090141203A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
CN104508549A (zh) * 2012-08-03 2015-04-08 株式会社半导体能源研究所 半导体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111443833A (zh) * 2014-05-30 2020-07-24 株式会社半导体能源研究所 触摸面板
CN111443833B (zh) * 2014-05-30 2023-11-21 株式会社半导体能源研究所 触摸面板
CN106233370A (zh) * 2015-02-26 2016-12-14 索尼公司 电子设备
CN108292683A (zh) * 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
US11329166B2 (en) 2015-11-20 2022-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
US11942554B2 (en) 2015-11-20 2024-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
CN109075206A (zh) * 2016-04-13 2018-12-21 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
CN109075206B (zh) * 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
US11450691B2 (en) 2016-04-13 2022-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI832145B (zh) * 2016-04-13 2024-02-11 日商半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置的顯示裝置
US11075255B2 (en) 2016-12-27 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
US20140070224A1 (en) 2014-03-13
US9252287B2 (en) 2016-02-02
CN103681874B (zh) 2018-02-23
JP6236262B2 (ja) 2017-11-22
US20150243794A1 (en) 2015-08-27
JP2014074906A (ja) 2014-04-24
US8981372B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
CN103681874B (zh) 显示装置及电子设备
JP6499336B2 (ja) 表示装置
CN104508549B (zh) 半导体装置
JP6145237B2 (ja) トランジスタ及びその作製方法
TWI722254B (zh) 半導體裝置
TWI611511B (zh) 半導體裝置
TWI620331B (zh) 半導體裝置
JP2014199907A (ja) 半導体装置及びその作製方法
CN103035736A (zh) 半导体装置及其制造方法
CN103855224A (zh) 半导体装置
CN104380444A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180223

CF01 Termination of patent right due to non-payment of annual fee