CN109075209B - 半导体装置或包括该半导体装置的显示装置 - Google Patents

半导体装置或包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN109075209B
CN109075209B CN201780027953.9A CN201780027953A CN109075209B CN 109075209 B CN109075209 B CN 109075209B CN 201780027953 A CN201780027953 A CN 201780027953A CN 109075209 B CN109075209 B CN 109075209B
Authority
CN
China
Prior art keywords
oxide semiconductor
film
semiconductor film
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027953.9A
Other languages
English (en)
Other versions
CN109075209A (zh
Inventor
山崎舜平
黑崎大辅
中泽安孝
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202210471884.3A priority Critical patent/CN114864381A/zh
Publication of CN109075209A publication Critical patent/CN109075209A/zh
Application granted granted Critical
Publication of CN109075209B publication Critical patent/CN109075209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明提供一种半导体装置的制造方法。另外，本发明提供一种以较低的温度制造可靠性高的半导体装置的方法。该方法包括：在沉积室中形成第一氧化物半导体膜的第一工序；以及在沉积室中在第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序。沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低。第一氧化物半导体膜及第二氧化物半导体膜都以具有结晶性的方式形成。第二氧化物半导体膜以该第二氧化物半导体膜的结晶性比第一氧化物半导体膜高的方式形成。

Description

半导体装置或包括该半导体装置的显示装置
技术领域
本发明的一个实施方式涉及一种包括氧化物半导体膜的半导体装置。此外，本发明的一个实施方式涉及一种包括上述半导体装置的显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序、机器、产品或组合物。本发明的一个实施方式尤其涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法或其制造方法。
注意，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。除了晶体管等半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个实施方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备也可以包括半导体装置。
背景技术
作为可用于晶体管的半导体材料，氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且使铟的比率比镓的比率高，而场效应迁移率(有时，简单地称为迁移率或μFE)得到提高的半导体装置。
非专利文献1公开了In2O3-Ga2ZnO4-ZnO System中的固溶区域(solid solutionrange)。
在非专利文献2中，探讨了其中晶体管的活性层包含铟锌氧化物及IGZO的两层氧化物半导体的结构。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
[非专利文献]
[非专利文献1]M.Nakamura，N.Kimizuka，and T.Mohri，“The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，1991，Vol.93，pp.298-315
[非专利文献2]John F.Wager，“Oxide TFTs：A Progress Report”，InformationDisplay 1/16，SID 2016，Jan/Feb 2016，Vol.32，No.1，pp.16-21
发明内容
在非专利文献2中，沟道保护型的底栅晶体管得到高场效应迁移率(μ＝62cm2V-1s-1)。该晶体管的活性层使用铟锌氧化物和IGZO的两层叠层，并且形成沟道的铟锌氧化物的厚度为10nm。另一方面，晶体管特性之一的S值(Subthreshold Swing(SS))大达0.41V/decade。另外，晶体管特性之一的阈值电压(Vth)为-2.9V，这意味着晶体管具有所谓的常开启特性。
将氧化物半导体膜用于沟道区域的晶体管的场效应迁移率越高越好。然而，有如下问题：当晶体管的场效应迁移率得到提高时，晶体管的特性容易具有常开启特性。注意，“常开启”是指即使对栅电极不施加电压也有沟道，而电流流过晶体管的状态。
此外，在将氧化物半导体膜用于沟道区域的晶体管中，形成在氧化物半导体膜中的氧空位对晶体管特性造成负面影响。例如，形成在氧化物半导体膜中的氧空位与氢键合以成为载流子供应源。产生在氧化物半导体膜中的载流子供应源引起具有氧化物半导体膜的晶体管的电特性变动，典型的是，阈值电压的漂移。
例如，在氧化物半导体膜中的氧空位量过多时，晶体管的阈值电压向负方向漂移而晶体管具有常开启特性。因此，在氧化物半导体膜中，尤其是在沟道区域中，氧空位量优选少，或者氧空位量优选少得不使晶体管具有常开启特性。
鉴于上述问题，本发明的一个实施方式的目的之一是提高具有氧化物半导体膜的晶体管的场效应迁移率及可靠性。此外，本发明的一个实施方式的目的之一是抑制具有氧化物半导体膜的晶体管的电特性变动并提高该晶体管的可靠性。此外，本发明的一个实施方式的目的之一是提供一种功耗得到降低的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种半导体装置。此外，本发明的一个实施方式的目的之一是提供一种半导体装置的制造方法。此外，本发明的一个实施方式的目的之一是提供一种以较低的温度制造可靠性高的半导体装置的方法。
注意，上述目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。上述目的以外的目的从说明书等的记载看来是显而易见并衍生出来的。
本发明的一个实施方式是一种半导体装置的制造方法，包括：在沉积室中形成第一氧化物半导体膜的第一工序；以及在沉积室中在第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，其中，沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，第一氧化物半导体膜及第二氧化物半导体膜都以具有结晶性的方式形成，并且，第二氧化物半导体膜的结晶性比第一氧化物半导体膜高。
本发明的其他实施方式是一种半导体装置的制造方法，包括：在沉积室中形成第一氧化物半导体膜的第一工序；以及在沉积室中在第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，其中，沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，第一氧化物半导体膜及第二氧化物半导体膜都在不因意图性的加热而变高的温度下以具有结晶性的方式形成，并且，第二氧化物半导体膜的结晶性比第一氧化物半导体膜高。
本发明的其他实施方式是一种半导体装置的制造方法，包括：在沉积室中形成第一氧化物半导体膜的第一工序；以及在沉积室中在第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，其中，沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，第一氧化物半导体膜及第二氧化物半导体膜都在100℃以上且200℃以下的温度下以具有结晶性的方式形成，并且，第二氧化物半导体膜的结晶性比第一氧化物半导体膜高。
在上述任意实施方式中，优选的是，第一氧化物半导体膜及第二氧化物半导体膜都利用溅射法形成。
在上述任意实施方式中，优选的是，第二氧化物半导体膜在其氧分压比形成第一氧化物半导体膜的气氛的氧分压高的气氛下形成。此外，在上述任意实施方式中，优选的是，第一氧化物半导体膜以0％以上且30％以下的氧流量比形成，并且第二氧化物半导体膜以大于30％且100％以下的氧流量比形成。
在上述任意实施方式中，优选的是，第一氧化物半导体膜以包括纳米结晶的方式形成，并且第二氧化物半导体膜以包括具有c轴取向性的结晶的方式形成。
在上述任意实施方式中，优选的是，第一氧化物半导体膜及第二氧化物半导体膜都使用In-M-Zn氧化物(M为Ga、Al、Y或Sn)靶材形成。
在上述实施方式中，优选的是，In、M及Zn的原子比为In:M:Zn＝4:2:4.1或其附近。
在上述实施方式中，优选的是，In、M及Zn的原子比为In:M:Zn＝5:1:7或其附近。
在上述实施方式中，优选的是，In、M及Zn的原子比为In:M:Zn＝1:1:1.2或其附近。
通过本发明的一个实施方式，可以提高具有氧化物半导体膜的晶体管的场效应迁移率及可靠性。此外，通过本发明的一个实施方式，可以抑制具有氧化物半导体膜的晶体管的电特性变动并提高该晶体管的可靠性。此外，通过本发明的一个实施方式，可以提供一种功耗得到降低的半导体装置。此外，通过本发明的一个实施方式，可以提供一种半导体装置。此外，通过本发明的一个实施方式，可以提供一种半导体装置的制造方法。此外，通过本发明的一个实施方式，可以提供一种以较低的温度制造可靠性高的半导体装置的方法。
注意，上述效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要实现所有上述效果。另外，上述以外的效果从说明书、附图、权利要求书等的记载中可明显得知并衍生出来的。
附图说明
图1是说明半导体装置的制造方法的流程图。
图2是说明半导体装置的制造方法的流程图。
图3是沉积设备的俯视图。
图4A至图4C是沉积设备的截面图。
图5A至图5C是半导体装置的俯视图及截面图。
图6A至图6C是半导体装置的俯视图及截面图。
图7A至图7C是半导体装置的俯视图及截面图。
图8A至图8C是半导体装置的俯视图及截面图。
图9A至图9C是半导体装置的俯视图及截面图。
图10A至图10C是半导体装置的俯视图及截面图。
图11A至图11C是半导体装置的制造方法的截面图。
图12A至图12C是半导体装置的制造方法的截面图。
图13A至图13C是半导体装置的制造方法的截面图。
图14A至图14C是半导体装置的制造方法的截面图。
图15A及图15B是示出扩散到氧化物半导体膜中的氧或过剩氧的扩散路径的示意图。
图16示出所测得的XRD谱。
图17A及图17B是样品的TEM图像，图17C至图17L是该样品的电子衍射图案。
图18A至图18C是样品的EDX面分析图像。
图19A及图19B是复合氧化物半导体的截面HAADF-STEM图像。
图20是复合氧化物半导体的截面示意图。
图21A至图21C是说明复合氧化物半导体的原子比的图。
图22A及图22B是说明溅射设备的图。
图23是说明复合氧化物半导体的制造方法的工序流程图。
图24A至图24C是说明靶材附近的截面的图。
图25是示出显示装置的一个方式的俯视图。
图26是示出显示装置的一个方式的截面图。
图27是示出显示装置的一个方式的截面图。
图28是说明显示面板的结构实例的图。
图29是说明显示面板的结构实例的图。
图30A至图30C是说明显示装置的方框图及电路图。
图31是说明显示模块的图。
图32A至图32E是说明电子设备的图。
图33A至图33G是说明电子设备的图。
图34A至图34D是说明导出六角形的旋转角的方法的图。
图35A及图35B是对样品的平面TEM图像进行图像分析而得的图像。
图36A至图36E是说明沃罗诺伊图的形成方法的图。
图37A及图37B是说明沃罗诺伊区域的形状的个数及比率的图。
图38A至图38C是说明实施例中的晶体管的Id-Vg特性的图。
图39是说明实施例中的晶体管的可靠性测试结果的图。
图40A及图40B是说明实施例中的晶体管的截面TEM图像的图。
图41是说明实施例中的样品的氢浓度的图。
图42A及图42B是说明实施例中的样品的碳浓度及氮浓度的图。
图43是说明实施例中的样品的氧浓度的图。
图44是说明实施例中的样品的自旋密度的图。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，该大小、该层的厚度或该区域并不一定限定于图示的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明的实施方式不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为方便起见，使用了“上”、“上方”、“下”、“下方”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过漏极与源极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”的词句可以相互调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授收，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
另外，在本说明书等中，可以将“膜”和“层”根据情况或状况相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时是指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指：当Vgs为预定的值时的关闭状态下的关态电流；当Vgs为预定的范围内的值时的关闭状态下的关态电流；或者当Vgs为能够获得充分低的关态电流的值时的关闭状态下的关态电流等。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值或以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流有时以具有电流/长度的次元的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds时或者包括该晶体管的半导体装置等所使用的Vds时的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保证包括该晶体管的半导体装置的可靠性的Vds或包括该晶体管的半导体装置等被使用的Vds下存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时“泄漏电流”是指“关态电流”。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
注意，在本说明书等中，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。此外，“半导体”与“绝缘体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书等所记载的“绝缘体”换称为“半导体”。或者，有时可以将本说明书等所记载的“绝缘体”换称为“半绝缘体”。
另外，在本说明书等中，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。此外，“半导体”和“导电体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。同样地，有时可以将本说明书所记载的“导电体”换称为“半导体”。
注意，在本说明书等中，半导体的杂质是指构成半导体膜的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。当包含杂质时，例如，有可能在半导体中形成态密度(DOS)，载流子迁移率有可能降低或结晶性有可能降低。在半导体包含氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，有氢(包含于水中)、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时例如由于氢等杂质的混入导致氧空位的产生。此外，当半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本说明书等中，In:Ga:Zn＝4:2:3或其附近是指在原子数的总和中In为4时，Ga为1以上且3以下(1≤Ga≤3)，Zn为2以上且4以下(2≤Zn≤4)的原子比。此外，In:Ga:Zn＝5:1:6或其附近是指在原子数的总和中In为5时，Ga大于0.1且2以下(0.1＜Ga≤2)，Zn为5以上且7以下(5≤Zn≤7)的原子比。此外，In:Ga:Zn＝1:1:1或其附近是指在原子数的总和中In为1时，Ga大于0.1且2以下(0.1＜Ga≤2)，Zn大于0.1且2以下(0.1＜Zn≤2)的原子比。
(实施方式1)
在本实施方式中，参照图1至图11C说明本发明的一个实施方式的半导体装置以及该半导体装置的制造方法。
本发明的一个实施方式是一种半导体装置的制造方法，包括：在沉积室中形成第一氧化物半导体膜的第一工序；以及在沉积室中在第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，其中，沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，第一氧化物半导体膜及第二氧化物半导体膜都以具有结晶性的方式形成，并且，第二氧化物半导体膜的结晶性比第一氧化物半导体膜高。
当层叠形成多个氧化物半导体膜(这里，第一氧化物半导体膜及第二氧化物半导体膜)时，第一氧化物半导体膜与第二氧化物半导体膜的界面的杂质(具体而言，氢、水分等)成为问题。
当第一氧化物半导体膜与第二氧化物半导体膜的界面附着或混入杂质时，有时半导体装置的可靠性变低。因此，在第一氧化物半导体膜与第二氧化物半导体膜的界面氢或水分等杂质越少越好。
在本发明的一个实施方式中，在同一沉积室中进行形成第一氧化物半导体膜的第一工序及形成第二氧化物半导体膜的第二工序，且该沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低。
此外，水蒸气分压比大气中的水蒸气分压低的气氛是指其压力至少比大气低的气氛。具体而言，将压力设定为低真空或中真空(几100Pa至0.1Pa)、或者高真空或超高真空(0.1Pa至1×10-7Pa)即可。
通过采用上述实施方式，可以抑制第一氧化物半导体膜与第二氧化物半导体膜的界面附着或混入杂质。
第一氧化物半导体膜及第二氧化物半导体膜都以具有结晶性的方式形成。此外，第二氧化物半导体膜的结晶性比第一氧化物半导体膜的结晶性高。
关于第一氧化物半导体膜及第二氧化物半导体膜的结晶性，在实施方式3或实施方式4中进行详细说明。
此外，也可以进行在形成第一氧化物半导体膜及第二氧化物半导体膜之后去除有可能包含在第一氧化物半导体膜及第二氧化物半导体膜中的氢、水分等的工序。另外，在本说明书等中，有时将去除包含在氧化物半导体膜中的氢的处理称为脱氢化处理。同样地，有时将去除包含在氧化物半导体膜中的水分的处理称为脱水化处理。
通过采用本发明的一个实施方式的半导体装置的制造方法，可以使多个氧化物半导体膜的每一个为杂质浓度低且缺陷态密度低的氧化物半导体膜。
通过使用杂质浓度低且缺陷态密度低的氧化物半导体膜，可以制造具有优良的电特性的晶体管，所以是优选的。这里，将杂质浓度低且缺陷态密度低(氧空位少)的状态称为“高纯度本征”或“实质上高纯度本征”。作为氧化物半导体膜中的杂质，典型地可以举出水、氢等。
高纯度本征或实质上高纯度本征的氧化物半导体膜因几乎没有载流子发生源较而可以具有低载流子密度。因此，在该氧化物半导体膜中形成有沟道区域的晶体管很少具有负阈值电压的电特性(很少具有常开启特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著小，即便是沟道宽度为1×106μm、沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。
<1-1.半导体装置的制造方法>
接着，将参照图1及图2对本发明的一个实施方式的半导体装置的制造方法进行说明。此外，图1及图2是说明本发明的一个实施方式的半导体装置的制造方法的流程图。
[第一工序：第一氧化物半导体膜的形成]
第一工序是在沉积室中在衬底上形成第一氧化物半导体膜的工序(参照图1中的步骤S101)。
注意，在本实施方式中示出在衬底上形成第一氧化物半导体膜的工序，但是不局限于此。例如，也可以在形成在衬底上的如绝缘膜、半导体膜或导电膜等各种任意膜上形成第一氧化物半导体膜。
第一氧化物半导体膜优选包含In、M(M为Ga、Al、Y或Sn)及Zn。此外，第一氧化物半导体膜优选包括In的原子比率多于M的原子比率的区域。作为一个例子，第一氧化物半导体膜的In、M及Zn的原子比优选为In:M:Zn＝4:2:3或其附近、或者In:M:Zn＝5:1:7或其附近。
作为形成第一氧化物半导体膜时使用的气体，使用惰性气体(典型的是氩)和氧气体中的至少一个即可。
例如，当形成第一氧化物半导体膜时使用氩气体和氧气体中的任一个。此外，形成第一氧化物半导体膜时的氧气体流量的气体流量的总量中所占的比率(也称为氧流量比)为0％以上且30％以下，优选为5％以上且15％以下。通过采用上述范围内的氧流量比，可以降低第一氧化物半导体膜的结晶性。此外，通过采用上述范围内的氧流量比，第一氧化物半导体膜的材料构成可以为后面所述的CAC-OS。
可以将形成第一氧化物半导体膜时的衬底温度设定为室温(25℃)以上且200℃以下，优选为室温以上且130℃以下。通过采用上述范围内的衬底温度，在使用大面积玻璃衬底时，可以抑制衬底的弯曲或歪曲。
[第二工序：第二氧化物半导体膜的形成]
第二工序是在第一氧化物半导体膜上形成第二氧化物半导体膜的工序(参照图1中的步骤S201)。
第二氧化物半导体膜优选包含In、M(M为Ga、Al、Y或Sn)及Zn。此外，第二氧化物半导体膜优选包含In的原子比率多于M的原子比率的区域。作为一个例子，第二氧化物半导体膜的In、M及Zn的原子比优选为In:M:Zn＝4:2:3或其附近、或者In:M:Zn＝5:1:7或其附近。
作为形成第二氧化物半导体膜时使用的气体，使用惰性气体(典型的是氩)和氧气体中的至少一个即可。
例如，当形成第二氧化物半导体膜时，使用氩气体和氧气体中的任一个。此外，形成第二氧化物半导体膜时的氧流量比大于30％且100％以下，优选为50％以上且100％以下，更优选为70％以上且100％以下。通过采用上述范围内的氧流量比，可以提高第二氧化物半导体膜的结晶性。
此外，可以将形成第二氧化物半导体膜时的衬底温度设定为室温(25℃)以上且200℃以下，优选为室温以上且130℃以下。通过采用上述范围内的衬底温度，在使用大面积玻璃衬底时，可以抑制衬底的弯曲或歪曲。
上述第一工序及第二工序在同一沉积室中进行，该沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低。因此，可以抑制水、氢等杂质混入第一氧化物半导体膜与第二氧化物半导体膜的界面。此外，由于在同一沉积室中形成第一氧化物半导体膜及第二氧化物半导体膜，所以可以抑制制造成本。
此外，在形成第一氧化物半导体膜(步骤S101)之前，作为第三工序也可以进行衬底的加热处理(图2中的步骤S301)。
第三工序是对衬底进行加热的工序。通过进行第三工序，可以适当地去除附着于衬底的表面的水等。例如，在衬底的表面附着水等的状态下形成第一氧化物半导体膜，在第一氧化物半导体膜中混入水分等，影响到晶体管特性等。
在进行第三工序时，如图2所示，连续地依次进行第三工序、第一工序及第二工序。此外，第一至第三工序优选在水蒸气分压比大气中的水蒸气分压低的气氛下进行。
<1-2.沉积设备的结构实例>
这里，参照图3及图4A至图4C对能够用于本发明的一个实施方式的半导体装置的制造方法的沉积设备的结构实例进行说明。
通过使用图3及图4A至图4C所示的沉积设备，可以抑制有可能混入氧化物半导体膜中的杂质(尤其是氢、水)。
图3示意性地示出枚叶式多室的沉积设备4000的俯视图。枚叶式多室的沉积设备4000包括具备收纳衬底的盒式接口4101和进行对准衬底的处理的对准接口4102的大气侧衬底供给室4001、将衬底从大气侧衬底供给室4001传送的大气侧衬底传送室4002、进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室4003a、进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室4003b、进行真空中的衬底的传送的传送室4004、对衬底进行加热的衬底加热室4005以及配置溅射靶材进行沉积的沉积室4006a、沉积室4006b、沉积室4006c。
另外，也可以如图3所示那样具有多个(在图3中三个)盒式接口4101。
另外，大气侧衬底传送室4002与装载闭锁室4003a及卸载闭锁室4003b连接，装载闭锁室4003a及卸载闭锁室4003b与传送室4004连接，传送室4004与衬底加热室4005、沉积室4006a、沉积室4006b及沉积室4006c连接。
另外，在各室的连接部设置有闸阀4104，可以使除了大气侧衬底供给室4001、大气侧衬底传送室4002以外的各室独立地保持真空状态。另外，大气侧衬底传送室4002及传送室4004具有传送机器人4103，可以传送玻璃衬底。
另外，衬底加热室4005优选兼作等离子体处理室。在枚叶式多室的沉积设备4000中，可以在处理与处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。另外，可以自由地决定沉积、加热处理等的顺序。另外，传送室、沉积室、装载闭锁室、卸载闭锁室以及衬底加热室的数目不局限于上述数目，可以根据设置它们的空间或工序条件适当地决定个数。
接着，图4A至图4C示出相当于图3所示的枚叶式多室的沉积设备4000的点划线A1-A2、点划线B1-B2及点划线B2-B3的切断面的截面。
图4A是示出衬底加热室4005和传送室4004的截面图。图4A所示的衬底加热室4005具有可以收纳衬底的多个加热载物台4105。
另外，在图4A中示出衬底加热室4005具有七个加热载物台4105的结构，但是本发明的一个实施方式不局限于此，加热载物台4105的个数也可以为1以上且少于7。或者，加热载物台4105的个数也可以为8以上。通过增加加热载物台4105的个数，可以同时对多个衬底进行加热处理以提高生产率，所以是优选的。此外，衬底加热室4005通过阀与真空泵4200连接。作为真空泵4200，例如可以使用干燥泵、机械增压泵等。
另外，作为可以用于衬底加热室4005的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用气体快速热退火(GRTA)设备、灯快速热退火(LRTA)设备等快速热退火(RTA)设备。LRTA设备是通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物的设备。GRTA设备是利用高温气体进行加热处理的设备。气体使用惰性气体。
另外，衬底加热室4005通过质量流量控制器4300与精制器4301连接。注意，虽然按照多种气体的每一个设置质量流量控制器4300和精制器4301，但是为了便于理解只示出一个质量流量控制器4300和一个精制器4301。作为导入到衬底加热室4005中的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(如氩气体等)。
传送室4004具有传送机器人4103。传送机器人4103具有多个可动部和保持衬底的臂，能够将衬底传送到各室。另外，传送室4004通过阀与真空泵4200以及低温泵4201连接。通过采用上述结构，传送室4004使用真空泵4200从大气压至低真空或中真空(几100Pa至0.1Pa左右)进行排气，切换阀，使用低温泵4201从中真空至高真空或超高真空(0.1Pa至1×10-7Pa左右)进行排气。
另外，例如也可以使两个以上的低温泵4201与传送室4004并联连接。通过采用上述结构，即使一个低温泵在进行再生中也可以使用剩下的低温泵进行排气。注意，上述的再生是指释放低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低，由此定期进行再生。
图4B是示出沉积室4006b、传送室4004、装载闭锁室4003a的截面图。参照图4B说明沉积室(溅射室)的详细内容。
图4B所示的沉积室4006b包括靶材4106、防着板4107、衬底载物台4108。另外，这里在衬底载物台4108上设置有衬底4109。虽然未图示，但是衬底载物台4108也可以具备保持衬底4109的衬底保持机构或从背面对衬底4109进行加热的背面加热器等。
另外，当沉积时使衬底载物台4108保持为大致垂直于地板表面的状态，当传递衬底时使衬底载物台4108保持为大致水平于地板表面的状态。另外，在图4B中，以虚线表示当传递衬底时保持有衬底载物台4108的位置。通过采用上述结构，与使衬底载物台4108保持为水平状态的情况相比，可以使沉积时可能会混入的尘屑或微粒附着于衬底4109的概率降低。但是，当使衬底载物台4108保持为大致垂直(90°)于地板表面的状态时，衬底4109可能会落下，所以优选将衬底载物台4108对地板表面的角度设定为80°以上且小于90°。
另外，防着板4107可以抑制从靶材4106被溅射的粒子沉积在不希望进行溅射的区域。另外，优选对防着板4107进行加工来防止沉积的溅射粒子剥离。例如，也可以进行使表面粗糙度增加的喷砂处理或者在防着板4107的表面上设置凹凸。
另外，沉积室4006b通过气体加热机构4302与质量流量控制器4300连接，气体加热机构4302通过质量流量控制器4300与精制器4301连接。利用气体加热机构4302可以将导入到沉积室4006b中的气体加热为40℃以上400℃以下，优选为50℃以上200℃以下。注意，虽然按照多种气体的每一个设置气体加热机构4302、质量流量控制器4300和精制器4301，但是为了便于理解只示出一个加热机构4302、一个质量流量控制器4300和一个精制器4301。作为导入到沉积室4006b的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(如氩气体等)。
另外，沉积室4006b通过阀与涡轮分子泵4202以及真空泵4200连接。
沉积室4006b设置有低温冷阱4110。
低温冷阱4110是能够吸附水等的相对来说熔点较高的分子(或原子)的机构。涡轮分子泵4202能够对大分子(或原子)稳定地进行排气且维修频度低，使得生产率得到提高，但是排氢、排水的能力较低。于是，为了提高排出水等的能力，采用低温冷阱4110与沉积室4006b连接的结构。低温冷阱4110的制冷机的温度为100K以下，优选为80K以下。另外，当低温冷阱4110具有多个制冷机时，优选各个制冷机的温度不同，这样可以高效率地进行排气。例如，可以将第一阶段的制冷机的温度设定为100K以下，将第二阶段的制冷机的温度设定为20K以下。
另外，沉积室4006b的排气方法不局限于上述方法，也可以采用与上述所示的传送室4004的排气方法(利用低温泵及真空泵的排气方法)同样的结构。当然，传送室4004的排气方法也可以采用与沉积室4006b的排气方法(利用涡轮分子泵及真空泵的排气方法)同样的结构。
另外，优选将上述的传送室4004、衬底加热室4005和沉积室4006b的背压(全压)以及各气体分子(原子)的分压设定为下述。尤其是，有可能杂质混入到形成的膜中，所以需要注意沉积室4006b的背压以及各气体分子(原子)的分压。
上述的各室的背压(全压)为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10-5Pa以下。另外，上述的各室的质量电荷比(m/z)＝18的气体分子(原子)的分压为3×10- 5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。上述的各室的m/z＝28的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。上述的各室的m/z＝44的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
另外，真空处理室内的全压及分压可以使用质量分析器测量。例如，使用ULVAC,Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
接着，说明图4B所示的传送室4004、装载闭锁室4003a以及图4C所示的大气侧衬底传送室4002、大气侧衬底供给室4001的详细内容。另外，图4C是示出大气侧衬底传送室4002、大气侧衬底供给室4001的截面图。
关于图4B所示的传送室4004，可以参照图4A所示的传送室4004的记载。
装载闭锁室4003a具有衬底递送载物台4111。当装载闭锁室4003a的压力从减压上升到大气压时，衬底递送载物台4111从设置在大气侧衬底传送室4002中的传送机器人4103接收衬底。然后，在使装载闭锁室4003a抽真空并处于减压状态之后，设置在传送室4004中的传送机器人4103从衬底递送载物台4111接收衬底。
另外，装载闭锁室4003a通过阀与真空泵4200以及低温泵4201连接。关于真空泵4200、低温泵4201的排气系统的连接方法，可以参照传送室4004的连接方法，所以这里省略说明。另外，图3所示的卸载闭锁室4003b可以采用与装载闭锁室4003a同样的结构。
大气侧衬底传送室4002具有传送机器人4103。通过传送机器人4103可以进行从盒式接口4101向装载闭锁室4003a或从装载闭锁室4003a向盒式接口4101的衬底的递送。另外，也可以在大气侧衬底传送室4002、大气侧衬底供给室4001的上方设置用来抑制尘屑或微粒的混入的机构如高效空气(HEPA)过滤器等。
大气侧衬底供给室4001具有多个盒式接口4101。盒式接口4101可以收纳多个衬底。
通过利用上述沉积设备形成氧化物半导体膜，可以抑制杂质对氧化物半导体膜的混入。并且，通过利用上述沉积设备形成接触于该氧化物半导体膜的膜，可以抑制从接触于氧化物半导体膜的膜向氧化物半导体膜的杂质混入。
例如，在使用图3及图4A至图4C所示的沉积设备制造本发明的一个实施方式的半导体装置时，可以以如下顺序进行。
在沉积室4006b中形成第一氧化物半导体膜。接着，在沉积室4006b中形成第二氧化物半导体膜。此外，如上述说明，通过使形成第一氧化物半导体膜时的氧气体流量与第二氧化物半导体膜不同，可以使第一氧化物半导体膜的结晶性或材料构成与第二氧化物半导体膜的结晶性或材料构成不同。
或者，在衬底加热室4005中加热衬底。接着，在沉积室4006b中形成第一氧化物半导体膜。接着，在沉积室4006b中形成第二氧化物半导体膜。如此，第一氧化物半导体膜及第二氧化物半导体膜使用同一沉积室4006b及同一溅射靶材形成于同一衬底上。换言之，第一氧化物半导体膜及第二氧化物半导体膜使用相同的材料形成，而成为材料构成不同的氧化物半导体膜。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，参照图5A至图15B说明本发明的一个实施方式的半导体装置以及半导体装置的制造方法。
<2-1.半导体装置的结构实例1>
图5A是作为本发明的一个实施方式的半导体装置的晶体管100的俯视图，图5B相当于沿着图5A所示的点划线X1-X2的截面图，图5C相当于沿着图5A所示的点划线Y1-Y2的截面图。注意，在图5A中，为了方便起见，省略晶体管100的构成要素的一部分(用作栅极绝缘膜的绝缘膜等)而进行图示。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。注意，有时在后面的晶体管的俯视图中也与图5A同样地省略构成要素的一部分。
晶体管100包括：衬底102上的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的氧化物半导体膜108；氧化物半导体膜108上的导电膜112a；以及氧化物半导体膜108上的导电膜112b。此外，在晶体管100上，具体而言，在氧化物半导体膜108、导电膜112a及导电膜112b上形成有绝缘膜114、绝缘膜114上的绝缘膜116以及绝缘膜116上的绝缘膜118。
另外，晶体管100是所谓沟道蚀刻型晶体管。
此外，氧化物半导体膜108包括：绝缘膜106上的氧化物半导体膜108_1；以及氧化物半导体膜108_1上的氧化物半导体膜108_2。氧化物半导体膜108_1相当于在实施方式1中说明的第一氧化物半导体膜，氧化物半导体膜108_2相当于在实施方式1中说明的第二氧化物半导体膜。即，氧化物半导体膜108_1及氧化物半导体膜108_2优选分别独立地包括In的原子比率大于M的原子比率的区域。
通过使氧化物半导体膜108_1及氧化物半导体膜108_2分别独立地包括其In的原子比率大于M的原子比率的区域，可以提高晶体管100的场效应迁移率。具体而言，晶体管100的场效应迁移率可以超过50cm2/Vs，优选的是，晶体管100的场效应迁移率可以超过100cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供一种边框宽度窄的显示装置。此外，通过将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以减少与显示装置连接的布线数。
另一方面，即使氧化物半导体膜108_1及氧化物半导体膜108_2分别独立地包括In的原子比率大于M的原子比率的区域，在氧化物半导体膜108_1及氧化物半导体膜108_2的结晶性都高的情况下，场效应迁移率有时下降。
但是，在本实施方式中，氧化物半导体膜108_1包括其结晶性低于氧化物半导体膜108_2的区域。此外，氧化物半导体膜108的结晶性例如可以通过X射线衍射(XRD)或透射电子显微镜(TEM)进行分析。
在氧化物半导体膜108_1包括结晶性低的区域的情况下，发挥如下效果。
首先，对在氧化物半导体膜108中可能形成的氧空位进行说明。
另外，形成在氧化物半导体膜108中的氧空位对晶体管特性造成影响而引起问题。例如，形成在氧化物半导体膜108中的氧空位与氢键合，而成为载流子供应源。产生在氧化物半导体膜108中产生载流子供应源使具有氧化物半导体膜108的晶体管100的电特性发生变动，典型地使阈值电压漂移。因此，在氧化物半导体膜108中，氧空位越少越好。
于是，在本发明的一个实施方式中，位于氧化物半导体膜108附近的绝缘膜，具体而言，形成在氧化物半导体膜108上方的绝缘膜114、116包含过剩氧。通过使氧或过剩氧从绝缘膜114、116移动到氧化物半导体膜108，能够减少氧化物半导体膜中的氧空位。
在此，参照图15A和图15B对扩散到氧化物半导体膜108中的氧或过剩氧的路径进行说明。图15A和图15B是表示扩散到氧化物半导体膜108中的氧或过剩氧的扩散路径的示意图，图15A是沟道长度方向上的示意图，图15B是沟道宽度方向上的示意图。
绝缘膜114、116所包含的氧或过剩氧从上方，即经过氧化物半导体膜108_2而扩散到氧化物半导体膜108_1中(图15A和图15B所示的Route 1)。
或者，绝缘膜114、116所包含的氧或过剩氧从氧化物半导体膜108_1及氧化物半导体膜108_2的每个侧面扩散到氧化物半导体膜108中(图15B所示的Route 2)。
例如，在图15A和图15B所示的Route 1中，在氧化物半导体膜108_2的结晶性高时，有时妨碍氧或过剩氧的扩散。另一方面，在图15B所示的Route 2中，可以将氧或过剩氧从氧化物半导体膜108_1及氧化物半导体膜108_2的每个侧面扩散到氧化物半导体膜108_1及氧化物半导体膜108_2中。
此外，氧化物半导体膜108_1包括其结晶性比氧化物半导体膜108_2低的区域，该区域成为过剩氧的扩散路径，所以可以将过剩氧通过图15B所示的Route 2扩散到其结晶性高于氧化物半导体膜108_1的氧化物半导体膜108_2中。此外，虽然图15A和图15B未图示，但是在绝缘膜106包含氧或过剩氧的情况下，氧或过剩氧有可能从绝缘膜106还扩散到氧化物半导体膜108中。
虽然在图15A及图15B中未图示，但是在形成氧化物半导体膜108_2时使用氧气体的情况下，可以将该氧气体添加给氧化物半导体膜108_1中。此外，在氧化物半导体膜108_1的厚度薄，例如，氧化物半导体膜108_1的厚度为5nm以上且40nm以下或10nm以上且20nm以下时，由于可以将形成氧化物半导体膜108_2时的氧气体添加到氧化物半导体膜108_1的膜中，所以是优选的。
如此，在本发明的一个实施方式的半导体装置中，采用结晶结构不同的氧化物半导体膜的叠层结构，将结晶性低的区域用作过剩氧的扩散路径，由此可以提供一种可靠性高的半导体装置。
此外，在只使用结晶性低的氧化物半导体膜构成氧化物半导体膜108的情况下，杂质(例如，氢或水分等)附着于或者混入到背沟道一侧，即相当于氧化物半导体膜108_2的区域中，有时导致可靠性的下降。
混入到氧化物半导体膜108的沟道区域中的氢或水分等杂质对晶体管特性造成负面影响，所以成为问题。因此，在氧化物半导体膜108中，氢或水分等杂质越少越好。
于是，在本发明的一个实施方式中，通过提高氧化物半导体膜的上层的氧化物半导体膜的结晶性，可以抑制可能混入到氧化物半导体膜108中的杂质。尤其是，通过提高氧化物半导体膜108_2的结晶性，可以抑制对导电膜112a、112b进行加工时的损伤。当对导电膜112a、112b进行加工时，氧化物半导体膜108的表面，即氧化物半导体膜108_2的表面暴露于蚀刻剂或蚀刻气体。但是，因为氧化物半导体膜108_2包括结晶性高的区域，所以其蚀刻耐性高于结晶性低的氧化物半导体膜108_1。因此，氧化物半导体膜108_2被用作蚀刻停止膜。
此外，在氧化物半导体膜108_1具有其结晶性低于氧化物半导体膜108_2的区域时，载流子密度有时得到提高。
此外，当氧化物半导体膜108_1的载流子密度较高时，费米能级有时相对于氧化物半导体膜108_1的导带为高。由此，氧化物半导体膜108_1的导带底变低，氧化物半导体膜108_1的导带底与可能形成在栅极绝缘膜(在此，绝缘膜106)中的陷阱能级的能量差有时变大。当该能量差变大时，在栅极绝缘膜中被俘获的电荷变少，有时可以减少晶体管的阈值电压变动。此外，当氧化物半导体膜108_1的载流子密度得到提高时，可以提高氧化物半导体膜108的场效应迁移率。
此外，氧化物半导体膜108_1优选为复合氧化物半导体。关于该复合氧化物半导体，将在实施方式4中进行详细说明。
另外，在图5A至图5C所示的晶体管100中，绝缘膜106具有晶体管100的栅极绝缘膜的功能，绝缘膜114、116、118具有晶体管100的保护绝缘膜的功能。此外，在晶体管100中，导电膜104具有栅电极的功能，导电膜112a具有源电极的功能，导电膜112b具有漏电极的功能。注意，在本说明书等中，有时将绝缘膜106称为第一绝缘膜，将绝缘膜114、116称为第二绝缘膜，将绝缘膜118称为第三绝缘膜。
<2-2.半导体装置的构成要素>
以下，对本实施方式的半导体装置所包括的构成要素进行详细的说明。
[衬底]
虽然对衬底102的材料等没有特别的限制，但是至少需要能够承受后续的加热处理的耐热性。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI衬底等，并且也可以将设置有半导体元件的上述衬底用作衬底102。当作为衬底102使用玻璃衬底时，通过使用第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm)、第十代(2950mm×3400mm)等的大面积衬底，可以制造大型显示装置。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100。或者，也可以在衬底102与晶体管100之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
[导电膜]
被用作栅电极的导电膜104、被用作源电极的导电膜112a及被用作漏电极的导电膜112b可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
另外，作为导电膜104、112a、112b，也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或氧化物半导体。
在此，说明氧化物导电体。在本说明书等中，也可以将氧化物导电体称为OC。例如，在氧化物半导体中形成氧空位，对该氧空位添加氢而在导带附近形成施主能级。其结果，氧化物半导体的导电性增高，而成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。一般而言，由于氧化物半导体的能隙大，因此对可见光具有透光性。另一方面，氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与氧化物半导体大致相同的透光性。
另外，作为导电膜104、112a、112b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以以湿蚀刻工序进行加工，从而可以抑制制造成本。
此外，导电膜112a、112b尤其优选包含上述金属元素中的铜、钛、钨、钽和钼中的一个或多个。尤其是，作为导电膜112a、112b，优选使用氮化钽膜。该氮化钽膜具有导电性且具有对铜或氢的高阻挡性。此外，因为从氮化钽膜本身释放的氢少，所以可以作为与氧化物半导体膜108接触的导电膜或氧化物半导体膜108的附近的导电膜最适合地使用氮化钽膜。此外，当作为导电膜112a、112b使用铜膜时，可以降低导电膜112a、112b的电阻，所以是优选的。
可以通过无电镀法形成导电膜112a、112b。作为通过该无电镀法可形成的材料，例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个。尤其是，由于在使用Cu或Ag时，可以降低导电膜的电阻，所以是优选的。
[被用作栅极绝缘膜的绝缘膜]
作为被用作晶体管100的栅极绝缘膜的绝缘膜106，可以通过等离子体增强化学气相沉积(PECVD)法、溅射法等形成包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的至少一种的绝缘层。注意，绝缘膜106也可以具有叠层结构或三层以上的叠层结构。
此外，优选的是，与被用作晶体管100的沟道区域的氧化物半导体膜108接触的绝缘膜106为氧化物绝缘膜，该绝缘膜106具有包含超过化学计量组成的氧的区域(过剩氧区域)。换言之，绝缘膜106能够释放氧。为了在绝缘膜106中形成过剩氧区域，例如可以采用如下方法：在氧气氛下形成绝缘膜106；或者在氧气氛下对沉积之后的绝缘膜106进行加热处理。
此外，当绝缘膜106使用氧化铪时发挥如下效果。氧化铪的介电常数比氧化硅或氧氮化硅高。因此，通过使用氧化铪，与使用氧化硅的情况相比，可以使绝缘膜106的厚度变大，由此，可以减少隧道电流引起的泄漏电流。即，可以实现关态电流小的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪具有高相对介电常数。因此，为了形成关态电流小的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶系或立方晶系等。注意，本发明的一个实施方式不局限于此。
注意，在本实施方式中，作为绝缘膜106形成氮化硅膜和氧化硅膜的叠层膜。与氧化硅膜相比，氮化硅膜的介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大，因此，通过使晶体管100的栅极绝缘膜包括氮化硅膜，可以增加绝缘膜的厚度。因此，可以通过抑制晶体管100的绝缘耐压的下降并提高绝缘耐压来抑制晶体管100的静电破坏。
[氧化物半导体膜]
作为氧化物半导体膜108可以使用上述材料。
当氧化物半导体膜108包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子比优选满足In＞M。作为这种溅射靶材的金属元素的原子比，可以举出In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8、In:M:Zn＝6:1:6、In:M:Zn＝5:2:5等。
另外，当氧化物半导体膜108由In-M-Zn氧化物构成时，作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。通过使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有结晶性的氧化物半导体膜108。注意，所形成的氧化物半导体膜108的原子比在上述溅射靶材中的金属元素的原子比的±40％的范围内变化。例如，在使用原子比为In:Ga:Zn＝4:2:4.1的溅射靶材时，所形成的氧化物半导体膜108的原子比也可以为In:Ga:Zn＝4:2:3或其附近。
氧化物半导体膜108的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙较宽的氧化物半导体，可以降低晶体管100的关态电流。
氧化物半导体膜108优选具有非单晶结构。非单晶结构例如包括下述c轴取向结晶氧化物半导体(CAAC-OS)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
[被用作保护绝缘膜的绝缘膜1]
绝缘膜114、116被用作晶体管100的保护绝缘膜。另外，绝缘膜114、116具有对氧化物半导体膜108供应氧的功能。即，绝缘膜114、116包含氧。另外，绝缘膜114是能够使氧透过的绝缘膜。注意，绝缘膜114还被用作在后面形成绝缘膜116时缓解对氧化物半导体膜108造成的损伤的膜。
作为绝缘膜114，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜114中的缺陷量较少，典型的是，通过电子自旋共振(ESR)测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为，若绝缘膜114的缺陷密度高，氧则与该缺陷键合，而使绝缘膜114中的氧的透过性减少的缘故。
在绝缘膜114中，有时从外部进入绝缘膜114的氧不是全部移动到绝缘膜114的外部，而是其一部分残留在绝缘膜114内部。另外，有时在氧从外部进入绝缘膜114的同时，绝缘膜114所含有的氧移动到绝缘膜114的外部，由此在绝缘膜114中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜114时，可以使从设置在绝缘膜114上的绝缘膜116脱离的氧经过绝缘膜114而移动到氧化物半导体膜108中。
此外，绝缘膜114可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与氧化物半导体膜的导带底的能量(EC_OS)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜或氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析法(TDS)中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨的释放量为1×1018molecules/cm-3以上且5×1019molecules/cm-3以下。注意，该氨释放量是在进行膜表面温度为50℃以上且650℃以下，优选为50℃以上且550℃以下的加热处理时的氨释放量。
氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)，典型的是NO2或NO在绝缘膜114等中形成能级。该能级位于氧化物半导体膜108的能隙中。由此，当氮氧化物扩散到绝缘膜114与氧化物半导体膜108的界面时，有时该能级在绝缘膜114一侧俘获电子。其结果，被俘获的电子留在绝缘膜114与氧化物半导体膜108的界面附近，由此使晶体管的阈值电压向正方向漂移。
另外，当进行加热处理时，氮氧化物与氨及氧起反应。当进行加热处理时，绝缘膜114所包含的氮氧化物与绝缘膜116所包含的氨起反应，由此绝缘膜114所包含的氮氧化物减少。因此，在绝缘膜114与氧化物半导体膜108的界面处不容易俘获电子。
通过作为绝缘膜114使用上述氧化物绝缘膜，可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性变动。
通过晶体管的制造工序中的加热处理，典型的是300℃以上且低于350℃的加热处理，在利用100K以下的ESR对绝缘膜114进行测量而得到的ESR谱中，观察到g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号。在X带的ESR测量中，第一信号与第二信号之间的分割宽度及第二信号与第三信号之间的分割宽度为5mT左右。另外，g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3，典型为1×1017spins/cm3以上且低于1×1018spins/cm3。
在100K以下的ESR谱中，g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号的自旋密度的总数相当于起因于氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)的信号的自旋密度的总数。作为氮氧化物的典型例子，有一氧化氮、二氧化氮等。即，g因子为2.037以上且2.039以下的第一信号、g因子为2.001以上且2.003以下的第二信号以及g因子为1.964以上且1.966以下的第三信号的自旋密度的总数越少，氧化物绝缘膜中的氮氧化物含量越少。
另外，上述氧化物绝缘膜的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的膜。
绝缘膜116为氧含量超过化学计量组成的氧化物绝缘膜。上述氧化物绝缘膜由于被加热而其一部分的氧脱离。另外，在TDS中，上述氧化物绝缘膜包括氧释放量为1.0×1019atoms/cm3以上，优选为3.0×1020atoms/cm3以上的区域。注意，上述氧释放量是在TDS中的加热处理的温度为50℃至650℃或者50℃至550℃的范围内被释放的氧的总量。此外，上述氧释放量为在TDS中换算为氧原子的氧释放总量。
作为绝缘膜116可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜116中的缺陷量较少，典型的是，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。由于绝缘膜116与绝缘膜114相比离氧化物半导体膜108更远，所以绝缘膜116的缺陷密度也可以高于绝缘膜114。
另外，因为绝缘膜114、116可以使用相同种类材料形成，所以有时无法明确地确认到绝缘膜114与绝缘膜116的界面。因此，在本实施方式中，以虚线图示出绝缘膜114与绝缘膜116的界面。注意，在本实施方式中，虽然说明绝缘膜114与绝缘膜116的两层结构，但是本发明不局限于此，例如，也可以采用绝缘膜114的单层结构或三层以上的叠层结构。
[被用作保护绝缘膜的绝缘膜2]
绝缘膜118被用作晶体管100的保护绝缘膜。
绝缘膜118包含氢和氮中的一方或双方。或者，绝缘膜118包含氮及硅。绝缘膜118具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜118，能够防止氧从氧化物半导体膜108扩散到外部并能够防止绝缘膜114、116所包含的氧扩散到外部，还能够抑制氢、水等从外部侵入氧化物半导体膜108中。
作为绝缘膜118，例如可以使用氮化物绝缘膜。作为该氮化物绝缘膜，有氮化硅、氮氧化硅、氮化铝、氮氧化铝等。
虽然上述所记载的导电膜、绝缘膜、氧化物半导体膜及金属膜等各种膜可以利用溅射法或PECVD法形成，但是例如也可以利用其它方法，例如热化学气相沉积(CVD)法形成。作为热CVD法的例子，可以举出有机金属化学气相沉积(MOCVD)法或原子层沉积(ALD)法等。
由于热CVD法是不使用等离子体的形成方法，因此具有不产生因等离子体损伤引起的缺陷的优点。此外，可以以如下方法进行热CVD法：将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
此外，可以以如下方法进行ALD法：将源气体供应到处理室内，将处理室内的压力设定为大气压或减压而在衬底上沉积膜。
<2-3.半导体装置的结构实例2>
接着，使用图6A至图10C说明与图5A至图5C所示的晶体管100的变形例子。
图6A是作为本发明的一个实施方式的半导体装置的晶体管100A的俯视图，图6B相当于沿着图6A所示的点划线X1-X2的截面图，图6C相当于沿着图6A所示的点划线Y1-Y2的截面图。
图6A和图6B所示的晶体管100A具有所谓沟道保护型晶体管结构。如此，本发明的一个实施方式的半导体装置可以具有沟道蚀刻型晶体管结构或沟道保护型晶体管结构。
此外，在晶体管100A中，绝缘膜114、116包括开口141a、141b。此外，氧化物半导体膜108通过开口141a、141b与导电膜112a、112b连接。此外，在导电膜112a、112b上形成有绝缘膜118。此外，绝缘膜114、116具有所谓沟道保护膜的功能。此外，晶体管100A的其他结构与上述晶体管100同样，发挥同样的效果。
此外，图7A是本发明的一个实施方式的半导体装置的晶体管100B的俯视图，图7B相当于沿着图7A所示的点划线X1-X2的截面图，图7C相当于沿着图7A所示的点划线Y1-Y2的截面图。
晶体管100B包括：衬底102上的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的氧化物半导体膜108；氧化物半导体膜108上的导电膜112a；氧化物半导体膜108上的导电膜112b；氧化物半导体膜108、导电膜112a及导电膜112b上的绝缘膜114；绝缘膜114上的绝缘膜116；绝缘膜116上的导电膜120a；绝缘膜116上的导电膜120b；以及绝缘膜116、导电膜120a及导电膜120b上的绝缘膜118。
此外，绝缘膜114、116包括开口142a。此外，绝缘膜106、114、116包括开口142b。导电膜120a通过开口142b与导电膜104电连接。此外，导电膜120b通过开口142a与导电膜112b电连接。
另外，在晶体管100B中，绝缘膜106具有晶体管100B的第一栅极绝缘膜的功能，绝缘膜114、116具有晶体管100B的第二栅极绝缘膜的功能，绝缘膜118具有晶体管100B的保护绝缘膜的功能。此外，在晶体管100B中，导电膜104具有第一栅电极的功能，导电膜112a具有源电极的功能，导电膜112b具有漏电极的功能。此外，在晶体管100B中，导电膜120a具有第二栅电极的功能，导电膜120b具有显示装置的像素电极的功能。
此外，如图7C所示，导电膜120a通过开口142b与导电膜104电连接。因此，导电膜104和导电膜120a被施加相同的电位。
此外，如图7C所示，氧化物半导体膜108位于与导电膜104及导电膜120a相对的位置，且夹在被用作栅电极的两个导电膜之间。导电膜120a的沟道长度方向上的长度及导电膜120a的沟道宽度方向上的长度都大于氧化物半导体膜108的沟道长度方向上的长度及氧化物半导体膜108的沟道宽度方向上的长度，氧化物半导体膜108的整体隔着绝缘膜114、116被导电膜120a覆盖。
换言之，导电膜104与导电膜120a通过形成于绝缘膜106、114、116中的开口连接，并且导电膜104及导电膜120a都包括位于氧化物半导体膜108的端部的外侧的区域。
通过采用上述结构，利用导电膜104及导电膜120a的电场电围绕晶体管100B所包括的氧化物半导体膜108。可以将如晶体管100B那样的利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为围绕沟道(S-channel)结构。
因为晶体管100B具有S-channel结构，所以可以使用被用作第一栅电极的导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场，由此，晶体管100B的电流驱动能力得到提高，从而可以得到较大的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管100B微型化。另外，由于晶体管100B具有氧化物半导体膜108由被用作第一栅电极的导电膜104及被用作第二栅电极的导电膜120a围绕的结构，所以可以提高晶体管100B的机械强度。
此外，作为导电膜120a、120b，可以使用与上述导电膜104、112a、112b的材料同样的材料。尤其是，作为导电膜120a、120b，优选使用氧化物导电膜(OC)。通过作为导电膜120a、120b使用氧化物导电膜，可以对绝缘膜114，116中添加氧。
此外，晶体管100B的其他结构与上述晶体管100同样，发挥同样的效果。
此外，图8A是本发明的一个实施方式的半导体装置的晶体管100C的俯视图，图8B相当于沿着图8A所示的点划线X1-X2的截面图，图8C相当于沿着图8A所示的点划线Y1-Y2的截面图。
晶体管100C与上述晶体管100B之间的不同之处在于：在晶体管100C中，导电膜112a、112b都具有三层结构。
晶体管100C的导电膜112a包括：导电膜112a_1；导电膜112a_1上的导电膜112a_2；以及导电膜112a_2上的导电膜112a_3。此外，晶体管100C的导电膜112b包括：导电膜112b_1；导电膜112b_1上的导电膜112b_2；以及导电膜112b_2上的导电膜112b_3。
例如，导电膜112a_1、导电膜112b_1、导电膜112a_3及导电膜112b_3优选包含钛、钨、钽、钼、铟、镓、锡和锌中的一个或多个。此外，导电膜112a_2及导电膜112b_2优选包含铜、铝和银中的一个或多个。
具体而言，作为导电膜112a_1、导电膜112b_1、导电膜112a_3及导电膜112b_3可以使用In-Sn氧化物或In-Zn氧化物，作为导电膜112a_2及导电膜112b_2可以使用铜。
通过采用上述结构，可以降低导电膜112a、112b的布线电阻，且抑制对氧化物半导体膜108的铜的扩散，所以是优选的。此外，通过采用上述结构，可以降低导电膜112b与导电膜120b的接触电阻，所以是优选的。另外，晶体管100C的其他结构与上述晶体管100同样，发挥同样的效果。
此外，图9A是本发明的一个实施方式的半导体装置的晶体管100D的俯视图，图9B相当于沿着图9A所示的点划线X1-X2的截面图，图9C相当于沿着图9A所示的点划线Y1-Y2的截面图。
晶体管100D与上述晶体管100B之间的不同之处在于：在晶体管100D中，导电膜112a、112b都具有三层结构。此外，晶体管100D与上述晶体管100C之间的不同之处在于导电膜112a、112b的形状。
晶体管100D的导电膜112a包括：导电膜112a_1；导电膜112a_1上的导电膜112a_2；以及导电膜112a_2上的导电膜112a_3。此外，晶体管100C的导电膜112b包括：导电膜112b_1；导电膜112b_1上的导电膜112b_2；以及导电膜112b_2上的导电膜112b_3。此外，作为导电膜112a_1、导电膜112a_2、导电膜112a_3、导电膜112b_1、导电膜112b_2及导电膜112b_3，可以使用上述材料。
此外，导电膜112a_1的端部具有位于导电膜112a_2的端部的外侧的区域，导电膜112a_3覆盖导电膜112a_2的顶面及侧面且包括与导电膜112a_1接触的区域。此外，导电膜112b_1的端部具有位于导电膜112b_2的端部的外侧的区域，导电膜112b_3覆盖导电膜112b_2的顶面及侧面且包括与导电膜112b_1接触的区域。
通过采用上述结构，可以降低导电膜112a、112b的布线电阻，且抑制对氧化物半导体膜108的铜的扩散，所以是优选的。另外，从适当地抑制铜的扩散的方面来看，与上述晶体管100C相比，晶体管100D所示的结构是更优选的。此外，通过采用上述结构，可以降低导电膜112b与导电膜120b的接触电阻，所以是优选的。此外，晶体管100D的其他结构与上述晶体管100同样，发挥同样的效果。
此外，图10A是本发明的一个实施方式的半导体装置的晶体管100E的俯视图，图10B相当于沿着图10A所示的点划线X1-X2的截面图，图10C相当于沿着图10A所示的点划线Y1-Y2的截面图。
晶体管100E与上述晶体管100D之间的不同之处在于导电膜120a、120b的位置。具体而言，晶体管100E的导电膜120a、120b位于绝缘膜118上。此外，晶体管100E的其他结构与上述晶体管100D同样，并发挥同样的效果。
此外，根据本实施方式的晶体管的结构可以自由地相互组合。
<2-4.半导体装置的制造方法>
下面，参照图11A至图14C对本发明的一个实施方式的半导体装置的晶体管100B的制造方法进行说明。
此外，图11A至图11C、图12A至图12C、图13A至图13C及图14A至图14C是说明半导体装置的制造方法的截面图。此外，在图11A至图11C、图12A至图12C、图13A至图13C及图14A至图14C中，左侧是沟道长度方向上的截面图，右侧是沟道宽度方向上的截面图。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成用作第一栅电极的导电膜104。接着，在导电膜104上形成用作第一栅极绝缘膜的绝缘膜106(参照图11A)。
在本实施方式中，作为衬底102使用玻璃衬底。作为被用作第一栅电极的导电膜104，通过溅射法形成厚度为50nm的钛膜和厚度为200nm的铜膜。作为绝缘膜106，通过PECVD法形成厚度为400nm的氮化硅膜和厚度为50nm的氧氮化硅膜。
另外，上述氮化硅膜具有包括第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构例如可以如下所示那样形成。
可以在如下条件下形成厚度为50nm的第一氮化硅膜：例如，作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体，向PECVD设备的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体使用流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体，向PECVD设备的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅膜：作为源气体使用流量为200sccm的硅烷以及流量为5000sccm的氮，向PECVD设备的反应室内供应该源气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜可以在350℃以下的衬底温度下形成。
通过作为氮化硅膜采用上述三层结构，例如在作为导电膜104使用包含铜的导电膜的情况下，能够发挥如下效果。
第一氮化硅膜可以抑制铜元素从导电膜104扩散。第二氮化硅膜具有释放氢的功能，可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少且可以抑制从第二氮化硅膜释放的氢扩散的膜。
接着，在绝缘膜106上形成氧化物半导体膜108_1_0及氧化物半导体膜108_2_0(参照图11B和图11C)。
图11B是在绝缘膜106上形成氧化物半导体膜108_1_0及氧化物半导体膜108_2_0时的沉积设备内的截面示意图。图11B示意性地示出：作为沉积设备的溅射设备；在该溅射设备中设置的靶材191；在靶材191的下方形成的等离子体192。
此外，在图11B中，以虚线的箭头示意性地表示添加到绝缘膜106的氧或过剩氧。例如，在形成氧化物半导体膜108_1_0时使用氧气体的情况下，可以适当地对绝缘膜106添加氧。
首先，在绝缘膜106上形成氧化物半导体膜108_1_0。氧化物半导体膜108_1_0的厚度可以为1nm以上且25nm以下，优选为5nm以上且20nm以下。此外，氧化物半导体膜108_1_0使用惰性气体(典型的是，Ar气体)和氧气体中的任一个或两个形成。此外，形成氧化物半导体膜108_1_0时的沉积气体整体中所占的氧气体的比率(以下，也称为氧流量比)为0％以上且30％以下，优选为5％以上且15％以下。
通过以上述范围的氧流量比形成氧化物半导体膜108_1_0，可以使氧化物半导体膜108_1_0的结晶性低。
接着，在氧化物半导体膜108_1_0上形成氧化物半导体膜108_2_0。此外，当形成氧化物半导体膜108_2_0时，在包含氧气体的气氛下进行等离子体放电。此时，对成为氧化物半导体膜108_2_0的被形成面的氧化物半导体膜108_1_0添加氧。此外，形成氧化物半导体膜108_2_0时的氧流量比大于30％且100％以下，优选为50％以上且100％以下，更优选为70％以上且100％以下。
此外，氧化物半导体膜108_2_0的厚度为20nm以上且100nm以下，优选为20nm以上且50nm以下。
此外，如上所述，用来形成氧化物半导体膜108_2_0的氧流量比优选大于用来形成氧化物半导体膜108_1_0的氧流量比。换言之，氧化物半导体膜108_1_0优选在比氧化物半导体膜108_2_0低的氧分压下形成。
此外，形成氧化物半导体膜108_1_0及氧化物半导体膜108_2_0时的衬底温度可以为室温(25℃)以上且200℃以下，优选为室温以上且130℃以下。此外，通过在真空中连续地形成氧化物半导体膜108_1_0及氧化物半导体膜108_2_0，可以防止杂质混入到各界面，所以是更优选的。
另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此可以尽可能地防止水分等混入氧化物半导体膜。
另外，在通过溅射法沉积氧化物半导体膜的情况下，优选使用低温泵等吸附式真空抽气泵对溅射设备的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜来说是杂质的水等。尤其是，在溅射设备的待机时处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压优选为1×10-4Pa以下，更优选为5×10-5Pa以下。
在本实施方式中，氧化物半导体膜108_1_0使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])并利用溅射法形成。此外，将形成氧化物半导体膜108_1_0时的衬底温度设定为室温，作为沉积气体使用流量为180sccm的氩气体及流量为20sccm的氧气体(氧流量比为10％)。
此外，氧化物半导体膜108_2_0使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])并利用溅射法形成。此外，将形成氧化物半导体膜108_2_0时的衬底温度设定为室温，作为沉积气体使用流量为200sccm的氧气体(氧流量比为100％)。
通过使氧化物半导体膜108_1_0的形成时的氧流量比与氧化物半导体膜108_2_0的形成时的氧流量比不同，可以形成具有多种结晶性的叠层膜。
接着，通过将氧化物半导体膜108_1_0及氧化物半导体膜108_2_0加工为所希望的形状，形成岛状的氧化物半导体膜108_1及岛状的氧化物半导体膜108_2。此外，在本实施方式中，由氧化物半导体膜108_1、氧化物半导体膜108_2构成岛状的氧化物半导体膜108(参照图12A)。
此外，优选的是，在形成氧化物半导体膜108之后进行加热处理(以下，称为第一加热处理)。通过进行第一加热处理，可以降低包含在氧化物半导体膜108中的氢、水等。另外，以氢、水等的降低为目的的加热处理也可以在将氧化物半导体膜108加工为岛状之前进行。注意，第一加热处理是氧化物半导体膜的高纯度化处理之一。
第一加热处理的温度例如为150℃以上且低于衬底的应变点，优选为200℃以上且450℃以下，更优选为250℃以上且350℃以下。
此外，第一加热处理可以使用电炉、RTA设备等。通过使用RTA设备，如果在短时间内就可以以衬底的应变点以上的温度进行加热处理。由此，可以缩短加热时间。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢、水等。此外，在氮或稀有气体气氛下进行加热处理之后，也可以在氧或超干燥空气气氛下进行加热。其结果是，在可以使氧化物半导体膜中的氢、水等脱离的同时，可以将氧供应到氧化物半导体膜中。其结果是，可以减少氧化物半导体膜中的氧空位。
接着，在绝缘膜106及氧化物半导体膜108上形成导电膜112(参照图12B)。
在本实施方式中，作为导电膜112，通过溅射法依次形成厚度为30nm的钛膜、厚度为200nm的铜膜、厚度为10nm的钛膜。
接着，通过将导电膜112加工为所希望的形状，形成岛状的导电膜112a、岛状的导电膜112b(参照图12C)。
此外，在本实施方式中，使用湿蚀刻设备对导电膜112进行加工。但是，导电膜112的加工方法不局限于此，例如也可以使用干蚀刻设备。
此外，也可以在形成导电膜112a、112b后洗涤氧化物半导体膜108(更具体而言，氧化物半导体膜108_3)的表面(背沟道一侧)。作为洗涤方法，例如可以举出使用磷酸等化学溶液的洗涤。通过使用磷酸等化学溶液进行洗涤，可以去除附着于氧化物半导体膜108_3表面的杂质(例如，包含在导电膜112a、112b中的元素等)。注意，不一定必须进行该洗涤，根据情况可以不进行该洗涤。
另外，在导电膜112a、112b的形成工序和/或上述洗涤工序中，有时氧化物半导体膜108的从导电膜112a、112b露出的区域有时变薄。
此外，在本发明的一个实施方式的半导体装置中，从导电膜112a、112b露出的区域，就是说，氧化物半导体膜109_2是其结晶性得到提高的氧化物半导体膜。杂质(尤其是用于导电膜112a、112b的构成元素)不容易扩散到结晶性高的氧化物半导体膜中。因此，可以提供一种可靠性高的半导体装置。
此外，在图12C中，虽然示出从导电膜112a、112b露出的氧化物半导体膜108的表面，即氧化物半导体膜108_2的表面具有凹部的情况，但是本发明的一个实施方式不局限于此，从导电膜112a、112b露出的氧化物半导体膜108的表面也可以不具有凹部。
接着，在氧化物半导体膜108及导电膜112a、112b上形成绝缘膜114及绝缘膜116(参照图13A)。
在此，优选在形成绝缘膜114之后以不暴露于大气的方式连续地形成绝缘膜116。通过在形成绝缘膜114之后以不暴露于大气的方式调整源气体的流量、压力、高频功率和衬底温度中的至少一个来连续地形成绝缘膜116，可以降低绝缘膜114与绝缘膜116的界面处的来自大气成分的杂质浓度。
例如，作为绝缘膜114，通过PECVD法可以形成氧氮化硅膜。此时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。含有硅的沉积气体的典型例子为硅烷、乙硅烷、丙硅烷、氟化硅烷等。
在本实施方式中，作为绝缘膜114，在如下条件下利用PECVD法形成氧氮化硅膜：保持衬底102的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，供应到平行板电极的高频功率为13.56MHz、100W(功率密度为1.6×10-2W/cm2)。
作为绝缘膜116，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD设备的处理室内的衬底温度保持为180℃以上且350℃以下，将源气体导入处理室中并将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并且，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
在绝缘膜116的沉积条件中，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，且促进源气体的氧化，使得绝缘膜116中的氧含量超过化学计量组成。另一方面，在以上述温度范围内的衬底温度形成的膜中，由于硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。其结果，可以形成氧含量超过化学计量组成且由于被加热而其一部分的氧脱离的氧化物绝缘膜。
在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的沉积条件中，通过增加相对于氧化性气体的包含硅的沉积气体的流量，可以减少绝缘膜116中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘膜，其中通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果，能够提高晶体管100的可靠性。
优选在形成绝缘膜114、116之后进行加热处理(以下，称为第二加热处理)。通过第二加热处理，可以降低包含于绝缘膜114、116中的氮氧化物。通过第二加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以降低氧化物半导体膜108中的氧空位的量。
将第二加热处理的温度典型地设定为低于400℃，优选为低于375℃，进一步优选为150℃以上且350℃以下。第二加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩、氦等)的气氛下进行。在该加热处理中，优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。在该加热处理中，可以使用电炉、RTA设备等进行该加热处理。
接着，在绝缘膜114、116中的所希望的区域中形成开口142a、142b(参照图13B)。
在本实施方式中，开口142a、142b使用干蚀刻设备形成。开口142a到达导电膜112b，开口142b到达导电膜104。
接着，在绝缘膜116上形成导电膜120(参照图13C和图14A)。
图13C是在绝缘膜116上形成导电膜120时的沉积设备内的截面示意图。图13C示意性地示出：作为沉积设备的溅射设备；在该溅射设备中设置的靶材193；在靶材193的下方形成的等离子体194。
首先，在形成导电膜120时，在包含氧气体的气氛下进行等离子体放电。此时，对被形成导电膜120的绝缘膜116添加氧。形成导电膜120时的气氛可以混有惰性气体(例如，氦气体、氩气体、氙气体等)和氧气体。
氧气体至少包含在形成导电膜120时的沉积气体中即可，在形成导电膜120时的沉积气体中，氧气体所占的比率高于0％且为100％以下，优选为10％以上且100％以下，更优选为30％以上且100％以下。
在图13C中，以虚线箭头示意性地示出添加到绝缘膜116中的氧或过剩氧。
在本实施方式中，通过溅射法利用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])形成导电膜120。
注意，虽然本实施方式示出在形成导电膜120时对绝缘膜116添加氧的方法，但是不局限于此。例如，也可以在形成导电膜120之后还对绝缘膜116添加氧。
作为对绝缘膜116添加氧的方法，例如可以使用包含铟、锡、硅的氧化物(In-Sn-Si氧化物，也称为ITSO)靶材(In2O3:SnO2:SiO2＝85:10:5[wt％])形成厚度为5nm的ITSO膜。此时，当ITSO膜的厚度为1nm以上且20nm以下，或者2nm以上且10nm以下时，可以适当地透过氧且抑制氧的释放，所以是优选的。然后，使氧透过ITSO膜，对绝缘膜116添加氧。作为氧的添加方法，可以举出离子掺杂法、离子注入法、等离子体处理法等。此外，当添加氧时，通过对衬底一侧施加偏压，可以有效地将氧添加到绝缘膜116中。例如，使用灰化设备，可以将施加到该灰化设备的衬底一侧的偏压的功率密度设定为1W/cm2以上且5W/cm2以下。此外，通过将添加氧时的衬底温度设定为室温以上且300℃以下，优选为100℃以上且250℃以下，可以高效地对绝缘膜116添加氧。
接着，通过将导电膜120加工为所希望的形状，形成岛状的导电膜120a、岛状的导电膜120b(参照图14B)。
在本实施方式中，使用湿蚀刻设备对导电膜120进行加工。
接着，在绝缘膜116、导电膜120a及导电膜120b上形成绝缘膜118(参照图14C)。
绝缘膜118包含氢和氮中的一方或双方。作为绝缘膜118，例如优选使用氮化硅膜。绝缘膜118例如可以通过溅射法或PECVD法形成。例如，当通过PECVD法形成绝缘膜118时，使衬底温度低于400℃，优选为低于375℃，进一步优选为180℃以上且350℃以下。通过将绝缘膜118的形成时的衬底温度设定为上述范围，可以形成致密的膜，所以是优选的。另外，通过将绝缘膜118的形成时的衬底温度设定为上述范围，可以将绝缘膜114、116中的氧或者过剩氧移动到氧化物半导体膜108。
例如，当作为绝缘膜118利用PECVD法形成氮化硅膜时，作为源气体优选使用包含硅的沉积气体、氮及氨。通过使用相对于氮为少量的氨，在等离子体中氨离解而产生活性种。该活性种将包括在包含硅的沉积气体中的硅与氢之间的键合及氮分子之间的三键切断。其结果，可以形成硅与氮的键合得到促进、硅与氢的键合少、缺陷少且致密的氮化硅膜。另一方面，在氨量相对于氮为多时，包含硅的沉积气体的分解及氮的分解不进展，硅与氢的键合会残留下来，而导致形成缺陷增加且不致密的氮化硅膜。由此，在源气体中，优选将相对于氨的氮流量比设定为5倍以上且50倍以下，更优选为10倍以上且50倍以下。
在本实施方式中，作为绝缘膜118，通过利用PECVD设备并使用硅烷、氮及氨作为源气体，形成厚度为50nm的氮化硅膜。硅烷的流量为50sccm，氮的流量为5000sccm，氨的流量为100sccm。将处理室的压力设定为100Pa，将衬底温度设定为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。PECVD设备是电极面积为6000cm2的平行板型PECVD设备，并且，将所供应的功率的换算为每单位面积的功率(功率密度)为1.7×10-1W/cm2。
此外，在作为导电膜120a、120b使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])形成导电膜的情况下，通过形成绝缘膜118，绝缘膜118所包含的氢和氮中的一方或双方有时进入导电膜120a、120b中。此时，在氢和氮中的一方或双方连接于导电膜120a、120b中的氧空位时，导电膜120a、120b的电阻有时下降。
此外，也可以在形成绝缘膜118之后进行与上述第一加热处理及第二加热处理同等的加热处理(以下，称为第三加热处理)。
通过进行第三加热处理，绝缘膜116所包含的氧移动到氧化物半导体膜108中，填补氧化物半导体膜108中的氧空位。
通过上述工序，可以制造图7A至图7C所示的晶体管100B。
此外，图5A至图5C所示的晶体管100可以通过在进行图13A所示的工序之后形成绝缘膜118来制造。此外，图6A至图6C所示的晶体管100A可以通过改变导电膜112a、112b、绝缘膜114、116的形成顺序且追加在绝缘膜114、116中形成开口141a、141b的工序来制造。
本实施方式的至少一部分可以与本说明书所记载的其他任意实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，对本发明的一个实施方式的氧化物半导体膜所包括的Cloud-Aligned Composite氧化物半导体(CAC-OS)的构成进行说明。
<3-1.CAC的构成>
CAC是指包含在氧化物半导体膜中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体膜中一个或多个金属元素混合的状态称为马赛克状或补丁状，该金属元素的区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物(以下，也称为IGZO)中的CAC-IGZO是指材料分成铟氧化物(InOX1，其中X1为大于0的实数))或铟锌氧化物(InX2ZnY2OZ2，其中X2、Y2及Z2为大于0的实数)以及镓氧化物(GaOX3，其中X3为大于0的实数)或镓锌氧化物(GaX4ZnY4OZ4，其中X4、Y4及Z4为大于0的实数)等而成为马赛克状的构成，且马赛克状的InOX1或InX2ZnY2OZ2分布在氧化物半导体膜中。该构成也被称为云状构成。
也就是说，CAC-IGZO是具有以InX2ZnY2OZ2或InOX1为主要成分的区域及以GaOX3为主要成分的区域不均匀地分布而混合的构成的复合氧化物半导体膜。此外，以InX2ZnY2OZ2或InOX1为主要成分的区域及以GaOX3为主要成分的区域的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
注意，IGZO是通称，是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO纳米结晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC与材料构成有关。在包含In、Ga、Zn及O的CAC的材料构成中，以Ga为主要成分的多个区域及以In为主要成分的多个区域以马赛克状无规律地分散。因此，在CAC构成中，结晶结构是次要因素。此外，以Ga为主要成分的区域及以In为主要成分的区域可以利用EDX面分析图像进行评价。可以将以Ga为主要成分的区域及以In为主要成分的区域称为纳米粒子。该纳米粒子的粒径为0.5nm以上且10nm以下，典型地为1nm以上且2nm以下。此外，上述纳米粒子的边缘部不清楚(模糊)，因此有时观察不到明确的边界。
注意，在CAC的构成中，不包含原子比不同的二种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域的明确的边界。例如，主要成分的元素的密度从区域的中心部向边缘部逐渐降低。例如，因为在截面照片的EDX面分析图像中可数的元素的个数(存在量)逐渐变化，所以在EDX面分析图像中，区域的边缘部不清楚(模糊)。具体而言，在以GaOX3为主要成分的区域中，Ga原子从中心部向边缘部逐渐减少，而Zn原子逐渐增加，因此分阶段地变为以GaXZnYOZ为主要成分的区域。因此，在EDX面分析图像中，以GaOX3为主要成分的区域的边缘部不清楚(模糊)。
<3-2.CAC-IGZO的分析>
接着，说明使用各种测定方法对在衬底上形成的氧化物半导体膜进行测定的结果。
[样品的结构及制造方法]
以下，对本发明的一个实施方式的九个样品进行说明。各样品在形成氧化物半导体膜时的衬底温度及氧气体流量比上不同。各样品包括衬底及衬底上的氧化物半导体膜。
对各样品的制造方法进行说明。
作为衬底使用玻璃衬底。使用溅射设备在玻璃衬底上作为氧化物半导体膜形成厚度为100nm的In-Ga-Zn氧化物。成膜条件为如下：将处理室内的压力设定为0.6Pa，作为靶材使用金属氧化物靶材(In:Ga:Zn 4:2:4.1[原子比])。另外，对设置在溅射设备内的金属氧化物靶材供应2500W的AC功率。
在形成氧化物时采用如下条件来制造九个样品：将衬底温度设定为不因意图性的加热而变高的温度(以下，也称为R.T.)至130℃或170℃。另外，将氧气体对Ar和氧的混合气体的流量比(也称为氧气体流量比)设定为10％、30％及100％。
[X射线衍射分析]
在本节中，说明对九个样品进行X射线衍射(XRD)测定的结果。作为XRD装置，使用Bruker AXS制造的D8 ADVANCE。条件为如下：利用Out-of-plane法进行θ/2θ扫描，扫描范围为15deg.至50deg.，步进宽度为0.02deg.，扫描速度为3.0deg./分。
图16示出利用Out-of-plane法测定XRD谱的结果。在图16中，上行示出形成时的衬底温度为170℃的样品的测定结果，中间行示出形成时的衬底温度为130℃的样品的测定结果，下行示出形成时的衬底温度为R.T.的样品的测定结果。另外，左列示出氧气体流量比为10％的样品的测定结果，中间列示出氧气体流量比为30％的样品的测定结果，右列示出氧气体流量比为100％的样品的测定结果。
图16所示的XRD谱示出形成时的衬底温度越高或形成时的氧气体流量比越高，2θ＝31°附近的峰值强度则越大。另外，已知2θ＝31°附近的峰值来源于在大致垂直于被形成面或顶面的方向上具有c轴取向性的结晶性IGZO化合物(这样的化合物也被称为c轴取向结晶(CAAC)IGZO)。
另外，如图16的XRD谱所示，形成时的衬底温度越低或氧气体流量比越低，峰值则越不明显。因此，可知在形成时的衬底温度低或氧气体流量比低的样品的测定区域中，观察不到a-b面方向的取向及c轴取向。
作为在实施方式1中说明的第一氧化物半导体膜的形成条件，可以采用图16所示的XRD光谱中不出现明确的峰值的条件。例如，在图16所示的九个样品中，可以采用衬底温度为R.T.且氧气体流量比为10％的条件、衬底温度为R.T.且氧气体流量比为30％的条件或在衬底温度为130℃且氧气体流量比为10％的条件。
此外，作为在实施方式1中说明的第二氧化物半导体膜的形成条件，可以采用图16所示的XRD光谱中在2θ＝31°附近观察到明确的峰值的条件。例如，在图16所示的九个样品中，可以采用衬底温度为130℃且氧气体流量比为100％的条件、衬底温度为170℃且氧气体流量比为30％的条件或衬底温度为170℃且氧气体流量比为100％的条件。
[电子显微镜分析]
在本节中，说明对在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品利用高角度环形暗场-扫描透射电子显微镜(HAADF-STEM)进行观察及分析的结果。利用HAADF-STEM取得的图像也被称为TEM图像。
说明对利用HAADF-STEM取得的平面图像(也称为平面TEM图像)及截面图像(也称为截面TEM图像)进行图像分析的结果。利用球面像差校正功能观察TEM图像。在取得HAADF-STEM图像时，使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F，将加速电压设定为200kV，照射束径大致为0.1nm的电子束。
图17A为在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的平面TEM图像。图17B为在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的截面TEM图像。
[电子衍射图案的分析]
在本节中，说明通过对在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品照射束径为1nm的电子束(也称为纳米束)，来取得的电子衍射图案。
观察图17A所示的在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的平面TEM图像中的由黑点a1、黑点a2、黑点a3、黑点a4及黑点a5表示的位置的电子衍射图案。电子衍射图案的观察以固定速度照射电子束35秒钟的方式进行。图17C、图17D、图17E、图17F及图17G分别示出由黑点a1黑点a2、黑点a3、黑点a4以及黑点a5表示的位置的结果。
在图17C、图17D、图17E、图17F及图17G中，观察到如圆圈那样的(环状的)亮度高的区域。另外，在环状区域内观察到多个斑点。
观察图17B所示的在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的截面TEM图像中的由黑点b1、黑点b2、黑点b3、黑点b4及黑点b5表示的位置的电子衍射图案。图17H、图17I、图17J、图17K及图17L分别示出由黑点b1、黑点b2、黑点b3、黑点b4以及黑点b5表示的位置的结果。
在图17H、图17I、图17J、图17K及图17L中，观察到环状的亮度高的区域。另外，在环状区域内观察到多个斑点。
例如，当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时，获得了包含起因于InGaZnO4结晶的(009)面的斑点的衍射图案。换言之，CAAC-OS具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。另一方面，当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时，确认到环状衍射图案。换言之，CAAC-OS不具有a轴取向性及b轴取向性。
当使用大束径(例如，50nm以上)的电子束对具有纳米结晶的氧化物半导体膜(纳米结晶氧化物半导体(nc-OS))进行电子衍射时，观察到类似光晕图案的衍射图案。另外，在对nc-OS照射小束径(例如，小于50nm)的电子束而获取的纳米束电子衍射图案中，观察到亮点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)亮度高的区域。而且，有时在环状区域内观察到多个亮点。
在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的电子衍射图案具有环状的亮度高的区域且在该环状区域内出现多个亮点。因此，在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品呈现与nc-OS类似的电子衍射图案，在平面方向及截面方向上不具有取向性。
如上所述，形成时的衬底温度低或氧气体流量比低的氧化物半导体膜的性质与非晶结构的氧化物半导体膜及单晶结构的氧化物半导体膜都明显不同。
[元素分析]
在本节中，说明进行在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的元素分析的结果。为此，使用能量分散型X射线分析法(EDX)取得EDX面分析图像。在EDX测定中，作为元素分析设备使用日本电子株式会社制造的能量分散型X射线分析装置JED-2300T。在检测从样品发射的X射线时，使用硅漂移探测器。
在EDX测定中，对样品的分析对象区域的各点照射电子束，并测定通过照射而发生的样品的特性X射线的能量及频率，获得对应于各点的EDX谱。在本实施例中，各点的EDX谱的峰值归属于In原子中的向L壳层的电子跃迁、Ga原子中的向K壳层的电子跃迁、Zn原子中的向K壳层的电子跃迁及O原子中的向K壳层的电子跃迁，并算出各点的各原子的比率。通过在样品的分析对象区域中进行上述步骤，可以获得示出各原子的比率分布的EDX面分析图像。
图18A至图18C示出在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的截面的EDX面分析图像。图18A示出Ga原子的EDX面分析图像。在所有的原子中Ga原子所占的比率为1.18至18.64atomic％。图18B示出In原子的EDX面分析图像。在所有的原子中In原子所占的比率为9.28至33.74atomic％。图18C示出Zn原子的EDX面分析图像。在所有的原子中Zn原子所占的比率为6.69至24.99atomic％。另外，图18A、图18B及图18C示出在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品的截面中的相同区域。在EDX面分析图像中，由明暗表示元素的比率：该区域内的测定元素越多该区域越亮，测定元素越少该区域就越暗。图18A至图18C所示的EDX面分析图像的放大率为720万倍。
在图18A、图18B及图18C所示的EDX面分析图像中，确认到明暗的相对分布，在衬底温度为R.T.且氧气体流量比为10％的条件下形成的样品中确认到各元素具有分布。在此，着眼于图18A、图18B及图18C所示的由实线围绕的区域及由虚线围绕的区域。
在图18A中，在由实线围绕的区域内相对较暗的区域较多，在由虚线围绕的区域内相对较亮的区域较多。另外，在图18B中，在由实线围绕的区域内相对较亮的区域较多，在由虚线围绕的区域内相对较暗的区域较多。
换言之，由实线围绕的区域为In原子相对较多的区域，由虚线围绕的区域为In原子相对较少的区域。在图18C中，在由实线围绕的区域内，右侧是相对较亮的区域，左侧是相对较暗的区域。因此，由实线围绕的区域为以InX2ZnY2OZ2或InOX1等为主要成分的区域。
另外，由实线围绕的区域为Ga原子相对较少的区域，由虚线围绕的区域为Ga原子相对较多的区域。在图18C中，在由虚线围绕的区域内，左上方的区域为相对较亮的区域，右下方的区域为相对较暗的区域。因此，由虚线围绕的区域为以GaOX3或GaX4ZnY4OZ4等为主要成分的区域。
如图18A、图18B及图18C所示，In原子的分布与Ga原子的分布相比更均匀，以InOX1为主要成分的区域看起来像是通过以InX2ZnY2OZ2为主要成分的区域互相连接的。如此，以InX2ZnY2OZ2或InOX1为主要成分的区域以云状展开形成。
如此，可以将具有以GaO为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的结构的In-Ga-Zn氧化物称为CAC-IGZO。
另外，如图18A、图18B及图18C所示，以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域的尺寸为0.5nm以上且10nm以下或者0.3nm以上且3nm以下。在EDX面分析图像中，以各金属元素为主要成分的区域的直径优选为1nm以上且2nm以下。
如上所述，CAC-IGZO的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-IGZO具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域。因此，当将CAC-IGZO用于半导体元件时，起因于GaOX3等的性质及起因于InX2ZnY2OZ2或InOX1的性质的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
此外，通过渗透理论之一的随机电阻网络模型，可以推测实现高通态电流(Ion)及高场效应迁移率(μ)的包括CAC-IGZO的半导体元件的传导机理。
另外，包括CAC-IGZO的半导体元件具有高可靠性。因此，CAC-IGZO适于显示器等各种半导体装置。
本实施方式的至少一部分可以与本说明书所记载的其他任意实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，参照图19A至图24C对本发明的一个实施方式的氧化物半导体膜进行说明。
<4-1.氧化物半导体膜>
氧化物半导体膜优选至少包含铟。尤其优选包含铟及锌。另外，优选的是，除此之外，还包含镓、铝、钇或锡等。另外，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种元素。
在此考虑氧化物半导体膜包含铟、元素M及锌的情况。注意，元素M为镓、铝、钇或锡等。作为其他的可用于元素M的元素，除了上述元素以外，还有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M也可以组合多个上述元素。注意，在以下说明中，有时将氧化物半导体膜所包含的铟、元素M及锌的原子比的各项分别称为[In]、[M]及[Zn]。
<4-2.氧化物半导体膜的结晶结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS、amorphous-like oxidesemiconductor(a-like OS)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，CAAC-OS中的畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与晶格排列一致的其他区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形及七角形等多角形的纳米晶。另外，在CAAC-OS的畸变附近观察不到明确的晶界。即，可知通过使晶格排列畸变，抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的原子的排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
在nc-OS中，微小的区域(例如0.5nm以上且10nm以下的区域，特别是1nm以上且2nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS具有与nc-OS及CAAC-OS相比不稳定的结构。
氧化物半导体具有各种结构及各种特性。本发明的一个实施方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
此外，本发明的一个实施方式的氧化物半导体膜包含复合氧化物半导体。因此，在以下说明中，有时将氧化物半导体膜称为复合氧化物半导体。通过使用复合氧化物半导体，可以提供场效应迁移率高的晶体管。
<4-3.复合氧化物半导体>
接着，对本发明的一个实施方式的复合氧化物半导体进行说明。以下，说明制造形成有氧化物半导体膜的样品且对该样品进行评价的结果。
[样品的结构及其制造方法]
制造本发明的一个实施方式的两个样品且对其进行评价。各样品在形成氧化物半导体膜时的衬底温度及氧气体流量比上不同。此外，在以下说明中，为了方便起见，将上述两个样品称为Sample A1及Sample A2。
Sample A1及Sample A2都包括衬底及衬底上的氧化物半导体膜。
[Sample A1]
首先，说明Sample A1的制造方法。此时，作为衬底使用玻璃衬底。接着，使用溅射设备在玻璃衬底上作为氧化物半导体膜形成厚度为100nm的In-Ga-Zn氧化物。形成条件为如下：处理室内的压力为0.6Pa，作为靶材使用金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])。另外，对设置在溅射设备内的金属氧化物靶材供应2500W的AC功率。作为形成氧化物的条件，将衬底温度设定为不因意图性的加热而变高的温度(以下，也称为R.T)。作为混合气体分别以270sccm和30sccm将Ar气体和氧气体供应到沉积室来形成氧化物。换言之，将对于Ar和氧的混合气体的氧气体的流量比(也称为氧气体流量比)设定为10％。
[Sample A2]
接着，说明Sample A2的制造方法。此时，作为衬底使用玻璃衬底。接着，使用溅射设备在玻璃衬底上作为氧化物半导体膜形成厚度为100nm的In-Ga-Zn氧化物。形成条件为如下：将处理室内的压力设定为0.6Pa，作为靶材使用金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])。另外，对设置在溅射设备内的金属氧化物靶材供应2500W的AC功率。此外，将在形成氧化物时的衬底温度设定为170℃。此外，向沉积室以300sccm供应氧气体来形成氧化物。换言之，将成膜时的对于所有气体的氧气体的流量比(也称为氧气体流量比)设定为100％。
[截面HAADF-STEM]
接着，对上述制造的Sample A1及Sample A2的截面观察进行说明。作为截面观察，进行HAADF-STEM观察。此外，在HAADF-STEM观察中，在将加速电压为200kV的条件下使用日本电子株式会社制造的JEM-ARM200F。图19A示出Sample A1的HAADF-STEM图像，图19B示出Sample A2的HAADF-STEM图像。
如图19A所示，在Sample A1的HAADF-STEM图像中，确认不到明确的取向。另一方面，如图19B所示，在Sample A2的HAADF-STEM图像中，确认到c轴方向上的层状取向。
这里，图20示出图19A所示的Sample A1的截面的示意图。
图20是在衬底Sub.上形成有氧化物半导体膜的截面(这里，称为c轴方向)的示意图。虽然图20示出衬底上形成有氧化物半导体膜时的例子，但是本发明的一个实施方式不局限于该例子，也可以在衬底与氧化物半导体膜之间形成有基底膜或层间膜等绝缘膜或者氧化物半导体膜等其他的半导体膜。
如图20所示，本发明的一个实施方式的氧化物半导体膜是具有区域A1、区域B1、区域C1混合的结构的复合氧化物半导体。
图20所示的区域A1是包括[In]:[M]:[Zn]＝x:y:z(x＞0、y≥0、z≥0)的In的区域。区域B1是包括[In]:[M]:[Zn]＝a:b:c(a≥0、b＞0、c≥0)的Ga的区域。区域C1是包括[In]:[M]:[Zn]＝α:β:γ(α≥0、β≥0、γ＞0)的Zn的区域。
在本说明书中，在区域A1中的In与元素M的原子比大于区域B1中的In与元素M的原子比时，区域A1比区域B1的In浓度高。因此，在本说明书中，也将区域A1称为In-rich区域，将区域B1称为In-poor区域。
例如，区域A1的In浓度是区域B1的In浓度的1.1倍以上，优选为2倍至10倍。区域A1是至少含有In的氧化物，不需要必须含有元素M及Zn。
在本发明的一个实施方式的氧化物半导体膜中，区域A1、区域B1及区域C1形成复合体。也就是说，在区域A1中容易发生载流子移动，在区域B1中不容易发生载流子移动。因此，可以将本发明的一个实施方式的氧化物半导体用作载流子迁移率高且开关特性高的半导体特性良好的材料。区域C1为铟锌氧化物、镓锌氧化物或铟镓锌氧化物。因此，区域C1有可能对载流子迁移率和开关特性的双方有贡献。
换言之，区域A1是其半导体性低于区域B1且其导电性高于区域B1的区域。另一方面，区域B1是其半导体性高于区域A1且其导电性低于区域A1的区域。在此，“半导体性高”意味着带隙宽、开关特性良好、近于i型半导体等。
例如，如图20所示，多个区域A1在c轴方向上以粒状(也被称为簇)存在。此外，簇也可以不均匀且不规律地分布。多个簇有时成为重叠或连接的状态。例如，有时一个簇与其他簇重叠的形状连接，观察到以云状展开的状态的区域A1。
换言之，包括在区域A1中的簇(也被称为第一簇)的半导体性低于包括在区域B1中的簇(也被称为第二簇)，并且其导电性高于包括在区域B1中的簇。另一方面，包括在区域B1中的簇的半导体性高于包括在区域A1中的簇，并且其导电性低于包括在区域A1中的簇。在上述结构中，区域B1包括多个第二簇，并包括多个第二簇彼此连接的部分。换言之，区域A1所包括的多个第一簇包括一第一簇与另一第一簇以云状彼此连接的部分，区域B1所包括的多个第二簇包括一第二簇与另一第二簇以云状彼此连接的部分。
如此，在本发明的一个实施方式的复合氧化物半导体中，In的浓度高的第一区域(区域A1)和In的浓度低的第二区域(区域B1)经过区域C1以云状连接。此外，在本发明的一个实施方式的复合氧化物半导体中，In以高浓度分布的第一区域和In没有以高浓度分布的第二区域以云状连接。
如图20所示，通过区域A1彼此连接，区域A1可能成为电流路径。由此，可以提高氧化物半导体膜的导电性，而可以提高使用该氧化物半导体膜的晶体管的场效应迁移率。
换言之，图20所示的区域B1在区域A1中散布。因此，区域B1可能在被区域A1以立体的方式被夹持的状态下存在。也就是说，区域B1可能在由区域A1围绕的状态下存在。换言之，区域B1被区域A1包围。
此外，区域A1散布的比率可以根据复合氧化物半导体的形成条件或组成调节。例如，可以形成区域A1的比率少的复合氧化物半导体、或者区域A1的比率多的复合氧化物半导体。此外，本发明的一个实施方式的复合氧化物半导体中的对于区域B1的区域A1的比率不局限于低。在区域A1的比率非常高的复合氧化物半导体中，根据观察的范围，有时在区域A1中形成有区域B1。此外，例如，区域A1所形成的粒状区域的尺寸可以根据复合氧化物半导体的形成条件或组成适当地调节。
此外，有时明确地观察不到区域A1的边界、区域B1的边界及区域C1的边界。此外，区域A1、区域B1及区域C1的尺寸可以使用利用能量分散型X射线分析法(EDX)的EDX面分析图像进行评价。例如，在截面照片或平面照片的EDX面分析中，区域A1的簇的直径有时为0.5nm以上且10nm以下。此外，簇的直径优选为1nm以上且2nm以下。
如此，本发明的一个实施方式的氧化物半导体为复合氧化物半导体，其中区域A1和区域B1混在一起且具有互补发挥作用的不同的功能。
另一方面，例如，在区域A1和区域B1以层状层叠的情况下，在区域A1与区域B1之间没有相互作用，或者不容易产生相互作用，因此区域A1的功能与区域B1的功能有时分别独立地发挥作用。此时，即使由于层状的区域A1可以提高载流子迁移率，晶体管的关态电流也有时增大。因此，通过使用本发明的一个实施方式的复合氧化物半导体，可以同时实现载流子迁移率高的功能以及开关特性良好的功能。这是使用本发明的一个实施方式的复合氧化物半导体而获得的优良的效果。
<4-4.复合氧化物半导体的原子比>
下面，说明本发明的一个实施方式的复合氧化物半导体中的元素的原子比。
例如，当复合氧化物半导体中的区域A1含有In、元素M及Zn时，各元素的原子比可以以图21A至图21C的相图表示。以x：y：z表示In、元素M及Zn的原子比。该原子比可以在图21A至图21C中以坐标(x:y:z)表示。图21A至图21C中没有示出氧原子的比率。
在图21A至图21C中，虚线相当于表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子比(-1≤α≤1)的线、表示[In]:[M]:[Zn]＝(1+α):(1-α):2的原子比的线、表示[In]:[M]:[Zn]＝(1+α):(1-α):3的原子比的线、表示[In]:[M]:[Zn]＝(1+α):(1-α):4的原子比的线及表示[In]:[M]:[Zn]＝(1+α):(1-α):5的原子比的线。
点划线相当于表示[In]:[M]:[Zn]＝1:1:β的原子比的(β≥0)的线、表示[In]:[M]:[Zn]＝1:2:β的原子比的线、表示[In]:[M]:[Zn]＝1:3:β的原子比的线、表示[In]:[M]:[Zn]＝1:4:β的原子比的线、表示[In]:[M]:[Zn]＝1:7:β的原子比的线、表示[In]:[M]:[Zn]＝2:1:β的原子比的线及表示[In]:[M]:[Zn]＝5:1:β的原子比的线。
此外，图21A至图21C所示的具有[In]:[M]:[Zn]＝0:2:1的原子比或其附近的值的氧化物半导体具有易于变为尖晶石型结晶结构的倾向。
图21A至图21C所示的区域A2示出区域A1所包含的铟、元素M及锌的原子比的优选范围的一个例子。另外，区域A2还包括表示[In]:[M]:[Zn]＝(1+γ):0:(1-γ)(-1≤γ≤1)的线上的原子比。
图21A至图21C所示的区域B2示出区域B1所包含的铟、元素M及锌的原子比的优选范围的一个例子。区域B2包含[In]:[M]:[Zn]＝4:2:3至[In]:[M]:[Zn]＝4:2:4.1及其附近的值。附近的值例如包含原子比为[In]:[M]:[Zn]＝5:3:4。区域B2包含原子比为[In]:[M]:[Zn]＝5:1:6及其附近的值。
由于区域A2的In浓度高所以其导电性高于区域B2，因而具有提高载流子迁移率(场效应迁移率)的功能。因此，使用具有区域A1的氧化物半导体膜的晶体管的通态电流及载流子迁移率可以提高。
由于区域B2的In浓度低所以其导电性低于区域A2，因而具有降低泄漏电流的功能。因此，使用具有区域B1的氧化物半导体膜的晶体管的关态电流可以降低。
例如，区域A1优选为非单晶。此外，在区域A1具有结晶性的情况下，当区域A1由铟形成时，容易具有正方晶结构。此外，在区域A1由氧化铟([In]:[M]:[Zn]＝x:0:0(x＞0))构成的情况下，容易具有方铁锰矿型结晶结构。此外，在区域A1由In-Zn氧化物([In]:[M]:[Zn]＝x:0:z(x＞0，z＞0))构成的情况下，容易具有层状结晶结构。
此外，例如，区域B1优选为非晶。此外，区域B1优选包含CAAC-OS。但是，区域B1不一定必须只由CAAC-OS构成，也可以具有多晶氧化物半导体及nc-OS等的区域。
CAAC-OS是结晶性高的氧化物半导体。另一方面，在CAAC-OS中无法确认到明确的晶界，所以可以说不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。因此CAAC-OS的杂质或缺陷(氧空位等)量少。因此，通过具有CAAC-OS，作为复合氧化物半导体的物理性质稳定，所以可以提供一种具有耐热性及高可靠性的复合氧化物半导体。
当利用溅射设备沉积氧化物半导体时，形成其原子比与靶材的原子比错开的膜。尤其是，根据沉积时的衬底温度，有时沉积了的膜的[Zn]的原子比小于靶材的[Zn]的原子比。
本发明的一个实施方式的复合氧化物半导体的特性不是仅由原子比而决定的。因此，图示的区域是示出复合氧化物半导体的区域A1及区域B1优选具有的原子比的区域，其边界不明确。
<4-5.复合氧化物半导体的制造方法>
在此，对图20所示的复合氧化物半导体的制造方法的一个例子进行说明。本发明的一个实施方式的复合氧化物半导体可以使用溅射设备形成。
[溅射设备]
图22A是说明溅射设备所包括的沉积室2501的截面图，图22B是溅射设备所包括的磁铁单元2530a及磁铁单元2530b的平面图。
图22A所示的沉积室2501包括靶材架2520a、靶材架2520b、垫板2510a、垫板2510b、靶材2502a、靶材2502b、构件2542、衬底架2570。靶材2502a配置在垫板2510a上。垫板2510a配置在靶材架2520a上。磁铁单元2530a隔着垫板2510a配置在靶材2502a下。靶材2502b配置在垫板2510b上。垫板2510b配置在靶材架2520b上。磁铁单元2530b隔着垫板2510b配置在靶材2502b下。
如图22A及图22B所示，磁铁单元2530a包括磁铁2530N1、磁铁2530N2、磁铁2530S及磁铁架2532。在磁铁单元2530a中，磁铁2530N1、磁铁2530N2及磁铁2530S配置在磁铁架2532上。磁铁2530N1及磁铁2530N2以与磁铁2530S间隔开的方式配置。磁铁单元2530b具有与磁铁单元2530a相同的结构。在将衬底2560搬入沉积室2501时，衬底2560与衬底架2570接触。
靶材2502a、垫板2510a及靶材架2520a与靶材2502b、垫板2510b及靶材架2520b由构件2542隔开。构件2542优选为绝缘体。注意，构件2542也可以为导电体或半导体。此外，构件2542也可以为由绝缘体覆盖导电体或半导体表面的构件。
靶材架2520a与垫板2510a被螺钉(螺栓等)固定且具有相同电位。靶材架2520a具有隔着垫板2510a支撑靶材2502a的功能。靶材架2520b与垫板2510b被螺钉(螺栓等)固定且具有相同电位。靶材架2520b具有隔着垫板2510b支撑靶材2502b的功能。
垫板2510a具有固定靶材2502a的功能。垫板2510b具有固定靶材2502b的功能。
在图22A中，示出由磁铁单元2530a形成的磁力线2580a和磁力线2580b。
如图22B所示，磁铁单元2530a例如采用将方形或大致方形的磁铁2530N1、方形或大致方形的磁铁2530N2及方形或大致方形的磁铁2530S固定于磁铁架2532的结构。如图22B的箭头所示，可以在水平方向上摆动磁铁单元2530a。例如，以0.1Hz以上且1kHz以下的拍子使磁铁单元2530a摆动即可。
靶材2502a上的磁场随着磁铁单元2530a的摆动而变化。由于磁场强的区域成为高密度等离子体区域，所以其附近容易发生靶材2502a的溅射现象。磁铁单元2530b也与此相同。
<4-6.复合氧化物半导体的形成方法>
接着，对复合氧化物半导体的形成方法进行说明。图23是说明复合氧化物半导体的形成方法的工序流程图。
图20所示的复合氧化物半导体至少经过图23所示的第一至第四工序而制造。
[第一工序：在沉积室中配置衬底的工序]
第一工序具有在沉积室中配置衬底的工序(参照图23中的步骤S102)。
作为第一工序，例如，将衬底2560配置在图22A和图22B所示的沉积室2501所包括的衬底架2570。
沉积时的衬底2560的温度影响到复合氧化物半导体的电性质。衬底温度越高，越可以提高复合氧化物半导体的结晶性及可靠性。另一方面，衬底温度越低，越可以降低复合氧化物半导体的结晶性并提高其载流子迁移率。尤其是，沉积时的衬底温度越低，包括复合氧化物半导体的晶体管的在栅极电压低(例如，大于0V且为2V以下)时的场效应迁移率的提高越明显。
衬底2560的温度可以为室温(25℃)以上且200℃以下，优选为室温以上且170℃以下，更优选为室温以上且130℃以下。上述范围内的衬底温度适合于使用大面积的玻璃衬底(例如，上述第8世代至第10世代的玻璃衬底)的情况。尤其是，当将沉积复合氧化物半导体时的衬底温度设定为室温时，换言之，当对衬底不进行意图性的加热时，可以抑制衬底的变形或弯曲，所以是优选的。
可以利用设置在衬底架2570的冷却机构等冷却衬底2560。
另外，通过将衬底2560的温度设定为100℃以上且130℃以下，可以去除复合氧化物半导体中的水。如此，通过去除作为杂质的水，可以同时实现场效应迁移率的提高和可靠性的提高。
将衬底2560的温度设定为100℃以上且130℃以下来去除水，由此可以防止过剩的热所导致的溅射设备的应变。由此，可以实现半导体装置的生产性的提高。因此，生产性变得稳定且容易导入大规模生产装置，因此可以容易制造使用大面积衬底的大型显示装置。
此外，通过提高衬底2560的温度，不但更有效地去除复合氧化物半导体中的水，而且可以提高复合氧化物半导体的结晶性。例如，通过将衬底2560的温度设定为80℃以上且200℃以下，优选为100℃以上且170℃以下的温度，可以形成结晶性高的复合氧化物半导体。
[第二工序：对沉积室导入气体的工序]
第二工序具有对沉积室导入气体的工序(参照图23中的步骤S202)。
作为第二工序，例如，对图22A和图22B所示的沉积室2501导入气体。作为该气体，可以导入氩气体和氧气体中的任一种或两种。可以使用氦、氪以及氙等惰性气体代替氩气体。
使用氧气体形成复合氧化物半导体时的氧流量比具有以下倾向。氧流量比越大，复合氧化物半导体的结晶性越高且可靠性越高。另一方面，氧流量比越小，越可以降低复合氧化物半导体的结晶性，而提高载流子迁移率。尤其是，氧流量比越小，包含复合氧化物半导体的晶体管的在栅极电压低(例如，大于0V且为2V以下)时的场效应迁移率的提高越明显。
在0％以上且100％以下的范围可以适当地设定氧流量比，以便得到对应复合氧化物半导体的用途的优选特性。
例如，将复合氧化物半导体用于场效应迁移率高的晶体管的半导体层时，将沉积复合氧化物半导体时的氧流量比设定为0％以上且30％以下，优选为5％以上且30％以下，更优选为7％以上且15％以下。
此外，为了制造具有高场效应迁移率及高可靠性的晶体管，将沉积复合氧化物半导体时的氧流量比设定为大于30％且小于70％，优选为大于30％且50％以下。另外，将沉积复合氧化物半导体时的氧流量比设定为10％以上且50％以下，优选大于30％且50％以下。
此外，为了制造具有高可靠性的晶体管，将沉积复合氧化物半导体时的氧流量比设定为70％以上且100％以下。
如此，通过控制沉积时的衬底温度和氧流量比，可以沉积实现所希望的电特性的复合氧化物半导体。例如，降低(提高)衬底温度和降低(提高)氧流量比的对于场效应迁移率的贡献有时同等。因此，例如，即使因设备的限制而不能充分提高衬底温度，通过提高氧流量比，也可以实现具有与提高衬底温度的晶体管的场效应迁移率同等的场效应迁移率的晶体管。
此外，通过利用实施方式1所示的方法降低氧化物半导体膜中的杂质，可以实现可靠性高的晶体管。
[第三工序：对靶材施加电压的工序]
第三工序具有对靶材施加电压的工序(参照图23中的步骤S302)。
作为第三工序，例如，对图22A和图22B所示的靶材架2520a及靶材架2520b施加电压。例如，将施加到与靶材架2520a连接的端子V1的电位设定为比施加到与衬底架2570连接的端子V2的电位低的电位。例如，将施加到与靶材架2520b连接的端子V4的电位设定为比施加到与衬底架2570连接的端子V2的电位低的电位。将施加到与衬底架2570连接的端子V2的电位设定为接地电位。将施加到与磁铁架2532连接的端子V3的电位设定为接地电位。
注意，施加到端子V1、端子V2、端子V3及端子V4的电位不局限于上述电位。可以不对靶材架2520、衬底架2570、磁铁架2532中的全部施加电位。例如，衬底架2570也可以处于电浮动状态。注意，端子V1与可以控制施加的电位的电源电连接。作为电源，可以使用DC电源、AC电源或RF电源。
此外，作为靶材2502a及靶材2502b，优选使用包含铟、元素M(M为Ga、Al、Y或Sn)、锌及氧的靶材。作为靶材2502a及靶材2502b的一个例子，可以使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])、In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝5:1:7[原子比])等。以下，对使用In-Ga-Zn金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子比])的情况进行说明。
[第四工序：在衬底上沉积复合氧化物半导体的工序]
第四工序包括从靶材弹出溅射粒子以在衬底上沉积复合氧化物半导体的工序(参照图23中的步骤S402)。
作为第四工序，例如，在图22A所示的沉积室2501中，氩气体或氧气体发生电离，分为阳离子和电子而形成等离子体。然后，等离子体中的阳离子因施加到靶材架2520a、靶材架2520b的电位而向靶材2502a、靶材2502b被加速。因为阳离子碰撞到In-Ga-Zn金属氧化物靶材，所以生成溅射粒子而溅射粒子沉积在衬底2560上。
此外，当作为靶材2502a、2502b使用原子比为In:Ga:Zn＝4:2:4.1或In:Ga:Zn＝5:1:7的In-Ga-Zn金属氧化物靶材时，有时在靶材中包含组成不同的多个晶粒。例如，在很多情况下，该多个晶粒的直径为10μm以下。此外，例如，在In-Ga-Zn金属氧化物靶材中包含In的比率多的晶粒的情况下，上述区域A1的比率有时增大。
<4-7.沉积模型>
接着，在第四工序中，可以考虑图24A至图24C所示的沉积模型。
图24A至图24C是图22A和图22B所示的靶材2502a附近的截面图。此外，图24A示出使用之前的靶材的状态，图24B示出沉积之前的靶材的状态，图24C示出沉积中的靶材的状态。此外，图24A至图24C示出靶材2502a、等离子体2190、阳离子2192、溅射粒子2504a、2506a等。
在图24A中，靶材2502a的表面较平坦，并且组成(例如，In、Ga及Zn的组成比)均匀。另一方面，在图24B中，通过预先进行的溅射处理等在靶材2502a的表面形成凹凸，且组成产生偏析。该凹凸及该偏析可能由于预先进行的溅射处理中的等离子体(例如，Ar等离子体等)而产生。此外，图24B示出偏析区域2504及偏析区域2506。在此，偏析区域2504为包含多量的Ga及Zn的区域(Ga、Zn-Rich区域)，偏析区域2506为包含多量的In的区域(In-Rich区域)。此外，作为形成包含多量的Ga的偏析区域2504的理由，可以举出如下理由：因为Ga的熔点低于In，在等离子体处理中靶材2502a被施加热，而Ga的一部分溶解并凝集，由此形成偏析区域2504。
[第一步骤]
在图24C中，氩气体或氧气体发生电离，分为阳离子2192和电子(未图示)而产生等离子体2190。然后，等离子体2190中的阳离子2192向靶材2502a(在此，In-Ga-Zn氧化物靶材)被加速。因为阳离子2192碰撞到In-Ga-Zn氧化物靶材，所以生成溅射粒子2504a及2506a，溅射粒子2504a及2506a从In-Ga-Zn氧化物靶材被弹出。此外，因为溅射粒子2504a从偏析区域2504被弹出，所以有时形成Ga、Zn-Rich的簇。此外，因为溅射粒子2506a从偏析区域2506被弹出，所以有时形成In-Rich的簇。
此外，在In-Ga-Zn氧化物靶材中，首先，从偏析区域2504优先地溅射溅射粒子2504a。这是因为如下缘故：因为阳离子2192碰撞到In-Ga-Zn氧化物靶材，所以从In-Ga-Zn氧化物靶材优先地弹出其相对原子质量低于In的Ga及Zn。通过溅射粒子2504a沉积在衬底上，形成图20所示的区域B1。
[第二步骤]
接着，如图24C所示，从偏析区域2506溅射溅射粒子2506a。溅射粒子2506a碰撞到预先形成在衬底上的区域B1，由此形成图20所示的区域A1。
此外，如图24C所示，靶材2502a在成膜中继续被溅射，所以间断地发生偏析区域2504的生成和偏析区域2504的消失。
通过反复进行上述沉积模型所包括的的第一步骤和第二步骤，可以得到图20所示的本发明的一个实施方式的复合氧化物半导体。
就是说，溅射粒子(2504a及2506a)分别从In-Rich的偏析区域2506和Ga、Zn-Rich的偏析区域2504被弹出而沉积在衬底上。在衬底上，In-Rich的区域以云状彼此连接，由此可能形成如图19A和图19B所示的本发明的一个实施方式的复合氧化物半导体。通过在复合氧化物半导体的膜中In-Rich的区域以云状彼此连接，使用该复合氧化物半导体的晶体管具有高通态电流(Ion)及高场效应迁移率(μFE)。
如此，在满足高通态电流(Ion)及高场效应迁移率(μFE)的晶体管中，In是重要的，不一定必须要其他金属(例如，Ga等)。
此外，上述说明示出使用氩气体来形成复合氧化物半导体的模型。此时，可能在复合氧化物半导体中包含多量的氧空位。在复合氧化物半导体中包含多量的氧空位时，有时在该复合氧化物半导体中形成浅的缺陷态(也被称为sDOS)。当复合氧化物半导体中形成sDOS时，该sDOS成为载流子陷阱，导致通态电流及场效应迁移率的下降。
因此，在使用氩气体形成复合氧化物半导体的情况下，优选的是，通过在形成复合氧化物半导体之后将氧供应到复合氧化物半导体中，填补复合氧化物半导体中的氧空位而降低sDOS。
作为上述氧的供应方法，例如可以举出如下方法：在形成复合氧化物半导体之后，在包含氧的气氛下进行加热处理；或者在包含氧的气氛下进行等离子体处理等。此外，也可以采用在与复合氧化物半导体接触的绝缘膜或复合氧化物半导体附近的绝缘膜中包含过剩氧的结构。绝缘膜包含过剩氧的结构可以参照实施方式2。
注意，本发明的一个实施方式不局限于上述所说明的利用溅射法的制造方法。例如可以使用脉冲激光沉积(PLD)法、等离子体增强化学气相沉积(PECVD)法、热CVD法、ALD法、真空蒸镀法等。作为热CVD法的例子，可以举出MOCVD法。
<4-8.具有氧化物半导体膜的晶体管>
下面，说明将上述氧化物半导体膜用于晶体管的情况。
通过将上述复合氧化物半导体用于晶体管可以实现载流子迁移率高且开关特性高的晶体管。另外，可以实现可靠性高的晶体管。
另外，优选将载流子密度低的氧化物半导体膜用于晶体管。例如，氧化物半导体膜的载流子密度可以低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3且为1×10-9/cm3以上。
如上所述，本发明的一个实施方式的氧化物半导体膜为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体膜因几乎没有载流子发生源较而可以具有低载流子密度。另外，因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体膜的陷阱能级俘获的电荷到释放需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成有沟道区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体膜中的杂质浓度是有效的。为了降低氧化物半导体膜中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
在此，说明氧化物半导体膜中的各杂质的影响。
在氧化物半导体膜包含第14族元素之一的硅或碳时，氧化物半导体中形成缺陷态。因此，氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS)测得的浓度)为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体膜包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选降低氧化物半导体膜中的碱金属或碱土金属的浓度。具体而言，利用SIMS分析测得的氧化物半导体膜中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体膜包含氮时，产生作为载流子的电子，并载流子密度增加，而氧化物半导体容易被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，利用SIMS分析测得的氧化物半导体中的氮浓度小于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位(Vo)。当氢进入该氧空位(Vo)时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，利用SIMS分析测得氧化物半导体中的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将氧引入氧化物半导体膜中，可以降低氧化物半导体膜中的氧空位(Vo)。换言之，当氧化物半导体膜中的氧空位(Vo)被氧填补时，氧空位(Vo)消失。因此，通过使氧扩散到氧化物半导体膜中，可以减少晶体管的氧空位(Vo)，从而可以提高晶体管的可靠性。
作为将氧引入氧化物半导体膜的方法，例如，可以以与氧化物半导体接触的方式设置包含超过化学计量组成的氧的氧化物。也就是说，优选在上述氧化物中形成包含超过化学计量组成的氧的区域(以下，也称为氧过剩区域)。尤其是，当将氧化物半导体膜用于晶体管时，通过对晶体管附近的基底膜或层间膜等设置具有氧过剩区域的氧化物，可以降低晶体管的氧空位，由此可以提高晶体管的可靠性。
通过将杂质浓度被充分降低的氧化物半导体膜用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，使用图25至图27说明包括在上述实施方式中例示的晶体管的显示装置的一个例子。
图25是示出显示装置的一个例子的俯视图。图25所示的显示装置700包括设置在第一衬底701上的像素部702、设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706、以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712以及以与第一衬底701对置的方式设置的第二衬底705。由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图25中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
在显示装置700中，在与第一衬底701上的由密封剂712围绕的区域不同的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的柔性印刷电路(FPC)端子部708。另外，FPC端子部708连接于FPC716，并且各种信号等从FPC716供应到像素部702、源极驱动电路部704及栅极驱动电路部706。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。从FPC716供应的各种信号等通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。显示装置700不局限于在此表示的将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以将在其上形成有源极驱动电路或栅极驱动电路等的衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路板)形成于第一衬底701。另外，对另行准备的驱动电路板的连接方法没有特别的限制，而可以采用玻璃覆晶封装(COG)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管。作为该晶体管可以适用本发明的一个实施方式的半导体装置的晶体管。
显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(例如，包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED)、发光晶体管(根据电流发光的晶体管)元件、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润元件、等离子体显示面板(PDP)、微电子机械系统(MEMS)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件等)、压电陶瓷显示器等。
包括EL元件的显示装置的一个例子是EL显示器等。使用电子发射元件的显示装置的一个例子是场致发射显示器(FED)或SED方式平面型显示器(SED：表面传导电子发射显示器)等。使用液晶元件的显示装置的一个例子是液晶显示器(透过型液晶显示器、半透过型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。使用电子墨水元件或电泳元件的显示装置的一个例子是电子纸等。在半透过型液晶显示器或反射型液晶显示器中，像素电极的一部分或全部被用作反射电极。例如，像素电极的一部分或全部也可以包含铝、银等。此时，SRAM等存储电路可以设置在反射电极下方，由此可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于R、G及B(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以使用R像素、G像素、B像素及W(白色)像素的四个像素。或者，如PenTile排列，可以组合R、G及B中的两个颜色而成一个颜色要素。该两个颜色可以根据颜色要素不同。或者可以对RGB追加黄色、青色、品红色等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明的一个实施方式不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，也可以使用着色层(也称为滤光片)来得到将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)的全彩色显示的显示装置。例如可以适当地组合红色(R)着色层、绿色(G)着色层、蓝色(B)着色层、黄色(Y)着色层等。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，可以抑制着色层所引起明亮的图像的亮度降低而减少功耗20％至30％左右。在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，元件也可以发射各颜色的R、G、B、Y及W的光。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
作为彩色化系统，也可以使用下述系统中的任一个：经过滤色片将白色光的一部分转换为红色、绿色及蓝色的上述滤色片系统；使用红色、绿色及蓝色的发光的三色系统；以及将蓝色光的一部分转换为红色或绿色的颜色转换系统或量子点系统。
在本实施方式中，使用图26及图27说明作为显示元件使用液晶元件及EL元件的结构。图26是沿着图25所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。另外，图27是沿着图25所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图26及图27所示的共同部分，接着说明不同的部分。
<5-1.显示装置的共同部分>
图26及图27所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752具有与上述晶体管100D同样的结构。晶体管750及晶体管752都可以采用使用上述实施方式所示的其他晶体管的结构。
在本实施方式中使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以在长时间保持图像信号等电信号，且在开启状态下也可以设定较长的写入间隔。因此，可以降低刷新工作的频度，由此抑制功耗。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速工作。例如，在包括进行高速工作的晶体管的液晶显示装置中，可以在同一衬底上形成像素部中的开关晶体管及驱动电路部中的驱动晶体管。也就是说，因为作为驱动电路不需要另行采用使用硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速工作的晶体管提供高品质的图像。
电容器790包括下部电极及上部电极。通过将导电膜加工为用作晶体管750的第一栅电极的导电膜的步骤形成下部电极。通过将导电膜加工为用作晶体管750的源电极及漏电极的导电膜的步骤形成上部电极。在下部电极与上部电极之间设置有通过形成成为用作晶体管750的第一栅极绝缘膜的绝缘膜的步骤形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图26及图27中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
可以使用具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等形成平坦化绝缘膜770。此外，也可以通过层叠由这些材料形成的多个绝缘膜，形成平坦化绝缘膜770。另外，也可以采用不设置平坦化绝缘膜770的结构。
在图26及图27中示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752具有相同的结构，但是本发明的一个实施方式不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以采用像素部702使用交错型晶体管，且源极驱动电路部704使用实施方式1所示的反交错型晶体管的结构，或者像素部702使用实施方式1所示的反交错型晶体管，且源极驱动电路部704使用交错型晶体管的结构。此外，也可以将“源极驱动电路部704”换称为“栅极驱动电路部”。
信号线710通过与用作晶体管750、752的源电极及漏电极的导电膜相同的工序形成。当使用包含铜元素的材料形成信号线710时，起因于布线电阻的信号延迟等减少，从而可以实现大屏幕的显示。
FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760通过与用作晶体管750、752的源电极及漏电极的导电膜相同的工序形成。连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。该具有柔性的衬底的例子是塑料衬底等。
在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚)。另外，作为结构体778，也可以使用球状的间隔物。
在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<5-2.显示装置的输入输出装置的结构实例>
在图26及图27所示的显示装置700中作为输入输出装置设置有触摸屏791。此外，显示装置700也可以不包括触摸屏791。
图26及图27所示的触摸屏791是设置在第二衬底705与着色膜736之间的所谓In-Cell型触摸屏。触摸屏791在形成着色膜736之前形成在第二衬底705一侧。
触摸屏791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，在接近手指或触屏笔等检测对象时，可以检测出电极793与电极794之间的互电容的变化。
在图26及图27所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过设置在绝缘膜795中的开口与夹住电极794的两个电极793电连接。此外，在图26及图27中示出设置有电极796的区域设置在像素部702中的结构作为例子，但是本发明的一个实施方式不局限于此。例如，设置有电极796的区域也可以设置在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。如图26所示，电极793优选不与发光元件782重叠。如图27所示，电极793优选不与液晶元件775重叠。换言之，电极793在与发光元件782及液晶元件775重叠的区域具有开口。也就是说，电极793具有网格形状。通过采用这种结构，电极793不遮断发光元件782所发射的光。或者，电极793不遮断透过液晶元件775的光。因此，由于即使配置触摸屏791，亮度下降也极少，所以可以得到可见度高且功耗得到降低的显示装置。此外，电极794也可以具有与电极793相同的结构。
电极793及电极794由于不与发光元件782重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。或者，电极793及电极794由于不与液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸屏的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的平均直径值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。作为纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在将Ag纳米线用于电极664、665及667中的任一个或全部的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图26及图27中示出in-cell型触摸屏的结构，但是本发明的一个实施方式不局限于此。例如，也可以采用形成在显示装置700上的所谓on-cell型触摸屏或贴合于显示装置700的所谓out-cell型触摸屏。如此，本发明的一个实施方式的显示装置700可以与各种方式的触摸屏组合而使用。
<5-3.包括发光元件的显示装置>
图26所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图26所示的显示装置700可以通过利用来自发光元件782的EL层786的光而显示图像。此外，EL层786含有有机化合物或量子点等无机化合物。
可以用于有机化合物的材料的例子包括荧光性材料或磷光性材料等。可以用于量子点的材料的例子包括胶状量子点、合金型量子点、核壳型量子点、核型量子点等。另外，也可以使用包含第12族与第16族的元素、包含第13族与第15族的元素或包含第14族与第16族的元素的材料。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
在图26所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782具有顶部发射结构。因此，导电膜788具有透光性且使从EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
将着色膜736与发光元件782重叠地设置，并将遮光膜738与绝缘膜730重叠地设置于引绕布线部711及源极驱动电路部704中。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。显示装置700的结构不局限于图26中的设置有着色膜736的例子。例如，在通过分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
<5-4.包括液晶元件的显示装置的结构实例>
图27所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、绝缘膜773、导电膜774及液晶层776。在这种结构中，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。图27所示的显示装置700可以通过由施加到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750的被用作源电极及漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
作为导电膜772，可以使用使可见光透过的导电膜或反射可见光的导电膜。例如，优选将包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料用于使可见光透过的导电膜。例如，优选将包含铝或银的材料用于反射可见光的导电膜。在本实施方式中，作为导电膜772使用反射可见光的导电膜。
此外，虽然图27示出将导电膜772与被用作晶体管750的漏电极的导电膜连接的结构，但是本发明的一个实施方式不局限于该例子。例如，导电膜772也可以通过被用作连接电极的导电膜与被用作晶体管750的漏电极的导电膜电连接。
注意，虽然在图27中未图示，但是取向膜也可以与液晶层776接触地设置。此外，虽然在图27未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征材料的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征材料的液晶组成物的响应速度快，并且其具有光学各向同性。由此，包含呈现蓝相的液晶和手征材料的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
当作为显示元件使用液晶元件时，可以使用：扭曲向列(TN)模式、平面内转换(IPS)模式、边缘电场转换(FFS)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电性液晶(FLC)模式以及反铁电性液晶(AFLC)模式等。
另外，也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式，有几个例子，例如可以使用多畴垂直取向(MVA)模式、垂直取向构型(PVA)模式、ASV模式等。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
下面，参照图28和图29说明可以用于包括本发明的一个实施方式的半导体装置的显示装置的显示部等的显示面板的例子。下面例示的显示面板是包括反射型液晶元件及发光元件的两种元件且能够以透过模式和反射模式的两种模式进行显示的显示面板。
<6-1.显示面板的结构实例>
图28是本发明的一个实施方式的显示面板600的透视图。在显示面板600中，衬底651与衬底661彼此贴合。在图28中，以虚线表示衬底661。
显示面板600包括显示部662、电路659及布线666等。衬底651设置有电路659、布线666及被用作像素电极的导电膜663等。另外，在图28中，在衬底651上安装有IC673及FPC672。由此，图28所示的结构可以说是包括显示面板600、FPC672及IC673的显示模块。
作为电路659，例如可以使用用作扫描线驱动电路的电路。
布线666具有对显示部及电路659供应信号或电力的功能。该信号或电力从外部经由FPC672或者从IC673输入到布线666。
图28示出利用玻璃覆晶封装(COG)方式等对衬底651设置IC673的例子。例如，可以对IC673适用用作扫描线驱动电路或信号线驱动电路的IC。另外，例如当显示面板600具备用作扫描线驱动电路及信号线驱动电路的电路，或者将用作扫描线驱动电路及信号线驱动电路的电路设置在外部且通过FPC672输入用来驱动显示面板600的信号时，也可以不设置IC673。另外，也可以将IC673利用薄膜覆晶封装(COF)方式等安装于FPC672。
图28还示出显示部662的一部分的放大图。在显示部662中以矩阵状配置有多个显示元件所包括的导电膜663。在此，导电膜663具有反射可见光的功能且被用作下述液晶元件640的反射电极。
此外，如图28所示，导电膜663包括开口。再者，发光元件660的位置比导电膜663近于衬底651。来自发光元件660的光透过导电膜663的开口发射到衬底661一侧。
<6-2.截面结构实例>
图29示出图28所例示的显示面板的包括FPC672的区域的一部分、包括电路659的区域的一部分及包括显示部662的区域的一部分的截面的例子。
显示面板在衬底651与衬底661之间包括绝缘膜620。另外，显示面板在衬底651与绝缘膜620之间还包括发光元件660、晶体管601、晶体管605、晶体管606及着色层634等。另外，显示面板在绝缘膜620与衬底661之间包括液晶元件640、着色层631等。另外，衬底661及绝缘膜620与粘合层641粘合。衬底651及绝缘膜620与粘合层642粘合。
晶体管606与液晶元件640电连接，而晶体管605与发光元件660电连接。因为晶体管605和晶体管606都形成在绝缘膜620的衬底651一侧的面上，所以晶体管605和晶体管606可以通过同一工序制造。
衬底661设置有着色层631、遮光膜632、绝缘层621及被用作液晶元件640的公共电极的导电膜613、取向膜633b、绝缘膜617等。绝缘膜617被用作用来保持液晶元件640的单元间隙的间隔物。
在绝缘膜620的衬底651一侧设置有绝缘膜681、绝缘膜682、绝缘膜683、绝缘膜684、绝缘膜685等绝缘层。绝缘膜681的一部分被用作各晶体管的栅极绝缘层。绝缘膜682、绝缘膜683及绝缘膜684以覆盖各晶体管等的方式设置。此外，绝缘膜685以覆盖绝缘膜684的方式设置。绝缘膜684及绝缘膜685都具有平坦化层的功能。此外,这里说明覆盖晶体管等的绝缘膜682、绝缘膜683及绝缘膜684的三个绝缘层的例子，但是本发明的一个实施方式不局限于该例子，也可以设置四个以上的绝缘层、单层的绝缘层或两个绝缘层。如果不需要，则可以不设置用作平坦化层的绝缘膜684。
另外，晶体管601、晶体管605及晶体管606都包括其一部分被用作栅极的导电膜654、其一部分被用作源极或漏极的导电层652、半导体膜653。在此，对经过同一导电膜的加工而得到的多个层附有相同的阴影线。
液晶元件640是反射型液晶元件。液晶元件640包括层叠有导电膜635、液晶层612及导电膜613的叠层结构。另外，反射可见光的导电膜663设置为接触于导电膜635的面对衬底651的表面。导电膜663包括开口655。另外，导电膜635及导电膜613包含使可见光透过的材料。此外，在液晶层612和导电膜635之间设置有取向膜633a，并且在液晶层612和导电膜613之间设置有取向膜633b。此外，在衬底661的外侧的面上设置有偏振片656。
在液晶元件640中，导电膜663具有反射可见光的功能，导电膜613具有透过可见光的功能。从衬底661一侧入射的光被偏振片656偏振，透过导电膜613、液晶层612，且被导电膜663反射。而且，光再次透过液晶层612及导电膜613而到达偏振片656。此时，由施加到导电膜663和导电膜613之间的电压控制液晶的取向，从而可以控制光的光学调制。也就是说，可以控制经过偏振片656发射的光的强度。此外，由于特定的波长区域之外的光被着色层631吸收，因此被提取的光例如呈现红色。
发光元件660是底部发射型发光元件。发光元件660具有从绝缘膜620一侧依次层叠有导电层643、EL层644及导电层645b的结构。另外，设置有覆盖导电层645b的导电层645a。导电层645b包含反射可见光的材料，导电层643及导电层645a包含使可见光透过的材料。发光元件660所发射的光经过着色层634、绝缘膜620、开口655及导电膜613等射出到衬底661一侧。
在此，如图29所示，开口655优选设置有透过可见光的导电膜635。由此，液晶在与开口655重叠的区域中也与其他区域同样地取向，此时可以抑制因在该区域的边境部产生液晶的取向不良而产生非意图的漏光。
在此，作为设置在衬底661的外侧的面的偏振片656，可以使用直线偏振片，也可以使用圆偏振片。作为圆偏振片，例如可以使用将直线偏振片和四分之一波相位差板层叠而成的偏振片。由此，可以抑制外光反射。此外，通过根据偏振片的种类调整用于液晶元件640的液晶元件的单元间隙、取向、驱动电压等来实现所希望的对比度。
在覆盖导电层643的端部的绝缘膜646上设置有绝缘膜647。绝缘膜647具有防止绝缘膜620与衬底651之间的距离过近的间隙物的功能。另外，当使用遮蔽掩模(金属掩模)形成EL层644或导电层645a时，绝缘膜647可以具有防止该遮蔽掩模接触于被形成面的功能。另外，如果不需要则可以不设置绝缘膜647。
晶体管605的源极和漏极中的一个通过导电层648与发光元件660的导电层643电连接。
晶体管606的源极和漏极中的一个通过连接部607与导电膜663电连接。导电膜635与导电膜663接触，它们彼此电连接。在此，连接部607是使设置在绝缘膜620的双面上的导电层通过形成在绝缘膜620中的开口彼此电连接的部分。
在衬底651与衬底661不重叠的区域中设置有连接部604。连接部604通过连接层649与FPC672电连接。连接部604具有与连接部607相同的结构。在连接部604的顶面上露出对与导电膜635同一的导电膜进行加工来获得的导电层。因此，通过连接层649可以使连接部604与FPC672彼此电连接。
在设置有粘合层641的一部分的区域中设置有连接部687。在连接部687中，通过连接体686使对与导电膜635同一的导电膜进行加工来获得的导电层和导电膜613的一部分电连接。由此，可以将从连接于衬底651一侧的FPC672输入的信号或电位通过连接部687供应到形成在衬底661一侧的导电膜613。
例如，连接体686可以使用导电粒子。作为导电粒子，可以采用以金属材料覆盖的有机树脂或二氧化硅等的粒子。作为金属材料，优选使用镍或金，因为其可以降低接触电阻。另外，优选使用由两种以上的金属材料以层状覆盖的粒子诸如由镍以及金覆盖的粒子。另外，连接体686优选采用能够弹性变形或塑性变形的材料。此时，有时导电粒子的连接体686成为图29所示那样的在纵向上被压扁的形状。通过具有被压扁的形状，可以增大连接体686与电连接于该连接体686的导电膜之间的接触面积，从而可以降低接触电阻并抑制接触不良等问题发生。
连接体686优选以由粘合层641覆盖的方式配置。例如，可以将连接体686分散在固化之前的粘合层641。
在图29中，作为电路659的例子，示出设置有晶体管601的例子。
在图29中，作为晶体管601及晶体管605的例子，应用由两个栅极夹着形成有沟道的半导体膜653的结构。一个栅极由导电膜654构成，而另一个栅极由隔着绝缘膜682与半导体膜653重叠的导电膜623构成。通过采用这种结构，可以控制晶体管的阈值电压。此时，也可以通过使两个栅极彼此连接并对该两个栅极供应同一信号来操作晶体管。与其他晶体管相比，这种晶体管能够提高场效应迁移率，而可以增大通态电流。其结果是，可以制造能够进行高速工作的电路。再者，能够缩小电路部的占有面积。通过使用通态电流高的晶体管，即使在使显示面板大型化或高分辨率化时布线数增多，也可以降低各布线的信号延迟，并且可以抑制显示的不均匀。
电路659所包括的晶体管与显示部662所包括的晶体管也可以具有相同的结构。此外，电路659所包括的多个晶体管可以都具有相同的结构或不同的结构。另外，显示部662所包括的多个晶体管可以都具有相同的结构或不同的结构。
覆盖各晶体管的绝缘膜682和绝缘膜683中的至少一个优选使用水或氢等杂质不容易扩散的材料。即，可以将绝缘膜682或绝缘膜683用作阻挡膜。这种结构可以有效地抑制杂质从外部扩散到晶体管中，从而能够实现可靠性高的显示面板。
在衬底661一侧设置有覆盖着色层631、遮光膜632的绝缘层621。绝缘层621可以具有平坦化层的功能。通过使用绝缘层621可以使导电膜613的表面大致平坦，可以使液晶层612的取向状态成为均匀。
对制造显示面板600的方法的例子进行说明。例如，在设置有剥离层的支撑衬底上依次形成导电膜635、导电膜663及绝缘膜620，形成晶体管605、晶体管606及发光元件660等。然后衬底651及支撑衬底与粘合层642贴合。之后，通过在剥离层与绝缘膜620的界面及剥离层与导电膜635的界面进行剥离，去除支撑衬底及剥离层。此外，另外准备预先形成有着色层631、遮光膜632、导电膜613等的衬底661。而且，对衬底651或衬底661滴下液晶，并由粘合层641贴合衬底651和衬底661，从而可以制造显示面板600。
作为剥离层的材料，可以选择在与绝缘膜620与导电膜635的界面产生剥离的材料。特别是，作为剥离层，使用包含钨等的高熔点金属材料的层和包含该金属材料的氧化物的层的叠层，并且优选作为剥离层上的绝缘膜620使用层叠有多个氮化硅、氧氮化硅、氮氧化硅等的层。当将高熔点金属材料用于剥离层时，可以提高在形成剥离层之后形成的层的形成温度，从而可以降低杂质浓度并实现可靠性高的显示面板。
作为导电膜635，优选使用氧化物或氮化物，如金属氧化物、金属氮化物或低电阻化了的氧化物半导体。在使用氧化物半导体时，将氢、硼、磷、氮及其他杂质的浓度以及氧空位量中的至少一个比用于晶体管的半导体层高的材料用于导电膜635。
<6-3.各构成要素>
下面，说明上述各构成要素。此外，省略具有与上述实施方式所示的功能同样的功能的结构的说明。
[粘合层]
作为各粘合层，可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂，可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-醋酸乙烯酯)树脂等。尤其优选使用环氧树脂等透湿性低的材料。另外，也可以使用两液混合型树脂。此外，也可以使用粘合薄片等。
另外，在上述树脂中也可以包含干燥剂。例如，可以使用碱土金属的氧化物(氧化钙或氧化钡等)那样的通过化学吸附吸附水分的物质。或者，也可以使用沸石或硅胶等通过物理吸附来吸附水分的物质。当在树脂中包含干燥剂时，能够防止水分等杂质进入元件，从而显示面板的可靠性得到提高，所以是优选的。
此外，通过在上述树脂中混合折射率高的填料或光散射构件，可以提高光提取效率。例如，可以使用氧化钛、氧化钡、沸石、锆等。
[连接层]
作为连接层，可以使用各向异性导电膜(ACF：Anisotropic Conductive Film)、各向异性导电膏(ACP：Anisotropic Conductive Paste)等。
[着色层]
作为能够用于着色层的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。
[遮光层]
作为能够用于遮光层的材料，可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或包含金属等无机材料的薄膜。另外，也可以对遮光层使用包含着色层的材料的膜的叠层膜。例如，可以采用包含用于使某个颜色的光透过的着色层的材料的膜与包含用于使其他颜色的光透过的着色层的材料的膜的叠层结构。通过使着色层与遮光层的材料相同，除了可以使用相同的装置以外，还可以简化工序，因此是优选的。
以上是关于各构成要素的说明。
<6-4.制造方法实例>
在此，对使用具有柔性的衬底的显示面板的制造方法的例子进行说明。
在此，将包括显示元件、电路、布线、电极、着色层及遮光层等光学构件以及绝缘层等的层总称为元件层。例如，元件层包括显示元件，除此以外还可以包括与显示元件电连接的布线、用于像素或电路的晶体管等元件。
另外，在此，将在显示元件完成(制造工序结束)的阶段中支撑元件层且具有柔性的构件称为衬底。例如，衬底在其范围中也包括其厚度为10nm以上且300μm以下的极薄的薄膜等。
作为在具有柔性且具备绝缘表面的衬底上形成元件层的方法，典型地有如下两种方法。一个方法是在衬底上直接形成元件层的方法。另一个方法是在与衬底不同的支撑衬底上形成元件层之后分离元件层与支撑衬底而将元件层转置于衬底的方法。另外，在此没有详细的说明，但是除了上述两个方法以外，还有如下方法：在没有柔性的衬底上形成元件层，通过抛光等使该衬底变薄而使该衬底具有柔性的方法。
当构成衬底的材料对元件层的形成工序中的加热具有耐热性时，若在衬底上直接形成元件层，则可使工序简化，所以是优选的。此时，若在将衬底固定于支撑衬底的状态下形成元件层，则可使装置内及装置之间的传送变得容易，所以是优选的。
另外，当采用在将元件层形成在支撑衬底上后将其转置于衬底的方法时，首先在支撑衬底上层叠剥离层和绝缘层，在该绝缘层上形成元件层。接着，将元件层从支撑衬底剥离然后转置于衬底。此时，选择在支撑衬底材料与剥离层的界面、剥离层与绝缘层的界面或剥离层中发生剥离的材料。在上述方法中，通过将高耐热性材料用于支撑衬底及剥离层，可以提高形成元件层时所施加的温度的上限，从而可以形成包括更高可靠性的元件的元件层，所以是优选的。
例如，优选的是，作为剥离层使用包含钨等高熔点金属材料的层与包含该金属材料的氧化物的层的叠层，作为剥离层上的绝缘层使用层叠多个氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层等的层。
作为元件层与支撑衬底之间进行剥离的方法，例如可以举出如下方法：施加机械力量的方法；蚀刻剥离层的方法；以及使液体渗透到剥离界面的方法；等。另外，可以通过利用形成剥离界面的两层的热膨胀系数的差异，对支撑衬底进行加热或冷却而进行剥离。
另外，当能够在支撑衬底与绝缘层的界面进行剥离时，可以不设置剥离层。
例如，也可以作为支撑衬底使用玻璃，作为绝缘层使用聚酰亚胺等有机树脂。此时，也可以通过使用激光等对有机树脂的一部分局部性地进行加热，或者通过使用锐利的构件物理性地切断或打穿有机树脂的一部分等来形成剥离的起点，由此在玻璃与有机树脂的界面进行剥离。当作为上述有机树脂使用感光材料时，容易形成开口等的形状，所以是优选的。上述激光例如优选为可见光线至紫外线的波长区域的光。例如，可以使用波长为200nm以上且400nm以下，优选为250nm以上且350nm以下的光。尤其是，当使用波长为308nm的准分子激光，生产率得到提高，所以是优选的。另外，也可以使用作为Nd：YAG激光的第三谐波的波长为355nm的UV激光等固体UV激光(也称为半导体UV激光)。
另外，也可以在支撑衬底与由有机树脂构成的绝缘层之间设置发热层，通过对该发热层进行加热，由此在该发热层与绝缘层的界面进行剥离。作为发热层，可以使用通过电流流过发热的材料、通过吸收光发热的材料、通过施加磁场发热的材料等各种材料。例如，作为发热层的材料，可以使用选自半导体、金属及绝缘体中的材料。
在上述方法中，可以在进行剥离之后将由有机树脂构成的绝缘层用作衬底。
以上是对柔性显示面板的制造方法的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式及其他实施例适当地组合而实施。
(实施方式7)
在本实施方式中，使用图30A至图30C说明包括本发明的一个实施方式的半导体装置的显示装置。
<7.显示装置的电路结构>
图30A所示的显示装置包括：具有显示元件的像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以不设置保护电路506。
驱动电路部504的一部分或全部与像素部502优选形成在同一衬底上。由此，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部不形成在形成有像素部502的衬底上时，驱动电路部504的一部分或全部可以通过COG或卷带自动结合(TAB：TapeAutomated Bonding)安装。
像素部502包括用来驱动配置为行X(X为2以上的自然数)列Y(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括输出用来选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)以及供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等驱动电路。
栅极驱动器504a包括移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a来分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b包括移位寄存器等。除了用来驱动移位寄存器的信号之外，源极驱动器504b通过端子部507接收从其中得出数据信号的信号(图像信号)。源极驱动器504b具有根据图像信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有响应于由起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如包括多个模拟开关。通过依次使多个模拟开关开启，源极驱动器504b可以输出对图像信号进行时间分割而得到的信号作为数据信号。此外，源极驱动器504b也可以包括移位寄存器。
多个像素电路501的每一个分别通过被供应扫描信号的多个扫描线GL之一而被输入脉冲信号，并通过被供应数据信号的多个数据线DL之一而被输入数据信号。另外，多个像素电路501的每一个通过栅极驱动器504a来控制数据信号的数据的写入及保持。例如，通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a对第m行第n列(n是Y以下的自然数)的像素电路501输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n从源极驱动器504b对第m行第n列的像素电路501输入数据信号。
图30A所示的保护电路506例如连接于作为栅极驱动器504a和像素电路501之间的布线的扫描线GL。或者，保护电路506连接于作为源极驱动器504b和像素电路501之间的布线的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。此外，端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号的端子的部分。
保护电路506在与其连接的布线被供应一定范围之外的电位时使该布线与其他布线电连接。
如图30A所示，通过对像素部502和驱动电路部504设置保护电路506可以提高显示装置对因静电放电(ESD：Electro Static Discharge)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，保护电路506可以连接到栅极驱动器504a或将源极驱动器504b。或者，保护电路506可以与端子部507连接。
本发明的一个实施方式不局限于图30A所示的例子，其中驱动电路部504包括栅极驱动器504a和源极驱动器504b。例如，也可以只形成栅极驱动器504a并安装形成有另外准备的在其上形成有源极驱动电路的衬底(例如，使用单晶半导体膜或多晶半导体膜形成的驱动电路板)。
图30A所示的多个像素电路501例如都可以采用图30B所示的结构。
图30B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。作为晶体管550，可以使用前面的实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。液晶元件570的取向状态取决于被写入的数据。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，像素电路501中的液晶元件570的一对电极之一供应的电位也可以在行之间不同。
例如，包括液晶元件570的显示装置的驱动方法的例子包括TN模式、STN模式、VA模式、轴对称排列微单元(ASM)模式、光学补偿弯曲(OCB)模式、铁电性液晶(FLC)模式、反铁电液晶(AFLC)模式、MVA模式、垂直取向构型(PVA)模式、IPS模式、FFS模式或横向弯曲取向(TBA)模式等。另外，显示装置的驱动方法的其他例子包括电控双折射(ECB)模式、聚合物分散液晶(PDLC)模式、聚合物网络液晶(PNLC)模式、宾主模式等。不局限于此，可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源电极和漏电极中的另一个与液晶元件570的一对电极中的另一个电极电连接。晶体管550的栅电极与扫描线GL_m电连接。晶体管550被构成为通过被开启或关闭而控制是否写入信号。
电容器560的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL)电连接，电容器560的一对电极中的另一个与液晶元件570的一对电极中的另一个电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560被用作储存被写入的数据的存储电容器。
例如，在包括图30B所示的像素电路501的显示装置中，通过图30A所示的栅极驱动器504a按行依次选择像素电路501来使晶体管550开启而写入数据信号。
当晶体管550被关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行该工作，可以显示图像。
图30A所示的多个像素电路501例如都可以具有图30C所示的结构。
图30C所示的像素电路501包括晶体管552、晶体管554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管用作晶体管552和/或晶体管554。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为数据线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552被构成为通过被开启或关闭而控制是否写入数据信号。
电容器562的一对电极中的一个电连接于被供应电位的布线(以下，称为电位供应线VL_a)，电容器562的一对电极中的另一个电连接于晶体管552的源电极和漏电极中的另一个。
电容器562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，发光元件572的阳极和阴极中的另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于此，也可以使用包括无机材料构成的无机EL元件。
电位供应线VL_a和电位供应线VL_b中的一个被供应高电源电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被供应低电源电位VSS。
例如，在包括图30C所示的像素电路501的显示装置中，通过图30A中的栅极驱动器504a按行依次选择像素电路501来使晶体管552开启而写入数据信号。
当晶体管552被关闭时，被写入数据的像素电路501成为保持状态。并且，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件572以对应于流过的电流量的亮度发光。通过按行依次进行上述工作，可以显示图像。
本实施方式至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式8)
在本实施方式中，参照图31、图32A至图32E、以及图33A至图33G对包括本发明的一个实施方式的半导体装置的显示模块及电子设备进行说明。
<8-1.显示模块>
在图31所示的显示模块7000中，在上盖7001与下盖7002之间设置有连接于FPC7003的触摸屏7004、连接于FPC7005的显示面板7006、背光7007、框架7009、印刷电路板7010、以及电池7011。
例如可以将本发明的一个实施方式的半导体装置用于显示面板7006。
上盖7001及下盖7002的形状及尺寸可以根据触摸屏7004及显示面板7006的尺寸适当地改变。
触摸屏7004能够是电阻膜式触摸屏或电容式触摸屏，并与显示面板7006重叠。此外，显示面板7006的对置衬底(密封衬底)可以具有触摸屏的功能。另外，也可以在显示面板7006的各像素内设置光传感器，而形成光学触摸屏。
背光7007包括光源7008。本发明的一个实施方式不局限于在背光7007上配置光源7008的图31的结构。例如，可以采用在背光7007的端部设置光源7008，并还设置光扩散板的结构。当使用有机EL元件等自发光型发光元件时，或者当采用反射式面板等时，不一定需要设置背光7007。
框架7009保护显示面板7006，并具有用来遮断因印刷电路板7010的工作而产生的电磁波的电磁屏蔽的功能。框架7009也可以被用作散热板。
印刷电路板7010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部的商业电源或另行设置的电池7011。当使用商业电源时，可以省略电池7011。
显示模块7000还可以设置有偏振片、相位差板、棱镜片等构件。
<8-2.电子设备1>
接着，图32A至图32E示出电子设备的例子。
图32A是安装有取景器8100的照相机8000的外观图。
照相机8000包括框体8001、显示部8002、操作按钮8003、快门按钮8004等。另外，可装卸的镜头8006安装在照相机8000。
虽然在此照相机8000的镜头8006能够从框体8001拆卸下而交换，但是镜头8006也可以包括在框体8001中。
通过按下快门按钮8004，照相机8000可以进行成像。另外，也可以通过触摸被用作触摸屏的显示部8002进行成像。
照相机8000的框体8001包括具有电极的嵌入器，由此取景器8100、闪光灯装置等可以连接到框体8001。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100连接到照相机8000。该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示在显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的开启或关闭。
本发明的一个实施方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。
虽然在图32A中照相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在照相机8000的框体8001也可以包括具有显示装置的取景器。
图32B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。安装部8201包括电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203包括无线接收器等，将所接收的图像数据等的图像数据显示在显示部8204上。通过利用主体8203中的相机捕捉使用者的眼球及眼睑的动作，然后使用该数据算出使用者的视点的坐标，来可以利用使用者的视点作为输入方法。
另外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以构成为通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的眼睛的方向。此外，主体8203可以构成为通过检测出流过该电极的电流来监视使用者的脉搏。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，以将使用者的生物信息显示在显示部8204上。另外，主体8203也可以构成为检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。
本发明的一个实施方式的显示装置可用于显示部8204。
图32C至图32E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状的固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，显示部8302是弯曲的。在显示部8302弯曲时，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，通过将显示部对应使用者的每个眼睛设置，可以进行利用视差的三维显示等。
可以将本发明的一个实施方式的显示装置适用于显示部8302。因为包括本发明的一个实施方式的半导体装置的显示装置具有极高的分辨率，所以即使如图32E那样地使用透镜8305放大图像，使用者也不看到像素而可以显示现实感更高的图像。
<8-3.电子设备2>
接着，图33A至图33G示出与图32A至图32E所示的电子设备不同的电子设备的例子。
图33A至图33G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图33A至图33G的电子设备具有各种功能，例如：将各种信息(例如，静态图像、动态图像、文字图像)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能。注意，图33A至图33G的电子设备的功能不局限于此，电子设备可以具有各种功能。虽然在图33A至图33G中未图示，但是电子设备也可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能、拍摄静态图像的功能、拍摄动态图像的功能、将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能以及将所拍摄的图像显示在显示部上的功能等。
下面，详细地说明图33A至图33G所示的电子设备。
图33A是示出电视装置9100的透视图。可以将例如是50英寸以上或100英寸以上的大型的显示部9001组装到电视装置9100。
图33B是便携式信息终端9101的透视图。便携式信息终端9101例如被用作电话机、电子笔记本和信息阅读装置中的一种或多种。具体而言，可以将便携式信息终端9101用作智能手机。另外，便携式信息终端9101可以包括扬声器、连接端子、传感器等。便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的例子，有提示收到来自电子邮件、社交网络服务(SNS)或电话等的信息的显示；电子邮件或SNS的标题；电子邮件及SNS等的发送者；日期；时间；电量；以及天线接收强度。或者，也可以显示操作按钮9050等代替信息9051。
图33C是示出便携式信息终端9102的透视图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图33D是手表型便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。便携式信息终端9200可以作为通信标准采用近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不使用连接端子9006。
图33E、图33F和图33G分别是能够折叠的便携式信息终端9201的展开状态、从展开状态变为折叠状态或从折叠状态变为展开状态、以及折叠状态的透视图。便携式信息终端9201在折叠状态下可携带性好，在便携式信息终端9201处于展开状态时，无缝拼接的大显示区域的一览性高。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个框体9000来支撑。通过铰链9055使两个框体9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
本实施方式所示的电子设备包括用来显示某些信息的显示部。注意，本发明的一个实施方式的半导体装置也可以应用于不包括显示部的电子设备。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式及其他实施例适当地组合而实施。
[实施例1]
在本实施例中，制造能够用于本发明的一个实施方式的半导体装置的氧化物半导体膜且对其进行评价。此外，在本实施例中，制造Sample B1及Sample B2，利用HAADF-STEM对Sample B1及Sample B2各自进行观察以及分析。
<1-1.Sample条件>
Sample B1在与实施方式4所示的Sample A1相同的条件下形成。Sample B2在与实施方式4所示的Sample A2相同的条件下进行制造。
<1-2.TEM图像的分析>
接着，对Sample B1及Sample B2的平面TEM图像进行分析。此外，利用球面像差校正功能得到平面TEM图像。在如下条件下使用日本电子株式会社制造的原子分辨率分析电子显微镜JEM-ARM200F来取得平面TEM图像：加速电压为200kV、照射束径大致为0.1nmφ的电子束。
然后，对Sample B1及Sample B2的平面TEM图像分别进行图像处理以及图像分析。
作为图像处理，通过对平面TEM图像进行快速傅里叶变换(FFT：Fast FourierTransform)处理，以获取FFT图像。接着，对除了所获取的FFT图像中的2.8nm-1至5.0nm-1之外的范围进行掩模处理。然后，对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)处理而获取FFT滤波图像。
在图像分析中，从FFT滤波图像抽出晶格点。晶格点的抽出通过如下步骤进行。首先，进行去除FFT滤波图像的噪音的处理。通过下式使半径为0.05nm的范围内的亮度平滑化而去除噪音。
[式1]
Figure GDA0003422803930001051
在此，S_Int(x，y)表示坐标(x，y)上的被平滑化的亮度，r表示坐标(x，y)与坐标(x’，y’)之间的距离，Int(x’，y’)表示坐标(x’，y’)上的亮度。在计算中，当r为0时，r被认为1。
接着，进行晶格点的探索。其亮度比半径为0.22nm内的其他晶格点候补的亮度高的坐标被视为晶格点。在此，抽出晶格点候补。如果晶格点的半径为0.22nm内，则可以减少噪音导致的晶格点的检测错误的频率。此外，由于在TEM图像中在邻接的晶格点间有固定距离，所以在半径为0.22nm内不容易观察到两个以上的晶格点。
接着，从所抽出的晶格点候补抽出半径为0.22nm内的亮度最高的坐标，而重新决定晶格点候补。直到不出现新晶格点候补，如此反复进行晶格点候补的抽出，该点被认定晶格点。与此同样，在从被认定的晶格点离开大于0.22nm的位置上认定另一个晶格点。如此，在所有范围中认定晶格点。将所得到的多个晶格点总称为晶格点群。
接着，参照图34A至图34C所示的示意图以及图34D所示的流程图说明从所抽出的晶格点群导出六角形晶格的取向的方法。
首先，认定基准晶格点，连结最邻近基准晶格点的六个邻近晶格点，而形成六角形晶格(参照图34A、图34D的步骤S111)。然后，导出在该六角形晶格的中心点的基准晶格点与顶点的各晶格点之间的距离的平均值R。以所算出的R为在上述基准晶格点与各顶点之间的距离，形成以基准晶格点为中心点的正六角形(参照图34D的步骤S112)。此时，将正六角形的各顶点与最邻近于该各顶点的邻近晶格点之间的距离称为距离d1、距离d2、距离d3、距离d4、距离d5及距离d6(参照图34D的步骤S113)。接着，以中心点为基准将正六角形按每个0.1°从0°旋转到60°，而算出旋转的正六角形与六角形晶格的平均偏差[D＝(d1+d2+d3+d4+d5+d6)/6](参照图34D的步骤S114)。并且，算出平均偏差D最小时的正六角形的旋转角度θ，并使其成为六角形晶格的角度(图34D的步骤S115)。
接着，在平面TEM图像的观察范围内，以六角形晶格的角度为30°的比例最高的方式调整。这里，在半径为1nm的范围内，算出六角形晶格的取向的平均值。接着，以根据区域中的六角形晶格的取向的浓淡表示经过图像处理得到的平面TEM图像。
图35A示出对Sample B1的平面TEM图像进行图像处理的结果，图35B示出对SampleB2的平面TEM图像进行图像处理的结果。
图35A及图35B所示的对平面TEM图像进行图像处理的图像是表示根据六角形晶格的取向的浓淡的图像。也就是说，对平面TEM图像进行图像处理的图像是如下图像，其中在平面TEM图像的FFT滤波图像中，通过特定频率区域分割而在该分割的区域中提供浓淡，抽出从各特定频率区域的晶格点形成的沃罗诺伊区域的取向。
从图35A所示的结果可知，在Sample B1中，六角形的取向没有规律，nc以马赛克状分散。此外，从图35B所示的结果可知，在Sample B2中，六角形的取向一致的区域覆盖几十nm的宽范围。在上述宽范围存在的区域几乎形成一个大的晶粒。但是，在该晶粒与晶粒之间的区域中与Sample B1同样地六角形的方向没有规律的nc以马赛克状分散，连续使晶粒与晶粒彼此连接。
因此，从图35A及图35B所示的结果可知，形成氧化物半导体膜时的衬底温度越低或氧气体流量比越低，六角形的方向越没有规律，且越容易形成以马赛克状分散的区域。
如上所述那样，通过对平面TEM图像进行图像分析，可以对六角形晶格的角度变化的边界部进行评价。
<1-3.沃罗诺伊分析>
接着，制造Sample B1及Sample B2的沃罗诺伊图，对该沃罗诺伊图进行分析。
沃罗诺伊图是由包括晶格点群的区域分割的图。每个晶格点比其他任何晶格点离围绕晶格点的区域更近。下面，参照图36A至图36D所示的示意图以及图36E所示的流程图说明沃罗诺伊图的制造方法的详细内容。
首先，通过图34A至图34D所示的方法等抽出晶格点群(参照图36A及图36E的步骤S121)。接着，由线段连结邻近的晶格点(参照图36B及图36E的步骤S122)。接着，划各线段的垂直等分线(参照图36C及图36E的步骤S123)。接着，抽出三个垂直等分线交叉的点(参照图36E的步骤S124)。该点被称为沃罗诺伊点。接着，由线段连结邻近的沃罗诺伊点(参照图36D及图36E的步骤S125)。此时，将由线段围绕的多角形区域称为沃罗诺伊区域。根据上述方法，可以形成沃罗诺伊图。
接着，根据上述制造的沃罗诺伊图进行沃罗诺伊分析。
图37A示出Sample B1的沃罗诺伊分析结果，图37B示出Sample B2的沃罗诺伊分析结果。
图37A及图37B示出Sample B1及Sample B2中的沃罗诺伊区域的形状的比率及个数(四角形、五角形、六角形、七角形、八角形和九角形)。条形图示出各样品中的沃罗诺伊区域的形状的个数(四角形、五角形、六角形、七角形、八角形和九角形)。图表示出各样品中的沃罗诺伊区域的形状的比率(四角形、五角形、六角形、七角形、八角形和九角形)。
如图37A所示，在Sample B1中，六角形的比率为53.55％。如图37B所示，在SampleB2中，六角形的比率为76.70％。
从图37A及图37B所示的结果可确认到根据氧化物半导体膜的形成条件的不同氧化物的结晶状态大不相同。换言之，可确认到形成氧化物半导体膜时的衬底温度越低或氧气体流量比越低，六角形的比率越低。
本实施例的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例2]
在本实施例中，形成能够用于本发明的一个实施方式的半导体装置的氧化物半导体膜，且对该氧化物半导体膜的湿蚀刻速率进行评价。
此外，在本实施例中，采用一共10水准的条件。将形成氧化物半导体膜时的衬底温度设定为2水准(Tsub.＝130℃及Tsub.＝170℃)，将形成氧化物半导体膜时的氧流量比设定为5水准(O2＝10％、30％、50％、70％及100％)。此外，上述10水准的氧化物半导体膜都形成为具有100nm的厚度并使用In∶Ga∶Zn＝4∶2∶4.1[原子比]的金属氧化物靶材。此外，在氧化物半导体膜的蚀刻中都使用蚀刻剂(使用纯水稀释浓度85％磷酸水溶液100倍而获得)，处理时间为60秒。
<2.湿蚀刻速率〉
表1示出上述形成的10水准的氧化物半导体膜的湿蚀刻速率。
[表1]
O<sub>2</sub>＝10％ O<sub>2</sub>＝30％ O<sub>2</sub>＝50％ O<sub>2</sub>＝70％ O<sub>2</sub>＝100％
Tsub.＝130℃ 19.2 13.7 12.5 13.8 12.6
Tsub.＝170℃ 15.2 12.5 11.5 10.9 10.4
如表1所示，形成氧化物半导体膜时的衬底温度越高，湿蚀刻速率越低，形成氧化物半导体膜时的氧流量比越小，湿蚀刻速率越高。
如上所述，通过改变形成氧化物半导体膜时的衬底温度及氧流量比，可以形成湿蚀刻速率不同的氧化物半导体膜。
本实施例的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例3]
在本实施例中，制造相当于图10A至图10C所示的晶体管100E的晶体管，进行该晶体管的Id-Vg特性的评价、可靠性评价及截面观察。
在本实施例中制造的样品为具有2μm的沟道长度L及50μm的沟道宽度W的晶体管、具有3μm的沟道长度L及50μm的沟道宽度W的晶体管、以及具有6μm的沟道长度L及50μm的沟道宽度W的晶体管。此外，作为上述三种晶体管的每一种形成10个晶体管。
下面，对本实施例中制造的样品进行说明。另外，在下面的说明中，使用对图10A至图10C所示的晶体管100E附上的符号进行说明。
<3-1.样品的制造方法>
首先，在衬底102上形成导电膜104。作为衬底102，使用玻璃衬底。并且，作为导电膜104通过使用溅射设备形成厚度为100nm的钨膜。
接着，在衬底102及导电膜104上形成绝缘膜。作为绝缘膜106通过使用PECVD装置形成厚度为400nm的氮化硅膜及厚度为15nm的氧氮化硅膜。
接着，在绝缘膜106上形成氧化物半导体膜108_1及氧化物半导体膜108_2。作为氧化物半导体膜108_1及氧化物半导体膜108_2分别利用溅射设备形成In-Ga-Zn氧化物。
氧化物半导体膜108_1使用厚度为10nm的In-Ga-Zn氧化物，氧化物半导体膜108_2使用厚度为25nm的In-Ga-Zn氧化物。氧化物半导体膜108_1的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体及流量为20sccm的氧气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。氧化物半导体膜108_2的形成条件为如下：衬底温度为130℃；将流量为100sccm的氧气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。此外，氧化物半导体膜108_1及氧化物半导体膜108_2是在溅射设备的真空处理室中连续地形成的。
接着，在绝缘膜106及氧化物半导体膜108_2上形成导电膜112a、112b。作为导电膜112a及112b，通过使用溅射设备在真空中连续地形成厚度为30nm的钛膜、厚度为200nm的铜膜以及厚度为50nm的钛膜。
接着，在绝缘膜106、氧化物半导体膜108、导电膜112a及112b上形成绝缘膜114及绝缘膜116。作为绝缘膜114通过使用PECVD装置形成厚度为30nm的氧氮化硅膜。作为绝缘膜116通过使用PECVD装置形成厚度为400nm的氧氮化硅膜。此外，绝缘膜114及绝缘膜116是通过使用PECVD装置在真空中连续地形成的。
接着，进行第一加热处理。作为该第一加热处理，在氮气体气氛下以350℃进行一个小时的加热处理。
接着，在绝缘膜116上形成绝缘膜118。作为绝缘膜118通过使用PECVD装置形成厚度为100nm的氮化硅膜。
接着，形成到达导电膜112b的开口142a以及到达导电膜104的开口142b。开口142a及142b通过使用干蚀刻装置形成。
接着，以覆盖开口142a及142b的方式在绝缘膜118上形成导电膜，且对该导电膜进行加工，来形成导电膜120a及120b。作为导电膜120a及120b通过使用溅射设备形成厚度为100nm的In-Sn-Si氧化物。
接着，进行第二加热处理。作为该第二加热处理，在氮气体气氛下以250℃进行一个小时的加热处理。
经过上述工序，制造本实施例的样品。
<3-2.Id-Vg特性>
接着，对上面制造的样品的Id-Vg特性进行测定。图38A至图38C示出本实施例中的样品的Id-Vg特性结果。
此外，图38A表示各自具有2μm的沟道长度L及50μm的沟道宽度W的晶体管的Id-Vg特性结果。图38B表示各自具有3μm的沟道长度L及50μm的沟道宽度W的晶体管的Id-Vg特性结果。图38C表示各自具有6μm的沟道长度L及50μm的沟道宽度W的晶体管的Id-Vg特性结果。此外，图38A至图38C分别重叠而表示十个晶体管的Id-Vg特性。
作为对用作晶体管100E的第一栅电极的导电膜104施加的电压(以下，该电压也称为栅极电压(Vg))及对用作第二栅电极的导电膜120a施加的电压(Vbg)，以每次增加0.25V的方式施加从-15V到+20V的电压。另外，将施加到用作源电极的导电膜112a的电压(下面该电压也称为源极电压(VS))设定为0V(comm)，将施加到用作漏电极的导电膜112b的电压(下面该电压也称为漏极电压(VD))设定为1V或10V。
从图38A至图38C所示的结果可确认到，在本实施例中制造的样品示出良好的电特性。
<3-3.可靠性评价>
接着，对上述所制造的样品进行可靠性评价。作为可靠性评价，利用偏压-热应力测试(以下，称为GBT(Gate Bias Temperature)测试)。
本实施例的GBT测试条件为如下：栅极电压(VG)为±30V；漏电压(VD)及源电压(VS)都为0V(COMMON)；应力温度为60℃；以及应力施加时间为一个小时；以及采用黑暗环境及光照射环境(使用白色LED照射10000lx左右的光)的两种环境。就是说，将晶体管的源电极和漏电极的电位设定为相同的电位，并且在一定的时间(在此为一个小时)对栅电极施加与源电极及漏电极不同的电位。另外，将施加到栅电极的电位比源电极及漏电极的电位高的情况称为正施压，而将施加到栅电极的电位比源电极及漏电极的电位低的情况称为负施压。因此，在包括测定环境总计为四种条件下进行可靠性测试。就是说，在正BT应力(PBTS)、负BT应力(NBTS)、光照射正BT应力(PBITS)以及光照射负BT应力(NBITS)的四种条件下进行可靠性评价。
图39示出BT测试结果。在图39中，纵轴表示晶体管的阈值电压的变化量(ΔVth)，横轴表示条件。
从图39所示的结果可知，在本实施例中制造的样品具有高可靠性，即在各条件下阈值电压的变动量为±1.5V以内。
<3-4.截面观察>
接着，观察上述样品的截面。使用透射电子显微镜观察截面。
图40A及图40B示出样品的截面TEM图像。此外，图40A是以50，000倍的倍率观察晶体管100E的截面TEM图像，图40B是以200，000倍的倍率观察氧化物半导体膜108_1及氧化物半导体膜108_2附近的截面TEM图像。如图40A及图40B所示，在本实施例中制造的样品具有良好的截面形状。尤其是，可确认到氧化物半导体膜108_1及氧化物半导体膜108_2的截面形状具有良好的形状。
本实施例所示的结构可以与其他实施方式或其他实施例适当地组合而实施。
[实施例4]
在本实施例中，制造能够用于本发明的一个实施方式的半导体装置的氧化物半导体膜，且对该氧化物半导体膜中的杂质进行评价。
<4-1.样品的制造方法>
首先，在本实施例中，制造以下所示的Sample D1及Sample D2。对各样品的制造方法进行说明。
[Sample D1]
作为Sample D1，在玻璃衬底上形成氧化物半导体膜108_1及氧化物半导体膜108_1上的氧化物半导体膜108_2。此外，氧化物半导体膜108_1使用厚度为100nm的In-Ga-Zn氧化物，氧化物半导体膜108_2使用厚度为100nm的In-Ga-Zn氧化物。氧化物半导体膜108_1的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体及流量为20sccm的氧气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。氧化物半导体膜108_2的形成条件为如下：衬底温度为130℃；将流量为100sccm的氧气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。此外，氧化物半导体膜108_1及氧化物半导体膜108_2是在溅射设备的真空处理室中连续地形成的。
[Sample D2]
作为Sample D2，在玻璃衬底上形成氧化物半导体膜108_1及氧化物半导体膜108_1上的氧化物半导体膜108_2。此外，氧化物半导体膜108_1使用厚度为100nm的In-Ga-Zn氧化物，氧化物半导体膜108_2使用厚度为100nm的In-Ga-Zn氧化物。氧化物半导体膜108_1的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体及流量为20sccm的氧气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。氧化物半导体膜108_2的形成条件为如下：衬底温度为170℃；将流量为50sccm的氩气体及流量为50sccm的氧气体引入到处理室内；压力为0.2Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝1:1:1.2)供应500W的AC功率。
利用SIMS测定对氧化物半导体膜中的杂质进行分析。另外，在SIMS测定中，使用ULVAC-PHI公司制造的四极质谱分析仪(ADEPT1010)。
<4-2.SIMS分析>
接着，图41、图42A及图42B示出本实施例中的氧化物半导体膜中的杂质的分析结果。
图41是说明氧化物半导体膜中的氢浓度的图，图42A是说明氧化物半导体膜中的碳浓度的图，图42B是说明氧化物半导体膜中的氮浓度的图。
从图41、图42A及图42B所示的结果可知，在对Sample D1及Sample D2进行比较时，Sample D1中的氧化物半导体膜108_1与氧化物半导体膜108_2的界面的杂质(氢、碳及氮)浓度较低。Sample D1包括使用相同组成的金属氧化物靶材且在相同的真空处理室中连续地形成的氧化物半导体膜108_1与氧化物半导体膜108_2，所以可以抑制氧化物半导体膜108_1与氧化物半导体膜108_2的界面的杂质浓度。
本实施例所示的结构可以与其他实施方式或其他实施例适当地组合而实施。
[实施例5]
在本实施例中，形成能够用于本发明的一个实施方式的半导体装置的氧化物半导体膜，且对该氧化物半导体膜中的构成元素及氧化物半导体膜的缺陷态进行评价。
<5-1.样品的制造方法>
首先，在本实施例中，制造以下所示的Sample E1及Sample E2。对各样品的制造方法进行说明。
[Sample E1]
Sample E1在玻璃衬底上包括厚度为100nm的第一氧氮化硅膜、该第一氧氮化硅膜上的厚度为100nm的氧化物半导体膜(以下称为氧化物半导体膜108_1)、氧化物半导体膜108_1上的氧化物半导体膜(以下称为氧化物半导体膜108_2)以及氧化物半导体膜108_2上的第二氧氮化硅膜。
第一氧氮化硅膜利用PECVD装置形成。此外，将形成第一氧氮化硅膜时的衬底温度设定为350℃。
此外，氧化物半导体膜108_1及氧化物半导体膜108_2都是In-Ga-Zn氧化物。氧化物半导体膜108_1的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体及流量为20sccm的氧(16O)气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。氧化物半导体膜108_2的形成条件为如下：衬底温度为130℃；将流量为100sccm的氧(18O)气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。
第二氧氮化硅膜利用PECVD装置形成。此外，将形成第二氧氮化硅膜时的衬底温度设定为220℃。
[Sample E2]
在Sample E2中，其结构与Sample E1的结构相同，并且氧化物半导体膜108_2的形成条件与Sample E1的氧化物半导体膜108_2的形成条件不同。
Sample E2的氧化物半导体膜108_2的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体及流量为20sccm的氧(18O)气体引入到处理室内；压力为0.6Pa；以及对金属氧化物溅射靶材(原子比为In:Ga:Zn＝4:2:4.1)供应2500W的AC功率。
在本实施例中，在Sample E1及Sample E2中，作为形成氧化物半导体膜108_2时的成膜气体的氧都使用18O。由于在氧化物半导体膜108_1及氧化物半导体膜108_2中以主要成分的水平包含氧(16O)，所以为了测定形成氧化物半导体膜108_2时的氧(18O)引入到氧化物半导体膜108_1中的量，使用氧(18O)。
利用SIMS测定对氧化物半导体膜中的杂质进行分析。另外，在SIMS测定中，使用ULVAC-PHI公司制造的四极质谱分析仪(ADEPT1010)。
<5-2.SIMS分析>
接着，图43示出本实施例中的氧化物半导体膜中的SIMS分析结果。此外，图43是说明氧化物半导体膜中的氧(18O)浓度的图。
从图43所示的结果可知，Sample E1的在氧化物半导体膜108_1与氧化物半导体膜108_2的界面及氧化物半导体膜108_1中引入了的18O浓度比Sample E2更高。此外，还可知Sample E1及Sample E2都在氧化物半导体膜108_1的深度大约为15nm中引入18O。
<5-3.氧化物半导体膜中的缺陷评价>
接着，对相当于上述制造的Sample E1及Sample E2的样品的氧化物半导体膜中的缺陷进行评价。在本实施例中，利用ESR测定来源于g＝1.93处呈现的信号的自旋密度。此外，对应于g＝1.93处呈现的信号的自旋密度起因于氧化物半导体膜中会包含的氧空位(Vo)或氢进入到该氧空位中的(VoH)。
图44示出相当于Sample E1及Sample E2的样品的ESR测定结果。
如图44所示，Sample E1的氧化物半导体膜108_1及氧化物半导体膜108_2的叠层结构中的对应于g＝1.93处呈现的信号的自旋密度比Sample E2更低。这可认为通过提高形成氧化物半导体膜108_2时的氧流量比，填补氧化物半导体膜108_1及氧化物半导体膜108_2中的氧空位。
本实施例所示的结构可以与其他实施方式或其他实施例适当地组合而实施。
符号说明
100：晶体管，100A：晶体管，100B：晶体管，100C：晶体管，100D：晶体管，100E：晶体管，102：衬底，104：导电膜，106：绝缘膜，108：氧化物半导体膜，108_1：氧化物半导体膜，108_1_0：氧化物半导体膜，108_2：氧化物半导体膜，108_2_0：氧化物半导体膜，108_3：氧化物半导体膜，109_2：氧化物半导体膜，112：导电膜，112a：导电膜，112a_1：导电膜，112a_2：导电膜，112a_3：导电膜，112b：导电膜，112b_1：导电膜，112b_2：导电膜，112b_3：导电膜，114：绝缘膜，116：绝缘膜，118：绝缘膜，120：导电膜，120a：导电膜，120b：导电膜，141a：开口，141b：开口，142a：开口，142b：开口，191：靶材，192：等离子体，193：靶材，194：等离子体，501：像素电路，502：像素部，504：驱动电路部，504a：栅极驱动器，504b：源极驱动器，506：保护电路，507：端子部，550：晶体管，552：晶体管，554：晶体管，560：电容器，562：电容器，570：液晶元件，572：发光元件，600：显示面板，601：晶体管，604：连接部，605：晶体管，606：晶体管，607：连接部，612：液晶层，613：导电膜，617：绝缘膜，620：绝缘膜，621：绝缘膜，623：导电膜，631：着色层，632：遮光膜，633a：取向膜，633b：取向膜，634：着色层，640：液晶元件，641：粘合层，642：粘合层，643：导电膜，644：EL层，645a：导电膜，645b：导电膜，646：绝缘膜，647：绝缘膜，648：导电膜，649：连接层，651：衬底，652：导电膜，653：半导体膜，654：导电膜，655：开口，656：偏振片，659：电路，660：发光元件，661：衬底，662：显示部，663：导电膜，664：电极，665：电极，666：布线，667：电极，672：FPC，673：IC，681：绝缘膜，682：绝缘膜，683：绝缘膜，684：绝缘膜，685：绝缘膜，686：连接体，687：连接部，700：显示装置，701：衬底，702：像素部，704：源极驱动电路部，705：衬底，706：栅极驱动电路部，708：FPC端子部，710：信号线，711：布线部，712：密封剂，716：FPC，730：绝缘膜，732：密封膜，734：绝缘膜，736：着色膜，738：遮光膜，750：晶体管，752：晶体管，760：连接电极，770：平坦化绝缘膜，772：导电膜，773：绝缘膜，774：导电膜，775：液晶元件，776：液晶层，778：结构体，780：各向异性导电膜，782：发光元件，786：EL层，788：导电膜，790：电容器，791：触摸屏，792：绝缘膜，793：电极，794：电极，795：绝缘膜，796：电极，797：绝缘膜，2190：等离子体，2192：阳离子，2501：沉积室，2502a：靶材，2502b：靶材，2504：偏析区域，2504a：溅射粒子，2506：偏析区域，2506a：溅射粒子，2510a：垫板，2510b：垫板，2520：靶材架，2520a：靶材架，2520b：靶材架，2530a：磁铁单元，2530b：磁铁单元，2530N1：磁铁，2530N2：磁铁，2530S：磁铁，2532：磁铁架，2542：构件，2560：衬底，2570：衬底架，2580a：磁力线，2580b：磁力线，4000：成膜装置，4001：大气侧衬底供给室，4002：大气侧衬底传送室，4003a：装载闭锁室，4003b：卸载闭锁室，4004：传送室，4005：衬底加热室，4006a：沉积室，4006b：沉积室，4006c：沉积室，4101：盒式接口，4102：对准接口，4103：传送机器人，4104：闸阀，4105：加热载物台，4106：靶材，4107：防着板，4108：衬底载物台，4109：衬底，4110：低温冷阱，4111：载物台，4200：真空泵，4201：低温泵，4202：涡轮分子泵，4300：质量流量控制器，4301：精制器，4302：气体加热机构，6651：衬底，7000：显示模块，7001：上盖，7002：下盖，7003：FPC，7004：触摸屏，7005：FPC，7006：显示面板，7007：背光，7008：光源，7009：框架，7010：印刷电路板，7011：电池，8000：照相机，8001：框体，8002：显示部，8003：操作按钮，8004：快门按钮，8006：镜头，8100：取景器，8101：框体，8102：显示部，8103：按钮，8200：头戴显示器，8201：安装部，8202：透镜，8203：主体，8204：显示部，8205：电缆，8206：电池，8300：头戴显示器，8301：框体，8302：显示部，8304：固定工具，8305：透镜，9000：框体，9001：显示部，9003：扬声器，9005：操作键，9006：连接端子，9007：传感器，9008：麦克风，9050：操作按钮，9051：信息，9052：信息，9053：信息，9054：信息，9055：铰链，9100：电视装置，9101：便携式信息终端，9102：便携式信息终端，9200：便携式信息终端，9201：便携式信息终端。
本申请基于2016年5月20日提交到日本专利局的日本专利申请No.2016-101578以及2016年8月3日提交到日本专利局的日本专利申请No.2016-152985，通过引用将其完整内容并入在此。

Claims (11)

1.一种半导体装置的制造方法，包括：
在沉积室中形成第一氧化物半导体膜的第一工序；以及
在所述沉积室中在所述第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，
其中，所述沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，
所述第一氧化物半导体膜及所述第二氧化物半导体膜都具有结晶性，
并且，所述第二氧化物半导体膜的所述结晶性比所述第一氧化物半导体膜的所述结晶性高。
2.一种半导体装置的制造方法，包括：
在沉积室中形成第一氧化物半导体膜的第一工序；以及
在所述沉积室中在所述第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，
其中，所述沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，
所述第一氧化物半导体膜及所述第二氧化物半导体膜都在不因意图性的加热而变高的温度下形成且所述第一氧化物半导体膜及所述第二氧化物半导体膜都具有结晶性，
并且，所述第二氧化物半导体膜的所述结晶性比所述第一氧化物半导体膜的所述结晶性高。
3.一种半导体装置的制造方法，包括：
在沉积室中形成第一氧化物半导体膜的第一工序；以及
在所述沉积室中在所述第一氧化物半导体膜上形成第二氧化物半导体膜的第二工序，
其中，所述沉积室中的气氛的水蒸气分压比大气中的水蒸气分压低，
所述第一氧化物半导体膜及所述第二氧化物半导体膜都在100℃以上且200℃以下的温度下形成且所述第一氧化物半导体膜及所述第二氧化物半导体膜都具有结晶性，
并且，所述第二氧化物半导体膜的所述结晶性比所述第一氧化物半导体膜的所述结晶性高。
4.根据权利要求1、2和3中任一项所述的半导体装置的制造方法，
其中所述第一氧化物半导体膜及所述第二氧化物半导体膜都利用溅射法形成。
5.根据权利要求1、2和3中任一项所述的半导体装置的制造方法，
其中所述第二氧化物半导体膜在其氧分压比形成所述第一氧化物半导体膜的气氛的氧分压高的气氛下形成。
6.根据权利要求1、2和3中任一项所述的半导体装置的制造方法，
其中所述第一氧化物半导体膜以0％以上且30％以下的氧流量比形成，
并且所述第二氧化物半导体膜以大于30％且100％以下的氧流量比形成。
7.根据权利要求1、2和3中任一项所述的半导体装置的制造方法，
其中所述第一氧化物半导体膜包括纳米结晶，
并且所述第二氧化物半导体膜包括具有c轴取向性的结晶。
8.根据权利要求1、2和3中任一项所述的半导体装置的制造方法，
其中所述第一氧化物半导体膜及所述第二氧化物半导体膜都使用In-M-Zn氧化物靶材形成，
并且所述M为Ga、Al、Y或Sn。
9.根据权利要求8所述的半导体装置的制造方法，
其中所述In、所述M及所述Zn的原子比为In:M:Zn＝4:2:4.1。
10.根据权利要求8所述的半导体装置的制造方法，
其中所述In、所述M及所述Zn的原子比为In:M:Zn＝5:1:7。
11.根据权利要求8所述的半导体装置的制造方法，
其中所述In、所述M及所述Zn的原子比为In:M:Zn＝1:1:1.2。
CN201780027953.9A 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置 Active CN109075209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210471884.3A CN114864381A (zh) 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-101578 2016-05-20
JP2016101578 2016-05-20
JP2016-152985 2016-08-03
JP2016152985 2016-08-03
PCT/IB2017/052712 WO2017199128A1 (en) 2016-05-20 2017-05-10 Semiconductor device or display device including the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210471884.3A Division CN114864381A (zh) 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置

Publications (2)

Publication Number Publication Date
CN109075209A CN109075209A (zh) 2018-12-21
CN109075209B true CN109075209B (zh) 2022-05-27

Family

ID=60324904

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210471884.3A Pending CN114864381A (zh) 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置
CN201780027953.9A Active CN109075209B (zh) 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210471884.3A Pending CN114864381A (zh) 2016-05-20 2017-05-10 半导体装置或包括该半导体装置的显示装置

Country Status (7)

Country Link
US (3) US10043660B2 (zh)
JP (3) JP6925164B2 (zh)
KR (1) KR102391754B1 (zh)
CN (2) CN114864381A (zh)
DE (1) DE112017002579T5 (zh)
TW (3) TW202234710A (zh)
WO (1) WO2017199128A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) * 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
JP6827763B2 (ja) * 2016-10-20 2021-02-10 キヤノンメディカルシステムズ株式会社 圧迫板、ｘ線診断装置、及び圧迫板の製造方法
JP6830155B2 (ja) * 2017-05-11 2021-02-17 富士フイルム株式会社 有機ｅｌ画像表示装置
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
CN116240630A (zh) * 2018-08-01 2023-06-09 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
CN109728195B (zh) * 2018-12-29 2021-05-18 厦门天马微电子有限公司 显示面板以及显示装置
CN109870863B (zh) * 2019-04-15 2021-06-11 哈尔滨工业大学 一种可通过电压调节等效发射率的热控皮肤及其在航天器中的应用
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
WO2022115992A1 (zh) * 2020-12-01 2022-06-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474456A (zh) * 2008-10-24 2013-12-25 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管和显示装置
US9184245B2 (en) * 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43660A (en) * 1864-08-02 Improvement in hinges
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
CN1254453C (zh) 2001-08-09 2006-05-03 大里齐 微波电介质复合组合物
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
TWI502739B (zh) 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101788538B1 (ko) 2009-09-24 2017-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101825345B1 (ko) * 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
CN102652356B (zh) * 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR20130009978A (ko) 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102108248B1 (ko) 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104797736A (zh) 2012-06-29 2015-07-22 株式会社半导体能源研究所 溅射靶材的使用方法以及氧化物膜的制造方法
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014104267A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140299873A1 (en) 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US20150263140A1 (en) 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
JP2016101578A (ja) 2014-11-14 2016-06-02 有限会社ターナープロセス 活性炭フィルタ
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
CN107207252B (zh) 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6265225B2 (ja) 2016-04-22 2018-01-24 タイガー魔法瓶株式会社 液体加熱容器
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474456A (zh) * 2008-10-24 2013-12-25 株式会社半导体能源研究所 氧化物半导体、薄膜晶体管和显示装置
US9184245B2 (en) * 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20200227257A1 (en) 2020-07-16
JP2018026526A (ja) 2018-02-15
WO2017199128A1 (en) 2017-11-23
JP6925164B2 (ja) 2021-08-25
TW202234710A (zh) 2022-09-01
TW201836156A (zh) 2018-10-01
US10580641B2 (en) 2020-03-03
US10043660B2 (en) 2018-08-07
JP2021184485A (ja) 2021-12-02
KR20190008567A (ko) 2019-01-24
US20180337039A1 (en) 2018-11-22
KR20220058647A (ko) 2022-05-09
CN109075209A (zh) 2018-12-21
TW202131523A (zh) 2021-08-16
TWI762251B (zh) 2022-04-21
CN114864381A (zh) 2022-08-05
DE112017002579T5 (de) 2019-03-07
TWI727047B (zh) 2021-05-11
KR102391754B1 (ko) 2022-04-29
US20170338108A1 (en) 2017-11-23
JP2023098901A (ja) 2023-07-11

Similar Documents

Publication Publication Date Title
CN109075209B (zh) 半导体装置或包括该半导体装置的显示装置
TWI754506B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
JP7342090B2 (ja) トランジスタの作製方法
US11309181B2 (en) Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US10043659B2 (en) Semiconductor device or display device including the same
JP2023099551A (ja) 半導体装置の作製方法
US10205008B2 (en) Manufacturing method of semiconductor device
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus
KR102656977B1 (ko) 반도체 장치 또는 이를 포함하는 표시 장치
TWI832145B (zh) 半導體裝置及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant