TWI762251B - 半導體裝置或包括該半導體裝置的顯示裝置 - Google Patents

半導體裝置或包括該半導體裝置的顯示裝置 Download PDF

Info

Publication number
TWI762251B
TWI762251B TW110110454A TW110110454A TWI762251B TW I762251 B TWI762251 B TW I762251B TW 110110454 A TW110110454 A TW 110110454A TW 110110454 A TW110110454 A TW 110110454A TW I762251 B TWI762251 B TW I762251B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
substrate
Prior art date
Application number
TW110110454A
Other languages
English (en)
Other versions
TW202131523A (zh
Inventor
山崎舜平
黑崎大輔
中澤安孝
岡崎健一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202131523A publication Critical patent/TW202131523A/zh
Application granted granted Critical
Publication of TWI762251B publication Critical patent/TWI762251B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種新穎的半導體裝置的製造方法。另外，本發明提供一種以較低的溫度製造可靠性高的半導體裝置的方法。本發明包括：在成膜室中形成第一氧化物半導體膜的第一製程；以及在成膜室中在第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低，第一氧化物半導體膜及第二氧化物半導體膜都以具有結晶性的方式形成，並且，第二氧化物半導體膜的結晶性比第一氧化物半導體膜高。

Description

半導體裝置或包括該半導體裝置的顯示裝置
本發明的一個實施方式係關於一種具有氧化物半導體膜的半導體裝置。此外，本發明的一個實施方式係關於一種包括上述半導體裝置的顯示裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太 陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
作為可用於電晶體的半導體材料，氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比率比鎵的比率高，而場效移動率(有時，簡單地稱為移動率或μFE)得到提高的半導體裝置。
在非專利文獻1中，描述In2O3-Ga2ZnO4-ZnO System中的固溶區域(solid solution range)。
在非專利文獻2中，探討了作為電晶體的活性層包含銦鋅氧化物及IGZO的兩層層疊的氧化物半導體的結構。
[專利文獻1]日本專利申請公開第2014-7399號公報
[非專利文獻1] M. Nakamura, N. Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃ , J. Solid State Chem., 1991, Vol.93, pp. 298-315
[非專利文獻2] John F. Wager, “Oxide TFT: A Progress Report”, Information Display 1/16,SID 2016, Jan/Feb 2016,Vol.32,No.1, p.16-21
在非專利文獻2中，作為通道保護型的底閘極電晶體的活性層使用銦鋅氧化物和IGZO的兩層疊層，並且將形成通道的銦鋅氧化物的厚度設定為10nm，由此實現高場效移動率(μ=62cm2V-1s-1)。另一方面，電晶體特性之一的S值(Subthreshold Swing，SS)較大，為0.41V/decade。另外，電晶體特性之一的臨界電壓(Vth)為-2.9V，示出所謂的常導通的電晶體特性。
將氧化物半導體膜用於通道區域的電晶體的場效移動率越高越佳。然而，有如下問題：當電晶體的場效移動率得到提高時，電晶體的特性容易具有常開啟特性。注意，“常開啟”是指即使對閘極電極不施加電壓也有通道，而電流流過電晶體的狀態。
此外，在將氧化物半導體膜用於通道區域的電晶體中，形成在氧化物半導體膜中的氧空位對電晶體特性造成負面影響，所以會成為問題。例如，當在氧化物半導體膜中形成有氧空位時，該氧空位與氫鍵合以成為載子供應源。當在氧化物半導體膜中形成有載子供應源時，產生具有氧化物半導體膜的電晶體的電特性變動，典型的是，產生臨界電壓的漂移。
例如，在氧化物半導體膜中的氧空位量過多時，電晶體的臨界電壓向負方向漂移而電晶體具有常開啟 特性。因此，在氧化物半導體膜中，尤其是在通道區域中，氧空位量較佳為少，或者氧空位量較佳為少得不使電晶體具有常開啟特性。
鑒於上述問題，本發明的一個實施方式的目的之一是提高具有氧化物半導體膜的電晶體的場效移動率及可靠性。此外，本發明的一個實施方式的目的之一是抑制具有氧化物半導體膜的電晶體的電特性變動並提高該電晶體的可靠性。此外，本發明的一個實施方式的目的之一是提供一種功耗得到降低的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置的製造方法。此外，本發明的一個實施方式的目的之一是提供一種以較低的溫度製造可靠性高的半導體裝置的方法。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載看來是顯而易見的，並可以從說明書等中抽取上述目的以外的目的。
本發明的一個實施方式是一種半導體裝置的製造方法，包括：在成膜室中形成第一氧化物半導體膜的第一製程；以及在成膜室中在第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低，第一氧化物半導體膜及第二氧化物半導體膜都以具有結晶性的方式形成， 並且，第二氧化物半導體膜的結晶性比第一氧化物半導體膜高。
本發明的其他實施方式是一種半導體裝置的製造方法，包括：在成膜室中形成第一氧化物半導體膜的第一製程；以及在成膜室中在第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低，第一氧化物半導體膜及第二氧化物半導體膜都在不意圖性的加熱的溫度下以具有結晶性的方式形成，並且，第二氧化物半導體膜的結晶性比第一氧化物半導體膜高。
本發明的其他實施方式是一種半導體裝置的製造方法，包括：在成膜室中形成第一氧化物半導體膜的第一製程；以及在成膜室中在第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低，第一氧化物半導體膜及第二氧化物半導體膜都在100℃以上且200℃以下的溫度下以具有結晶性的方式形成，並且，第二氧化物半導體膜的結晶性比第一氧化物半導體膜高。
在上述方式中，較佳的是，第一氧化物半導體膜及第二氧化物半導體膜都利用濺射法形成。
在上述方式中，較佳的是，第二氧化物半導體膜在其氧分壓比第一氧化物半導體膜高的氛圍下形成。此外，在上述方式中，較佳的是，第一氧化物半導體膜以0%以上且30%以下的氧流量比形成，並且第二氧化物半 導體膜以大於30%且100%以下的氧流量比形成。
在上述方式中，較佳的是，第一氧化物半導體膜以具有奈米結晶的方式形成，並且第二氧化物半導體膜以包括具有c軸配向性的結晶的方式形成。
在上述方式中，較佳的是，第一氧化物半導體膜及第二氧化物半導體膜都使用In-M-Zn氧化物(M為Ga、Al、Y或Sn)靶材形成。
在上述方式中，較佳的是，In、M及Zn的原子個數比為In：M：Zn=4：2：4.1或其附近。
在上述方式中，較佳的是，In、M及Zn的原子個數比為In：M：Zn=5：1：7或其附近。
在上述方式中，較佳的是，In、M及Zn的原子個數比為In：M：Zn=1：1：1.2或其附近。
藉由本發明的一個實施方式，可以提高具有氧化物半導體膜的電晶體的場效移動率及可靠性。此外，藉由本發明的一個實施方式，可以抑制具有氧化物半導體膜的電晶體的電特性變動並提高該電晶體的可靠性。此外，藉由本發明的一個實施方式，可以提供一種功耗得到降低的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置的製造方法。此外，藉由本發明的一個實施方式，可以提供一種以較低的溫度製造可靠性高的半導體裝置的方法。
注意，上述效果的記載不妨礙其他效果的存 在。本發明的一個實施方式並不需要實現所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載中可明顯得知上述以外的效果，而可以從說明書、圖式、申請專利範圍等的記載中衍生上述以外的效果。
100:電晶體
100A:電晶體
100B:電晶體
100C:電晶體
100D:電晶體
100E:電晶體
102:基板
104:導電膜
106:絕緣膜
108:氧化物半導體膜
108_1:氧化物半導體膜
108_1_0:氧化物半導體膜
108_2:氧化物半導體膜
108_2_0:氧化物半導體膜
108_3:氧化物半導體膜
109_2:氧化物半導體膜
112:導電膜
112a:導電膜
112a_1:導電膜
112a_2:導電膜
112a_3:導電膜
112b:導電膜
112b_1:導電膜
112b_2:導電膜
112b_3:導電膜
114:絕緣膜
116:絕緣膜
118:絕緣膜
120:導電膜
120a:導電膜
120b:導電膜
141a:開口部
141b:開口部
142a:開口部
142b:開口部
191:靶材
192:電漿
193:靶材
194:電漿
501:像素電路
502:像素部
504:驅動電路部
504a:閘極驅動器
504b:源極驅動器
506:保護電路
507:端子部
550:電晶體
552:電晶體
554:電晶體
560:電容器
562:電容器
570:液晶元件
572:發光元件
600:顯示面板
601:電晶體
604:連接部
605:電晶體
606:電晶體
607:連接部
612:液晶層
613:導電膜
617:絕緣膜
620:絕緣膜
621:絕緣膜
623:導電膜
631:彩色層
632:遮光膜
633a:配向膜
633b:配向膜
634:彩色層
640:液晶元件
641:黏合層
642:黏合層
643:導電膜
644:EL層
645a:導電膜
645b:導電膜
646:絕緣膜
647:絕緣膜
648:導電膜
649:連接層
651:基板
652:導電膜
653:半導體膜
654:導電膜
655:開口
656:偏光板
659:電路
660:發光元件
661:基板
662:顯示部
663:導電膜
664:電極
665:電極
666:佈線
667:電極
672:FPC
673:IC
681:絕緣膜
682:絕緣膜
683:絕緣膜
684:絕緣膜
685:絕緣膜
686:連接器
687:連接部
700:顯示裝置
701:基板
702:像素部
704:源極驅動電路部
705:基板
706:閘極驅動電路部
708:FPC端子部
710:信號線
711:佈線部
712:密封劑
716:FPC
730:絕緣膜
732:密封膜
734:絕緣膜
736:彩色膜
738:遮光膜
750:電晶體
752:電晶體
760:連接電極
770:平坦化絕緣膜
772:導電膜
773:絕緣膜
774:導電膜
775:液晶元件
776:液晶層
778:結構體
780:異方性導電膜
782:發光元件
786:EL層
788:導電膜
790:電容器
791:觸控面板
792:絕緣膜
793:電極
794:電極
795:絕緣膜
796:電極
797:絕緣膜
2190:電漿
2192:陽離子
2501:成膜室
2502a:靶材
2502b:靶材
2504:偏析區域
2504a:濺射粒子
2506:偏析區域
2506a:濺射粒子
2510a:底板
2510b:底板
2520:靶材架
2520a:靶材架
2520b:靶材架
2530a:磁鐵單元
2530b:磁鐵單元
2530N1:磁鐵
2530N2:磁鐵
2530S:磁鐵
2532:磁鐵架
2542:構件
2560:基板
2570:基板架
2580a:磁力線
2580b:磁力線
4000:成膜裝置
4001:大氣側基板供給室
4002:大氣側基板傳送室
4003a:負載鎖定室
4003b:卸載閉鎖室
4004:傳送室
4005:基板加熱室
4006a:成膜室
4006b:成膜室
4006c:成膜室
4101:盒式介面
4102:對準介面
4103:傳送機器人
4104:閘閥
4105:加熱載物台
4106:靶材
4107:防著板
4108:基板載物台
4109:基板
4110:低溫冷阱
4111:載物台
4200:真空泵
4201:低溫泵
4202:渦輪分子泵
4300:質量流量控制器
4301:精製器
4302:氣體加熱機構
7000:顯示模組
7001:上蓋
7002:下蓋
7003:FPC
7004:觸控面板
7005:FPC
7006:顯示面板
7007:背光
7008:光源
7009:框架
7010:印刷電路板
7011:電池
8000:照相機
8001:外殼
8002:顯示部
8003:操作按鈕
8004:快門按鈕
8006:鏡頭
8100:取景器
8101:外殼
8102:顯示部
8103:按鈕
8200:頭戴顯示器
8201:安裝部
8202:鏡頭
8203:主體
8204:顯示部
8205:電纜
8206:電池
8300:頭戴顯示器
8301:外殼
8302:顯示部
8304:固定工具
8305:鏡頭
9000:外殼
9001:顯示部
9003:揚聲器
9005:操作鍵
9006:連接端子
9007:感測器
9008:麥克風
9050:操作按鈕
9051:資訊
9052:資訊
9053:資訊
9054:資訊
9055:鉸鏈
9100:電視機
9101:可攜式資訊終端
9102:可攜式資訊終端
9200:可攜式資訊終端
9201:可攜式資訊終端
在圖式中：
圖1是說明半導體裝置的製造方法的流程圖；
圖2是說明半導體裝置的製造方法的流程圖；
圖3是說明成膜裝置的俯視圖；
圖4A至圖4C是說明成膜裝置的剖面圖；
圖5A至圖5C是說明半導體裝置的俯視圖及剖面圖；
圖6A至圖6C是說明半導體裝置的俯視圖及剖面圖；
圖7A至圖7C是說明半導體裝置的俯視圖及剖面圖；
圖8A至圖8C是說明半導體裝置的俯視圖及剖面圖；
圖9A至圖9C是說明半導體裝置的俯視圖及剖面圖；
圖10A至圖10C是說明半導體裝置的俯視圖及剖面圖；
圖11A至圖11C是說明半導體裝置的製造方法的剖 面圖；
圖12A至圖12C是說明半導體裝置的製造方法的剖面圖；
圖13A至圖13C是說明半導體裝置的製造方法的剖面圖；
圖14A至圖14C是說明半導體裝置的製造方法的剖面圖；
圖15A及圖15B是示出擴散到氧化物半導體膜中的氧或過量氧的擴散路徑的示意圖；
圖16是說明XRD譜的測定結果的圖；
圖17A及圖17B是樣本的TEM影像，圖17C至圖17L是說明電子繞射圖案的圖；
圖18A至圖18C是說明樣本的EDX面分析影像的圖；
圖19A及圖19B是說明複合氧化物半導體的剖面HAADF-STEM影像的圖；
圖20是說明複合氧化物半導體的剖面示意圖；
圖21A至圖21C是說明複合氧化物半導體的原子個數比的圖；
圖22A及圖22B是說明濺射裝置的圖；
圖23是說明複合氧化物半導體的製造方法的製程流程圖；
圖24A至圖24C是說明靶材附近的剖面的圖；
圖25是示出顯示裝置的一個實施方式的俯視圖；
圖26是示出顯示裝置的一個實施方式的剖面圖；
圖27是示出顯示裝置的一個實施方式的剖面圖；
圖28是說明顯示面板的結構實例的圖；
圖29是示出顯示面板的結構實例的圖；
圖30A至圖30C是說明顯示裝置的方塊圖及電路圖；
圖31是說明顯示模組的圖；
圖32A至圖32E是說明電子裝置的圖；
圖33A至圖33G是說明電子裝置的圖；
圖34A至圖34D是說明導出六角形的旋轉角的方法的圖；
圖35A及圖35B是說明對樣本的平面TEM影像進行分析的影像的圖；
圖36A至圖36E是說明沃羅諾伊圖的形成方法的圖；
圖37A及圖37B是說明沃羅諾伊區域的形狀的個數及比率的圖；
圖38A至圖38C是說明實施例中的電晶體的Id-Vg特性的圖；
圖39是說明實施例中的電晶體的可靠性測試結果的圖；
圖40A及圖40B是說明實施例中的電晶體的剖面TEM影像的圖；
圖41是說明實施例中的樣本的氫濃度的圖；
圖42A及圖42B是說明實施例中的樣本的碳濃度及氮濃度的圖；
圖43是說明實施例中的樣本的氧濃度的圖；
圖44是說明實施例中的樣本的自旋密度的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道區域流過汲極與源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為 “導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時是指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指：當Vgs為預定的值時的關閉狀態；當Vgs為預定的範圍內的值時的關閉狀態；或者當Vgs為能夠獲得充分低的關態電流的值時的關閉狀態等。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下 。由於存在使該電晶體的汲極電流成為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的次元的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示在室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示在保證包括該電晶體的半導體裝置等的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”有時是指在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置 等的可靠性的Vds時或者包括該電晶體的半導體裝置等所使用的Vds時的關態電流。“電晶體的關態電流為I以下”有時是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保證包括該電晶體的半導體裝置的可靠性的Vds或包括該電晶體的半導體裝置等被使用的Vds下存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指在電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，電晶體的臨界電壓是指在電晶體中形成通道時的閘極電壓(Vg)。明確而言，電晶體的臨界電壓有時是指：在以橫軸表示閘極電壓(Vg)且以縱軸表示汲極電流(Id)的平方根，而標繪出的曲線(Vg-
Figure 110110454-A0101-12-0014-120
Id特性)中，在將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0(Id為0A)處的交叉點的閘極電壓(Vg)。或者，電晶體的臨界電壓有時是指在以L為通道長度且以W為通道寬度，Id[A]×L[μm]/W[μm]的值為1×10-9[A]時的閘極電壓(Vg)。
注意，在本說明書等中，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體” 的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。或者，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
另外，在本說明書等中，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，在本說明書等中，半導體的雜質是指構成半導體膜的主要成分之外的元素。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，例如，有可能在半導體中形成DOS(Density of States：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體包含氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時例如由於氫等雜質的混入導致氧空位的產生。此外，當半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2 族元素、第13族元素、第15族元素等。
在本說明書等中，In：Ga：Zn=4：2：3或其附近是指在原子數的總和中In為4時，Ga為1以上且3以下(1
Figure 110110454-A0101-12-0016-121
Ga
Figure 110110454-A0101-12-0016-122
3)，Zn為2以上且4以下(2
Figure 110110454-A0101-12-0016-123
Zn
Figure 110110454-A0101-12-0016-124
4)。此外，In：Ga：Zn=5：1：6或其附近是指在原子數的總和中In為5時，Ga大於0.1且2以下(0.1<Ga
Figure 110110454-A0101-12-0016-125
2)，Zn為5以上且7以下(5
Figure 110110454-A0101-12-0016-126
Zn
Figure 110110454-A0101-12-0016-127
7)。此外，In：Ga：Zn=1：1：1或其附近是指在原子數的總和中In為1時，Ga大於0.1且2以下(0.1<Ga
Figure 110110454-A0101-12-0016-128
2)，Zn大於0.1且2以下(0.1<Zn
Figure 110110454-A0101-12-0016-129
2)。
實施方式1
在本實施方式中，參照圖1至圖11C說明本發明的一個實施方式的半導體裝置以及半導體裝置的製造方法。
本發明的一個實施方式是一種半導體裝置的製造方法，包括：在成膜室中形成第一氧化物半導體膜的第一製程；以及在成膜室中在第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低，第一氧化物半導體膜及第二氧化物半導體膜都以具有結晶性的方式形成，並且，第二氧化物半導體膜的結晶性比第一氧化物半導體膜高。
當層疊形成多個氧化物半導體膜(這裡，第一氧化物半導體膜及第二氧化物半導體膜)時，第一氧化物半導體膜與第二氧化物半導體膜的介面的雜質(明確而 言，氫、水分等)成為問題。
當第一氧化物半導體膜與第二氧化物半導體膜的介面附著或混入雜質時，有時半導體裝置的可靠性變低。因此，在第一氧化物半導體膜與第二氧化物半導體膜的介面氫或水分等雜質越少越好。
在本發明的一個實施方式中，在同一成膜室中進行形成第一氧化物半導體膜的第一製程及形成第二氧化物半導體膜的第二製程，且該成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低。
此外，水蒸氣分壓比大氣中的水蒸氣分壓低的氛圍是指其壓力至少比大氣低的氛圍。明確而言，將壓力設定為低真空或中真空(幾100Pa至0.1Pa)、或者高真空或超高真空(0.1Pa至1×10-7Pa)即可。
藉由採用上述方式，可以抑制第一氧化物半導體膜與第二氧化物半導體膜的介面附著或混入雜質。
第一氧化物半導體膜及第二氧化物半導體膜都以具有結晶性的方式形成。此外，第二氧化物半導體膜的結晶性比第一氧化物半導體膜的結晶性高。
關於第一氧化物半導體膜及第二氧化物半導體膜的結晶性，在實施方式3或實施方式4中進行詳細說明。
此外，也可以進行在形成第一氧化物半導體膜及第二氧化物半導體膜之後去除有可能包含在第一氧化物半導體膜及第二氧化物半導體膜中的氫、水分等的製 程。另外，在本說明書等中，有時將去除包含在氧化物半導體膜中的氫的處理稱為脫氫化處理。同樣地，有時將去除包含在氧化物半導體膜中的水分的處理稱為脫水化處理。
藉由採用本發明的一個實施方式的半導體裝置的製造方法，可以使多個氧化物半導體膜的每一個為雜質濃度低且缺陷態密度低的氧化物半導體膜。
藉由作為氧化物半導體膜使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧空位少)的狀態稱為“高純度本質”或“實質上高純度本質”。作為氧化物半導體膜中的雜質，典型地可以舉出水、氫等。
因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，亦即1×10-13A以下。
〈1-1.半導體裝置的製造方法〉
接著，將參照圖1及圖2對本發明的一個實施方式的半導體裝置的製造方法進行說明。此外，圖1及圖2是說明本發明的一個實施方式的半導體裝置的製造方法的流程圖。
[第一製程：第一氧化物半導體膜的形成]
第一製程是在成膜室中在基板上形成第一氧化物半導體膜的製程(參照圖1中的步驟S101)。
注意，在本實施方式中示出在基板上形成第一氧化物半導體膜的製程，但是不侷限於此。例如，也可以在基板上形成絕緣膜、半導體膜或導電膜等各種膜且在其上形成第一氧化物半導體膜。
第一氧化物半導體膜較佳為包含In、M(M為Ga、Al、Y或Sn)及Zn。此外，第一氧化物半導體膜較佳為包括In的原子個數比多於M的原子個數比的區域。作為一個例子，第一氧化物半導體膜的In、M及Zn的原子個數比較佳為In：M：Zn=4：2：3或其附近、或者In：M：Zn=5：1：7或其附近。
作為形成第一氧化物半導體膜時使用的氣體，使用惰性氣體(典型的是氬)和氧氣體中的至少一個即可。
例如，當形成第一氧化物半導體膜時使用氬 氣體和氧氣體中的任一個。此外，形成第一氧化物半導體膜時的氧氣體流量的氣體流量的總量中所佔的比率(也稱為氧流量比)為0%以上且30%以下，較佳為5%以上且15%以下。藉由採用上述範圍內的氧流量比，可以降低第一氧化物半導體膜的結晶性。此外，藉由採用上述範圍內的氧流量比，第一氧化物半導體膜的材料構成可以為後面所述的CAC-OS。
可以將形成第一氧化物半導體膜時的基板溫度設定為室溫(25℃)以上且200℃以下，較佳為室溫以上且130℃以下。藉由採用上述範圍內的基板溫度，在使用大面積玻璃基板時，可以抑制基板的彎曲或歪曲。
[第二製程：第二氧化物半導體膜的形成]
第二製程是在第一氧化物半導體膜上形成第二氧化物半導體膜的製程(參照圖1中的步驟S201)。
第二氧化物半導體膜較佳為包含In、M(M為Ga、Al、Y或Sn)及Zn。此外，第二氧化物半導體膜較佳為包含In的原子個數比多於M的原子個數比的區域。作為一個例子，第二氧化物半導體膜的In、M及Zn的原子個數比較佳為In：M：Zn=4：2：3或其附近、或者In：M：Zn=5：1：7或其附近。
作為形成第二氧化物半導體膜時使用的氣體，使用惰性氣體(典型的是氬)和氧氣體中的至少一個即可。
例如，當形成第二氧化物半導體膜時，使用氬氣體和氧氣體中的任一個。此外，形成第二氧化物半導體膜時的氧流量比大於30%且100%以下，較佳為50%以上且100%以下，更佳為70%以上且100%以下。藉由採用上述範圍內的氧流量比，可以提高第二氧化物半導體膜的結晶性。
此外，可以將形成第二氧化物半導體膜時的基板溫度設定為室溫(25℃)以上且200℃以下，較佳為室溫以上且130℃以下。藉由採用上述範圍內的基板溫度，在使用大面積玻璃基板時，可以抑制基板的彎曲或歪曲。
上述第一製程及第二製程在同一成膜室中進行，該成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低。因此，可以抑制水、氫等雜質混入第一氧化物半導體膜與第二氧化物半導體膜的介面。此外，由於在同一成膜室中形成第一氧化物半導體膜及第二氧化物半導體膜，所以可以抑制製造成本。
此外，在形成第一氧化物半導體膜(步驟S101)之前，作為第三製程也可以進行基板的加熱處理(圖2中的步驟S301)。
第三製程是對基板進行加熱的製程。藉由進行第三製程，可以適當地去除附著於基板的表面的水等。例如，在基板的表面附著水等的狀態下形成第一氧化物半導體膜，在第一氧化物半導體膜中混入水分等，影響到電 晶體特性等。
在進行第三製程時，如圖2所示，連續地依次進行第三製程、第一製程及第二製程。此外，第一至第三製程較佳為在水蒸氣分壓比大氣中的水蒸氣分壓低的氛圍下進行。
〈1-2.成膜裝置的結構實例〉
這裡，參照圖3及圖4A至圖4C對能夠用於本發明的一個實施方式的半導體裝置的製造方法的成膜裝置的結構實例進行說明。
藉由使用圖3及圖4A至圖4C所示的成膜裝置，可以抑制有可能混入氧化物半導體膜中的雜質(尤其是氫、水)。
圖3示意性地示出枚葉式多室的成膜裝置4000的俯視圖。成膜裝置4000包括具備收納基板的盒式介面(cassette port)4101和進行對準基板的處理的對準介面(alignment port)4102的大氣側基板供給室4001、將基板從大氣側基板供給室4001傳送的大氣側基板傳送室4002、進行基板的搬入且將室內的壓力從大氣壓切換為減壓或從減壓切換為大氣壓的負載鎖定室4003a、進行基板的搬出且將室內的壓力從減壓切換為大氣壓或從大氣壓切換為減壓的卸載閉鎖室4003b、進行真空中的基板的傳送的傳送室4004、對基板進行加熱的基板加熱室4005以及配置靶材進行成膜的成膜室4006a、成膜室4006b、 成膜室4006c。
另外，也可以如圖3所示那樣具有多個(在圖3中三個)盒式介面4101。
另外，大氣側基板傳送室4002與負載鎖定室4003a以及卸載閉鎖室4003b連接，負載鎖定室4003a以及卸載閉鎖室4003b與傳送室4004連接，傳送室4004與基板加熱室4005、成膜室4006a、成膜室4006b以及成膜室4006c連接。
另外，在各室的連接部設置有閘閥4104，可以使除了大氣側基板供給室4001、大氣側基板傳送室4002以外的各室獨立地保持真空狀態。另外，大氣側基板傳送室4002及傳送室4004具有傳送機器人4103，可以傳送玻璃基板。
另外，基板加熱室4005較佳為兼作電漿處理室。成膜裝置4000可以在處理與處理之間以不暴露於大氣的方式傳送基板，由此可以抑制雜質吸附到基板上。另外，可以自由地決定成膜、加熱處理等的順序。另外，傳送室、成膜室、負載鎖定室、卸載閉鎖室以及基板加熱室的數目不侷限於上述數目，可以根據設置它們的空間或製程條件適當地決定個數。
接著，圖4A至圖4C示出相當於圖3所示的成膜裝置4000的點劃線A1-A2、點劃線B1-B2及點劃線B2-B3的切斷面的剖面。
圖4A是示出基板加熱室4005和傳送室4004 的剖面圖。圖4A所示的基板加熱室4005具有可以收納基板的多個加熱載物台4105。
另外，在圖4A中示出加熱載物台4105具有7層的結構，但是不侷限於此，也可以採用1層以上且少於7層的結構或8層以上的結構。藉由增加加熱載物台4105的層數，可以同時對多個基板進行加熱處理以提高生產率，所以是較佳的。此外，基板加熱室4005藉由閥與真空泵4200連接。作為真空泵4200，例如可以使用乾燥泵、機械增壓泵等。
另外，作為可以用於基板加熱室4005的加熱機構，例如也可以使用利用電阻發熱體等進行加熱的加熱機構。或者，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱的加熱機構。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行加熱處理的裝置。氣體使用惰性氣體。
另外，基板加熱室4005藉由質量流量控制器4300與精製器4301連接。注意，雖然按照氣體的種類的數目設置質量流量控制器4300和精製器4301，但是為了便於理解只示出一個。作為導入到基板加熱室4005中的 氣體，可以使用露點為-80℃以下，較佳為-100℃以下的氣體，例如可以使用氧氣體、氮氣體及稀有氣體(氬氣體等)。
傳送室4004具有傳送機器人4103。傳送機器人4103具有多個可動部和保持基板的臂，能夠將基板傳送到各室。另外，傳送室4004藉由閥與真空泵4200以及低溫泵4201連接。藉由採用上述結構，傳送室4004使用真空泵4200從大氣壓至低真空或中真空(幾100Pa至0.1Pa左右)進行排氣，切換閥，使用低溫泵4201從中真空至高真空或超高真空(0.1Pa至1×10-7Pa左右)進行排氣。
另外，例如也可以使兩個以上的低溫泵4201與傳送室4004並聯連接。藉由採用上述結構，即使一個低溫泵在進行再生中也可以使用剩下的低溫泵進行排氣。注意，上述的再生是指釋放低溫泵中積存的分子(或原子)的處理。當低溫泵積存過多分子(或原子)時其排氣能力降低，由此定期進行再生。
圖4B是示出成膜室4006b、傳送室4004、負載鎖定室4003a的剖面圖。參照圖4B說明成膜室(濺射室)的詳細內容。
圖4B所示的成膜室4006b包括靶材4106、防著板4107、基板載物台4108。另外，這裡在基板載物台4108上設置有基板4109。雖然未圖示，但是基板載物台4108也可以具備保持基板4109的基板保持機構或從背 面對基板4109進行加熱的背面加熱器等。
另外，在成膜時使基板載物台4108保持為大致垂直於地板表面的狀態，當傳遞基板時使基板載物台4108保持為大致水平於地板表面的狀態。另外，在圖4B中，以虛線表示的地方成為當傳遞基板時保持有基板載物台4108的位置。藉由採用上述結構，與使基板載物台4108保持為水平狀態的情況相比，可以使成膜時可能會混入的塵屑或微粒附著於基板4109的概率降低。但是，當使基板載物台4108保持為大致垂直(90°)於地板表面的狀態時，基板4109可能會落下，所以較佳為將基板載物台4108對地板表面的角度設定為80°以上且小於90°。
另外，防著板4107可以抑制從靶材4106被濺射的粒子沉積在不希望進行濺射的區域。另外，較佳為對防著板4107進行加工來防止沉積的濺射粒子剝離。例如，也可以進行使表面粗糙度增加的噴砂處理或者在防著板4107的表面上設置凹凸。
另外，成膜室4006b藉由氣體加熱機構4302與質量流量控制器4300連接，氣體加熱機構4302藉由質量流量控制器4300與精製器4301連接。利用氣體加熱機構4302可以將導入到成膜室4006b中的氣體加熱為40℃以上400℃以下，較佳為50℃以上200℃以下。注意，雖然按照氣體的種類的數目設置氣體加熱機構4302、質量流量控制器4300和精製器4301，但是為了便於理解只示出一個。作為導入到成膜室4006b的氣體，可以使用露點 為-80℃以下，較佳為-100℃以下的氣體，例如可以使用氧氣體、氮氣體及稀有氣體(氬氣體等)。
另外，成膜室4006b藉由閥與渦輪分子泵4202以及真空泵4200連接。
成膜室4006b設置有低溫冷阱4110。
低溫冷阱4110是能夠吸附水等的相對來說熔點較高的分子(或原子)的機構。渦輪分子泵4202能夠對大分子(或原子)穩定地進行排氣且維修頻率低，因此在生產率上佔有優勢，但是排氫、排水的能力較低。於是，為了提高排出水等的能力，採用低溫冷阱4110與成膜室4006b連接的結構。低溫冷阱4110的製冷機的溫度為100K以下，較佳為80K以下。另外，當低溫冷阱4110具有多個製冷機時，較佳為各個製冷機的溫度不同，這樣可以高效率地進行排氣。例如，可以將第一階段的製冷機的溫度設定為100K以下，將第二階段的製冷機的溫度設定為20K以下。
另外，成膜室4006b的排氣方法不侷限於上述方法，也可以與上述所示的傳送室4004的排氣方法(利用低溫泵及真空泵的排氣方法)同樣。當然，也可以傳送室4004的排氣方法與成膜室4006b的排氣方法(利用渦輪分子泵及真空泵的排氣方法)同樣。
另外，較佳為將上述的傳送室4004、基板加熱室4005和成膜室4006b的背壓(全壓)以及各氣體分子(原子)的分壓設定為下述。尤其是，有可能雜質混入 到形成的膜中，所以需要注意成膜室4006b的背壓以及各氣體分子(原子)的分壓。
上述的各室的背壓(全壓)為1×10-4Pa以下，較佳為3×10-5Pa以下，更佳為1×10-5Pa以下。另外，上述的各室的質量電荷比(m/z)=18的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。上述的各室的m/z=28的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。上述的各室的m/z=44的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，真空處理室內的全壓及分壓可以使用質量分析器測量。例如，使用ULVAC,Inc.製造的四極質量分析器(也稱為Q-mass)Qulee CGM-051即可。
接著，說明圖4B所示的傳送室4004、負載鎖定室4003a以及圖4C所示的大氣側基板傳送室4002、大氣側基板供給室4001的詳細內容。另外，圖4C是示出大氣側基板傳送室4002、大氣側基板供給室4001的剖面圖。
關於圖4B所示的傳送室4004，可以參照圖4A所示的傳送室4004的記載。
負載鎖定室4003a具有基板遞送載物台4111。負載鎖定室4003a將壓力從減壓上升到大氣壓，當將負載鎖定室4003a的壓力上升到大氣壓時，基板遞送載 物台4111從設置在大氣側基板傳送室4002中的傳送機器人4103接收基板。然後，在使負載鎖定室4003a抽空氣並處於減壓狀態之後，設置在傳送室4004中的傳送機器人4103從基板遞送載物台4111接收基板。
另外，負載鎖定室4003a藉由閥與真空泵4200以及低溫泵4201連接。關於真空泵4200、低溫泵4201的排氣系統的連接方法，參照傳送室4004的連接方法可以連接，所以這裡省略說明。另外，圖3所示的卸載閉鎖室4003b可以採用與負載鎖定室4003a同樣的結構。
大氣側基板傳送室4002具有傳送機器人4103。藉由傳送機器人4103可以進行從盒式介面4101向負載鎖定室4003a或從負載鎖定室4003a向盒式介面4101的基板的遞送。另外，也可以在大氣側基板傳送室4002、大氣側基板供給室4001的上方設置用來抑制塵屑或微粒的混入的機構如HEPA過濾器(High Efficiency Particulate Air Filter：高效率粒子空氣濾器)等。
大氣側基板供給室4001具有多個盒式介面4101。盒式介面4101可以收納多個基板。
藉由利用上述成膜裝置形成氧化物半導體膜，可以抑制雜質對氧化物半導體膜的混入。並且，藉由利用上述成膜裝置形成接觸於該氧化物半導體膜的膜，可以抑制從接觸於氧化物半導體膜的膜向氧化物半導體膜的雜質混入。
例如，在使用圖3及圖4A至圖4C所示的成 膜裝置製造本發明的一個實施方式的半導體裝置時，可以以如下順序進行。
在成膜室4006b中形成第一氧化物半導體膜。接著，在成膜室4006b中形成第二氧化物半導體膜。 此外，如上述說明，藉由第一氧化物半導體膜及第二氧化物半導體膜在形成時的氧氣體流量改變，可以改變氧化物半導體膜的結晶性或氧化物半導體膜的材料構成。
或者，在基板加熱室4005中加熱基板。接著，在成膜室4006b中形成第一氧化物半導體膜。接著，在成膜室4006b中形成第二氧化物半導體膜。如此，第一氧化物半導體膜及第二氧化物半導體膜使用同一成膜室4006b及同一濺射靶材形成於同一基板上。換言之，第一氧化物半導體膜及第二氧化物半導體膜使用相同的材料形成，而成為材料構成不同的氧化物半導體膜。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中，參照圖5A至圖15B說明本發明的一個實施方式的半導體裝置以及半導體裝置的製造方法。
〈2-1.半導體裝置的結構實例1〉
圖5A是作為本發明的一個實施方式的半導體裝置的電晶體100的俯視圖，圖5B相當於沿著圖5A所示的點 劃線X1-X2的剖面圖，圖5C相當於沿著圖5A所示的點劃線Y1-Y2的剖面圖。注意，在圖5A中，為了方便起見，省略電晶體100的組件的一部分(用作閘極絕緣膜的絕緣膜等)而進行圖示。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，有時在後面的電晶體的俯視圖中也與圖5A同樣地省略組件的一部分。
電晶體100包括：基板102上的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；氧化物半導體膜108上的導電膜112a；以及氧化物半導體膜108上的導電膜112b。此外，在電晶體100上，明確而言，在氧化物半導體膜108、導電膜112a及導電膜112b上形成有絕緣膜114、絕緣膜114上的絕緣膜116以及絕緣膜116上的絕緣膜118。
另外，電晶體100是所謂通道蝕刻型電晶體。
此外，氧化物半導體膜108包括：絕緣膜106上的氧化物半導體膜108_1；以及氧化物半導體膜108_1上的氧化物半導體膜108_2。氧化物半導體膜108_1相當於在實施方式1中說明的第一氧化物半導體膜，氧化物半導體膜108_2相當於在實施方式1中說明的第二氧化物半導體膜。亦即，氧化物半導體膜108_1及氧化物半導體膜108_2較佳為分別獨立地包括In的原子個數比大於M的 原子個數比的區域。
藉由使氧化物半導體膜108_1及氧化物半導體膜108_2分別獨立地包括其In的原子個數比大於M的原子個數比的區域，可以提高電晶體100的場效移動率。明確而言，電晶體100的場效移動率可以超過50cm2/Vs，較佳的是，電晶體100的場效移動率可以超過100cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。
另一方面，即使氧化物半導體膜108_1及氧化物半導體膜108_2分別獨立地包括In的原子個數比大於M的原子個數比的區域，在氧化物半導體膜108_1及氧化物半導體膜108_2的結晶性都高的情況下，場效移動率有時下降。
但是，在本實施方式中，氧化物半導體膜108_2包括其結晶性低於氧化物半導體膜108_1的區域。此外，氧化物半導體膜108的結晶性例如可以藉由X射線繞射(XRD：X-Ray Diffraction)或穿透式電子顯微鏡(TEM：Transmission Electron Microscope)進行分析。
在氧化物半導體膜108_1包括結晶性低的區域的情況下，發揮如下優異的效果。
首先，對在氧化物半導體膜108中可能形成的氧空位進行說明。
另外，形成在氧化物半導體膜108中的氧空位對電晶體特性造成影響而引起問題。例如，當在氧化物半導體膜108中形成有氧空位時，該氧空位與氫鍵合，而成為載子供應源。當在氧化物半導體膜108中產生載子供應源時，具有氧化物半導體膜108的電晶體100的電特性發生變動，典型為臨界電壓的漂移。因此，在氧化物半導體膜108中，氧空位越少越好。
於是，在本發明的一個實施方式中，位於氧化物半導體膜108附近的絕緣膜，明確而言，形成在氧化物半導體膜108上方的絕緣膜114、116包含過量氧。藉由使氧或過量氧從絕緣膜114、116移動到氧化物半導體膜108，能夠減少氧化物半導體膜中的氧空位。
在此，參照圖15A和圖15B對擴散到氧化物半導體膜108中的氧或過量氧的路徑進行說明。圖15A和圖15B是表示擴散到氧化物半導體膜108中的氧或過量氧的擴散路徑的示意圖，圖15A是通道長度方向上的示意圖，圖15B是通道寬度方向上的示意圖。
絕緣膜114、116所包含的氧或過量氧從上方，亦即經過氧化物半導體膜108_2而擴散到氧化物半導體膜108_1中(圖15A和圖15B所示的Route 1)。
或者，絕緣膜114、116所包含的氧或過量氧從氧化物半導體膜108_1及氧化物半導體膜108_2的每個側面擴散到氧化物半導體膜108中(圖15B所示的Route 2)。
例如，在圖15A和圖15B所示的Route 1中，在氧化物半導體膜108_2的結晶性高時，有時妨礙氧或過量氧的擴散。另一方面，在圖15B所示的Route 2中，可以將氧或過量氧從氧化物半導體膜108_1及氧化物半導體膜108_2的每個側面擴散到氧化物半導體膜108_1及氧化物半導體膜108_2中。
此外，在圖15B所示的Route 2中，包括氧化物半導體膜108_1的結晶性比氧化物半導體膜108_2的結晶性低的區域，所以該區域成為過量氧的擴散路徑，可以將過量氧擴散到其結晶性高於氧化物半導體膜108_1的氧化物半導體膜108_2中。此外，雖然圖15A和圖15B未圖示，但是在絕緣膜106包含氧或過量氧的情況下，氧或過量氧有可能從絕緣膜106還擴散到氧化物半導體膜108中。
雖然在圖15A及圖15B中未圖示，但是在形成氧化物半導體膜108_2時使用氧氣體的情況下，可以將該氧氣體添加給氧化物半導體膜108_1中。此外，在氧化物半導體膜108_1的厚度薄，例如，氧化物半導體膜108_1的厚度為5nm以上且40nm以下或10nm以上且20nm以下時，由於可以將形成氧化物半導體膜108_2時 的氧氣體添加到氧化物半導體膜108_1的膜中，所以是較佳的。
如此，在本發明的一個實施方式的半導體裝置中，採用結晶結構不同的氧化物半導體膜的疊層結構，將結晶性低的區域用作過量氧的擴散路徑，由此可以提供一種可靠性高的半導體裝置。
此外，在只使用結晶性低的氧化物半導體膜構成氧化物半導體膜108的情況下，雜質(例如，氫或水分等)附著於或者混入到背後通道一側，亦即相當於氧化物半導體膜108_2的區域中，有時導致可靠性的下降。
混入到氧化物半導體膜108中的氫或水分等雜質影響到電晶體特性，所以成為問題。因此，在氧化物半導體膜108中，氫或水分等雜質越少越佳。
於是，在本發明的一個實施方式中，藉由提高氧化物半導體膜的上層的氧化物半導體膜的結晶性，可以抑制可能混入到氧化物半導體膜108中的雜質。尤其是，藉由提高氧化物半導體膜108_2的結晶性，可以抑制對導電膜112a、112b進行加工時的損傷。當對導電膜112a、112b進行加工時，氧化物半導體膜108的表面，亦即氧化物半導體膜108_2的表面暴露於蝕刻劑或蝕刻氣體。但是，因為氧化物半導體膜108_2包括結晶性高的區域，所以其蝕刻耐性高於結晶性低的氧化物半導體膜108_1。因此，氧化物半導體膜108_2被用作蝕刻停止膜。
此外，在氧化物半導體膜108_1具有其結晶性低於氧化物半導體膜108_2的區域時，載子密度有時得到提高。
此外，當氧化物半導體膜108_1的載子密度較高時，費米能階有時相對地高於氧化物半導體膜108_1的導帶。由此，氧化物半導體膜108_1的導帶底變低，氧化物半導體膜108_1的導帶底與可能形成在閘極絕緣膜(在此，絕緣膜106)中的陷阱能階的能量差有時變大。當該能量差變大時，在閘極絕緣膜中被俘獲的電荷變少，有時可以減少電晶體的臨界電壓變動。此外，當氧化物半導體膜108_1的載子密度得到提高時，可以提高氧化物半導體膜108的場效移動率。
此外，氧化物半導體膜108_1較佳為複合氧化物半導體。關於該複合氧化物半導體，將在實施方式4中進行詳細說明。
另外，在圖5A至圖5C所示的電晶體100中，絕緣膜106具有電晶體100的閘極絕緣膜的功能，絕緣膜114、116、118具有電晶體100的保護絕緣膜的功能。此外，在電晶體100中，導電膜104具有閘極電極的功能，導電膜112a具有源極電極的功能，導電膜112b具有汲極電極的功能。注意，在本說明書等中，有時將絕緣膜106稱為第一絕緣膜，將絕緣膜114、116稱為第二絕緣膜，將絕緣膜118稱為第三絕緣膜。
〈2-2.半導體裝置的組件〉
以下，對本實施方式的半導體裝置所包括的組件進行詳細的說明。
[基板]
雖然對基板102的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將設置有半導體元件的上述基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm)、第十代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100。或者，也可以在基板102與電晶體100之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體100轉置到耐熱性低的基板或撓性基板上。
[導電膜]
被用作閘極電極的導電膜104、被用作源極電極的導電膜112a及被用作汲極電極的導電膜112b可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
另外，作為導電膜104、112a、112b，也可以使用包含銦和錫的氧化物(In-Sn氧化物)、包含銦和鎢的氧化物(In-W氧化物)、包含銦、鎢及鋅的氧化物(In-W-Zn氧化物)、包含銦和鈦的氧化物(In-Ti氧化物)、包含銦、鈦及錫的氧化物(In-Ti-Sn氧化物)、包含銦和鋅的氧化物(In-Zn氧化物)、包含銦、錫及矽的氧化物(In-Sn-Si氧化物)、包含銦、鎵及鋅的氧化物(In-Ga-Zn氧化物)等氧化物導電體或氧化物半導體。
在此，說明氧化物導電體。在本說明書等中，也可以將氧化物導電體稱為OC(Oxide Conductor)。例如，在氧化物半導體中形成氧空位，對該氧空位添加氫而在導帶附近形成施體能階。其結果，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一 方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，在氧化物導電體中，起因於施體能階的吸收的影響小，而對可見光具有與氧化物半導體大致相同的透光性。
另外，作為導電膜104、112a、112b，也可以應用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以以濕蝕刻製程進行加工，從而可以抑制製造成本。
此外，導電膜112a、112b尤其較佳為包含上述金屬元素中的銅、鈦、鎢、鉭和鉬中的一個或多個。尤其是，作為導電膜112a、112b，較佳為使用氮化鉭膜。該氮化鉭膜具有導電性且具有對銅或氫的高阻擋性。此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與氧化物半導體膜108接觸的導電膜或氧化物半導體膜108的附近的導電膜最適合地使用氮化鉭膜。此外，當作為導電膜112a、112b使用銅膜時，可以降低導電膜112a、112b的電阻，所以是較佳的。
可以藉由無電鍍法形成導電膜112a、112b。作為藉由該無電鍍法可形成的材料，例如可以使用選自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一個或多個。尤其是，由於在使用Cu或Ag時，可以降低導電膜的電阻，所以是較佳的。
[被用作閘極絕緣膜的絕緣膜]
作為被用作電晶體100的閘極絕緣膜的絕緣膜106，可以藉由電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，絕緣膜106也可以具有疊層結構或三層以上的疊層結構。
此外，較佳的是，與被用作電晶體100的通道區域的氧化物半導體膜108接觸的絕緣膜106為氧化物絕緣膜，更佳的是，該氧化物絕緣膜具有氧含量超過化學計量組成的區域(過量氧區域)。換言之，絕緣膜106能夠釋放氧。為了在絕緣膜106中形成過量氧區域，例如可以採用如下方法：在氧氛圍下形成絕緣膜106；或者在氧氛圍下對成膜之後的絕緣膜106進行加熱處理。
此外，當絕緣膜106使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜106的厚度變大，由此，可以減少穿隧電流引起的洩漏電流。亦即，可以實現關態電流小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的 一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜和氧化矽膜的疊層膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由使電晶體100的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的厚度。因此，可以藉由抑制電晶體100的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體100的靜電破壞。
[氧化物半導體膜]
作為氧化物半導體膜108可以使用上述材料。
當氧化物半導體膜108為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。
另外，當氧化物半導體膜108為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內。 例如，在被用於氧化物半導體膜108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的氧化物半導體膜108的組成有時為In：Ga：Zn=4：2：3[原子個數比]或其附近。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。
氧化物半導體膜108較佳為具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
[被用作保護絕緣膜的絕緣膜1]
絕緣膜114、116被用作電晶體100的保護絕緣膜。另外，絕緣膜114、116具有對氧化物半導體膜108供應氧的功能。亦即，絕緣膜114、116包含氧。另外，絕緣膜114是能夠使氧透過的絕緣膜。注意，絕緣膜114還被用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜。
作為絕緣膜114，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧的透過性減少的緣故。
在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114內部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114所含有的氧移動到絕緣膜114的外部，由此在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經過絕緣膜114而移動到氧化物半導體膜108中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(EV_OS)與氧化物半導體膜的導帶底的能量(EC_OS)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨的釋放量為1×1018分子cm-3以上且5×1019分子cm-3以下。注意，該氨釋放量是在進行膜表面溫度為50℃以 上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下)，典型的是NO2或NO在絕緣膜114等中形成能階。該能階位於氧化物半導體膜108的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜108的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的介面處不容易俘獲電子。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性變動。
藉由電晶體的製程中的加熱處理，典型的是300℃以上且低於350℃的加熱處理，在利用100K以下的ESR對絕緣膜114進行測量而得到的ESR譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測量中，第一信號與第 二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度為5mT左右。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數相當於起因於氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下)的信號的自旋密度的總數。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，上述氧化物絕緣膜的利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜116為氧含量超過化學計量組成的氧化物絕緣膜。上述氧化物絕緣膜由於被加熱而其一部分的氧脫離。另外，在TDS中，上述氧化物絕緣膜包括氧釋 放量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的區域。注意，上述氧釋放量是在TDS中的加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內被釋放的氧的總量。此外，上述氧釋放量為在TDS中換算為氧原子的總量。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜108更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構或三層以上的疊層結構。
[被用作保護絕緣膜的絕緣膜2]
絕緣膜118被用作電晶體100的保護絕緣膜。
絕緣膜118包含氫和氮中的一者或兩者。或者，絕緣膜118包含氮及矽。絕緣膜118具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從氧化物半導體膜108擴散到外部並能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠抑制氫、水等從外部侵入氧化物半導體膜108中。
作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
雖然上述所記載的導電膜、絕緣膜、氧化物半導體膜及金屬膜等各種膜可以利用濺射法或PECVD法形成，但是例如也可以利用其它方法，例如熱CVD(Chemical Vapor Deposition：化學氣相沉積)法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷引起的缺陷的優點。此外，可以以如下方法進行熱CVD法：將源氣體供應到處理室內，將處理室內的壓力設定為大氣壓或減壓而在基板上沉積膜。
此外，可以以如下方法進行ALD法：將源氣體供應到處理室內，將處理室內的壓力設定為大氣壓或減壓而在基板上沉積膜。
〈2-3.半導體裝置的結構實例2〉
接著，使用圖6A至圖10C說明與圖5A至圖5C所示的電晶體100的變形例子。
圖6A是作為本發明的一個實施方式的半導體裝置的電晶體100A的俯視圖，圖6B相當於沿著圖6A所示的點劃線X1-X2的剖面圖，圖6C相當於沿著圖6A所示的點劃線Y1-Y2的剖面圖。
圖6A和圖6B所示的電晶體100A具有所謂通道保護型電晶體結構。如此，本發明的一個實施方式的半導體裝置可以具有通道蝕刻型電晶體結構或通道保護型電晶體結構。
此外，在電晶體100A中，絕緣膜114、116包括開口部141a、141b。此外，氧化物半導體膜108藉由開口部141a、141b與導電膜112a、112b連接。此外，在導電膜112a、112b上形成有絕緣膜118。此外，絕緣膜114、116具有所謂通道保護膜的功能。此外，電晶體100A的其他結構與上述電晶體100同樣，發揮同樣的效果。
此外，圖7A是本發明的一個實施方式的半導體裝置的電晶體100B的俯視圖，圖7B相當於沿著圖7A所示的點劃線X1-X2的切剖面的剖面圖，圖7C相當於沿著圖7A所示的點劃線Y1-Y2的切剖面的剖面圖。
電晶體100B包括：基板102上的導電膜 104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；氧化物半導體膜108上的導電膜112a；氧化物半導體膜108上的導電膜112b；氧化物半導體膜108、導電膜112a及導電膜112b上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的導電膜120a；絕緣膜116上的導電膜120b；以及絕緣膜116、導電膜120a及導電膜120b上的絕緣膜118。
此外，絕緣膜114、116包括開口部142a。此外，絕緣膜106、114、116包括開口部142b。導電膜120a藉由開口部142b與導電膜104電連接。此外，導電膜120b藉由開口部142a與導電膜112b電連接。
另外，在電晶體100B中，絕緣膜106具有電晶體100B的第一閘極絕緣膜的功能，絕緣膜114、116具有電晶體100B的第二閘極絕緣膜的功能，絕緣膜118具有電晶體100B的保護絕緣膜的功能。此外，在電晶體100B中，導電膜104具有第一閘極電極的功能，導電膜112a具有源極電極的功能，導電膜112b具有汲極電極的功能。此外，在電晶體100B中，導電膜120a具有第二閘極電極的功能，導電膜120b具有顯示裝置的像素電極的功能。
此外，如圖7C所示，導電膜120a藉由開口部142b與導電膜104電連接。因此，導電膜104和導電膜120a被施加相同的電位。
此外，如圖7C所示，氧化物半導體膜108位 於與導電膜104及導電膜120a相對的位置，且夾在被用作閘極電極的兩個導電膜之間。導電膜120a的通道長度方向上的長度及導電膜120a的通道寬度方向上的長度都大於氧化物半導體膜108的通道長度方向上的長度及氧化物半導體膜108的通道寬度方向上的長度，氧化物半導體膜108的整體隔著絕緣膜114、116被導電膜120a覆蓋。
換言之，導電膜104與導電膜120a在形成於絕緣膜106、114、116中的開口部連接，並且導電膜104及導電膜120a都包括位於氧化物半導體膜108的側端部的外側的區域。
藉由採用上述結構，利用導電膜104及導電膜120a的電場電圍繞電晶體100B所包括的氧化物半導體膜108。可以將如電晶體100B那樣的利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體100B具有S-channel結構，所以可以使用被用作第一閘極電極的導電膜104對氧化物半導體膜108有效地施加用來引起通道的電場，由此，電晶體100B的電流驅動能力得到提高，從而可以得到較大的通態電流(on-state current)特性。此外，由於可以增加通態電流，所以可以使電晶體100B微型化。另外，由於電晶體100B具有氧化物半導體膜108被用作第一閘極電極的導電膜104及被用作第二閘極電極的導電膜120a圍繞 的結構，所以可以提高電晶體100B的機械強度。
此外，作為導電膜120a、120b，可以使用與上述導電膜104、112a、112b的材料同樣的材料。尤其是，作為導電膜120a、120b，較佳為使用氧化物導電膜(OC)。藉由作為導電膜120a、120b使用氧化物導電膜，可以對絕緣膜114，116中添加氧。
此外，電晶體100B的其他結構與上述電晶體100同樣，發揮同樣的效果。
此外，圖8A是本發明的一個實施方式的半導體裝置的電晶體100C的俯視圖，圖8B相當於沿著圖8A所示的點劃線X1-X2的切剖面的剖面圖，圖8C相當於沿著圖8A所示的點劃線Y1-Y2的切剖面的剖面圖。
電晶體100C與上述電晶體100B之間的不同之處在於：在電晶體100C中，導電膜112a、112b都具有三層結構。
電晶體100C的導電膜112a包括：導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。此外，電晶體100C的導電膜112b包括：導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。
例如，導電膜112a_1、導電膜112b_1、導電膜112a_3及導電膜112b_3較佳為包含鈦、鎢、鉭、鉬、銦、鎵、錫和鋅中的一個或多個。此外，導電膜112a_2及導電膜112b_2較佳為包含銅、鋁和銀中的一個或多 個。
明確而言，作為導電膜112a_1、導電膜112b_1、導電膜112a_3及導電膜112b_3可以使用In-Sn氧化物或In-Zn氧化物，作為導電膜112a_2及導電膜112b_2可以使用銅。
藉由採用上述結構，可以降低導電膜112a、112b的佈線電阻，且抑制對氧化物半導體膜108的銅的擴散，所以是較佳的。此外，藉由採用上述結構，可以降低導電膜112b與導電膜120b的接觸電阻，所以是較佳的。另外，電晶體100C的其他結構與上述電晶體100同樣，發揮同樣的效果。
此外，圖9A是本發明的一個實施方式的半導體裝置的電晶體100D的俯視圖，圖9B相當於沿著圖9A所示的點劃線X1-X2的切剖面的剖面圖，圖9C相當於沿著圖9A所示的點劃線Y1-Y2的切剖面的剖面圖。
電晶體100D與上述電晶體100B之間的不同之處在於：在電晶體100D中，導電膜112a、112b都具有三層結構。此外，電晶體100D與上述電晶體100C之間的不同之處在於導電膜112a、112b的形狀。
電晶體100D的導電膜112a包括：導電膜112a_1；導電膜112a_1上的導電膜112a_2；以及導電膜112a_2上的導電膜112a_3。此外，電晶體100C的導電膜112b包括：導電膜112b_1；導電膜112b_1上的導電膜112b_2；以及導電膜112b_2上的導電膜112b_3。此外， 作為導電膜112a_1、導電膜112a_2、導電膜112a_3、導電膜112b_1、導電膜112b_2及導電膜112b_3，可以使用上述材料。
此外，導電膜112a_1的端部具有位於導電膜112a_2的端部的外側的區域，導電膜112a_3覆蓋導電膜112a_2的頂面及側面且包括與導電膜112a_1接觸的區域。此外，導電膜112b_1的端部具有位於導電膜112b_2的端部的外側的區域，導電膜112b_3覆蓋導電膜112b_2的頂面及側面且包括與導電膜112b_1接觸的區域。
藉由採用上述結構，可以降低導電膜112a、112b的佈線電阻，且抑制對氧化物半導體膜108的銅的擴散，所以是較佳的。另外，從適當地抑制銅的擴散的方面來看，與上述電晶體100C相比，電晶體100D所示的結構是更佳的。此外，藉由採用上述結構，可以降低導電膜112b與導電膜120b的接觸電阻，所以是較佳的。此外，電晶體100D的其他結構與上述電晶體100同樣，發揮同樣的效果。
此外，圖10A是本發明的一個實施方式的半導體裝置的電晶體100E的俯視圖，圖10B相當於沿著圖10A所示的點劃線X1-X2的切剖面的剖面圖，圖10C相當於沿著圖10A所示的點劃線Y1-Y2的切剖面的剖面圖。
電晶體100E與上述電晶體100D之間的不同之處在於導電膜120a、120b的位置。明確而言，電晶體 100E的導電膜120a、120b位於絕緣膜118上。此外，電晶體100E的其他結構與上述電晶體100D同樣，並發揮同樣的效果。
此外，根據本實施方式的電晶體可以自由地組合上述結構的電晶體。
〈2-4.半導體裝置的製造方法〉
下面，參照圖11A至圖14C對本發明的一個實施方式的半導體裝置的電晶體100B的製造方法進行說明。
此外，圖11A至圖11C、圖12A至圖12C、圖13A至圖13C及圖14A至圖14C是說明半導體裝置的製造方法的剖面圖。此外，在圖11A至圖11C、圖12A至圖12C、圖13A至圖13C及圖14A至圖14C中，左側是通道長度方向上的剖面圖，右側是通道寬度方向上的剖面圖。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成用作第一閘極電極的導電膜104。接著，在導電膜104上形成用作第一閘極絕緣膜的絕緣膜106(參照圖11A)。
在本實施方式中，作為基板102使用玻璃基板。作為被用作第一閘極電極的導電膜104，藉由濺射法形成厚度為50nm的鈦膜和厚度為200nm的銅膜。作為絕緣膜106，藉由PECVD法形成厚度為400nm的氮化矽膜和厚度為50nm的氧氮化矽膜。
另外，上述氮化矽膜具有包括第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層結構。該三層結構例如可以如下所示那樣形成。
可以在如下條件下形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PE-CVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃以下。
藉由作為氮化矽膜採用上述三層結構，例如 在作為導電膜104使用包含銅的導電膜的情況下，能夠發揮如下效果。
第一氮化矽膜可以抑制銅元素從導電膜104擴散。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫擴散的膜。
接著，在絕緣膜106上形成氧化物半導體膜108_1_0及氧化物半導體膜108_2_0(參照圖11B和圖11C)。
圖11B是在絕緣膜106上形成氧化物半導體膜108_1_0及氧化物半導體膜108_2_0時的成膜裝置內的剖面示意圖。圖11B示意性地示出：作為成膜裝置的濺射裝置；在該濺射裝置中設置的靶材191；在靶材191的下方形成的電漿192。
此外，在圖11B中，以虛線的箭頭示意性地表示添加到絕緣膜106的氧或過量氧。例如，在形成氧化物半導體膜108_1_0時使用氧氣體的情況下，可以適當地對絕緣膜106添加氧。
首先，在絕緣膜106上形成氧化物半導體膜108_1_0。氧化物半導體膜108_1_0的厚度可以為1nm以上且25nm以下，較佳為5nm以上且20nm以下。此外，氧化物半導體膜108_1_0使用惰性氣體(典型的是，Ar氣體)和氧氣體中的任一個或兩個形成。此外，形成氧化物半導體膜108_1_0時的沉積氣體整體中所佔的氧氣體的 比率(以下，也稱為氧流量比)為0%以上且30%以下，較佳為5%以上且15%以下。
藉由以上述範圍的氧流量比形成氧化物半導體膜108_1_0，可以使氧化物半導體膜108_1_0的結晶性低。
接著，在氧化物半導體膜108_1_0上形成氧化物半導體膜108_2_0。此外，當形成氧化物半導體膜108_2_0時，在包含氧氣體的氛圍下進行電漿放電。此時，對成為氧化物半導體膜108_2_0的被形成面的氧化物半導體膜108_1_0添加氧。此外，形成氧化物半導體膜108_2_0時的氧流量比為大於30%且100%以下，較佳為50%以上且100%以下，更佳為70%以上且100%以下。
此外，氧化物半導體膜108_2_0的厚度為20nm以上且100nm以下，較佳為20nm以上且50nm以下。
此外，如上所述，用來形成氧化物半導體膜108_2_0的氧流量比較佳為高於用來形成氧化物半導體膜108_1_0的氧流量比。換言之，氧化物半導體膜108_1_0較佳為在比氧化物半導體膜108_2_0低的氧分壓下形成。
此外，形成氧化物半導體膜108_1_0及氧化物半導體膜108_2_0時的基板溫度可以為室溫(25℃)以上且200℃以下，較佳為室溫以上且130℃以下。此外，藉由在真空中連續地形成氧化物半導體膜108_1_0及氧化物半導體膜108_2_0，可以防止雜質混入到各介面，所以 是更佳的。
另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入氧化物半導體膜。
另外，在藉由濺射法形成氧化物半導體膜的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
在本實施方式中，氧化物半導體膜108_1_0使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])並利用濺射法形成。此外，將形成氧化物半導體膜108_1_0時的基板溫度設定為室溫，作為沉積氣體使用流量為180sccm的氬氣體及流量為20sccm的氧氣體(氧流量比為10%)。
此外，氧化物半導體膜108_2_0使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])並利用濺射法形成。此外，將形成氧化物半導體膜108_2_0時的基板溫度設定為室溫，作為沉積氣體使用流量為200sccm的氧氣體(氧流量比為100%)。
藉由使氧化物半導體膜108_1_0的成膜時的氧流量比與氧化物半導體膜108_2_0的成膜時的氧流量比不同，可以形成結晶性不同的疊層膜。
接著，藉由將氧化物半導體膜108_1_0及氧化物半導體膜108_2_0加工為所希望的形狀，形成島狀的氧化物半導體膜108_1及島狀的氧化物半導體膜108_2。此外，在本實施方式中，由氧化物半導體膜108_1、氧化物半導體膜108_2構成島狀的氧化物半導體膜108(參照圖12A)。
此外，較佳的是，在形成氧化物半導體膜108之後進行加熱處理(以下，稱為第一加熱處理)。藉由進行第一加熱處理，可以降低包含在氧化物半導體膜108中的氫、水等。另外，以氫、水等的降低為目的的加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。注意，第一加熱處理是氧化物半導體膜的高度純化處理之一。
第一加熱處理的溫度例如為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為250℃以上且350℃以下。
此外，第一加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可只在短時間內以基板的應變點以上的溫度進行加熱處理。由此，可以縮短加熱時間。第一加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空 氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。此外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是，在可以使氧化物半導體膜中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜中。其結果是，可以減少氧化物半導體膜中的氧空位。
接著，在絕緣膜106及氧化物半導體膜108上形成導電膜112(參照圖12B)。
在本實施方式中，作為導電膜112，藉由濺射法依次形成厚度為30nm的鈦膜、厚度為200nm的銅膜、厚度為10nm的鈦膜。
接著，藉由將導電膜112加工為所希望的形狀，形成島狀的導電膜112a、島狀的導電膜112b(參照圖12C)。
此外，在本實施方式中，使用濕蝕刻裝置對導電膜112進行加工。但是，導電膜112的加工方法不侷限於此，例如也可以使用乾蝕刻裝置。
此外，也可以在形成導電膜112a、112b後洗滌氧化物半導體膜108(更明確而言，氧化物半導體膜108_3)的表面(背後通道一側)。作為洗滌方法，例如可以舉出使用磷酸等化學溶液的洗滌。藉由使用磷酸等化學溶液進行洗滌，可以去除附著於氧化物半導體膜108_3表面的雜質(例如，包含在導電膜112a、112b中的元素 等)。注意，不一定必須進行該洗滌，根據情況可以不進行該洗滌。
另外，在導電膜112a、112b的形成過程和/或上述洗滌製程中，有時氧化物半導體膜108的從導電膜112a、112b露出的區域有時變薄。
此外，在本發明的一個實施方式的半導體裝置中，從導電膜112a、112b露出的區域，就是說，氧化物半導體膜109_2是其結晶性得到提高的氧化物半導體膜。結晶性高的氧化物半導體膜具有雜質，尤其是用於導電膜112a、112b的構成元素不容易擴散到膜中的結構。因此，可以提供一種可靠性高的半導體裝置。
此外，在圖12C中，雖然示出從導電膜112a、112b露出的氧化物半導體膜108的表面，亦即氧化物半導體膜108_2的表面具有凹部的情況，但是不侷限於此，從導電膜112a、112b露出的氧化物半導體膜108的表面也可以不具有凹部。
接著，在氧化物半導體膜108及導電膜112a、112b上形成絕緣膜114及絕緣膜116(參照圖13A)。
在此，較佳為在形成絕緣膜114之後以不暴露於大氣的方式連續地形成絕緣膜116。藉由在形成絕緣膜114之後以不暴露於大氣的方式調整源氣體的流量、壓力、高頻功率和基板溫度中的一個以上來連續地形成絕緣膜116，可以降低絕緣膜114與絕緣膜116的介面處的來 自大氣成分的雜質濃度。
例如，作為絕緣膜114，藉由PECVD法可以形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。
在本實施方式中，作為絕緣膜114，在如下條件下利用PECVD法形成氧氮化矽膜：保持基板102的溫度為220℃，作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮，處理室內的壓力為20Pa，並且，供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116，在如下條件下形成氧化矽膜或氧氮化矽膜：將設置於進行了真空抽氣的PECVD設備的處理室內的基板溫度保持為180℃以上且350℃以下，將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並且，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜116的成膜條件中，對具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜116中的氧含量超過化學計量組成。另一方面，在以上述溫度範圍內的基板溫度形成 的膜中，由於矽與氧的鍵合力較弱，因此，藉由後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成氧含量超過化學計量組成且由於被加熱而其一部分的氧脫離的氧化物絕緣膜。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
另外，在絕緣膜116的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣膜，其中藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。其結果，能夠提高電晶體100的可靠性。
較佳為在形成絕緣膜114、116之後進行加熱處理(以下，稱為第二加熱處理)。藉由第二加熱處理，可以降低包含於絕緣膜114、116中的氮氧化物。藉由第二加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以降低氧化物半導體膜108中的氧空位的量。
將第二加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，進一步較佳為150℃以上且350 ℃以下。第二加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。在該加熱處理中，較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。在該加熱處理中，可以使用電爐、RTA裝置等進行該加熱處理。
接著，在絕緣膜114、116中的所希望的區域中形成開口部142a、142b(參照圖13B)。
在本實施方式中，開口部142a、142b使用乾蝕刻裝置形成。開口部142a到達導電膜112b，開口部142b到達導電膜104。
接著，在絕緣膜116上形成導電膜120(參照圖13C和圖14A)。
圖13C是在絕緣膜116上形成導電膜120時的成膜裝置內的剖面示意圖。圖13C示意性地示出：作為成膜裝置的濺射裝置；在該濺射裝置中設置的靶材193；形成在靶材193的下方形成的電漿194。
首先，在形成導電膜120時，在包含氧氣體的氛圍下進行電漿放電。此時，對被形成導電膜120的絕緣膜116添加氧。形成導電膜120時的氛圍除了氧氣體以外還可以混有惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。
氧氣體至少包含在形成導電膜120時的沉積氣體中即可，在形成導電膜120時的沉積氣體整體中，氧 氣體所佔的比率高於0%且為100%以下，較佳為10%以上且100%以下，更佳為30%以上且100%以下。
在圖13C中，以虛線箭頭示意性地示出添加到絕緣膜116中的氧或過量氧。
在本實施方式中，藉由濺射法利用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成導電膜120。
注意，雖然本實施方式示出在形成導電膜120時對絕緣膜116添加氧的方法，但是不侷限於此。例如，也可以在形成導電膜120之後還對絕緣膜116添加氧。
作為對絕緣膜116添加氧的方法，例如可以使用包含銦、錫、矽的氧化物(In-Sn-Si氧化物，也稱為ITSO)靶材(In2O3：SnO2：SiO2=85：10：5[重量%])形成厚度為5nm的ITSO膜。此時，當ITSO膜的厚度為1nm以上且20nm以下，或者2nm以上且10nm以下時，可以適當地透過氧且抑制氧的釋放，所以是較佳的。然後，使氧透過ITSO膜，對絕緣膜116添加氧。作為氧的添加方法，可以舉出離子摻雜法、離子植入法、電漿處理法等。此外，當添加氧時，藉由對基板一側施加偏壓，可以有效地將氧添加到絕緣膜116中。當施加偏壓時，例如使用灰化裝置，可以將施加到該灰化裝置的基板一側的偏壓的功率密度設定為1W/cm2以上且5W/cm2以下。此外，藉由將添加氧時的基板溫度設定為室溫以上且300℃以下，較佳為100℃以上且250℃以下，可以高效地對絕緣膜116 添加氧。
接著，藉由將導電膜120加工為所希望的形狀，形成島狀的導電膜120a、島狀的導電膜120b(參照圖14B)。
在本實施方式中，使用濕蝕刻裝置對導電膜120進行加工。
接著，在絕緣膜116、導電膜120a及導電膜120b上形成絕緣膜118(參照圖14C)。
絕緣膜118包含氫和氮中的一者或兩者。作為絕緣膜118，例如較佳為使用氮化矽膜。絕緣膜118例如可以藉由濺射法或PECVD法形成。例如，當藉由PECVD法形成絕緣膜118時，使基板溫度低於400℃，較佳為低於375℃，進一步較佳為180℃以上且350℃以下。藉由將絕緣膜118的成膜時的基板溫度設定為上述範圍，可以形成緻密的膜，所以是較佳的。另外，藉由將絕緣膜118的成膜時的基板溫度設定為上述範圍，可以將絕緣膜114、116中的氧或者過量氧移動到氧化物半導體膜108。
例如，當作為絕緣膜118利用PECVD法形成氮化矽膜時，作為源氣體較佳為使用包含矽的沉積氣體、氮及氨。藉由使用少於氮的氨，在電漿中氨離解而產生活性種。該活性種將包括在包含矽的沉積氣體中的矽與氫之間的鍵合及氮分子之間的三鍵切斷。其結果，可以促進矽與氮的鍵合，而可以形成矽與氫的鍵合少、缺陷少且緻密 的氮化矽膜。另一方面，在氨量比氮量多時，包含矽的沉積氣體及氮的分解不進展，矽與氫的鍵合會殘留下來，而導致形成缺陷增加且不緻密的氮化矽膜。由此，在源氣體中，將相對於氨的氮流量比設定為5倍以上且50倍以下，較佳為10倍以上且50倍以下。
在本實施方式中，作為絕緣膜118，藉由利用PECVD設備並使用矽烷、氮及氨作為源氣體，形成厚度為50nm的氮化矽膜。矽烷的流量為50sccm，氮的流量為5000sccm，氨的流量為100sccm。將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行板電極供應1000W的高頻功率。PECVD設備是電極面積為6000cm2的平行板型PECVD設備，並且，將所供應的功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
此外，在作為導電膜120a、120b使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成導電膜的情況下，藉由形成絕緣膜118，絕緣膜118所包含的氫和氮中的一者或兩者有時進入導電膜120a、120b中。此時，在氫和氮中的一者或兩者連接於導電膜120a、120b中的氧空位時，導電膜120a、120b的電阻有時下降。
此外，也可以在形成絕緣膜118之後進行與上述第一加熱處理及第二加熱處理同等的加熱處理(以下，稱為第三加熱處理)。
藉由進行第三加熱處理，絕緣膜116所包含的氧移動到氧化物半導體膜108中，填補氧化物半導體膜108中的氧空位。
藉由上述製程，可以製造圖7A至圖7C所示的電晶體100B。
此外，圖5A至圖5C所示的電晶體100可以藉由在進行圖13A所示的製程之後形成絕緣膜118來製造。此外，圖6A至圖6C所示的電晶體100A可以藉由改變導電膜112a、112b、絕緣膜114、116的形成順序且追加在絕緣膜114、116中形成開口部141a、141b的製程來製造。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中，對本發明的一個實施方式的氧化物半導體膜所包括的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
〈3-1.CAC的構成〉
CAC是指包含在氧化物半導體膜中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或其附近的尺寸。注意，在下面也將在氧化物半導體膜中一 個或多個金屬元素混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該金屬元素的混合的區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或其附近的尺寸。
例如，In-Ga-Zn氧化物(以下，也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2分佈在氧化物半導體膜中的構成(也稱為雲狀)。
也就是說，CAC-IGZO是具有以InX2ZnY2OZ2或InOX1為主要成分的區域及以GaOX3為主要成分的區域不均勻地分佈而混合的結構的複合氧化物半導體膜。此外，以InX2ZnY2OZ2或InOX1為主要成分的區域及以GaOX3為主要成分的區域的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1
Figure 110110454-A0101-12-0069-130
x0
Figure 110110454-A0101-12-0069-131
1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC與材料構成有關。在包含In、Ga、Zn及O的CAC的材料構成中，以Ga為主要成分的多個區域及以In為主要成分的多個區域以馬賽克狀無規律地分散。因此，在CAC構成中，結晶結構是次要因素。此外，以Ga為主要成分的區域及以In為主要成分的區域可以利用EDX面分析影像進行評價。可以將以Ga為主要成分的區域及以In為主要成分的區域稱為奈米粒子。該奈米粒子的粒徑為0.5nm以上且10nm以下，典型地為1nm以上且2nm以下。此外，上述奈米粒子的邊緣部不清楚(模糊)，因此有時觀察不到明確的邊界。
CAC不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域的明確的邊界。例如，主要成分的元素的密度從區域的中心部向邊緣部逐漸降低。例如，因為在剖面照片的EDX面分析影像中可數的元素的個數(以下，也稱為存在量)逐漸變化，所以在EDX面分析影像中，區域的邊緣部不清楚(模糊)。明確而言，在以GaOX3為主要成分的區域中，Ga原子從中心部向邊緣部逐漸減少，而Zn原子逐漸增 加，因此分階段地變為以GaXZnYOZ為主要成分的區域。因此，在EDX面分析影像中，以GaOX3為主要成分的區域的邊緣部不清楚(模糊)。
〈3-2.CAC-IGZO的分析〉
接著，說明使用各種測定方法對在基板上形成的氧化物半導體膜進行測定的結果。
[樣本的結構及製造方法]
以下，對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體膜時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體膜。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體膜形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa，作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本：將基板溫度設定為不進行意圖性的加熱時的溫度(以下，也稱為R.T.)、130℃或170℃。另外，將氧氣體對Ar和氧的混合氣體的流量比(也稱為氧氣體流量比)設 定為10%、30%或100%。
[X射線繞射分析]
在本節中，說明對九個樣本進行X射線繞射(XRD：X-ray diffraction)測定的結果。作為XRD裝置，使用Bruker公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖16示出利用Out-of-plane法測定XRD譜的結果。在圖16中，最上行示出成膜時的基板溫度為170℃的樣本的測定結果，中間行示出成膜時的基板溫度為130℃的樣本的測定結果，最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外，最左列示出氧氣體流量比為10%的樣本的測定結果，中間列示出氧氣體流量比為30%的樣本的測定結果，最右列示出氧氣體流量比為100%的樣本的測定結果。
圖16所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ=31°附近的峰值強度則越大。另外，已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外，如圖16的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因 此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
作為在實施方式1中說明的第一氧化物半導體膜的形成條件，可以採用圖16所示的XRD光譜中不出現明確的峰值的條件。例如，在圖16所示的九個樣本中，可以採用基板溫度為R.T.且氧氣體流量比為10%的條件、基板溫度為R.T.且氧氣體流量比為30%的條件或在基板溫度為130℃且氧氣體流量比為10%的條件。
此外，作為在實施方式1中說明的第二氧化物半導體膜的形成條件，可以採用圖16所示的XRD光譜中在2θ=31°附近觀察到明確的峰值的條件。例如，在圖16所示的九個樣本中，可以採用基板溫度為130℃且氧氣體流量比為100%的條件、基板溫度為170℃且氧氣體流量比為30%的條件或基板溫度為170℃且氧氣體流量比為100%的條件。
[電子顯微鏡分析]
在本節中，說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像 (也稱為平面TEM影像)及剖面影像(也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖17A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖17B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
[電子繞射圖案的分析]
在本節中，說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖17A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒鐘的方式進行。圖17C示出黑點a1的結果，圖17D示出黑點a2的結果，圖17E示出黑點a3的結果，圖17F示出黑點a4的結果，圖17G示出黑點a5的結果。
在圖17C、圖17D、圖17E、圖17F及圖17G中，觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖17B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖17H示出黑點b1的結果，圖17I示出黑點b2的結果，圖17J示出黑點b3的結果，圖17K示出黑點b4的結果，圖17L示出黑點b5的結果。
在圖17H、圖17I、圖17J、圖17K及圖17L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的氧化物半導體膜(nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另外，當使用小束徑(例 如，小於50nm)的電子束對nc-OS進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案，在平面方向及剖面方向上不具有配向性。
如上所述，成膜時的基板溫度低或氧氣體流量比低的氧化物半導體膜的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
[元素分析]
在本節中，說明使用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各 點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施例中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖18A至圖18C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖18A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所佔的比率為1.18至18.64[atomic%])。圖18B示出In原子的EDX面分析影像(在所有的原子中In原子所佔的比率為9.28至33.74[atomic%])。圖18C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所佔的比率為6.69至24.99[atomic%])。另外，圖18A、圖18B及圖18C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖18A至圖18C所示的EDX面分析影像的倍率為720萬倍。
在圖18A、圖18B及圖18C所示的EDX面分析影像中，確認到明暗的相對分佈，在成膜時的基板溫度 為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此，著眼於圖18A、圖18B及圖18C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖18A中，在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖18B中，在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。在圖18C中，在由實線圍繞的區域內，右側是相對較亮的區域，左側是相對較暗的區域。因此，由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖18C中，在由虛線圍繞的區域內，左上方的區域為相對較亮的區域，右下方的區域為相對較暗的區域。因此，由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖18A、圖18B及圖18C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaO等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的結構的In-Ga-Zn氧化物稱為CAC-IGZO。
另外，如圖18A、圖18B及圖18C所示，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者0.3nm以上且3nm以下。在EDX面分析影像中，以各金屬元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述，CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域。因此，當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
此外，在將CAC-IGZO用於半導體元件時，藉由滲透理論之一的隨機電阻網路模型(Random Resistance Network Model)可以推測實現高通態電流(Ion)及高場效移動率(μ)的傳導機制。
另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，參照圖19A至圖24C對本發明的一個實施方式的氧化物半導體膜進行說明。
〈4-1.氧化物半導體膜〉
氧化物半導體膜較佳為至少包含銦。尤其較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鎵、鋁、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
在此考慮氧化物半導體膜包含銦、元素M及鋅的情況。注意，元素M為鎵、鋁、釔或錫等。作為其他的可用於元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M也可以組合多個上述元素。注意，在以下說明中，有時將氧化物半導體膜所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
〈4-2.氧化物半導體膜的結晶結構〉
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧 化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，CAAC-OS中的畸變是指晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形及七角形等多角形的奈米晶。另外，在CAAC-OS的畸變附近觀察不到明確的晶界。亦即，可知藉由使晶格排列畸變，抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧原子的排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
在nc-OS中，微小的區域(例如0.5nm以上且10nm以下的區域，特別是1nm以上且2nm以下的區 域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS具有與nc-OS及CAAC-OS相比不穩定的結構。
氧化物半導體具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
此外，本發明的一個實施方式的氧化物半導體膜包含複合氧化物半導體。因此，在以下說明中，有時將氧化物半導體膜稱為複合氧化物半導體。藉由使用複合氧化物半導體，可以得到場效移動率高的電晶體。
〈4-3.複合氧化物半導體〉
接著，對本發明的一個實施方式的複合氧化物半導體進行說明。以下，說明製造形成有氧化物半導體膜的樣本且對其進行評價的結果。
[樣本的結構及製造方法]
製造本發明的一個實施方式的兩個樣本且對其進行評 價。各樣本在形成氧化物半導體膜時的基板溫度及氧氣體流量比上不同。此外，在以下說明中，為了方便起見，以上述兩個樣本為Sample A1及Sample A2進行說明。
Sample A1及Sample A2都包括基板及基板上的氧化物半導體膜。
[Sample A1]
首先，說明Sample A1的製造方法。作為基板使用玻璃基板。接著，使用濺射裝置在玻璃基板上作為氧化物半導體膜形成厚度為100nm的In-Ga-Zn氧化物。形成條件為如下：將處理室內的壓力設定為0.6Pa，作為靶材使用金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率。在形成氧化物時採用如下條件：將基板溫度設定為不進行意圖性的加熱時的溫度(以下，也稱為R.T)。Ar氣體為270sccm，氧氣體為30sccm，向成膜室供應混合氣體進行成膜。換言之，對於Ar和氧的混合氣體的氧氣體的流量比(也稱為氧氣體流量比)為10%。
[Sample A2]
接著，說明Sample A2的製造方法。作為基板使用玻璃基板。接著，使用濺射裝置在玻璃基板上作為氧化物半導體膜形成厚度為100nm的In-Ga-Zn氧化物。形成條件為如下：將處理室內的壓力設定為0.6Pa，作為靶材使用 金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，對設置在濺射裝置內的金屬氧化物靶材供應2500W的AC功率。此外，作為形成氧化物時的條件採用將基板溫度設定為170℃的條件。此外，向成膜室以300sccm供應氧氣體進行成膜。換言之，成膜時的對於所有氣體的氧氣體的流量比(也稱為氧氣體流量比)為100%。
[剖面HAADF-STEM]
接著，對上述製造的Sample A1及Sample A2的剖面觀察進行說明。在剖面觀察中，利用HAADF(High-Angle Annular Dark Field：高角度環形暗場)-STEM。此外，在HAADF-STEM觀察中，使用日本電子製造的JEM-ARM200F，將加速電壓設定為200kV。圖19A示出Sample A1的HAADF-STEM影像，圖19B示出Sample A2的HAADF-STEM影像。
如圖19A所示，在Sample A1的HAADF-STEM影像中，確認不到明確的配向性。另一方面，如圖19B所示，在Sample A2的HAADF-STEM影像中，確認到c軸方向上的層狀配向性。
這裡，圖20示出圖19A所示的Sample A1的剖面的示意圖。
圖20是在基板Sub.上形成有氧化物半導體膜的剖面(這裡，稱為c軸方向)的示意圖。雖然圖20示出基板上形成有氧化物半導體膜時的例子，但是不侷限於 此，也可以在基板與氧化物半導體膜之間形成有基底膜或層間膜等絕緣膜或者氧化物半導體膜等其他的半導體膜。
如圖20所示，本發明的一個實施方式的氧化物半導體膜是具有區域A1、區域B1、區域C1混合的結構的複合氧化物半導體。
圖20所示的區域A1是包括[In]：[M]：[Zn]=x：y：z(x>0、y
Figure 110110454-A0101-12-0085-132
0、z
Figure 110110454-A0101-12-0085-133
0)的In的區域。區域B1是包括[In]：[M]：[Zn]=a：b：c(a
Figure 110110454-A0101-12-0085-134
0、b>0、c
Figure 110110454-A0101-12-0085-136
0)的Ga的區域。區域C1是包括[In]：[M]：[Zn]=α：β：γ(α
Figure 110110454-A0101-12-0085-137
0、β
Figure 110110454-A0101-12-0085-138
0、γ>0)的Zn的區域。
在本說明書中，將區域A1中的In與元素M的原子個數比大於區域B1中的In與元素M的原子個數比的情況稱為區域A1比區域B1的In濃度高。因此，在本說明書中，也將區域A1稱為In-rich區域，將區域B1稱為In-poor區域。
例如，區域A1的In濃度是區域B1的In濃度的1.1倍以上，較佳為2倍以上至10倍以下。區域A1是至少含有In的氧化物，不需要必須含有元素M及Zn。
在本發明的一個實施方式的氧化物半導體膜中，區域A1、區域B1、區域C1形成複合體。也就是說，在區域A1中容易發生載子移動，在區域B1中不容易發生載子移動。因此，可以將本發明的一個實施方式的氧化物半導體用作載子移動率高且開關特性高的半導體特性良好的材料。區域C1為銦鋅氧化物、鎵鋅氧化物或銦 鎵鋅氧化物。因此，區域C1有可能有助於載子移動率和開關特性的兩者。
此外，區域A1是其半導體性低於區域B1且其導電性高於區域B1的區域。另一方面，區域B1是其半導體性高於區域A1且其導電性低於區域A1的區域。在此，“半導體性高”意味著能帶間隙寬、開關特性良好、近於i型半導體等。
例如，如圖20所示，多個區域A1在c軸方向上以粒狀(也被稱為簇)存在。此外，簇也可以不均勻地分佈。多個簇有時成為重疊或連接的狀態。例如，有時一個簇與其他簇重疊的形狀連接，觀察到以雲狀展開的狀態的區域A1。
換言之，包括在區域A1中的簇(也被稱為第一簇)的半導體性低於包括在區域B1中的簇(也被稱為第二簇)，並且其導電性高於包括在區域B1中的簇。另一方面，包括在區域B1中的簇的半導體性高於包括在區域A1中的簇，並且其導電性低於包括在區域A1中的簇。在上述結構中，區域B1包括多個第二簇，並包括多個第二簇彼此連接的部分。換言之，區域A1所包括的多個第一簇包括以雲狀彼此連接的部分，區域B1所包括的多個第二簇包括以雲狀彼此連接的部分。
如此，本發明的一個實施方式的複合氧化物半導體包括In的濃度高的第一區域(區域A1)和In的濃度低的第二區域(區域B1)，第一區域與第二區域經過 區域C1以雲狀連接。此外，本發明的一個實施方式的複合氧化物半導體包括In以高濃度展開的第一區域及In沒有以高濃度展開的第二區域，第一區域與第二區域以雲狀連接。
如圖20所示，藉由區域A1彼此連接，區域A1可能成為電流路徑。由此，可以提高氧化物半導體膜的導電性，而可以提高使用該氧化物半導體膜的電晶體的場效移動率。
換言之，圖20所示的區域B1在區域A1中散佈。因此，區域B1可能在被區域A1以立體的方式被夾持的狀態下存在。也就是說，區域B1可能在由區域A1圍繞的狀態下存在。換言之，區域B1包含在區域A1中。
此外，區域A1散佈的比率可以根據複合氧化物半導體的形成條件或組成調節。例如，可以形成區域A1的比率少的複合氧化物半導體、或者區域A1的比率多的複合氧化物半導體。此外，本發明的一個實施方式的複合氧化物半導體中的對於區域B1的區域A1的比率不侷限於低。在區域A1的比率非常高的複合氧化物半導體中，根據觀察的範圍，有時在區域A1中形成有區域B1。此外，例如，區域A1所形成的粒狀區域的尺寸可以根據複合氧化物半導體的形成條件或組成適當地調節。
此外，有時觀察不到區域A1、區域B1、區域C1的明確的邊界。此外，區域A1、區域B1、區域C1的 尺寸可以使用利用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)的EDX面分析影像進行評價。例如，在剖面照片或平面照片的EDX面分析中，區域A1的簇的直徑有時為0.5nm以上且10nm以下。此外，簇的直徑較佳為1nm以上且2nm以下。
如此，本發明的一個實施方式的氧化物半導體為複合氧化物半導體，其中區域A1和區域B1混在一起且具有互補發揮作用的不同的功能。
另一方面，例如，在區域A1和區域B1以層狀層疊的情況下，在區域A1與區域B1之間沒有相互作用，或者不容易產生相互作用，因此區域A1的功能與區域B1的功能有時分別獨立地發揮作用。此時，即使由於層狀的區域A1可以提高載子移動率，電晶體的關態電流也有時增大。因此，藉由使用本發明的一個實施方式的複合氧化物半導體，可以同時實現載子移動率高的功能以及開關特性良好的功能。這是在本發明的一個實施方式的複合氧化物半導體中獲得的優良的效果。
〈4-4.複合氧化物半導體的原子個數比〉
下面，說明本發明的一個實施方式的複合氧化物半導體中的元素的原子個數比。
例如，當複合氧化物半導體中的區域A1含有In、元素M及Zn時，各元素的原子個數比可以以圖21A至圖21C的相圖表示。以x、y及z將In、元素M及Zn 的原子個數比表示為x：y：z。這裡，可以將原子個數比作為座標(x：y：z)在圖中表示。圖21A至圖21C中沒有示出氧的原子個數比。
在圖21A至圖21C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1
Figure 110110454-A0101-12-0089-139
α
Figure 110110454-A0101-12-0089-141
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β
Figure 110110454-A0101-12-0089-142
0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=1：7：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
此外，圖21A至圖21C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其附近的值的氧化物半導體具有易於變為尖晶石型結晶結構的傾向。
圖21A至圖21C所示的區域A2示出區域A1所包含的銦、元素M及鋅的原子個數比的較佳範圍的一個例子。另外，區域A2還包括[In]：[M]：[Zn]=(1+γ)：0：(1-γ)(-1
Figure 110110454-A0101-12-0089-144
γ
Figure 110110454-A0101-12-0089-145
1)的線上的原子個數比。
圖21A至圖21C所示的區域B2示出區域B1所包含的銦、元素M及鋅的原子個數比的較佳範圍的一 個例子。區域B2包含[In]：[M]：[Zn]=4：2：3至4.1及其附近的值。附近的值例如包含原子個數比為[In]：[M]：[Zn]=5：3：4。區域B2包含[In]：[M]：[Zn]=5：1：6及其附近的值。
由於區域A2的In濃度高所以比區域B2的導電性高，因而具有提高載子移動率(場效移動率)的功能。因此，使用具有區域A1的氧化物半導體膜的電晶體的通態電流及載子移動率高。
由於區域B2的In濃度低所以比區域A2的導電性低，因而具有降低洩漏電流的功能。因此，使用具有區域B1的氧化物半導體膜的電晶體的關態電流低。
例如，區域A1較佳為非單晶。此外，在區域A1具有結晶性的情況下，當區域A1由銦形成時，容易具有正方晶結構。此外，在區域A1為氧化銦([In]：[M]：[Zn]=x：0：0(x>0))的情況下，容易具有方鐵錳礦型結晶結構。此外，在區域A1為In-Zn氧化物([In]：[M]：[Zn]=x：0：z(x>0，z>0))的情況下，容易具有層狀結晶結構。
此外，例如，區域B1較佳為非單晶。此外，區域B1較佳為包含CAAC-OS。但是，區域B1不一定必須只由CAAC-OS構成，也可以具有多晶氧化物半導體及nc-OS等的區域。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中無法確認到明確的晶界，所以可以說不容易發生起因於晶界的電子移動率的降低。此外，氧 化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。因此，藉由具有CAAC-OS，作為複合氧化物半導體的物理性質穩定，所以可以提供一種具有耐熱性及高可靠性的複合氧化物半導體。
當利用濺射裝置形成氧化物半導體膜時，膜與靶材的原子個數比稍微不同。尤其是，根據成膜時的基板溫度，膜中的[Zn]的原子個數比有可能小於靶材中的[Zn]的原子個數比。
本發明的一個實施方式的複合氧化物半導體的特性不是僅由原子個數比而決定的。因此，圖示的區域是示出複合氧化物半導體的區域A1及區域B1較佳為具有的原子個數比的區域，其界線不明確。
〈4-5.複合氧化物半導體的製造方法〉
在此，對圖20所示的複合氧化物半導體的製造方法的一個例子進行說明。本發明的一個實施方式的複合氧化物半導體可以使用濺射裝置形成。
[濺射裝置]
圖22A是說明濺射裝置所包括的成膜室2501的剖面圖，圖22B是濺射裝置所包括的磁鐵單元2530a及磁鐵單元2530b的平面圖。
圖22A所示的成膜室2501包括靶材架 2520a、靶材架2520b、底板2510a、底板2510b、靶材2502a、靶材2502b、構件2542、基板架2570。靶材2502a配置在底板2510a上。底板2510a配置在靶材架2520a上。磁鐵單元2530a隔著底板2510a配置在靶材2502a下。靶材2502b配置在底板2510b上。底板2510b配置在靶材架2520b上。磁鐵單元2530b隔著底板2510b配置在靶材2502b下。
如圖22A及圖22B所示，磁鐵單元2530a包括磁鐵2530N1、磁鐵2530N2、磁鐵2530S及磁鐵架2532。在磁鐵單元2530a中，磁鐵2530N1、磁鐵2530N2及磁鐵2530S配置在磁鐵架2532上。磁鐵2530N1及磁鐵2530N2以與磁鐵2530S間隔開的方式配置。磁鐵單元2530b具有與磁鐵單元2530a相同的結構。在將基板2560搬入成膜室2501時，基板2560與基板架2570接觸。
靶材2502a、底板2510a及靶材架2520a與靶材2502b、底板2510b及靶材架2520b由構件2542隔開。構件2542較佳為絕緣體。注意，構件2542也可以為導電體或半導體。此外，構件2542也可以為由絕緣體覆蓋導電體或半導體表面的構件。
靶材架2520a與底板2510a被螺釘(螺栓等)固定，被施加相同電位。靶材架2520a具有隔著底板2510a支撐靶材2502a的功能。靶材架2520b與底板2510b被螺釘(螺栓等)固定，被施加相同電位。靶材架2520b具有隔著底板2510b支撐靶材2502b的功能。
底板2510a具有固定靶材2502a的功能。底板2510b具有固定靶材2502b的功能。
在圖22A中，示出由磁鐵單元2530a形成的磁力線2580a和磁力線2580b。
如圖22B所示，磁鐵單元2530a例如採用將方形或大致方形的磁鐵2530N1、方形或大致方形的磁鐵2530N2及方形或大致方形的磁鐵2530S固定於磁鐵架2532的結構。如圖22B的箭頭所示，可以在左右方向上擺動磁鐵單元2530a。例如，以0.1Hz以上且1kHz以下的拍子使磁鐵單元2530a擺動即可。
靶材2502a上的磁場隨著磁鐵單元2530a的擺動而變化。由於磁場強的區域成為高密度電漿區域，所以其附近容易發生靶材2502a的濺射現象。磁鐵單元2530b也與此相同。
〈4-6.複合氧化物半導體的製造流程〉
接著，對複合氧化物半導體的製造方法進行說明。圖23是說明複合氧化物半導體的製造方法的製程流程圖。
圖20所示的複合氧化物半導體至少經過圖23所示的第一至第四製程而製造。
[第一製程：在成膜室中配置基板的製程]
第一製程具有在成膜室中配置基板的製程(參照圖23中的步驟S102)。
作為第一製程，例如，將基板2560配置在圖22A所示的成膜室2501所包括的基板架2570。
成膜時的基板2560的溫度影響到複合氧化物半導體的電性質。基板溫度越高，越可以提高複合氧化物半導體的結晶性及可靠性。另一方面，基板溫度越低，越可以降低複合氧化物半導體的結晶性並提高載子移動率。尤其是，成膜時的基板溫度越低，包括複合氧化物半導體的電晶體的在閘極電壓低(例如，大於0V且為2V以下)時的場效移動率的提高越明顯。
基板2560的溫度可以為室溫(25℃)以上且200℃以下，較佳為室溫以上且170℃以下，更佳為室溫以上且130℃以下。上述範圍內的基板溫度適合於使用大面積的玻璃基板(例如，上述第8世代至第10世代的玻璃基板)的情況。尤其是，當將形成複合氧化物半導體時的基板溫度設定為室溫時，換言之，當對基板不進行意圖性的加熱時，可以抑制基板的變形或彎曲，所以是較佳的。
可以利用設置在基板架2570的冷卻機構等冷卻基板2560。
另外，藉由將基板2560的溫度設定為100℃以上且130℃以下，可以去除複合氧化物半導體中的水。如此，藉由去除作為雜質的水，可以同時實現場效移動率的提高和可靠性的提高。
將基板2560的溫度設定為100℃以上且130 ℃以下來去除水，由此可以防止過剩的熱所導致的濺射裝置的應變。由此，可以實現半導體裝置的生產性的提高。因此，生產性變得穩定且容易導入大規模生產裝置，因此可以容易製造使用大面積基板的大型顯示裝置。
此外，藉由提高基板2560的溫度，不但更有效地去除複合氧化物半導體中的水，而且可以提高複合氧化物半導體的結晶性。例如，藉由將基板2560的溫度設定為80℃以上且200℃以下，較佳為100℃以上且170℃以下的溫度，可以形成結晶性高的複合氧化物半導體。
[第二製程：對成膜室導入氣體的製程]
第二製程具有對成膜室導入氣體的製程(參照圖23中的步驟S202)。
作為第二製程，例如，對圖22A所示的成膜室2501導入氣體。作為該氣體，可以導入氬氣體和氧氣體中的任一種或兩種。可以使用氦、氪以及氙等惰性氣體代替氬氣體。
使用氧氣體形成複合氧化物半導體時的氧流量比具有以下傾向。氧流量比越大，複合氧化物半導體的結晶性越高且可靠性越高。另一方面，氧流量比越低，越可以降低複合氧化物半導體的結晶性，而提高載子移動率。尤其是，氧流量比越低，包含複合氧化物半導體的電晶體的在閘極電壓低(例如，大於0V且為2V以下)時的場效移動率的提高越明顯。
在0%以上且100%以下的範圍可以適當地設定氧流量比，以便得到對應複合氧化物半導體的用途的較佳特性。
例如，將複合氧化物半導體用於場效移動率高的電晶體的半導體層時，將形成複合氧化物半導體時的氧流量比設定為0%以上且30%以下，較佳為5%以上且30%以下，更佳為7%以上且15%以下。
此外，為了得到具有高場效移動率及高可靠性的電晶體，將形成複合氧化物半導體時的氧流量比設定為大於30%且小於70%，較佳為大於30%且50%以下。另外，將形成複合氧化物半導體時的氧流量比設定為10%以上且50%以下，較佳為大於30%且50%以下。
此外，為了得到具有高可靠性的電晶體，將形成複合氧化物半導體時的氧流量比設定為70%以上且100%以下。
如此，藉由控制成膜時的基板溫度和氧流量比，可以形成實現所希望的電特性的複合氧化物半導體。例如，降低(提高)基板溫度以及降低(提高)氧流量比的對於場效移動率的貢獻有時同等。因此，例如，即使因裝置的限制而不能充分提高基板溫度，藉由提高氧流量比，也可以實現具有與提高基板溫度的電晶體的場效移動率同等的場效移動率的電晶體。
此外，藉由利用實施方式1所示的方法降低氧化物半導體膜中的雜質，可以實現可靠性高的電晶體。
[第三製程：對靶材施加電壓的製程]
第三製程具有對靶材施加電壓的製程(參照圖23中的步驟S302)。
作為第三製程，例如，對圖22A所示的靶材架2520a及靶材架2520b施加電壓。例如，將施加到與靶材架2520a連接的端子V1的電位設定為施加到與基板架2570連接的端子V2的電位低的電位。例如，將施加到與靶材架2520b連接的端子V4的電位設定為施加到與基板架2570連接的端子V2的電位低的電位。將施加到與基板架2570連接的端子V2的電位設定為接地電位。將施加到與磁鐵架2532連接的端子V3的電位設定為接地電位。
注意，施加到端子V1、端子V2、端子V3及端子V4的電位不侷限於上述電位。可以不對靶材架2520、基板架2570、磁鐵架2532中的全部施加電位。例如，基板架2570也可以處於電浮動狀態。注意，端子V1與可以控制施加的電位的電源電連接。作為電源，可以使用DC電源、AC電源或RF電源。
此外，作為靶材2502a及靶材2502b，較佳為使用包含銦、元素M(M為Ga、Al、Y或Sn)、鋅及氧的靶材。作為靶材2502a及靶材2502b的一個例子，可以使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])、In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=5：1：7[原子個數比])等。以下，對使用In-Ga-Zn金屬氧化物靶材 (In：Ga：Zn=4：2：4.1[原子個數比])的情況進行說明。
[第四製程：在基板上沉積複合氧化物半導體的製程]
第四製程包括在基板上從靶材沉積複合氧化物半導體的製程(參照圖23中的步驟S402)。
作為第四製程，例如，在圖22A所示的成膜室2501中，氬氣體或氧氣體發生電離，分為陽離子和電子而形成電漿。然後，電漿中的陽離子因施加到靶材架2520a、靶材架2520b的電位而向靶材2502a、靶材2502b被加速。因為陽離子碰撞到In-Ga-Zn金屬氧化物靶材，所以生成濺射粒子而濺射粒子沉積在基板2560上。
此外，當作為靶材2502a、2502b使用原子個數比為In：Ga：Zn=4：2：4.1或In：Ga：Zn=5：1：7的In-Ga-Zn金屬氧化物靶材時，有時在靶材中包含組成不同的多個晶粒。例如，在很多情況下，該多個晶粒的直徑為10μm以下。此外，例如，在In-Ga-Zn金屬氧化物靶材中包含In的比率多的晶粒的情況下，形成上述區域A1的比率有時增大。
〈4-7.成膜模型〉
接著，在第四製程中，可以考慮圖24A至圖24C所示的成膜模型。
圖24A至圖24C是圖22A所示的靶材2502a附近的剖面示意圖。此外，圖24A示出使用之前的靶材的 狀態，圖24B示出成膜之前的靶材的狀態，圖24C示出成膜中的靶材的狀態。此外，圖24A至圖24C示出靶材2502a、電漿2190、陽離子2192、濺射粒子2504a、2506a等。
在圖24A中，靶材2502a的表面較平坦，並且組成(例如，In、Ga及Zn的組成)均勻。另一方面，在圖24B中，藉由預先進行的濺射處理等在靶材2502a的表面形成凹凸，且組成產生偏析。該凹凸及該偏析可能由於預先進行的濺射處理中的電漿(例如，Ar電漿等)而產生。此外，圖24B示出偏析區域2504及偏析區域2506。在此，偏析區域2504為包含多量的Ga及Zn的區域(Ga、Zn-Rich區域)，偏析區域2506為包含多量的In的區域(In-Rich區域)。此外，作為形成包含多量的Ga的偏析區域2504的理由，可以舉出如下理由：因為Ga的熔點低於In，在電漿處理中靶材2502a被施加熱，而Ga的一部分溶解並凝集，由此形成偏析區域2504。
[第一步驟]
在圖24C中，氬氣體或氧氣體發生電離，分為陽離子2192和電子(未圖示)而形成電漿2190。然後，電漿2190中的陽離子2192向靶材2502a(在此，In-Ga-Zn氧化物靶材)被加速。因為陽離子2192碰撞到In-Ga-Zn氧化物靶材，所以生成濺射粒子2504a、2506a，濺射粒子2504a、2506a從In-Ga-Zn氧化物靶材被彈出。此外，因 為濺射粒子2504a從偏析區域2504被彈出，所以有時形成Ga、Zn-Rich的簇。此外，因為濺射粒子2506a從偏析區域2506被彈出，所以有時形成In-Rich的簇。
此外，在In-Ga-Zn氧化物靶材中，首先，從偏析區域2504優先地濺射濺射粒子2504a。這是因為如下緣故：因為陽離子2192碰撞到In-Ga-Zn氧化物靶材，所以從In-Ga-Zn氧化物靶材優先地被彈出其相對原子質量輕於In的Ga及Zn。藉由被彈出的濺射粒子2504a沉積在基板上，形成圖20所示的區域B1。
[第二步驟]
接著，如圖24C所示，從偏析區域2506濺射濺射粒子2506a。濺射粒子2506a碰撞到預先形成在基板上的區域B1，由此形成圖20所示的區域A1。
此外，如圖24C所示，靶材2502a在成膜中繼續被濺射，所以間斷地發生偏析區域2504的生成和偏析區域2504的消失。
藉由反復進行上述成膜模型的第一步驟和第二步驟，可以得到圖20所示的本發明的一個實施方式的複合氧化物半導體。
就是說，濺射粒子(2504a及2506a)分別從In-Rich的偏析區域2506和Ga、Zn-Rich的偏析區域2504被彈出而沉積在基板上。在基板上，In-Rich的區域以雲狀彼此連接，由此可能形成如圖19A和圖19B所示的本 發明的一個實施方式的複合氧化物半導體。藉由在複合氧化物半導體的膜中In-Rich的區域以雲狀彼此連接，使用該複合氧化物半導體的電晶體具有高通態電流(Ion)及高場效移動率(μFE)。
如此，在滿足高通態電流(Ion)及高場效移動率(μFE)的電晶體中，In是重要的，不一定必須要其他金屬(例如，Ga等)。
此外，上述說明示出使用氬氣體來形成複合氧化物半導體的模型。此時，可能在複合氧化物半導體中包含多量的氧空位。在複合氧化物半導體中包含多量的氧空位時，有時在該複合氧化物半導體中形成淺的缺陷能階(也被稱為sDOS)。當複合氧化物半導體中形成sDOS時，該sDOS成為載子陷阱，導致通態電流及場效移動率的下降。
因此，在使用氬氣體形成複合氧化物半導體的情況下，較佳的是，藉由在形成複合氧化物半導體之後將氧供應到複合氧化物半導體中，填補複合氧化物半導體中的氧空位而降低sDOS。
作為上述氧的供應方法，例如可以舉出如下方法：在形成複合氧化物半導體之後，在包含氧的氛圍下進行加熱處理；或者在包含氧的氛圍下進行電漿處理等。此外，也可以採用在與複合氧化物半導體接觸的絕緣膜或複合氧化物半導體附近的絕緣膜中包含過量氧的結構。絕緣膜包含過量氧的結構可以參照實施方式2。
但是，雖然在此說明利用濺射法的製造方法，但是不侷限於此，例如可以舉出脈衝雷射沉積(PLD)法、電漿增強化學氣相沉積(PECVD)法、熱CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸鍍法等。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法。
〈4-8.具有氧化物半導體膜的電晶體〉
下面，說明將上述氧化物半導體膜用於電晶體的情況。
藉由將上述複合氧化物半導體用於電晶體可以實現載子移動率高且開關特性高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的氧化物半導體膜用於電晶體。例如，氧化物半導體膜的載子密度可以低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且為1×10-9/cm3以上。
如上所述，本發明的一個實施方式的氧化物半導體膜為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。另外，因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體膜中的雜質濃度是有效的。為了降低氧化物半導體膜中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明氧化物半導體膜中的各雜質的影響。
在氧化物半導體膜包含第14族元素之一的矽或碳時，氧化物半導體中形成缺陷能階。因此，氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體膜包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體膜中的鹼金屬或鹼土金屬的濃度。明確而言，利用SIMS分析測得的氧化物半導體膜中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體膜包含氮時，產生作為載子的電子，並載子密度增加，而氧化物半導體容易被n型化。其結果，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟型特性。因此，較佳為儘可能地減少氧化物半導體中的氮，例如，利用SIMS分析測得的氧化物半導體中的氮濃度為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位(Vo)。當氫進入該氧空位(Vo)時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，利用SIMS分析測得氧化物半導體中的氫濃度為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將氧引入氧化物半導體膜中，可以降低氧化物半導體膜中的氧空位(Vo)。換言之，當氧化物半導體膜中的氧空位(Vo)被氧填補時，氧空位(Vo)消失。因此，藉由使氧擴散到氧化物半導體膜中，可以減少電晶體的氧空位(Vo)，從而可以提高電晶體的可靠性。
作為將氧引入氧化物半導體膜的方法，例 如，可以以與氧化物半導體接觸的方式設置包含超過化學計量組成的氧的氧化物。也就是說，較佳為在上述氧化物中形成包含超過化學計量組成的氧的區域(以下，也稱為氧過量區域)。尤其是，當將氧化物半導體膜用於電晶體時，藉由對電晶體附近的基底膜或層間膜等設置具有氧過量區域的氧化物，可以降低電晶體的氧空位，由此可以提高電晶體的可靠性。
藉由將雜質被充分降低的氧化物半導體膜用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，使用圖25至圖27說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖25是示出顯示裝置的一個例子的俯視圖。圖25所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘 極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖25中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)形成於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特 別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體，作為該電晶體可以適用本發明的一個實施方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體元件(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變(IMOD)元件等)、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。 注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩 色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
此外，作為彩色化的方式，除了經過濾色片將來自上述白色光的發光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外，還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
在本實施方式中，使用圖26及圖27說明作為顯示元件使用液晶元件及EL元件的結構。圖26是沿著圖25所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖27是沿著圖25所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖26及圖27所示的共同部分，接著說明不同的部分。
〈5-1.顯示裝置的共同部分的說明〉
圖26及圖27所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子 部708。另外，引線配線部711包括信號線710。另外，像素部702包括電晶體750及電容器790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100D同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧空位的形成被抑制的氧化物半導體膜。該電晶體可以降低關態電流。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容器790包括：藉由對與電晶體750所包括的被用作第一閘極電極的導電膜相同的導電膜進行加工而形成的下部電極；以及藉由對與電晶體750所包括的被用作源極電極及汲極電極的導電膜進行加工而形成的上部 電極。另外，在下部電極與上部電極之間設置有藉由形成與電晶體750所包括的被用作第一閘極絕緣膜的絕緣膜相同的絕緣膜而形成的絕緣膜。就是說，電容器790具有將用作電介質膜的絕緣膜夾在一對電極之間的疊層型結構。
另外，在圖26及圖27中，在電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
作為平坦化絕緣膜770，可以使用聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，也可以藉由層疊多個使用上述材料形成的絕緣膜形成平坦化絕緣膜770。此外，也可以採用不設置平坦化絕緣膜770的結構。
在圖26及圖27中示出像素部702所包括的電晶體750及源極驅動電路部704所包括的電晶體752使用相同的結構的電晶體的結構，但是不侷限於此。例如，像素部702及源極驅動電路部704也可以使用不同電晶體。明確而言，可以舉出像素部702使用交錯型電晶體，且源極驅動電路部704使用實施方式1所示的反交錯型電晶體的結構，或者像素部702使用實施方式1所示的反交錯型電晶體，且源極驅動電路部704使用交錯型電晶體的結構等。此外，也可以將上述源極驅動電路部704換稱為閘極驅動電路部。
信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。作為信號線 710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈5-2.顯示裝置所包括的輸入輸出裝置的結構實例〉
在圖26及圖27所示的顯示裝置700中作為輸入輸出裝置設置有觸控面板791。此外，也可以在顯示裝置700中不設置觸控面板791。
圖26及圖27所示的觸控面板791是設置在第二基板705與彩色膜736之間的所謂In-Cell型觸控面板。觸控面板791在形成彩色膜736之前形成在第二基板705一側即可。
觸控面板791包括遮光膜738、絕緣膜792、電極793、電極794、絕緣膜795、電極796、絕緣膜797。例如，藉由接近手指或觸控筆等檢測物件，可以檢測出電極793與電極794之間的互電容的變化。
此外，在圖26及圖27所示的電晶體750的上方示出電極793、電極794的交叉部。電極796藉由設置在絕緣膜795中的開口部與夾住電極794的兩個電極793電連接。此外，在圖26及圖27中示出設置有電極796的區域設置在像素部702中的結構，但是不侷限於此，例如也可以形成在源極驅動電路部704中。
電極793及電極794設置在與遮光膜738重疊的區域。此外，如圖26所示，電極793較佳為以不與發光元件782重疊的方式設置。此外，如圖27所示，電極793較佳為以不與液晶元件775重疊的方式設置。換言之，電極793在與發光元件782及液晶元件775重疊的區域具有開口部。也就是說，電極793具有網格形狀。藉由採用這種結構，電極793可以具有不遮斷發光元件782所發射的光的結構。或者，電極793也可以具有不遮斷透過液晶元件775的光的結構。因此，由於因配置觸控面板791而導致的亮度下降極少，所以可以實現可見度高且功 耗得到降低的顯示裝置。此外，電極794也可以具有相同的結構。
電極793及電極794由於不與發光元件782重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。或者，電極793及電極794由於不與液晶元件775重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。
因此，與使用可見光的穿透率高的氧化物材料的電極相比，可以降低電極793及電極794的電阻，由此可以提高觸控面板的感測器靈敏度。
例如，電極793、794、796也可以使用導電奈米線。該奈米線的直徑平均值可以為1nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。此外，作為上述奈米線可以使用Ag奈米線、Cu奈米線、Al奈米線等金屬奈米線或碳奈米管等。例如，在作為電極664、665、667中的任一個或全部使用Ag奈米線的情況下，能夠實現89%以上的可見光穿透率及40Ω/平方以上且100Ω/平方以下的片電阻值。
雖然在圖26及圖27中示出In-Cell型觸控面板的結構，但是不侷限於此。例如，也可以採用形成在顯示裝置700上的所謂On-Cell型觸控面板或貼合於顯示裝置700而使用的所謂Out-Cell型觸控面板。如此，本發明的一個實施方式的顯示裝置700可以與各種方式的觸控面板組合而使用。
〈5-3.使用發光元件的顯示裝置〉
圖26所示的顯示裝置700包括發光元件782。發光元件782包括導電膜772、EL層786及導電膜788。圖26所示的顯示裝置700藉由發光元件782所包括的EL層786發光，可以顯示影像。此外，EL層786具有有機化合物或量子點等無機化合物。
作為可以用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。此外，作為可以用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。另外，也可以使用包含第12族與第16族、第13族與第15族或第14族與第16族的元素群的材料。或者，可以使用包含鎘(Cd)、硒(Se)、鋅(Zn)、硫(S)、磷(P)、銦(In)、碲(Te)、鉛(Pb)、鎵(Ga)、砷(As)、鋁(Al)等元素的量子點材料。
在圖26所示的顯示裝置700中，在平坦化絕緣膜770及導電膜772上設置有絕緣膜730。絕緣膜730覆蓋導電膜772的一部分。發光元件782採用頂部發射結構。因此，導電膜788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可以應用於向導電膜772一側發射光的底部發射結構或向導電膜772一側及導電膜788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣膜730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件782與絕緣膜734之間。注意，雖然例示出在圖26所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
〈5-4.使用液晶元件的顯示裝置的結構實例〉
圖27所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、絕緣膜773、導電膜774及液晶層776。導電膜774具有共用電極的功能，可以由隔著絕緣膜773在導電膜772與導電膜774之間產生的電場控制液晶層776的配向狀態。圖27所示的顯示裝置700可以藉由由施加到導電膜772與導電膜774之間的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772電連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在平坦化絕緣膜770上並被用作像素電極，亦即顯示元件的一個電極。
另外，作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為 對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電膜772使用對可見光具有反射性的導電膜。
此外，雖然圖27示出將導電膜772與被用作電晶體750的汲極電極的導電膜連接的結構，但是不侷限於此。例如，也可以採用將導電膜772藉由被用作連接電極的導電膜與被用作電晶體750的汲極電極的導電膜電連接的結構。
注意，雖然在圖27中未圖示，但是也可以在與液晶層776接觸的位置上設置配向膜。此外，雖然在圖27中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時即將從膽固醇 相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。由此，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。此外，呈現藍相的液晶材料的視角依賴性小。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，顯示裝置也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配 向構型)模式、ASV(Advanced Super View：超視覺)模式等。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
下面，參照圖28和圖29說明可以用於使用本發明的一個實施方式的半導體裝置的顯示裝置的顯示部等的顯示面板的例子。下面例示的顯示面板是包括反射型液晶元件及發光元件的兩種元件且能夠以透過模式和反射模式的兩種模式進行顯示的顯示面板。
〈6-1.顯示面板的結構實例〉
圖28是本發明的一個實施方式的顯示面板600的立體示意圖。顯示面板600包括將基板651與基板661貼合在一起的結構。在圖28中，以虛線表示基板661。
顯示面板600包括顯示部662、電路659及佈線666等。基板651例如設置有電路659、佈線666及被用作像素電極的導電膜663等。另外，圖28示出在基板651上安裝有IC673及FPC672的例子。由此，圖28所示的結構可以說是包括顯示面板600、FPC672及IC673的顯示模組。
作為電路659，例如可以使用用作掃描線驅動電路的電路。
佈線666具有對顯示部及電路659供應信號或電力的功能。該信號或電力從外部經由FPC672或者從IC673輸入到佈線666。
圖28示出利用COG(Chip On Glass：晶粒玻璃接合)方式等對基板651設置IC673的例子。例如，可以對IC673適用用作掃描線驅動電路或信號線驅動電路的IC。另外，當顯示面板600具備用作掃描線驅動電路或信號線驅動電路的電路，或者將用作掃描線驅動電路或信號線驅動電路的電路設置在外部且藉由FPC672輸入用來驅動顯示面板600的信號時，也可以不設置IC673。另外，也可以將IC673利用COF(Chip On Film：薄膜覆晶封裝)方式等安裝於FPC672。
圖28示出顯示部662的一部分的放大圖。在顯示部662中以矩陣狀配置有多個顯示元件所包括的導電膜663。在此，導電膜663具有反射可見光的功能且被用作下述液晶元件640的反射電極。
此外，如圖28所示，導電膜663包括開口。再者，在導電膜663的基板651一側包括發光元件660。來自發光元件660的光透過導電膜663的開口發射到基板661一側。
〈6-2.剖面結構實例〉
圖29示出圖28所例示的顯示面板中的包括FPC672的區域的一部分、包括電路659的區域的一部分及包括顯 示部662的區域的一部分的剖面的例子。
顯示面板在基板651與基板661之間包括絕緣膜620。另外，在基板651與絕緣膜620之間包括發光元件660、電晶體601、電晶體605、電晶體606及彩色層634等。另外，在絕緣膜620與基板661之間包括液晶元件640、彩色層631等。另外，基板661隔著黏合層641與絕緣膜620黏合，基板651隔著黏合層642與絕緣膜620黏合。
電晶體606與液晶元件640電連接，而電晶體605與發光元件660電連接。因為電晶體605和電晶體606都形成在絕緣膜620的基板651一側的面上，所以它們可以藉由同一製程製造。
基板661設置有彩色層631、遮光膜632、絕緣層621及被用作液晶元件640的共用電極的導電膜613、配向膜633b、絕緣層617等。絕緣層617被用作用來保持液晶元件640的單元間隙的間隔物。
在絕緣膜620的基板651一側設置有絕緣膜681、絕緣膜682、絕緣膜683、絕緣膜684、絕緣膜685等絕緣層。絕緣膜681的一部分被用作各電晶體的閘極絕緣層。絕緣膜682、絕緣膜683及絕緣膜684以覆蓋各電晶體等的方式設置。此外，絕緣膜685以覆蓋絕緣膜684的方式設置。絕緣膜684及絕緣膜685具有平坦化層的功能。此外，這裡示出作為覆蓋電晶體等的絕緣層包括絕緣膜682、絕緣膜683及絕緣膜684的三層的情況，但是絕 緣層不侷限於此，也可以為四層以上、單層或兩層。如果不需要，則可以不設置用作平坦化層的絕緣膜684。
另外，電晶體601、電晶體605及電晶體606包括其一部分用作閘極的導電膜654、其一部分用作源極或汲極的導電層652、半導體膜653。在此，對經過同一導電膜的加工而得到的多個層附有相同的陰影線。
液晶元件640是反射型液晶元件。液晶元件640包括層疊有導電膜635、液晶層612及導電膜613的疊層結構。另外，設置有與導電膜635的基板651一側接觸的反射可見光的導電膜663。導電膜663包括開口655。另外，導電膜635及導電膜613包含使可見光透過的材料。此外，在液晶層612和導電膜635之間設置有配向膜633a，並且在液晶層612和導電膜613之間設置有配向膜633b。此外，在基板661的外側的面上設置有偏光板656。
在液晶元件640中，導電膜663具有反射可見光的功能，導電膜613具有透過可見光的功能。從基板661一側入射的光被偏光板656偏振，透過導電膜613、液晶層612，且被導電膜663反射。而且，再次透過液晶層612及導電膜613而到達偏光板656。此時，由施加到導電膜663和導電膜613之間的電壓控制液晶的配向，從而可以控制光的光學調變。也就是說，可以控制經過偏光板656發射的光的強度。此外，由於特定的波長區域之外的光被彩色層631吸收，因此被提取的光例如呈現紅色。
發光元件660是底部發射型發光元件。發光元件660具有從絕緣膜620一側依次層疊有導電層643、EL層644及導電層645b的結構。另外，設置有覆蓋導電層645b的導電層645a。導電層645b包含反射可見光的材料，導電層643及導電層645a包含使可見光透過的材料。發光元件660所發射的光經過彩色層634、絕緣膜620、開口655及導電膜613等射出到基板661一側。
在此，如圖29所示，開口655較佳為設置有透過可見光的導電膜635。由此，液晶在與開口655重疊的區域中也與其他區域同樣地配向，從而可以抑制因在該區域的邊境部產生液晶的配向不良而產生非意圖的漏光。
在此，作為設置在基板661的外側的面的偏光板656，可以使用直線偏光板，也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。由此，可以抑制外光反射。此外，藉由根據偏光板的種類調整用於液晶元件640的液晶元件的單元間隙、配向、驅動電壓等來實現所希望的對比度，即可。
在覆蓋導電層643的端部的絕緣膜646上設置有絕緣膜647。絕緣膜647具有抑制絕緣膜620與基板651之間的距離過近的間隙物的功能。另外，當使用陰影遮罩(金屬遮罩)形成EL層644及導電層645a時，絕緣膜647可以具有抑制該陰影遮罩接觸於被形成面的功能。另外，如果不需要則可以不設置絕緣膜647。
電晶體605的源極和汲極中的一個藉由導電層648與發光元件660的導電層643電連接。
電晶體606的源極和汲極中的一個藉由連接部607與導電膜663電連接。導電膜635與導電膜663接觸，它們彼此電連接。在此，連接部607是使設置在絕緣膜620的雙面上的導電層藉由形成在絕緣膜620中的開口彼此電連接的部分。
在基板651與基板661不重疊的區域中設置有連接部604。連接部604藉由連接層649與FPC672電連接。連接部604具有與連接部607相同的結構。在連接部604的頂面上露出對與導電膜635同一的導電膜進行加工來獲得的導電層。因此，藉由連接層649可以使連接部604與FPC672電連接。
在設置有黏合層641的一部分的區域中設置有連接部687。在連接部687中，藉由連接器686使對與導電膜635同一的導電層進行加工來獲得的導電膜和導電膜613的一部分電連接。由此，可以將從連接於基板651一側的FPC672輸入的信號或電位藉由連接部687供應到形成在基板661一側的導電膜613。
例如，連接器686可以使用導電粒子。作為導電粒子，可以採用表面覆蓋有金屬材料的有機樹脂或二氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用由兩種以上的金屬材料以層狀覆蓋的粒子諸如由鎳以及金覆蓋的粒子。 另外，連接器686較佳為採用能夠彈性變形或塑性變形的材料。此時，有時導電粒子的連接器686成為圖29所示那樣的在縱向上被壓扁的形狀。藉由具有該形狀，可以增大連接器686與電連接於該連接器的導電層的接觸面積，從而可以降低接觸電阻並抑制接觸不良等問題發生。
連接器686較佳為以由黏合層641覆蓋的方式配置。例如，可以將連接器686分散在固化之前的黏合層641。
在圖29中，作為電路659的例子，示出設置有電晶體601的例子。
在圖29中，作為電晶體601及電晶體605的例子，應用由兩個閘極夾著形成有通道的半導體膜653的結構。一個閘極由導電膜654構成，而另一個閘極由隔著絕緣膜682與半導體膜653重疊的導電膜623構成。藉由採用這種結構，可以控制電晶體的臨界電壓。此時，也可以藉由連接兩個閘極並對該兩個閘極供應同一信號來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流。其結果是，可以製造能夠進行高速驅動的電路。再者，能夠縮小電路部的佔有面積。藉由使用通態電流高的電晶體，即使在使顯示面板大型化或高解析度化時佈線數增多，也可以降低各佈線的信號延遲，並且可以抑制顯示的不均勻。
電路659所包括的電晶體與顯示部662所包括的電晶體也可以具有相同的結構。此外，電路659所包 括的多個電晶體可以都具有相同的結構或不同的結構。另外，顯示部662所包括的多個電晶體可以都具有相同的結構或不同的結構。
覆蓋各電晶體的絕緣膜682和絕緣膜683中的至少一個較佳為使用水或氫等雜質不容易擴散的材料。亦即，可以將絕緣膜682或絕緣膜683用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示面板。
在基板661一側設置有覆蓋彩色層631、遮光膜632的絕緣層621。絕緣層621可以具有平坦化層的功能。藉由使用絕緣層621可以使導電膜613的表面大致平坦，可以使液晶層612的配向狀態成為均勻。
對製造顯示面板600的方法的例子進行說明。例如，在包括剝離層的支撐基板上依次形成導電膜635、導電膜663及絕緣膜620，形成電晶體605、電晶體606及發光元件660等，然後使用黏合層642貼合基板651和支撐基板。之後，藉由在剝離層與絕緣膜620的介面及剝離層與導電膜635的介面進行剝離，去除支撐基板及剝離層。此外，另外準備預先形成有彩色層631、遮光膜632、導電膜613等的基板661。而且，對基板651或基板661滴下液晶，並由黏合層641貼合基板651和基板661，從而可以製造顯示面板600。
作為剝離層，可以適當地選擇在與絕緣膜620與導電膜635的介面產生剝離的材料。特別是，作為剝離 層，使用包含鎢等的高熔點金屬材料的層和包含該金屬材料的氧化物的層的疊層，並且較佳為作為剝離層上的絕緣膜620使用層疊有多個氮化矽、氧氮化矽、氮氧化矽等的層。當將高熔點金屬材料用於剝離層時，可以提高在形成剝離層之後形成的層的形成溫度，從而可以降低雜質濃度並實現可靠性高的顯示面板。
作為導電膜635，較佳為使用金屬氧化物、金屬氮化物或低電阻化了的氧化物半導體等氧化物或氮化物。在使用氧化物半導體時，將氫濃度、硼濃度、磷濃度、氮濃度及其他雜質的濃度以及氧空位量中的至少一個比用於電晶體的半導體層高的材料用於導電膜635，即可。
〈6-3.各組件〉
下面，說明上述各組件。此外，省略具有與上述實施方式所示的功能同樣的功能的結構的說明。
[黏合層]
作為各黏合層，可以使用紫外線硬化型黏合劑等光硬化型黏合劑、反應硬化型黏合劑、熱固性黏合劑、厭氧黏合劑等各種硬化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤 其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)那樣的藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質進入元件，從而顯示面板的可靠性得到提高，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高光提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
[連接層]
作為連接層，可以使用異方性導電膜(ACF：Anisotropic Conductive Film)、異方性導電膏(ACP：Anisotropic Conductive Paste)等。
[彩色層]
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
[遮光層]
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合 氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
以上是關於各組件的說明。
〈6-4.製造方法實例〉
在此，對使用具有撓性的基板的顯示面板的製造方法的例子進行說明。
在此，將包括顯示元件、電路、佈線、電極、彩色層及遮光層等光學構件以及絕緣層等的層總稱為元件層。例如，元件層包括顯示元件，除此以外還可以包括與顯示元件電連接的佈線、用於像素或電路的電晶體等元件。
另外，在此，將在顯示元件完成(製程結束)的階段中支撐元件層且具有撓性的構件稱為基板。例如，基板在其範圍中也包括其厚度為10nm以上且300μm以下的極薄的薄膜等。
作為在具有撓性且具備絕緣表面的基板上形成元件層的方法，典型地有如下兩種方法。一個方法是在基板上直接形成元件層的方法。另一個方法是在與基板不 同的支撐基板上形成元件層之後分離元件層與支撐基板而將元件層轉置於基板的方法。另外，在此沒有詳細的說明，但是除了上述兩個方法以外，還有如下方法：在沒有撓性的基板上形成元件層，藉由拋光等使該基板變薄而使該基板具有撓性的方法。
當構成基板的材料對元件層的形成製程中的加熱具有耐熱性時，若在基板上直接形成元件層，則可使製程簡化，所以是較佳的。此時，若在將基板固定於支撐基板的狀態下形成元件層，則可使裝置內及裝置之間的傳送變得容易，所以是較佳的。
另外，當採用在將元件層形成在支撐基板上後將其轉置於基板的方法時，首先在支撐基板上層疊剝離層和絕緣層，在該絕緣層上形成元件層。接著，將元件層與支撐基板之間進行剝離並將元件層轉置於基板。此時，選擇在支撐基板材料與剝離層的介面、剝離層與絕緣層的介面或剝離層中發生剝離的材料即可。在上述方法中，藉由將高耐熱性材料用於支撐基板及剝離層，可以提高形成元件層時所施加的溫度的上限，從而可以形成包括更高可靠性的元件的元件層，所以是較佳的。
例如，較佳的是，作為剝離層使用包含鎢等高熔點金屬材料的層與包含該金屬材料的氧化物的層的疊層，作為剝離層上的絕緣層使用層疊多個氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層等的層。
作為元件層與支撐基板之間進行剝離的方 法，例如可以舉出如下方法：施加機械力量的方法；對剝離層進行蝕刻的方法；使液體滲透到剝離介面的方法；等。另外，可以藉由利用形成剝離介面的兩層的熱膨脹係數的差異，對支撐基板進行加熱或冷卻而進行剝離。
另外，當能夠在支撐基板與絕緣層的介面進行剝離時，可以不設置剝離層。
例如，也可以作為支撐基板使用玻璃，作為絕緣層使用聚醯亞胺等有機樹脂。此時，也可以藉由使用雷射等對有機樹脂的一部分局部性地進行加熱，或者藉由使用銳利的構件物理性地切斷或打穿有機樹脂的一部分等來形成剝離的起點，由此在玻璃與有機樹脂的介面進行剝離。當作為上述有機樹脂使用感光材料時，容易形成開口等的形狀，所以是較佳的。上述雷射例如較佳為可見光線至紫外線的波長區域的光。例如，可以使用波長為200nm以上且400nm以下，較佳為250nm以上且350nm以下的光。尤其是，當使用波長為308nm的準分子雷射，生產率得到提高，所以是較佳的。另外，也可以使用作為Nd：YAG雷射的第三諧波的波長為355nm的UV雷射等固體UV雷射(也稱為半導體UV雷射)。
另外，也可以在支撐基板與由有機樹脂構成的絕緣層之間設置發熱層，藉由對該發熱層進行加熱，由此在該發熱層與絕緣層的介面進行剝離。作為發熱層，可以使用藉由電流流過發熱的材料、藉由吸收光發熱的材料、藉由施加磁場發熱的材料等各種材料。例如，作為發 熱層的材料，可以使用選自半導體、金屬及絕緣體中的材料。
在上述方法中，可以在進行剝離之後將由有機樹脂構成的絕緣層用作基板。
以上是對撓性顯示面板的製造方法的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中，使用圖30A至圖30C說明包括本發明的一個實施方式的半導體裝置的顯示裝置。
〈7.顯示裝置的電路結構〉
圖30A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以不設置保護電路506。
驅動電路部504的一部分或全部與像素部502較佳為形成在同一基板上。由此，可以減少構件的數量及端子的數量。當驅動電路部504的一部分或全部與像素部502不形成在同一基板上時，驅動電路部504的一部分或全部可以藉由COG或TAB(Tape Automated Bonding：捲 帶自動接合)安裝。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出用來選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)以及供應用來驅動像素中的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507接收用來驅動移位暫存器的信號並輸出信號。例如，閘極驅動器504a被輸入啟動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a各別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a也可以供應其他信號。
源極驅動器504b具有移位暫存器等。源極驅動器504b藉由端子部507接收用來驅動移位暫存器的信號和從其中得出資料信號的信號(影像信號)。源極驅動器504b具有根據影像信號生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照由於啟動脈衝信號、時脈信號等的輸入產生的脈衝信號來控制資 料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者，源極驅動器504b具有供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。源極驅動器504b藉由依次使多個類比開關開啟而可以輸出對影像信號進行時間分割所得到的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
脈衝信號及資料信號分別藉由被供應掃描信號的多個掃描線GL之一及被供應資料信號的多個資料線DL之一被輸入到多個像素電路501的每一個。另外，閘極驅動器504a控制多個像素電路501的每一個中的資料信號的寫入及保持。例如，脈衝信號藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a被輸入到第m行第n列的像素電路501，資料信號根據掃描線GL_m的電位藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b被輸入到第m行第n列的像素電路501。
圖30A所示的保護電路506例如連接於作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL。或者，保護電路506連接於作為源極驅動器504b和像素電路501之間的佈線的資料線DL。或者，保護電路506可以連接於閘極驅動器504a和端子部507之間的佈 線。或者，保護電路506可以連接於源極驅動器504b和端子部507之間的佈線。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電力、控制信號及影像信號的端子的部分。
保護電路506是在對與其連接的佈線供應一定範圍之外的電位時使該佈線與其他佈線之間導通的電路。
如圖30A所示，藉由對像素部502和驅動電路部504設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐性。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖30A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但不侷限於此。例如，也可以只形成閘極驅動器504a並安裝形成有另外準備的源極驅動電路的基板(例如，由單晶半導體膜或多晶半導體膜形成的驅動電路基板)。
另外，圖30A所示的多個像素電路501例如可以採用圖30B所示的結構。
圖30B所示的像素電路501包括液晶元件570、電晶體550以及電容器560。可以將前面的實施方 式所示的電晶體適用於電晶體550。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應共用電位。此外，對一個行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位可以不同於對另一行內的像素電路501所具有的液晶元件570的一對電極之一供應的電位。
例如，作為包括液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路液晶)模式、賓主模式等。但是，不侷限於 此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極電極和汲極電極中的另一個與液晶元件570的一對電極中的另一個電極電連接。電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有藉由被開啟或關閉而對資料信號的資料的寫入進行控制的功能。
電容器560的一對電極中的一個電極與被供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位。電容器560具有儲存被寫入的資料的儲存電容器的功能。
例如，在包括圖30B所示的像素電路501的顯示裝置中，藉由圖30A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550開啟而寫入資料信號。
當電晶體550被關閉時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖30A所示的多個像素電路501例如可以採用圖30C所示的結構。
圖30C所示的像素電路501包括電晶體 552、554、電容器562以及發光元件572。可以將前面的實施方式所示的電晶體應用於電晶體552和/或電晶體554。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由被開啟或關閉而控制資料信號的寫入的功能。
電容器562的一對電極中的一個電極電連接於被供應電位的佈線(以下，稱為電位供應線VL_a)，另一個電極電連接於電晶體552的源極電極和汲極電極中的另一個。
電容器562具有儲存被寫入的資料的儲存電容器的功能。
電晶體554的源極電極和汲極電極中的一個電連接於電位供應線VL_a。並且，電晶體554的閘極電極電連接於電晶體552的源極電極和汲極電極中的另一個。
發光元件572的陽極和陰極中的一個電連接於電位供應線VL_b，另一個電連接於電晶體554的源極電極和汲極電極中的另一個。
作為發光元件572，例如可以使用有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572 並不侷限於有機EL元件，也可以使用由無機材料構成的無機EL元件。
此外，電位供應線VL_a和電位供應線VL_b中的一個被供應高電源電位VDD，另一個被供應低電源電位VSS。
例如，在包括圖30C所示的像素電路501的顯示裝置中，藉由圖30A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552開啟而寫入資料信號。
當電晶體552被關閉時，被寫入資料的像素電路501成為保持狀態。並且，流過電晶體554的源極電極與汲極電極之間的電流量根據寫入的資料信號的電位被控制，發光元件572以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8
在本實施方式中，參照圖31至圖33G對包括本發明的一個實施方式的半導體裝置的顯示模組、電子裝置進行說明。
〈8-1.顯示模組〉
圖31所示的顯示模組7000在上蓋7001與下蓋7002 之間包括連接於FPC7003的觸控面板7004、連接於FPC7005的顯示面板7006、背光7007、框架7009、印刷電路板7010、電池7011。
例如可以將本發明的一個實施方式的半導體裝置用於顯示面板7006。
上蓋7001及下蓋7002可以根據觸控面板7004及顯示面板7006的尺寸可以適當地改變形狀或尺寸。
觸控面板7004能夠是電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板7006重疊。此外，也可以使顯示面板7006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板7006的各像素內設置光感測器，而形成光學觸控面板。
背光7007具有光源7008。注意，雖然在圖31中例示出在背光7007上配置光源7008的結構，但是不侷限於此。例如，可以在背光7007的端部設置光源7008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板等時，可以採用不設置背光7007的結構。
框架7009除了具有保護顯示面板7006的功能以外還具有用來遮斷因印刷電路板7010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架7009也可以具有散熱板的功能。
印刷電路板7010具有電源電路以及用來輸出 視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用利用另行設置的電池7011的電源。當使用商業電源時，可以省略電池7011。
此外，在顯示模組7000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈8-2.電子裝置1〉
此外，圖32A至圖32E示出電子裝置的一個例子。
圖32A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。
在此，照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006和外殼也可以被形成為一體。
藉由按下快門按鈕8004，照相機8000可以進行成像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行成像。
照相機8000的外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以 及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器的嵌入器，可以將取景器8100安裝到照相機8000。另外，該嵌入器包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以適用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外，在圖32A中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機8000的外殼8001中內置有具備顯示裝置的取景器。
此外，圖32B是示出頭戴顯示器8200的外觀的圖。
頭戴顯示器8200包括安裝部8201、鏡頭8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對顯示部8204適用本發明的一個實施方式的顯示裝置。
圖32C、圖32D及圖32E是示出頭戴顯示器8300的外觀的圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀的固定工具8304以及一對鏡頭8305。
使用者可以藉由鏡頭8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置適用於顯示部8302。因為包括本發明的一個實施方式的半 導體裝置的顯示裝置具有極高的解析度，所以即使如圖32E那樣地使用鏡頭8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
〈8-3.電子裝置2〉
接著，圖33A至圖33G示出與圖32A至圖32E所示的電子裝置不同的電子裝置的例子。
圖33A至圖33G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖33A至圖33G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖33A至圖33G所示的電子 裝置可具有的功能不侷限於上述功能，而可以具有各種功能。另外，雖然在圖33A至圖33G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖33A至圖33G所示的電子裝置。
圖33A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型的顯示部9001組裝到電視機9100。
圖33B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。另外，可攜式資訊終端9101可以設置有揚聲器、連接端子、感測器等。另外，可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或只稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等 的標題；電子郵件或SNS等的發送者姓名；日期；時間；電量；以及天線接收強度等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖33C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖33D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子 9006。
圖33E、圖33F和圖33G是示出能夠折疊的可攜式資訊終端9201的立體圖。另外，圖33E是展開狀態的可攜式資訊終端9201的立體圖，圖33F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的立體圖，圖33G是折疊狀態的可攜式資訊終端9201的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
本實施方式所示的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個實施方式的半導體裝置也可以應用於不包括顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例1
在本實施例中，製造能夠用於本發明的一個實施方式的半導體裝置的氧化物半導體膜且對其進行評價。此外，在本實施例中，製造Sample B1及Sample B2，利用HAADF-STEM對Sample B1及Sample B2進行觀察以及分析。
〈1-1.Sample條件〉
Sample B1以與實施方式4所示的Sample A1相同的條件製造。此外，Sample B2以與實施方式4所示的Sample A2相同的條件製造。
〈1-2.TEM影像的影像分析〉
接著，進行Sample B1及Sample B2的平面TEM影像的影像分析。此外，利用球面像差校正功能得到平面TEM影像。在取得平面TEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
然後，對Sample B1及Sample B2的平面TEM影像分別進行影像處理以及影像分析。
作為影像處理，藉由對平面TEM影像進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，對除了所獲取的FFT影像中的2.8nm-1至5.0nm-1之外的範圍進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取FFT濾波影像。
在影像分析中，從FFT濾波影像抽出晶格點。晶格點的抽出藉由如下步驟進行。首先，進行去除FFT濾波影像的雜訊的處理。藉由根據下式使半徑為0.05nm的範圍內的亮度平滑化而進行去除雜訊的處理。
Figure 110110454-A0101-12-0149-1
在此，S_Int(x，y)表示座標(x，y)上的被平滑化的亮度，r表示座標(x，y)與座標(x’，y’)之間的距離，Int(x’，y’)表示座標(x’，y’)上的亮度。在計算中，當r為0時，r被認為1。
接著，探索晶格點。晶格點的條件是其亮度比半徑為0.22nm內的所有的晶格點候補的亮度高的座標。在此，抽出晶格點候補。如果晶格點的半徑為0.22nm內，則可以減少雜訊導致的晶格點的無檢測的頻率。此外，由於在TEM影像中在晶格點間有固定距離，所以在半徑為0.22nm內包括兩個以上的晶格點的可能性低。
接著，以被抽出的晶格點候補為中心抽出半徑為0.22nm內的亮度最高的座標，而更新晶格點候補。反復抽出晶格點候補，不出現新晶格點候補時的座標被認定晶格點。與此同樣，在從被認定的晶格點離開大於0.22nm的位置上認定新晶格點。如此，在所有範圍中認 定晶格點。將所得到的多個晶格點總稱為晶格點群。
接著，參照圖34A、圖34B及圖34C所示的示意圖以及圖34D所示的流程圖說明從所抽出的晶格點群導出六角形晶格的角度的方法。
首先，決定基準晶格點，連結最鄰近的六個鄰近晶格點，而形成六角形晶格(參照圖34A、圖34D的步驟S111)。然後，導出在該六角形晶格的中心點的基準晶格點與頂點的各晶格點之間的距離的平均值R。以所算出的R為在上述基準晶格點與各頂點之間的距離，形成以基準晶格點為中心點的正六角形(參照圖34D的步驟S112)。此時，將正六角形的各頂點與最鄰近於該各頂點的鄰近晶格點之間的距離稱為距離d1、距離d2、距離d3、距離d4、距離d5及距離d6(參照圖34D的步驟S113)。接著，以中心點為基準將正六角形按每個0.1°從0°旋轉到60°，而算出旋轉的正六角形與六角形晶格的平均偏差[D=(d1+d2+d3+d4+d5+d6)/6](參照圖34D的步驟S114)。並且，算出平均偏差D最小時的正六角形的旋轉角度θ，並使其成為六角形晶格的角度(圖34D的步驟S115)。
接著，在平面TEM影像的觀察範圍內，以六角形晶格的角度為30°的比例最高的方式調整。這裡，在半徑為1nm的範圍內，算出六角形晶格的角度的平均值。接著，以對應於區域所包括的六角形晶格的角度的深淺表示經過影像處理得到的平面TEM影像。
圖35A示出對Sample B1的平面TEM影像進行影像處理的結果，圖35B示出對Sample B2的平面TEM影像進行影像處理的結果。
圖35A及圖35B所示的對平面TEM影像進行影像處理的影像是表示對應於六角形晶格的角度的深淺的影像。也就是說，對平面TEM影像進行影像處理的影像是如下影像，其中在平面TEM影像的FFT濾波影像中，將特定頻率區域分割而使該區域的顏色有深有淺，抽出從各特定頻率區域的晶格點形成的沃羅諾伊區域的方向。
從圖35A所示的結果可知，在Sample B1中，六角形的方向沒有規律，nc以馬賽克狀分散。此外，從圖35B所示的結果可知，在Sample B2中，六角形的方向向相同的方向的區域存在幾十nm的寬範圍內。在上述寬範圍存在的區域幾乎形成一個大的晶粒。但是，在該晶粒與晶粒之間的區域中與Sample B1同樣地六角形的方向沒有規律的nc以馬賽克狀分散，連續使晶粒與晶粒彼此連接。
因此，從圖35A及圖35B所示的結果可知，形成氧化物半導體膜時的基板溫度越低或氧氣體流量比越低，六角形的方向越沒有規律，且越容易形成以馬賽克狀分散的區域。
如此，藉由對平面TEM影像進行影像分析，可以對六角形晶格的角度變化的邊界部進行評價。
〈1-3.沃羅諾伊分析〉
接著，製造Sample B1及Sample B2的沃羅諾伊圖，對該沃羅諾伊圖進行分析。
沃羅諾伊圖是由包括晶格點群的區域分割的圖。每個晶格點離圍繞晶格點的區域最近。下面，參照圖36A至圖36D所示的示意圖以及圖36E所示的流程圖說明沃羅諾伊圖的製造方法的詳細內容。
首先，藉由圖34A至圖34D所示的方法等抽出晶格點群(參照圖36A及圖36E的步驟S121)。接著，由線段連結鄰近的晶格點間(參照圖36B及圖36E的步驟S122)。接著，劃各線段的垂直等分線(參照圖36C及圖36E的步驟S123)。接著，抽出三個垂直等分線交叉的點(參照圖36E的步驟S124)。該點被稱為沃羅諾伊點。接著，由線段連結鄰近的沃羅諾伊點間(參照圖36D及圖36E的步驟S125)。此時，將由線段圍繞的多角形區域稱為沃羅諾伊區域。根據上述方法，可以形成沃羅諾伊圖。
接著，根據上述製造的沃羅諾伊圖進行沃羅諾伊分析。
圖37A示出Sample B1的沃羅諾伊分析結果，圖37B示出Sample B2的沃羅諾伊分析結果。
圖37A及圖37B示出Sample B1及Sample B2中的沃羅諾伊區域的形狀為四角形至九角形中的任一個的個數及比率。橫條圖示出各樣本的沃羅諾伊區域的形 狀為四角形至九角形中的任一個的個數。此外，圖表示出各樣本的沃羅諾伊區域的形狀為四角形至九角形中的任一個的比率。
從圖37A所示的結果可知，在Sample B1中，六角形的比率為53.55%。此外，從圖37B所示的結果可知，在Sample B2中，六角形的比率為76.70%。
從圖37A及圖37B所示的結果可確認到根據氧化物半導體膜的形成條件的不同氧化物的結晶狀態大不相同。換言之，可確認到形成氧化物半導體膜時的基板溫度越低或氧氣體流量比越低，六角形的比率越低。
本實施例的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例2
在本實施例中，形成能夠用於本發明的一個實施方式的半導體裝置的氧化物半導體膜，且對該氧化物半導體膜的濕蝕刻速率進行評價。
此外，在本實施例中，將形成氧化物半導體膜時的基板溫度設定為2水準(Tsub.=130℃及Tsub.=170℃)，將形成氧化物半導體膜時的氧流量比設定為5水準(O2=10%、30%、50%、70%及100%)，一共10水準的條件下形成氧化物半導體膜。此外，作為上述10水準的氧化物半導體膜的組成使用In：Ga：Zn=4：2：4.1[原子個數比]的金屬氧化物靶材，以厚度為100nm的方式形成。此 外，在氧化物半導體膜的蝕刻中使用蝕刻劑(使用純水稀釋濃度85%磷酸水溶液100倍而獲得的蝕刻劑)，處理時間為60秒。
〈2.濕蝕刻速率〉
表1示出上述形成的10水準的氧化物半導體膜的濕蝕刻速率。
Figure 110110454-A0101-12-0154-2
如表1所示，形成氧化物半導體膜時的基板溫度越高，濕蝕刻速率越低，形成氧化物半導體膜時的氧流量比越低，濕蝕刻速率越高。
如此可確認到，藉由改變形成氧化物半導體膜時的基板溫度及氧流量比，可以形成濕蝕刻速率不同的氧化物半導體膜。
本實施例的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例3
在本實施例中，製造相當於圖10A至圖10C 所示的電晶體100E的電晶體，進行該電晶體的Id-Vg特性的評價、可靠性評價及剖面觀察。
在本實施例中製造的樣本都為如下三種電晶體：通道長度L=2μm且通道寬度W=50μm的電晶體；通道長度L=3μm且通道寬度W=50μm的電晶體；以及通道長度L=6μm且通道寬度W=50μm的電晶體。此外，作為上述三種電晶體的每一種形成10個電晶體。
下面，對本實施例中製造的樣本進行說明。另外，在下面的說明中，使用對圖10A至圖10C所示的電晶體100E附上的符號進行說明。
〈3-1.樣本的製造方法〉
首先，在基板102上形成導電膜104。作為基板102，使用玻璃基板。並且，作為導電膜104藉由使用濺射裝置形成厚度為100nm的鎢膜。
接著，在基板102及導電膜104上形成絕緣膜106。作為絕緣膜106藉由使用PECVD設備形成厚度為400nm的氮化矽膜及厚度為15nm的氧氮化矽膜。
接著，在絕緣膜106上形成氧化物半導體膜108_1及氧化物半導體膜108_2。作為氧化物半導體膜108_1及氧化物半導體膜108_2分別利用濺射裝置形成In-Ga-Zn氧化物。
氧化物半導體膜108_1使用厚度為10nm的In-Ga-Zn氧化物，氧化物半導體膜108_2使用厚度為 25nm的In-Ga-Zn氧化物。氧化物半導體膜108_1的形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體及流量為20sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。氧化物半導體膜108_2的形成條件為如下：基板溫度為130℃；將流量為100sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。此外，氧化物半導體膜108_1及氧化物半導體膜108_2是在濺射裝置的真空處理室中連續地形成的。
接著，在絕緣膜106及氧化物半導體膜108_2上形成導電膜112a、112b。作為導電膜112a、112b，藉由使用濺射裝置在真空中連續地形成厚度為30nm的鈦膜、厚度為200nm的銅膜以及厚度為50nm的鈦膜。
接著，在絕緣膜106、氧化物半導體膜108及導電膜112a、112b上形成絕緣膜114及絕緣膜116。作為絕緣膜114藉由使用PECVD設備形成厚度為30nm的氧氮化矽膜。作為絕緣膜116藉由使用PECVD設備形成厚度為400nm的氧氮化矽膜。此外，絕緣膜114及絕緣膜116是藉由使用PECVD設備在真空中連續地形成的。
接著，進行第一加熱處理。作為該第一加熱處理，在氮氣體氛圍下以350℃進行一個小時的加熱處理。
接著，在絕緣膜116上形成絕緣膜118。作為絕緣膜118藉由使用PECVD設備形成厚度為100nm的氮化矽膜。
接著，形成到達導電膜112b的開口部142a以及到達導電膜104的開口部142b。開口部142a、142b藉由使用乾蝕刻裝置形成。
接著，以覆蓋開口部142a、142b的方式在絕緣膜118上形成導電膜，且對該導電膜進行加工，來形成導電膜120a及120b。作為導電膜120a及120b藉由使用濺射裝置形成厚度為100nm的In-Sn-Si氧化物。
接著，進行第二加熱處理。作為該第二加熱處理，在氮氣體氛圍下以250℃進行一個小時的加熱處理。
經過上述製程，製造本實施例的樣本。
〈3-2.Id-Vg特性〉
接著，對上面製造的樣本的Id-Vg特性進行測定。圖38A至圖38C示出本實施例中的樣本的Id-Vg特性結果。
此外，圖38A表示通道長度L=2μm且通道寬度W=50μm的電晶體的Id-Vg特性結果，圖38B表示通道長度L=3μm且通道寬度W=50μm的電晶體的Id-Vg特性結果，圖38C表示通道長度L=6μm且通道寬度W=50μm的電晶體的Id-Vg特性結果。此外，在圖38A至圖38C中，將十個電晶體的Id-Vg特性結果重疊而表示。
作為對用作電晶體100E的第一閘極電極的導電膜104施加的電壓(以下，也稱為閘極電壓(Vg))及對用作第二閘極電極的導電膜120a施加的電壓(Vbg)，以每次增加0.25V的方式施加從-15V到+20V的電壓。另外，將施加到用作源極電極的導電膜112a的電壓(下面也稱為源極電壓(VS))設定為0V(comm)，將施加到用作汲極電極的導電膜112b的電壓(下面也稱為汲極電壓(VD))設定為1V或10V。
從圖38A至圖38B所示的結果可確認到，在本實施例中製造的樣本示出良好的電特性。
〈3-3.可靠性評價〉
接著，對上述樣本進行可靠性評價。作為可靠性評價，利用偏壓-熱應力測試(以下，稱為GBT(Gate Bias Temperature)測試)。
本實施例的GBT測試條件為如下：閘極電壓(VG)為±30V；汲極電壓(VD)及源極電壓(VS)都為0V(COMMON)；應力溫度為60℃；以及應力施加時間為一個小時，並且在黑暗環境及光照射環境(使用白色LED照射10000 lx左右的光)的兩種環境下進行GBT測試。就是說，將電晶體的源極電極和汲極電極的電位設定為相同的電位，並且在一定的時間(在此為一個小時)對閘極電極施加與源極電極及汲極電極不同的電位。另外，將施加到閘極電極的電位比源極電極及汲極電極的電位高 的情況稱為正施壓，而將施加到閘極電極的電位比源極電極及汲極電極的電位低的情況稱為負施壓。因此，根據測定環境，在正BT應力(PBTS)、負BT應力(NBTS)、光照射正BT應力(PBITS)以及光照射負BT應力(NBITS)的四種條件下進行可靠性評價。
圖39示出BT測試結果。在圖39中，縱軸表示電晶體的臨界電壓的變化量(△Vth)，橫軸表示條件。
從圖39所示的結果可知，在本實施例中製造的樣本具有高可靠性，亦即在各條件下臨界電壓的變動量為±1.5V以內。
〈3-4.剖面觀察〉
接著，觀察上述樣本的剖面。使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察剖面。
圖40A及圖40B示出樣本的剖面TEM影像。此外，圖40A是以50,000倍的倍率在通道寬度方向上觀察電晶體100E的剖面TEM影像，圖40B是以200,000倍的倍率觀察氧化物半導體膜108_1及氧化物半導體膜108_2附近的剖面TEM影像。如圖40A及圖40B所示，在本實施例中製造的樣本具有良好的剖面形狀。尤其是，可確認到氧化物半導體膜108_1及氧化物半導體膜108_2的剖面形狀具有良好的形狀。
本實施例所示的結構可以與其他實施方式或 其他實施例適當地組合而實施。
實施例4
在本實施例中，製造能夠用於本發明的一個實施方式的半導體裝置的氧化物半導體膜，且對該氧化物半導體膜中的雜質進行評價。
〈4-1.樣本的製造方法〉
首先，在本實施例中，製造以下所示的Sample D1及Sample D2。對各樣本的製造方法進行說明。
[Sample D1]
作為Sample D1，在玻璃基板上形成氧化物半導體膜108_1及氧化物半導體膜108_1上的氧化物半導體膜108_2。此外，氧化物半導體膜108_1使用厚度為100nm的In-Ga-Zn氧化物，氧化物半導體膜108_2使用厚度為100nm的In-Ga-Zn氧化物。氧化物半導體膜108_1的形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體及流量為20sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。氧化物半導體膜108_2的形成條件為如下：基板溫度為130℃；將流量為100sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原 子個數比])供應2500W的AC功率。此外，氧化物半導體膜108_1及氧化物半導體膜108_2是在濺射裝置的真空處理室中連續地形成的。
[Sample D2]
作為Sample D2，在玻璃基板上形成氧化物半導體膜108_1及氧化物半導體膜108_1上的氧化物半導體膜108_2。此外，氧化物半導體膜108_1使用厚度為100nm的In-Ga-Zn氧化物，氧化物半導體膜108_2使用厚度為100nm的In-Ga-Zn氧化物。氧化物半導體膜108_1的形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體及流量為20sccm的氧氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。氧化物半導體膜108_2的形成條件為如下：基板溫度為170℃；將流量為50sccm的氬氣體及流量為50sccm的氧氣體引入到處理室內；壓力為0.2Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=1：1：1.2[原子個數比])供應500W的AC功率。
利用SIMS測定對氧化物半導體膜中的雜質進行分析。另外，在SIMS測定中，使用ULVAC-PHI公司製造的四極質譜分析儀(ADEPT1010)。
〈4-2.SIMS分析〉
接著，圖41、圖42A及圖42B示出本實施例中的氧化物半導體膜中的雜質的分析結果。
圖41是說明氧化物半導體膜中的氫濃度的圖，圖42A是說明氧化物半導體膜中的碳濃度的圖，圖42B是說明氧化物半導體膜中的氮濃度的圖。
從圖41、圖42A及圖42B所示的結果可知，在對Sample D1及Sample D2進行比較時，Sample D1中的氧化物半導體膜108_1與氧化物半導體膜108_2的介面的雜質(氫、碳及氮)濃度較低。Sample D1由於使用相同組成的金屬氧化物靶材且在相同的真空處理室中連續地形成，所以可以抑制氧化物半導體膜108_1與氧化物半導體膜108_2的介面的雜質濃度。
本實施例所示的結構可以與其他實施方式或其他實施例適當地組合而實施。
實施例5
在本實施例中，形成能夠用於本發明的一個實施方式的半導體裝置的氧化物半導體膜，且對該氧化物半導體膜中的構成元素及氧化物半導體膜的缺陷態進行評價。
〈5-1.樣本的製造方法〉
首先，在本實施例中，製造以下所示的Sample E1及Sample E2。對各樣本的製造方法進行說明。
[Sample E1]
Sample E1在玻璃基板上包括厚度為100nm的第一氧氮化矽膜、該第一氧氮化矽膜上的厚度為100nm的氧化物半導體膜(以下稱為氧化物半導體膜108_1)、氧化物半導體膜108_1上的氧化物半導體膜(以下稱為氧化物半導體膜108_2)以及氧化物半導體膜108_2上的第二氧氮化矽膜。
第一氧氮化矽膜利用PECVD設備形成。此外，將形成第一氧氮化矽膜時的基板溫度設定為350℃。
此外，氧化物半導體膜108_1及氧化物半導體膜108_2都是In-Ga-Zn氧化物。氧化物半導體膜108_1的形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體及流量為20sccm的氧(16O)氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。氧化物半導體膜108_2的形成條件為如下：基板溫度為130℃；將流量為100sccm的氧(18O)氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。
第二氧氮化矽膜利用PECVD設備形成。此外，將形成第二氧氮化矽膜時的基板溫度設定為220℃。
[Sample E2]
Sample E2的結構與Sample E1相同，氧化物半導體膜108_2的形成條件與Sample E1不同。
Sample E2的氧化物半導體膜108_2的形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體及流量為20sccm的氧(18O)氣體引入到處理室內；壓力為0.6Pa；以及對金屬氧化物濺射靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。
在本實施例中，在Sample E1及Sample E2中，作為形成氧化物半導體膜108_2時的沉積氣體的氧都使用18O。由於在氧化物半導體膜108_1及氧化物半導體膜108_2中以主要成分的水準包含氧(16O)，所以為了測定形成氧化物半導體膜108_2時的氧(18O)引入到氧化物半導體膜108_1中的量，使用氧(18O)。
利用SIMS測定對氧化物半導體膜中的雜質進行分析。另外，在SIMS測定中，使用ULVAC-PHI公司製造的四極質譜分析儀(ADEPT1010)。
〈5-2.SIMS分析〉
接著，圖43示出本實施例中的氧化物半導體膜中的SIMS分析結果。此外，圖43是說明氧化物半導體膜中的氧(18O)濃度的圖。
從圖43所示的結果可知，在對Sample E1及Sample E2進行比較時，與Sample E2相比，引入到 Sample E1中的氧化物半導體膜108_1與氧化物半導體膜108_2的介面及氧化物半導體膜108_1中的18O濃度更高。此外，可知Sample E1及Sample E2都在氧化物半導體膜108_1的深度大約為15nm中引入18O。
〈5-3.氧化物半導體膜中的缺陷評價〉
接著，對相當於上述製造的Sample E1及Sample E2的樣本的氧化物半導體膜中的缺陷進行評價。在本實施例中，利用ESR測定來源於g=1.93處呈現的信號的自旋密度。此外，來源於g=1.93處呈現的信號的自旋密度起因於氧化物半導體膜中會包含的氧空位(Vo)或氫進入到該氧空位中的(VoH)。
圖44示出相當於Sample E1及Sample E2的樣本的ESR測定結果。
如圖44所示，在對Sample E1及Sample E2進行比較時，與Sample E2相比，Sample E1的氧化物半導體膜108_1及氧化物半導體膜108_2的疊層結構中的來源於g=1.93處呈現的信號的自旋密度更低。這可認為藉由提高形成氧化物半導體膜108_2時的氧流量比，填補氧化物半導體膜108_1及氧化物半導體膜108_2中的氧空位。
本實施例所示的結構可以與其他實施方式或其他實施例適當地組合而實施。

Claims (12)

  1. 一種半導體裝置的製造方法，包含：在成膜室中形成第一氧化物半導體膜的第一製程；以及在該成膜室中在該第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，該成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低。
  2. 一種半導體裝置的製造方法，包含：在成膜室中加熱基板的第一製程；在該成膜室中在該基板上形成第一氧化物半導體膜的第二製程；以及在該成膜室中在該第一氧化物半導體膜上形成第二氧化物半導體膜的第三製程，其中，該成膜室中的氛圍的水蒸氣分壓比大氣中的水蒸氣分壓低。
  3. 一種半導體裝置的製造方法，包含：在成膜室中形成第一氧化物半導體膜的第一製程；以及在該成膜室中在該第一氧化物半導體膜上形成第二氧化物半導體膜的第二製程，其中，該成膜室中的氛圍的壓力為從1 x 10-7Pa至300Pa。
  4. 一種半導體裝置的製造方法，包含： 在成膜室中加熱基板的第一製程；在該成膜室中在該基板上形成第一氧化物半導體膜的第二製程；以及在該成膜室中在該第一氧化物半導體膜上形成第二氧化物半導體膜的第三製程，其中，該成膜室中的氛圍的壓力為從1×10-7Pa至300Pa。
  5. 根據請求項1至4中任一項之半導體裝置的製造方法，其中，該第一氧化物半導體膜及該第二氧化物半導體膜都利用濺射法形成。
  6. 根據請求項1至4中任一項之半導體裝置的製造方法，其中，該第二氧化物半導體膜在其氧分壓比形成該第一氧化物半導體膜的氛圍的氧分壓高的氛圍下形成。
  7. 根據請求項1至4中任一項之半導體裝置的製造方法，其中，該第一氧化物半導體膜以0%以上且30%以下的氧流量比形成，並且其中，該第二氧化物半導體膜以高於30%且100%以下的氧流量比形成。
  8. 根據請求項1至4中任一項之半導體裝置的製造方法，其中，該第一氧化物半導體膜包括奈米結晶，並且 其中，該第二氧化物半導體膜包括具有c軸配向性的結晶。
  9. 根據請求項1至4中任一項之半導體裝置的製造方法，其中，該第一氧化物半導體膜及該第二氧化物半導體膜都使用In-M-Zn氧化物靶材形成，並且其中，該M為Ga、Al、Y或Sn。
  10. 根據請求項9之半導體裝置的製造方法，其中，該In、該M及該Zn的原子個數比為In：M：Zn=4：2：4.1或In：M：Zn=4：2：4.1附近。
  11. 根據請求項9之半導體裝置的製造方法，其中，該In、該M及該Zn的原子個數比為In：M：Zn=5：1：7或In：M：Zn=5：1：7附近。
  12. 根據請求項9之半導體裝置的製造方法，其中，該In、該M及該Zn的原子個數比為In：M：Zn=1：1：1.2或In：M：Zn=1：1：1.2附近。
TW110110454A 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置 TWI762251B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016101578 2016-05-20
JP2016-101578 2016-05-20
JP2016-152985 2016-08-03
JP2016152985 2016-08-03

Publications (2)

Publication Number Publication Date
TW202131523A TW202131523A (zh) 2021-08-16
TWI762251B true TWI762251B (zh) 2022-04-21

Family

ID=60324904

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106116337A TWI727047B (zh) 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置
TW110110454A TWI762251B (zh) 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置
TW111110178A TW202234710A (zh) 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106116337A TWI727047B (zh) 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111110178A TW202234710A (zh) 2016-05-20 2017-05-17 半導體裝置或包括該半導體裝置的顯示裝置

Country Status (7)

Country Link
US (3) US10043660B2 (zh)
JP (3) JP6925164B2 (zh)
KR (2) KR102656977B1 (zh)
CN (2) CN114864381A (zh)
DE (1) DE112017002579T5 (zh)
TW (3) TWI727047B (zh)
WO (1) WO2017199128A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
DE112017002579T5 (de) 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
JP6827763B2 (ja) * 2016-10-20 2021-02-10 キヤノンメディカルシステムズ株式会社 圧迫板、ｘ線診断装置、及び圧迫板の製造方法
WO2018207851A1 (ja) * 2017-05-11 2018-11-15 富士フイルム株式会社 有機ｅｌ画像表示装置
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
CN109728195B (zh) * 2018-12-29 2021-05-18 厦门天马微电子有限公司 显示面板以及显示装置
CN109870863B (zh) * 2019-04-15 2021-06-11 哈尔滨工业大学 一种可通过电压调节等效发射率的热控皮肤及其在航天器中的应用
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
CN114846623A (zh) * 2020-12-01 2022-08-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43660A (en) * 1864-08-02 Improvement in hinges
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100589509B1 (ko) 2001-08-09 2006-06-14 다이켄카가쿠 코교 가부시키가이샤 마이크로파 유전체 복합조성물
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) * 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101740943B1 (ko) 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101825345B1 (ko) * 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR101481399B1 (ko) * 2009-12-18 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101436120B1 (ko) * 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130009978A (ko) 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102108248B1 (ko) 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
CN104797736A (zh) 2012-06-29 2015-07-22 株式会社半导体能源研究所 溅射靶材的使用方法以及氧化物膜的制造方法
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014104267A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US20150263140A1 (en) 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
WO2015198604A1 (ja) * 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
JP2016101578A (ja) 2014-11-14 2016-06-02 有限会社ターナープロセス 活性炭フィルタ
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
CN107207252B (zh) 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6265225B2 (ja) 2016-04-22 2018-01-24 タイガー魔法瓶株式会社 液体加熱容器
DE112017002579T5 (de) 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof

Also Published As

Publication number Publication date
JP7543476B2 (ja) 2024-09-02
KR102391754B1 (ko) 2022-04-29
KR20190008567A (ko) 2019-01-24
TW202234710A (zh) 2022-09-01
TWI727047B (zh) 2021-05-11
DE112017002579T5 (de) 2019-03-07
TW201836156A (zh) 2018-10-01
JP2018026526A (ja) 2018-02-15
CN114864381A (zh) 2022-08-05
WO2017199128A1 (en) 2017-11-23
US10580641B2 (en) 2020-03-03
CN109075209A (zh) 2018-12-21
JP2023098901A (ja) 2023-07-11
KR102656977B1 (ko) 2024-04-12
US20180337039A1 (en) 2018-11-22
JP2021184485A (ja) 2021-12-02
CN109075209B (zh) 2022-05-27
JP6925164B2 (ja) 2021-08-25
US20200227257A1 (en) 2020-07-16
US20170338108A1 (en) 2017-11-23
TW202131523A (zh) 2021-08-16
US10043660B2 (en) 2018-08-07
KR20220058647A (ko) 2022-05-09

Similar Documents

Publication Publication Date Title
TWI762251B (zh) 半導體裝置或包括該半導體裝置的顯示裝置
TWI754506B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
TWI753899B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
TW202403403A (zh) 半導體裝置
JP6817141B2 (ja) 半導体装置の作製方法
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus