JP2023098901A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2023098901A
JP2023098901A JP2023052598A JP2023052598A JP2023098901A JP 2023098901 A JP2023098901 A JP 2023098901A JP 2023052598 A JP2023052598 A JP 2023052598A JP 2023052598 A JP2023052598 A JP 2023052598A JP 2023098901 A JP2023098901 A JP 2023098901A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023052598A
Other languages
English (en)
Inventor
舜平 山崎
Shunpei Yamazaki
大輔 黒崎
Daisuke Kurosaki
安孝 中澤
Yasutaka Nakazawa
健一 岡崎
Kenichi Okazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023098901A publication Critical patent/JP2023098901A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】新規な半導体装置の作製方法を提供する。または、比較的低温で且つ高い信頼性を有する半導体装置の作製方法を提供する。【解決手段】成膜室で第１の酸化物半導体膜を成膜する第１の工程と、成膜室で、第１の酸化物半導体膜上に第２の酸化物半導体膜を成膜する第２の工程と、を有し、成膜室の内部は、水蒸気分圧が大気よりも小さい雰囲気であり、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞれ結晶性を有するように成膜され、第２の酸化物半導体膜は、第１の酸化物半導体膜よりも結晶性が高く成膜される。【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置に関する。または、本発明の一
態様は、上記半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様
は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マ
ター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置
、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば
、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、
チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合
をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥ
という場合がある）を高めた半導体装置が開示されている。
また、非特許文献１では、Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍの中で
固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ）について述べられている。
また、非特許文献２では、トランジスタの活性層として、インジウム亜鉛酸化物と、Ｉ
ＧＺＯとの２層積層の酸化物半導体を有する構造が検討されている。
特開２０１４－７３９９号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８－３１５ Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６－２１
非特許文献２では、チャネル保護型のボトムゲート型のトランジスタにおいて、トラン
ジスタの活性層として、インジウム亜鉛酸化物と、ＩＧＺＯとの２層積層とし、チャネル
が形成されるインジウム亜鉛酸化物の膜厚を１０ｎｍとすることで、高い電界効果移動度
（μ＝６２ｃｍ２Ｖ－１ｓ－１）を実現している。一方で、トランジスタ特性の一つであ
るＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳともいう）が０．４１Ｖ／ｄｅｃ
ａｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔｈともいう
）が－２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い
方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタ
の特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオン
とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れ
てしまう状態のことである。
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜
中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、
酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給
源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有する
トランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマ
イナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中
、特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にな
らない程度の酸素欠損量であることが好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、
電界効果移動度を向上させると共に信頼性を向上させることを課題の１つとする。または
、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を
抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様
は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発
明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の
一態様は、新規な半導体装置の作製方法を提供することを課題の１つとする。または、本
発明の一態様は、比較的低温で且つ高い信頼性を有する半導体装置の作製方法を提供する
ことを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、半導体装置の作製方法であって、作製方法は、成膜室で第１の酸化
物半導体膜を成膜する第１の工程と、成膜室で、第１の酸化物半導体膜上に第２の酸化物
半導体膜を成膜する第２の工程と、を有し、成膜室の内部は、水蒸気分圧が大気よりも小
さい雰囲気であり、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞれ結晶性
を有するように成膜され、第２の酸化物半導体膜は、第１の酸化物半導体膜よりも結晶性
が高く成膜される半導体装置の作製方法である。
また、本発明の他の一態様は、半導体装置の作製方法であって、作製方法は、成膜室で
第１の酸化物半導体膜を成膜する第１の工程と、成膜室で、第１の酸化物半導体膜上に第
２の酸化物半導体膜を成膜する第２の工程と、を有し、成膜室の内部は、水蒸気分圧が大
気よりも小さい雰囲気であり、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それ
ぞれ、意図的に加熱しない温度で成膜され、且つ結晶性を有するように成膜され、第２の
酸化物半導体膜は、第１の酸化物半導体膜よりも結晶性が高く成膜される半導体装置の作
製方法である。
また、本発明の他の一態様は、半導体装置の作製方法であって、作製方法は、成膜室で
第１の酸化物半導体膜を成膜する第１の工程と、成膜室で、第１の酸化物半導体膜上に第
２の酸化物半導体膜を成膜する第２の工程と、を有し、成膜室の内部は、水蒸気分圧が大
気よりも小さい雰囲気であり、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それ
ぞれ、１００℃以上２００℃以下の温度で成膜され、且つ結晶性を有するように成膜され
、第２の酸化物半導体膜は、第１の酸化物半導体膜よりも結晶性が高く成膜される半導体
装置の作製方法である。
上記態様において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞれ、ス
パッタリング法により成膜されると好ましい。
また、上記態様において、第２の酸化物半導体膜は、第１の酸化物半導体膜よりも酸素
分圧が高い雰囲気下で成膜されると好ましい。また、上記態様において、第１の酸化物半
導体膜は、０％以上３０％以下の酸素流量比で成膜され、第２の酸化物半導体膜は、３０
％より大きく１００％以下の酸素流量比で成膜されると好ましい。
また、上記態様において、第１の酸化物半導体膜は、ナノ結晶を有するように成膜され
、第２の酸化物半導体膜は、ｃ軸配向性の結晶を有するように成膜されると好ましい。
また、上記態様において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞ
れ、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）ターゲットを用いて成膜
されると好ましい。
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２
：４．１またはその近傍であると好ましい。
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１
：７またはその近傍であると好ましい。
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝１：１
：１．２またはその近傍であると好ましい。
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電界効果移動
度を向上させると共に信頼性を向上させることができる。または、本発明の一態様により
、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信
頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された
半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置
を提供することができる。または、本発明の一態様により、新規な半導体装置の作製方法
を提供することができる。または、本発明の一態様により、比較的低温で且つ高い信頼性
を有する半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の作製方法を説明するフローチャート。 半導体装置の作製方法を説明するフローチャート。 成膜装置を説明する上面図。 成膜装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 酸化物半導体膜中に拡散する酸素または過剰酸素の拡散経路を表す概念図。 ＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。 複合酸化物半導体の断面ＨＡＡＤＦ－ＳＴＥＭ像を説明する図。 複合酸化物半導体を説明する断面模式図。 複合酸化物半導体の原子数比を説明する図。 スパッタリング装置を説明する図。 複合酸化物半導体の作製方法を説明する工程フロー図。 ターゲット近傍の断面を説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示パネルの構成例を説明する図。 表示パネルの構成例を説明する図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 六角形の回転角を導出する方法を説明する図。 試料の平面ＴＥＭ像を画像解析した像を説明する図。 ボロノイ図の作成方法を説明する図。 ボロノイ領域の形状の個数、および割合を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタの信頼性試験の結果を説明する図。 実施例における、トランジスタの断面ＴＥＭ像を説明する図。 実施例における、試料の水素濃度を説明する図。 実施例における、試料の炭素濃度及び窒素濃度を説明する図。 実施例における、試料の酸素濃度を説明する図。 実施例における、試料のスピン密度を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を
流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主
として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トラン
ジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一
の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを
指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネ
ルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値
電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロッ
トした曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と
、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ
）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チ
ャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０－９［Ａ］とな
るゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をい
う。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることによ
り、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャ
リア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が
酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族
元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属
などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素
、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入に
よって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の
特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、
第１３族元素、第１５族元素などがある。
また、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子
数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎ
が２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはそ
の近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（
０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、
Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２
以下（０．１＜Ｚｎ≦２）とする。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１乃至図１１を参照して説明する。
本発明の一態様は、成膜室で、第１の酸化物半導体膜を成膜する第１の工程と、成膜室
で第１の酸化物半導体膜上に第２の酸化物半導体膜を成膜する第２の工程と、を有し、成
膜室の内部は、水蒸気分圧が大気よりも小さい雰囲気であり、第１の酸化物半導体膜及び
第２の酸化物半導体膜は、それぞれ結晶性を有するように成膜され、第２の酸化物半導体
膜は、第１の酸化物半導体膜よりも結晶性が高く成膜される半導体装置の作製方法である
。
複数の酸化物半導体膜（ここでは、第１の酸化物半導体膜、及び第２の酸化物半導体膜
）を積層して形成する場合、第１の酸化物半導体膜と、第２の酸化物半導体膜との界面に
おける不純物（具体的には、水素、水分など）が問題となる。
第１の酸化物半導体膜と、第２の酸化物半導体膜との界面に不純物が付着または混入す
ることにより、半導体装置の信頼性が悪くなる場合がある。したがって、第１の酸化物半
導体膜と、第２の酸化物半導体膜との界面には水素または水分などの不純物が少ないほど
好ましい。
そこで、本発明の一態様においては、第１の酸化物半導体膜を成膜する第１の工程と、
第２の酸化物半導体膜を成膜する第２の工程と、を同じ成膜室で行い、且つ当該成膜室の
内部を水蒸気分圧が大気よりも小さい雰囲気とする。
なお、水蒸気分圧が大気よりも小さい雰囲気とは、少なくとも大気よりも減圧の雰囲気
である。具体的には、圧力が低真空または中真空（数１００Ｐａから０．１Ｐａ）、また
は、高真空または超高真空（０．１Ｐａから１×１０－７Ｐａ）とすればよい。
上記態様とすることで、第１の酸化物半導体膜と、第２の酸化物半導体膜との界面に不
純物が付着または混入することを抑制することができる。
また、第１の酸化物半導体膜及び第２の酸化物半導体膜は、それぞれ結晶性を有するよ
うに成膜される。また、第２の酸化物半導体膜は、第１の酸化物半導体膜よりも結晶性が
高く成膜される。
第１の酸化物半導体膜及び第２の酸化物半導体膜の結晶性については、実施の形態３ま
たは実施の形態４で詳細に説明を行う。
また、第１の酸化物半導体膜及び第２の酸化物半導体膜の成膜後に、第１の酸化物半導
体膜及び第２の酸化物半導体膜中に含まれうる水素、水分などを除去する工程を行っても
よい。なお、本明細書等において、酸化物半導体膜中に含まれる水素を取り除く処理を、
脱水素化処理と呼称する場合がある。同様に、酸化物半導体膜中に含まれる水分を取り除
く処理を、脱水化処理と呼称する場合がある。
また、本発明の一態様の半導体装置の作製方法とすることで、複数の酸化物半導体膜の
それぞれを、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜とすることができる
。
なお、酸化物半導体膜としては、不純物濃度が低く、欠陥準位密度の低い酸化物半導体
膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい
。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度
真性または実質的に高純度真性とよぶ。なお、酸化物半導体膜中の不純物としては、代表
的には水、水素などが挙げられる。
高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少な
いため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領
域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオ
ンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である
酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく
小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下と
いう特性を得ることができる。
＜１－１．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置の作製方法について、図１及び図２を用いて説明を
行う。なお、図１及び図２は、本発明の一態様の半導体装置の作製方法を説明するフロー
チャートである。
［第１の工程：第１の酸化物半導体膜の成膜］
第１の工程は、成膜室で基板上に第１の酸化物半導体膜を成膜する工程である（図１、
ステップＳ１０１参照）。
なお、本実施の形態においては、基板上に第１の酸化物半導体膜を成膜する工程を例示
するがこれに限定されない。例えば、基板上に絶縁膜、半導体膜、または導電膜等の様々
な膜が形成された上に第１の酸化物半導体膜を形成してもよい。
第１の酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）と、Ｚｎと
、を有すると好ましい。また、第１の酸化物半導体膜は、Ｉｎの原子数比がＭの原子数比
より多い領域を有すると好ましい。一例としては、第１の酸化物半導体膜のＩｎ、Ｍ、及
びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍、あるいはＩｎ：Ｍ
：Ｚｎ＝５：１：７またはその近傍とすると好ましい。
また、第１の酸化物半導体膜の成膜時に用いるガスとしては、不活性ガス（代表的には
アルゴン）、及び酸素ガスの少なくとも一つを用いればよい。
例えば、第１の酸化物半導体膜を成膜する際に、アルゴンガスまたは酸素ガスのいずれ
か一方を用いる。また、第１の酸化物半導体膜の成膜する際の酸素ガス流量のガス流量全
体に占める割合（酸素流量比ともいう）としては、０％以上３０％以下、好ましくは５％
以上１５％以下である。上述の酸素流量比とすることで、第１の酸化物半導体膜の結晶性
を低くすることができる。また、上述の酸素流量比とすることで、第１の酸化物半導体膜
の材料構成を、後述するＣＡＣ－ＯＳとすることができる。
また、第１の酸化物半導体膜の形成時の基板温度としては、室温（２５℃）以上２００
℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすること
で、大面積のガラス基板を用いる場合に、基板の撓みまたは歪みを抑制することができる
。
［第２の工程：第２の酸化物半導体膜の成膜］
第２の工程は、第１の酸化物半導体膜上に第２の酸化物半導体膜を成膜する工程である
（図１、ステップＳ２０１参照）。
第２の酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）と、Ｚｎと
、を有すると好ましい。また、第２の酸化物半導体膜は、Ｉｎの原子数比がＭの原子数比
より多い領域を有すると好ましい。一例としては、第２の酸化物半導体膜のＩｎ、Ｍ、及
びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍、あるいはＩｎ：Ｍ
：Ｚｎ＝５：１：７またはその近傍とすると好ましい。
また、第２の酸化物半導体膜の成膜時に用いるガスとしては、不活性ガス（代表的には
アルゴン）、及び酸素ガスの少なくとも一つを用いればよい。
例えば、第２の酸化物半導体膜を成膜する際に、アルゴンガスまたは酸素ガスのいずれ
か一方を用いる。また、第２の酸化物半導体膜の成膜する際の酸素流量比としては、３０
％より大きく１００％以下、好ましくは５０％以上１００％以下、さらに好ましくは７０
％以上１００％以下である。上述の酸素流量比とすることで、第２の酸化物半導体膜の結
晶性を高くすることができる。
また、第２の酸化物半導体膜の形成時の基板温度としては、室温（２５℃）以上２００
℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすること
で、大面積のガラス基板を用いる場合に、基板の撓みまたは歪みを抑制することができる
。
また、上述した第１の工程及び第２の工程は、同じ成膜室で行われ、当該成膜室は、水
蒸気分圧が大気よりも小さい雰囲気である。よって、第１の酸化物半導体膜と、第２の酸
化物半導体膜との界面に水、水素等の不純物が混入することを抑制することができる。ま
た、同じ成膜室にて第１の酸化物半導体膜と、第２の酸化物半導体膜とが成膜されるため
、製造コストを抑制することができる。
また、第１の酸化物半導体膜の成膜（ステップＳ１０１）の前に、第３の工程として、
基板の加熱処理を行ってもよい（図２、ステップＳ３０１）。
第３の工程は、基板を加熱する工程である。第３の工程を行うことで、基板上に付着し
た表面吸着水などを好適に除去することができる。例えば、基板上に表面吸着水などが付
着した状態で第１の酸化物半導体膜を成膜すると、第１の酸化物半導体膜中に水分等が取
り込まれ、トランジスタ特性などに影響を与える。
第３の工程を行う場合においては、図２に示すように、第３の工程、第１の工程、及び
第２の工程の順で一貫して行われる。また、第１乃至第３の工程は、水蒸気分圧が大気よ
りも小さい雰囲気下で行われると好適である。
＜１－２．成膜装置の構成例＞
ここで、本発明の一態様の半導体装置の作製方法に用いることができる成膜装置の構成
例について、図３及び図４を用いて説明する。
図３及び図４に示す成膜装置を用いることで、酸化物半導体膜中に入り込みうる不純物
（特に水素、水）を抑制することができる。
図３は、枚葉式マルチチャンバーの成膜装置４０００の上面図を模式的に示している。
成膜装置４０００は、基板を収容するカセットポート４１０１と、基板のアライメントを
行うアライメントポート４１０２と、を備える大気側基板供給室４００１と、大気側基板
供給室４００１から、基板を搬送する大気側基板搬送室４００２と、基板の搬入を行い、
且つ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室４
００３ａと、基板の搬出を行い、且つ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室４００３ｂと、真空中の基板の搬送を行う搬送室４０
０４と、基板の加熱を行う基板加熱室４００５と、ターゲットが配置され成膜を行う成膜
室４００６ａ、４００６ｂ、４００６ｃと、を有する。
なお、カセットポート４１０１は、図３に示すように複数（図３においては、３つ）有
していても良い。
また、大気側基板搬送室４００２は、ロードロック室４００３ａ及びアンロードロック
室４００３ｂと接続され、ロードロック室４００３ａ及びアンロードロック室４００３ｂ
は、搬送室４００４と接続され、搬送室４００４は、基板加熱室４００５、成膜室４００
６ａ、４００６ｂ、４００６ｃと接続する。
なお、各室の接続部にはゲートバルブ４１０４が設けられており、大気側基板供給室４
００１と、大気側基板搬送室４００２を除き、各室を独立して真空状態に保持することが
できる。また、大気側基板搬送室４００２及び搬送室４００４は、搬送ロボット４１０３
を有し、ガラス基板を搬送することができる。
また、基板加熱室４００５は、プラズマ処理室を兼ねると好ましい。成膜装置４０００
は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不
純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築するこ
とができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加
熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数
を設けることができる。
次に、図３に示す成膜装置４０００の一点鎖線Ａ１－Ａ２、Ｂ１－Ｂ２、及びＢ２－Ｂ
３の切断面に相当する断面を図４に示す。
図４（Ａ）は、基板加熱室４００５と、搬送室４００４の断面図である。図４（Ａ）に
示す基板加熱室４００５は、基板を格納することができる複数の加熱ステージ４１０５を
有する。
なお、図４（Ａ）において、加熱ステージ４１０５は、７段の構成について示すが、こ
れに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ
４１０５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上す
るため好ましい。また、基板加熱室４００５は、バルブを介して真空ポンプ４２００と接
続されている。真空ポンプ４２００としては、例えば、ドライポンプ、およびメカニカル
ブースターポンプ等を用いることができる。
また、基板加熱室４００５に用いることのできる加熱機構としては、例えば、抵抗発熱
体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体から
の熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、
キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプ
などのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、
高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室４００５は、マスフローコントローラ４３００を介して、精製機４３
０１と接続される。なお、マスフローコントローラ４３００及び精製機４３０１は、ガス
種の数だけ設けられるが、簡単のため一つのみを示す。基板加熱室４００５に導入される
ガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用いることができ
、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用いる。
搬送室４００４は、搬送ロボット４１０３を有している。搬送ロボット４１０３は、複
数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。
また、搬送室４００４は、バルブを介して真空ポンプ４２００と、クライオポンプ４２０
１と、接続されている。このような構成とすることで、搬送室４００４は、大気圧から低
真空または中真空（数１００Ｐａから０．１Ｐａ程度）まで真空ポンプ４２００を用いて
排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１
０－７Ｐａ程度）まではクライオポンプ４２０１を用いて排気される。
また、例えば、クライオポンプ４２０１は、搬送室４００４に対して２台以上並列に接
続しても良い。このような構成とすることで、１台のクライオポンプがリジェネ中であっ
ても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェ
ネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。ク
ライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、
定期的にリジェネが行われる。
図４（Ｂ）は、成膜室４００６ｂと、搬送室４００４と、ロードロック室４００３ａの
断面図である。図４（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明す
る。
図４（Ｂ）に示す成膜室４００６ｂは、ターゲット４１０６と、防着板４１０７と、基
板ステージ４１０８と、を有する。なお、ここでは基板ステージ４１０８には、基板４１
０９が設置されている。基板ステージ４１０８は、図示しないが、基板４１０９を保持す
る基板保持機構や、基板４１０９を裏面から加熱する裏面ヒーター等を備えていても良い
。
なお、基板ステージ４１０８は、成膜時に床面に対して概略垂直状態に保持され、基板
受け渡し時には床面に対して概略水平状態に保持される。なお、図４（Ｂ）中において、
破線で示す箇所が基板受け渡し時の基板ステージ４１０８の保持される位置となる。この
ような構成とすることで成膜時に混入しうるゴミまたはパーティクルが基板４１０９に付
着する確率を、水平状態に保持するよりも抑制することができる。ただし、基板ステージ
４１０８を床面に対して垂直（９０°）状態に保持すると、基板４１０９が落下する可能
性があるため、基板ステージ４１０８の床面に対する角度は、８０°以上９０°未満とす
ることが好ましい。
また、防着板４１０７は、ターゲット４１０６からスパッタリングされる粒子が不要な
領域に堆積することを抑制できる。また、防着板４１０７は、累積されたスパッタリング
粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラ
スト処理、または防着板４１０７の表面に凹凸を設けても良い。
また、成膜室４００６ｂは、ガス加熱機構４３０２を介してマスフローコントローラ４
３００と接続され、ガス加熱機構４３０２はマスフローコントローラ４３００を介して精
製機４３０１と接続される。ガス加熱機構４３０２により、成膜室４００６ｂに導入され
るガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することが
できる。なお、ガス加熱機構４３０２、マスフローコントローラ４３００、および精製機
４３０１は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。成膜室４００６
ｂに導入されるガスは、露点が－８０℃以下、好ましくは－１００℃以下であるガスを用
いることができ、例えば、酸素ガス、窒素ガス、及び希ガス（アルゴンガスなど）を用い
る。
また、成膜室４００６ｂは、バルブを介してターボ分子ポンプ４２０２および真空ポン
プ４２００と接続される。
また、成膜室４００６ｂは、クライオトラップ４１１０が設けられる。
クライオトラップ４１１０は、水などの比較的融点の高い分子（または原子）を吸着す
ることができる機構である。ターボ分子ポンプ４２０２は大きいサイズの分子（または原
子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素
や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラッ
プ４１１０が成膜室４００６ｂに接続された構成としている。クライオトラップ４１１０
の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ
４１１０が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気する
ことが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２
段目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室４００６ｂの排気方法は、これに限定されず、先の搬送室４００４に示す
排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もち
ろん、搬送室４００４の排気方法を成膜室４００６ｂと同様の構成（ターボ分子ポンプと
真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室４００４、基板加熱室４００５、及び成膜室４００６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、
成膜室４００６ｂの背圧、ならびに各気体分子（原子）の分圧は、形成される膜中に不純
物が混入され得る可能性があるので、注意する必要がある。
上述した各室の背圧（全圧）は、１×１０－４Ｐａ以下、好ましくは３×１０－５Ｐａ
以下、さらに好ましくは１×１０－５Ｐａ以下である。上述した各室の質量電荷比（ｍ／
ｚ）が１８である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１×１
０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。また、上述した各室の
ｍ／ｚが２８である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１×
１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。また、上述した各室
のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０－５Ｐａ以下、好ましくは１
×１０－５Ｐａ以下、さらに好ましくは３×１０－６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができ
る。例えば、株式会社アルバック製四重極形質量分析計（Ｑ－ｍａｓｓともいう。）Ｑｕ
ｌｅｅ ＣＧＭ－０５１を用いればよい。
次に、図４（Ｂ）に示す搬送室４００４、及びロードロック室４００３ａと、図４（Ｃ
）に示す大気側基板搬送室４００２、及び大気側基板供給室４００１の詳細について説明
を行う。なお、図４（Ｃ）は、大気側基板搬送室４００２、及び大気側基板供給室４００
１の断面図である。
図４（Ｂ）に示す搬送室４００４については、図４（Ａ）に示す搬送室４００４の記載
を参酌することができる。
ロードロック室４００３ａは、基板受け渡しステージ４１１１を有する。ロードロック
室４００３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室４００３ａの圧
力が大気圧になった時に、大気側基板搬送室４００２に設けられている搬送ロボット４１
０３から基板受け渡しステージ４１１１が基板を受け取る。その後、ロードロック室４０
０３ａを真空引きし、減圧状態としたのち、搬送室４００４に設けられている搬送ロボッ
ト４１０３が基板受け渡しステージ４１１１から基板を受け取る。
また、ロードロック室４００３ａは、バルブを介して真空ポンプ４２００、及びクライ
オポンプ４２０１と接続されている。真空ポンプ４２００、及びクライオポンプ４２０１
の排気系の接続方法は、搬送室４００４の接続方法を参酌することで接続できるため、こ
こでの説明は省略する。なお、図３に示すアンロードロック室４００３ｂは、ロードロッ
ク室４００３ａと同様の構成とすることができる。
大気側基板搬送室４００２は、搬送ロボット４１０３を有する。搬送ロボット４１０３
により、カセットポート４１０１とロードロック室４００３ａとの基板の受け渡しを行う
ことができる。また、大気側基板搬送室４００２、及び大気側基板供給室４００１の上方
にＨＥＰＡフィルター（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａ
ｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルの混入を抑制するための機構を設けて
もよい。
大気側基板供給室４００１は、複数のカセットポート４１０１を有する。カセットポー
ト４１０１は、複数の基板を格納することができる。
上記の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への不純
物の入り込みを抑制できる。さらには、上記の成膜装置を用いて、酸化物半導体膜に接す
る膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ不純物の入り込
みを抑制できる。
例えば、図３及び図４に示す成膜装置を用いて、本発明の一態様の半導体装置を作製す
る場合、以下の順で行うことができる。
成膜室４００６ｂにて第１の酸化物半導体膜を成膜する。続いて、成膜室４００６ｂに
て第２の酸化物半導体膜を成膜する。なお、先の説明の通り、第１の酸化物半導体膜と、
第２の酸化物半導体膜とは、成膜時の酸素ガスの流量を変えることで、酸化物半導体膜の
結晶性または酸化物半導体膜の材料構成を変えることができる。
または、基板加熱室４００５にて基板を加熱する。続いて、成膜室４００６ｂにて第１
の酸化物半導体膜を成膜する。続いて、成膜室４００６ｂにて第２の酸化物半導体膜を成
膜する。このように、第１の酸化物半導体膜及び第２の酸化物半導体膜は、同一の成膜室
４００６ｂ、及び同一のスパッタリングターゲットを用いて、同一基板上に形成される。
別言すると、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、同じ材料を用いて形
成され、材料構成が異なる酸化物半導体膜となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図５乃至１５を用いて説明を行う。
＜２－１．半導体装置の構成例１＞
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり
、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当
し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相
当する。なお、図５（Ａ）において、煩雑になることを避けるため、トランジスタ１００
の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。ま
た、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方
向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面において
も図５（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４
上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１０８
上の導電膜１１２ａと、酸化物半導体膜１０８上の導電膜１１２ｂと、を有する。また、
トランジスタ１００上、具体的には、酸化物半導体膜１０８、導電膜１１２ａ、及び導電
膜１１２ｂ上には、絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上
の絶縁膜１１８とが形成されている。
なお、トランジスタ１００は、所謂チャネルエッチ型のトランジスタである。
また、酸化物半導体膜１０８は、絶縁膜１０６上の酸化物半導体膜１０８＿１と、酸化
物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。なお、酸化物半導体
膜１０８＿１は、実施の形態１で説明した第１の酸化物半導体膜に相当し、酸化物半導体
膜１０８＿２は、実施の形態１で説明した第２の酸化物半導体膜に相当する。すなわち、
酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２は、それぞれ独立に、Ｉｎの
原子数比がＭの原子数比より多い領域を有する。
酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２が、それぞれ独立に、Ｉｎ
の原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００の電界効果
移動度を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が５
０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００の電界効果移動度が１０
０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートド
ライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができ
る。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの
信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出
力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が
少ない表示装置を提供することができる。
一方で、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２が、それぞれ独立
に、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、酸化物半導体膜１０８
＿１、及び酸化物半導体膜１０８＿２それぞれの結晶性が高い場合、電界効果移動度が低
くなる場合がある。
しかしながら、本実施の形態においては、酸化物半導体膜１０８＿１は、酸化物半導体
膜１０８＿２よりも結晶性が低い領域を有する。なお、酸化物半導体膜１０８の結晶性と
しては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分
析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
酸化物半導体膜１０８＿１が結晶性の低い領域を有する場合、以下の優れた効果を有す
る。
まず、酸化物半導体膜１０８中に形成されうる酸素欠損について説明を行う。
酸化物半導体膜１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため
問題となる。例えば、酸化物半導体膜１０８中に酸素欠損が形成されると、該酸素欠損に
水素が結合し、キャリア供給源となる。酸化物半導体膜１０８中にキャリア供給源が生成
されると、酸化物半導体膜１０８を有するトランジスタ１００の電気特性の変動、代表的
にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８においては、酸
素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、酸化物半導体膜１０８近傍の絶縁膜、具体的には
、酸化物半導体膜１０８の上方に形成される絶縁膜１１４、１１６が過剰酸素を含有する
構成である。絶縁膜１１４、１１６から酸化物半導体膜１０８へ酸素または過剰酸素を移
動させることで、酸化物半導体膜中の酸素欠損を低減することが可能となる。
ここで、図１５（Ａ）（Ｂ）を用いて、酸化物半導体膜１０８中に拡散する酸素または
過剰酸素の経路について説明する。図１５（Ａ）（Ｂ）は、酸化物半導体膜１０８中に拡
散する酸素または過剰酸素の拡散経路を表す概念図であり、図１５（Ａ）はチャネル長方
向の概念図であり、図１５（Ｂ）はチャネル幅方向の概念図である。
絶縁膜１１４、１１６が有する酸素または過剰酸素は、上方側から、すなわち酸化物半
導体膜１０８＿２を通過して、酸化物半導体膜１０８＿１に拡散する（図１５（Ａ）（Ｂ
）に示すＲｏｕｔｅ １）。
あるいは、絶縁膜１１４、１１６が有する酸素または過剰酸素は、酸化物半導体膜１０
８＿１、及び酸化物半導体膜１０８＿２それぞれの側面から酸化物半導体膜１０８中に拡
散する（図１５（Ｂ）に示すＲｏｕｔｅ ２）。
例えば、図１５（Ａ）（Ｂ）に示すＲｏｕｔｅ １の場合、酸化物半導体膜１０８＿２
の結晶性が高い場合、酸素または過剰酸素の拡散を阻害する場合がある。一方で、図１５
（Ｂ）に示すＲｏｕｔｅ ２の場合、酸化物半導体膜１０８＿１、及び酸化物半導体膜１
０８＿２それぞれの側面から、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿
２に酸素または過剰酸素を拡散させることが可能となる。
また、図１５（Ｂ）に示すＲｏｕｔｅ ２の場合、酸化物半導体膜１０８＿１の結晶性
が、酸化物半導体膜１０８＿２の結晶性よりも低い領域を有するため、当該領域が過剰酸
素の拡散経路となり、酸化物半導体膜１０８＿１よりも結晶性の高い酸化物半導体膜１０
８＿２にも過剰酸素を拡散させることができる。なお、図１５（Ａ）（Ｂ）中には、図示
しないが、絶縁膜１０６が酸素または過剰酸素を有する場合、絶縁膜１０６からも酸化物
半導体膜１０８中に酸素または過剰酸素が拡散しうる。
また、図１５（Ａ）（Ｂ）中には、図示しないが、酸化物半導体膜１０８＿２の成膜時
に酸素ガスを用いる場合、当該酸素ガスが酸化物半導体膜１０８＿１中に添加することが
できる。また、酸化物半導体膜１０８＿１の膜厚が薄い、例えば、酸化物半導体膜１０８
＿１の膜厚が、５ｎｍ以上４０ｎｍ以下、または１０ｎｍ以上２０ｎｍ以下の場合、酸化
物半導体膜１０８＿２の成膜時の酸素ガスを、酸化物半導体膜１０８＿１の膜中に添加さ
せることができるため好適である。
このように、本発明の一態様の半導体装置においては、結晶構造が異なる酸化物半導体
膜の積層構造とし、結晶性の低い領域を過剰酸素の拡散経路とすることで、信頼性の高い
半導体装置を提供することができる。
なお、酸化物半導体膜１０８を結晶性が低い酸化物半導体膜のみで構成する場合、バッ
クチャネル側、すなわち酸化物半導体膜１０８＿２に相当する領域に不純物（例えば、水
素または水分など）の付着、または不純物が混入することにより、信頼性が悪くなる場合
がある。
酸化物半導体膜１０８に混入する水素または水分などの不純物は、トランジスタ特性に
影響を与えるため問題となる。したがって、酸化物半導体膜１０８においては、水素また
は水分などの不純物が少ないほど好ましい。
そこで、本発明の一態様において、酸化物半導体膜の上層の酸化物半導体膜の結晶性を
高めることで、酸化物半導体膜１０８に混入しうる不純物を抑制することができる。特に
、酸化物半導体膜１０８＿２の結晶性を高めることで、導電膜１１２ａ、１１２ｂを加工
する際のダメージを抑制することができる。酸化物半導体膜１０８の表面、すなわち酸化
物半導体膜１０８＿２の表面は、導電膜１１２ａ、１１２ｂの加工の際のエッチャントま
たはエッチングガスに曝される。しかしながら、酸化物半導体膜１０８＿２は、結晶性が
高い領域を有するため、結晶性が低い酸化物半導体膜１０８＿１と比較してエッチング耐
性に優れる。したがって、酸化物半導体膜１０８＿２は、エッチングストッパとして機能
する。
また、酸化物半導体膜１０８＿１は、酸化物半導体膜１０８＿２よりも結晶性が低い領
域を有することで、キャリア密度が高くなる場合がある。
また、酸化物半導体膜１０８＿１のキャリア密度が高くなると、酸化物半導体膜１０８
＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、酸化物
半導体膜１０８＿１の伝導帯の下端が低くなり、酸化物半導体膜１０８＿１の伝導帯下端
と、ゲート絶縁膜（ここでは、絶縁膜１０６）中に形成されうるトラップ準位とのエネル
ギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜
中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくでき
る場合がある。また、酸化物半導体膜１０８＿１のキャリア密度が高くなると、酸化物半
導体膜１０８の電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１は、複合酸化物半導体であると好適である。当該複合
酸化物半導体については、実施の形態４にて詳細に説明する。
なお、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００において、絶縁膜１０６は、
トランジスタ１００のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６、１１８
は、トランジスタ１００の保護絶縁膜としての機能を有する。また、トランジスタ１００
において、導電膜１０４は、ゲート電極としての機能を有し、導電膜１１２ａは、ソース
電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。なお
、本明細書等において、絶縁膜１０６を第１の絶縁膜と、絶縁膜１１４、１１６を第２の
絶縁膜と、絶縁膜１１８を第３の絶縁膜と、それぞれ呼称する場合がある。
＜２－２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０
０を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けても
よい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より
分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐
熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
ゲート電極として機能する導電膜１０４、ソース電極として機能する導電膜１１２ａ、
ドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、ア
ルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タ
ンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（
Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素
を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成する
ことができる。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウムと錫とを有する酸化物（Ｉ
ｎ－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、イ
ンジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウム
とチタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸
化物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化
物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジ
ウムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体ま
たは酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ
（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば
、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナ
ー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電
体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は
、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電
体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体
は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光
性を有する。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、
Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用い
ることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが
可能となる。
また、導電膜１１２ａ、１１２ｂには、上述の金属元素の中でも、特に銅、チタン、タ
ングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有す
ると好適である。特に、導電膜１１２ａ、１１２ｂとしては、窒化タンタル膜を用いると
好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高い
バリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため
、酸化物半導体膜１０８と接する導電膜、または酸化物半導体膜１０８の近傍の導電膜と
して、最も好適に用いることができる。また、導電膜１１２ａ、１１２ｂとして、銅膜を
用いると、導電膜１１２ａ、１１２ｂの抵抗を低くすることができるため好適である。
また、導電膜１１２ａ、１１２ｂを、無電解めっき法により形成することができる。当
該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓ
ｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能
である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、
好適である。
［ゲート絶縁膜として機能する絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６としては、プラズマ化
学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸
化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハ
フニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル
膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種
以上含む絶縁層を用いることができる。なお、絶縁膜１０６を、積層構造、または３層以
上の積層構造としてもよい。
また、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接す
る絶縁膜１０６は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸
素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１
０６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０６に過剰酸素領域
を設けるには、例えば、酸素雰囲気下にて絶縁膜１０６を形成する、もしくは成膜後の絶
縁膜１０６を酸素雰囲気下で熱処理すればよい。
また、絶縁膜１０６として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化
ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、
酸化シリコンを用いた場合と比べて、絶縁膜１０６の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として、窒化シリコン膜と酸化シリコン膜との
積層膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化
シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００の
ゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よ
って、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、ト
ランジスタ１００の静電破壊を抑制することができる。
［酸化物半導体膜］
酸化物半導体膜１０８としては、先に示す材料を用いることができる。
酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこ
とが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ
：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：
１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
また、酸化物半導体膜１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲ
ットとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多
結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半
導体膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比は
、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０
％の変動を含む。例えば、酸化物半導体膜１０８に用いるスパッタリングターゲットの組
成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される酸化物半導体膜
１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５
ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、
トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体膜１０８は、非単結晶構造であると好ましい。非単結晶構造は、例
えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶
質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ
－ＯＳは最も欠陥準位密度が低い。
［保護絶縁膜として機能する絶縁膜 １］
絶縁膜１１４、１１６は、トランジスタ１００の保護絶縁膜としての機能を有する。ま
た、絶縁膜１１４、１１６は、酸化物半導体膜１０８に酸素を供給する機能を有する。す
なわち、絶縁膜１１４、１１６は、酸素を有する。また、絶縁膜１１４は、酸素を透過す
ることのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成
する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に
含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素
の透過性が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１
４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が
入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁
膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過するこ
とができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から
脱離する酸素を、絶縁膜１１４を介して酸化物半導体膜１０８に移動させることができる
。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形
成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価
電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー
（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の
放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミ
ニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤ
Ｓ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒
素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出
量が１×１０１８分子ｃｍ－３以上５×１０１９分子ｃｍ－３以下である。なお、アンモ
ニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０
℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的
にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導
体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４
及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１４側において電子
をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物
半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフ
トさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応
するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及
び酸化物半導体膜１０８の界面において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧
のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することが
できる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルに
おいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２
．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグ
ナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第
２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５
ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であ
り、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未
満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以
下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値
が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸
化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルのス
ピン密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等が
ある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１
以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である
第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物
の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で
ある。上記の酸化物絶縁膜は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて
、上記の酸化物絶縁膜は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好
ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の
放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上
５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素
原子に換算しての総量である。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定によ
り、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度
が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導
体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁
膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本
実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、こ
れに限定されず、例えば、絶縁膜１１４の単層構造、あるいは３層以上の積層構造として
もよい。
［保護絶縁膜として機能する絶縁膜 ２］
絶縁膜１１８は、トランジスタ１００の保護絶縁膜として機能する。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１
１８は、窒素及びシリコンを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ
金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けるこ
とで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含ま
れる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを
防ぐことができる。
絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜、金属膜などの様々な膜としては
、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、
熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成しても
よい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャン
バー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい
。
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧また
は減圧下とし、基板上に膜を堆積させればよい。
＜２－３．半導体装置の構成例２＞
次に、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００の変形例について、図６乃至
図１０を用いて説明する。
図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ａの上面図であ
り、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相
当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に
相当する。
図６（Ａ）（Ｂ）に示すトランジスタ１００Ａは、所謂チャネル保護型のトランジスタ
構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型、及びチャ
ネル保護型の双方のトランジスタ構造とすることができる。
なお、トランジスタ１００Ａにおいては、絶縁膜１１４、１１６は、開口部１４１ａ、
１４１ｂを有する。また、開口部１４１ａ、１４１ｂを介して酸化物半導体膜１０８と導
電膜１１２ａ、１１２ｂとが接続されている。また、導電膜１１２ａ、１１２ｂ上に絶縁
膜１１８が形成されている。また、絶縁膜１１４、１１６は、所謂チャネル保護膜として
の機能を有する。なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ
１００と同様であり、同様の効果を奏する。
また、図７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｂの上面
図であり、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面
図に相当し、図７（Ｃ）は、図７（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断
面図に相当する。
トランジスタ１００Ｂは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０
４上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１０
８上の導電膜１１２ａと、酸化物半導体膜１０８上の導電膜１１２ｂと、酸化物半導体膜
１０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶
縁膜１１６と、絶縁膜１１６上の導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと
、絶縁膜１１６、導電膜１２０ａ、及び導電膜１２０ｂ上の絶縁膜１１８と、を有する。
また、絶縁膜１１４、１１６は、開口部１４２ａを有する。また、絶縁膜１０６、１１
４、１１６は、開口部１４２ｂを有する。導電膜１２０ａは、開口部１４２ｂを介して、
導電膜１０４と電気的に接続される。また、導電膜１２０ｂは、開口部１４２ａを介して
、導電膜１１２ｂと電気的に接続される。
なお、トランジスタ１００Ｂにおいて、絶縁膜１０６は、トランジスタ１００Ｂの第１
のゲート絶縁膜としての機能を有し、絶縁膜１１４、１１６は、トランジスタ１００Ｂの
第２のゲート絶縁膜としての機能を有し、絶縁膜１１８は、トランジスタ１００Ｂの保護
絶縁膜としての機能を有する。また、トランジスタ１００Ｂにおいて、導電膜１０４は、
第１のゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有
し、導電膜１１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ１００
Ｂにおいて、導電膜１２０ａは、第２のゲート電極としての機能を有し、導電膜１２０ｂ
は、表示装置の画素電極としての機能を有する。
なお、図７（Ｃ）に示すように、導電膜１２０ａは、開口部１４２ｂを介して導電膜１
０４と電気的に接続される。よって、導電膜１０４と、導電膜１２０ａとは、同じ電位が
与えられる。
また、図７（Ｃ）に示すように、酸化物半導体膜１０８は、導電膜１０４、及び導電膜
１２０ａと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれてい
る。導電膜１２０ａのチャネル長方向の長さ、及び導電膜１２０ａのチャネル幅方向の長
さは、酸化物半導体膜１０８のチャネル長方向の長さ、及び酸化物半導体膜１０８のチャ
ネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、
１１６を介して導電膜１２０ａに覆われている。
別言すると、導電膜１０４及び導電膜１２０ａは、絶縁膜１０６、１１４、１１６に設
けられる開口部において接続され、且つ酸化物半導体膜１０８の側端部よりも外側に位置
する領域を有する。
このような構成を有することで、トランジスタ１００Ｂに含まれる酸化物半導体膜１０
８を、導電膜１０４及び導電膜１２０ａの電界によって電気的に囲むことができる。トラ
ンジスタ１００Ｂのように、第１のゲート電極及び第２のゲート電極の電界によって、チ
ャネル領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造を
Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ－Ｃｈａｎｎｅｌ）構造と呼ぶことができる
。
トランジスタ１００Ｂは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極と
して機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半
導体膜１０８に印加することができるため、トランジスタ１００Ｂの電流駆動能力が向上
し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能で
あるため、トランジスタ１００Ｂを微細化することが可能となる。また、トランジスタ１
００Ｂは、酸化物半導体膜１０８が、第１のゲート電極として機能する導電膜１０４及び
第２のゲート電極として機能する導電膜１２０ａによって囲まれた構造を有するため、ト
ランジスタ１００Ｂの機械的強度を高めることができる。
なお、導電膜１２０ａ、１２０ｂとしては、先に示す導電膜１０４、１１２ａ、１１２
ｂに列挙した材料と同様の材料を用いることができる。特に導電膜１２０ａ、１２０ｂと
しては、酸化物導電膜（ＯＣ）が好ましい。導電膜１２０ａ、１２０ｂに酸化物導電膜を
用いることで、絶縁膜１１４、１１６中に酸素を添加することができる。
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００と同様で
あり、同様の効果を奏する。
また、図８（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｃの上面
図であり、図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面
図に相当し、図８（Ｃ）は、図８（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断
面図に相当する。
トランジスタ１００Ｃは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１
１２ｂを３層の積層構造とした構成である。
トランジスタ１００Ｃが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１
２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を
有する。また、トランジスタ１００Ｃが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と
、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２
ｂ＿３と、を有する。
例えば、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜
１１２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガ
リウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。
また、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２としては、銅、アルミニウム、及び銀
の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及
び導電膜１１２ｂ＿３にＩｎ－Ｓｎ酸化物またはＩｎ－Ｚｎ酸化物を用い、導電膜１１２
ａ＿２及び導電膜１１２ｂ＿２に銅を用いることができる。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ酸化物半
導体膜１０８への銅の拡散を抑制できるため好適である。また、上記構成とすることで、
導電膜１１２ｂと、導電膜１２０ｂとの接続抵抗を低くすることができるため好適である
。なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００と同様で
あり、同様の効果を奏する。
また、図９（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｄの上面
図であり、図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面
図に相当し、図９（Ｃ）は、図９（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断
面図に相当する。
トランジスタ１００Ｄは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１
１２ｂを３層の積層構造とした構成である。また、トランジスタ１００Ｄは、先に示すト
ランジスタ１００Ｃが有する導電膜１１２ａ、１１２ｂと導電膜１１２ａ、１１２ｂの形
状が異なる。
トランジスタ１００Ｄが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１
２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を
有する。また、トランジスタ１００Ｃが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と
、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２
ｂ＿３と、を有する。なお、導電膜１１２ａ＿１、導電膜１１２ａ＿２、導電膜１１２ａ
＿３、導電膜１１２ｂ＿１、導電膜１１２ｂ＿２、及び導電膜１１２ｂ＿３としては、先
に示す材料を用いることができる。
また、導電膜１１２ａ＿１の端部は、導電膜１１２ａ＿２の端部よりも外側に位置する
領域を有し、導電膜１１２ａ＿３は、導電膜１１２ａ＿２の上面及び側面を覆い、且つ導
電膜１１２ａ＿１と接する領域を有する。また、導電膜１１２ｂ＿１の端部は、導電膜１
１２ｂ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ｂ＿３は、導電膜１１
２ｂ＿２の上面及び側面を覆い、且つ導電膜１１２ｂ＿１と接する領域を有する。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ酸化物半
導体膜１０８への銅の拡散を抑制できるため好適である。なお、先に示すトランジスタ１
００Ｃよりもトランジスタ１００Ｄに示す構造とした方が、銅の拡散を好適に抑制するこ
とができる。また、上記構成とすることで、導電膜１１２ｂと、導電膜１２０ｂとの接続
抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｄのその他の構
成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
また、図１０（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｅの上
面図であり、図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面
の断面図に相当し、図１０（Ｃ）は、図１０（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における
切断面の断面図に相当する。
トランジスタ１００Ｅは、先に示すトランジスタ１００Ｄと、導電膜１２０ａ、１２０
ｂの位置が異なる。具体的には、トランジスタ１００Ｅの導電膜１２０ａ、１２０ｂは、
絶縁膜１１８上に位置する。なお、トランジスタ１００Ｅのその他の構成は、先に示すト
ランジスタ１００Ｄと同様であり、同様の効果を奏する。
また、本実施の形態に係るトランジスタは、上記の構造のトランジスタを、それぞれ自
由に組み合わせることが可能である。
＜２－４．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ１００Ｂの作製方法について、
図１１乃至図１４を用いて説明する。
なお、図１１（Ａ）乃至図１１（Ｃ）、図１２（Ａ）乃至図１２（Ｃ）、図１３（Ａ）
乃至図１３（Ｃ）、及び図１４（Ａ）乃至図１４（Ｃ）は、半導体装置の作製方法を説明
する断面図である。また、図１１（Ａ）乃至図１１（Ｃ）、図１２（Ａ）乃至図１２（Ｃ
）、図１３（Ａ）乃至図１３（Ｃ）、及び図１４（Ａ）乃至図１４（Ｃ）において、左側
がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導
電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６を形成する（図１１（Ａ
）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能
する導電膜１０４として、厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とを、それ
ぞれスパッタリング法により形成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化
シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
なお、上記窒化シリコン膜は、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第
３の窒化シリコン膜とを有する、３層積層構造である。該３層積層構造の一例としては、
以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
窒化シリコン膜を上述の３層の積層構造とすることで、例えば、導電膜１０４に銅を含
む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅元素の拡散を抑制することができる。
第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁
膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜か
らの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制す
ることができる。
次に、絶縁膜１０６上に酸化物半導体膜１０８＿１＿０、及び酸化物半導体膜１０８＿
２＿０を形成する（図１１（Ｂ）（Ｃ）参照）。
なお、図１１（Ｂ）は、絶縁膜１０６上に酸化物半導体膜１０８＿１＿０、及び酸化物
半導体膜１０８＿２＿０を形成する際の成膜装置内部の断面模式図である。図１１（Ｂ）
では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置さ
れたターゲット１９１と、ターゲット１９１の下方に形成されるプラズマ１９２とが、模
式的に表されている。
なお、図１１（Ｂ）において、絶縁膜１０６に添加される酸素または過剰酸素を模式的
に破線の矢印で表している。例えば、酸化物半導体膜１０８＿１＿０を成膜時に酸素ガス
を用いる場合、絶縁膜１０６中に好適に酸素を添加することができる。
まず、絶縁膜１０６上に酸化物半導体膜１０８＿１＿０を形成する。酸化物半導体膜１
０８＿１＿０の厚さとしては、１ｎｍ以上２５ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ
以下とすればよい。また、酸化物半導体膜１０８＿１＿０は、不活性ガス（代表的にはＡ
ｒガス）及び酸素ガスのいずれか一方または双方を用いて形成される。なお、酸化物半導
体膜１０８＿１＿０を形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流
量比ともいう）としては、０％以上３０％以下、好ましくは５％以上１５％以下である。
上記範囲の酸素流量比で酸化物半導体膜１０８＿１＿０を形成することで、酸化物半導
体膜１０８＿１＿０の結晶性を低くすることができる。
続いて、酸化物半導体膜１０８＿１＿０上に酸化物半導体膜１０８＿２＿０を形成する
。なお、酸化物半導体膜１０８＿２＿０を形成する際に、酸素ガスを含む雰囲気にてプラ
ズマを放電させる。その際に、酸化物半導体膜１０８＿２＿０の被形成面となる酸化物半
導体膜１０８＿１＿０中に酸素が添加される。なお、酸化物半導体膜１０８＿２＿０を形
成する際の酸素流量比としては、３０％より大きく１００％以下、好ましくは５０％以上
１００％以下、さらに好ましくは７０％以上１００％以下である。
また、酸化物半導体膜１０８＿２＿０の厚さとしては、２０ｎｍ以上１００ｎｍ以下、
好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。
なお、上述したように酸化物半導体膜１０８＿２＿０の形成条件としては、酸化物半導
体膜１０８＿１＿０よりも酸素流量比を高めると好ましい。別言すると、酸化物半導体膜
１０８＿１＿０は、酸化物半導体膜１０８＿２＿０のよりも低い酸素分圧で形成されると
好ましい。
また、酸化物半導体膜１０８＿１＿０、及び酸化物半導体膜１０８＿２＿０の形成時の
基板温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１３０℃以下
とすればよい。なお、酸化物半導体膜１０８＿１＿０、及び酸化物半導体膜１０８＿２＿
０を真空中で連続して形成することで、各界面に不純物が取り込まれないため、より好適
である。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとし
て用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、よ
り好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを
用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる
。
また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置におけ
るチャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクラ
イオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１
×１０－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機
時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分
子）の分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好まし
い。
本実施の形態では、酸化物半導体膜１０８＿１＿０の形成条件としては、Ｉｎ－Ｇａ－
Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、ス
パッタリング法により形成する。また、酸化物半導体膜１０８＿１＿０の形成時の基板温
度を室温とし、成膜ガスとして流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍ
の酸素ガスを用いる（酸素流量比１０％）。
また、酸化物半導体膜１０８＿２＿０の形成条件としては、Ｉｎ－Ｇａ－Ｚｎ酸化物タ
ーゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング
法により形成する。また、酸化物半導体膜１０８＿２＿０の形成時の基板温度を室温とし
、成膜ガスとして流量２００ｓｃｃｍの酸素ガスを用いる（酸素流量比１００％）。
酸化物半導体膜１０８＿１＿０と、酸化物半導体膜１０８＿２＿０との成膜時の酸素流
量比を変えることで、結晶性の異なる積層膜を形成することができる。
次に、酸化物半導体膜１０８＿１＿０、及び酸化物半導体膜１０８＿２＿０を所望の形
状に加工することで、島状の酸化物半導体膜１０８＿１、及び島状の酸化物半導体膜１０
８＿２を形成する。なお、本実施の形態においては、酸化物半導体膜１０８＿１、及び酸
化物半導体膜１０８＿２により、島状の酸化物半導体膜１０８が構成される（図１２（Ａ
）参照）。
また、酸化物半導体膜１０８を形成した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、酸化物半導体膜１０８に含まれる水素、
水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物
半導体膜１０８を島状に加工する前に行ってもよい。なお、第１の加熱処理は、酸化物半
導体膜の高純度化処理の一つである。
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００
℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とする。
また、第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を
用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。その
ため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超
乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐ
ｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお
、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい
。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱
してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸
化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる
酸素欠損を低減することができる。
次に、絶縁膜１０６、及び酸化物半導体膜１０８上に導電膜１１２を形成する（図１２
（Ｂ）参照）。
本実施の形態では、導電膜１１２として、厚さ３０ｎｍのチタン膜と、厚さ２００ｎｍ
の銅膜と、厚さ１０ｎｍのチタン膜とを、それぞれ順に、スパッタリング法により成膜す
る。
次に、導電膜１１２を所望の形状に加工することで、島状の導電膜１１２ａと、島状の
導電膜１１２ｂと、を形成する（図１２（Ｃ）参照）。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜１１２を加工
する。ただし、導電膜１１２の加工方法としては、これに限定されず、例えば、ドライエ
ッチング装置を用いてもよい。
また、導電膜１１２ａ、１１２ｂの形成後に、酸化物半導体膜１０８（より具体的には
酸化物半導体膜１０８＿３）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方
法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用い
て洗浄を行うことで、酸化物半導体膜１０８＿３の表面に付着した不純物（例えば、導電
膜１１２ａ、１１２ｂに含まれる元素等）を除去することができる。なお、当該洗浄を必
ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂを形成する工程、及び上記洗浄工程のいずれか一方ま
たは双方において、酸化物半導体膜１０８の導電膜１１２ａ、１１２ｂから露出した領域
が、薄くなる場合がある。
なお、本発明の一態様の半導体装置においては、導電膜１１２ａ、１１２ｂから露出し
た領域、すなわち、酸化物半導体膜１０９＿２は結晶性が高められた酸化物半導体膜であ
る。結晶性が高い酸化物半導体膜は、不純物、特に導電膜１１２ａ、１１２ｂに用いる構
成元素が膜中に拡散しにくい構成である。したがって、信頼性の高い半導体装置を提供す
ることができる。
また、図１２（Ｃ）において、導電膜１１２ａ、１１２ｂから露出した酸化物半導体膜
１０８の表面、すなわち酸化物半導体膜１０８＿２の表面に凹部が形成される場合につい
て例示したが、これに限定されず、導電膜１１２ａ、１１２ｂから露出した酸化物半導体
膜１０８の表面は、凹部を有していなくてもよい。
次に、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１４、及び
絶縁膜１１６を形成する（図１３（Ａ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することが
できる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する
ことができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体
を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラ
ン、トリシラン、フッ化シラン等がある。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０－２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタ１００の信
頼性を高めることができる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第２の加熱処理とする
）を行うと好適である。第２の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸
化物を低減することができる。または、第２の加熱処理により、絶縁膜１１４、１１６に
含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれ
る酸素欠損を低減することができる。
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、
上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該
加熱処理には、電気炉、ＲＴＡ等を用いることができる。
次に、絶縁膜１１４、１１６の所望の領域に開口部１４２ａ、１４２ｂを形成する（図
１３（Ｂ）参照）。
本実施の形態においては、開口部１４２ａ、１４２ｂを、ドライエッチング装置を用い
て形成する。なお、開口部１４２ａは、導電膜１１２ｂに達し、開口部１４２ｂは、導電
膜１０４に達する。
次に、絶縁膜１１６上に導電膜１２０を形成する（図１３（Ｃ）及び図１４（Ａ）参照
）。
なお、図１３（Ｃ）は、絶縁膜１１６上に導電膜１２０を形成する際の成膜装置内部の
断面模式図である。図１３（Ｃ）では、成膜装置としてスパッタリング装置を用い、当該
スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形
成されるプラズマ１９４とが、模式的に表されている。
まず、導電膜１２０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる
。その際に、導電膜１２０の被形成面となる絶縁膜１１６中に、酸素が添加される。また
、導電膜１２０を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、
アルゴンガス、キセノンガスなど）を混合させてもよい。
酸素ガスとしては、少なくとも導電膜１２０を形成する際に含まれていればよく、導電
膜１２０を形成する際の成膜ガス全体に占める酸素ガスの割合としては、０％より大きく
１００％以下、好ましくは１０％以上１００％以下、さらに好ましくは３０％以上１００
％以下である。
なお、図１３（Ｃ）において、絶縁膜１１６に添加される酸素または過剰酸素を模式的
に破線の矢印で表している。
本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）を用いて、スパッタリング法により導電膜１２０を形成する。
なお、本実施の形態では、導電膜１２０を成膜する際に、絶縁膜１１６に酸素を添加す
る方法について例示したがこれに限定されない。例えば、導電膜１２０を形成後に、さら
に絶縁膜１１６に酸素を添加してもよい。
絶縁膜１１６に酸素を添加する方法としては、例えば、インジウムと、錫と、シリコン
とを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物、ＩＴＳＯともいう）ターゲット（Ｉｎ２Ｏ
３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］）を用いて、膜厚５ｎｍのＩＴＳＯ
膜を形成すればよい。この場合、ＩＴＳＯ膜の膜厚としては、１ｎｍ以上２０ｎｍ以下、
または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制でき
るため好ましい。その後、ＩＴＳＯ膜を通過させて、絶縁膜１１６に酸素を添加する。酸
素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等が挙げら
れる。また、酸素を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素
を絶縁膜１１６に添加することができる。上記バイアス電圧としては、例えば、アッシン
グ装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を１Ｗ／ｃ
ｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素を添加する際の基板温度としては、
室温以上３００℃以下、好ましくは、１００℃以上２５０℃以下とすることで、絶縁膜１
１６に効率よく酸素を添加することができる。
次に、導電膜１２０を所望の形状に加工することで、島状の導電膜１２０ａと、島状の
導電膜１２０ｂと、を形成する（図１４（Ｂ）参照）。
本実施の形態においては、ウエットエッチング装置を用い、導電膜１２０を加工する。
次に、絶縁膜１１６、及び導電膜１２０ａ、１２０ｂ上に絶縁膜１１８を形成する（図
１４（Ｃ）参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。絶縁膜１１８とし
ては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例
えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶
縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５
℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場
合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、
絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１
１６中の酸素または過剰酸素を、酸化物半導体膜１０８に移動させることが可能となる。
また、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコ
ンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒
素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性
種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結
合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シ
リコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することが
できる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒
素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な
窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対
する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒
素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する
。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００
ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨ
ｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ
装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電
力を単位面積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である
。
なお、導電膜１２０ａ、１２０ｂとして、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて導電膜を形成した場合、絶縁膜１１
８が形成されることで、絶縁膜１１８が有する水素及び窒素のいずれか一方または双方が
、導電膜１２０ａ、１２０ｂ中に入り込む場合がある。この場合、導電膜１２０ａ、１２
０ｂ中の酸素欠損と、水素及び窒素のいずれか一方または双方が結合することで、導電膜
１２０ａ、１２０ｂの抵抗が低くなる場合がある。
また、絶縁膜１１８形成後に、先に記載の第１の加熱処理及び第２の加熱処理と同等の
加熱処理（以下、第３の加熱処理とする）を行ってもよい。
第３の加熱処理を行うことで、絶縁膜１１６が有する酸素は、酸化物半導体膜１０８中
に移動し、酸化物半導体膜１０８中の酸素欠損を補填する。
以上の工程で図７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂを作製することがで
きる。
なお、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００としては、図１３（Ａ）に示
す工程を行った後に、絶縁膜１１８を形成することで、作製することができる。また、図
６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａとしては、導電膜１１２ａ、１１２ｂ
と、絶縁膜１１４、１１６の形成順を変えて、且つ絶縁膜１１４、１１６に開口部１４１
ａ、１４１ｂを形成する工程を追加することで、作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の酸化物半導体膜が有するＣＡＣ（Ｃｌｏｕｄ－Ａ
ｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
＜３－１．ＣＡＣの構成＞
ＣＡＣとは、酸化物半導体膜を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好まし
くは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。
なお、以下では、酸化物半導体膜において、一つあるいはそれ以上の金属元素が、０．５
ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで
混合した状態をモザイク状、またはパッチ状ともいう。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯともいう。）におけるＣＡＣ－ＩＧ
ＺＯとは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数。））、ま
たはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は
０よりも大きい実数。））と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大き
い実数。））、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４
、およびＺ４は０よりも大きい実数。））などと、材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、酸化物半導体膜中に分
布した構成（クラウド状ともいう）である。
つまり、ＣＡＣ－ＩＧＺＯは、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分で
ある領域と、ＧａＯＸ３が主成分である領域とが、偏在し混合している構造を有する複合
酸化物半導体膜である。また、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分であ
る領域と、ＧａＯＸ３が主成分である領域とは、周辺部が不明瞭である（ボケている）た
め、それぞれの境界は明確には観察できない場合がある。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ
（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で
表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお
、ＣＡＡＣ構造とは、複数のＩＧＺＯナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
一方、ＣＡＣは、材料構成に関する。ＣＡＣとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む
材料構成において、Ｇａを主成分とする複数の領域と、Ｉｎを主成分とする複数の領域と
が、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣにおいて
、結晶構造は副次的な要素である。なお、Ｇａを主成分とする領域と、Ｉｎを主成分とす
る領域とは、ＥＤＸマッピングで評価することができる。なお、Ｇａを主成分とする領域
、及びＩｎを主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は
、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下である。ま
た、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界が観察でき
ない場合がある。
なお、ＣＡＣは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例え
ば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない
。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１
が主成分である領域とは、明確な境界が観察できない場合がある。例えば、領域の中心部
から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、断面写真
のＥＤＸマッピングにおいて、ＥＤＸマッピングでカウントできる元素の個数（以下、存
在量ともいう）に傾斜を有するため、領域の周辺部が不明瞭な（ボケた）状態で観察され
る。具体的には、ＧａＯＸ３が主成分である領域では、Ｇａ原子は、中心部から周辺部に
かけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＧａＸＺｎＹＯＺが主成分
である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＧａＯＸ３が主
成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
＜３－２．ＣＡＣ－ＩＧＺＯの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体膜について測定を行った
結果について説明する。
［試料の構成と作製方法］
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、
酸化物半導体膜を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する
。なお、試料は、基板と、基板上の酸化物半導体膜と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラ
ス基板上に酸化物半導体膜として、１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成
膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、金属酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング
装置内に設置された金属酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下
、Ｒ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガ
スに対する酸素ガスの流量比（酸素ガス流量比ともいう）を、１０％、３０％、または１
００％とすることで、９個の試料を作製する。
［Ｘ線回折による解析］
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉ
ｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製
Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／
２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄ
ｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図１６にＯｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す
。なお、図１６において、上段には成膜時の基板温度条件が１７０℃の試料における測定
結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜
時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガ
ス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が
３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料に
おける測定結果、を示す。
図１６に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸
素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。な
お、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向
した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
ｌｉｎｅ）－ＩＧＺＯともいう）であることに由来することが分かっている。
また、図１６に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス
流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、
または、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配
向は見られないことが分かる。
なお、実施の形態１で説明した第１の酸化物半導体膜としては、図１６に示すＸＲＤス
ペクトルで明確なピークが現れない条件を用いればよい。例えば、図１６に示す９個の試
料のうち、基板温度をＲ．Ｔ．とし、酸素ガス流量比を１０％とした条件、基板温度をＲ
．Ｔ．とし、酸素ガス流量比を３０％とした条件、または基板温度を１３０℃とし、酸素
ガス流量比を１０％とした条件で行えばよい。
また、実施の形態１で説明した第２の酸化物半導体膜としては、図１６に示すＸＲＤス
ペクトルで２θ＝３１°近傍に明確なピークが見られる条件を用いればよい。例えば、図
１６に示す９個の試料のうち、基板温度を１３０℃とし、酸素ガス流量比を１００％とし
た条件、基板温度を１７０℃とし、酸素ガス流量比を３０％とした条件、または基板温度
を１７０℃とし、酸素ガス流量比を１００％とした条件で行えばよい。
［電子顕微鏡による解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
を、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－Ｓ
ＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－
ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ－ＳＴＥＭによって取得した平面像（平面ＴＥＭ像ともいう。）、および断
面像（断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥ
Ｍ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ像の撮影には
、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて、加速
電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図１７（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の平面ＴＥＭ像である。図１７（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガ
ス流量比１０％で作製した試料の断面ＴＥＭ像である。
［電子線回折パターンの解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電
子線回折パターンを取得した結果について説明する。
図１７（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製
した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒
点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子
線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒
点ａ１の結果を図１７（Ｃ）、黒点ａ２の結果を図１７（Ｄ）、黒点ａ３の結果を図１７
（Ｅ）、黒点ａ４の結果を図１７（Ｆ）、および黒点ａ５の結果を図１７（Ｇ）に示す。
図１７（Ｃ）、図１７（Ｄ）、図１７（Ｅ）、図１７（Ｆ）、および図１７（Ｇ）より
、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に
複数のスポットが観測できる。
また、図１７（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、お
よび黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図１７（Ｈ）、黒
点ｂ２の結果を図１７（Ｉ）、黒点ｂ３の結果を図１７（Ｊ）、黒点ｂ４の結果を図１７
（Ｋ）、および黒点ｂ５の結果を図１７（Ｌ）に示す。
図１７（Ｈ）、図１７（Ｉ）、図１７（Ｊ）、図１７（Ｋ）、および図１７（Ｌ）より
、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観
測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平
行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００
９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳ
は、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわ
かる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射さ
せると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸および
ｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体膜（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄ
ｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのよう
な回折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例
えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測さ
れる。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング
状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が
観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折
パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って
、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回
折パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さな
い。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体膜
は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異
なる性質を有すると推定できる。
［元素分析］
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉ
ｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評
価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置
として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。
なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する
試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得
る。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、
Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷
移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領
域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ること
ができる。
図１８には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
の断面におけるＥＤＸマッピングを示す。図１８（Ａ）は、Ｇａ原子のＥＤＸマッピング
（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲と
する。）である。図１８（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原
子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図１８
（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至
２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図１８（Ａ）、図１８（
Ｂ）、および図１８（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは
、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くになるよう
に、明暗で元素の割合を示している。また、図１８に示すＥＤＸマッピングの倍率は７２
０万倍である。
図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示すＥＤＸマッピングでは、画像
に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０
％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここ
で、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）に示す実線で囲む範囲と破線で囲
む範囲に注目する。
図１８（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲
は、相対的に明るい領域を多く含む。また、図１８（Ｂ）では実線で囲む範囲は、相対的
に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ
原子が相対的に少ない領域である。ここで、図１８（Ｃ）では、実線で囲む範囲において
、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲
む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ
原子が相対的に多い領域である。図１８（Ｃ）では、破線で囲む範囲において、左上の領
域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、
破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域
である。
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、Ｉｎ原子の分布は、Ｇ
ａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ
２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見
える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、
クラウド状に広がって形成されている。
このように、ＧａＯが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚｎ酸化物
を、ＣＡＣ－ＩＧＺＯと呼称することができる。
また、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）より、ＧａＯＸ３が主成分で
ある領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズ
は、０．５ｎｍ以上１０ｎｍ以下、または０．３ｎｍ以上３ｎｍ以下で観察される。なお
、好ましくは、ＥＤＸマッピングにおいて、各金属元素が主成分である領域の径は、１ｎ
ｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ－ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる
構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＩＧＺＯは、Ｇａ
ＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分
である領域と、を有する。従って、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合、ＧａＯ
Ｘ３などに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質
とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動
度（μ）を実現することができる。
なお、ＣＡＣ－ＩＧＺＯを半導体素子に用いた場合に、高いオン電流（Ｉｏｎ）、およ
び高い電界効果移動度（μ）を実現する伝導メカニズムは、パーコレーション理論の１つ
であるランダム抵抗網モデルにより、推定することができる。
また、ＣＡＣ－ＩＧＺＯを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＩＧ
ＺＯは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の酸化物半導体膜について、図１９乃至図２
４を用いて説明を行う。
＜４－１．酸化物半導体膜＞
酸化物半導体膜は、少なくともインジウムを含むことが好ましい。特にインジウムおよ
び亜鉛を含むことが好ましい。また、それらに加えて、ガリウム、アルミニウム、イット
リウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン
、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオ
ジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種
、または複数種が含まれていてもよい。
ここで、酸化物半導体膜が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお
、元素Ｍは、ガリウム、アルミニウム、イットリウムまたはスズなどとする。その他の元
素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウ
ム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル
、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組
み合わせても構わない。なお、以下の説明において、酸化物半導体膜が有するインジウム
、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とす
る場合がある。
＜４－２．酸化物半導体膜の結晶構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌ
ｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多
結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈ
ｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導
体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連
結し、歪みを有した結晶構造となっている。なお、歪みとは、ＣＡＡＣ－ＯＳは格子配列
の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇
所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合
がある。また、歪みにおいて、五角形、および七角形などの多角形のナノ結晶を有する場
合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界を確認
することはできない。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制して
いることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が
稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによ
って、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元
素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶
構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置
換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と
表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換し、（Ｉｎ，Ｍ）層と表す
こともできる。
ｎｃ－ＯＳは、微小な領域（例えば、０．５ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ
以上２ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異な
るナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない
。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物
半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋ
ｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、不安定な構造である。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様
の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎ
ｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
また、本発明の一態様における酸化物半導体膜は、複合酸化物半導体を有する。したが
って、以下の説明では、酸化物半導体膜を複合酸化物半導体として表す場合がある。複合
酸化物半導体を用いることで、電界効果移動度の高いトランジスタを得ることができる。
＜４－３．複合酸化物半導体＞
次に、本発明の一態様における、複合酸化物半導体についての説明を行う。以下では、
酸化物半導体膜が形成された試料を作製して評価を行った結果について説明する。
［試料の構成と作製方法］
本発明の一態様に係る２つの試料を作製して評価する。各試料は、それぞれ、酸化物半
導体膜を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、
以下の説明においては、上記２つの試料を便宜的にＳａｍｐｌｅ Ａ１及びＳａｍｐｌｅ
Ａ２として説明を行う。
Ｓａｍｐｌｅ Ａ１及びＳａｍｐｌｅ Ａ２は、それぞれ基板と、基板上の酸化物半導
体膜と、を有する構造である。
［Ｓａｍｐｌｅ Ａ１］
まず、Ｓａｍｐｌｅ Ａ１の作製方法を説明する。基板として、ガラス基板を用いる。
続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体膜として、１００ｎ
ｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａ
とし、ターゲットには、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原
子数比］）を用いる。また、スパッタリング装置内に設置された金属酸化物ターゲットに
２５００ＷのＡＣ電力を供給する。なお、酸化物を成膜する際の条件として、基板温度を
、意図的に加熱しない温度（以下、Ｒ．Ｔ．ともいう。）、とした。また、Ａｒガスを２
７０ｓｃｃｍとし、酸素ガスを３０ｓｃｃｍとして、成膜室に混合ガスを供給して成膜す
る。すなわち、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（酸素ガス流量比ともい
う）を１０％とした。
［Ｓａｍｐｌｅ Ａ２］
次に、Ｓａｍｐｌｅ Ａ２の作製方法を説明する。基板として、ガラス基板を用いる。
続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体膜として、１００ｎ
ｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａ
とし、ターゲットには、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原
子数比］）を用いる。また、スパッタリング装置内に設置された金属酸化物ターゲットに
２５００ＷのＡＣ電力を供給する。なお、酸化物を成膜する際の条件として、基板温度を
、１７０℃とした。また、酸素ガスを３００ｓｃｃｍとして、成膜室に酸素ガスを供給し
て成膜する。すなわち、成膜時における全てのガスに対する酸素ガスの流量比（酸素ガス
流量比ともいう）を１００％とした。
［断面ＨＡＡＤＦ－ＳＴＥＭ］
次に、上記作製したＳａｍｐｌｅ Ａ１及びＳａｍｐｌｅ Ａ２の断面観察についての
説明を行う。断面観察としては、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ
Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴＥＭ観察とした。なお、ＨＡＡＤＦ－ＳＴＥＭ観察には、
日本電子製 ＪＥＭ－ＡＲＭ２００Ｆを用い、加速電圧を２００ｋＶとした。Ｓａｍｐｌ
ｅ Ａ１のＨＡＡＤＦ－ＳＴＥＭ像を図１９（Ａ）に、Ｓａｍｐｌｅ Ａ２のＨＡＡＤＦ
－ＳＴＥＭ像を図１９（Ｂ）に、それぞれ示す。
図１９（Ａ）に示すように、Ｓａｍｐｌｅ Ａ１のＨＡＡＤＦ－ＳＴＥＭ像においては
、明確な配向性が確認されない。一方で、図１９（Ｂ）に示すように、Ｓａｍｐｌｅ Ａ
２のＨＡＡＤＦ－ＳＴＥＭ像においては、ｃ軸方向に層状の配向性が確認される。
ここで、図１９（Ａ）に示すＳａｍｐｌｅ Ａ１の断面における概念図を図２０に示す
。
図２０は、基板Ｓｕｂ．上に酸化物半導体膜が形成された断面（ここでは、ｃ軸方向と
呼ぶ）の概念図である。なお、図２０においては、基板上に酸化物半導体膜が形成される
場合について例示したが、これに限定されず、基板と酸化物半導体膜との間に下地膜また
は層間膜などの絶縁膜、あるいは酸化物半導体膜などの他の半導体膜が形成されていても
よい。
本発明の一態様の酸化物半導体膜は、図２０に示すように、領域Ａ１と、領域Ｂ１と、
領域Ｃ１とが、混合している構造を有する複合酸化物半導体である。
図２０に示す領域Ａ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：ｙ：ｚ（ｘ＞０、ｙ≧０
、ｚ≧０）となるＩｎを有する領域である。また、領域Ｂ１は、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝ａ：ｂ：ｃ（ａ≧０、ｂ＞０、ｃ≧０）となるＧａを有する領域である。また、領
域Ｃ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝α：β：γ（α≧０、β≧０、γ＞０）となる
Ｚｎを有する領域である。
なお、本明細書において、領域Ａ１の元素Ｍに対するＩｎの原子数比が、領域Ｂ１の元
素Ｍに対するＩｎの原子数比よりも大きいことを、領域Ａ１は、領域Ｂ１と比較して、Ｉ
ｎの濃度が高いとする。従って、本明細書において、領域Ａ１をＩｎ－ｒｉｃｈな領域、
また、領域Ｂ１をＩｎ－ｐｏｏｒな領域、ともいう。
例えば、領域Ａ１は、領域Ｂ１よりも、Ｉｎの濃度が１．１倍以上、好ましくは２倍以
上１０倍以下であるとよい。また、領域Ａ１は、少なくともＩｎを有する酸化物であれば
よく、元素Ｍ、およびＺｎは、必ずしも含まれなくともよい。
本発明の一態様の酸化物半導体膜において、領域Ａ１と、領域Ｂ１と、領域Ｃ１とが、
複合体を形成している。つまり、領域Ａ１では、キャリア移動が生じやすく、領域Ｂ１で
は、キャリア移動が生じにくい。そのため、本発明の一態様の酸化物半導体は、キャリア
移動度が高く、かつ、スイッチング特性が高い、半導体特性が良好な材料として用いるこ
とができる。なお、領域Ｃ１は、インジウム亜鉛酸化物、ガリウム亜鉛酸化物、またはイ
ンジウムガリウム亜鉛酸化物である。したがって、領域Ｃ１は、キャリア移動度への寄与
と、スイッチング特性への寄与との双方がありうる。
また、領域Ａ１は、領域Ｂ１よりも半導体性が低く、且つ導電性が高い領域であると言
うこともできる。一方、領域Ｂ１は、領域Ａ１よりも半導体性が高く、且つ導電性が低い
領域であるということもできる。ここで、半導体性が高いとは、バンドギャップが広い、
スイッチング特性が良好、ｉ型半導体に近い、などと言い換えることができる。
一例として、図２０に示すように、領域Ａ１は、ｃ軸方向において、粒状（クラスタと
もいう）に、複数存在する。なお、クラスタは、不規則に偏在していてもよい。また、複
数のクラスタは、重畳した、または連なった状態となる場合がある。例えば、一つのクラ
スタが、他のクラスタと、重畳した形状が連なり、領域Ａ１がクラウド状に広がって観察
される場合がある。
別言すると、領域Ａ１に含まれるクラスタ（第１のクラスタともいう）は、領域Ｂ１に
含まれるクラスタ（第２のクラスタともいう）よりも半導体性が低く、且つ導電性が高い
、と言うこともできる。一方、領域Ｂ１に含まれるクラスタは、領域Ａ１に含まれるクラ
スタよりも半導体性が高く、且つ導電性が低い領域であるということもできる。この構成
の場合、領域Ｂ１は、第２のクラスタを複数有し、複数の第２のクラスタが、それぞれ互
いに繋がる部分を有する。別言すると、領域Ａ１が有する複数の第１のクラスタは、クラ
ウド状にそれぞれ互いに繋がる部分を有し、領域Ｂ１が有する複数の第２のクラスタは、
それぞれ互いに繋がる部分を有する。
このように、本発明の一態様の複合酸化物半導体は、Ｉｎが高濃度の第１の領域（領域
Ａ１）と、Ｉｎが低濃度の第２の領域（領域Ｂ１）と、有し、第１の領域と、第２の領域
とが、領域Ｃ１を介してクラウド状に繋がっている。あるいは、本発明の一態様の複合酸
化物半導体は、Ｉｎが高濃度に広がっている第１の領域と、Ｉｎが高濃度に広がっていな
い第２の領域と、を有し、第１の領域と、第２の領域とがクラウド状に繋がっている。
図２０に示すように、領域Ａ１が互いに連結することで、領域Ａ１が電流の経路となり
うる。これにより、酸化物半導体膜の導電性を高めることができ、これを用いたトランジ
スタの電界効果移動度を高めることができる。
また、図２０に示す領域Ｂ１は、領域Ａ１内に、点在しているとも言える。従って、領
域Ｂ１は、領域Ａ１に立体的にはさまれている状態で存在しうる。換言すると、領域Ｂ１
は、領域Ａ１に取り囲まれた状態で存在しうる。つまり、領域Ｂ１は、領域Ａ１に内包さ
れている構造である。
なお、領域Ａ１が点在する割合は、複合酸化物半導体の作製条件、または組成により、
調節することができる。例えば、領域Ａ１の割合が少ない複合酸化物半導体、または、領
域Ａ１の割合が多い複合酸化物半導体を形成することができる。また、本発明の一態様の
複合酸化物半導体は、領域Ｂ１に対し、領域Ａ１の割合が小さいとは限らない。領域Ａ１
の割合が非常に大きい複合酸化物半導体では、観察する範囲により、領域Ａ１内に領域Ｂ
１が形成されている場合もある。また、例えば、領域Ａ１が形成する粒状の領域のサイズ
は、複合酸化物半導体の作製条件、または組成により、適宜調節することができる。
また、領域Ａ１、領域Ｂ１、及び領域Ｃ１は、それぞれ明確な領界が観察できない場合
がある。なお、領域Ａ１、領域Ｂ１、領域Ｃ１のサイズは、エネルギー分散型Ｘ線分光法
（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐ
ｙ）を用いた、ＥＤＸマッピングにて評価することができる。例えば、領域Ａ１のクラス
タは、断面写真、または平面写真のＥＤＸマッピングにおいて、クラスタの径が、０．５
ｎｍ以上１０ｎｍ以下で観察される場合がある。なお、好ましくはクラスタの径が、１ｎ
ｍ以上２ｎｍ以下とする。
このように、本発明の一態様の酸化物半導体は、領域Ａ１と領域Ｂ１とが混合している
複合酸化物半導体であり、且つ領域Ａ１の機能と、領域Ｂ１の機能とがそれぞれ異なり、
領域Ａ１と領域Ｂ１とが相補的に機能している。
一方で、例えば、領域Ａ１と領域Ｂ１とが層状で積層された構成の場合、領域Ａ１と領
域Ｂ１との間には相互作用がない、または相互作用が起きにくいため、領域Ａ１の機能と
領域Ｂ１の機能とが、それぞれ独立に機能する場合がある。この場合、層状の領域Ａ１に
よって、キャリア移動度を高くすることが出来たとしても、トランジスタのオフ電流が高
くなる場合がある。したがって、本発明の一態様の複合酸化物半導体とすることで、キャ
リア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備えるこ
とが出来る。これは、本発明の一態様の複合体酸化物半導体で得られる優れた効果である
。
＜４－４．複合酸化物半導体の原子数比＞
次に、本発明の一態様の複合酸化物半導体が有する元素の原子数比について説明する。
複合酸化物半導体において、例えば、領域Ａ１が、Ｉｎ、元素Ｍ、およびＺｎを有する
場合に、各元素の原子数比は図２１に示す相図を用いて示すことができる。Ｉｎ、元素Ｍ
、およびＺｎの原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表す。ここで原子
数比は座標（ｘ：ｙ：ｚ）として図中に表すことができる。なお、図２１には、酸素の原
子数比については記載しない。
図２１において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：１
の原子数比（－１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：
（１－α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（
１－α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１
－α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：
（１－α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：７：βの原
子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン
、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図２１（Ａ）（Ｂ）（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の
原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造となる傾向がある。
図２１で示す領域Ａ２は、領域Ａ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比
の好ましい範囲の一例について示している。なお、領域Ａ２は、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝（１＋γ）：０：（１－γ）の原子数比（－１≦γ≦１）となるライン上も含むも
のとする。
図２１で示す領域Ｂ２は、領域Ｂ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比
の好ましい範囲の一例について示している。なお、領域Ｂ２は、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、原子数比
が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂ２は、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値を含む。
領域Ａ２は、Ｉｎの濃度が高いため、領域Ｂ２よりも、導電性が高くなり、キャリア移
動度（電界効果移動度）を高める機能を有する。したがって、領域Ａ１を有する酸化物半
導体膜を用いたトランジスタのオン電流及びキャリア移動度を高めることができる。
一方、領域Ｂ２は、Ｉｎの濃度が低いため、領域Ａ２よりも、導電性が低く、リーク電
流を低減する機能を有する。したがって、領域Ｂ１を有する酸化物半導体膜を用いたトラ
ンジスタのオフ電流を低くすることができる。
例えば、領域Ａ１は、非単結晶であることが好ましい。なお、領域Ａ１が結晶性を有す
る場合、領域Ａ１が、インジウムでは、正方晶系となる傾向がある。また、領域Ａ１が、
酸化インジウム（［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：０：０（ｘ＞０））では、ビックス
バイト型の結晶構造となる傾向がある。また、領域Ａ１が、Ｉｎ－Ｚｎ酸化物（［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝ｘ：０：ｚ（ｘ＞０、ｚ＞０））では、層状の結晶構造となる傾向
がある。
また例えば、領域Ｂ１は、非単結晶であることが好ましい。また領域Ｂ１はＣＡＡＣ－
ＯＳを有することが好ましい。ただし、領域Ｂ１はＣＡＡＣ－ＯＳのみからなる必要はな
く、多結晶酸化物半導体、およびｎｃ－ＯＳ等の領域を有していてもよい。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な
結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こり
にくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって
低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化
物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有することで、複合酸化物半導体として
の物理的性質が安定するため、熱に強く、信頼性が高い複合酸化物半導体を提供すること
ができる。
なお、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比か
らずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、［Ｚｎ］にお
いて、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
また、本発明の一態様である複合酸化物半導体の特性は、原子数比によって一義的に定
まらない。従って、図示する領域は、複合酸化物半導体が有する領域Ａ１、および領域Ｂ
１が有する好ましい原子数比を示す領域であり、境界は厳密ではない。
＜４－５．複合酸化物半導体の作製方法＞
ここで、図２０に示す複合酸化物半導体の作製方法の一例について説明する。本発明の
一態様の複合酸化物半導体は、スパッタリング装置を用いて形成することができる。
［スパッタリング装置］
図２２（Ａ）は、スパッタリング装置が有する成膜室２５０１を説明する断面図であり
、図２２（Ｂ）は、スパッタリング装置が有するマグネットユニット２５３０ａ、及びマ
グネットユニット２５３０ｂの平面図である。
図２２（Ａ）に示す成膜室２５０１は、ターゲットホルダ２５２０ａと、ターゲットホ
ルダ２５２０ｂと、バッキングプレート２５１０ａと、バッキングプレート２５１０ｂと
、ターゲット２５０２ａと、ターゲット２５０２ｂと、部材２５４２と、基板ホルダ２５
７０と、を有する。なお、ターゲット２５０２ａは、バッキングプレート２５１０ａ上に
配置される。また、バッキングプレート２５１０ａは、ターゲットホルダ２５２０ａ上に
配置される。また、マグネットユニット２５３０ａは、バッキングプレート２５１０ａを
介してターゲット２５０２ａ下に配置される。また、ターゲット２５０２ｂは、バッキン
グプレート２５１０ｂ上に配置される。また、バッキングプレート２５１０ｂは、ターゲ
ットホルダ２５２０ｂ上に配置される。また、マグネットユニット２５３０ｂは、バッキ
ングプレート２５１０ｂを介してターゲット２５０２ｂ下に配置される。
図２２（Ａ）、および図２２（Ｂ）に示すように、マグネットユニット２５３０ａは、
マグネット２５３０Ｎ１と、マグネット２５３０Ｎ２と、マグネット２５３０Ｓと、マグ
ネットホルダ２５３２と、を有する。なお、マグネットユニット２５３０ａにおいて、マ
グネット２５３０Ｎ１、マグネット２５３０Ｎ２及びマグネット２５３０Ｓは、マグネッ
トホルダ２５３２上に配置される。また、マグネット２５３０Ｎ１及びマグネット２５３
０Ｎ２は、マグネット２５３０Ｓと間隔を空けて配置される。なお、マグネットユニット
２５３０ｂは、マグネットユニット２５３０ａと同様の構造を有する。なお、成膜室２５
０１に基板２５６０を搬入する場合、基板２５６０は基板ホルダ２５７０に接して配置さ
れる。
ターゲット２５０２ａ、バッキングプレート２５１０ａ及びターゲットホルダ２５２０
ａと、ターゲット２５０２ｂ、バッキングプレート２５１０ｂ及びターゲットホルダ２５
２０ｂと、は部材２５４２によって離間されている。なお、部材２５４２は絶縁体である
ことが好ましい。ただし、部材２５４２が導電体または半導体であっても構わない。また
、部材２５４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない
。
ターゲットホルダ２５２０ａとバッキングプレート２５１０ａとは、ネジ（ボルトなど
）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ａは、バッ
キングプレート２５１０ａを介してターゲット２５０２ａを支持する機能を有する。また
、ターゲットホルダ２５２０ｂとバッキングプレート２５１０ｂとは、ネジ（ボルトなど
）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ｂは、バッ
キングプレート２５１０ｂを介してターゲット２５０２ｂを支持する機能を有する。
バッキングプレート２５１０ａは、ターゲット２５０２ａを固定する機能を有する。ま
た、バッキングプレート２５１０ｂは、ターゲット２５０２ｂを固定する機能を有する。
なお、図２２（Ａ）には、マグネットユニット２５３０ａによって形成される磁力線２
５８０ａ、２５８０ｂが明示されている。
また、図２２（Ｂ）に示すように、マグネットユニット２５３０ａは、長方形または略
長方形のマグネット２５３０Ｎ１と、長方形または略長方形のマグネット２５３０Ｎ２と
、長方形または略長方形のマグネット２５３０Ｓと、がマグネットホルダ２５３２に固定
されている構成を有する。そして、マグネットユニット２５３０ａを、図２２（Ｂ）に示
す矢印のように左右に揺動させることができる。例えば、マグネットユニット２５３０ａ
を、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
ターゲット２５０２ａ上の磁場は、マグネットユニット２５３０ａの揺動とともに変化
する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット２
５０２ａのスパッタリング現象が起こりやすい。これは、マグネットユニット２５３０ｂ
についても同様である。
＜４－６．複合酸化物半導体の作製フロー＞
次に、複合酸化物半導体の作製方法について説明する。図２３は、複合酸化物半導体の
作製方法を説明する工程フロー図である。
図２０に示す複合酸化物半導体は、少なくとも図２３に示す第１乃至第４の工程を経て
作製される。
［第１の工程：成膜室に基板を配置する工程］
第１の工程は、成膜室に基板を配置する工程を有する（図２３ステップＳ１０２参照）
。
第１の工程としては、例えば、図２２に示す成膜室２５０１が有する基板ホルダ２５７
０に基板２５６０を配置する。
成膜時の基板２５６０の温度は、複合酸化物半導体の電気的な性質に影響する。基板温
度が高いほど、複合酸化物半導体の結晶性を高め、信頼性を高めることができる。一方、
基板温度が低いほど、複合酸化物半導体の結晶性を低くし、キャリア移動度を高めること
ができる。特に、成膜時の基板温度が低いほど、複合酸化物半導体を有するトランジスタ
において、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下）における電界効果移動度の
向上が顕著となる。
基板２５６０の温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上
１７０℃以下、より好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲
とすることで、大面積のガラス基板（例えば、先に記載の第８世代乃至第１０世代のガラ
ス基板）を用いる場合に好適である。特に、複合酸化物半導体の成膜時における基板温度
を室温、別言すると意図的に加熱しない状態とすることで、基板の撓みまたは歪みを抑制
することができるため好適である。
また、基板ホルダ２５７０に冷却機構等を設け、基板２５６０を冷却する構成としても
よい。
また、基板２５６０の温度を１００℃以上１３０℃以下とすることにより、複合酸化物
半導体中の水を除去することができる。このように不純物である水を除去することで、電
界効果移動度の向上を図りながら、信頼性の向上を図ることができる。
また、基板２５６０の温度を１００℃以上１３０℃以下として水を除去することにより
、スパッタリング装置に、過剰な熱による歪みが生じることを防ぐことができる。これに
より、半導体装置の生産性向上を図ることができる。よって、生産性が安定するため、大
規模な生産装置を導入しやすいので、大面積の基板を用いた大型の表示装置を容易に製造
することができる。
また、基板２５６０の温度を高くすることで、複合酸化物半導体中の水をより効果的に
除去することができるだけでなく、複合酸化物半導体の結晶性を高めることができる。例
えば基板２５６０の温度を８０℃以上２００℃以下、好ましくは１００℃以上１７０℃以
下の温度とすることで、結晶性の高い複合酸化物半導体を成膜できる。
［第２の工程：成膜室にガスを導入する工程］
第２の工程は、成膜室にガスを導入する工程を有する（図２３ステップＳ２０２参照）
。
第２の工程としては、例えば、図２２に示す成膜室２５０１にガスを導入する。当該ガ
スとしては、アルゴンガス及び酸素ガスのいずれか一方または双方を導入すればよい。な
お、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用いてもよ
い。
酸素ガスを用いて複合酸化物半導体を成膜する際の酸素流量比としては、以下の傾向を
示す。酸素流量比が大きいほど、複合酸化物半導体の結晶性を高め、信頼性を高めること
ができる。一方、酸素流量比が小さいほど、複合酸化物半導体の結晶性を低くし、キャリ
ア移動度を高めることができる。特に、酸素流量比が小さいほど、複合酸化物半導体を有
するトランジスタにおいて、低いゲート電圧（例えば０Ｖより大きく２Ｖ以下の範囲）に
おける電界効果移動度の向上が顕著となる。
酸素流量比は、複合酸化物半導体の用途に応じた好ましい特性を得るために、０％以上
１００％以下の範囲で適宜設定することができる。
例えば、電界効果移動度の高いトランジスタの半導体層に用いる場合には、複合酸化物
半導体の成膜時における酸素流量比として、０％以上３０％以下、好ましくは５％以上３
０％以下、さらに好ましくは７％以上１５％以下とする。
また、高い電界効果移動度と、高い信頼性が両立したトランジスタを得るためには、複
合酸化物半導体の成膜時における酸素流量比を３０％より大きく７０％未満、好ましくは
３０％より大きく５０％以下とする。または、複合酸化物半導体の成膜時における酸素流
量比を１０％以上５０％以下、好ましくは３０％より大きく５０％以下とする。
また、高い信頼性を有するトランジスタを得るためには、複合酸化物半導体の成膜時に
おける酸素流量比を７０％以上１００％以下とする。
このように、成膜時の基板温度と酸素流量比を制御することにより、所望の電気特性を
実現する複合酸化物半導体を成膜することができる。例えば、基板温度を下げる（上げる
）ことと、酸素流量比を下げる（上げる）ことは、それぞれ電界効果移動度に対する寄与
が同等である場合がある。したがって、例えば装置上の制約から、基板温度を十分に上げ
ることができない場合であっても、酸素流量比を高めることで、同等の電界効果移動度を
有するトランジスタを実現することもできる。
また、実施の形態１に示す方法により酸化物半導体膜中の不純物の低減を図ることによ
り、信頼性の高いトランジスタを実現することができる。
［第３の工程：ターゲットに電圧を印加する工程］
第３の工程は、ターゲットに電圧を印加する工程を有する（図２３ステップＳ３０２参
照）。
第３の工程としては、例えば、図２２に示すターゲットホルダ２５２０ａ及びターゲッ
トホルダ２５２０ｂに電圧を印加する。一例としては、ターゲットホルダ２５２０ａに接
続する端子Ｖ１に印加される電位を、基板ホルダ２５７０に接続する端子Ｖ２に印加され
る電位よりも低い電位とする。また、ターゲットホルダ２５２０ｂに接続する端子Ｖ４に
印加される電位を、基板ホルダ２５７０に接続する端子Ｖ２よりも低い電位とする。また
、基板ホルダ２５７０に接続する端子Ｖ２に印加される電位を、接地電位とする。また、
マグネットホルダ２５３２に接続する端子Ｖ３に印加される電位を、接地電位とする。
なお、端子Ｖ１、端子Ｖ２、端子Ｖ３、及び端子Ｖ４に印加される電位は上記の電位に
限定されない。また、ターゲットホルダ２５２０、基板ホルダ２５７０、マグネットホル
ダ２５３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ２５７０が電
気的にフローティング状態であってもよい。なお、端子Ｖ１には、印加する電位の制御が
可能な電源が電気的に接続されているものとする。電源には、ＤＣ電源、ＡＣ電源、また
はＲＦ電源を用いればよい。
また、ターゲット２５０２ａ、及びターゲット２５０２ｂとしては、インジウム、元素
Ｍ（ＭはＧａ、Ａｌ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットを用いると
好ましい。ターゲット２５０２ａ、及びターゲット２５０２ｂの一例としては、Ｉｎ－Ｇ
ａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）、Ｉ
ｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）な
どを用いることができる。以下では、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる場合について説明する。
［第４の工程：基板上に複合酸化物半導体を堆積する工程］
第４の工程は、ターゲットから基板上に複合酸化物半導体を堆積する工程を有する（図
２３ステップＳ４０２参照）。
第４の工程としては、例えば、図２２に示す成膜室２５０１中で、アルゴンガスまたは
酸素ガスが電離し、陽イオンと電子とに分かれてプラズマを形成する。その後、プラズマ
中の陽イオンは、ターゲットホルダ２５２０ａ、２５２０ｂに印加された電位によって、
ターゲット２５０２ａ、２５０２ｂに向けて加速される。陽イオンがＩｎ－Ｇａ－Ｚｎ金
属酸化物ターゲットに衝突することで、スパッタ粒子が生成され、基板２５６０にスパッ
タ粒子が堆積する。
なお、ターゲット２５０２ａ、２５０２ｂとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：
２：４．１または原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７のＩｎ－Ｇａ－Ｚｎ金属酸化
物ターゲットを用いると、ターゲット中に組成の異なる複数の結晶粒を有している場合が
ある。例えば、当該複数の結晶粒は、径が１０μｍ以下である場合が多い。また、例えば
、Ｉｎ－Ｇａ－Ｚｎ金属酸化物ターゲット中に、Ｉｎの割合が多い結晶粒を含む場合に、
先に説明の領域Ａ１が形成される割合が増える場合がある。
＜４－７．成膜モデル＞
次に、第４の工程において、図２４（Ａ）（Ｂ）（Ｃ）に示す成膜モデルを考えことが
できる。
図２４（Ａ）（Ｂ）（Ｃ）は、図２２に示すターゲット２５０２ａ近傍の断面模式図で
ある。なお、図２４（Ａ）は使用前のターゲットの状態を表し、図２４（Ｂ）は成膜前の
ターゲットの状態を表し、図２４（Ｃ）は、成膜中のターゲットの状態を表す。また、図
２４（Ａ）（Ｂ）（Ｃ）には、ターゲット２５０２ａ、プラズマ２１９０、陽イオン２１
９２、スパッタ粒子２５０４ａ、２５０６ａ等が明示されている。
図２４（Ａ）においては、ターゲット２５０２ａの表面が比較的平坦であり、且つ組成
（例えば、Ｉｎ、Ｇａ及びＺｎの組成）が一様である。一方、図２４（Ｂ）においては、
事前に行うスパッタリング処理等によって、ターゲット２５０２ａの表面に凹凸が形成さ
れ、且つ組成に偏析が生じている。当該凹凸及び当該偏析としては、事前に行うスパッタ
リング処理でのプラズマ（例えばＡｒプラズマなど）によって生じうる。なお、図２４（
Ｂ）には、偏析領域２５０４、及び偏析領域２５０６を示している。ここでは、偏析領域
２５０４がＧａ及びＺｎを多く含む領域（Ｇａ，Ｚｎ－Ｒｉｃｈ領域）とし、偏析領域２
５０６がＩｎを多く含む領域（Ｉｎ－Ｒｉｃｈ領域）とする。なお、Ｇａが多く含まれる
偏析領域２５０４が形成される理由としては、ＧａはＩｎよりも融点の低い材料であるた
め、プラズマ処理中にターゲット２５０２ａが受ける熱により、その一部が溶解し、凝集
することで偏析領域２５０４が形成されるためと考えられる。
［第１のステップ］
図２４（Ｃ）では、アルゴンガスまたは酸素ガスが電離し、陽イオン２１９２と電子（
図示しない）とに分かれてプラズマ２１９０を形成する。その後、プラズマ２１９０中の
陽イオン２１９２は、ターゲット２５０２ａ（ここではＩｎ－Ｇａ－Ｚｎ酸化物ターゲッ
ト）に向けて加速する。陽イオン２１９２がＩｎ－Ｇａ－Ｚｎ酸化物ターゲットに衝突す
ることで、スパッタ粒子２５０４ａ、２５０６ａが生成され、Ｉｎ－Ｇａ－Ｚｎ酸化物タ
ーゲットから、スパッタ粒子２５０４ａ、２５０６ａが弾き出される。なお、スパッタ粒
子２５０４ａは、偏析領域２５０４から弾き出されるため、Ｇａ，Ｚｎ－Ｒｉｃｈなクラ
スタを形成している場合がある。また、スパッタ粒子２５０６ａは、偏析領域２５０６か
ら弾き出されるため、Ｉｎ－Ｒｉｃｈなクラスタを形成している場合がある。
また、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットにおいては、最初に偏析領域２５０４からス
パッタ粒子２５０４ａが優先的にスパッタリングされると考えられる。これは、陽イオン
２１９２がＩｎ－Ｇａ－Ｚｎ酸化物ターゲットに衝突することで、相対原子質量が、Ｉｎ
よりもＧａ及びＺｎの方が軽いため、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲットから優先的に弾
き出されるためである。弾き出されたスパッタ粒子２５０４ａが基板上に堆積することで
、図２０に示す領域Ｂ１が形成される。
［第２のステップ］
続いて、図２４（Ｃ）に示すように、偏析領域２５０６からスパッタ粒子２５０６ａが
スパッタリングされる。基板上に先に成膜された領域Ｂ１上にスパッタ粒子２５０６ａが
衝突し、図２０に示す領域Ａ１が形成される。
また、図２４（Ｃ）に示すように、ターゲット２５０２ａは、成膜中にはスパッタされ
続けるため、偏析領域２５０４の生成と、偏析領域２５０４の消滅とが、断続的に発生す
る。
上記第１のステップと、第２のステップとの成膜モデルを繰り返すことで、図２０に示
す本発明の一態様の複合酸化物半導体を得ることができる。
すなわち、Ｉｎ－Ｒｉｃｈな偏析領域２５０６と、Ｇａ，Ｚｎ－Ｒｉｃｈな偏析領域２
５０４から、個別にスパッタ粒子（２５０４ａ及び２５０６ａ）が、それぞれ飛び出して
基板上に堆積する。基板上では、Ｉｎ－Ｒｉｃｈな領域同士がクラウド状に繋がることで
図１９（Ａ）（Ｂ）に示すような、本発明の一態様の複合酸化物半導体が形成されうる。
複合酸化物半導体の膜中で、Ｉｎ－Ｒｉｃｈな領域同士がクラウド状に繋がることで、当
該複合酸化物半導体を用いたトランジスタは、高いオン電流（Ｉｏｎ）、及び高い電界効
果移動度（μＦＥ）を有する。
このように、高いオン電流（Ｉｏｎ）及び高い電界効果移動度（μＦＥ）を満たすトラ
ンジスタにおいては、Ｉｎが重要であり、その他の金属（例えば、Ｇａなど）は必ずしも
必要ない。
なお、上記においては、アルゴンガスを用いて、複合酸化物半導体を成膜するモデルに
ついて例示している。この場合、複合酸化物半導体中に酸素欠損が多く含まれうる。複合
酸化物半導体中に酸素欠損が多く含まれると、当該複合酸化物半導体中に浅い欠陥準位（
ｓＤＯＳともいう）が形成される場合がある。複合酸化物半導体中にｓＤＯＳが形成され
ると、当該ｓＤＯＳがキャリアトラップとなり、オン電流及び電界効果移動度が低下して
しまう。
したがって、アルゴンガスを用いて複合酸化物半導体を形成した場合においては、複合
酸化物半導体の形成後に、複合酸化物半導体中に酸素を供給することによって、複合酸化
物半導体中の酸素欠損を補填しｓＤＯＳを低減すると好ましい。
上記酸素の供給方法としては、例えば、複合酸化物半導体後に、酸素を含む雰囲気下で
熱処理を行う方法、または酸素を含む雰囲気下でプラズマ処理を行う方法などが挙げられ
る。あるいは、複合酸化物半導体に接する絶縁膜、または複合酸化物半導体の近傍の絶縁
膜に過剰酸素を有する構成とすればよい。絶縁膜が過剰酸素を有する構成については、実
施の形態２を参照すればよい。
なお、ここではスパッタリング法による作製方法について説明したが、これに限定され
ず、パルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法
の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
＜４－８．酸化物半導体膜を有するトランジスタ＞
次に、酸化物半導体膜をトランジスタに用いる場合について説明する。
なお、上記複合酸化物半導体をトランジスタに用いることで、キャリア移動度が高く、
かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高
いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体膜を用いることが好ましい
。例えば、酸化物半導体膜は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１
×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０
－９／ｃｍ３以上とすればよい。
本発明の一態様の酸化物半導体膜は、先の説明の通り、高純度真性または実質的に高純
度真性である。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア
発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実
質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度
も低くなる場合がある。
また、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる
場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃
度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するために
は、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素
、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸
化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや
炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析
法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）に
より得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位
を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金
属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやす
い。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減す
ることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導
体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体に
おいて、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒
素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、
さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になる
ため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで
、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する
酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれてい
る酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸
化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半
導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未
満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、酸化物半導体膜中の酸素欠損（Ｖｏ）は、酸素を酸化物半導体膜に導入すること
で、低減することができる。つまり、酸化物半導体膜中の酸素欠損（Ｖｏ）に、酸素が補
填されることで、酸素欠損（Ｖｏ）は消失する。従って、酸化物半導体膜中に、酸素を拡
散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることが
できる。
なお、酸素を酸化物半導体膜に導入する方法として、例えば、酸化物半導体に接して、
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つま
り、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域
ともいう）が形成されていることが好ましい。特に、トランジスタに酸化物半導体膜を用
いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を
設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いる
ことで、安定した電気特性を付与することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図２５乃至図２７を用いて以下説明を行う。
図２５は、表示装置の一例を示す上面図である。図２５に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図２５には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端
子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられ
る。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画
素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号
等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ
７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースド
ライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられ
る。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２６及び図２７を用いて説明する。なお、図２６は、図２５に示す一点鎖線Ｑ－Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２７は、図
２５に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
まず、図２６及び図２７に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜５－１．表示装置の共通部分に関する説明＞
図２６及び図２７に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｄと同様
の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先
の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と
同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有する
ソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て
形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ
７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程
を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘
電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図２６及び図２７において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成とし
てもよい。
また、図２６及び図２７においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７
０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示
す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す
逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジス
タを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲート
ドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜５－２．表示装置が有する入出力装置の構成例＞
また、図２６及び図２７に示す表示装置７００には入出力装置として、タッチパネル７
９１が設けられている。なお、表示装置７００にタッチパネル７９１を設けない構成とし
てもよい。
図２６及び図２７に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との
間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜
７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との間の相互容量
の変化を検知することができる。
また、図２６及び図２７に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図２６
及び図２７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図２６
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図２７に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図２６及び図２７においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。このように、本発明の一態様の表示装置７００は、様々な形態のタッチパ
ネルと組み合わせて用いることができる。
＜５－３．発光素子を用いる表示装置＞
図２６に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図２６に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
また、図２６に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出す
るボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２６
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
＜５－４．液晶素子を用いる表示装置の構成例＞
図２７に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、絶縁膜７７３、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、共
通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７
２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御すること
ができる。図２７に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電
圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され
画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成
され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
なお、図２７においては、導電膜７７２をトランジスタ７５０のドレイン電極として機
能する導電膜に接続する構成について例示したが、これに限定されない。例えば、接続電
極として機能する導電膜を間に挟んでトランジスタ７５０のドレイン電極として機能する
導電膜と電気的に接続させる構成としてもよい。
また、図２７において図示しないが、液晶層７７６と接する位置に、配向膜を設ける構
成としてもよい。また、図２７において図示しないが、偏光部材、位相差部材、反射防止
部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いる
ことのできる表示パネルの一例について、図２８及び図２９を用いて説明する。以下で例
示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射
モードの両方の表示を行うことのできる、表示パネルである。
＜６－１．表示パネルの構成例＞
図２８は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００
は、基板６５１と基板６６１とが貼り合わされた構成を有する。図２８では、基板６６１
を破線で明示している。
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１
には、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設
けられる。また図２８では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例
を示している。そのため、図２８に示す構成は、表示パネル６００とＦＰＣ６７２及びＩ
Ｃ６７３を有する表示モジュールと言うこともできる。
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
配線６６６は、表示部や回路６５９に信号や電力を供給する機能を有する。当該信号や
電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。
また、図２８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板６５１
にＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、
または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６０
０が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動
回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネ
ル６００を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成とし
てもよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、Ｆ
ＰＣ６７２に実装してもよい。
図２８には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表
示素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光
を反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
また、図２８に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも
基板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の
開口を介して基板６６１側に射出される。
＜６－２．断面構成例＞
図２９に、図２８で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５
９を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面
の一例を示す。
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５
１と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、
トランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、
液晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４
１を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている
。
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発
光素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれ
も絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用い
て作製することができる。
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の
共通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられてい
る。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機
能する。
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁
膜６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各ト
ランジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６
８４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８
５が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する
。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶
縁膜６８４の３層を有する場合について示しているが、これに限られず４層以上であって
もよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４
は、不要であれば設けなくてもよい。
また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部が
ゲートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６
５２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に
、同じハッチングパターンを付している。
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層
６１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側
に接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５
を有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶
層６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３
の間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５
６を有する。
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３
は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により
偏光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶
層６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６
６３と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御
することができる。すなわち、偏光板６５６を介して射出される光の強度を制御すること
ができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることによ
り、取り出される光は、例えば赤色を呈する光となる。
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁
膜６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層
構造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６
４５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過
する材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５
５、導電膜６１３等を介して、基板６６１側に射出される。
ここで、図２９に示すように、開口６５５には可視光を透過する導電膜６３５が設けら
れていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領
域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図し
ない光が漏れてしまうことを抑制できる。
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよ
いが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波
長位相差板を積層したものを用いることができる。これにより、外光反射を抑制すること
ができる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャッ
プ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすれば
よい。
また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。
絶縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペー
サとしての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマス
ク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機
能を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６
６０の導電膜６４３と電気的に接続されている。
トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６
３と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは
電気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介
して、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
基板６５１と基板６６１が重ならない領域には、接続部６０４が設けられている。接続
部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０
４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同
一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰ
Ｃ６７２とを接続層６４９を介して電気的に接続することができる。
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６
８７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３
の一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形
成された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号ま
たは電位を、接続部６８７を介して供給することができる。
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子とし
ては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることが
できる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。ま
たニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を
用いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を
用いることが好ましい。このとき導電性の粒子である接続体６８６は、図２９に示すよう
に上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電
気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良など
の不具合の発生を抑制することができる。
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬
化前の接着層６４１に接続体６８６を分散させておけばよい。
図２９では、回路６５９の例としてトランジスタ６０１が設けられている例を示してい
る。
図２９では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成
される半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは
導電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電
膜６２３により構成されている。このような構成とすることで、トランジスタのしきい値
電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を
供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトラ
ンジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させるこ
とができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路
部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用するこ
とで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配
線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同
じ構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造で
あってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部
６６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のト
ランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素
などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２また
は絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで
、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能と
なり、信頼性の高い表示パネルを実現できる。
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられ
ている。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１によ
り、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にでき
る。
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持
基板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジ
スタ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用い
て基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導
電膜６３５のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。ま
たこれとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基
板６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１
により基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することが
できる。
剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選
択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と
当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シ
リコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好まし
い。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高める
ことが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜６３５としては、金属酸化物、金属窒化物、または低抵抗化された酸化物半導体
等の酸化物または窒化物を用いることが好ましい。酸化物半導体を用いる場合には、水素
、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が
、トランジスタに用いる半導体層に比べて高められた材料を、導電膜６３５に用いればよ
い。
＜６－３．各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能
と同様の機能を有する構成についての説明は省略する。
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着
剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としては
エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミ
ド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、Ｅ
ＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性
が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を
用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸
化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用い
ることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を
吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入
することを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出
し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジ
ルコニウム等を用いることができる。
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、
金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層
は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。ま
た、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の
光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料
を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで
、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
＜６－４．作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層
等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、
表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなど
の素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を
支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さ
が１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には
以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。
もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基材を剥離
し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つ
の方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄く
することで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には
、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基
板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が
容易になるため好ましい。
また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支
持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基
材と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基材と剥離層の界面
、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
この方法では、支持基材や剥離層に耐熱性の高い材料を用いることで、素子層を形成する
際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成
できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の
酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン
、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基材とを剥離する方法としては、機械的な力を加えることや、剥離層をエ
ッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられ
る。または、剥離界面を形成する２層の熱膨張の違いを利用し、加熱または冷却すること
により剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用い
ることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、ま
たは鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離
の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂
としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適で
ある。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であ
ることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が
２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキ
シマレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三
高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザとも
いう）を用いてもよい。
または、支持基材と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱す
ることにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流
を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加する
ことにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては
、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いる
ことができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図３０を
用いて説明を行う。
＜７．表示装置の回路構成＞
図３０（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図３０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図３０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図３０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図３０（Ａ）に示す複数の画素回路５０１は、例えば、図３０（Ｂ）に示す構成
とすることができる。
図３０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図３０（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３０（Ａ）に示す複数の画素回路５０１は、例えば、図３０（Ｃ）に示す構成
とすることができる。
また、図３０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図３０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図３０（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図３１乃至図３３を用いて説明を行う。
＜８－１．表示モジュール＞
図３１に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図３１において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜８－２．電子機器１＞
次に、図３２（Ａ）乃至図３２（Ｅ）に電子機器の一例を示す。
図３２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図３２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図３２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図３２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置
することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては
、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表
示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示
部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる
。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図３２（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
＜８－３．電子機器２＞
次に、図３２（Ａ）乃至図３２（Ｅ）に示す電子機器と、異なる電子機器の一例を図３
３（Ａ）乃至図３３（Ｇ）に示す。
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図３３（Ａ）乃至図３３（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図３３（Ａ）乃至図３３（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３３（Ａ）乃至図３３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。
図３３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や
画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（
操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することが
できる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示すること
ができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネッ
トワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの
題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信
の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わ
りに、操作ボタン９０５０などを表示してもよい。
図３３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図３３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図３３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図３３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図３３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
本実施例では、本発明の一態様の半導体装置に用いることのできる酸化物半導体膜を作
製し、評価を行った。なお、本実施例では、Ｓａｍｐｌｅ Ｂ１及びＳａｍｐｌｅ Ｂ２
を作製し、それぞれＨＡＡＤＦ－ＳＴＥＭによって観察および解析した。
＜１－１．Ｓａｍｐｌｅ条件＞
Ｓａｍｐｌｅ Ｂ１については、実施の形態４に示すＳａｍｐｌｅ Ａ１と同様の条件
で作製した。また、Ｓａｍｐｌｅ Ｂ２については、実施の形態４に示すＳａｍｐｌｅ
Ａ２と同様の条件で作製した。
＜１－２．ＴＥＭ像の画像解析＞
次に、Ｓａｍｐｌｅ Ｂ１及びＳａｍｐｌｅ Ｂ２の平面ＴＥＭ像の画像解析を行った
。なお、平面ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、平面ＴＥＭ像の撮
影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いて
、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
その後、Ｓａｍｐｌｅ Ｂ１及びＳａｍｐｌｅ Ｂ２の平面ＴＥＭ像を、それぞれ画像
処理及び画像解析を行った。
画像処理としては、平面ＴＥＭ像を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉ
ｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得した。次に、取得したＦＦＴ
像を、２．８ｎｍ－１から５．０ｎｍ－１の範囲を残してマスク処理を行った。次に、マ
スク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴフィルタリング像を取得し
た。
画像解析としては、ＦＦＴフィルタリング像から格子点を抽出した。格子点の抽出は、
以下の手順で行った。まず、ＦＦＴフィルタリング像のノイズを除去する処理を行った。
ノイズを除去する処理として、半径０．０５ｎｍの範囲における輝度を下式によって平滑
化した。
Figure 2023098901000002
ここで、Ｓ＿Ｉｎｔ（ｘ，ｙ）は座標（ｘ，ｙ）における平滑化された輝度を示し、ｒ
は座標（ｘ，ｙ）と座標（ｘ’，ｙ’）との距離を示し、Ｉｎｔ（ｘ’，ｙ’）は、座標
（ｘ’，ｙ’）における輝度を示す。なお、ｒが０のときは、ｒを１として計算した。
次に、格子点の探索を行った。格子点の条件は、半径０．２２ｎｍ内で全ての格子点候
補よりも輝度が高い座標とした。ここでは、格子点候補が抽出された。なお、半径０．２
２ｎｍ内であれば、ノイズによる格子点の誤検出の頻度を小さくすることができる。また
、ＴＥＭ像では格子点間に一定の距離があるため、半径０．２２ｎｍ内には二つ以上の格
子点が含まれる可能性は低い。
次に、抽出された格子点候補を中心に、半径０．２２ｎｍ内で最も輝度の高い座標を抽
出し、格子点候補を更新した。格子点候補の抽出を繰り返し、新たな格子点候補が現れな
くなったときの座標を格子点として認定した。同様に、認定された格子点から０．２２ｎ
ｍよりも離れた位置において、新たな格子点の認定を行うことで、全ての範囲で格子点を
認定した。得られた複数の格子点は、まとめて格子点群と呼ぶ。
次に、抽出した格子点群から六角形格子の角度を導出する方法について、図３４（Ａ）
（Ｂ）（Ｃ）に示す模式図、及び図３４（Ｄ）に示すフローチャートを用いて説明する。
まず、基準格子点を定め、その最近接である６点の近接格子点を結び、六角形格子を形
成した（図３４（Ａ）、図３４（Ｄ）ステップＳ１１１参照。）。その後、該六角形格子
の中心点である基準格子点から頂点である各格子点までの距離の平均値Ｒを導出した。算
出したＲを各頂点までの距離とし、基準格子点を中心点とした正六角形を形成した（図３
４（Ｄ）ステップＳ１１２参照。）。このとき、正六角形の各頂点と、それぞれに最も近
い近接格子点との距離を距離ｄ１、距離ｄ２、距離ｄ３、距離ｄ４、距離ｄ５および距離
ｄ６とする（図３４（Ｄ）ステップＳ１１３参照。）。次に、正六角形を、中心点を基準
に０．１°刻みで０°から６０°まで回転させ、回転した正六角形と六角形格子との平均
のずれ［Ｄ＝（ｄ１＋ｄ２＋ｄ３＋ｄ４＋ｄ５＋ｄ６）／６］を算出した（図３４（Ｄ）
ステップＳ１１４参照。）。そして、平均のずれＤが最小となるときの正六角形の回転角
度θを求め、六角形格子の角度とした（図３４（Ｄ）ステップＳ１１５）。
次に、平面ＴＥＭ像の観察範囲において、六角形格子の角度が３０°となる割合が最も
高くなるように調整した。ここで、半径１ｎｍの範囲において、六角形格子の角度の平均
値を算出した。続いて、画像処理を経て得られた平面ＴＥＭ像を、領域が有する六角形格
子の角度に応じ、濃淡で表示した。
図３５（Ａ）にＳａｍｐｌｅ Ｂ１の平面ＴＥＭ像を画像処理した結果を、図３５（Ｂ
）にＳａｍｐｌｅ Ｂ２の平面ＴＥＭ像を画像処理した結果を、それぞれ示す。
図３５（Ａ）（Ｂ）に示す平面ＴＥＭ像を画像処理した像は、六角形格子の角度に応じ
た濃淡を示した像である。つまり平面ＴＥＭ像を画像処理した像は、平面ＴＥＭ像のＦＦ
Ｔフィルタリング像において、特定波数領域を分割し、当該領域に濃淡をつけることによ
り、各特定波数領域の格子点から形成されるボロノイ領域の向きを抽出した画像である。
図３５（Ａ）に示す結果より、Ｓａｍｐｌｅ Ｂ１では、六角形の向きがランダムであ
り、ｎｃがモザイク状に分布している様子が分かる。また、図３５（Ｂ）に示す結果より
、Ｓａｍｐｌｅ Ｂ２では、六角形の向きが同じ向きを示す領域が数十ｎｍの広範囲にわ
たって存在する様子が分かる。当該広範囲にわたって存在する領域は、あたかも１つの大
きいグレインを形成しているようにも見える。ただし、当該グレインとグレインとの間の
領域には、Ｓａｍｐｌｅ Ｂ１と同様に六角形の向きがランダムである、ｎｃがモザイク
状に分布し、グレインとグレインとを連続的に結合させているようにも見える。
したがって、図３５（Ａ）（Ｂ）に示す結果より、酸化物半導体膜の成膜時の基板温度
が低い、または成膜時の酸素ガス流量比が小さいほど、六角形の向きがランダムであり、
且つモザイク状に分布している領域が形成されやすいことが示唆される。
このように、平面ＴＥＭ像を画像解析することによって、六角形格子の角度が変化する
境界部を評価することが可能となる。
＜１－３．ボロノイ解析＞
次に、Ｓａｍｐｌｅ Ｂ１及びＳａｍｐｌｅ Ｂ２のボロノイ図を作製し、当該ボロノ
イ図の解析を行った。
ボロノイ図は、格子点群を含む領域で分割した図である。それぞれの格子点は、格子点
を囲む領域から最も近い。以下では、図３６（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す模式図、及
び図３６（Ｅ）に示すフローチャートを用いて、ボロノイ図の作成方法の詳細を説明する
。
まず、図３４に示した方法などによって格子点群を抽出した（図３６（Ａ）および図３
６（Ｅ）ステップＳ１２１参照。）。次に、近接する格子点間を線分で結んだ（図３６（
Ｂ）および図３６（Ｅ）ステップＳ１２２参照。）。次に、各線分の垂直二等分線を引い
た（図３６（Ｃ）および図３６（Ｅ）ステップＳ１２３参照。）。次に、３つの垂直二等
分線が交わる点を抽出した（図３６（Ｅ）ステップＳ１２４参照。）。この点をボロノイ
点と呼ぶ。次に、近接するボロノイ点間を線分で結んだ（図３６（Ｄ）および図３６（Ｅ
）ステップＳ１２５参照。）。このとき、線分に囲まれた多角形領域をボロノイ領域と呼
ぶ。以上の方法によって、ボロノイ図を作成することができる。
次に、上記作成したボロノイ図を基にボロノイ解析を行った。
図３７（Ａ）にＳａｍｐｌｅ Ｂ１のボロノイ解析結果を、図３７（Ｂ）にＳａｍｐｌ
ｅ Ｂ２のボロノイ解析結果を、それぞれ示す。
図３７（Ａ）（Ｂ）において、Ｓａｍｐｌｅ Ｂ１及びＳａｍｐｌｅ Ｂ２におけるボ
ロノイ領域の形状が、四角形乃至九角形のいずれかである個数及び割合を示す。棒グラフ
に、各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである個数を示した。ま
た、表に各試料のボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示した
。
図３７（Ａ）に示す結果より、Ｓａｍｐｌｅ Ｂ１では、六角形の割合が５３．５５％
であった。また、図３７（Ｂ）に示す結果より、Ｓａｍｐｌｅ Ｂ２では、六角形の割合
が７６．７０％であった。
図３７（Ａ）（Ｂ）に示す結果より、酸化物半導体膜の成膜条件の違いにより、酸化物
の結晶状態は大きくことなることが確認された。すなわち、酸化物半導体膜の成膜時の基
板温度が低い、または成膜時の酸素ガス流量比が小さいほど、六角形の割合が低くなるこ
とが示唆された。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合
わせて実施することができる。
本実施例では、本発明の一態様の半導体装置に用いることのできる酸化物半導体膜を作
製し、当該酸化物半導体膜のウエットエッチングレートについて評価を行った。
なお、本実施例では、酸化物半導体膜の成膜時の基板温度を２水準（Ｔｓｕｂ．＝１３
０℃、及びＴｓｕｂ．＝１７０℃）とし、酸化物半導体膜の成膜時の酸素流量比を５水準
（Ｏ２＝１０％、３０％、５０％、７０％、及び１００％）として、合計１０水準の条件
を作製した。なお、上記１０水準の酸化物半導体膜の組成としては、Ｉｎ：Ｇａ：Ｚｎ＝
４：２：４．１［原子数比］の金属酸化物ターゲットを用い、厚さ１００ｎｍとなるよう
に形成した。また、酸化物半導体膜のエッチングには、エッチャント（濃度８５％のリン
酸水溶液に対して、純水で１００倍に希釈）を用い、処理時間を６０秒とした。
＜２．ウエットエッチングレート＞
上記作製した１０水準の酸化物半導体膜のウエットエッチングレートを表１に示す。
Figure 2023098901000003
表１に示すように、酸化物半導体膜の成膜時の基板温度が高い方が、ウエットエッチン
グレートが遅く、酸化物半導体膜の成膜時の酸素流量比が小さい方が、ウエットエッチン
グレートが早い結果が得られた。
このように、酸化物半導体膜の成膜時の基板温度、及び成膜時の酸素流量比を変えるこ
とで、ウエットエッチングレートの異なる酸化物半導体膜が成膜できることが確認できた
。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合
わせて実施することができる。
本実施例においては、図１０に示すトランジスタ１００Ｅに相当するトランジスタを作
製し、該トランジスタのＩｄ－Ｖｇ特性の評価、信頼性評価、及び断面観察を行った。
なお、本実施例で作製した試料は、チャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍの
トランジスタと、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジスタと、チ
ャネル長Ｌ＝６μｍ、チャネル幅Ｗ＝５０μｍとの合計３種類のトランジスタである。ま
た、上記３種類のトランジスタを、それぞれ１０個形成した。
本実施例で作製した試料について、以下説明を行う。なお、以下の説明において、図１
０に示すトランジスタ１００Ｅに付記した符号を用いて説明する。
＜３－１．試料の作製方法＞
まず、基板１０２上に導電膜１０４を形成した。基板１０２としては、ガラス基板を用
いた。また、導電膜１０４としては、厚さ１００ｎｍのタングステン膜を、スパッタリン
グ装置を用いて形成した。
次に、基板１０２及び導電膜１０４上に絶縁膜１０６を形成した。絶縁膜１０６として
は、厚さ４００ｎｍの窒化シリコン膜と、厚さ１５ｎｍの酸化窒化シリコン膜とを、ＰＥ
ＣＶＤ装置を用いて形成した。
次に、絶縁膜１０６上に酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２を
形成した。酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２は、それぞれ、スパ
ッタリング装置を用いて、Ｉｎ－Ｇａ－Ｚｎ酸化物を形成した。
また、酸化物半導体膜１０８＿１は、厚さ１０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とし、酸
化物半導体膜１０８＿２は、厚さ２５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とした。なお、酸化
物半導体膜１０８＿１の成膜条件としては、基板温度を１３０℃とし、流量１８０ｓｃｃ
ｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．
６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１
［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。また、酸化物半導体膜１０
８＿２の成膜条件としては、基板温度を１３０℃とし、流量１００ｓｃｃｍの酸素ガスを
チャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成
膜した。なお、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２とは、スパッタリ
ング装置の真空チャンバー内で連続して形成した。
次に、絶縁膜１０６及び酸化物半導体膜１０８＿２上に導電膜１１２ａ、１１２ｂを形
成した。導電膜１１２ａ、１１２ｂとしては、厚さ３０ｎｍのチタン膜と、厚さ２００ｎ
ｍの銅膜と、厚さ５０ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続し
て形成した。
次に、絶縁膜１０６、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁
膜１１４及び絶縁膜１１６を形成した。絶縁膜１１４としては、厚さ３０ｎｍの酸化窒化
シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１１６としては、厚さ４
００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１
４及び絶縁膜１１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
次に、第１の熱処理を行った。該第１の熱処理としては、窒素ガス雰囲気下で３５０℃
１時間とした。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ１００
ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、導電膜１１２ｂに達する開口部１４２ａ及び、導電膜１０４に達する開口部１４
２ｂを形成した。開口部１４２ａ、１４２ｂとしては、ドライエッチング装置を用いて形
成した。
次に、開口部１４２ａ、１４２ｂを覆うように絶縁膜１１８上に導電膜を形成し、該導
電膜を加工することで導電膜１２０ａ、１２０ｂを形成した。導電膜１２０ａ、１２０ｂ
としては、厚さ１００ｎｍのＩｎ－Ｓｎ－Ｓｉ酸化物を、スパッタリング装置を用いて形
成した。
次に、第２の熱処理を行った。該第２の熱処理としては、窒素ガス雰囲気下で２５０℃
１時間とした。
以上の工程で本実施例の試料を作製した。
＜３－２．Ｉｄ－Ｖｇ特性＞
次に、上記作製した試料のＩｄ－Ｖｇ特性を測定した。本実施例における試料のＩｄ－
Ｖｇ特性結果を、図３８（Ａ）（Ｂ）（Ｃ）に示す。
なお、図３８（Ａ）は、チャネル長Ｌ＝２μｍ、チャネル幅Ｗ＝５０μｍのトランジス
タのＩｄ－Ｖｇ特性結果であり、図３８（Ｂ）は、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ
＝５０μｍのトランジスタのＩｄ－Ｖｇ特性結果であり、図３８（Ｃ）は、チャネル長Ｌ
＝６μｍ、チャネル幅Ｗ＝５０μｍのトランジスタのＩｄ－Ｖｇ特性結果である。また、
図３８（Ａ）（Ｂ）（Ｃ）において、１０個のトランジスタのＩｄ－Ｖｇ特性結果を、そ
れぞれ重ねて示している。
また、トランジスタ１００Ｅの第１のゲート電極として機能する導電膜１０４に印加す
る電圧（以下、ゲート電圧（Ｖｇ）ともいう。）、及び第２のゲート電極として機能する
導電膜１２０ａに印加する電圧（Ｖｂｇ）としては、－１５Ｖから＋２０Ｖまで０．２５
Ｖのステップで印加した。また、ソース電極として機能する導電膜１１２ａに印加する電
圧（以下、ソース電圧（ＶＳ）ともいう。）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極とし
て機能する導電膜１１２ｂに印加する電圧（以下、ドレイン電圧（ＶＤ）ともいう。）を
１Ｖまたは１０Ｖとした。
図３８（Ａ）（Ｂ）（Ｃ）に示す結果から、本実施例で作製した試料は、良好な電気特
性を示すことが確認された。
＜３－３．信頼性評価＞
次に、上記作製した試料の信頼性評価を行った。信頼性評価としては、バイアス－熱ス
トレス試験（以下、ＧＢＴ試験と呼ぶ。）を用いた。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（ＶＧ）を±３０Ｖ、とし、ドレイ
ン電圧（ＶＤ）とソース電圧（ＶＳ）を０Ｖ（ＣＯＭＭＯＮ）とし、ストレス温度を６０
℃とし、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色Ｌ
ＥＤにて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、ト
ランジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びド
レイン電極とは異なる電位を一定時間（ここでは１時間）印加した。また、ゲート電極に
与える電位がソース電極及びドレイン電極の電位よりも高い場合をポジティブストレスと
し、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも低い場合をネガ
ティブストレスとした。したがって、測定環境と合わせて、ポジティブＢＴストレス（Ｐ
ＢＴＳ）、ネガティブＢＴストレス（ＮＢＴＳ）、光照射ポジティブＢＴストレス（ＰＢ
ＩＴＳ）、及び光照射ネガティブＢＴストレス（ＮＢＩＴＳ）の合計４条件にて信頼性評
価を実施した。
ＢＴ試験結果を図３９に示す。図３９において、縦軸がトランジスタのしきい値電圧の
変化量（ΔＶｔｈ）を、横軸が条件を、それぞれ示す。
図３９に示す結果から、本実施例で作製した試料は、しきい値電圧の変動量が各条件で
±１．５Ｖ以内と良好な信頼性を有する。
＜３－４．断面観察＞
次に、上記作製した試料の断面観察を行った。断面観察としては、透過型電子顕微鏡（
ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用い
た。
試料の断面ＴＥＭ像を図４０（Ａ）（Ｂ）に示す。なお、図４０（Ａ）は、トランジス
タ１００Ｅのチャネル幅方向を５０，０００倍の倍率で観察した断面ＴＥＭ像であり、図
４０（Ｂ）は、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２近傍を２００，
０００倍の倍率で観察した断面ＴＥＭ像である。図４０（Ａ）（Ｂ）に示すように、本実
施例で作製した試料は、良好な断面形状であることが確認された。特に、酸化物半導体膜
１０８＿１及び酸化物半導体膜１０８＿２の断面形状が良好である様子が分かる。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例では、本発明の一態様の半導体装置に用いることのできる酸化物半導体膜を作
製し、当該酸化物半導体膜の膜中の不純物について評価を行った。
＜４－１．試料の作製方法＞
まず、本実施例では、以下に示すｓａｍｐｌｅ Ｄ１及びｓａｍｐｌｅ Ｄ２を作製し
た。各試料の作製方法について説明を行う。
［ｓａｍｐｌｅ Ｄ１］
ｓａｍｐｌｅ Ｄ１としては、ガラス基板上に酸化物半導体膜１０８＿１と、酸化物半
導体膜１０８＿１上に酸化物半導体膜１０８＿２と、を形成した。また、酸化物半導体膜
１０８＿１は、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とし、酸化物半導体膜１０８＿
２は、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とした。なお、酸化物半導体膜１０８＿
１の成膜条件としては、基板温度を１３０℃とし、流量１８０ｓｃｃｍのアルゴンガスと
、流量２０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸
化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２
５００ＷのＡＣ電力を投入して成膜した。また、酸化物半導体膜１０８＿２の成膜条件と
しては、基板温度を１３０℃とし、流量１００ｓｃｃｍの酸素ガスをチャンバー内に導入
し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。なお、酸化
物半導体膜１０８＿１と酸化物半導体膜１０８＿２とは、スパッタリング装置の真空チャ
ンバー内で連続して形成した。
［ｓａｍｐｌｅ Ｄ２］
ｓａｍｐｌｅ Ｄ２としては、ガラス基板上に酸化物半導体膜１０８＿１と、酸化物半
導体膜１０８＿１上に酸化物半導体膜１０８＿２と、を形成した。また、酸化物半導体膜
１０８＿１は、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とし、酸化物半導体膜１０８＿
２は、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物とした。なお、酸化物半導体膜１０８＿
１の成膜条件としては、基板温度を１３０℃とし、流量１８０ｓｃｃｍのアルゴンガスと
、流量２０ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸
化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２
５００ＷのＡＣ電力を投入して成膜した。また、酸化物半導体膜１０８＿２の成膜条件と
しては、基板温度を１７０℃とし、流量５０ｓｃｃｍのアルゴンガスと、流量５０ｓｃｃ
ｍの酸素ガスとをチャンバー内に導入し、圧力を０．２Ｐａとし、金属酸化物スパッタリ
ングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）に５００ＷのＡＣ電
力を投入して成膜した。
また、酸化物半導体膜の膜中の不純物分析としては、ＳＩＭＳ測定により行った。また
、ＳＩＭＳ測定に用いた装置は、アルバック・ファイ社製四重極型質量分析装置（ＡＤＥ
ＰＴ１０１０特型）とした。
＜４－２．ＳＩＭＳ分析＞
次に、本実施例における、酸化物半導体膜の膜中の不純物の分析結果を、図４１、及び
図４２（Ａ）（Ｂ）に、それぞれ示す。
なお、図４１は、酸化物半導体膜中の水素濃度を説明する図であり、図４２（Ａ）は、
酸化物半導体膜中の炭素濃度を説明する図であり、図４２（Ｂ）は、酸化物半導体膜中の
窒素濃度を説明する図である。
図４１、及び図４２（Ａ）（Ｂ）に示す結果より、ｓａｍｐｌｅ Ｄ１とｓａｍｐｌｅ
Ｄ２とを比較すると、ｓａｍｐｌｅ Ｄ１の酸化物半導体膜１０８＿１と、酸化物半導
体膜１０８＿２との界面の不純物（水素、炭素、及び窒素）濃度が低いことがわかる。ｓ
ａｍｐｌｅ Ｄ１は、同じ組成の金属酸化物ターゲットを用い、同じ真空チャンバーで連
続して形成しているため、酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿２との
界面における不純物濃度を抑制することが可能となる。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
本実施例では、本発明の一態様の半導体装置に用いることのできる酸化物半導体膜を作
製し、当該酸化物半導体膜の膜中の構成元素の分析、及び酸化物半導体膜の欠陥準位につ
いて評価を行った。
＜５－１．試料の作製方法＞
まず、本実施例では、以下に示すｓａｍｐｌｅ Ｅ１及びｓａｍｐｌｅ Ｅ２を作製し
た。各試料の作製方法について説明を行う。
［ｓａｍｐｌｅ Ｅ１］
ｓａｍｐｌｅ Ｅ１は、ガラス基板上に厚さ１００ｎｍの第１の酸化窒化シリコン膜と
、当該第１の酸化窒化シリコン膜上の厚さ１００ｎｍの酸化物半導体膜（以下、酸化物半
導体膜１０８＿１と示す）と、酸化物半導体膜１０８＿１上の酸化物半導体膜（以下、酸
化物半導体膜１０８＿２と示す）と、酸化物半導体膜１０８＿２上の第２の酸化窒化シリ
コン膜と、を有する。
第１の酸化窒化シリコン膜は、ＰＥＣＶＤ装置を用いて形成した。なお、第１の酸化窒
化シリコン膜の成膜時における基板温度は３５０℃とした。
また、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２は、それぞれＩｎ－
Ｇａ－Ｚｎ酸化物とした。なお、酸化物半導体膜１０８＿１の成膜条件としては、基板温
度を１３０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素（１
６Ｏ）ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリング
ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力
を投入して成膜した。また、酸化物半導体膜１０８＿２の成膜条件としては、基板温度を
１３０℃とし、流量１００ｓｃｃｍの酸素（１８Ｏ）ガスをチャンバー内に導入し、圧力
を０．６Ｐａとし、金属酸化物スパッタリングターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。
第２の酸化窒化シリコン膜は、ＰＥＣＶＤ装置を用いて形成した。なお、第２の酸化窒
化シリコン膜の成膜時における基板温度は２２０℃とした。
［ｓａｍｐｌｅ Ｅ２］
ｓａｍｐｌｅ Ｅ２は、ｓａｍｐｌｅ Ｅ１と同様の構成とし、酸化物半導体膜１０８
＿２の成膜条件をｓａｍｐｌｅ Ｅ１と異なる条件とした。
ｓａｍｐｌｅ Ｅ２の酸化物半導体膜１０８＿２の成膜条件としては、基板温度を１３
０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素（１８Ｏ）ガ
スをチャンバー内に導入し、圧力を０．６Ｐａとし、金属酸化物スパッタリングターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入し
て成膜した。
なお、本実施例では、ｓａｍｐｌｅ Ｅ１及びｓａｍｐｌｅ Ｅ２ともに、酸化物半導
体膜１０８＿２の成膜時における、成膜ガスの酸素としては、１８Ｏを用いている。１８
Ｏを用いた理由としては、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２中に
は、酸素（１６Ｏ）が主成分レベルで含有されているため、酸化物半導体膜１０８＿２の
成膜時における酸素（１８Ｏ）が、酸化物半導体膜１０８＿１中に取り込まれる量を測定
するためである。
また、酸化物半導体膜の膜中の不純物分析としては、ＳＩＭＳ測定により行った。また
、ＳＩＭＳ測定に用いた装置は、アルバック・ファイ社製四重極型質量分析装置（ＡＤＥ
ＰＴ１０１０特型）とした。
＜５－２．ＳＩＭＳ分析＞
次に、本実施例における、酸化物半導体膜の膜中のＳＩＭＳ分析結果を、図４３に示す
。なお、図４３は、酸化物半導体膜中の酸素（１８Ｏ）濃度を説明する図である。
図４３に示す結果より、ｓａｍｐｌｅ Ｅ１とｓａｍｐｌｅ Ｅ２とを比較すると、ｓ
ａｍｐｌｅＥ２よりもｓａｍｐｌｅ Ｅ１の酸化物半導体膜１０８＿１と、酸化物半導体
膜１０８＿２との界面、及び酸化物半導体膜１０８＿１中に取り込まれる１８Ｏ濃度が高
いことがわかる。また、ｓａｍｐｌｅＥ１及びｓａｍｐｌｅ Ｅ２ともに、酸化物半導体
膜１０８＿１中には、１８Ｏが概ね１５ｎｍ入り込んでいることが分かる。
＜５－３．酸化物半導体膜中の欠陥評価＞
次に、上記作製したｓａｍｐｌｅ Ｅ１及びｓａｍｐｌｅ Ｅ２の相当する試料の酸化
物半導体膜中の欠陥について評価を行った。本実施例では、ＥＳＲを用いて、ｇ＝１．９
３に現れる信号に由来するスピン密度を測定した。なお、ｇ＝１．９３に現れる信号に由
来するスピン密度は、酸化物半導体膜中に含まれ得る酸素欠損（Ｖｏ）、または当該酸素
欠損に水素が入り込んだ（ＶｏＨ）に起因する。
ｓａｍｐｌｅ Ｅ１及びｓａｍｐｌｅ Ｅ２に相当する試料のＥＳＲ測定結果を図４４
に示す。
図４４に示すように、ｓａｍｐｌｅＥ１とｓａｍｐｌｅ Ｅ２とを比較すると、ｓａｍ
ｐｌｅ Ｅ１の方が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の積層構
造における、ｇ＝１．９３に現れる信号に由来するスピン密度が低くなることがわかる。
これは、酸化物半導体膜１０８＿２の成膜時における酸素流量比を高めることで、酸化物
半導体膜１０８＿１及び酸化物半導体膜１０８＿２中の酸素欠損が補填されるためだと示
唆される。
なお、本実施例に示す構成は、他の実施の形態、または実施例と適宜組み合わせて用い
ることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿１＿０ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿２＿０ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０９＿２ 酸化物半導体膜
１１２ 導電膜
１１２ａ 導電膜
１１２ａ＿１ 導電膜
１１２ａ＿２ 導電膜
１１２ａ＿３ 導電膜
１１２ｂ 導電膜
１１２ｂ＿１ 導電膜
１１２ｂ＿２ 導電膜
１１２ｂ＿３ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１９１ ターゲット
１９２ プラズマ
１９３ ターゲット
１９４ プラズマ
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ 表示パネル
６０１ トランジスタ
６０４ 接続部
６０５ トランジスタ
６０６ トランジスタ
６０７ 接続部
６１２ 液晶層
６１３ 導電膜
６１７ 絶縁膜
６２０ 絶縁膜
６２１ 絶縁膜
６２３ 導電膜
６３１ 着色層
６３２ 遮光膜
６３３ａ 配向膜
６３３ｂ 配向膜
６３４ 着色層
６３５ 導電膜
６４０ 液晶素子
６４１ 接着層
６４２ 接着層
６４３ 導電膜
６４４ ＥＬ層
６４５ａ 導電膜
６４５ｂ 導電膜
６４６ 絶縁膜
６４７ 絶縁膜
６４８ 導電膜
６４９ 接続層
６５１ 基板
６５２ 導電膜
６５３ 半導体膜
６５４ 導電膜
６５５ 開口
６５６ 偏光板
６５９ 回路
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６３ 導電膜
６６４ 電極
６６５ 電極
６６６ 配線
６６７ 電極
６７２ ＦＰＣ
６７３ ＩＣ
６８１ 絶縁膜
６８２ 絶縁膜
６８３ 絶縁膜
６８４ 絶縁膜
６８５ 絶縁膜
６８６ 接続体
６８７ 接続部
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
２１９０ プラズマ
２１９２ 陽イオン
２５０１ 成膜室
２５０２ａ ターゲット
２５０２ｂ ターゲット
２５０４ 偏析領域
２５０４ａ スパッタ粒子
２５０６ 偏析領域
２５０６ａ スパッタ粒子
２５１０ａ バッキングプレート
２５１０ｂ バッキングプレート
２５２０ ターゲットホルダ
２５２０ａ ターゲットホルダ
２５２０ｂ ターゲットホルダ
２５３０ａ マグネットユニット
２５３０ｂ マグネットユニット
２５３０Ｎ１ マグネット
２５３０Ｎ２ マグネット
２５３０Ｓ マグネット
２５３２ マグネットホルダ
２５４２ 部材
２５６０ 基板
２５７０ 基板ホルダ
２５８０ａ 磁力線
２５８０ｂ 磁力線
４０００ 成膜装置
４００１ 大気側基板供給室
４００２ 大気側基板搬送室
４００３ａ ロードロック室
４００３ｂ アンロードロック室
４００４ 搬送室
４００５ 基板加熱室
４００６ａ 成膜室
４００６ｂ 成膜室
４００６ｃ 成膜室
４１０１ カセットポート
４１０２ アライメントポート
４１０３ 搬送ロボット
４１０４ ゲートバルブ
４１０５ 加熱ステージ
４１０６ ターゲット
４１０７ 防着板
４１０８ 基板ステージ
４１０９ 基板
４１１０ クライオトラップ
４１１１ ステージ
４２００ 真空ポンプ
４２０１ クライオポンプ
４２０２ ターボ分子ポンプ
４３００ マスフローコントローラ
４３０１ 精製機
４３０２ ガス加熱機構
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (1)

  1. 半導体装置の作製方法であって、
    成膜室で基板を加熱する第１の工程と、
    前記成膜室で第１の酸化物半導体膜を成膜する第２の工程と、
    前記成膜室で前記第１の酸化物半導体膜上に第２の酸化物半導体膜を成膜する第３の工程と、を有し、
    前記成膜室の内部は、水蒸気分圧が大気よりも小さい雰囲気であり、
    前記第２の工程は、前記第１の工程よりも酸素分圧が高い雰囲気下であり、
    前記第１の酸化物半導体膜は、ナノ結晶を有するように成膜され、
    前記第２の酸化物半導体膜は、ｃ軸配向性の結晶を有するように成膜される、
    半導体装置の作製方法。
JP2023052598A 2016-05-20 2023-03-29 半導体装置の作製方法 Pending JP2023098901A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016101578 2016-05-20
JP2016101578 2016-05-20
JP2016152985 2016-08-03
JP2016152985 2016-08-03
JP2021127485A JP2021184485A (ja) 2016-05-20 2021-08-03 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021127485A Division JP2021184485A (ja) 2016-05-20 2021-08-03 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2023098901A true JP2023098901A (ja) 2023-07-11

Family

ID=60324904

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017099657A Active JP6925164B2 (ja) 2016-05-20 2017-05-19 半導体装置または当該半導体装置を有する表示装置
JP2021127485A Withdrawn JP2021184485A (ja) 2016-05-20 2021-08-03 半導体装置の作製方法
JP2023052598A Pending JP2023098901A (ja) 2016-05-20 2023-03-29 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017099657A Active JP6925164B2 (ja) 2016-05-20 2017-05-19 半導体装置または当該半導体装置を有する表示装置
JP2021127485A Withdrawn JP2021184485A (ja) 2016-05-20 2021-08-03 半導体装置の作製方法

Country Status (7)

Country Link
US (3) US10043660B2 (ja)
JP (3) JP6925164B2 (ja)
KR (2) KR102656977B1 (ja)
CN (2) CN114864381A (ja)
DE (1) DE112017002579T5 (ja)
TW (3) TWI727047B (ja)
WO (1) WO2017199128A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
JP6827763B2 (ja) * 2016-10-20 2021-02-10 キヤノンメディカルシステムズ株式会社 圧迫板、ｘ線診断装置、及び圧迫板の製造方法
JP6830155B2 (ja) * 2017-05-11 2021-02-17 富士フイルム株式会社 有機ｅｌ画像表示装置
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
CN109728195B (zh) * 2018-12-29 2021-05-18 厦门天马微电子有限公司 显示面板以及显示装置
CN109870863B (zh) * 2019-04-15 2021-06-11 哈尔滨工业大学 一种可通过电压调节等效发射率的热控皮肤及其在航天器中的应用
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
WO2022115992A1 (zh) * 2020-12-01 2022-06-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US43660A (en) * 1864-08-02 Improvement in hinges
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
WO2003016237A1 (en) 2001-08-09 2003-02-27 Daiken Chemical Co., Ltd. Microwave dielectric composite composition .
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) * 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101740943B1 (ko) * 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102068463B1 (ko) * 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
EP2513966B1 (en) * 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011105183A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102108248B1 (ko) 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201505097QA (en) 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102495290B1 (ko) * 2012-12-28 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140299873A1 (en) 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US20150263140A1 (en) 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
US10008611B2 (en) * 2014-06-26 2018-06-26 Joled Inc. Thin film transistor and organic EL display device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
JP2016101578A (ja) 2014-11-14 2016-06-02 有限会社ターナープロセス 活性炭フィルタ
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
KR20170109231A (ko) 2015-02-02 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 및 그 제작 방법
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6265225B2 (ja) 2016-04-22 2018-01-24 タイガー魔法瓶株式会社 液体加熱容器
KR102656977B1 (ko) * 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same

Also Published As

Publication number Publication date
KR102391754B1 (ko) 2022-04-29
TWI727047B (zh) 2021-05-11
JP6925164B2 (ja) 2021-08-25
US10580641B2 (en) 2020-03-03
KR20190008567A (ko) 2019-01-24
CN109075209A (zh) 2018-12-21
US20180337039A1 (en) 2018-11-22
US10043660B2 (en) 2018-08-07
CN114864381A (zh) 2022-08-05
CN109075209B (zh) 2022-05-27
TW202131523A (zh) 2021-08-16
US20170338108A1 (en) 2017-11-23
TW202234710A (zh) 2022-09-01
TW201836156A (zh) 2018-10-01
JP2021184485A (ja) 2021-12-02
US20200227257A1 (en) 2020-07-16
JP2018026526A (ja) 2018-02-15
WO2017199128A1 (en) 2017-11-23
KR20220058647A (ko) 2022-05-09
TWI762251B (zh) 2022-04-21
DE112017002579T5 (de) 2019-03-07
KR102656977B1 (ko) 2024-04-12

Similar Documents

Publication Publication Date Title
JP2023098901A (ja) 半導体装置の作製方法
JP7342090B2 (ja) トランジスタの作製方法
JP7126823B2 (ja) 半導体装置の作製方法
US11309181B2 (en) Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
JP6817141B2 (ja) 半導体装置の作製方法
JP2023059891A (ja) 半導体装置の作製方法
US20170365451A1 (en) Sputtering apparatus and method for forming semiconductor film using sputtering apparatus
TW202418581A (zh) 半導體裝置及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240528