JP2017103446A - ｐ型金属酸化物半導体材料及びトランジスタ - Google Patents

ｐ型金属酸化物半導体材料及びトランジスタ Download PDF

Info

Publication number
JP2017103446A
JP2017103446A JP2016099185A JP2016099185A JP2017103446A JP 2017103446 A JP2017103446 A JP 2017103446A JP 2016099185 A JP2016099185 A JP 2016099185A JP 2016099185 A JP2016099185 A JP 2016099185A JP 2017103446 A JP2017103446 A JP 2017103446A
Authority
JP
Japan
Prior art keywords
metal oxide
oxide semiconductor
semiconductor material
type metal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016099185A
Other languages
English (en)
Other versions
JP6186042B2 (ja
Inventor
顯浩 邱
Shan-Haw Chiou
顯浩 邱
子▲き▼ 周
Tzu Chi Chou
子▲き▼ 周
文軒 趙
Wen Hsuan Chao
文軒 趙
信民 鄭
Hsin Ming Cheng
信民 鄭
睦東 張
Mu Tung Chang
睦東 張
天恒 黄
Tien Heng Huang
天恒 黄
任豐 蔡
Ren Fong Cai
任豐 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2017103446A publication Critical patent/JP2017103446A/ja
Application granted granted Critical
Publication of JP6186042B2 publication Critical patent/JP6186042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

【課題】
ｐ型金属酸化物半導体材料を提供する。
【解決手段】
ｐ型金属酸化物半導体材料は、ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されている。このｐ型金属酸化物半導体材料は、トランジスタに適用され得る。このトランジスタは、ゲート電極と、ゲート絶縁層によってゲート電極から隔てられたチャネル層と、チャネル層の両側に接触するソース電極及びドレイン電極と、を含み得る。チャネル層は、上記のｐ型金属酸化物半導体材料である。
【選択図】図２

Description

本技術分野は、ｐ型金属酸化物半導体材料に関し、より詳細には、ｐ型金属酸化物半導体材料の組成物及び応用に関する。
ディスプレイ技術の急速な発展に伴い、様々な次世代製品及び材料が登場している。これらの製品においては、例えば透明性及び製品のインターオペラビリティ（ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ）などの長所のために、透過型ディスプレイ（ｔｒａｎｓｐａｒｅｎｔ ｄｉｓｐｌａｙｓ）及びこの関連技術が近年特に注目されている。金属酸化物半導体材料は、透明薄膜トランジスタを製造するのに用いることができる。金属酸化物半導体材料で製造される透明薄膜トランジスタは、アモルファスシリコンで製造される薄膜トランジスタに比べて、薄膜トランジスタのより小さいサイズ、より高い開口率、高精細化、改善された解像度、及び、より高いキャリア移動度（例えば電子移動度）を実現し得る。さらに、ディプレイにシンプルな外部回路を組み込むことができるので、電子デバイスをより軽く、より薄くすることができ、且つ、電力をより節約できるようになる。
中国特許出願公開第１０１８４０８６３号明細書
近年発展してきている透明金属酸化物（ｔｒａｎｓｐａｒｅｎｔ ｍｅｔａｌ ｏｘｉｄｅ）半導体材料は概ねｎ型であり、従来のｐ型金属酸化物半導体材料は、より不安定で再現性がより低いという性質を有している。このため、従来のｎ型金属酸化物半導体材料と組み合わせて用いることの可能な新規なｐ型金属酸化物半導体材料が求められている。
本開示の一実施形態では、ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されたｐ型金属酸化物半導体材料を提供する。
本開示の一実施形態では、ゲート電極と、ゲート絶縁層によってゲート電極から隔てられたチャネル層と、チャネル層の両側に接触するソース電極およびドレイン電極と、を含むトランジスタであって、チャネル層が、ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されたｐ型金属酸化物半導体材料である、トランジスタを提供する。
本開示によれば、ｐ型金属酸化物半導体材料の組成物及びこれを用いるデバイスが得られる。
以下の実施形態において、添付の図面を参照しながら詳細な説明を行う。
添付の図面を参照しながら以下の詳細な説明及び実施例を読むことによって、本開示の内容をより十分に理解することができる。
本発明の一実施形態に係るアルミニウム置換ゲルマニウム酸化物（ＡｌｘＧｅ（１−ｘ）Ｏ１）のシミュレーション及び計算結果を示す図である。 本発明の一実施形態に係るアルミニウム置換ゲルマニウム酸化物（ＡｌｘＧｅ（１−ｘ）Ｏ２）のシミュレーション及び計算結果を示す図である。 一実施形態に係るトランジスタを示す図である。
以下の詳細な記載においては、説明の目的で、開示された実施形態が十分に理解されるように多数の特定の詳細が記載される。しかしながら、これらの特定の詳細がなくとも、一つ以上の実施形態が実施可能であることは明らかであろう。また、図を簡潔にするため、周知の構造及び装置については概略的に示されている。
本開示の実施形態では、アルミニウム置換ゲルマニウム酸化物（ａｌｕｍｉｎｕｍ ｓｕｂｓｔｉｔｕｔｅｄ ｇｅｒｍａｎｉｕｍ ｏｘｉｄｅ）（ＧｅＯまたはＧｅＯ２）のｐ型金属酸化物半導体材料を形成する条件は、予備（ｐｒｅｌｉｍｉｎａｒｙ）のシミュレーション及び計算手順（ｐｒｏｃｅｄｕｒｅｓ）により得られる。次いで、アルミニウム置換ゲルマニウム酸化物のｐ型金属酸化物半導体材料を、成膜（ｄｅｐｏｓｉｔｉｏｎ）又はソフト化学プロセスによって合成する。
かかるシミュレーション及び計算手順は、以下のように示される。本開示では、ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ−ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いて、アルミニウム置換ゲルマニウム酸化物のｐ型金属酸化物半導体材料におけるエネルギーに対する状態密度（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ，ＤＯＳ）の変化を計算した。その結果が、図１Ａ及び図１Ｂに示されている。
図１Ａは、ＶＡＳＰシミュレーション及び計算手順から得られた例示的なアルミニウム置換ゲルマニウム酸化物（ＧｅＯ）の状態密度対エネルギーのグラフを示している。シミュレーション及び計算手順から、アルミニウム置換ゲルマニウム酸化物のフェルミ準位が価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ， ＶＢ）にシフトしていることが分かるので、このアルミニウム置換ゲルマニウム酸化物は、ｐ型金属酸化物半導体材料である。ゲルマニウム酸化物におけるＧｅ原子の１／１６は、Ａｌ原子で置換されるように設定されている（すなわち、Ａｌ１Ｇｅ１５Ｏ１６）ことに留意されたい。実際にシミュレーション及び計算手順を実行する際、過大なデータや長い計算時間等の問題を回避するために、通常、選択した置換基の比率の予備計算を行う。予備計算の結果を確認した後に、置換基の含有量を調整して合成工程を行い、予備計算の結果を検証する。ここで、選択した置換基の比率以外では、アルミニウム置換ゲルマニウム酸化物（ＧｅＯ）がｐ型半導体の特性を示さないということではない。
図１Ｂは、ＶＡＳＰシミュレーション及び計算手順から得られた例示的なアルミニウム置換ゲルマニウム酸化物（ＧｅＯ２）の状態密度対エネルギーのグラフを示している。シミュレーション及び計算手順から、アルミニウム置換ゲルマニウム酸化物のフェルミ準位が価電子帯（ＶＢ）にシフトしていることが分かるので、このアルミニウム置換ゲルマニウム酸化物は、ｐ型金属酸化物半導体材料である。ゲルマニウム酸化物におけるＧｅ原子の１／１６は、Ａｌ原子で置換されるように設定されている（すなわち、Ａｌ１Ｇｅ１５Ｏ３２）ことに留意されたい。実際にシミュレーション及び計算手順を実行する際、過大なデータや長い計算時間等の問題を回避するために、通常、選択した置換基の比率の予備計算を行う。予備計算の結果を確認した後に、置換基の含有量を調整して合成工程を行い、予備計算の結果を検証する。ここで、選択した置換基の比率以外では、アルミニウム置換ゲルマニウム酸化物（ＧｅＯ２）がｐ型半導体の特性を示さないということではない。
一実施形態では、アルミニウム置換ゲルマニウム酸化物を、上述したシミュレーション結果に基づいてスパッタリングにより形成することができ、アルミニウム置換ゲルマニウム酸化物は、ｐ型金属酸化物半導体材料となり得る。先ず、成膜されるワーク（ｗｏｒｋ ｐｉｅｃｅ）をスパッタチャンバー（ｓｐｕｔｔｅｒｉｎｇ ｃｈａｍｂｅｒ）に入れる。次いで、酸素及びアルゴンのガス混合物をスパッタチャンバー内に導入し、ゲルマニウムターゲット及びアルミニウムターゲットをスパッタして、アルミニウム置換ゲルマニウム酸化物を形成する。酸素とアルゴンとのモル比は５：９５〜１０：９０であり、当該モル比は、ｐ型金属酸化物半導体材料内の酸素含有量によって決まる。一実施形態では、ゲルマニウムターゲット及びアルミニウムターゲットのスパッタの出力、ゲルマニウムターゲットとワークとの間の距離、並びに、アルミニウムターゲットとワークとの間の距離は、所定のＡｌ／Ｇｅの比率に基づいて選択される。スパッタリング中のワークの温度は、半導体材料における置換基の拡散運動エネルギー（ｄｉｆｆｕｓｉｏｎ ｋｉｎｅｔｉｃ ｅｎｅｒｇｙ）を提供するように設定されており、この温度は、成膜の配列（ｄｅｐｏｓｉｔｉｏｎ ａｒｒａｎｇｅｍｅｎｔ）に有利な温度でもある。
別の実施形態では、アルミニウム塩（硝酸塩又はクエン酸塩）、ゲルマニウム塩（硝酸塩又はクエン酸塩）、及び、キレート剤（例えば酒石酸）を量り取り、溶液中で混合する。次いで、この溶液を加熱し溶媒を蒸発させて、溶液をゲル状にする。そして、このゲルを乾燥して粉末にする。この粉末を焼結し、金属錯体を酸化させて、金属酸化物粉末を作る。続いて、圧縮成形（ｃｏｍｐｒｅｓｓｉｏｎ ｍｏｌｄｉｎｇ）、射出成形（ｉｎｊｅｃｔｉｏｎ ｍｏｌｄｉｎｇ）、冷間等方圧プレス（ｃｏｌｄ ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓ，ＣＩＰ）、及び、鋳込成形（ｓｌｉｐ ｃａｓｔｉｎｇ）等の関連する工程を行い、焼結工程及び機械加工工程をさらに行って、アルミニウム置換ゲルマニウム酸化物のバルク又はターゲットを作製することができる。このバルク又はターゲットをスパッタ（又は類似する手段）して、アルミニウム置換ゲルマニウム酸化物のｐ型金属酸化物半導体材料薄膜を形成し、次いで、電子デバイス（例えば透過型ディスプレイ、透明電界効果トランジスタ、発光ダイオード若しくは透明集積回路半導体素子又はその他の電子デバイス）の作製に用いることができる。
上述した工程により作られるｐ型金属酸化物半導体材料は、ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されている。ｘ又はｙが上記範囲以外の場合には、アルミニウム置換ゲルマニウムは、ｐ型半導体の特性を有しない。一実施形態では、ｐ型金属酸化物半導体材料はアモルファスであり、この抵抗率は１０−３Ω・ｃｍ〜１０３Ω・ｃｍ、正孔移動度（ｈｏｌｅ ｍｏｂｉｌｉｔｙ）は０．５ｃｍ２Ｖ−１ｓ−１〜７５ｃｍ２Ｖ−１ｓ−１、正孔キャリア濃度（ｈｏｌｅ ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ）は１０１３ｃｍ−３〜１０２１ｃｍ−３である。
一実施形態では、ｐ型金属酸化物半導体材料は、トランジスタ等の電子デバイスに用いられる。図２に示すように、ゲート電極２０を基板１０上に形成することができる。次に、ゲート絶縁材３０をゲート電極２０上に形成する。次いで、チャネル層４０を、ゲート電極２０に対応するようにゲート絶縁層３０上に形成することができ、さらに、保護層６０を、チャネル層４０の中央部上に形成することができる。そして、保護層６０及びチャネル層４０の上に金属層を形成してから、パターン化して、チャネル層４０の両側に接触すると共に各々の上に重なるようにソース電極５０及びドレイン電極５２を形成する。このようにして、トランジスタ１が完成する。チャネル層４０の材料は、上述したｐ型金属酸化物半導体材料（ＡｌｘＧｅ（１−ｘ）Ｏｙ）とすることができる。図２におけるトランジスタ１は例示に過ぎず、ｐ型金属酸化物半導体材料（ＡｌｘＧｅ（１−ｘ）Ｏｙ）が、他のトランジスタのチャネル層又は他の電子デバイスのｐ型半導体層として使用可能であることが理解されるべきである。
以下に、当該分野における当業者が容易に理解できるように、添付の図面を参照しながら例示的な実施形態を詳細に記載する。本発明の概念は、本明細書にて述べられた例示的な実施形態に限定されることなく、様々な形で具体化され得る。明確にするために、既知の部分についての記述を省いており、全体を通して、類似する参照番号が類似の構成要素に言及しているものとする。
実施例１
試料の作製にはオフアクシスＤＣ反応性マグネトロンスパッタリング法を採用し、アルミニウム置換ゲルマニウム酸化物薄膜を成長させた。純度９９．９９９％、直径３インチ、厚さ６ｍｍのゲルマニウム金属ターゲットと、純度９９．９９９９％、直径２インチ、厚さ６ｍｍのアルミニウム金属ターゲットとは、Ｕｌｔｉｍａｔｅ ｍａｔｅｒｉａｌｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．Ｌｔｄ製のものを用いた。スパッタリング法の反応ガスは、純度の高い酸素（Ｏ２、９９．９９９５％）とアルゴン（Ａｒ、９９．９９９％）との混合物とした。先ず、ガラス基板（Ｅａｇｌｅ ＸＧ、Ｃｏｒｎｉｎｇ Ｇｌａｓｓ社製）をロードロックチャンバー内のチャックに入れ、次いで、当該ロードロックチャンバーを真空引きした。次いで、このガラス基板をスパッタの主チャンバーに移し、当該主チャンバーを５×１０−６ｔｏｒｒまで真空引きした後、マスフローコントローラ（ＭＦＣ）でアルゴンを当該主チャンバー内に導入し、プレスパッタリング（ｐｒｅ−ｓｐｕｔｔｅｒｉｎｇ）ステップを１０分間行ってゲルマニウムターゲット及びアルミニウムターゲット表面の酸化物および汚れを除去した。プレスパッタリングの後、酸素及びアルゴンを混ぜてＭＦＣによりチャンバー内に導入し、次いで、シャッターを開けてスパッタを開始し、アモルファスアルミニウム置換ゲルマニウム酸化物薄膜（ＡｌｘＧｅ（１−ｘ）Ｏ１）を得た。アルミニウム置換比率が異なる薄膜ごとに、抵抗率、正孔移動度及び正孔キャリア濃度を表１に示す。表１における薄膜のアルミニウム置換比率は、ＩＣＰ−Ｍａｓｓにより決定したものである。薄膜の抵抗率、正孔移動度及び正孔キャリア濃度を、ホール効果測定システム（Ｎａｎｏｍｅｔｒｉｃｓ， ＨＬ５５００ＰＣ）で測定した。基本的なスパッタリングファクター（ｂａｓｉｃ ｓｐｕｔｔｅｒｉｎｇ ｆａｃｔｏｒｓ）は以下のとおりである。ガラス基板とゲルマニウムターゲットとの距離は７．２ｃｍ、ガラス基板とアルミニウムターゲットとの距離は１３．５ｃｍ、スパッタ時間は１０分、アルゴンと酸素の総流量は２０ｓｃｃｍ、ガス混合物に酸素が占める割合は５％、スパッタ圧（ｓｐｕｔｔｅｒｉｎｇ ｐｒｅｓｓｕｒｅ）は２０ｍｔｏｒｒ、スパッタ時の基板の温度は約３８０℃、ゲルマニウムターゲットのスパッタ出力（ｓｐｕｔｔｅｒｉｎｇ ｐｏｗｅｒ）は８０Ｗ、アルミニウムターゲットのスパッタ出力は０〜２００Ｗ。
Figure 2017103446
表１に示すように、アルミニウム置換ゲルマニウム酸化物薄膜（ＡｌｘＧｅ（１−ｘ）Ｏ１）は、ｐ型半導体材料であった。
実施例２
実施例２は実施例１と類似しており、実施例２で相違しているのは、酸素がガス混合物の１０％を占める点である。その他の工程及び測定は実施例１と同様であるため、関連する記載については省くものとする。実施例２で形成されたアルミニウム置換ゲルマニウム酸化物薄膜（ＡｌｘＧｅ（１−ｘ）Ｏ２）は、アモルファスｐ型半導体材料であった。アルミニウム置換比率が異なる薄膜ごとに、抵抗率、正孔移動度及び正孔キャリア濃度を表２に示す。
Figure 2017103446
表２に示すように、アルミニウム置換ゲルマニウム酸化物薄膜（ＡｌｘＧｅ（１−ｘ）Ｏ２）は、ｐ型半導体材料であった。
開示した方法及び物質に各種の変更及び変形を加え得ることが当業者には明らかであろう。明細書及び実施例は、単に例示として見なされることを意図しており、本発明の真の範囲は、添付の特許請求の範囲及びこれらの均等物によって示される。
１…トランジスタ
１０…基板
２０…ゲート電極
３０…ゲート絶縁層
４０…チャネル層
５０…ソース電極
５２…ドレイン電極
６０…保護層

Claims (10)

  1. ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されたｐ型金属酸化物半導体材料。
  2. アモルファスである、請求項１に記載のｐ型金属酸化物半導体材料。
  3. 抵抗率が１０−３Ω・ｃｍ〜１０３Ω・ｃｍである、請求項１に記載のｐ型金属酸化物半導体材料。
  4. 正孔移動度が０．５ｃｍ２Ｖ−１ｓ−１〜７５ｃｍ２Ｖ−１ｓ−１である、請求項１に記載のｐ型金属酸化物半導体材料。
  5. 正孔キャリア濃度が１０１３ｃｍ−３〜１０２１ｃｍ−３である、請求項１に記載のｐ型金属酸化物半導体材料。
  6. ゲート電極と、
    ゲート絶縁層によって前記ゲート電極から隔てられたチャネル層と、
    前記チャネル層の両側に接触するソース電極及びドレイン電極と、
    を含むトランジスタであって、
    前記チャネル層は、ＡｌｘＧｅ（１−ｘ）Ｏｙ（０＜ｘ≦０．６であり、１．０≦ｙ≦２．０）で構成されたｐ型金属酸化物半導体材料である、トランジスタ。
  7. 前記ｐ型金属酸化物半導体材料はアモルファスである、請求項６に記載のトランジスタ。
  8. 前記ｐ型金属酸化物半導体材料の抵抗率は、１０−３Ω・ｃｍ〜１０３Ω・ｃｍ〜である、請求項６に記載のトランジスタ。
  9. 前記ｐ型金属酸化物半導体材料の正孔移動度は、０．５ｃｍ２Ｖ−１ｓ−１〜７５ｃｍ２Ｖ−１ｓ−１である、請求項６に記載のトランジスタ。
  10. 前記ｐ型金属酸化物半導体材料の正孔キャリア濃度は、１０１３ｃｍ−３〜１０２１ｃｍ−３である、請求項６に記載のトランジスタ。
JP2016099185A 2015-12-04 2016-05-18 ｐ型金属酸化物半導体材料及びトランジスタ Active JP6186042B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104140699 2015-12-04
TW104140699A TWI566417B (zh) 2015-12-04 2015-12-04 ｐ型金屬氧化物半導體材料與電晶體

Publications (2)

Publication Number Publication Date
JP2017103446A true JP2017103446A (ja) 2017-06-08
JP6186042B2 JP6186042B2 (ja) 2017-08-23

Family

ID=56411132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099185A Active JP6186042B2 (ja) 2015-12-04 2016-05-18 ｐ型金属酸化物半導体材料及びトランジスタ

Country Status (4)

Country Link
US (1) US9401433B1 (ja)
JP (1) JP6186042B2 (ja)
CN (1) CN106847915B (ja)
TW (1) TWI566417B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008452A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 酸化物半導体および半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2010212285A (ja) * 2009-03-06 2010-09-24 Canon Inc 半導体素子の形成方法および半導体素子
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP2013058637A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP2015129079A (ja) * 2013-12-31 2015-07-16 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｐ型金属酸化物半導体材料とその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501147B2 (ja) * 1991-06-05 1996-05-29 株式会社ジャパンエナジー 高純度アルキルホスフィンの製造方法
US6821707B2 (en) * 1996-03-11 2004-11-23 Matsushita Electric Industrial Co., Ltd. Optical information recording medium, producing method thereof and method of recording/erasing/reproducing information
SG93843A1 (en) * 1996-03-11 2003-01-21 Matsushita Electric Ind Co Ltd Method of producing an optical information recording medium
JP2003179242A (ja) 2001-12-12 2003-06-27 National Institute Of Advanced Industrial & Technology 金属酸化物半導体薄膜及びその製法
CN1202264C (zh) * 2002-04-02 2005-05-18 浙江大学 基于基因组外显子芯片的数量性状基因位点定位方法
US7141489B2 (en) 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
KR100711203B1 (ko) 2005-08-23 2007-04-24 한국과학기술연구원 산화아연을 이용한 ｐ형-진성-ｎ형 구조의 발광 다이오드제조방법
US20100183500A1 (en) 2009-01-17 2010-07-22 Henry Lee Germane gas production from germanium byproducts or impure germanium compounds
US20110007426A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Trapezoidal back bias and trilayer reader geometry to enhance device performance
PT105039A (pt) 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US9012278B2 (en) * 2013-10-03 2015-04-21 Asm Ip Holding B.V. Method of making a wire-based semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP2010212285A (ja) * 2009-03-06 2010-09-24 Canon Inc 半導体素子の形成方法および半導体素子
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP2013058637A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd Ｇａ２Ｏ３系半導体素子
JP2015129079A (ja) * 2013-12-31 2015-07-16 財團法人工業技術研究院Ｉｎｄｕｓｔｒｉａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｐ型金属酸化物半導体材料とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023008452A1 (ja) * 2021-07-30 2023-02-02 株式会社Flosfia 酸化物半導体および半導体装置

Also Published As

Publication number Publication date
CN106847915B (zh) 2019-08-30
US9401433B1 (en) 2016-07-26
TW201721875A (zh) 2017-06-16
CN106847915A (zh) 2017-06-13
JP6186042B2 (ja) 2017-08-23
TWI566417B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
Cho et al. Comparative study on performance of IGZO transistors with sputtered and atomic layer deposited channel layer
Becker et al. Atomic layer deposition of insulating hafnium and zirconium nitrides
JP6060202B2 (ja) 透明導電膜の製造方法、スパッタリング装置及びスパッタリングターゲット
TWI586828B (zh) 原子層沈積之摻雜方法
JP5928657B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2011205057A5 (ja)
US20120261803A1 (en) High-k gate dielectric material and method for preparing the same
Yoo et al. A selectively processible instant glue passivation layer for indium gallium zinc oxide thin-film transistors fabricated at low temperature
Li et al. Performance improvement of oxide thin-film transistors with a two-step-annealing method
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
JP6186042B2 (ja) ｐ型金属酸化物半導体材料及びトランジスタ
TWI501404B (zh) 製造ｉｇｚｏ層和ｔｆｔ的方法
TWI593807B (zh) 靶材
JP2019038735A (ja) 酸化物焼結体、酸化物焼結体の製造方法、スパッタリング用ターゲット、及び非晶質の酸化物半導体薄膜
CN110616413A (zh) 一种基于原子层沉积工艺的大面积二硫化铪薄膜制备方法
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
TWI601214B (zh) 氧氮化物半導體薄膜與其製造方法，及薄膜電晶體
Tian et al. Improved ferroelectricity and endurance of Hf0. 5Zr0. 5O2 thin films in low thermal budget with novel bottom electrode doping technology
TWI484559B (zh) 一種半導體元件製程
JP2012188691A (ja) Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット
CN106319460A (zh) 一种金属薄膜溅射的pvd设备及工艺
He et al. Interface chemistry and electronic structure of ALD-derived HfAlO/Ge gate stacks revealed by X-ray photoelectron spectroscopy
CN103774098A (zh) 氧化亚锡织构薄膜及其制备方法
Wiest et al. Conformal aluminum oxide coating of high aspect ratio structures using metalorganic chemical vapor deposition
Kim et al. The Significance of an In Situ ALD Al2O3 Stacked Structure for p‐Type SnO TFT Performance and Monolithic All‐ALD‐Channel CMOS Inverter Applications

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170728

R150 Certificate of patent or registration of utility model

Ref document number: 6186042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250