TWI501404B - 製造ｉｇｚｏ層和ｔｆｔ的方法 - Google Patents

製造ｉｇｚｏ層和ｔｆｔ的方法 Download PDF

Info

Publication number
TWI501404B
TWI501404B TW102135540A TW102135540A TWI501404B TW I501404 B TWI501404 B TW I501404B TW 102135540 A TW102135540 A TW 102135540A TW 102135540 A TW102135540 A TW 102135540A TW I501404 B TWI501404 B TW I501404B
Authority
TW
Taiwan
Prior art keywords
layer
igzo
igzo layer
photoresist
oxidizing gas
Prior art date
Application number
TW102135540A
Other languages
English (en)
Other versions
TW201503376A (zh
Inventor
Chiachi Huang
Minching Hsu
Hsuehming Tsai
Wenxia Zuo
Original Assignee
Everdisplay Optronics Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everdisplay Optronics Shanghai Ltd filed Critical Everdisplay Optronics Shanghai Ltd
Publication of TW201503376A publication Critical patent/TW201503376A/zh
Application granted granted Critical
Publication of TWI501404B publication Critical patent/TWI501404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

製造IGZO層和TFT的方法
本發明是有關於一種半導體領域，特別是有關於一種製造IGZO層和TFT的方法。
自從2004年日本東京工業大學Hosono第一次報道基於銦鎵鋅氧化物(IGZO)製造的柔性透明薄膜電晶體(TFT)。IGZO-TFT受到了研究機構和工業界的關注，並被開拓在顯示領域中的應用，尤其是新型顯示器件技術中。
IGZO-TFT作為新型的有源驅動電路被應用於平板顯示器件中，但是進入商品化階段尚需解決許多問題。
IGZO層對於工藝的條件非常敏感，尤其是空氣中的H原子，H原子會使得器件的電性能發生變化，甚至會導致有源層從半導體變為導體。通常在IGZO層上面鍍一層保護層。在商業產品用的非晶矽TFT中，保護層一般是採用SiNx，用等離子體增強化學氣相沈積(PECVD)方法製備。然而，在IGZO-TFT中，卻不能夠用SiNx作為保護層，因為PECVD方法製備SiNx會含有大量的H原子。目前IGZO層上採用的保護層一般為SiOx，用等離子體增強化學氣相沈積(PECVD)方法製備。
但IGZO層的製備過程中還包括一些非真空工藝，例如光阻塗布、曝光、顯影等，這些工藝中會存在一定量的H原子，此外後續PECVD鍍SiOx的過程中也會有部分H原子存在，這些H原子極有可能影響IGZO層的性能，目前尚未發現解決這一問題的方法。
為解決上述問題，本發明通過通入氧化氣體形成氧保護層，使銦鎵鋅氧化物(IGZO)層與H原子隔離，從而提高IGZO層和TFT的穩定性。
本發明之一態樣提供一種製造TFT的方法，包括：(1)沈積IGZO層，並在IGZO層上形成表面氧保護層；(2)塗布光阻於IGZO層上，並對光阻進行曝光和顯影處理，以形成光阻圖案；以及(3)對IGZO層進行蝕刻，之後進行去光阻處理。
於本發明之一或多個實施例中，採用PVD(物理氣相沈積)法進行所述IGZO層的沈積。
於本發明之一或多個實施例中，通過在IGZO層的成膜後將靶材反轉同時通入O2 形成表面氧保護層。
於本發明之一或多個實施例中，O2 的流量為10~20標準毫升每分(standard-state cubic centimeter per minute；sccm)。
於本發明之一或多個實施例中，O2 的通入時間為1~10秒。
於本發明之一或多個實施例中，通過在IGZO層的成膜後通入O2 與Ar的混合氣體來形成表面氧保護層。
於本發明之一或多個實施例中，O2 與Ar的混合氣體中O2 與Ar的流量比為1：10至1：100。
於本發明之一或多個實施例中，O2 與Ar的混合氣體的通入時間為1~10秒。
於本發明之一或多個實施例中，蝕刻為乾式蝕刻。
於本發明之一或多個實施例中，方法還包括在去光阻處理的同時通入第一氧化氣體，形成側邊氧保護層。
於本發明之一或多個實施例中，去光阻處理為灰化處理。
於本發明之一或多個實施例中，第一氧化氣體為N2 O、O3 或O2 。
於本發明之一或多個實施例中，第一氧化氣體的流量為500~1000sccm。
於本發明之一或多個實施例中，第一氧化氣體的通入時間為1~10秒。
於本發明之一或多個實施例中，方法還包括在步驟(3)之後對IGZO層選擇性地進行退火處理和選擇性地向IGZO層通入第二氧化氣體。
於本發明之一或多個實施例中，退火處理在N2 O或O2 環境下進行。
於本發明之一或多個實施例中，退火處理的溫度為300~450℃。
於本發明之一或多個實施例中，退火處理的時間為10~15分鐘。
於本發明之一或多個實施例中，第二氧化氣體為N2 O、O3 或O2 。
於本發明之一或多個實施例中，第二氧化氣體的流量為20~40升/分鐘。
於本發明之一或多個實施例中，第二氧化氣體的通入時間為1~10秒。
本發明之另一態樣提供一種製造IGZO層的方法，包括：(1)沈積IGZO層，並在IGZO層上形成表面氧保護層；(2)塗布光阻於IGZO層上，並對光阻進行曝光和顯影處理，以形成光阻圖案；以及(3)對IGZO層進行蝕刻，之後進行去光阻處理。
本發明的製造IGZO層和TFT的方法通過形成氧保護層，有效地阻擋H原子對IGZO層的影響，避免H原子將IGZO層由半導體轉變為導體，從而提高IGZO層和TFT的穩定性，降低由於器件長時間連續使用而產生的閾值電壓負向偏壓。
1‧‧‧IGZO層
2‧‧‧表面氧保護層
3‧‧‧O原子
4‧‧‧光阻
5‧‧‧曝光後的光阻
6‧‧‧側邊氧保護層
7‧‧‧第一氧化氣體
8‧‧‧H原子
圖1為根據本發明一個實施方式的IGZO層的表面氧保護層示意圖。
圖2為根據本發明一個實施方式的IGZO層的表面氧保 護層示意圖。
圖3為根據本發明一個實施方式的光阻塗布處理示意圖。
圖4為根據本發明一個實施方式的曝光處理示意圖。
圖5為根據本發明一個實施方式的顯影處理示意圖。
圖6為根據本發明一個實施方式的IGZO層的側邊氧保護層示意圖。
圖7為根據本發明一個實施方式的退火處理示意圖。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
在本發明的一個實施方式中，製造薄膜電晶體(thin film transistor；TFT)的方法包括：(1)沈積銦鎵鋅氧化物(IGZO)層，並在IGZO層上形成表面氧保護層；(2)塗布光阻於IGZO層上，並對光阻進行曝光和顯影處理，以形成光阻圖案；以及(3)對IGZO層進行蝕刻，之後進行去光阻處理。
沈積IGZO層的方法較佳為物理氣相沉積(PVD)法。PVD是指利用物理過程實現物質轉移，將原子或分子由源轉移到基材表面上的過程。PVD的作用是可以是某些 有特殊性能(強度高、耐磨性、散熱性、耐腐性等)的微粒噴塗在性能較低的母體上，使得母體具有更好的性能。PVD基本方法包括真空蒸發、濺射、離子鍍。
本發明採用磁控濺射沈積IGZO層，磁控濺射是在一相對穩定的真空狀態下進行，陰極靶材是由鍍膜材料製成，濺射時真空室通入一定流量的氬氣，在陰極和陽極間直流負高壓或者13.56MHz的射頻電壓作用下產生輝光放電，輝光放電使得電極間的氬原子離化形成氬離子和電子。氬離子在電場的作用下加速轟擊靶材，濺射出大量的靶材原子，呈中性的靶材原子沈積在陽極表面的襯底上形成薄膜。而對於電子，在電場作用下加速飛向基片的過程中會受到磁場(洛倫茲力)的作用，使電子被束縛在靶材表面附近的等離子體區域內做圓周運動，由於電子的運動路徑很長，在該過程中，不斷同氬原子碰撞，產生電子和氬離子，氬離子不斷轟擊靶材，從而實現高速沈積的特點，二次電子起到維持輝光放電的作用。
磁控濺射和其他鍍膜方法相比具有以下幾個優點：薄膜附著力好、均勻性較好、容易做到大面積成膜、在常溫下可方便地製備高熔點的金屬薄膜，製備薄膜重復性好等，但它也存在著諸如靶材價格高和利用率低等一些不足。
可通過在IGZO層的成膜後將靶材反轉同時通入O2 形成表面氧保護層，其中O2 的流量為10~20標準毫升每分(standard-state cubic centimeter per minute；sccm)，通入 時間為1~10秒。也可通過在IGZO層的成膜後通入流量比為1：10至1：100的O2 和Ar混合氣體來形成表面氧保護層，O2 和Ar混合氣體的通入時間為1~10秒。
表面氧保護層將IGZO層與H原子隔開，可有效地阻擋H原子對IGZO層性能的影響。在形成表面氧保護層的過程中氧氣流量不能過高，過量的氧分子填充半導體層的氧空位會使得IGZO層的電阻率增加，造成IGZO層導電遷移率的下降。
蝕刻IGZO層的方法優選乾式刻蝕。乾式刻蝕是用等離子體進行薄膜刻蝕的技術。當氣體以等離子體形式存在時，它具備兩個特點：一方面等離子體中的這些氣體化學活性比常態下時要強很多，根據被刻蝕材料的不同，選擇合適的氣體，就可以更快地與材料進行反應，實現刻蝕去除的目的；另一方面，還可以利用電場對等離子體進行引導和加速，使其具備一定能量，當其轟擊被刻蝕物的表面時，會將被刻蝕物材料的原子擊出，從而達到利用物理上的能量轉移來實現刻蝕的目的。
由於蝕刻過程中破壞了IGZO層的表面氧保護層，使IGZO層的側邊暴露出來，因此可在去光阻處理的同時通入第一氧化氣體，形成側邊氧保護層，有效地保護IGZO層的側邊。去光阻處理可為灰化處理，第一氧化氣體可為N2 O、O3 或O2 ，第一氧化氣體的流量為500~1000sccm，通入時間為1~10秒。
在步驟(3)之後對IGZO層進行退火處理，可使 IGZO層內殘餘的H原子遷移到表面與O原子結合，從而進一步排除IGZO層中的H原子，提高IGZO層的穩定性。退火處理在N2 O或O2 環境下進行，退火溫度為300~450℃，退火時間為10~15分鐘。
在退火處理之後向IGZO層通入第二氧化氣體，可有效地阻止後續鍍SiOx保護層的過程中SiH4中的H原子對IGZO性能的影響。第二氧化氣體可為N2 O、O3 或O2 。第二氧化氣體的流量為20~40升/分鐘，通入時間為1~10秒。
另一方面，本發明提供一種製造IGZO層的方法，包括：(1)沈積IGZO層，並在IGZO層上形成表面氧保護層；(2)對IGZO層進行光阻塗布，並對光阻進行曝光和顯影處理，以形成光阻圖案；以及(3)對IGZO層進行蝕刻，之後進行去光阻處理。
本發明的方法對IGZO層的組分沒有特殊限定。
除非另作限定，本發明所用術語均為本領域技術人員通常理解的含義。
以下通過實施例對本發明作進一步地詳細說明。
實施例
實施例1
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層1，IGZO成膜後將靶材反轉，同時通入O2 在IGZO層1上形成的表面氧保護層2(見圖1)，具體工藝參數見表1，其中O原子3通過化學鍵結與IGZO層1連接(見圖2)。
將IGZO層取出，使用光阻4進行光阻塗布(見圖3)；之後對光阻4進行曝光處理(見圖4)，部分光阻4經曝光後成為曝光後的光阻5；隨後對曝光後的IGZO層進行顯影處理(見圖5)，去除曝光後的光阻5。光阻塗布的工藝參數如表2所示，曝光與顯影的工藝參數如表3所示。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為1000sccm 的O3 (圖中標記7)，持續4秒，在IGZO的側面形成側邊氧保護層6(見圖6)。
在N2 O環境、450℃的溫度下，對去光阻處理後的IGZO層1進行10分鐘退火處理，使H原子遷移到IGZO的表面與O原子結合(見圖7)。
向退火後的IGZO層通入流量為40升/分鐘的O3 ，持續4秒。
實施例2
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層，IGZO成膜後通入流量比為1：100的O2 /Ar來形成表面氧保護層，具體工藝參數如表4所示。
將IGZO層取出，使用光阻進行光阻塗布，之後對光阻進行曝光處理，隨後對曝光後的IGZO層進行顯影處理。光阻塗布、曝光和顯影的工藝參數與實施例1相同。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日 本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為1000sccm的N2 O，持續4秒，在IGZO的側面形成側邊氧保護層。
在O2 環境、300℃的溫度下，對去光阻處理後的IGZO層進行15分鐘退火處理，使H原子遷移到IGZO的表面與O原子結合。
向退火後的IGZO層通入流量為40升/分鐘的N2 O，持續4秒。
實施例3
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層，成膜後將靶材反轉，同時通入O2 在IGZO層上形成表面氧保護層。磁控濺射沈積和形成表面氧保護層的工藝參數與實施例1相同，區別在於形成表面氧保護層時通入的O2 流量為15sccm。
將IGZO層取出，使用光阻進行光阻塗布，之後對光阻進行曝光處理，隨後對曝光後的IGZO層進行顯影處理。光阻塗布、曝光和顯影的工藝參數與實施例1相同。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為750sccm的O2 ，持續6秒，在IGZO的側面形成側邊氧保護層。
在N2 O環境、420℃的溫度下，對去光阻處理後的IGZO層進行11分鐘退火處理，使H原子遷移到IGZO的 表面與O原子結合。
向退火後的IGZO層通入流量為30升/分鐘的O2 ，持續6秒。
實施例4
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層，IGZO成膜後通入O2 和Ar的混合氣體來形成表面氧保護層，磁控濺射沈積和形成表面氧保護層的工藝參數與實施例2相同，區別在於形成表面氧保護層時通入O2 的流量為10sccm，從而使得O2 和Ar的混合氣體中O2 和Ar的流量比為1：10。
將IGZO層取出，使用光阻進行光阻塗布，之後對光阻進行曝光處理，隨後對曝光後的IGZO層進行顯影處理。光阻塗布、曝光和顯影的工藝參數與實施例1相同。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為750sccm的O3 ，持續6秒，在IGZO的側面形成側邊氧保護層。
在O2 環境、330℃的溫度下，對去光阻處理後的IGZO層進行14分鐘退火處理，使H原子遷移到IGZO的表面與O原子結合。
向退火後的IGZO層通入流量為30升/分鐘的O3 ，持續6秒。
實施例5
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層，成膜後將靶材反轉，同時通入O2 在IGZO層上形成表面氧保護層。磁控濺射沈積和形成表面氧保護層的工藝參數與實施例1相同，區別在於形成表面氧保護層時通入的O2 流量為10sccm。
將IGZO層取出，使用光阻進行光阻塗布，之後對光阻進行曝光處理，隨後對曝光後的IGZO層進行顯影處理。光阻塗布、曝光和顯影的工藝參數與實施例1相同。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為500sccm的N2 O，持續8秒，在IGZO的側面形成側邊氧保護層。
在O2 環境、390℃的溫度下，對去光阻處理後的IGZO層進行12分鐘退火處理，使H原子遷移到IGZO的表面與O原子結合。
向退火後的IGZO層通入流量為20升/分鐘的N2 O，持續8秒。
實施例6
在真空腔室中，採用磁控濺射儀(G4.5 SMD950，日本ULVAC製造)沈積IGZO層，IGZO成膜後通入O2 和Ar的混合氣體來形成表面氧保護層，磁控濺射沈積和形成表面氧保護層的工藝參數與實施例2相同，區別在於形成表 面氧保護層時通入O2 的流量為5sccm，從而使得O2 和Ar的混合氣體中O2 和Ar的流量比為1：20。
將IGZO層取出，使用光阻進行光阻塗布，之後對光阻進行曝光處理，隨後對曝光後的IGZO層進行顯影處理。光阻塗布、曝光和顯影的工藝參數與實施例1相同。
在真空腔室中，採用乾刻蝕機台(G4.5 HT910，日本TEL製造)對顯影後的IGZO層進行乾式刻蝕，之後進行灰化處理以去除光阻，在灰化的同時通入流量為500sccm的O2 ，持續8秒，在IGZO的側面形成側邊氧保護層。
在N2 O環境、360℃的溫度下，對去光阻處理後的IGZO層進行13分鐘退火處理，使H原子遷移到IGZO的表面與O原子結合。
向退火後的IGZO層通入流量為20升/分鐘的O2 ，持續8秒。
綜上所述，本發明的製造IGZO層和TFT的方法通過形成氧保護層，有效地阻擋H原子對IGZO層的影響，避免H原子將IGZO層由半導體轉變為導體，從而提高IGZO層和TFT的穩定性，降低由於器件長時間連續使用而產生的閾值電壓負向偏壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧IGZO層
2‧‧‧表面氧保護層

Claims (22)

  1. 一種製造薄膜電晶體(thin film transistor；TFT)的方法，包括：(1)沈積一銦鎵鋅氧化物(IGZO)層，並在該IGZO層上形成表面氧保護層；(2)塗布一光阻於該IGZO層上，並對該光阻進行曝光和顯影處理，以形成一光阻圖案；以及(3)對該IGZO層進行蝕刻，之後進行一去光阻處理。
  2. 根據請求項1所述的方法，其中採用PVD法進行該IGZO層的沈積。
  3. 根據請求項1所述的方法，其中通過在該IGZO層的成膜後將靶材反轉同時通入O2 形成該表面氧保護層。
  4. 根據請求項3所述的方法，其中所述O2 的流量為10~20標準毫升每分(standard-state cubic centimeter per minute；sccm)。
  5. 根據請求項4所述的方法，其中該O2 的通入時間為1~10秒。
  6. 根據請求項1所述的方法，其中通過在該IGZO層的成膜後通入一O2 與Ar的混合氣體來形成該表面氧保護層。
  7. 根據請求項6所述的方法，其中該O2 與Ar的混合氣體中O2 與Ar的流量比為1：10至1：100。
  8. 根據請求項7所述的方法，其中該O2 與Ar的混合氣體的通入時間為1~10秒。
  9. 根據請求項1所述的方法，其中該蝕刻為乾式蝕刻。
  10. 根據請求項1-9中任一項所述的方法，還包括在該去光阻處理的同時通入一第一氧化氣體，形成一側邊氧保護層。
  11. 根據請求項10所述的方法，其中該去光阻處理包括灰化處理。
  12. 根據請求項10所述的方法，其中該第一氧化氣體為N2 O、O3 或O2 。
  13. 根據請求項10所述的方法，其中該第一氧化氣體的流量為500~1000sccm。
  14. 根據請求項13所述的方法，其中該第一氧化氣體的通入時間為1~10秒。
  15. 根據請求項10所述的方法，還包括在步驟(3)之後對該IGZO層進行退火處理和在退火處理之後選擇性地向該IGZO層通入一第二氧化氣體。
  16. 根據請求項15所述的方法，其中該退火處理在N2 O或O2 環境下進行。
  17. 根據請求項15所述的方法，其中該退火處理的溫度為300~450℃。
  18. 根據請求項15所述的方法，其中該退火處理的時間為10~15分鐘。
  19. 根據請求項15所述的方法，其中該第二氧化氣體為N2 O、O3 或O2 。
  20. 根據請求項15所述的方法，其中該第二氧化氣體 的流量為20~40升/分鐘。
  21. 根據請求項20所述的方法，其中該第二氧化氣體的通入時間為1~10秒。
  22. 一種製造銦鎵鋅氧化物(IGZO)層的方法，包括：(1)沈積一IGZO層，並在該IGZO層上形成一表面氧保護層；(2)塗布一光阻於該IGZO層上，並對該光阻進行曝光和顯影處理，以形成一光阻圖案；以及(3)對該IGZO層進行蝕刻，之後進行去光阻處理。
TW102135540A 2013-07-05 2013-10-01 製造ｉｇｚｏ層和ｔｆｔ的方法 TWI501404B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310281940.8A CN104282567B (zh) 2013-07-05 2013-07-05 制造igzo层和tft的方法

Publications (2)

Publication Number Publication Date
TW201503376A TW201503376A (zh) 2015-01-16
TWI501404B true TWI501404B (zh) 2015-09-21

Family

ID=52133075

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135540A TWI501404B (zh) 2013-07-05 2013-10-01 製造ｉｇｚｏ層和ｔｆｔ的方法

Country Status (3)

Country Link
US (1) US9368602B2 (zh)
CN (1) CN104282567B (zh)
TW (1) TWI501404B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502242B2 (en) 2014-02-05 2016-11-22 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
TW202314018A (zh) * 2021-06-21 2023-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成包含氧化銦鎵鋅的層之反應器系統及方法
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120181532A1 (en) * 2011-01-13 2012-07-19 Chin-Wen Lin Metal oxide semiconductor structure and production method thereof
TW201234479A (en) * 2010-08-20 2012-08-16 Applied Materials Inc Methods for forming a hydrogen free silicon containing dielectric film

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
CN102832251A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
US8823003B2 (en) * 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234479A (en) * 2010-08-20 2012-08-16 Applied Materials Inc Methods for forming a hydrogen free silicon containing dielectric film
US20120181532A1 (en) * 2011-01-13 2012-07-19 Chin-Wen Lin Metal oxide semiconductor structure and production method thereof

Also Published As

Publication number Publication date
CN104282567A (zh) 2015-01-14
CN104282567B (zh) 2017-05-03
US9368602B2 (en) 2016-06-14
TW201503376A (zh) 2015-01-16
US20150011047A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
JP6043244B2 (ja) 薄膜トランジスタ
JP6006558B2 (ja) 半導体装置及びその製造方法
TWI501404B (zh) 製造ｉｇｚｏ層和ｔｆｔ的方法
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103493209A (zh) 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置
JP2014013891A (ja) 薄膜トランジスタ
JP2012049489A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20150018501A (ko) 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
WO2013174108A1 (zh) 薄膜晶体管及其制作方法及阵列基板
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
JP5984354B2 (ja) 半導体素子
TWI611483B (zh) 薄膜電晶體製造方法及薄膜電晶體
JP5856559B2 (ja) 薄膜トランジスタの半導体層用酸化物薄膜の製造方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
CN108385073B (zh) Ito薄膜的制作方法
Shin et al. Low energy deposition of InGaZnO channel layer using linear facing target sputtering for oxide TFTs
JP2013064185A (ja) Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
JP7549515B2 (ja) 導電領域の形成方法、及び薄膜トランジスタの製造方法
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
US9443965B2 (en) Method for producing a thin film transistor
Xin et al. Effects of Plasma Treatment on the Reliability of a-IGZO TFT
Takenaka et al. Plasma processing technique by combination of plasma-assisted reactive sputtering and plasma annealing for uniform electrical characteristics of InGaZnO thin film transistors formed on large-area substrates
Kim et al. Effect of a Self-Assembled Monolayer on the Electrical Properties of In–Ga–Zn–O Thin-Film Transistors
Kim et al. Effects of the Bombardment of Negative Oxygen Ions on Gate Bias Stability of InGaZnO Thin Film Transistors