CN104282567A - 制造igzo层和tft的方法 - Google Patents

制造igzo层和tft的方法 Download PDF

Info

Publication number
CN104282567A
CN104282567A CN201310281940.8A CN201310281940A CN104282567A CN 104282567 A CN104282567 A CN 104282567A CN 201310281940 A CN201310281940 A CN 201310281940A CN 104282567 A CN104282567 A CN 104282567A
Authority
CN
China
Prior art keywords
igzo layer
layer
photoresist
igzo
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310281940.8A
Other languages
English (en)
Other versions
CN104282567B (zh
Inventor
黄家琦
许民庆
蔡学明
左文霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201310281940.8A priority Critical patent/CN104282567B/zh
Priority to TW102135540A priority patent/TWI501404B/zh
Priority to US14/318,178 priority patent/US9368602B2/en
Publication of CN104282567A publication Critical patent/CN104282567A/zh
Application granted granted Critical
Publication of CN104282567B publication Critical patent/CN104282567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明提供一种制造IGZO层和TFT的方法,包括:(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。本发明的制造IGZO层和TFT的方法通过形成氧保护层,有效地阻挡H原子对IGZO层的影响,避免H原子将IGZO层由半导体转变为导体,从而提高IGZO层和TFT的稳定性,降低由于器件长时间连续使用而产生的阈值电压负向偏压。

Description

制造IGZO层和TFT的方法
技术领域
本发明涉及半导体领域,特别涉及一种制造IGZO层和TFT的方法。
背景技术
自从2004年日本东京工业大学Hosono第一次报道基于铟镓锌氧化物(IGZO)制造的柔性透明薄膜晶体管(TFT)。IGZO-TFT受到了研究机构和工业界的关注,并被开拓在显示领域中的应用,尤其是新型显示器件技术中。
IGZO-TFT作为新型的有源驱动电路被应用于平板显示器件中,但是进入商品化阶段尚需解决许多问题。
IGZO层对于工艺的条件非常敏感,尤其是空气中的H原子,H原子会使得器件的电性能发生变化,甚至会导致有源层从半导体变为导体。通常在IGZO层上面镀一层保护层。在商业产品用的非晶硅TFT中,保护层一般是采用SiNx,用等离子体增强化学气相沉积(PECVD)方法制备。然而,在IGZO-TFT中,却不能够用SiNx作为保护层,因为PECVD方法制备SiNx会含有大量的H原子。目前IGZO层上采用的保护层一般为SiOx,用等离子体增强化学气相沉积(PECVD)方法制备。
但IGZO层的制备过程中还包括一些非真空工艺,例如光致抗蚀剂涂布、曝光、显影等,这些工艺中会存在一定量的H原子,此外后续PECVD镀SiOx的过程中也会有部分H原子存在,这些H原子极有可能影响IGZO层的性能,目前尚未发现解决这一问题的方法。
发明内容
为解决上述问题,本发明通过通入氧化气体形成氧保护层,使IGZO层与H原子隔离,从而提高IGZO层和TFT的稳定性。
一方面,本发明提供一种制造TFT的方法,包括:
(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;
(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及
(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
在根据本发明方法的一个优选实施方式中,采用PVD(物理气相沉积)法进行所述IGZO层的沉积。
在根据本发明方法的另一个优选实施方式中,通过在所述IGZO层的成膜后将靶材反转同时通入O2形成表面氧保护层。
在根据本发明方法的另一个优选实施方式中,所述O2的流量为10~20sccm。
在根据本发明方法的另一个优选实施方式中,所述O2的通入时间为1~10秒。
在根据本发明方法的另一个优选实施方式中,通过在所述IGZO层的成膜后通入O2与Ar的混合气体来形成表面氧保护层。
在根据本发明方法的另一个优选实施方式中,所述O2与Ar的混合气体中O2与Ar的流量比为1:10至1:100。
在根据本发明方法的另一个优选实施方式中,所述O2与Ar的混合气体的通入时间为1~10秒。
在根据本发明方法的另一个优选实施方式中,所述蚀刻为干法蚀刻。
在根据本发明方法的另一个优选实施方式中,所述方法还包括在去光致抗蚀剂处理的同时通入第一氧化气体,形成侧边氧保护层。
在根据本发明方法的另一个优选实施方式中,所述去光致抗蚀剂处理为灰化处理。
在根据本发明方法的另一个优选实施方式中,所述第一氧化气体为N2O、O3或O2
在根据本发明方法的另一个优选实施方式中,所述第一氧化气体的流量为500~1000sccm。
在根据本发明方法的另一个优选实施方式中,所述第一氧化气体的通入时间为1~10秒。
在根据本发明方法的另一个优选实施方式中,所述方法还包括在步骤(3)之后对所述IGZO层进行退火处理和/或向所述IGZO层通入第二氧化气体。
在根据本发明方法的另一个优选实施方式中,所述退火处理在N2O或O2气氛下进行。
在根据本发明方法的另一个优选实施方式中,所述退火处理的温度为300~450℃。
在根据本发明方法的另一个优选实施方式中,所述退火处理的时间为10~15分钟。
在根据本发明方法的另一个优选实施方式中,所述第二氧化气体为N2O、O3或O2
在根据本发明方法的另一个优选实施方式中,所述第二氧化气体的流量为20~40升/分钟。
在根据本发明方法的另一个优选实施方式中,所述第二氧化气体的通入时间为1~10秒。
另一方面,本发明提供一种制造IGZO层的方法,包括:(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
本发明的制造IGZO层和TFT的方法通过形成氧保护层,有效地阻挡H原子对IGZO层的影响,避免H原子将IGZO层由半导体转变为导体,从而提高IGZO层和TFT的稳定性,降低由于器件长时间连续使用而产生的阈值电压负向偏压。
附图说明
图1为根据本发明一个实施方式的IGZO层的表面氧保护层示意图;
图2为根据本发明一个实施方式的IGZO层的表面氧保护层示意图;
图3为根据本发明一个实施方式的光致抗蚀剂涂布处理示意图;
图4为根据本发明一个实施方式的曝光处理示意图;
图5为根据本发明一个实施方式的显影处理示意图;
图6为根据本发明一个实施方式的IGZO层的侧边氧保护层示意图;
图7为根据本发明一个实施方式的退火处理示意图。
其中,附图标记说明如下:
1  IGZO层
2  表面氧保护层
3  O原子
4  光致抗蚀剂
5  曝光后的光致抗蚀剂
6  侧边氧保护层
7  第一氧化气体
8  H原子。
具体实施方式
下面根据具体实施例对本发明的技术方案做进一步说明。本发明的保护范围不限于以下实施例,列举这些实例仅出于示例性目的而不以任何方式限制本发明。
在本发明的一个优选实施方式中,制造TFT的方法包括:
(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;
(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及
(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
沉积IGZO层的方法优选PVD法。PVD是指利用物理过程实现物质转移,将原子或分子由源转移到基材表面上的过程。PVD的作用是可以是某些有特殊性能(强度高、耐磨性、散热性、耐腐性等)的微粒喷涂在性能较低的母体上,使得母体具有更好的性能。PVD基本方法包括真空蒸发、溅射、离子镀。
本发明采用磁控溅射沉积IGZO层,磁控溅射是在一相对稳定的真空状态下进行,阴极靶材是由镀膜材料制成,溅射时真空室通入一定流量的氩气,在阴极和阳极间直流负高压或者13.56MHz的射频电压作用下产生辉光放电,辉光放电使得电极间的氩原子离化形成氩离子和电子。氩离子在电场的作用下加速轰击靶材,溅射出大量的靶材原子,呈中性的靶材原子沉积在阳极表面的衬底上形成薄膜。而对于电子,在电场作用下加速飞向基片的过程中会受到磁场(洛伦兹力)的作用,使电子被束缚在靶材表面附近的等离子体区域内做圆周运动,由于电子的运动路径很长,在该过程中,不断同氩原子碰撞,产生电子和氩离子,氩离子不断轰击靶材,从而实现高速沉积的特点,二次电子起到维持辉光放电的作用。
磁控溅射和其它镀膜方法相比具有以下几个优点:薄膜附着力好、均匀性较好、容易做到大面积成膜、在常温下可方便地制备高熔点的金属薄膜,制备薄膜重复性好等,但它也存在着诸如靶材价格高和利用率低等一些不足。
可通过在IGZO层的成膜后将靶材反转同时通入O2形成表面氧保护层,其中O2的流量为10~20sccm,通入时间为1~10秒。也可通过在IGZO层的成膜后通入流量比为1:10至1:100的O2和Ar混合气体来形成表面氧保护层,O2和Ar混合气体的通入时间为1~10秒。
表面氧保护层将IGZO层与H原子隔开,可有效地阻挡H原子对IGZO层性能的影响。在形成表面氧保护层的过程中氧气流量不能过高,过量的氧分子填充半导体层的氧空位会使得IGZO层的电阻率增加,造成IGZO层导电迁移率的下降。
蚀刻IGZO层的方法优选干法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时,它具备两个特点:一方面等离子体中的这些气体化学活性比常态下时要强很多,根据被刻蚀材料的不同,选择合适的气体,就可以更快地与材料进行反应,实现刻蚀去除的目的;另一方面,还可以利用电场对等离子体进行引导和加速,使其具备一定能量,当其轰击被刻蚀物的表面时,会将被刻蚀物材料的原子击出,从而达到利用物理上的能量转移来实现刻蚀的目的。
由于蚀刻过程中破坏了IGZO层的表面氧保护层,使IGZO层的侧边暴露出来,因此可在去光致抗蚀剂处理的同时通入第一氧化气体,形成侧边氧保护层,有效地保护IGZO层的侧边。去光致抗蚀剂处理可为灰化处理,第一氧化气体可为N2O、O3或O2,第一氧化气体的流量为500~1000sccm,通入时间为1~10秒。
在步骤(3)之后对所述IGZO层进行退火处理,可使IGZO层内残余的H原子迁移到表面与O原子结合,从而进一步排除IGZO层中的H原子,提高IGZO层的稳定性。退火处理在N2O或O2气氛下进行,退火温度为300~450℃,退火时间为10~15分钟。
在步骤(3)之后向IGZO层通入第二氧化气体,可有效地阻止后续镀SiOx保护层的过程中SiH4中的H原子对IGZO性能的影响。第二氧化气体可为N2O、O3或O2。第二氧化气体的流量为20~40升/分钟,通入时间为1~10秒。
另一方面,本发明提供一种制造IGZO层的方法,包括:(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
本发明的方法对IGZO层的组分没有特殊限定。
除非另作限定,本发明所用术语均为本领域技术人员通常理解的含义。
以下通过实施例对本发明作进一步地详细说明。
实施例
实施例1
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层1,IGZO成膜后将靶材反转,同时通入O2在IGZO层1上形成的表面氧保护层2(见图1),具体工艺参数见表1,其中O原子3通过化学键结与IGZO层1连接(见图2)。
表1磁控溅射沉积和形成表面氧保护层的工艺参数
将IGZO层取出,使用光致抗蚀剂4进行光致抗蚀剂涂布(见图3);之后对光致抗蚀剂4进行曝光处理(见图4),部分光致抗蚀剂4经曝光后成为曝光后的光致抗蚀剂5;随后对曝光后的IGZO层进行显影处理(见图5),去除曝光后的光致抗蚀剂5。光致抗蚀剂涂布的工艺参数如表2所示,曝光与显影的工艺参数如表3所示。
表2光致抗蚀剂涂布的工艺参数
次序 转速(rpm) 时间(秒)
1(低速) 300 3
2(高速) 3000 40
表3曝光、显影工艺参数
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为1000sccm的O3(图中标记7),持续4秒,在IGZO的侧面形成侧边氧保护层6(见图6)。
在N2O气氛、450℃的温度下,对去光致抗蚀剂处理后的IGZO层1进行10分钟退火处理,使H原子迁移到IGZO的表面与O原子结合(见图7)。
向退火后的IGZO层通入流量为40升/分钟的O3,持续4秒。
实施例2
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层,IGZO成膜后通入流量比为1:100的O2/Ar来形成表面氧保护层,具体工艺参数如表4所示。
表4磁控溅射沉积和形成表面氧保护层的工艺参数
将IGZO层取出,使用光致抗蚀剂进行光致抗蚀剂涂布,之后对光致抗蚀剂进行曝光处理,随后对曝光后的IGZO层进行显影处理。光致抗蚀剂涂布、曝光和显影的工艺参数与实施例1相同。
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为1000sccm的N2O,持续4秒,在IGZO的侧面形成侧边氧保护层。
在O2气氛、300℃的温度下,对去光致抗蚀剂处理后的IGZO层进行15分钟退火处理,使H原子迁移到IGZO的表面与O原子结合。
向退火后的IGZO层通入流量为40升/分钟的N2O,持续4秒。
实施例3
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层,成膜后将靶材反转,同时通入O2在IGZO层上形成表面氧保护层。磁控溅射沉积和形成表面氧保护层的工艺参数与实施例1相同,区别在于形成表面氧保护层时通入的O2流量为15sccm。
将IGZO层取出,使用光致抗蚀剂进行光致抗蚀剂涂布,之后对光致抗蚀剂进行曝光处理,随后对曝光后的IGZO层进行显影处理。光致抗蚀剂涂布、曝光和显影的工艺参数与实施例1相同。
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为750sccm的O2,持续6秒,在IGZO的侧面形成侧边氧保护层。
在N2O气氛、420℃的温度下,对去光致抗蚀剂处理后的IGZO层进行11分钟退火处理,使H原子迁移到IGZO的表面与O原子结合。
向退火后的IGZO层通入流量为30升/分钟的O2,持续6秒。
实施例4
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层,IGZO成膜后通入O2和Ar的混合气体来形成表面氧保护层,磁控溅射沉积和形成表面氧保护层的工艺参数与实施例2相同,区别在于形成表面氧保护层时通入O2的流量为10sccm,从而使得O2和Ar的混合气体中O2和Ar的流量比为1:10。
将IGZO层取出,使用光致抗蚀剂进行光致抗蚀剂涂布,之后对光致抗蚀剂进行曝光处理,随后对曝光后的IGZO层进行显影处理。光致抗蚀剂涂布、曝光和显影的工艺参数与实施例1相同。
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为750sccm的O3,持续6秒,在IGZO的侧面形成侧边氧保护层。
在O2气氛、330℃的温度下,对去光致抗蚀剂处理后的IGZO层进行14分钟退火处理,使H原子迁移到IGZO的表面与O原子结合。
向退火后的IGZO层通入流量为30升/分钟的O3,持续6秒。
实施例5
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层,成膜后将靶材反转,同时通入O2在IGZO层上形成表面氧保护层。磁控溅射沉积和形成表面氧保护层的工艺参数与实施例1相同,区别在于形成表面氧保护层时通入的O2流量为10sccm。
将IGZO层取出,使用光致抗蚀剂进行光致抗蚀剂涂布,之后对光致抗蚀剂进行曝光处理,随后对曝光后的IGZO层进行显影处理。光致抗蚀剂涂布、曝光和显影的工艺参数与实施例1相同。
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为500sccm的N2O,持续8秒,在IGZO的侧面形成侧边氧保护层。
在O2气氛、390℃的温度下,对去光致抗蚀剂处理后的IGZO层进行12分钟退火处理,使H原子迁移到IGZO的表面与O原子结合。
向退火后的IGZO层通入流量为20升/分钟的N2O,持续8秒。
实施例6
在真空腔室中,采用磁控溅射仪(G4.5SMD950,日本ULVAC制造)沉积IGZO层,IGZO成膜后通入O2和Ar的混合气体来形成表面氧保护层,磁控溅射沉积和形成表面氧保护层的工艺参数与实施例2相同,区别在于形成表面氧保护层时通入O2的流量为5sccm,从而使得O2和Ar的混合气体中O2和Ar的流量比为1:20。
将IGZO层取出,使用光致抗蚀剂进行光致抗蚀剂涂布,之后对光致抗蚀剂进行曝光处理,随后对曝光后的IGZO层进行显影处理。光致抗蚀剂涂布、曝光和显影的工艺参数与实施例1相同。
在真空腔室中,采用干刻蚀机台(G4.5HT910,日本TEL制造)对显影后的IGZO层进行干法刻蚀,之后进行灰化处理以去除光致抗蚀剂,在灰化的同时通入流量为500sccm的O2,持续8秒,在IGZO的侧面形成侧边氧保护层。
在N2O气氛、360℃的温度下,对去光致抗蚀剂处理后的IGZO层进行13分钟退火处理,使H原子迁移到IGZO的表面与O原子结合。
向退火后的IGZO层通入流量为20升/分钟的O2,持续8秒。
综上所述,本发明的制造IGZO层和TFT的方法通过形成氧保护层,有效地阻挡H原子对IGZO层的影响,避免H原子将IGZO层由半导体转变为导体,从而提高IGZO层和TFT的稳定性,降低由于器件长时间连续使用而产生的阈值电压负向偏压。
本领域技术人员应当注意的是,本发明所描述的实施方式仅仅是示范性的,可在本发明的范围内作出各种其他替换、改变和改进。因而,本发明不限于上述实施方式,而仅由权利要求限定。

Claims (22)

1.一种制造TFT的方法,包括:
(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;
(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及
(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
2.根据权利要求1的方法,其中采用PVD法进行所述IGZO层的沉积。
3.根据权利要求1的方法,其中通过在所述IGZO层的成膜后将靶材反转同时通入O2形成表面氧保护层。
4.根据权利要求3的方法,其中所述O2的流量为10~20sccm。
5.根据权利要求4的方法,其中所述O2的通入时间为1~10秒。
6.根据权利要求1的方法,其中通过在所述IGZO层的成膜后通入O2与Ar的混合气体来形成表面氧保护层。
7.根据权利要求6的方法,其中所述O2与Ar的混合气体中O2与Ar的流量比为1:10至1:100。
8.根据权利要求7的方法,其中所述O2与Ar的混合气体的通入时间为1~10秒。
9.根据权利要求1的方法,其中所述蚀刻为干法蚀刻。
10.根据权利要求1-9中任一项的方法,还包括在去光致抗蚀剂处理的同时通入第一氧化气体,形成侧边氧保护层。
11.根据权利要求10的方法,其中所述去光致抗蚀剂处理包括灰化处理。
12.根据权利要求10的方法,其中所述第一氧化气体为N2O、O3或O2
13.根据权利要求10的方法,其中所述第一氧化气体的流量为500~1000sccm。
14.根据权利要求13的方法,其中所述第一氧化气体的通入时间为1~10秒。
15.根据权利要求10的方法,还包括在步骤(3)之后对所述IGZO层进行退火处理和/或向所述IGZO层通入第二氧化气体。
16.根据权利要求15的方法,其中所述退火处理在N2O或O2气氛下进行。
17.根据权利要求15的方法,其中所述退火处理的温度为300~450℃。
18.根据权利要求15的方法,其中所述退火处理的时间为10~15分钟。
19.根据权利要求15的方法,其中所述第二氧化气体为N2O、O3或O2
20.根据权利要求15的方法,其中所述第二氧化气体的流量为20~40升/分钟。
21.根据权利要求20的方法,其中所述第二氧化气体的通入时间为1~10秒。
22.一种制造IGZO层的方法,包括:
(1)沉积IGZO层,并在所述IGZO层上形成表面氧保护层;
(2)对IGZO层进行光致抗蚀剂涂布,并对所述光致抗蚀剂进行曝光和显影处理,以形成光致抗蚀剂图案;以及
(3)对IGZO层进行蚀刻,之后进行去光致抗蚀剂处理。
CN201310281940.8A 2013-07-05 2013-07-05 制造igzo层和tft的方法 Active CN104282567B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310281940.8A CN104282567B (zh) 2013-07-05 2013-07-05 制造igzo层和tft的方法
TW102135540A TWI501404B (zh) 2013-07-05 2013-10-01 製造igzo層和tft的方法
US14/318,178 US9368602B2 (en) 2013-07-05 2014-06-27 Method for fabricating IGZO layer and TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310281940.8A CN104282567B (zh) 2013-07-05 2013-07-05 制造igzo层和tft的方法

Publications (2)

Publication Number Publication Date
CN104282567A true CN104282567A (zh) 2015-01-14
CN104282567B CN104282567B (zh) 2017-05-03

Family

ID=52133075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310281940.8A Active CN104282567B (zh) 2013-07-05 2013-07-05 制造igzo层和tft的方法

Country Status (3)

Country Link
US (1) US9368602B2 (zh)
CN (1) CN104282567B (zh)
TW (1) TWI501404B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252359A (zh) * 2016-08-26 2016-12-21 武汉华星光电技术有限公司 阵列基板及液晶显示面板
WO2018149027A1 (zh) * 2017-02-17 2018-08-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
TWI786708B (zh) * 2021-06-24 2022-12-11 大陸商業成科技(成都)有限公司 顯示面板的製備方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502242B2 (en) 2014-02-05 2016-11-22 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
TW202314018A (zh) * 2021-06-21 2023-04-01 荷蘭商Asm Ip私人控股有限公司 用於形成包含氧化銦鎵鋅的層之反應器系統及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309353A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102832131A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管制造方法
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5455352B2 (ja) * 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜mimキャパシタ及びその製造方法
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
TWI487108B (zh) * 2011-01-13 2015-06-01 Prime View Int Co Ltd Metal oxide semiconductor structure and manufacturing method thereof
US8823003B2 (en) * 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110309353A1 (en) * 2010-06-22 2011-12-22 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN102832131A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管制造方法
CN102683423A (zh) * 2012-05-08 2012-09-19 东莞彩显有机发光科技有限公司 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252359A (zh) * 2016-08-26 2016-12-21 武汉华星光电技术有限公司 阵列基板及液晶显示面板
WO2018035993A1 (zh) * 2016-08-26 2018-03-01 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
WO2018149027A1 (zh) * 2017-02-17 2018-08-23 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
TWI786708B (zh) * 2021-06-24 2022-12-11 大陸商業成科技(成都)有限公司 顯示面板的製備方法

Also Published As

Publication number Publication date
US20150011047A1 (en) 2015-01-08
TW201503376A (zh) 2015-01-16
TWI501404B (zh) 2015-09-21
CN104282567B (zh) 2017-05-03
US9368602B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
US8956926B2 (en) Method for manufacturing self-aligned thin film transistor
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
CN104282567A (zh) 制造igzo层和tft的方法
JP5552440B2 (ja) トランジスタの製造方法
US20130122649A1 (en) Method for manufacturing thin film transistor
CN108475620A (zh) 通过氟处理进行的igzo钝化的氧空位
Flewitt et al. Stability of thin film transistors incorporating a zinc oxide or indium zinc oxide channel deposited by a high rate sputtering process
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
WO2010098101A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
CN103794652B (zh) 金属氧化物半导体薄膜晶体管及其制备方法
WO2013174108A1 (zh) 薄膜晶体管及其制作方法及阵列基板
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
JP2008108985A (ja) 半導体素子の製法
JP5984354B2 (ja) 半導体素子
TWI498970B (zh) 場效型電晶體之製造方法
WO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
CN108193179A (zh) 一种多层红外透明导电薄膜及其制备方法
KR102059636B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
Lim et al. Electrical characteristics of SnO2 thin-film transistors fabricated on bendable substrates using reactive magnetron sputtering
Kim et al. Low-temperature fabrication (< 150° C) of amorphous IGZO TFTs via high density CVD and superimposed rf/dc magnetron sputtering
Shin et al. Low energy deposition of InGaZnO channel layer using linear facing target sputtering for oxide TFTs
Cheong et al. High-mobility transparent sno2 and zno–sno2 thin-film transistors with sio2/al2o3 gate insulators
Shigesato In Based TCOs
CN104900708B (zh) 一种改善漏极电流的薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201506, No. nine, No. 1568, Jinshan Industrial Zone, Shanghai, Jinshan District

Patentee after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201500, building two, building 100, 1, Jinshan Industrial Road, 208, Shanghai, Jinshan District

Patentee before: EverDisplay Optronics (Shanghai) Ltd.

CP03 Change of name, title or address