JP2015156454A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2015156454A JP2015156454A JP2014031344A JP2014031344A JP2015156454A JP 2015156454 A JP2015156454 A JP 2015156454A JP 2014031344 A JP2014031344 A JP 2014031344A JP 2014031344 A JP2014031344 A JP 2014031344A JP 2015156454 A JP2015156454 A JP 2015156454A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- barrier layer
- electron barrier
- layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
以下、第1の実施の形態に係る電界効果トランジスタを製造方法とともに説明する。図1は第1の実施の形態に係る電界効果トランジスタの上面図、図2は図1のA−A´線に沿って切った断面図である。
まず、上記サンプルA〜Cについて、ゲート電極110とドレイン電極109との間の距離をパラメータとし、ゲート電極110に電圧を印加してオフ耐圧を測定した。ここで、オフ耐圧とは、電界効果トランジスタのゲート電圧をしきい値電圧以下(つまりオフ状態)にした状態でのソースとレインとの間の耐圧のことをいう。その結果、図3に示す結果が得られた。図3より、サンプルAと比べてサンプルBおよびサンプルCのオフ耐圧が向上していることがわかる。ゲート電極110とドレイン電極109との間の距離が10μmのとき、オフ耐圧は表3のようになる。
(2)Id−Vd特性
次に、サンプルA、サンプルBおよびサンプルCに関するドレイン電流・ドレイン電圧特性(以下、Id−Vd特性という)について説明する。
以下、第2の実施の形態に係る電界効果トランジスタを製造方法とともに説明する。図6は第2の実施の形態に係る電界効果トランジスタの上面図、図7は図6のA−A´線に沿って切った断面図である。図6、図7において、図2、図3と同一の要素は同一の符号を付与し説明を省略する。第1の実施例と同様にして、MOCVD法により基板101上にチャネル層102、第一電子障壁層103、第二電子障壁層104、第三電子障壁層105、第四電子障壁層106を順次堆積させる。次に、レジストパターニング後にたとえばBイオンを注入することによりイオン注入部107を形成する。次に、レジストパターニングの後にドライエッチングをすることにより、リセス部201を形成する。しきい値電圧が過度にマイナス側に大きくならないよう、リセス部201の底面は第一電子障壁層103、もしくは第二電子障壁層104に達するようにする。本実施の形態においては、第一電子障壁層103の上面に達するようにリセス部201を形成している。
以下、第3の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図8は第3の実施の形態に係る電界効果トランジスタの上面図、図9は図8のA−A´線に沿って切った断面図である。図8、図9において、図2、図3と同一の要素は同一の符号を付与し説明を省略する。第1の実施例と同様にして、MOCVD法により基板101上にチャネル層102、第一電子障壁層103、第二電子障壁層104、第三電子障壁層105、第四電子障壁層106を順次堆積させる。次に、レジストパターニング後にたとえばBイオンを注入することによりイオン注入部107を形成する。次に、レジストパターニング後にドライエッチすることによりリセス部201を形成し、第四電子障壁層106の上にソース電極108、ドレイン電極109、前記リセス部201の上にゲート電極110を形成する。実施例2においてはゲート電極と第三電子障壁層105、第四電子障壁層106が接していたが、本実施の形態においては、図9に示すように、リセス部201の幅がゲート電極110の幅よりも広く、ゲート電極110と第三電子障壁層105、第四電子障壁層106と接しない構成となっている。なお、本実施の形態においては、第一電子障壁層103の上面に達するようにリセス部201が形成されている。
以下、第4の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図10は第4の実施の形態に係る電界効果トランジスタの上面図、図11は図10のA−A´線に沿って切った断面図である。図10、図11において、図2、図3と同一の要素は同一の符号を付与し説明を省略する。
以下、第5の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図12は第5の実施の形態に係る電界効果トランジスタの上面図、図13は図12のA−A´線に沿って切った断面図である。図12、図13において、図2、図3と同一の要素は同一の符号を付与し説明を省略する。
以下、第6の実施の形態に係る窒化物半導体素子を製造方法とともに説明する。図14は第6の実施の形態に係る電界効果トランジスタの上面図、図15は図14のA−A´線に沿って切った断面図である。図14、図15において、図2、図3と同一の要素は同一の符号を付与し説明を省略する。
102 チャネル層
103 第一電子障壁層
104 第二電子障壁層
105 第三電子障壁層
106 第四電子障壁層
107 イオン注入部
108 ソース電極
109 ドレイン電極
110 ゲート電極
201 リセス部
202 絶縁膜
203 オーミック窓部
Claims (11)
- 基板と、
前記基板の上に配置された、第1の窒化物半導体よりなるチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極、ゲート電極およびドレイン電極と、を有し、
前記電子供給層は、前記第1の窒化物半導体よりもバンドギャップが大きい第2の窒化物半導体よりなる層と、前記第2の窒化物半導体よりなる層の上に形成された、Inを含有し、かつ前記第1の窒化物半導体よりもバンドギャップが大きい第3の窒化物半導体よりなる層と、を有し、
前記第3の窒化物半導体よりなる層は、アクセプタ性不純物が添加されてドナーが補償されていることを特徴とする電界効果トランジスタ。 - 前記第2の第2の窒化物半導体は、Inを含有することを特徴とする、請求項1に記載の電界効果トランジスタ。
- 前記第2の窒化物半導体層と前記第3の窒化物半導体層とは同一組成であることを特徴とする、請求項2に記載の電界効果トランジスタ。
- 前記第3の窒化物半導体よりなる層の不純物濃度は、前記第2の窒化物半導体よりなる層の不純物濃度より大きいことを特徴とする、請求項1、2ないし3のいずれか1項に記載の電界効果トランジスタ。
- 前記電子供給層は、前記第2の窒化物半導体よりなる層よりも前記チャネル層に近い位置に、前記第2の窒化物半導体よりバンドギャップが大きい第4の窒化物半導体よりなる層を有することを特徴とする、請求項1から4のいずれか1項に記載の電界効果トランジスタ。
- 前記第4の窒化物半導体のバンドギャップは、前記第3の窒化物半導体のバンドギャップよりも大きいことを特徴とする、請求項5に記載の電界効果トランジスタ。
- 前記電子供給層は、
前記第2の窒化物半導体よりなる層と前記第4の窒化物半導体よりなる層との間に配置された第5の窒化物半導体よりなる層を備え、
前記第5の窒化物半導体のバンドギャップは、前記第4の窒化物半導体のバンドギャップよりも小さいことを特徴とする、請求項5または6に記載の電界効果トランジスタ。 - 前記第5の窒化物半導体のIn組成は、前記第2の窒化物半導体のIn組成よりも小さいことを特徴とする、請求項7に記載の電界効果トランジスタ。
- 前記第3の窒化物半導体よりなる層のアクセプタ性不純物の濃度は、5×1018cm-3以上5×1019cm-3以下であることを特徴とする、請求項1から8のいずれか1項に記載の電界効果トランジスタ。
- 前記電子供給層は、前記第3の窒化物半導体よりなる層から前記第4の窒化物半導体よりなる層に達するリセス部が設けられ、前記リセス部の底部に前記ゲート電極が形成された、請求項5に記載の電界効果トランジスタ。
- 前記電子供給層と前記ゲート電極との間に絶縁層を有することを特徴とする、請求項1から10のいずれか1項に記載の電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031344A JP6233088B2 (ja) | 2014-02-21 | 2014-02-21 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031344A JP6233088B2 (ja) | 2014-02-21 | 2014-02-21 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156454A true JP2015156454A (ja) | 2015-08-27 |
JP6233088B2 JP6233088B2 (ja) | 2017-11-22 |
Family
ID=54775598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014031344A Active JP6233088B2 (ja) | 2014-02-21 | 2014-02-21 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6233088B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038139A1 (ja) * | 2015-08-28 | 2017-03-09 | シャープ株式会社 | 窒化物半導体装置 |
JP2017085062A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
JP2017085051A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US11240455B2 (en) | 2016-07-28 | 2022-02-01 | Sony Semiconductor Solutions Corporation | Ad conversion device, ad conversion method, image sensor, and electronic apparatus |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002319702A (ja) * | 2001-04-19 | 2002-10-31 | Sony Corp | 窒化物半導体素子の製造方法、窒化物半導体素子 |
JP2005243719A (ja) * | 2004-02-24 | 2005-09-08 | Yasuo Ono | 電界効果型トランジスタ及びその製造方法 |
JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
JP2010040828A (ja) * | 2008-08-06 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置 |
WO2011039800A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 半導体装置 |
JP2012124438A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2013168433A (ja) * | 2012-02-14 | 2013-08-29 | Toshiba Corp | 窒化物半導体装置および窒化物半導体装置の製造方法 |
JP2014017285A (ja) * | 2012-07-05 | 2014-01-30 | Advanced Power Device Research Association | 窒化物系化合物半導体素子 |
-
2014
- 2014-02-21 JP JP2014031344A patent/JP6233088B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002319702A (ja) * | 2001-04-19 | 2002-10-31 | Sony Corp | 窒化物半導体素子の製造方法、窒化物半導体素子 |
JP2005243719A (ja) * | 2004-02-24 | 2005-09-08 | Yasuo Ono | 電界効果型トランジスタ及びその製造方法 |
JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
JP2010040828A (ja) * | 2008-08-06 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置 |
WO2011039800A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 半導体装置 |
JP2012124438A (ja) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2013168433A (ja) * | 2012-02-14 | 2013-08-29 | Toshiba Corp | 窒化物半導体装置および窒化物半導体装置の製造方法 |
JP2014017285A (ja) * | 2012-07-05 | 2014-01-30 | Advanced Power Device Research Association | 窒化物系化合物半導体素子 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038139A1 (ja) * | 2015-08-28 | 2017-03-09 | シャープ株式会社 | 窒化物半導体装置 |
JPWO2017038139A1 (ja) * | 2015-08-28 | 2018-04-12 | シャープ株式会社 | 窒化物半導体装置 |
US10332976B2 (en) | 2015-08-28 | 2019-06-25 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
JP2017085062A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
JP2017085051A (ja) * | 2015-10-30 | 2017-05-18 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US11240455B2 (en) | 2016-07-28 | 2022-02-01 | Sony Semiconductor Solutions Corporation | Ad conversion device, ad conversion method, image sensor, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6233088B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10756207B2 (en) | Lateral III-nitride devices including a vertical gate module | |
JP6439789B2 (ja) | 電界効果トランジスタ | |
US11322599B2 (en) | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator | |
US10043896B2 (en) | III-Nitride transistor including a III-N depleting layer | |
US9490324B2 (en) | N-polar III-nitride transistors | |
US7612390B2 (en) | Heterojunction transistors including energy barriers | |
US7170111B2 (en) | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same | |
JP5649112B2 (ja) | 電界効果トランジスタ | |
WO2010109566A1 (ja) | 半導体装置及びその製造方法 | |
US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
US9219136B2 (en) | Switching element | |
US20150263155A1 (en) | Semiconductor device | |
JP2012227456A (ja) | 半導体装置 | |
US20160211357A1 (en) | Semiconductor device | |
US9543425B2 (en) | Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate | |
JP6233088B2 (ja) | 電界効果トランジスタ | |
WO2020217735A1 (ja) | 窒化物半導体装置 | |
US20230253471A1 (en) | Nitride semiconductor device and method of manufacturing nitride semiconductor device | |
KR101200274B1 (ko) | 인헨스먼트 노멀리 오프 버티컬 질화물 반도체 소자 및 그 제조방법 | |
US10158012B1 (en) | Semiconductor device | |
US20200091330A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20170417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6233088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |