CN102246284B - 双极晶体管 - Google Patents

双极晶体管 Download PDF

Info

Publication number
CN102246284B
CN102246284B CN200980150272.7A CN200980150272A CN102246284B CN 102246284 B CN102246284 B CN 102246284B CN 200980150272 A CN200980150272 A CN 200980150272A CN 102246284 B CN102246284 B CN 102246284B
Authority
CN
China
Prior art keywords
layer
collector
bipolar transistor
nitride
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980150272.7A
Other languages
English (en)
Other versions
CN102246284A (zh
Inventor
安藤裕二
宫本广信
中山达峰
冈本康宏
井上隆
大田一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102246284A publication Critical patent/CN102246284A/zh
Application granted granted Critical
Publication of CN102246284B publication Critical patent/CN102246284B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种双极晶体管，具有发射极层、基极层和集电极层。发射极层形成在衬底上，并且是包括第一氮化物半导体的n型导电层。基极层形成在发射极层上，并且是包括第二氮化物半导体的p型导电层。集电极层形成在基极层上，并且包括第三氮化物半导体。集电极层、基极层和发射极层形成为相对于衬底表面的晶体生长方向与[000-1]的衬底方向平行。第三氮化物半导体包括InycAlxcGa1-xc-ycN(0≤xc≤1，0≤yc≤1，0＜xc+yc≤1)。第三氮化物半导体的在表面侧上的a轴长度比在衬底侧上的a轴长度短。

Description

双极晶体管
技术领域
本发明涉及双极晶体管，更具体地涉及包含III族元素氮化物半导体作为主要材料的双极晶体管。
背景技术
已知下述双极晶体管，其包含III族元素氮化物半导体作为主要材料。图1是示出典型的双极晶体管的截面图。在例如下述文献中报告了这样的双极晶体管：L.S.McCarthy等人，″AlGaN/GaN HeterojunctionBipolar Transistor″，IEEE Electron Device Letters，Vol.20，No.6，pp.277，(1999)。
在图1中，双极晶体管具有：蓝宝石衬底100；子集电极层103，由高浓度n型GaN制成；集电极层104，由低浓度n型GaN制成；基极层105，由p型GaN制成；以及，发射极层106，由n型Al0.1Ga0.9N制成。相对于衬底表面的晶体生长方向与[0001]方向平行。发射极电极10E形成为接触n型AlGaN发射极层106，基极电极10B形成为接触p型GaN基极层105，集电极电极10C形成为接触n型GaN子集电极层103。
作为现有技术，日本专利公开JP 2004-140339A(对应于美国专利US 6,856,005B2)公开了一种具有氮化物异质结构的器件及其制造方法。该器件具有由InN本身制成或InN作为主要成分的氮化物异质结构，并且具有在至少一部分上用作氮极化表面或具有与其类似的性质的表面的晶体。
而且，日本专利公开JP 2003-518776A(WO 01/048829公开(对应于美国专利US 6,858,509B2))公开了一种集电极在上的异质结双极晶体管及其制造方法。异质结双极晶体管是集电极在上的异质结双极晶体管。该异质结双极晶体管具有层叠在衬底上的发射极层(EM)、基极层(BA)和集电极层(CO)。基极发射极有源结的表面面积小于基极集电极有源结的表面面积，基极层对于导电离子注入的敏感度小于发射极层的材料对于相同离子注入的敏感度。
而且，WO2004/061971公报(对应于美国专利公报US2005/224831A1)公开了p型氮化物半导体结构和双极晶体管。在该p型氮化物半导体结构中，在进行蚀刻的p型氮化物半导体上形成再生长的p型氮化物半导体层以包括In。
本发明人新发现下面的事实。图2是图1中所示的双极晶体管的能带图。该能带图示出在图1中所示的双极晶体管中在基极和发射极之间施加正向偏压并且在基极和集电极之间施加反向偏压的情况。根据能带计算，已知在距离GaN的导带的底部，即距离Γ波谷大约2.0电子伏特的高能量侧上存在L-M波谷和第二Γ波谷。在图2中，它们被笼统地示出为“上波谷”(由图2中的双点划线表示)。
如图2中所示，在图1中的双极晶体管中，电场强度在基极层105和集电极层104之间的界面附近最大。因为这个原因，从基极层105注入到集电极层104中的电子被改变为具有高能量，使得它们接收声子散射以跃迁到上波谷。因为这个原因，双极晶体管具有载流子速度在高压操作时降低从而截止频率减小的趋势。而且，电子易于在集电极层104中改变高能状态，并且集电极层104的GaN具有相对较小的带隙。因此，容易产生雪崩击穿。因为这个原因，该双极晶体管具有集电极击穿电压低的问题。
引用列表
专利文献
[专利文献1]：JP 2004-140339A
[专利文献2]：JP 2003-518776A
[专利文献3]：WO 2004/061971
[非专利文献1]
[非专利文献1]L.S.McCarthy等人，″AlGaN/GaN HeterojunctionBipolar Transistor″，IEEE Electron Device Letters，Vol.20，No.6，pp.277，(1999)
发明内容
本发明的目的是提供一种双极晶体管，其解决了上述问题，并且集电极击穿电压高，并且其电子传送性质即使在高压下也是优异的。
本发明的双极晶体管具有发射极层、基极层和集电极层。发射极层形成在衬底上，并且包括第一氮化物半导体，并且是n型导电层。基极层形成在发射极层上，并且包括第二氮化物半导体并且是p型导电层。集电极层形成在基极层上，并且包括第三氮化物半导体。集电极层、基极层和发射极层形成为相对于衬底表面的晶体生长方向与[000-1]方向平行。第三氮化物半导体包括InycAlxcGa1-xc-ycN(0≤xc≤1，0≤yc≤1并且0＜xc+yc≤1)。第三氮化物半导体的表面侧上的a轴长度比其衬底侧上的a轴长度短。
根据本发明，双极晶体管的集电极击穿电压高，并且其电子传送性质即使在高压下也是优异的。
附图说明
通过考虑附图并且阅读接下来的示例性实施例的说明，可以详细地理解本发明的上面和其他目的、优点和特征：
图1是示出典型的双极晶体管的结构的截面图；
图2是图1中所示的双极晶体管的能带图；
图3是示出根据本发明的第一示例性实施例的双极晶体管的结构的截面图；
图4A是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的典型示例的图形；
图4B是示出在根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的典型示例的图形；
图4C是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的典型示例的图形；
图5是示出根据本发明的第一示例性实施例的双极晶体管的能带的一个示例的图；
图6是示出根据本发明的第二示例性实施例的双极晶体管的结构的截面图；
图7是示出根据本发明的第二示例性实施例的双极晶体管的能带的一个示例的图；
图8是示出根据本发明的第三示例性实施例的双极晶体管的结构的截面图；
图9是示出根据本发明的第三示例性实施例的双极晶体管的能带的一个示例的图；
图10是示出根据本发明的第四示例性实施例的双极晶体管的结构的截面图；
图11是示出根据本发明的第四示例性实施例的双极晶体管的能带的一个示例的图；
图12是示出根据本发明的第五示例性实施例的双极晶体管的结构的截面图；
图13是示出根据本发明的第五示例性实施例的双极晶体管的能带的一个示例的图；
图14是示出根据本发明的第六示例性实施例的双极晶体管的结构的截面图；
图15是示出根据本发明的第六示例性实施例的双极晶体管的能带的一个示例的图；
图16是示出根据本发明的第七示例性实施例的双极晶体管的结构的截面图；
图17A是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的典型示例的图形；
图17B是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的典型示例的图形；
图17C是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的典型示例的图形；
图18是示出根据本发明的第七示例性实施例的双极晶体管的能带的一个示例的图；
图19是示出根据本发明的第八示例性实施例的双极晶体管的结构的截面图；
图20是示出根据本发明的第八示例性实施例的双极晶体管的能带视图的一个示例的图。
具体实施方式
下面将参考附图描述本发明的双极晶体管。
[第一示例性实施例]
下面描述根据本发明的第一示例性实施例的双极晶体管的结构。图3是示出根据本发明的第一示例性实施例的双极晶体管的结构的截面图。如图3中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层14、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
衬底10是(000-1)面碳化硅(SiC)衬底。晶体成核层11在衬底10上由AlN形成。缓冲层12在晶体成核层11上由未掺杂的GaN形成。子发射极层17在缓冲层12上由高浓度n型GaN形成。发射极层16在子发射极层17上由n型AlGaN形成。基极层15在发射极层16上由p型GaN形成。集电极层14在基极层15上由未掺杂的AlGaN形成。接触层13在集电极层14上由高浓度n型GaN形成。发射极电极1E形成为接触子发射极层17(n型GaN层)。基极电极1B形成为接触基极层15(p型GaN层)。集电极电极1C形成为接触接触层13(n型GaN层)。在各电极上获得欧姆接触。在基极电极1B之下通过基极层15在子发射极层17和发射极层16中形成绝缘区域19。
通过下面的步骤(A)和(B)来制造双极晶体管。(A)首先，例如，通过使用金属有机化学气相沉积(以下称为“MOCVD”)方法，在SiC衬底10的(000-1)面上依次层叠由下面描述的材料形成并且具有下面描述的膜厚度的各层。
(A-1)晶体成核层11：未掺杂的AlN，200nm。
(A-2)缓冲层12：未掺杂的GaN，1微米。
(A-3)子发射极层17：n型GaN(Si：3×1018cm-3)，1微米。
(A-4)发射极层16：n型AlxeGa1-xeN(Si：5×1017cm-3)，500nm。
(A-5)基极层15：p型GaN(Mg：1×1019cm-3)，100nm。
(A-6)集电极层14：未掺杂的AlxcGa1-xcN(xc＝xc2→xc1)，500nm。
(A-7)接触层13：n型GaN层13(Si：1×1019cm-3)，50nm。
这些膜具有与衬底的[000-1]方向平行的结晶生长方向。
在此，是AlGaN层的集电极层14具有倾斜组分结构或阶梯组分结构，其中，在膜厚度方向上调节Al组分xc。例如，假定在集电极层14中，在与是n型GaN层的接触层13的边界中的Al组分是xc＝xc1，并且，在与是p型GaN层的基极层15的边界中的Al组分是xc＝xc2。在该情况下，满足0≤xc2＜xc1≤1。即，集电极层14的Al组分xc从基极层15向接触层13减小。集电极层14是比在位错产生时的临界膜厚度更薄的变形晶格层，从抑制在集电极层14中的位错产生并且获得良好的晶体质量的视点，0≤xc2＜xc1≤0.5是更优选的。在本示例性实施例，当满足xc1＝0.2并且xc2＝0并且假定集电极层14的厚度是1微米或更小时，这处于位错产生时的临界膜厚度内。
而且，假定是AlGaN层的发射极层16的Al组分xe是0≤xe≤1。从抑制在发射极层16中的位错产生并且获得良好的晶体质量的视点，0≤xe≤0.5是更优选的。在本示例性实施例中，例如，当满足xe＝0.1并且发射极层16的厚度是1微米或更小时，这处于位错产生时的临界膜厚度内。
而且，作为n型杂质，使用硅(Si)。作为p型杂质，使用锰(Mg)。然而，作为p型杂质，可以使用铍(Be)。而且，虽然将作为集电极层14的AlGaN层描述为未掺杂，但是该层可以是其中杂质浓度是大约1×1017cm-3或更小的类型。
(B)接下来，根据下面的顺序，对以上(A)步骤形成的层叠结构进行构图，并且在其上形成各电极。因此，制造双极晶体管。
(B-1)首先，使用化学气相沉积(以下称为“CVD”)方法来形成二氧化硅(SiO2)膜。(B-2)接下来，对SiO2膜执行集电极台面区域的构图(在要形成基极电极的区域中具有开口的图案的形成)。(B-3)其后，通过使用构图的SiO2作为掩模，并且使用利用氯(Cl2)基气体的反应离子蚀刻(以下称为“RIE”)方法，蚀刻和移除接触层13和集电极层14的一部分(集电极台面蚀刻)。因此，是p型GaN层的基极层15被暴露，以形成外基极区域。(B-4)然后，注入诸如氮(N)或硼(B)的离子，并且使外基极区域之下的发射极层16和子发射极层17的电阻高，从而形成绝缘区域19。(B-5)接下来，在外基极区域中沉积诸如钯/金(Pd/Au)的金属。(B-6)其后，揭开SiO2膜，从而形成基极电极1B。应当注意的是，可以使用诸如钛/金(Ti/Au)的其他材料作为p型欧姆电极的材料。
(B-7)接下来，再一次使用CVD方法来形成SiO2膜。(B-8)接下来，对SiO2膜执行基极台面区域的构图(在要形成发射极电极的区域中具有开口部分的图案的形成)。(B-9)其后，将构图的SiO2用作掩模，并且通过使用Cl2基气体的RIE方法，蚀刻和移除接触层13、集电极层14、基极层15和发射极层16的一部分(基极台面蚀刻)。因此，是n型GaN层的子发射极层17被暴露，以形成外发射极区域。(B-10)接下来，对于SiO2膜，在其中要形成集电极电极的区域中形成开口。(B-11)接下来，在外发射极区域和集电极区域中沉积诸如钛/铝/镍/金(Ti/Al/Ni/Au)的金属。(B-12)其后，揭开SiO2膜，从而形成发射极电极1E和集电极电极1C。应当注意的是，可以将诸如钛/铝/钼/金(Ti/Al/Mo/Au)和钛/铝/铌/金(Ti/Al/Nb/Au)的其他材料用作n型欧姆电极的材料。
(B-13)最后，整体地执行合金处理。因此，对发射极电极1E、基极电极1B和集电极电极1C中的每一个执行欧姆接触。
以这种方式，如图3中所示地制造了双极晶体管。
图4A至4C是示出根据本发明的第一示例性实施例的双极晶体管中的Al组分分布、极化量分布和电荷分布的典型示例的图形。然而，在图4A至4C中，集电极层14(AlGaN层)的晶体组分被选择为在基极层15侧上的a轴长度比在接触层13侧上的a轴长度长。例如，其被选择为a轴长度从基极层15向接触层13减小。而且，垂直轴分别且分离地从顶部图形起指示Al组分、极化和电荷。水平轴指示双极晶体管中的(基极层15(GaN层)、集电极层14(AlGaN层)和接触层13(GaN层)的)位置。
图4A示出集电极层14(AlGaN层)具有其中依次形成Alxc2Ga1-xc2N层141B和Alxc1Ga1-xc1N层141A的双层结构的情况。在此，如在上面的图形中所示，满足0≤xc2＜xc1≤1。在(000-1)面生长的情况下，在GaN层(基极层15)上的AlGaN层(集电极层14)内产生拉伸应变，并且在AlGaN层(集电极层14)内产生正极化。在此，作为极化的符号，表面侧带正电的情况被视为正。在本示例性实施例中，a轴长度从基极层15向接触层13增加。因为这个原因，如在中间的图形中所示，压电极化从基极层15向接触层13在正极化增加的方向(增加方向)上改变。此时，如在底部的图形中所示，产生与极化值的不连续量对应的空间电荷。因此，在AlGaN层141A和AlGaN层141B之间的界面处中和在AlGaN层141B和基极层15(GaN层)之间的界面中产生负电荷。在接触层13(GaN层)和AlGaN层141A之间的边界中产生正电荷。
例如，在xc1＝0.2和xc2＝0.1的情况下，分别在AlGaN层141A和AlGaN层141B之间的界面中和在AlGaN层141B和基极层15(GaN层)之间的界面中产生面密度为5.4×1012cm-2的负电荷。并且在接触层13(GaN层)和AlGaN层141A之间的边界中产生面密度为1.1×1013cm-2的正电荷。
图4B示出集电极层14(AlGaN层)是四层结构的情况，该四层结构包括依次形成的Alxc2Ga1-xc2N层142D、AlxccGa1-xccN层142C、AlxcbGa1-xcbN层142B和Alxc1Ga1-xc1N层142A。这里，如在上面的图形中所示，满足0≤xc2＜xcc＜xcb＜xc1≤1。在本示例性实施例中，a轴长度从基极层15向接触层13减小。因此，同样在该情况下，如在中间的图形中所示，压电极化从基极层15向接触层13改变到正极化增加的方向(增加方向)。此时，如在下面的图形中所示，根据极化值的不连续量产生空间电荷。所以，根据与图2A类似的原理，在AlGaN层142A和AlGaN层142B之间的边界中、在AlGaN层142B和AlGaN层142C之间的边界中、在AlGaN层142C和AlGaN层142D之间的边界中以及在AlGaN层142D和基极层15(GaN层)之间的边界中产生负电荷。而且，在接触层13(GaN层)和AlGaN层142A之间的边界中产生正电荷。
例如，在xc1＝0.2、xcb＝0.15、xcc＝0.1并且xc2＝0.05的情况下，在AlGaN层142A和AlGaN层142B之间的边界中、在AlGaN层142B和AlGaN层142C之间的边界中、在AlGaN层142C和AlGaN层142D之间的边界中以及在AlGaN层142D和基极层15(GaN层)之间的边界中产生面密度为2.7×1012cm-2的负电荷。在接触层13(GaN层)和AlGaN层142A之间的边界中产生面密度为1.1×1013cm-2的正电荷。
图4C示出集电极层14(AlGaN层)由倾斜组分AlGaN层143构成，并且Al组分xc从基极层15(GaN层)向接触层13(GaN层)从xc2向xc1逐渐增加的情况。在此，如在上面的图形中所示，满足0≤xc2＜xc1≤1。这对应于在图4B中所示的阶梯组分结构中阶梯数量被设置为非常大的值的情况。因为这个原因，如在中间的图形中所示，AlGaN层143的极化量平滑地改变。因此，如在下面的图形中所示，在AlGaN层143内连续地产生负电荷。
例如，当在xc1＝0.2并且xc2＝0的情况下，倾斜组分AlGaN层143的层厚度是500nm时，在AlGaN层143内产生体积密度为2.2×1017cm-3的负电荷。在接触层13(GaN层)和AlGaN层143之间的边界中产生面密度为1.1×1013cm-2的正电荷。
如上所述，在图4A、4B和4C的情况的任何一种中，在集电极层14(AlGaN层)内产生负电荷。因此，获得与执行p型掺杂的情况类似的效果。作为一个示例，将进一步描述图4C的情况。图5是示出根据本发明的第一示例性实施例的双极晶体管的能带结构的示例的图。该能带结构示出下述情况：在图4C中，满足xe＝0.1、xc1＝0.2并且xc2＝0，并且在基极和发射极(基极层15和发射极层16)之间施加正向偏压，并且在基极和集电极(基极层15和集电极层14)之间施加反向偏压。然而，在附图的上部示出的“极化电荷”示意地示出价带中产生的极化电荷的产生位置(指示为在接触层13、集电极层14、基极层15和发射极层16中的大致位置)和相对量(表示为正电荷的大致数目和负电荷的大致数目)(在图7、9、11、13、15、18、20和2中类似)。
在集电极层14(AlGaN层)内产生内部电场，使得相对于电子的电势在上方向上凸出。因此，在基极和集电极(基极层15和集电极层14)之间的边界中的电场集中度得到缓和。与此同时，因为电场强度最大的位置移位到接触层13侧，所以从基极层15注入到集电极层14内的电子难以具有高能量。因为这样原因，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，集电极层14(AlGaN层)的带隙在接触层13侧上大。电场强度最大的位置也被移位到接触层13侧。因为这个原因，在电场强度最大的位置处的带隙变得更大，使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
在本示例性实施例中，n型GaN层的子发射极层17形成为与n型AlGaN层的发射极层16接触。然而，可以在发射极层16和子发射极层17之间的边界中插入倾斜组分AlGaN层，并且，可以从子发射极层17向发射极层16平滑地增加Al组分。在该情况下，使得由于在异质结中的导带偏移导致的对于电子的势垒小，由此减小发射极电阻。
而且，虽然基极电极1B形成为接触是p型GaN层的基极层15，但是基极电极可以形成为穿过仅在外基极区域中选择性地再生长的p型GaN层或p型InGaN层。在该情况下，因为可以通过退火处理来恢复由于在集电极台面形成中使用的RIE而产生的外基极层中的晶体损坏，所以减小了基极电阻。
而且，对外基极区域之下的发射极层16和子发射极层17执行离子注入，以形成绝缘区域19。然而，可以蚀刻并且移除位于同一位置的发射极层16和子发射极层17。在该情况下，进一步减小了基极和发射极之间的电流增益和电容，由此改进了切换速度。
[第二示例性实施例]
下面描述根据本发明的第二示例性实施例的双极晶体管的结构。图6是示出根据本发明的第二示例性实施例的双极晶体管的结构的截面图。在第一示例性实施例中，集电极层14(AlGaN层)的厚度被限制到在位错产生时的临界膜厚度。因为这个原因，不能使得集电极层14充分地厚，这限制了集电极击穿电压。在第二示例性实施例中，能够消除集电极击穿电压的前述限制。
如图6中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层24、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层24。集电极层24具有其中依次层叠未掺杂的倾斜组分AlxcGa1-xcN层24B和未掺杂的GaN层24A的两层结构。
倾斜组分AlxcGa1-xcN层24B的Al组分xc从基极层15(p型GaN层)向GaN层24A从xc2向xc1逐渐地增加。在此，满足0≤xc2＜xc1≤1。倾斜组分AlxcGa1-xcN层24B的状态被例示为图4C的集电极层14(AlGaN层)的状态。例如，假定满足xc1＝0.2并且xc2＝0，GaN层24A的层厚度是200nm，并且倾斜组分AlxcGa1-xcN层24B的层厚度是500nm。在此，倾斜组分AlGaN层24B的膜厚度等于或小于在位错产生时的临界膜厚度。该双极晶体管的制造方法与第一示例性实施例的相同，除了一部分膜的材料不同。
本示例性实施例的特征在于：GaN层24A被插在n型GaN层的接触层13和倾斜组分AlGaN层24B之间。能够任意地设置GaN层24A的层厚度，而没有临界膜厚度的限制。因此，能够增加集电极层24的膜厚度。所以，能够改进集电极击穿电压。
下面描述这样的双极晶体管的能带。图7是示出根据本发明的第二示例性实施例的双极晶体管的能带结构的示例的图。该能带结构示出下述情况：在图6中的双极晶体管中，满足xe＝0.1，xc1＝0.2并且xc2＝0，在基极和发射极(基极层15和发射极层16)之间施加正向偏压并且在基极和集电极(基极层15和集电极层24)之间施加反向偏压。
在GaN层24A内的电场强度是均匀的。另一方面，在倾斜组分AlGaN层24B内产生负电荷。因为这个原因，产生内部电场，其中，相对于电子的电势在向上的方向上凸出。因为这个原因，在基极和集电极(基极层15和集电极层24)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到接触层13。所以，从基极层15注入到集电极层24的倾斜组分AlGaN层24B中的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，倾斜组分AlGaN层24B的带隙向接触层13(GaN层)变大。电场强度最大的位置也被移位到接触层13。因此，在电场强度最大的位置处的带隙变大，使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
[第三示例性实施例]
下面描述根据本发明的第三示例性实施例的双极晶体管的结构。图8是示出根据本发明的第三示例性实施例的双极晶体管的结构的截面图。在第一示例性实施例中，基于在位错产生时的临界膜厚度限制集电极层14(AlGaN层)的厚度。因为这个原因，不能使得集电极层14足够厚，这限制了集电极击穿电压。在第三示例性实施例中，能够移除集电极击穿电压的限制。
如图8中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层34、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将在第一示例性实施例中的双极晶体管的集电极层14替换为集电极层34。集电极层34具有依次层叠的未掺杂的GaN层34B和未掺杂的倾斜组分AlxcGa1-xcN层34A的两层结构。
倾斜组分AlxcGa1-xcN层34A的Al组分xc从GaN层34B向接触层13(n型GaN层)从xc2向xc1逐渐地增加。在此，满足0≤xc2＜xc1≤1。倾斜组分AlxcGa1-xcN层34A的状态被例示为图4C的集电极层14(AlGaN层)的状态。例如，假定满足xc1＝0.2并且xc2＝0，倾斜组分AlxcGa1-xcN层34A的层厚度是500nm，并且GaN层34B的层厚度是500nm。在此，倾斜组分AlGaN层34A的膜厚度等于或小于在位错产生时的临界膜厚度。该双极晶体管的制造方法与第一示例性实施例的相同，除了一部分膜的材料不同。
本示例性实施例的特征在于：GaN层34B被插在倾斜组分AlGaN层34A和p型GaN层的基极层15之间。可以任意地设置GaN层34B的层厚度，而没有临界膜厚度的任何限制。因此，能够增加集电极层34的膜厚度。所以，能够改进集电极击穿电压。
下面描述这样的双极晶体管的能带。图9是示出根据本发明的第三示例性实施例的双极晶体管的能带的一个示例的图。该能带结构示出下述情况：在图8的双极晶体管中，满足xe＝0.1，xc1＝0.2并且xc2＝0，在基极和发射极(基极层15和发射极层16)之间施加正向偏压，并且在基极和集电极(基极层15和集电极层34)之间施加反向偏压。
在GaN层34B内的电场强度是均匀的。另一方面，在倾斜组分AlGaN层34A内产生负电荷。因此，产生内部电场，使得相对于电子的电势在向上的方向上是凸出的。因此，在基极和集电极(基极层15和集电极层34)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到接触层13侧。所以从基极层15注入到集电极层34的GaN层34B中的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，倾斜组分AlGaN层34A的带隙向接触层13(GaN层)变大。电场强度最大的位置也被移位到接触层13侧。因此，在电场强度最大的位置的带隙变大，使得抑制了雪崩击穿的出现。因此，也改进了集电极击穿电压。
[第四示例性实施例]
下面描述根据本发明的第四示例性实施例的双极晶体管的结构。图10是示出根据本发明的第四示例性实施例的双极晶体管的结构的截面图。在第三示例性实施例中，在基极和集电极(基极层和集电极层)之间的边界中，基极的材料和集电极的材料同为GaN。因为这个原因，因为基极层中的空穴扩散到集电极层(AlGaN)内并且基极长度实质上扩大以减少切换速度，并且能够考虑所谓的克尔克效应的产生的可能性，在第四示例性实施例中，能够确实地防止克尔克效应的产生。
如图10中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层44、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管的集电极层14替换为集电极层44。集电极层44具有依次层叠的未掺杂的Alxc2Ga1-xc2N层44B和未掺杂的倾斜组分AlxcGa1-xcN层44A的两层结构。
倾斜组分AlxcGa1-xcN层44A的Al组分xc从AlGaN层44B向接触层13(n型GaN层)从xc2向xc1逐渐地增加。在此，满足0≤xc2＜xc1≤1。倾斜组分AlxcGa1-xcN层44A的状态被例示为图4C的集电极层14(AlGaN层)的状态。例如，假定xc1＝0.2并且xc2＝0.1，并且倾斜组分AlxcGa1-xcN层44A的层厚是250nm，并且Alxc2Ga1-xc2N层44B的层厚度是500nm。在此，倾斜组分AlxcGa1-xcN层44A的膜厚度和Alxc2Ga1-xc2N层44B的膜厚度都等于或小于在位错产生时的临界膜厚度。本双极晶体管的制造方法与第一示例性实施例的相同，除了一部分膜的材料不同。
本示例性实施例的特征在于：作为中间组分层的AlGaN层44B被插在倾斜组分AlGaN层44A和p型GaN层的基极层15之间。AlGaN层44B的带隙比基极层15(p型GaN层)的带隙大。因为这个原因，价带偏移用作对于空穴的势垒。所以，抑制了从基极层15到集电极层44的AlGaN层44B内的空穴的扩散，由此改进了克尔克效应。
下面描述上述双极晶体管的能带。图11是示出根据本发明的第四示例性实施例的双极晶体管的能带结构的一个示例的图。该能带结构示出下述情况：在图10中所示的双极晶体管中，满足xe＝0.1，xc1＝0.2并且xc2＝0.1，并且在基极和发射极(基极层15和发射极层16)之间施加正向偏压并且在基极和集电极(基极层15和集电极层44之间)之间施加反向偏压。
在Alxc2Ga1-xc2N层44B内的电场强度是均匀的。另一方面，在倾斜组分AlxcGa1-xcN层44A内产生负电荷。因此，产生内部电场，使得相对于电子的电势在向上的方向上凸出。因此，在基极和集电极(基极层15和集电极层44)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到接触层13。因此，从基极层15注入到集电极层44的Alxc2Ga1-xc2N 44B内的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，AlGaN层44A的带隙在接触层13(GaN层)的方向上变大。电场强度最大的位置也被移位到接触层13侧。因此，在电场最大的位置中的带隙变大，使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
[第五示例性实施例]
下面描述根据本发明的第五示例性实施例的双极晶体管的结构。图12是示出根据本发明的第五示例性实施例的双极晶体管的结构的截面图。在上述示例性实施例中，使用其中Al组分逐渐地改变的倾斜组分AlGaN层作为集电极层。为了制造这样的外延层，原气的流量需要随着时间而改变，这导致了晶体组分的控制性质的困难。因此，不容易以高水平保持元件性质的再现性和均一性。在第五示例性实施例中，能够以高水平保持如上所述的元件性质的再现性和均一性。
如图12中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层54、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层54。集电极层54具有依次层叠的均一组分的未掺杂的Alxc2Ga1-xc2N层54B和均一组分的未掺杂的Alxc1Ga1-xc1N层54A的两层结构。
假定Alxc1Ga1-xc1N层54A的Al组分xc1比Alxc2Ga1-xc2N层54B的Al组分xc2大。在此，满足0≤xc2＜xc1≤1。例如，假定满足xc1＝0.2并且xc2＝0.1，Al0.2Ga0.8N层54A的层厚度是100nm，并且Al0.1Ga0.9N层54B的层厚度是500nm。在此，AlGaN层54A的层厚度和AlGaN层54B的层厚度等于或小于在位错产生时的临界膜厚度。本双极晶体管的制造方法与第一示例性实施例的相同，除了一部分膜的材料不同。
本示例性实施例的特征在于：集电极层55由阶梯组分的AlGaN层形成，其包括低Al组分的AlGaN层54B和高Al组分的AlGaN层54A。因为外延生长变得容易，所以改进了对于晶体组分的控制性质，并且改进了元件性质的可再现性和均一性。
下面描述这样的双极晶体管的能带。图13是示出根据本发明的第五示例性实施例的双极晶体管的能带的一个示例的图。这个能带结构示出下述情况：图12中所示的双极晶体管中，满足xe＝0.1，xc1＝0.2并且xc2＝0.1，并且，在基极和发射极(基极层15和发射极层16)之间施加正向偏压，并且在基极和集电极(基极层15和集电极层54)之间施加反向偏压。
因为在AlGaN层54A和AlGaN层54B之间的边界中产生负电荷，所以电场变得不连续，并且电场强度最大的位置位于AlGaN层54A内。因此，从基极层15注入到集电极层54的AlGaN层54B内的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，AlGaN层54A的带隙大于AlGaN层54B的带隙。而且，电场强度在AlGaN层54A中最大。因此，在电场强度最大的位置的带隙变大，使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
而且，因为AlGaN层54B的带隙大于GaN基极层15的带隙，所以，价带偏移用作对于空穴的势垒。因为这个原因，抑制了在基极层15中的空穴从集电极层54到AlGaN层54B内的扩散，由此改进了克尔克效应。
[第六示例性实施例]
下面描述根据本发明的第六示例性实施例的双极晶体管的结构。图14是示出根据本发明的第六示例性实施例的双极晶体管的结构的截面图。例如，在第一至第三示例性实施例中，在基极和集电极(基极层和集电极层)之间的边界中，基极侧的材料和集电极侧的材料同由GaN制成。因为这个原因，因为基极层15内的空穴扩散到集电极层34中并且基极长度实质上扩大，这减少了切换速度，并且能够考虑产生所谓的克尔克效应的可能性。在第六示例性实施例中，能够确实地防止克尔克效应的出现。
如图14中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层65、集电极层64、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管的集电极层14替换为集电极层64。集电极层64具有依次层叠的未掺杂的Alxc2Ga1-xc2N层64B和未掺杂的倾斜组分AlxcGa1-xcN层64A的两层结构。而且，基极层65由p型InybGa1-ybN层构成。
倾斜组分AlxcGa1-xcN层64A的Al组分xc从AlGaN层64B向接触层13(n型GaN层)从xc2向xc1逐渐地增加。在此，满足0≤xc2＜xc1≤1。倾斜组分AlxcGa1-xcN层64A的状态被例示为图4C中所示的集电极层14(AlGaN层)的状态。例如，假定满足xc1＝0.2并且xc2＝0.1，并且，倾斜组分AlxcGa1-xcN层64A的层厚度是500nm，并且Alxc2Ga1-xc2N层44B(GaN层)的层厚度是500nm。在此，倾斜组分AlGaN层64A的膜厚度等于或小于在位错产生时的临界膜厚度。
假定InybGa1-ybN层的基极层65的In组分yb处于0≤yb≤1范围中。从抑制位错产生和获得良好的晶体质量的视点，0≤yb≤0.1是更优选的。在本示例性实施例中，例如，假定满足yb＝0.05并且InGaN层65的厚度是100nm，则该厚度处于位错产生时的临界膜厚度内。本双极晶体管的制造方法与第一示例性实施例相同，除了一部分膜的材料不同。
本示例性实施例的特征在于下述结构：基极层65由其带隙比GaN层的带隙小的InGaN层形成，并且集电极层64由倾斜组分AlGaN层64A和GaN层64B构成。具体地，xc2＝0的GaN层64B的带隙大于基极层65的InGaN层的带隙。因此，价带偏移用作对于空穴的势垒。因此，抑制了基极层15内的空穴从集电极层64到GaN层64B内的扩散，由此改进了克尔克效应。
下面描述这样的双极晶体管的能带。图15是示出根据本发明的第六示例性实施例的双极晶体管的能带结构的一个示例的图。这个能带结构示出下述情况：在图14中所示的双极晶体管中，假定满足xe＝0.1，yb＝0.05，xc1＝0.2并且xc2＝0，并且在基极和发射极(基极层65和发射极层16)之间施加正向偏压，并且在基极和集电极(基极层65和集电极层64)之间施加反向偏压。
在GaN层64B内的电场强度是均一的。另一方面，在倾斜组分AlxcGa1-xcN层64A内产生负电荷。因此，产生内部电场，使得相对于电子的电势在向上的方向上是凸出的。在该情况下，在基极和集电极(基极层65和集电极层64)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到接触层13。因此，从基极层65注入到集电极层64的GaN层64B内的电子难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，AlGaN层64A的带隙向接触层13(GaN层)变大。电场强度最大的位置也被移位到接触层13。因此，在电场强度最大的位置处的带隙变大，这使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
(第七示例性实施例)
下面描述根据本发明的第七示例性实施例的双极晶体管的结构。图16是示出根据本发明的第七示例性实施例的双极晶体管的结构的截面图。在上述示例性实施例中，在(000-1)面生长中，集电极层中的AlGaN层中的Al组分比率从基极层向子集电极层增加。此时，随着Al组分增加时，AlGaN的a轴长度减小。因此，在AlGaN层内产生负电荷。类似地，随着In组分减小，InAlGaN层的a轴长度减小。因为这个原因，从InAlGaN层构成集电极层，并且即使In组分从基极层向集电极层减小，也能够获得类似的效果。或者，从InAlGaN层构成集电极层，并且，Al组分可以从基极层向集电极层增加。以这种方式，在第七示例性实施例中，从InAlGaN层构成集电极层。
如图16中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层75、集电极层74、接触层13、绝缘区域19、发射极电极1E、基极电极1B和集电极电极1C。
在本示例性实施例中，将第一示例性实施例中的双极晶体管中的集电极层14替换为集电极层74，将基极层15替换为基极层75。从未掺杂的InycAlxcGa1-xc-ycN层74构成集电极层74，并且，从p型InybGa1-ybN层构成基极层75。
集电极层74(InAlGaN层)具有倾斜组分结构或阶梯组分结构，其中，在膜厚度方向上调节Al组分xc或In组分结构yc。假定，在与集电极层74的接触层13(n型GaN层)的边界中，Al组分是xc＝xc1，并且In组分是yc＝yc1，并且在与基极层75(p型InGaN层)的边界中，Al组分是xc＝xc2，并且In组分是yc＝yc2。在此，满足0≤xc2＜xc1≤1并且0≤yc1≤yc2。因此，集电极层74(InAlGaN层)的Al组分xc从基极层75向接触层13增加或不变。而且，In组分yc从基极层75向接触层13减小或不变。集电极层74比在位错产生时的临界膜厚度薄，并且用作变形晶格层。
在此，在集电极层74(InAlGaN层)中，其平均Al组分定义为<xc>，并且其平均In组分定义为<yc>。此时，InAlGaN层的a轴长度与GaN的a轴长度一致从而获得晶格匹配的条件由下面的等式(1)表示：
<xc>＝4.6<yc>…(1)
从上面的等式，为了抑制位错产生并且获得良好的晶体质量，必须满足下面的等式(2)：
|<xc>-4.6<yc>|＜0.5…(2)
基极层75(InGaN层)的In组分yb设置为满足0≤yb≤1。从抑制位错产生和获得良好的晶体质量的视点，更优选的是设置0≤yb≤0.1。本双极晶体管的制造方法与第一示例性实施例的相同，除了一部分膜的材料不同。
图17A至17C是示出根据本发明的第七示例性实施例的双极晶体管中的(Al，In)组分分布、极化量分布和电荷分布的典型示例的图形。在此，在图17A至17C中，集电极层74(InAlGaN层)的晶体组分选择为a轴长度从基极层75向接触层13减小。而且，垂直轴以从顶部起的顺序分别指示In组分和Al组分、极化和电荷。在此，在Al组分中，正方向是向下的方向。水平轴分别指示双极晶体管中的(基极层75(InGaN层)、集电极层74(InAlGaN层)和接触层13(GaN层)的)位置。
图17A示出集电极层74(InycAlxcGa1-xc-ycN层74)由具有满足0≤xc2＜xc1≤1和0≤yc1＜yc2≤1的倾斜组分的InAlGaN层741形成的情况。如在顶部所示，从基极层75向接触层13，InAlGaN层741的Al组分增加，并且In组分减少。而且，因为a轴长度从基极层75向接触层13减小，所以如在中间部分中所示，极化量改变，使得正极化从基极层75向接触层13增加。即，极化量在膜厚度方向上改变。此时，如在底部中所示，在(000-1)面生长的情况下，在InAlGaN层741内产生负电荷。在接触层13(GaN层)和InAlGaN层741之间的边界中产生正电荷。
图17B示出集电极层74由具有满足0≤xc2＝xc1≤1并且0≤yc1＜yc2≤1的倾斜组分的InAlGaN层742形成的情况。如在顶部中所示，从基极层75向接触层13，InAlGaN层742的In组分减小，同时InAlGaN层742的Al构成不变。而且，因为a轴长度从基极层75向接触层13减小，所以如中间部分中所示，极化量在膜厚度方向上改变。因此如在底部中所示，在(000-1)面生长的情况下，在InAlGaN层742和基极层75(InGaN层)之间的边界中产生负电荷。在InAlGaN层742内产生负电荷。在接触层(GaN层)和InAlGaN层742之间的边界中产生正电荷。
图17C示出集电极层74由具有满足0≤xc2＜xc1≤1并且0≤yc1＝yc2≤1的倾斜组分的InAlGaN层743形成的情况。如在上面的图形中所示，从基极层75向接触层13，在InAlGaN层743的In组分不变的同时，Al组分增加。而且，因为a轴长度从基极层75向接触层13减小，所以如在中间的图形中所示，极化量在膜厚度方向上改变。因此如在底部的图形中所示，在(000-1)面生长的情况下，在InAlGaN层743内产生负电荷。
如以上附图中所示，在图17A、17B和17C的情况中的任何一种中，在集电极层74(InAlGaN层)内产生负电荷。因此，获得与在执行p型掺杂的情况类似的效果。进一步描述图17B的情况作为一个示例。图18示出根据本发明的第七示例性实施例的双极晶体管的能带结构的一个示例。该能带结构示出下述情况：在图17B中，在基极和发射极(基极层75和发射极层16)之间施加正向偏压并且在基极和集电极(基极层75和集电极层74)之间施加反向偏压的情况。然而，晶体组分是xe＝0.1，yb＝0.05，xc1＝xc2＝0.2，yc1＝0并且yc2＝0.05。
在此，因为<xc>＝0.2和<yc>＝0.025，所以|<xc>-4.6<yc>|＝0.085，这满足等式2。基极层75(InGaN层)和集电极层74(InAlGaN层)的各自的膜厚度被假定等于或小于在位错产生时的临界膜厚度。例如，基极层75的InGaN层的厚度可以是100nm，并且集电极层74的倾斜组分InAlGaN层的厚度可以是500nm。
在集电极层74(InAlGaN层)内产生内部电场，使得对于电子的电势是凸的。因此，在基极和集电极(基极层75和集电极层74)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到接触层13侧。因此，从基极层75注入到集电极层74内的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，使得改进了截止频率。
而且，集电极层74的带隙向接触层13变大。电场强度最大的位置也移位到接触层13侧。因此，在电场强度最大的位置的带隙变大，使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
在本示例性实施例中，集电极层74由InAlGaN层构成。然而，集电极层74可以由InycGa1-ycN层构成，使得In组分yc可以从基极层75向接触层13减少。这对应于在图16中满足xc1＝xc2＝0的情况。而且，在该情况下，类似地，在集电极层74内产生负电荷。因此，基极和集电极之间的边界中的电场集中度得到缓和，由此改进了截止频率和集电极击穿电压。
[第八示例性实施例]
下面描述根据本发明的第八示例性实施例的双极晶体管的结构。图19是示出根据本发明的第八示例性实施例的双极晶体管的结构的截面图。在上述示例性实施例中，集电极电极1C形成在n型GaN层的接触层13上，使得获得欧姆接触。在该情况下，因为在n型半导体和集电极电极之间存在肖特基势垒，所以考虑接触电阻增加的可能性。在第八示例性实施例中，集电极电极中的接触电阻能够减小到小值。
如图19中所示，双极晶体管设置有衬底10、晶体成核层11、缓冲层12、子发射极层17、发射极层16、基极层15、集电极层14、绝缘区域19、发射极电极1E、基极电极1B和集电极电极8C。
在本示例性实施例中，从第一示例性实施例中的双极晶体管移除n型GaN层的接触层13和集电极电极1C。替代地，提供了集电极电极8C。集电极电极8C由与AlGaN层的集电极层14肖特基接触的金属制成。
作为集电极电极8C，例如，能够使用镍/金(Ni/Au)。或者，可以使用诸如钯/金(Pd/Au)和铂/金(Pt/Au)的其它金属。
本示例性实施例的特征在于下述结构：其中，通过与AlGaN层的集电极层14肖特基接触的集电极电极8C形成集电极接触。这样的集电极电极8C用作所谓的肖特基集电极。然后，当向集电极电极8C施加正电压时，移除了对于电子的肖特基势垒，这能够将接触电阻减小到极限值。
下面将描述如上所述的这样的双极晶体管的能带。图20是示出根据本发明的第八示例性实施例的双极晶体管的能带的一个示例的图。该能带结构示出了下述情况：在图19的双极晶体管中，满足xe＝0.1，xc1＝0.2并且xc2＝0，并且在基极和发射极(基极层15和发射极层16)之间施加正向偏压，并且，在基极和集电极(基极层15和集电极层14)之间施加反向偏压。
能够从图20明白的是，在集电极层14(AlGaN层)内的电子通过由于电场的加速度导致的漂移到达集电极电极8C。因为在集电极层14和集电极电极8C之间不存在肖特基势垒，所以能够将接触电阻减小到极限值。
而且，与第一示例性实施例类似，在集电极层14的倾斜组分AlxcGa1-xcN层中产生负电荷。因此，产生内部电场，使得相对于电子的电势在上方向上凸出。因此，在基极和集电极(基极层15和集电极层14)之间的边界中的电场集中度得到缓和。与此同时，电场强度最大的位置被移位到集电极电极8C侧。所以，从基极层15注入到集电极层14内的电子难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。
而且，集电极层14(AlGaN层)的带隙向集电极电极8C变大。电场强度最大的位置也被移位到集电极电极8C侧。因此，在电场强度最大的位置处的带隙变大，这使得难以引起雪崩击穿。因此，也改进了集电极击穿电压。
在本示例性实施例中，将肖特基集电极结构应用到第一示例性实施例。然而，该结构能够类似地应用于其它示例性实施例。而且在该情况下，类似地，能够获得减少接触电阻的效果。
在上述的示例性实施例中，将SiC用作衬底。然而，可以使用由诸如硅(Si)、蓝宝石(Al2O3)或氮化镓(GaN)的材料形成的不同衬底。而且，虽然AlGaN已经被用作发射极层的材料，但是可以使用具有不小于基极层的带隙的其他III族元素氮化物半导体。例如，可以使用AlN、InAlN和InAlGaN。而且，GaN或InGaN被用作基极层的材料。然而，可以使用具有不大子集电极层的带隙的其他III族元素氮化物半导体。例如，可以使用InN、AlGaN、InAlN和InAlGaN。而且，GaN被用作子集电极层和接触层的材料。然而，可以使用不同的III族元素氮化物半导体。例如，可以使用InN、InGaN、InAlN、AlGaN和InAlGaN。
在上述示例性实施例中，通过使用集电极在上的结构的双极晶体管描述了本发明。然而，本发明的关键点在于：相对于衬底表面的晶体生长方向与[000-1]方向平行，并且集电极层由进行了其中a轴长度从衬底朝着表面减小的组分调节的(In)AlGaN形成，并且因此产生负固定电荷。即使基极层和发射极层之间的位置关系相反，也在集电极层内产生负电荷。因此获得类似的效果。因此，在其中相对于衬底表面的晶体生长方向与[000-1]方向平行的发射极在上的结构的双极晶体管中，集电极层可以由具有其中a轴长度从衬底朝着表面减小的组分调节的(In)AlGaN形成。
如上所述，本发明的双极晶体管具有：n型导电发射极层，其由第一氮化物半导体构成；p型导电基极层，其由第二氮化物半导体构成；以及，集电极层，其由第三氮化物半导体构成，第三氮化物半导体被表示为组分式InycAlxcGa1-xc-ycN(0≤xc≤1，0≤yc≤1，0＜xc+yc≤1)，使得相对于衬底表面的晶体生长方向与[000-1]方向平行。双极晶体管形成为在集电极层的至少一部分中，a轴长度从衬底向表面减小。因为在由极化效应导致在InAlGaN层内产生负电荷，所以缓和了基极和集电极之间的边界中的电场集中度。从基极层注入到集电极层内的电子变得难以具有高能量。因此，抑制了波谷散射，由此改进了载流子速度，并且改进了截止频率。而且，在电场强度最大的位置处的带隙大，使得难以引起雪崩击穿。这大大地有助于双极晶体管的较高的击穿电压和较高的运行速度。
如上所述，已经基于上述示例性实施例描述了本发明。然而，本发明不限于上述示例性实施例。本领域内的普通技术人员可以对于本发明的结构和细节执行在本发明的技术范围内的各种修改。而且，可以彼此组合示例性实施例的一部分或全部，只要在彼此之间不产生任何技术冲突。
本申请要求于在2008年10月21日提交的日本专利申请No.2008-270884的优先权，其公开通过引用整体包含在此。

Claims (12)

1.一种双极晶体管，包括：
衬底；
n型发射极层，所述n型发射极层形成在所述衬底上方，并且包括第一氮化物半导体；
p型基极层，所述p型基极层形成在所述发射极层上，并且包括第二氮化物半导体；以及
集电极层，所述集电极层形成在所述基极层上，并且包括第三氮化物半导体；
其中，所述集电极层、所述基极层和所述发射极层形成为相对于所述衬底的表面的晶体生长方向与所述衬底的[000-1]方向平行，
其中，所述第三氮化物半导体包括InycAlxcGa1-xc-ycN，其中0≤xc≤1，0≤yc≤1，0＜xc+yc≤1，并且
其中，所述第三氮化物半导体的在表面侧上的a轴长度比其在所述衬底侧上的a轴长度短。
2.根据权利要求1所述的双极晶体管，其中，所述第三氮化物半导体的a轴长度从所述衬底侧向所述表面侧减小。
3.根据权利要求2所述的双极晶体管，其中，所述第三氮化物半导体的Al组分xc从所述衬底侧向表面侧增加。
4.根据权利要求3所述的双极晶体管，其中，当所述第三氮化物半导体的平均Al组分由<xc>表示并且其平均In组分由<yc>表示时，所述第三氮化物半导体满足下式：
|<xc>-4.6<yc>|＜0.5。
5.根据权利要求3所述的双极晶体管，其中，所述集电极层进一步包括第四氮化物半导体，所述第四氮化物半导体被提供为接触所述第三氮化物半导体，并且
其中，所述第四氮化物半导体包括Alxc2Ga1-xc2N，其中0≤xc2＜xc≤1。
6.根据权利要求5所述的双极晶体管，其中，所述基极层包括InybGa1-ybN，其中0≤yb≤1。
7.根据权利要求2所述的双极晶体管，其中，所述第三氮化物半导体的In组分yc从所述衬底侧向表面侧减小。
8.根据权利要求7所述的双极晶体管，其中，当所述第三氮化物半导体的平均Al组分由<xc>表示并且其平均In组分由<yc>表示时，所述第一氮化物半导体满足下式：
|<xc>-4.6<yc>|＜0.5。
9.根据权利要求1至8中的任何一项所述的双极晶体管，其中，所述发射极层、所述基极层和所述集电极层依次形成在所述衬底上。
10.根据权利要求1至8中的任何一项所述的双极晶体管，其中，在所述基极层和所述集电极层的界面中，所述第三氮化物半导体的带隙大于所述第二氮化物半导体的带隙。
11.根据权利要求1至8中的任何一项所述的双极晶体管，进一步包括：
与所述集电极层接触的n型导电接触层；
与所述发射极层电连接的第一欧姆电极；
与所述基极层电连接的第二集电极电极；以及
与所述接触层电连接的第三欧姆电极。
12.根据权利要求9所述的双极晶体管，进一步包括：
与所述发射极层电连接的第一欧姆电极；
与所述基极层电连接的第二欧姆电极；以及
与所述集电极层电连接的肖特基电极。
CN200980150272.7A 2008-10-21 2009-10-16 双极晶体管 Expired - Fee Related CN102246284B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-270884 2008-10-21
JP2008270884 2008-10-21
PCT/JP2009/067909 WO2010047281A1 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
CN102246284A CN102246284A (zh) 2011-11-16
CN102246284B true CN102246284B (zh) 2014-02-19

Family

ID=42119322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980150272.7A Expired - Fee Related CN102246284B (zh) 2008-10-21 2009-10-16 双极晶体管

Country Status (4)

Country Link
US (1) US8716835B2 (zh)
JP (1) JP5628681B2 (zh)
CN (1) CN102246284B (zh)
WO (1) WO2010047281A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376221B1 (ko) 2011-12-08 2014-03-21 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
KR101321404B1 (ko) * 2011-12-16 2013-10-28 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
CN103000674B (zh) * 2012-12-14 2017-04-12 复旦大学 一种晶体管及其制造方法
WO2014089813A1 (zh) * 2012-12-14 2014-06-19 复旦大学 一种晶体管及其制造方法
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP6444718B2 (ja) * 2014-12-15 2018-12-26 株式会社東芝 半導体装置
JP6202409B2 (ja) * 2016-02-04 2017-09-27 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器
US20220208998A1 (en) * 2019-05-29 2022-06-30 Nippon Telegraph And Telephone Corporation Heterojunction Bipolar Transistor and Manufacturing Method of the Same
JP2021153149A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1137688A (zh) * 1995-04-25 1996-12-11 富士通株式会社 具有减小电阻的化合物半导体器件
JP2906407B2 (ja) * 1987-11-18 1999-06-21 株式会社日立製作所 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576165B2 (ja) 1987-11-30 1997-01-29 日本電気株式会社 バイポーラトランジスタの製造方法
FR2692721B1 (fr) 1992-06-17 1995-06-30 France Telecom Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu.
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
US5689122A (en) 1995-08-14 1997-11-18 Lucent Technologies Inc. InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor
JP3310514B2 (ja) 1995-12-22 2002-08-05 シャープ株式会社 半導体装置
JP3392788B2 (ja) 1999-08-19 2003-03-31 シャープ株式会社 半導体装置
FR2803102B1 (fr) 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001308103A (ja) 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3573737B2 (ja) 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP4159828B2 (ja) 2002-08-26 2008-10-01 独立行政法人物質・材料研究機構 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
JP2004140339A (ja) 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
US6806513B2 (en) 2002-10-08 2004-10-19 Eic Corporation Heterojunction bipolar transistor having wide bandgap material in collector
JPWO2004061971A1 (ja) 2003-01-06 2006-05-18 日本電信電話株式会社 ｐ型窒化物半導体構造及びバイポーラトランジスタ
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
US7414261B2 (en) * 2003-04-15 2008-08-19 Matsushita Electric Industrial Co., Ltd. Ballistic semiconductor device
US20050221515A1 (en) 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
CA2529595C (en) 2004-07-01 2013-02-26 Nippon Telegraph And Telephone Corporation Heterostructure bipolar transistor
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006128554A (ja) 2004-11-01 2006-05-18 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよびその製造方法
JP4789489B2 (ja) 2005-03-11 2011-10-12 アンリツ株式会社 マイクロ波モノリシック集積回路
JP2006324465A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
JP2007188991A (ja) 2006-01-12 2007-07-26 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ
JP2008004779A (ja) 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US7569910B2 (en) 2006-08-30 2009-08-04 Silicon Storage Technology, Inc. Multiple-transistor structure systems and methods in which portions of a first transistor and a second transistor are formed from the same layer
GB2447921B (en) 2007-03-28 2012-01-25 Rfmd Uk Ltd A Transistor
US20090065811A1 (en) 2007-09-07 2009-03-12 Ping-Chih Chang Semiconductor Device with OHMIC Contact and Method of Making the Same
CN102246283B (zh) * 2008-10-21 2014-08-06 瑞萨电子株式会社 双极晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906407B2 (ja) * 1987-11-18 1999-06-21 株式会社日立製作所 半導体装置
CN1137688A (zh) * 1995-04-25 1996-12-11 富士通株式会社 具有减小电阻的化合物半导体器件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP平1-144681A 1989.06.06
JP特开2006-253503A 2006.09.21
JP特开2007-188991A 2007.07.26
JP第2906407号B2 1999.04.02

Also Published As

Publication number Publication date
CN102246284A (zh) 2011-11-16
US8716835B2 (en) 2014-05-06
US20110278586A1 (en) 2011-11-17
WO2010047281A1 (ja) 2010-04-29
JPWO2010047281A1 (ja) 2012-03-22
JP5628681B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
CN102246284B (zh) 双极晶体管
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US9818855B2 (en) Semiconductor device
US10868134B2 (en) Method of making transistor having metal diffusion barrier
CN110875387B (zh) 半导体器件和用于形成半导体器件的方法
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
EP1779438B1 (en) Iii-v hemt devices
US8039872B2 (en) Nitride semiconductor device including a group III nitride semiconductor structure
US20050258450A1 (en) Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US8853063B2 (en) Method and system for carbon doping control in gallium nitride based devices
TWI762467B (zh) 氮化物半導體磊晶疊層結構及其功率元件
CN109390212A (zh) 氮化物半导体器件的形成工艺
CN102246283B (zh) 双极晶体管
JP5978269B2 (ja) トランジスタ素子およびその製造方法
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
CN113488536A (zh) 具有衬底电极的增强型的p型氮化镓器件及其制备方法
Yoshida et al. AlGaN/GaN field effect Schottky barrier diode (FESBD)
Shao et al. Advantage of SiO 2 Intermediate Layer on the Electron Injection for Ti/n-Al 0.60 Ga 0.40 N Structure
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof
CN116153965A (zh) 氮化物pn结肖特基二极管及制备方法
CN117238961A (zh) 一种半导体器件及其制备方法
JP2009070935A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130812

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130812

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140219

Termination date: 20191016