CN116153965A - 氮化物pn结肖特基二极管及制备方法 - Google Patents

氮化物pn结肖特基二极管及制备方法 Download PDF

Info

Publication number
CN116153965A
CN116153965A CN202310080426.1A CN202310080426A CN116153965A CN 116153965 A CN116153965 A CN 116153965A CN 202310080426 A CN202310080426 A CN 202310080426A CN 116153965 A CN116153965 A CN 116153965A
Authority
CN
China
Prior art keywords
layer
laminated structure
gan
thickness
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310080426.1A
Other languages
English (en)
Inventor
薛军帅
李泽辉
吴冠霖
袁金渊
郭壮
李祖懋
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202310080426.1A priority Critical patent/CN116153965A/zh
Publication of CN116153965A publication Critical patent/CN116153965A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化物PN结肖特基二极管,主要解决现有垂直型氮化物肖特基二极管击穿电压低的问题。其自下而上包括阴极(5)、衬底(1)、n+AlxGa1‑xN传输层(2)、钪钇铝氮/氮化镓叠层结构(3)、钪钇铝氮/氮化铝叠层结构(4)及阳极(6)。这两个叠层结构(3,4)中的氮化物材料与钪钇铝氮材料依次周期性生长,每层钪钇铝氮厚度为3nm‑50nm,组分保持不变,两者的总厚度和周期相同或不同,且整体钪组分为0%‑35%,钇组分为0%‑25%。本发明利用氮化物材料极化效应形成垂直PN结,利用ScYAlN铁电极化效应提高反向耐压,降低了反向漏电,提高了击穿电压,可用于微波整流和功率开关电路。

Description

氮化物PN结肖特基二极管及制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种垂直结构氮化物PN结肖特基二极管,可用于微波整流和功率开关电路。
背景技术
肖特基二极管是利用金属和半导体接触形成金属-半导体结而制成的电子器件,具有低导通电压和高开关频率的特点。肖特基二极管器件分为横向结构和垂直结构,横向结构肖特基二极管击穿电压的提升需要增加阴极和阳极间距,会消耗更大的芯片面积。相比之下,垂直结构肖特基二极管仅需通过增加漂移层厚度,而不增加器件横向尺寸即可提高击穿特性。同时,垂直结构肖特基二极管依靠体材料导电,导电通道宽、电流密度大、不易受表面态影响、具有更好的动态特性。
III族氮化物材料由于其具有高的击穿场强和高的介电常数,在射频微波功率器件和高压功率开关器件中得到了广泛应用。基于GaN材料的垂直结构肖特基二极管凭借其优异的材料特性与结构特点受到了广泛的研究。
传统的垂直结构GaN肖特基二极管器件如图1所示,其自下而上包括阴极、衬底、传输层、漂移层和阳极。当该器件处于反向偏压状态时,漂移层中电场强度自上而下逐渐减小,漂移层上方靠近阳极部分存在极高的电场峰,导致器件击穿电压远低于理论值。针对传统的GaN垂直结构肖特基二极管击穿电压低,不能满足实际应用需求的问题,现有技术主要通过调整GaN漂移层材料的掺杂浓度、设计阳极场板终端结构、界面优化等方案来解决。
2021年,西安电子科技大学在申请号为CN202110658267的专利文件中公布了一种基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法,该器件对传统的垂直结构GaN肖特基二极管进行改进,即在传统垂直结构GaN肖特基二极管的漂移层与阳极之间插入原位生长的介质层,通过提高界面质量来减小漏电,从而提高击穿电压。但该方法仅改变了界面质量,并未提高漂移层自身的耐压能力,无法实现更高的击穿电压。
2020年,新加坡南洋理工大学在文章《Improved breakdown voltage invertical GaN Schottky barrier diodes on free standing GaN with Mg-compensateddrift layer》中报道了一种改变漂移层掺杂的垂直结构肖特基二极管。该器件在传统的垂直结构GaN肖特基二极管的基础上,通过对漂移层进行Mg补偿掺杂制作出击穿电压为1480V的氮化镓肖特基二极管。但该方法使器件正向导通电阻急剧增加,且该方法未解决漂移层电场不均的问题。
发明内容
本发明的目的在于针对上述已有技术的不足,提出一种垂直结构氮化物PN结肖特基二极管及制备方法,以提高漂移层的反向耐压能力和器件反向击穿电压,改善器件可靠性。
本发明的技术方案是这样实现的:
1、一种氮化物PN结肖特基二极管,自下而上,包括阴极、衬底、n+AlxGa1-xN传输层和阳极,其特征在于:
所述n+AlxGa1-xN传输层和阳极之间依次设置有ScwYyAlzN/GaN叠层结构和ScwYyAlzN/AlN叠层结构,两者依靠氮化物材料极化特性在垂直方向上形成PN结,以增加器件反向击穿电压;
所述ScwYyAlzN/GaN叠层结构和ScwYyAlzN/AlN叠层结构中氮化物材料与钪钇铝氮材料依次周期性生长,每层ScwYyAlzN厚度为3nm-50nm,组分保持不变,该ScwYyAlzN/GaN叠层结构的总厚度为936nm-10μm,该ScwYyAlzN/AlN叠层结构的总厚度为936nm-11μm,其中0≤w≤0.35、0≤y≤0.25、0<z<1。
进一步,所述ScwYyAlzN/GaN叠层结构中每个叠层内GaN层厚度为10nm-50nm,ScwYyAlzN/AlN叠层结构中,每个叠层内AlN层厚度为3nm-5nm,通过控制每层中单层ScwYyAlzN、单层GaN、单层AlN的厚度,以调控器件正向导通电阻和反向击穿电压。
进一步,所述衬底采用n型GaN或n型AlN或n型SiC。
进一步,所述n+AlxGa1-xN传输层的厚度为0.2μm-5μm,掺杂浓度为1×1019cm-3~5×1020cm-3,Al组分0≤x≤1。
进一步,所述阴极的金属材料为Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合。
进一步,所述阳极的金属材料为Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。
2.一种氮化物PN结肖特基二极管的制作方法,其特征在于,包括如下步骤:
1)在衬底的上部,采用金属有机物化学气相淀积技术或分子束外延技术淀积厚度为0.2μm-5μm、掺杂浓度为1×1019cm-3~5×1020cm-3的n+AlxGa1-xN传输层;
2)采用金属有机物化学气相淀积技术或分子束外延技术,在n+AlxGa1-xN传输层上依次周期性生长厚度为10nm-50nm的GaN单层与厚度为3nm-50nm的ScwYyAlzN单层,构成总厚度为936nm-10μm的ScwYyAlzN/GaN叠层结构,其中0≤w≤0.35、0≤y≤0.25、0<z<1;
3)采用金属有机物化学气相淀积技术或分子束外延技术,在ScwYyAlzN/GaN叠层结构上依次周期性生长厚度为3nm-5nm的AlN单层与厚度为3nm-50nm的ScwYyAlzN单层,构成总厚度为936nm-11μm的ScwYyAlzN/AlN叠层结构,其中0≤w≤0.35、0≤y≤0.25、0<z<1;
4)在衬底的下部,采用电子束蒸发工艺淀积阴极金属,并根据阴极金属材料,在800℃-1200℃条件下进行退火30s-5min,形成欧姆接触,得到阴极;
5)在ScwYyAlzN/AlN叠层结构上制作掩膜,采用电子束蒸发工艺在其上淀积阳极金属,得到阳极,完成器件制作。
本发明与现有技术相比具有如下优点:
1.本发明在n+AlxGa1-xN传输层和阳极之间依次设置ScwYyAlzN/GaN叠层结构和ScwYyAlzN/AlN叠层结构,由于这两层叠层结构中的氮化物材料极化效应,可分别在GaN层表面产生二维电子气和在AlN层表面产生二维空穴气,下层ScwYyAlzN/GaN叠层结构与上层ScwYyAlzN/AlN叠层结构沿着生长方向形成整体的反向PN结结构,可提高肖特基二极管的反向击穿电压。
2.本发明采用ScwYyAlzN作为叠层结构材料,由于该材料介电常数大、临界场强大,可在保持漂移层厚度不变的情况下增大反向击穿电压,获得良好的击穿特性;同时由于该材料有铁电极化特性,在施加反向电压时可使ScwYyAlzN薄层的极化方向发生反转,消耗GaN层表面电子,进一步提高器件的耐压能力,增强器件可靠性。
附图说明
图1是传统垂直结构GaN肖特基二极管的结构示意图;
图2是本发明氮化物PN结肖特基二极管的结构示意图;
图3是本发明制作氮化物PN结肖特基二极管的实现流程示意图。
具体实施方式
以下结合附图,对本发明的实施例作进一步详细描述:
参照图2,本发明的氮化物PN结肖特基二极管,包括阴极5、衬底1、n+AlxGa1-xN传输层2、ScwYyAlzN/GaN叠层结构3、ScwYyAlzN/AlN叠层结构4和阳极6;
所述衬底1为n型GaN衬底、n型AlN衬底或n型SiC衬底;
所述n+AlxGa1-xN传输层2,位于衬底1之上,其厚度为0.2μm-5μm,掺杂浓度为1×1019cm-3~5×1020cm-3,Al组分0≤x≤1;
所述ScwYyAlzN/GaN叠层结构3位于n+AlxGa1-xN传输层2之上,其总厚度为936nm-10μm,每个GaN单层厚度为10nm-50nm,每个ScwYyAlzN单层厚度为3nm-50nm、组分保持不变,每层内的组分0≤w≤0.35、0≤y≤0.25、0<z<1;
所述ScwYyAlzN/AlN叠层结构4位于ScwYyAlzN/GaN叠层结构3之上,总厚度为936nm-11μm,每个AlN层厚度为3nm-5nm,每个ScwYyAlzN单层厚度为3nm-50nm、组分保持不变,每层内的组分0≤w≤0.35、0≤y≤0.25、0<z<1;
所述阴极5,位于衬底1之下,其采用Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合;
所述阳极6,位于ScwYyAlzN/AlN叠层结构4之上,其采用Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。
参照图3,本发明制作氮化物PN结肖特基二极管给出如下三种实施例。
实施例一,制作ScwYyAlzN/GaN叠层结构采用总厚度为10μm的ScAlN/GaN材料,ScwYyAlzN/AlN叠层结构采用总厚度为11μm的ScAlN/AlN材料,衬底采用n型GaN衬底,n+AlxGa1-xN传输层采用n+GaN,阳极金属采用Ni/Au,阴极金属采用Ti的氮化物PN结肖特基二极管。
步骤一,淀积GaN传输层,如图3(a)。
使用金属有机物化学气相淀积技术在n型GaN衬底1上淀积厚度为5μm、掺杂浓度为5×1020cm-3的GaN传输层2;
淀积的工艺条件:温度为1000℃,压强为40Torr,氨气流量为5000sccm,氢气流量为3500sccm,镓源流量为200sccm。
步骤二,淀积ScAlN/GaN叠层结构,如图3(b)。
使用金属有机物化学气相淀积技术在GaN传输层2上,依次周期性淀积GaN单层与ScAlN单层,每个GaN单层的厚度为50nm,每个ScAlN单层的厚度为50nm,淀积周期为100,得到总厚度为10μm的ScAlN/GaN叠层结构3;
淀积的工艺条件:温度为1000℃,压强为200Torr,氨气流量为5000sccm,氢气流量为3500sccm,铝源流量为50sccm,钪源流量为5000sccm,镓源流量为200sccm。
步骤三,淀积ScAlN/AlN叠层结构,如图3(c)。
使用金属有机物化学气相淀积技术在ScAlN/GaN叠层结构3上,依次周期性淀积AlN单层与ScAlN单层,每个AlN单层的厚度为5nm,每个ScAlN单层的厚度为50nm,淀积周期为200,得到总厚度为11μm的ScAlN/AlN叠层结构4;
淀积的工艺条件:温度为1000℃,压强为200Torr,氨气流量为5000sccm,氢气流量为3500sccm,铝源流量为50sccm,钪源流量为5000sccm。
步骤四,制作阴极金属并进行退火处理,如图3(d)。
使用电子束蒸发工艺,在n型GaN衬底下侧淀积厚度为100nm的Ti作为阴极金属,使用快速退火技术,对制作好的阴极金属进行退火,形成欧姆接触完成阴极5的制作;
电子束蒸发采用的工艺条件:真空度小于1.2×10-3Pa,功率为400W,蒸发速率为
Figure BDA0004067300380000051
退火采用的工艺条件:氮气氛围,温度为800℃,退火时间5min。
步骤五,在ScAlN/AlN叠层结构上形成阳极,如图3(e)。
采用光刻工艺在ScAlN/AlN叠层结构4上定义阳极图形,使用电子束蒸发工艺在ScAlN/AlN叠层结构上淀积50/100nm的Ni/Au作为阳极金属,形成阳极6,完成器件制作;
电子束蒸发采用的工艺条件:真空度小于1.2×10-3Pa,功率为400W,蒸发速率为
Figure BDA0004067300380000052
实施例二,制作ScwYyAlzN/GaN叠层结构采用总厚度为936nm的YAlN/GaN材料,ScwYyAlzN/AlN叠层结构采用总厚度为936nm的YAlN/AlN材料,衬底采用n型AlN衬底,n+AlxGa1-xN传输层采用n+AlN,阳极金属采用Ni/Au/Ni,阴极金属采用Ti/Al/Ni/Au的氮化物PN结肖特基二极管。
步骤1,使用分子束外延技术外延AlN传输层,如图3(a)。
设置温度为750℃,氮气流量为3.2sccm,铝束流平衡蒸气压为3.5×10-7Torr,氮气射频源功率为380W的工艺条件,在n型AlN衬底1上外延厚度为0.2μm,掺杂浓度为1×1019cm-3的AlN传输层2。
步骤2,使用分子束外延技术外延YAlN/GaN叠层结构,如图3(b)。
设置温度为600℃,氮气流量为0.6sccm,铝束流平衡蒸气压为0.6×10-7Torr,镓束流平衡蒸气压为3.2×10-7Torr,钇束流平衡蒸气压为0.6×10-8Torr,氮气射频源功率为320W的工艺条件,在n型AlN传输层2上依次周期性外延厚度为10nm的GaN单层和厚度为3nm的YAlN单层,外延周期为72,得到总厚度为936nm的YAlN/GaN叠层结构3。
步骤3,使用分子束外延技术外延YAlN/AlN叠层结构,如图3(c)。
设置温度为600℃,氮气流量为0.6sccm,铝束流平衡蒸气压为0.6×10-7Torr,钇束流平衡蒸气压为1.8×10-8Torr,氮气射频源功率为320W的工艺条件,在YAlN/GaN叠层结构3上,依次周期性外延厚度为3nm的GaN单层和厚度为3nm的YAlN单层,外延周期为156,得到总厚度为936nm的YAlN/AlN叠层结构4。
步骤4,在衬底背侧淀积阴极金属并进行退火处理,如图3(d)。
设置真空度小于1.2×10-3Pa,功率为600W,蒸发速率为
Figure BDA0004067300380000053
的工艺条件,在n型AlN衬底1下侧淀积厚度为30/150/55/45nm的Ti/Al/Ni/Au金属作为阴极5;
设置温度为850℃,在氮气气氛中对阴极金属退火30s形成欧姆接触。
步骤5,使用电子束蒸发技术在YAlN/AlN叠层结构上形成阳极,如图3(e)。
使用光刻工艺在YAlN/AlN叠层结构4上制作掩膜,形成阳极窗口;
使用电子束蒸发工艺在真空度小于1.2×10-3Pa,功率为600W,蒸发速率为
Figure BDA0004067300380000061
的工艺条件下,在阳极窗口中淀积厚度为50/90/150nm的Ni/Au/Ni金属作为阳极6,完成器件制作。
实施例三,制作ScwYyAlzN/GaN叠层结构采用总厚度为6μm的ScYAlN/GaN叠层结构,ScwYyAlzN/AlN叠层结构采用总厚度为4μm的ScYAlN/AlN叠层结构,衬底采用n型SiC衬底,n+AlxGa1-xN传输层采用n+Al0.2Ga0.8N,阳极金属为W/Au,阴极金属为Ti/Al的氮化物PN结肖特基二极管。
步骤A,淀积Al0.2Ga0.8N传输层,如图3(a)。
使用金属有机物化学气相淀积技术,在温度为1300℃,压强为60Torr,氨气流量为5000sccm,氢气流量为3500sccm,镓源流量为100sccm,铝源流量为20sccm的条件下,在n型SiC衬底1上淀积厚度为0.5μm掺杂浓度为1×1020cm-3的Al0.2Ga0.8N传输层2。
步骤B,淀积ScYAlN/GaN叠层结构,如图3(b)。
使用金属有机物化学气相淀积技术,在温度为1100℃,压强为180Torr,氨气流量为5000sccm,氢气流量为3500sccm,镓源流量为100sccm,铝源流量为20sccm,钪源流量为3000sccm,钇源流量为3000sccm的条件下,在Al0.2Ga0.8N传输层2上,依次周期性淀积厚度为30nm的GaN单层与厚度为20nm的ScYAlN单层,淀积周期为120,得到总厚度为6μm的ScYAlN/GaN叠层结构3。
步骤C,淀积ScYAlN/AlN叠层结构,如图3(c)。
使用金属有机物化学气相淀积技术,在温度为1100℃,压强为180Torr,氨气流量为5000sccm,氢气流量为3500sccm,铝源流量为4sccm,钪源流量为2000sccm,钇源流量为1000sccm的条件下,在ScYAlN/GaN叠层结构3上,依次周期性淀积厚度为4nm的AlN单层与厚度为16nm的ScYAlN单层,淀积周期为200,得到总厚度为4μm的ScYAlN/GaN叠层结构4。
步骤D,淀积阴极金属并进行退火处理,如图3(d)。
使用电子束蒸发技术,在真空度小于1.2×10-3Pa,功率500W,蒸发速率为
Figure BDA0004067300380000062
的工艺条件下,在n型SiC衬底1下侧淀积厚度为50/150nm的Ti/Al金属作为阴极5;
使用快速退火技术,在1200℃氮气氛围中对阴极金属退火30s形成欧姆接触。
步骤E,在ScYAlN/GaN叠层结构上形成阳极,如图3(e)。
使用光刻工艺在ScYAlN/AlN叠层结构4上制作掩膜,形成阳极窗口;
使用电子束蒸发技术,在真空度小于1.2×10-3Pa,功率为500W,蒸发速率为
Figure BDA0004067300380000071
的工艺条件下,在阳极窗口中淀积厚度为50/150nm的W/Au金属作为阳极6,完成器件制作。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,例如阴极金属材料除以上使用的金属外,还可以使用Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合;阳极金属材料除以上使用的金属外,还可以使用Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (8)

1.一种氮化物PN结肖特基二极管,自下而上,包括阴极(5)、衬底(1)、n+AlxGa1-xN传输层(2)和阳极(6),其特征在于:
所述n+AlxGa1-xN传输层(2)和阳极(6)之间依次设置有ScwYyAlzN/GaN叠层结构(3)和ScwYyAlzN/AlN叠层结构(4),两者依靠氮化物材料极化特性在垂直方向上形成PN结,以增加器件反向击穿电压;
所述ScwYyAlzN/GaN叠层结构(3)和ScwYyAlzN/AlN叠层结构(4)中氮化物材料与钪钇铝氮材料依次周期性生长,每层ScwYyAlzN厚度为3nm-50nm,组分保持不变,该ScwYyAlzN/GaN叠层结构(3)的总厚度为936nm-10μm,该ScwYyAlzN/AlN叠层结构(4)的总厚度为936nm-11μm,其中0≤w≤0.35、0≤y≤0.25、0<z<1。
2.如权利要求1所述的二极管,其特征在于:ScwYyAlzN/GaN叠层结构(3)中每个叠层内GaN层厚度为10nm-50nm,ScwYyAlzN/AlN叠层结构(4)中每个叠层内AlN层厚度为3nm-5nm,通过控制每层中单层ScwYyAlzN、单层GaN、单层AlN的厚度,以调控器件正向导通电阻和反向击穿电压。
3.如权利要求1所述的二极管,其特征在于:所述衬底(1)采用n型GaN或n型AlN或n型SiC。
4.如权利要求1所述的二极管,其特征在于:所述n+AlxGa1-xN传输层(2)的厚度为0.2μm-5μm,掺杂浓度为1×1019cm-3~5×1020cm-3,Al组分0≤x≤1。
5.如权利要求1所述的二极管,其特征在于:
所述阴极(5)的金属材料为Ni、Ti、Al、W、Cr、Ta、Mo、TiC、TiN、TiW中的任意一种或任意几种的组合。
所述阳极(6)的金属材料为Ni、Pt、Pd、Au、W中的任意一种或任意几种的组合。
6.一种氮化物PN结肖特基二极管的制作方法,其特征在于,包括如下步骤:
1)在衬底(1)的上部,采用金属有机物化学气相淀积技术或分子束外延技术淀积厚度为0.2μm-5μm、掺杂浓度为1×1019cm-3~5×1020cm-3的n+AlxGa1-xN传输层(2);
2)采用金属有机物化学气相淀积技术或分子束外延技术,在n+AlxGa1-xN传输层(2)上依次周期性生长厚度为10nm-50nm的GaN单层与厚度为3nm-50nm的ScwYyAlzN单层,构成总厚度为936nm-10μm的ScwYyAlzN/GaN叠层结构(3),其中0≤w≤0.35、0≤y≤0.25、0<z<1;
3)采用金属有机物化学气相淀积技术或分子束外延技术,在ScwYyAlzN/GaN叠层结构(3)上依次周期性生长厚度为3nm-5nm的AlN单层与厚度为3nm-50nm的ScwYyAlzN单层,构成总厚度为936nm-11μm的ScwYyAlzN/AlN叠层结构(4),其中0≤w≤0.35、0≤y≤0.25、0<z<1;
4)在衬底(1)的下部,采用电子束蒸发工艺淀积阴极金属,并根据阴极金属材料,在800℃-1200℃条件下进行退火30s-5min,形成欧姆接触,得到阴极(5);
5)在ScwYyAlzN/AlN叠层结构(4)上制作掩膜,采用电子束蒸发工艺在其上淀积阳极金属,得到阳极(6),完成器件制作。
7.如权利要求6所述的方法,其特征在于:所述步骤1)-3)中的金属有机物化学气相淀积方法,其工艺条件如下:
温度为1000℃-1300℃;
压强为40Torr-200Torr;
氨气流量为5000sccm;
氢气流量为3500sccm;
铝源流量为4sccm-50sccm;
镓源流量为50sccm-200sccm;
钪源流量为2000sccm-5000sccm;
钇源流量为1000sccm-3000sccm。
8.如权利要求6所述的方法,其特征在于:所述步骤1)-3)中的分子束外延方法,其工艺条件如下:
温度为600℃-750℃;
氮气流量为0.6sccm-3.2sccm;
镓束流平衡蒸气压为3.2×10-7Torr-9.5×10-7Torr;
铝束流平衡蒸气压为0.6×10-7Torr-3.5×10-7Torr;
钪束流平衡蒸气压为0.9×10-8Torr-2.8×10-8Torr;
钇束流平衡蒸气压为0.6×10-8Torr-1.8×10-8Torr;
氮气射频源功率为320W-380W。
CN202310080426.1A 2023-02-06 2023-02-06 氮化物pn结肖特基二极管及制备方法 Pending CN116153965A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310080426.1A CN116153965A (zh) 2023-02-06 2023-02-06 氮化物pn结肖特基二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310080426.1A CN116153965A (zh) 2023-02-06 2023-02-06 氮化物pn结肖特基二极管及制备方法

Publications (1)

Publication Number Publication Date
CN116153965A true CN116153965A (zh) 2023-05-23

Family

ID=86350280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310080426.1A Pending CN116153965A (zh) 2023-02-06 2023-02-06 氮化物pn结肖特基二极管及制备方法

Country Status (1)

Country Link
CN (1) CN116153965A (zh)

Similar Documents

Publication Publication Date Title
US8159004B2 (en) Compound semiconductor device having dopant concentration gradient
US20200295203A1 (en) Power semiconductor device
US20210005740A1 (en) Electronic Device Including a High Electron Mobility Transistor Including a Gate Electrode and a Gate Interconnect and a Method of Using the Same
CN102569378A (zh) 化合物半导体器件及其制造方法
CN111540781A (zh) 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
US8716835B2 (en) Bipolar transistor
US11257940B2 (en) Group III HEMT and capacitor that share structural features
CN109742021B (zh) 一种氮化镓基欧姆接触结构及其制备方法
US11276765B2 (en) Composite-channel high electron mobility transistor
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN116387368A (zh) 垂直型氮化物铁电半导体肖特基二极管及制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
US20210367055A1 (en) Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers
CN109560135B (zh) 一种半导体结构及其形成方法
CN117096177A (zh) 一种凹栅增强型氧化镓晶体管及其制备方法
CN109273527B (zh) 一种半导体结构及其形成方法
CN116153965A (zh) 氮化物pn结肖特基二极管及制备方法
CN114823919A (zh) 一种n型氧化镓p型金刚石的MPS二极管及其制备方法
CN109346522B (zh) 一种半导体结构及其形成方法
CN109638073B (zh) 一种半导体结构及其形成方法
CN110867488A (zh) 一种氮化镓hemt器件结构及其制备方法
CN116053305B (zh) 一种具有双层异质结构的混合阳极GaN整流芯片及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination