CN117238961A - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN117238961A
CN117238961A CN202311229970.4A CN202311229970A CN117238961A CN 117238961 A CN117238961 A CN 117238961A CN 202311229970 A CN202311229970 A CN 202311229970A CN 117238961 A CN117238961 A CN 117238961A
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
type nitride
layer
main group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311229970.4A
Other languages
English (en)
Inventor
杨耀杰
杜卫星
游政昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202311229970.4A priority Critical patent/CN117238961A/zh
Publication of CN117238961A publication Critical patent/CN117238961A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体器件及其制备方法,涉及半导体技术领域,目的是解决HEMT器件的漏电问题,从而提高器件性能。半导体器件包括:依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层;其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数;所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。

Description

一种半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体器件及其制备方法。
背景技术
第三代半导体材料具有大禁带宽度、高击穿电场、大热导率、高电子饱和漂移速度和小介电常数等独特性能,在半导体技术领域有着广泛的应用前景。但是基于第三代半导体材料形成的高电子迁移率晶体管(High Electron Mobility Transistors,HEMT),漏电问题较为突出,从而降低了器件性能。
发明内容
本发明提供一种半导体器件及其制备方法,目的是解决HEMT器件的漏电问题,从而提高器件性能。
本发明提供了一种半导体器件,包括:依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层;
其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数;
所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。
根据本发明提供的一种半导体器件,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层线性递减。
根据本发明提供的一种半导体器件,所述第二主族元素的浓度满足:
y=x*(h-h0)/h;
其中,y表示所述第二主族元素在所述P型氮化物半导体层的掺杂位置的浓度,x表示所述第二主族元素的最大掺杂浓度,h0表示所述P型氮化物半导体层的掺杂位置与所述氮化物半导体层的距离,h表示所述P型氮化物半导体层的厚度。
根据本发明提供的一种半导体器件,所述氮化物半导体层包括氮化镓层,所述P型氮化物半导体层包括P型氮化镓层,所述第二主族元素包括Mg元素。
根据本发明提供的一种半导体器件,所述Mg元素的掺杂浓度范围为[a,b]。
根据本发明提供的一种半导体器件,所述氮化物半导体层中掺杂第三主族元素。
根据本发明提供的一种半导体器件,所述第三主族元素包括Al元素。
根据本发明提供的一种半导体器件,所述金属导电层的材料包括金属氮化物。
根据本发明提供的一种半导体器件,所述金属氮化物包括TiN。
根据本发明提供的一种半导体器件,所述半导体器件还包括:栅极、源极和漏极;
所述栅极设置在所述金属导电层远离所述P型氮化物半导体层的一侧、且与所述金属导电层相接触;
所述源极和所述漏极均与所述氮化物半导体层相接触、且分别位于所述P型氮化物半导体层的两侧;所述源极和所述漏极均与所述P型氮化物半导体层绝缘。
本发明还提供了上述任意一种半导体器件的制备方法,包括:
形成氮化物半导体层;
在所述氮化物半导体层上形成P型氮化物半导体层;其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减;
在所述P型氮化物半导体层上形成金属导电层;其中,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数。
根据本发明提供的一种半导体器件的制备方法,所述在所述氮化物半导体层上形成P型氮化物半导体层,包括:
采用金属有机化合物化学气相沉积技术,形成所述P型氮化物半导体层。
本发明提供了一种半导体器件及其制备方法,该半导体器件包括:依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层;其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数;所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。这样,一方面,靠近氮化物半导体层一侧的P型氮化物半导体层的第二主族元素的浓度高,以满足耗尽二维电子气的要求,进而降低了源极和漏极之间的punch漏电,从而减小器件的关态漏电;另一方面,靠近金属导电层一侧的P型氮化物半导体层的第二主族元素的浓度低,以维持较大宽度的空间电荷区,从而大幅减小隧穿电流,进而大幅减轻栅极漏电的问题,同时,大幅降低开启电压。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的半导体器件的结构示意图之一;
图2是本发明提供的半导体器件的结构示意图之二;
图3是本发明提供的半导体器件的制备方法的流程示意图;
图4是本发明提供的半导体器件的栅极漏电流与传统半导体器件的栅极漏电流仿真试验对比图;
图5是本发明提供的半导体器件的开启电压与传统半导体器件的开启电压仿真试验对比图;
图6是本发明提供的半导体器件的关态漏电流与传统半导体器件的关态漏电流仿真试验对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的实施例中,“多层”的含义是两层或两层以上,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明的实施例中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
本发明的实施例提供了一种半导体器件,参考图1所示,包括:依次叠层设置的氮化物半导体层1、P型氮化物半导体层2和金属导电层3。
其中,氮化物半导体层的禁带宽度小于P型氮化物半导体层的禁带宽度,P型氮化物半导体层的功函数大于金属导电层的功函数。
P型氮化物半导体层中掺杂第二主族元素,第二主族元素的浓度沿P型氮化物半导体层的厚度方向从靠近氮化物半导体层到远离氮化物半导体层逐渐递减。如图1所示,沿BA方向,第二主族元素的浓度逐渐递减。
下面首先说明禁带宽度和功函数的含义。
固体中电子的能量是不可以连续取值的,而是一些不连续的能带,要导电就要有自由电子或者空穴存在,自由电子存在的能带称为导带,自由空穴存在的能带称为价带。被束缚的电子要成为自由电子或者空穴,就必须获得足够能量从价带跃迁到导带,这个能量的最小值就是禁带宽度。具体的,禁带宽度(Band gap)是指:导带的最低能级和价带的最高能级之间的能级差,其符号为Eg。
上述氮化物半导体层的禁带宽度小于P型氮化物半导体层的禁带宽度,两者之间的界面可以形成异质结。在氮化物半导体层上形成P型氮化物半导体层时,两者晶格之间的界面不安全匹配,会产生应变。而氮化物半导体层具有很强的自发极化效应,能够在异质结中形成很强的内建电场。那么,在自发极化效应和压电极化效应的作用下,异质结中可以形成高浓度高迁移率的电子薄层,即二维电子气(Two-Dimensional Electron Gas,2DEG)。上述半导体器件应用于晶体管领域中,可以通过控制栅极上的偏压来控制上述电子的流动。基于氮化物半导体层和P型氮化物半导体层的异质结,上述半导体器件可用于形成高电子迁移率晶体管。
上述功函数是指真空能级与费米能级的差值,其中,真空能级表示真空中静止电子的能量,费米能级是指温度为绝对零度时固体能带中充满电子的最高能级。功函数表示一个能量为费米能级的电子从材料逸出到真空中需要的最小能量,功函数的大小标志着材料对电子的束缚能力的强弱。
上述P型氮化物半导体层的功函数大于金属导电层的功函数,则P型氮化物半导体层和金属导电层之间可以形成肖特基接触。肖特基接触是指金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒。肖特基结是金属与半导体的交界面,它与PN结相似,具有非线性阻抗特性(整流特性)。P型氮化物半导体层和金属导电层可以形成肖特基二极管。
上述氮化物半导体层中可以掺杂金属元素,或者不掺杂,这里不做限定。为了提高氮化物半导体层的自发极化效应,可以选择氮化物半导体层掺杂金属元素。
上述氮化物半导体层的材料不做限定,示例的,氮化物半导体层的材料可以包括但不限于氮化物或III-V族化合物,例如:氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N(其中,x+y≤1),或者AlyGa(1–y)N(其中,y≤1)。
上述P型氮化物半导体层的材料不做限定,示例的,P型氮化物半导体层的材料可以包括但不限于P型III-V族氮化物半导体材料,例如:P型氮化镓、P型氮化铝镓、P型氮化铟、P型氮化铝铟、P型氮化铟镓、P型氮化铝铟镓或其组合。
上述第二主族元素包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)等元素,上述P型氮化物半导体层中可以掺杂一种第二主族元素,或者多种第二主族元素,这里不做限定。为了简化制备过程,以降低成本,可以选择P型氮化物半导体层掺杂一种第二主族元素。
上述金属导电层的材料不做限定,示例的,可以采用金属、金属氮化物或者金属氧化物,这里不做限定。
上述第二主族元素的浓度的范围不做限定,可以根据实际材料和开启电压确定。不同的开启电压和2DEG浓度,P型氮化物半导体层中掺杂的第二主族元素的浓度阈值不同。
上述半导体器件应用于晶体管器件领域时,参考图2所示,半导体器件还可以包括:栅极4、源极5和漏极6;栅极4设置在金属导电层3远离P型氮化物半导体层2的一侧、且与金属导电层3相接触;源极5和漏极6均与氮化物半导体层1相接触、且分别位于P型氮化物半导体层2的两侧;源极5和漏极6均与P型氮化物半导体层2绝缘。
P型氮化物半导体层中,掺杂的第二主族元素的浓度,会影响氮化镓器件的栅极漏电、以及源极和漏极之间的punch(穿通)漏电。
具体的,P型氮化物半导体层和金属导电层形成的金属半导体结中,当PGaN中第二主族元素的浓度太大时,自由电子和空穴的复合几率大幅提升,从而大幅减小P型氮化物半导体层的空间电荷区的宽度;而P型氮化物半导体层的空间电荷区的宽度变窄,使得电子等微观粒子穿越空间电荷区的难度降低,即更容易出现量子隧穿,形成隧穿电流,进而导致P型氮化物半导体层和金属导电层形成的肖特基二极管出现漏电,即出现栅极漏电的问题,同时提升了开启电压。其中,量子隧穿效应指的是,电子等微观粒子能够穿入或穿越位势垒的量子行为,尽管位势垒的高度大于粒子的总能量。
同时,P型氮化物半导体层和氮化物半导体层形成的异质结近似为PN结,当PN结达到动态平衡时,如果P型氮化物半导体层中第二主族元素的浓度不足,那么,第二主族元素的扩散运动很难将异质结中的2DEG耗尽,从而出现源极和漏极之间的punch漏电,进而使得器件的关态漏电变大。
综上,P型氮化物半导体层和金属导电层形成的金属半导体结,和P型氮化物半导体层和氮化物半导体层形成的异质结,对于PGaN中第二主族元素的浓度的要求不同;如果PGaN中第二主族元素的浓度分布均匀,则很难兼顾两者。基于此,本发明实施例提供的半导体器件中,P型氮化物半导体层中掺杂第二主族元素,第二主族元素的浓度沿P型氮化物半导体层的厚度方向,从靠近氮化物半导体层到远离氮化物半导体层逐渐递减,这样,一方面,靠近氮化物半导体层一侧的P型氮化物半导体层的第二主族元素的浓度高,以满足耗尽二维电子气的要求,进而降低了源极和漏极之间的punch漏电,从而减小器件的关态漏电;另一方面,靠近金属导电层一侧的P型氮化物半导体层的第二主族元素的浓度低,以维持较大宽度的空间电荷区,从而大幅减小隧穿电流,进而大幅减轻栅极漏电的问题,同时,大幅降低开启电压。即本发明实施例提供的半导体器件,可以保证在大幅减少punch漏电的情况下,同时保证栅极漏电少和开启电压低。
需要说明的是,上述半导体器件还可以包括衬底,上述氮化物半导体层、P型氮化物半导体层和金属导电层可以依次叠层设置在衬底上,该衬底的材料不做限定,示例的,衬底可以是半导体衬底。衬底的示例性材料可包括但不限于,硅、硅锗、碳化硅、砷化镓、p型掺杂的硅、n型掺杂的硅、蓝宝石、绝缘体上半导体(例如:绝缘体上硅)或其他合适的衬底材料。在一些实施例中,衬底可包括但不限于,III族元素、IV族元素、V族元素或其组合(例如:III-V族化合物)。在其他实施例中,衬底可包括但不限于,一个或多个其他特征,例如:掺杂区域、埋层、外延层或其组合。
为了减少衬底和氮化物半导体层之间的晶格和热失配,从而修复由于失配/差异引起的缺陷,上述半导体器件还可以包括缓冲层,缓冲层设置在衬底和氮化物半导体层之间。缓冲层可包括III-V族化合物。III-V族化合物可包括但不限于,铝、镓、铟、氮或其组合。因此,缓冲层的示例性材料还可以包括但不限于,氮化镓、氮化铝、氮化铝镓、氮化铝铟镓或其组合。
在一个或者多个实施例中,为了减小制作难度,可选的,第二主族元素的浓度沿P型氮化物半导体层的厚度方向,从靠近氮化物半导体层到远离氮化物半导体层线性递减。
这里对于线性递减采用的线性公式不做具体要求,具体可以根据实际选择。
为了进一步降低制作难度,便于实现,可选的,第二主族元素的浓度满足:
y=x*(h-h0)/h;
其中,y表示第二主族元素在P型氮化物半导体层的掺杂位置的浓度,x表示第二主族元素的最大掺杂浓度,参考图1所示,h0表示P型氮化物半导体层的掺杂位置与氮化物半导体层的距离,h表示P型氮化物半导体层的厚度。
为了形成更好的异质结,氮化物半导体层包括氮化镓层,P型氮化物半导体层包括P型氮化镓层,第二主族元素包括Mg元素,此时,Mg元素的浓度沿P型氮化镓层的厚度方向,从靠近氮化镓层到远离氮化镓层逐渐递减。
这样,一方面,靠近氮化镓层一侧的P型氮化镓层的第二主族元素的浓度高,以满足耗尽二维电子气的要求,进而降低了源极和漏极之间的punch漏电,从而减小器件的关态漏电;另一方面,靠近金属导电层一侧的P型氮化镓层的第二主族元素的浓度低,以维持较大宽度的空间电荷区,从而大幅减小隧穿电流,进而大幅减轻栅极漏电的问题,同时,大幅降低开启电压。即本发明实施例提供的半导体器件,可以保证在大幅减少punch漏电的情况下,同时保证栅极漏电少和开启电压低。
图4是本发明提供的半导体器件的栅极漏电流与传统半导体器件的栅极漏电流仿真试验对比图;
图5是本发明提供的半导体器件的开启电压与传统半导体器件的开启电压仿真试验对比图;
图6是本发明提供的半导体器件的关态漏电流与传统半导体器件的关态漏电流仿真试验对比图。
本发明提供的半导体器件中,P型氮化镓层掺杂Mg元素,Mg元素的浓度沿P型氮化镓层的厚度方向,从靠近氮化镓层到远离氮化镓层逐渐递减;金属导电层的材料为TiN;传统半导体器件中,P型氮化镓层掺杂Mg元素,且P型氮化镓层中Mg元素的浓度分布均匀,其余结构与图1对应的结构相同。
图4的横轴表示栅极电压,纵轴表示栅极漏电流,从图4中可以看出,随着栅极电压的升高,本发明半导体器件的栅极漏电流整体位于传统半导体器件的栅极漏电流下方,即本发明半导体器件的栅极漏电流相比传统半导体器件的栅极漏电流降低。
图5的横轴表示栅极电压,纵轴表示漏极电流,从图5中可以看出,随着栅极电压的升高,本发明半导体器件的漏极电流相比传统半导体器件的漏极电流率先升高,即本发明半导体器件的开启电压相比传统半导体器件的开启电压降低。
图6的横轴表示栅极电压,纵轴表示氮化镓层中的二维电子气浓度,从图6中可以看出,随着栅极电压的升高,本发明半导体器件氮化镓层中的二维电子气浓度整体位于传统半导体器件氮化镓层中的二维电子气浓度下方,即本发明半导体器件氮化镓层中的二维电子气浓度被更有效的耗尽,本发明半导体器件的关态漏电流相比传统半导体器件的关态漏电流降低。
综上,从图4-6可以得出,本发明提供的半导体器件能够在大幅减少punch漏电的情况下,同时保证栅极漏电少和开启电压低。
进一步可选的,为了同时兼顾设计要求和降低制作成本,Mg元素的掺杂浓度范围为[0.11%,0.13%],该浓度是指P型氮化镓层中Mg元素的掺杂量占P型氮化镓层中所有元素量的比例。
在一个或者多个实施例中,氮化物半导体层中掺杂第三主族元素,第三主族元素包括B、Al和In等元素,氮化物半导体层可以掺杂一种第三主族元素,或者多种第三主族元素,这里不做限定。为了简化制备过程,以降低成本,可以选择P型氮化物半导体层掺杂一种第三主族元素。
为了进一步提高氮化物半导体层的自发极化效应,以产生更多的二维电子气,在氮化物半导体层包括氮化镓层,P型氮化物半导体层包括P型氮化镓层的情况下,第三主族元素可以包括Al元素。
这里对于Al元素的掺杂浓度范围和浓度分布均不做限定,示例的,氮化物半导体层中Al元素的浓度分布均匀,以降低制作难度。
为了便于与P型氮化物半导体层形成肖特基结,金属导电层的材料包括金属氮化物,这里对于金属氮化物的具体种类不做限定,示例的,金属氮化物可以包括TiN或者NiN,当然与可以是其他金属氮化物。
为了便于实现,金属氮化物包括TiN。TiN熔点为2950℃,密度为5.43-5.44g/cm3,莫氏硬度为8-9,具有较高的导电性和超导性。TiN熔点比大多数过渡金属氮化物的熔点高,而密度却比大多数金属氮化物低,抗热冲击性好。
为了形成晶体管器件,参考图2所示,半导体器件还可以包括:栅极4、源极5和漏极6;栅极4设置在金属导电层3远离P型氮化物半导体层2的一侧、且与金属导电层3相接触;源极5和漏极6均与氮化物半导体层1相接触、且分别位于P型氮化物半导体层2的两侧;源极5和漏极6均与P型氮化物半导体层2绝缘。
上述栅极、源极和漏极的材料和层数不做限定,示例的,栅极、源极和漏极可以包括但不限于金属、合金、掺杂的半导体材料(例如掺杂晶体硅)、诸如硅化物以及氮化物等化合物、其他导体材料或其组合。栅极、源极和漏极的示例性材料可以包括钛、铝硅或其组合。栅极、源极和漏极可以包括相同或不同组合物的单层或多层。在一些实施例中,栅极的材料可以包括:钨(W)、金(Au)()、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、金属合金或其化合物或其他金属化合物;源极和漏极的材料可以包括:钛(Ti)、铝硅(AlSi)、氮化钛(TiN)或其组合。
上述源极和漏极可以对称设置在P型氮化物半导体层的两侧,图2以源极5设置在P型氮化物半导体层2的左侧、漏极6设置在P型氮化物半导体层2的右侧为例进行绘示,当然,源极也可以设置在P型氮化物半导体层的右侧、漏极也可以设置在P型氮化物半导体层的左侧。
通过向栅极输入偏置电压,可以实现该器件的开启和关断。需要说明的是,偏置电压主要影响P型氮化物半导体层和金属导电层形成的空间电荷区。当外加电压产生的电场与空间电荷区内自建电场的方向相反时,空间电荷区减薄,势垒降低,称此偏置状态为正偏置。反之,则为反偏置。反偏置时,空间电荷区的宽度及其势垒高度随着外加电压的变化而变化。
为了保证源极和漏极均与P型氮化物半导体层绝缘,可以设置绝缘层,以起到隔离绝缘的作用,该绝缘层材料可以采用氮化硅或者氧化硅,当然还可以是其他绝缘材料。
本发明的实施例还提供了一种上述半导体器件的制备方法,参考图3所示,包括:
S01、形成氮化物半导体层。
S02、在氮化物半导体层上形成P型氮化物半导体层;其中,氮化物半导体层的禁带宽度小于P型氮化物半导体层的禁带宽度,P型氮化物半导体层中掺杂第二主族元素,第二主族元素的浓度沿P型氮化物半导体层的厚度方向,从靠近氮化物半导体层到远离氮化物半导体层逐渐递减。
S03、在P型氮化物半导体层上形成金属导电层;其中,P型氮化物半导体层的功函数大于金属导电层的功函数。
需要说明的是,这里对于步骤S01-S03中的具体形成方法不做限定,示例的,可以采用沉积技术形成氮化物半导体层;采用沉积技术和和图案化工艺在氮化物半导体层上形成P型氮化物半导体层和金属导电层。其中,沉积技术可以包括:原子层沉积(Atomic LayerDeposition,ALD)、物理气相沉积(Physical Vapor Deposition,PVD)、化学气相沉积(Chemical Vapor Deposition,CVD)、金属有机CVD(Metal Organic CVD,MOCVD)、等离子体增强CVD(Plasma Enhanced CVD,PECVD)、低压CVD(Low-pressure CVD,LPCVD)、等离子体辅助气相沉积、外延生长或其他合适工艺。图案化工艺可以包括:光刻(photolithography)、曝光(exposure)和显影(development)、蚀刻(etching)、其他合适工艺或其组合。
上述步骤中,相关结构说明可以参考前述实施例,这里不再赘述。通过执行步骤S01-S03形成的半导体器件,一方面,靠近氮化镓层一侧的P型氮化镓层的第二主族元素的浓度高,以满足耗尽二维电子气的要求,进而降低了源极和漏极之间的punch漏电,从而减小器件的关态漏电;另一方面,靠近金属导电层一侧的P型氮化镓层的第二主族元素的浓度低,以维持较大宽度的空间电荷区,从而大幅减小隧穿电流,进而大幅减轻栅极漏电的问题,同时,大幅降低开启电压。即本发明实施例提供的半导体器件,可以保证在大幅减少punch漏电的情况下,同时保证栅极漏电少和开启电压低。该制备方法简单易实现,可操作性强。
为了提高沉积效果,有效控制P型氮化物半导体层中第二主族元素的掺杂浓度,可选的,S02、在氮化物半导体层上形成P型氮化物半导体层,包括:
S02’、采用金属有机化合物化学气相沉积技术,形成P型氮化物半导体层。
金属有机化合物化学气相沉积技术(Metal Organic Chemical VaporDeposition,MOCVD),是在气相外延生长的基础上发展起来的一种新型气相外延生长技术。MOCVD是以Ⅲ族、Ⅱ族元素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料,以热分解反应方式在衬底上进行气相外延,生长各种Ⅲ-V主族、Ⅱ-Ⅵ副族化合物半导体以及它们的多元固溶体的薄层单晶材料。
在工艺过程中,可以通过调整MOCVD机台腔体的第二主族元素流量,从而保证第二主族元素的浓度沿P型氮化物半导体层的厚度方向,从靠近氮化物半导体层到远离氮化物半导体层逐渐递减。
示例的,若氮化物半导体层包括氮化镓层,P型氮化物半导体层包括P型氮化镓层,第二主族元素包括Mg元素,可以通过调整MOCVD机台腔体的Mg流量,从而保证Mg的浓度沿P型氮化物半导体层的厚度方向,从靠近氮化物半导体层到远离氮化物半导体层逐渐递减,进而有效增大工艺窗口。
本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着,结合实施例描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。此外,请注意,这里“在一个实施例中”的词语例子不一定全指同一个实施例。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下被实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种半导体器件,其特征在于,包括:依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层;
其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数;
所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。
2.根据权利要求1所述的半导体器件,其特征在于,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层线性递减。
3.根据权利要求2所述的半导体器件,其特征在于,所述第二主族元素的浓度满足:
y=x*(h-h0)/h;
其中,y表示所述第二主族元素在所述P型氮化物半导体层的掺杂位置的浓度,x表示所述第二主族元素的最大掺杂浓度,h0表示所述P型氮化物半导体层的掺杂位置与所述氮化物半导体层的距离,h表示所述P型氮化物半导体层的厚度。
4.根据权利要求1-3任一项所述的半导体器件,其特征在于,所述氮化物半导体层包括氮化镓层,所述P型氮化物半导体层包括P型氮化镓层,所述第二主族元素包括Mg元素。
5.根据权利要求4所述的半导体器件,其特征在于,所述Mg元素的掺杂浓度范围为[a,b]。
6.根据权利要求4所述的半导体器件,其特征在于,所述氮化物半导体层中掺杂第三主族元素。
7.根据权利要求6所述的半导体器件,其特征在于,所述第三主族元素包括Al元素。
8.根据权利要求1所述的半导体器件,其特征在于,所述金属导电层的材料包括金属氮化物。
9.根据权利要求8所述的半导体器件,其特征在于,所述金属氮化物包括TiN。
10.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括:栅极、源极和漏极;
所述栅极设置在所述金属导电层远离所述P型氮化物半导体层的一侧、且与所述金属导电层相接触;
所述源极和所述漏极均与所述氮化物半导体层相接触、且分别位于所述P型氮化物半导体层的两侧;所述源极和所述漏极均与所述P型氮化物半导体层绝缘。
11.一种如权利要求1-10任一项所述的半导体器件的制备方法,其特征在于,包括:
形成氮化物半导体层;
在所述氮化物半导体层上形成P型氮化物半导体层;其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减;
在所述P型氮化物半导体层上形成金属导电层;其中,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数。
12.根据权利要求11所述的方法,其特征在于,所述在所述氮化物半导体层上形成P型氮化物半导体层,包括:
采用金属有机化合物化学气相沉积技术,形成所述P型氮化物半导体层。
CN202311229970.4A 2023-09-21 2023-09-21 一种半导体器件及其制备方法 Pending CN117238961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311229970.4A CN117238961A (zh) 2023-09-21 2023-09-21 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311229970.4A CN117238961A (zh) 2023-09-21 2023-09-21 一种半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117238961A true CN117238961A (zh) 2023-12-15

Family

ID=89085782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311229970.4A Pending CN117238961A (zh) 2023-09-21 2023-09-21 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117238961A (zh)

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN108604597B (zh) 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US9130026B2 (en) Crystalline layer for passivation of III-N surface
CN102365763B (zh) GaN缓冲层中的掺杂剂扩散调制
US20110227132A1 (en) Field-effect transistor
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
JP4968747B2 (ja) Iii−v族化合物半導体素子
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
US20130240901A1 (en) Nitride semiconductor device
CN109524460B (zh) 高空穴移动率晶体管
CN112216736B (zh) 高电子移动率晶体管与其制作方法
CN110875387A (zh) 半导体器件和用于形成半导体器件的方法
JP2018037435A (ja) 半導体装置
TWI501354B (zh) 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法
KR101172857B1 (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
US6342411B1 (en) Electronic component and method for manufacture
CN116959991A (zh) 场效应晶体管及其制备方法及在其漂移层中制备凹槽结构的方法
CN111129118A (zh) 半导体器件及其制造方法
CN117238961A (zh) 一种半导体器件及其制备方法
CN115050830A (zh) 一种半导体器件的外延结构及其制备方法、半导体器件
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof
Lu et al. Novel Selective Area Recessed Regrowth-free Ohmic Contacts to High Al-content Barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination