CN113488536A - 具有衬底电极的增强型的p型氮化镓器件及其制备方法 - Google Patents

具有衬底电极的增强型的p型氮化镓器件及其制备方法 Download PDF

Info

Publication number
CN113488536A
CN113488536A CN202110758918.2A CN202110758918A CN113488536A CN 113488536 A CN113488536 A CN 113488536A CN 202110758918 A CN202110758918 A CN 202110758918A CN 113488536 A CN113488536 A CN 113488536A
Authority
CN
China
Prior art keywords
gallium nitride
type gallium
layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110758918.2A
Other languages
English (en)
Inventor
张元雷
王玉丛
孙志伟
王惟生
赵胤超
文辉清
刘雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN202110758918.2A priority Critical patent/CN113488536A/zh
Publication of CN113488536A publication Critical patent/CN113488536A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有衬底电极的增强型的P型氮化镓器件,包括衬底和依次设置在衬底上的GaN沟道层、AlGaN势垒层、P型氮化镓层以及介电层,P型氮化镓层上设有源电极和漏电极,AlGaN势垒层上设有衬底电极,P型氮化镓层上设有凹槽且凹槽的深度小于P型氮化镓层的厚度,凹槽上设有栅电极。凹槽的深度小于P型氮化镓层的厚度,提升了器件的饱和电流的数值,使得器件具有很大的迁移率和电流;衬底电极可以有效的耗尽p型氮化镓层中的空穴,从而使器件的阈值向负漂移,形成增强型器件(阈值电压小于0)。

Description

具有衬底电极的增强型的P型氮化镓器件及其制备方法
技术领域
本发明涉及一种具有衬底电极的增强型的P型氮化镓器件及其制备方法,属于半导体技术领域。
背景技术
P型沟道GaN器件使用p-GaN中材料空穴导电,而不是GaN/AlGaN界面的二维空穴气(2DHG)作为沟道进行导电,这使得在同一外延片上实现CMOS电路成为了可能。由于p-GaN中材料中有空穴,在栅电极下存在沟道,基于p-GaN/AlGaN/GaN的器件具有耗尽型的特性,即栅电极偏压为零时,晶体管处于常开的状态。这使得器件作为功率器件有很大的隐患,形成增强型晶体管成为了研究的热点。目前,现有的增强型的P型沟道GaN器件使用栅凹槽结构或者n-GaN栅电极的结构等方式实现得到的。其中,栅凹槽虽然可以用简单的工艺就能实现且部分完成的刻蚀掉栅电极下的P型沟道GaN层可以有效的调控阈值的大小,但是,过多的刻蚀会导致饱和电流会降低,且造成界面损伤,使得电流密度下降。用于耗尽空穴的n-GaN栅的结构目前已经有了一些仿真的报告,但其实际工艺难度大,需要先在P型沟道GaN层上外延一层n-GaN层,然后刻蚀去除部分n-GaN层,包括栅电极和P型沟道GaN层之间的n-GaN层,操作繁琐且难度大。
发明内容
本发明的目的在于提供一种通过增加与二维电子气(2DEG)相接的衬底电极以得到增强型的P型氮化镓器件。
为达到上述目的,本发明提供如下技术方案:一种具有衬底电极的增强型的P型氮化镓器件,包括衬底和依次设置在所述衬底上的GaN沟道层、AlGaN势垒层、P型氮化镓层以及介电层,所述P型氮化镓层上设有源电极和漏电极,所述AlGaN势垒层上设有衬底电极,所述P型氮化镓层上设有凹槽且所述凹槽的深度小于所述P型氮化镓层的厚度,所述凹槽上设有栅电极。
进一步地,所述凹槽的深度为30nm-85nm,保留的所述P型氮化镓层的厚度为15nm-40nm。
进一步地,所述衬底电极与所述AlGaN势垒层形成n型欧姆接触。
进一步地,所述源电极和所述漏电极分别设置在所述P型氮化镓层的两端,所述栅电极设置在所述源电极和所述漏电极之间,所述衬底电极设置在所述AlGaN势垒层的一端。
进一步地,所述栅电极和所述P型氮化镓层之间设置有介电层;所述衬底电极和所述P型氮化镓层相离设置,且所述衬底电极和所述P型氮化镓层之间设置有介电层。
进一步地,所述介电层为Al2O3或ZrO2或HfO2或SiNx或SiO2或SiON或AlN层。
进一步地,所述源电极和所述漏电极材料为镍或镍和钛、铝、镍、金、氮化钛、铂、钨、硅、硒中的一种或多种的组合。
进一步地,所述衬底电极的材料为钛、铝或钛铝和镍、金、氮化钛、铂、钨、硅、硒的一种或者多种的组合。
本发明还提供一种用以制备如上所述的具有衬底电极的增强型的P型氮化镓器件的制备方法,包括以下步骤:
S1、在衬底上依次生长GaN沟道层、AlGaN势垒层和P型氮化镓层;
S2、刻蚀部分所述P型氮化镓层;
S3、在所述P型氮化镓层上形成台面隔离,形成第一有源区和第二有源区,在所述AlGaN势垒层上形成台面隔离,形成第三有源区;
S4、所述第一有源区上形成源电极,所述第二有源区上形成漏电极,所述第三有源区上形成衬底电极;
S5、在所述P型氮化镓层上刻蚀出凹槽,并在所述AlGaN势垒层和所述P型氮化镓层上生长介电层;
S6、在所述凹槽内制备栅电极,得到具有衬底电极的增强型的P型氮化镓器件。
进一步地,在所述步骤S3中,使用电子束蒸发或者磁控溅射制备得到源电极、漏电极和衬底电极;在300℃-1000℃的氧气或氮气或氮氧混合气氛围中退火10s-600s,使得所述源电极与所述第一有源区之间和所述漏电极与所述第二有源区之间形成p型欧姆接触;在300℃-1000℃的氮气或者氩气氛围中退火10s-600s,使得所述衬底电极与所述第三有源区形成n型欧姆接触。
本发明的有益效果在于:
1、本发明的凹槽的深度小于P型氮化镓层的厚度,提升了器件的饱和电流的数值,使得器件具有很大的迁移率和电流;
2、衬底电极可以有效的耗尽p型氮化镓层中的空穴,从而使器件的阈值向负漂移,形成增强型器件(阈值电压小于0)。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一实施例所示的具有衬底电极的增强型的P型氮化镓器件的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参见图1,本发明一实施例所示的具有衬底电极的增强型的P型氮化镓器件100,其包括衬底1和依次设置在衬底1上的GaN沟道层2、AlGaN势垒层3、P型氮化镓层4以及介电层5。
衬底1可以为硅、蓝宝石、碳化硅等材料,在此不一一列举。GaN沟道层2的厚度为0-6000nm,AlGaN势垒层3的厚度为0-50nm。AlGaN势垒层3上设有衬底电极6,具体的,衬底电极6设置在AlGaN势垒层3的一端。衬底电极6的材料为钛、铝或钛铝和镍、金、氮化钛、铂、钨、硅、硒的一种或者多种的组合。其中衬底电极6的材料还可以为钛铝和其他材料的组合,在此不一一列举,衬底电极6中包括钛铝材料,使得衬底电极6与AlGaN势垒层3形成n型欧姆接触。当给衬底电极6一个正电压时,用于耗尽P型氮化镓层4中的空穴,从而使器件100的阈值向负漂移,并形成增强型器件100。关于衬底电极6的厚度在此不做具体限定,可根据实际需要进行设置。
P型氮化镓层4上设有源电极7、漏电极8和栅电极9,具体的,P型氮化镓层4上设有凹槽41,栅电极9设置在凹槽41内。源电极7和漏电极8分别设置在P型氮化镓层4的两端,且栅电极9设置在源电极7和漏电极8之间。其中,P型氮化镓层4的厚度为70nm-100nm,凹槽41的深度为30nm-85nm,保留的P型氮化镓层4的厚度为15nm-40nm。凹槽41的深度小于P型氮化镓层4的厚度,提升了器件100的饱和电流的数值,使得器件100具有很大的迁移率和电流,且避免了界面的损伤。
源电极7和漏电极8材料为镍或镍和钛、铝、镍、金、氮化钛、铂、钨、硅、硒中的一种或多种的组合。其中源电极7和漏电极8材料还可以为镍和其他材料的组合,在此不一一列举,源电极7和漏电极8中包括镍材料,使得源电极7、漏电极8与P型氮化镓层4形成p型欧姆接触。栅电极9材料为钛、铝、镍、金、氮化钛、铂、钨、硅、硒等中的一种或者多种的组合,栅电极9的材料还可以为其他导电材料,在此不一一列举。比如,栅电极9为Ni/Au,其中,Ni厚度为50nm-100nm,金属Au厚度为40nm-120nm。关于栅电极9、源电极7和漏电极8的厚度在此不做具体限定,可根据实际需要进行设置。
栅电极9和P型氮化镓层4之间设置有介电层5;衬底电极6和P型氮化镓层4相离设置,且衬底电极6和P型氮化镓层4之间设置有介电层5,即,介电层5形成在P型氮化镓层4和AlGaN势垒层3裸露在外的上表面上。本实施例中,介电层5为Al2O3层Al2O3或ZrO2或HfO2或SiNx或SiO2或SiON或AlN层,但不仅限于此,介电层5还可以各种high/low-k介电材料制备得到,在此不一一列举。
本实施例中,栅电极9为凹槽栅,用于栅控,形成栅电极9采用部分凹槽41刻蚀,去除掉栅电极9下部分的P型氮化镓层4并保留一定的沟道,使得在保证沟道不被破坏的前提下,阈值电压小于0。同时,在栅电极9下采用ALD、PEALD、PECVD、LPCVD、ICPCVD、MOCVD的方法沉积Al2O3层可以有效的积累电子并调控阈值。当给衬底电极6一个正电压时,可以有效的耗尽P型氮化镓层4中的空穴,从而使器件100的阈值向负漂移,器件100就会呈现增强型的特性(阈值电压小于0)。
本发明还提供一种用以制备如上所示的具有衬底电极的增强型的P型氮化镓器件的制备方法,包括以下步骤:
S1、在衬底上依次生长GaN沟道层、AlGaN势垒层和P型氮化镓层;
S2、刻蚀部分P型氮化镓层;
S3、在P型氮化镓层上形成台面隔离,形成第一有源区和第二有源区,在AlGaN势垒层上形成台面隔离,形成第三有源区;
S4、第一有源区上形成源电极,第二有源区上形成漏电极,第三有源区上形成衬底电极;
S5、在P型氮化镓层上刻蚀出凹槽,并在AlGaN势垒层和P型氮化镓层上生长介电层;
S6、在凹槽内制备栅电极,得到具有衬底电极的增强型的P型氮化镓器件。
其中,GaN沟道层、AlGaN势垒层和P型氮化镓层可使用金属有机化合物化学气相沉淀(MOCVD)法外延生长得到。
第一有源区、第二有源区和第三有源区、以及刻蚀P型氮化镓层可使用ICP、RIE、PE等方法得到。其中,ICP刻蚀使用的气体为Cl2、BCl3、Cl2/BCl3混合气体,ICP刻蚀深度为0-1000nm,优选的刻蚀深度为0-50nm。本实施例中,刻蚀P型氮化镓层位置位于其一端,从而简化刻蚀工艺。
利用湿法或干法,可以慢速、均匀地刻蚀掉部分栅电极区域下方的P型氮化镓层,形成凹槽结构,保留15nm-40nm的栅电极下的P型氮化镓层在AlGaN势垒层之上。刻蚀掉部分P型氮化镓层可以大大降低栅电极下方的二维空穴气(2DHG)的浓度,而剩余15nm-40nm的栅电极下P型氮化镓层可以保留沟道结构,保持器件沟道高迁移率的特点。
源电极、漏电极、衬底电极以及栅电极可使用电子束蒸发或者磁控溅射制备得到,在300℃-1000℃的氧气或氮气或氮氧混合气氛围中退火10s-600s,使得源电极与第一有源区之间和漏电极与第二有源区之间形成p型欧姆接触;在300℃-1000℃的氮气或者氩气等惰性气体氛围中退火10s-600s,使得衬底电极与第三有源区形成n型欧姆接触。
使用ALD、PEALD、PECVD、LPCVD、ICPCVD或MOCVD等方法分别在衬底电极与源电极之间和p型氮化镓表面生长Al2O3层作为介电层。
综上,1、本发明的凹槽的深度小于P型氮化镓层的厚度,提升了器件的饱和电流的数值,使得器件具有很大的迁移率和电流;
2、衬底电极可以有效的耗尽p型氮化镓层中的空穴,从而使器件的阈值向负漂移,形成增强型器件(阈值电压小于0)。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种具有衬底电极的增强型的P型氮化镓器件,其特征在于,包括衬底和依次设置在所述衬底上的GaN沟道层、AlGaN势垒层、P型氮化镓层以及介电层,所述P型氮化镓层上设有源电极和漏电极,所述AlGaN势垒层上设有衬底电极,所述P型氮化镓层上设有凹槽且所述凹槽的深度小于所述P型氮化镓层的厚度,所述凹槽上设有栅电极。
2.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述凹槽的深度为30nm-85nm,保留的所述P型氮化镓层的厚度为15nm-40nm。
3.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述衬底电极与所述AlGaN势垒层形成n型欧姆接触。
4.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述源电极和所述漏电极分别设置在所述P型氮化镓层的两端,所述栅电极设置在所述源电极和所述漏电极之间,所述衬底电极设置在所述AlGaN势垒层的一端。
5.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述栅电极和所述P型氮化镓层之间设置有介电层;所述衬底电极和所述P型氮化镓层相离设置,且所述衬底电极和所述P型氮化镓层之间设置有介电层。
6.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述介电层为Al2O3或ZrO2或HfO2或SiNx或SiO2或SiON或AlN层。
7.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述源电极和所述漏电极材料为镍或镍和钛、铝、镍、金、氮化钛、铂、钨、硅、硒中的一种或多种的组合。
8.如权利要求1所述的具有衬底电极的增强型的P型氮化镓器件,其特征在于,所述衬底电极的材料为钛、铝或钛铝和镍、金、氮化钛、铂、钨、硅、硒的一种或者多种的组合。
9.一种用以制备如权利要求1至8项中任一项所述的具有衬底电极的增强型的P型氮化镓器件的制备方法,其特征在于,包括以下步骤:
S1、在衬底上依次生长GaN沟道层、AlGaN势垒层和P型氮化镓层;
S2、刻蚀部分所述P型氮化镓层;
S3、在所述P型氮化镓层上形成台面隔离,形成第一有源区和第二有源区,在所述AlGaN势垒层上形成台面隔离,形成第三有源区;
S4、所述第一有源区上形成源电极,所述第二有源区上形成漏电极,所述第三有源区上形成衬底电极;
S5、在所述P型氮化镓层上刻蚀出凹槽,并在所述AlGaN势垒层和所述P型氮化镓层上生长介电层;
S6、在所述凹槽内制备栅电极,得到具有衬底电极的增强型的P型氮化镓器件。
10.如权利要求9所述的制备方法,其特征在于,在所述步骤S3中,使用电子束蒸发或者磁控溅射制备得到源电极、漏电极和衬底电极;在300℃-1000℃的氧气或氮气或氮氧混合气氛围中退火10s-600s,使得所述源电极与所述第一有源区之间和所述漏电极与所述第二有源区之间形成p型欧姆接触;在300℃-1000℃的氮气或者氩气氛围中退火10s-600s,使得所述衬底电极与所述第三有源区形成n型欧姆接触。
CN202110758918.2A 2021-07-05 2021-07-05 具有衬底电极的增强型的p型氮化镓器件及其制备方法 Pending CN113488536A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110758918.2A CN113488536A (zh) 2021-07-05 2021-07-05 具有衬底电极的增强型的p型氮化镓器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110758918.2A CN113488536A (zh) 2021-07-05 2021-07-05 具有衬底电极的增强型的p型氮化镓器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113488536A true CN113488536A (zh) 2021-10-08

Family

ID=77940168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110758918.2A Pending CN113488536A (zh) 2021-07-05 2021-07-05 具有衬底电极的增强型的p型氮化镓器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113488536A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551573A (zh) * 2022-02-24 2022-05-27 电子科技大学 一种氮化镓p沟道器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320505A1 (en) * 2009-06-17 2010-12-23 Fujitsu Limited Semiconductor device and method for manufacturing the same, and amplifier
CN103098221A (zh) * 2010-07-28 2013-05-08 谢菲尔德大学 具有二维电子气和二维空穴气的半导体器件
CN113013242A (zh) * 2021-01-29 2021-06-22 西安电子科技大学 基于n-GaN栅的p沟道GaN基异质结场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320505A1 (en) * 2009-06-17 2010-12-23 Fujitsu Limited Semiconductor device and method for manufacturing the same, and amplifier
CN103098221A (zh) * 2010-07-28 2013-05-08 谢菲尔德大学 具有二维电子气和二维空穴气的半导体器件
CN113013242A (zh) * 2021-01-29 2021-06-22 西安电子科技大学 基于n-GaN栅的p沟道GaN基异质结场效应晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551573A (zh) * 2022-02-24 2022-05-27 电子科技大学 一种氮化镓p沟道器件

Similar Documents

Publication Publication Date Title
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
TW201036156A (en) Semiconductor device and method for manufacturing the same
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
US11049952B2 (en) Integrated enhancement/depletion mode HEMT
JP2006286698A (ja) 電子デバイス及び電力変換装置
CN212182338U (zh) 半导体结构
CN113488536A (zh) 具有衬底电极的增强型的p型氮化镓器件及其制备方法
JP2011129607A (ja) GaN系MOS型電界効果トランジスタ
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
US11532739B2 (en) Integrated enhancement/depletion mode HEMT and method for manufacturing the same
JP2015204425A (ja) 電界効果トランジスタおよびその製造方法
CN109671776A (zh) 半导体器件及其制造方法
WO2021243603A1 (zh) 半导体结构及其制作方法
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination