CN109671776A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN109671776A
CN109671776A CN201811588012.5A CN201811588012A CN109671776A CN 109671776 A CN109671776 A CN 109671776A CN 201811588012 A CN201811588012 A CN 201811588012A CN 109671776 A CN109671776 A CN 109671776A
Authority
CN
China
Prior art keywords
electrode
nitride
layer
barrier layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811588012.5A
Other languages
English (en)
Inventor
任远
陈志涛
李祁昕
刘晓燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Semiconductor Industry Technology Research Institute
Original Assignee
Guangdong Semiconductor Industry Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Semiconductor Industry Technology Research Institute filed Critical Guangdong Semiconductor Industry Technology Research Institute
Priority to CN201811588012.5A priority Critical patent/CN109671776A/zh
Publication of CN109671776A publication Critical patent/CN109671776A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法,涉及半导体技术领域,该半导体器件包括:衬底以及在衬底上依次形成的氮化物沟道层、氮化物势垒层和用于形成电极的导电层;氮化物沟道层与氮化物势垒层之间形成有二维电子气沟道,电极包括彼此连接的第一电极和第二电极,第一电极延伸至氮化物势垒层,第二电极穿过二维电子气沟道。在该半导体器件中,由彼此连接的第一电极和第二电极形成欧姆接触电极,其中第一电极与氮化物势垒层之间形成欧姆接触,并通过载流子隧穿机制与二维电子气沟道导通,而第二电极与二维电子气沟道直接接触,在第一电极和第二电极的两种接触机制共同作用下,进一步减小了欧姆接触电极的接触电阻,从而提高了半导体器件的性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域,具体涉及一种半导体器件及其制造方法。
背景技术
氮化镓(GaN)作为第三代半导体材料,具有大于硅和砷化镓的禁带宽度。基于GaN的半导体器件具有高达3MV/cm的击穿电场,因此,GaN器件能够承受很高的电压。基于AlGaN/GaN材料的高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)中,在AlGaN与GaN形成的异质结结构的界面附近形成有二维电子气(2DEG)沟道,在该2DEG沟道内,电子具有很高的迁移率,所以GaN基HEMT相对于第一代硅半导体器件而言,开关速度大幅提高。这些特性使得GaN基HEMT特别适合于制造高频的大功率和耐高压开关器件。
随着GaN基HEMT器件性能的不断提高,GaN基HEMT器件源极、漏极的接触电阻对器件性能的影响日益显著。因此,GaN基HEMT器件的源极和漏极需要形成良好的欧姆接触以降低导通电阻。非掺杂的GaN接近为n型,因此需要匹配高功函数金属才能形成良好的欧姆接触,另外,AlGaN的高势垒会使欧姆接触很难形成。现有技术中,通常采用各种用于形成欧姆接触的多层金属结构(例如,钛/铝/镍/金),并且通过优化退火工艺条件来形成具有低接触电阻的源极和漏极。
然而,通过优化GaN基器件的多层金属结构和退火工艺条件的方式,对于GaN基器件电极的欧姆接触电阻的降低程度有限,在现有欧姆接触结构的基础上,难以进一步降低电极的欧姆接触电阻。
发明内容
本发明的目的在于,针对上述现有技术中的不足,提供一种半导体器件及其制造方法,以解决难以进一步降低GaN基器件的欧姆接触电阻的问题。
为实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提供了一种半导体器件,包括:衬底以及在衬底上依次形成的氮化物沟道层、氮化物势垒层和用于形成电极的导电层;
氮化物沟道层与氮化物势垒层之间形成有二维电子气沟道,电极包括彼此连接的第一电极和第二电极,第一电极延伸至氮化物势垒层,第二电极穿过二维电子气沟道。
可选地,电极还包括彼此连接的第三电极和第四电极,第三电极延伸至氮化物势垒层,第四电极穿过二维电子气沟道。
可选地,第二电极和第四电极分别延伸至氮化物沟道层内。
可选地,氮化物沟道层为包含氮化镓的单层或多层的组合。
可选地,氮化物势垒层为包含氮化铝镓、氮化铟铝、氮化铟铝镓、氮化铝中的至少一种材料的单层或多层的组合。
可选地,彼此连接的第一电极和第二电极与彼此连接的第三电极和第四电极形成叉指型结构,第一电极位于第二电极的周边,第三电极位于第四电极的周边。
可选地,第二电极和第四电极在氮化物势垒层所在平面上的投影的形状为一个或多个均匀分布的矩形或者圆形。
可选地,电极包括依次设置的钛层和铝层,并且电极还包括在铝层上设置的附加电极层。
可选地,电极的退火温度范围为大于400℃并且小于660℃。
第二方面,本发明实施例提供了一种半导体器件的制造方法,包括:
设置衬底;
在衬底上依次形成氮化物沟道层和氮化物势垒层,氮化物沟道层与氮化物势垒层之间形成有二维电子气沟道;
在氮化物沟道层和氮化物势垒层上形成开口;
在氮化物势垒层上设置用于形成电极的导电层,其中,电极包括彼此连接的第一电极和第二电极,第一电极通过开口延伸至氮化物势垒层,第二电极通过开口穿过二维电子气沟道。
本发明的有益效果包括:
本发明实施例提供了一种半导体器件,包括:衬底以及在衬底上依次形成的氮化物沟道层、氮化物势垒层和用于形成电极的导电层;氮化物沟道层与氮化物势垒层之间形成有二维电子气沟道,电极包括彼此连接的第一电极和第二电极,第一电极延伸至氮化物势垒层,第二电极穿过二维电子气沟道。在该半导体器件中,由彼此连接的第一电极和第二电极形成欧姆接触电极,其中第一电极延伸至氮化物势垒层与氮化物势垒层之间形成欧姆接触,并通过载流子隧穿机制与二维电子气沟道导通,第二电极穿过二维电子气沟道从而使得第二电极与二维电子气沟道直接接触,在第一电极和第二电极的两种接触机制共同作用下,进一步减小了欧姆接触电极的接触电阻,从而提高了半导体器件的性能。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明一实施例提供的半导体器件的结构示意图;
图2为本发明另一实施例提供的半导体器件的结构示意图;
图3为本发明又一实施例提供的半导体器件的结构示意图;
图4为本发明一实施例提供的叉指型半导体器件的俯视示意图;
图5为图4的A-A剖示图;
图6为本发明另一实施例提供的叉指型半导体器件的俯视示意图;
图7为本发明实施例提供的半导体器件的制造方法的流程示意图。
图标:101-衬底;102-氮化物沟道层;103-二维电子气沟道;104-氮化物势垒层;105-第一电极;106-第二电极;107-第三电极;108-第四电极;110-电极;120-肖特基阳极;130-栅极;140-漏极引线;150-源极引线;160-栅极引线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。此外,在不同的实施例中可能使用重复的附图标记。这些重复的附图标记仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。附图中的尺寸仅仅是示例性的,不一定按比例绘制。
由于氮化镓(GaN)作为第三代半导体材料比硅(第一代半导体材料)和砷化镓(第二代半导体材料)具有更大的禁带宽度,因此在大功率器件领域得到广泛应用。
在GaN基半导体器件中,由于GaN自身存在的自发极化和压电极化效应,在GaN材料非故意掺杂的情况下,可以在GaN和AlGaN的异质结界面形成一层高浓度、高迁移率的二维电子气沟道(2DEG),从而大幅降低了器件的导通电阻。HEMT通过栅极金属与半导体形成的肖特基势垒来控制AlGaN/GaN异质结界面的2DEG浓度,从而实现对电流的控制。在栅极施加负偏压使2DEG耗尽从而关断沟道,因此HEMT是一种常开型器件。GaN HEMT器件的源极和漏极需要形成良好的欧姆接触以降低导通电阻。然而,非掺杂的GaN接近为n型,因此需要匹配的高功函数金属才能形成良好的欧姆接触。HEMT结构通常使用AlGaN/GaN异质结来形成2DEG,但是AlGaN的高势垒会使欧姆接触很难形成。现有技术通常采用各种用于形成欧姆接触的多层金属结构(例如,钛/铝/镍/金),并且通过优化退火工艺条件来形成具有低接触电阻的源极和漏极。
然而,通过优化GaN基器件的多层金属结构和退火工艺条件的方式,对于GaN基器件电极的欧姆接触电阻的降低程度有限,在现有欧姆接触结构的基础上,难以进一步降低电极的欧姆接触电阻。本发明实施例提供了一种新型的半导体器件的欧姆接触结构,以进一步降低电极的欧姆接触电阻。
图1为本发明一实施例提供的半导体器件的结构示意图,如图1所示,该半导体器件包括:衬底101以及在衬底101上依次形成的氮化物沟道层102、氮化物势垒层104和用于形成电极110的导电层;氮化物沟道层102与氮化物势垒层104之间形成有二维电子气沟道103,电极110包括彼此连接的第一电极105和第二电极106,第一电极105延伸至氮化物势垒层104,第二电极106穿过二维电子气沟道103。
衬底101可以是氮化镓(GaN)、蓝宝石、碳化硅(SiC)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、磷化铟(InP)、砷化镓(GaAs)、氮化铟铝镓(InAlGaN)、金刚石、锗(Ge)、硅(Si)或者其他任何能够生长III族氮化物的材料中的一种或多种的组合,本发明实施例对此没有任何限制。在衬底101上沉积材料层的沉积方法可以包括MOCVD(Metal-organic ChemicalVapor Deposition,金属有机化学气相沉积)、CVD(Chemical Vapor Deposition,化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition,低压力化学气相沉积)、VPE(Vapour Phase pitaxy,气相外延)、PLD(Pulsed Laser Deposition,脉冲激光沉积)、ALE(Atomic layer epitaxy,原子层外延)、MBE(Molecular Beam Epitaxy,分子束外延)、PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相沉积)、溅射、热蒸发、电子束蒸发等。例如,可以采用MOCVD、ALE和MBE等来沉积半导体外延层,可以采用PECVD等来沉积绝缘层或钝化层,可以采用溅射、热蒸发、电子束蒸发等来沉积电极层。
在衬底101上形成有氮化物沟道层102。例如,氮化物沟道层102可以为包含GaN的单层或多层的组合。具体地,例如,氮化物沟道层102可以为GaN单层,可选地,氮化物沟道层102可以为包含GaN层的多层的组合。在氮化物沟道层102上形成有氮化物势垒层104。氮化物势垒层104的材料可以是能够与氮化物沟道层102形成异质结结构的任何半导体材料。例如,氮化物势垒层104可以为包含AlGaN、氮化铟铝(InAlN)、InAlGaN、氮化铝(AlN)中的至少一种材料的单层或多层的组合。具体地,例如,氮化物势垒层104可以为AlGaN单层,可选地,氮化物势垒层104可以包含AlGaN层的多层的组合。例如,可以采用MOCVD、ALE和MBE等在衬底101上依次沉积形成氮化物沟道层102和氮化物势垒层104。氮化物沟道层102和氮化物势垒层104可以形成异质结结构,并且在该异质结界面处形成有二维电子气沟道103。
应当理解,根据不同的器件结构以及工艺条件,在衬底101上还可以沉积设置除了氮化物沟道层102和氮化物势垒层104之外的其他半导体外延层(图中未示出),所述其他半导体外延层例如可以包括成核层、缓冲层和帽层,从而在衬底101依次形成缓冲层、氮化物沟道层102、氮化物势垒层104和帽层的结构。在衬底101上生长的缓冲层用来改善外延生长的晶体质量,减少位错密度,改善晶格常数不匹配以及热膨胀系数不匹配引起的应力积累和翘曲等等。缓冲层可以有不同的结构设计,包含多种组分的材料。可选地,还可以在器件结构表面设置介质层(图中未示出),例如,在半导体器件没有设置帽层的情况下,可以在氮化物势垒层104的表面上沉积介质层,或者,在半导体器件设置有帽层的情况下,可以在帽层的表面上沉积介质层。介质层可以用于对器件的表面进行钝化保护,或者用作场效应晶体管中的栅极绝缘层。介质层的材料可以包括SiN、SiO2、SiON、Al2O3中的一种或多种的组合,介质层可以通过PECVD来沉积。
在氮化物势垒层104上还设置有用于形成电极110的导电层。在本发明实施例中,电极110是指GaN基半导体器件的欧姆接触电极。例如,在GaN基半导体器件为肖特基势垒二极管(SBD)的情况下,电极110可以为欧姆接触阴极。例如,在GaN基半导体器件为诸如HEMT、MIS-HEMT(金属绝缘体半导体-HEMT)、MISFET(金属绝缘体半导体场效应晶体管)的三极晶体管的情况下,电极110可以为欧姆接触源极或欧姆接触漏极。在设置导电层之前,通常采用蚀刻的方式在氮化物势垒层104上用于形成电极的区域中形成开口,然后可以通过溅射、热蒸发、电子束蒸发、物理气相沉积等来沉积导电层,从而形成电极110。
在本发明实施例中,电极110包括彼此连接的第一电极105和第二电极106,第一电极105延伸至氮化物势垒层104,第二电极106穿过二维电子气沟道103。也就是说,第一电极105和第二电极106由同一导电层形成,但是第一电极105和第二电极106在器件结构中延伸到不同的深度,从而分别与不同的层接触。另外,第一电极105和第二电极106可以一体地形成以实现彼此连接,也可以单独形成并通过其他导电部件彼此连接。该电极结构可以通过在氮化物势垒层104上用于形成电极的区域中形成开口时,通过蚀刻不同深度的开口来形成。例如,深度延伸至氮化物势垒层104中的开口上沉积的导电层部分用于形成第一电极105;深度延伸至穿过二维电子气沟道103的开口上沉积的导电层部分用于形成第二电极106。
第一电极105延伸至与氮化物势垒层104接触,通过选取适当的电极材料,并进行相应的退火处理,可以使得第一电极105与氮化物势垒层104之间形成良好的欧姆接触电极。在进行退火处理时,氮化物沟道层102中的氮原子向外扩散形成大量氮空位,使得氮化物沟道层102中的GaN材料变成重掺杂的n-GaN;与此同时,氮化物势垒层104的材料(例如,AlGaN)的分解也缩短了第一电极105与二维电子气沟道103的距离,增强了第一电极105的载流子隧穿到达二维电子气沟道103的隧穿几率,这就是第一电极105形成欧姆接触电极的载流子遂穿机制。另外,第二电极106穿过了二维电子气沟道103,使得第二电极106的电极材料穿过了氮化物势垒层104并且与二维电子气沟道103直接接触。从而,由第一电极105和第二电极106共同构成的电极110通过上述的载流子隧穿和直接接触二维电子气沟道两种机制共同作用来形成欧姆接触电极。因此,本发明实施例中的电极结构相比于现有技术中的欧姆接触电极,进一步降低了欧姆接触电阻。
应当理解,本发明实施例对于第二电极106穿过二维电子气沟道103之后的延伸深度不做限制。例如,如上所述,在衬底101上依次形成成核层、缓冲层、氮化物沟道层102、氮化物势垒层104和帽层的结构的情况下,第二电极106穿过二维电子气沟道103之后,可以延伸至氮化物沟道层102内,或者延伸至缓冲层内,或者延伸至成核层内,或者延伸至衬底101内,本发明对此不做限制。
本发明对于导电层的材料不做限制。例如,可以采用基于钛/铝(Ti/Al)及附加金属层的欧姆接触技术沉积用于形成电极110的导电层,然后通过对该导电层进行光刻和刻蚀(可选地,可以采用剥离(lift-off)工艺),再进行适当退火处理,形成具有低欧姆接触电阻的欧姆接触电极。例如,电极110的导电层结构可以为依次设置的钛层、铝层和附加金属层,其中,附加金属层可以为如下材料中的任一种材料的单层、或者任何两种材料单层组合形成的双层:钽(Ta)、金(Au)、铂(Pt)、钨(W)、钛(Ti)、镍(Ni)、氮化钛(TiN)。具体地,例如,可以用来形成电极110的导电层结构可以为如下结构中任一种:依次设置的钛层、铝层和钽层(Ti/Al/Ta);依次设置的钛层、铝层、镍层和金层(Ti/Al/Ni/Au);依次设置的钛层、铝层、钛层和金层(Ti/Al/Ti/Au);依次设置的钛层、铝层、钛层和氮化钛层(Ti/Al/Ti/TiN)。
应当理解,根据不同的器件结构以及工艺条件,还可以在氮化物势垒层104上形成其他电极(图中未示出)。用于所述其他电极的导电层可以与用于电极110的导电层为同一导电层,可选地,用于其他电极的导电层也可以与用于电极110的导电层不同。例如,对于SBD,还可以形成用于肖特基阳极的另外的导电层,从而形成肖特基阳极,在该情况下,电极110为欧姆接触阴极。例如,对于HEMT,电极110可以用作欧姆接触源极(或欧姆接触漏极),并且在与电极110同一导电层上,还可以形成用作欧姆接触漏极(或欧姆接触源极)的另外的欧姆接触电极,并且形成用于栅极的另外的导电层,从而形成栅极。
综上所述,本发明实施例提供了一种半导体器件,包括:衬底101以及在衬底上依次形成的氮化物沟道层102、氮化物势垒层104和用于形成电极110的导电层;氮化物沟道层102与氮化物势垒层104之间形成有二维电子气沟道103,电极110包括彼此连接的第一电极105和第二电极106,第一电极105延伸至氮化物势垒层104,第二电极106穿过二维电子气沟道103。在该半导体器件中,由彼此连接的第一电极105和第二电极106形成欧姆接触电极,其中第一电极105与氮化物势垒层104之间形成欧姆接触,并通过载流子隧穿机制与二维电子气沟道103导通,而第二电极106与二维电子气沟道103直接接触,在第一电极105和第二电极106的两种接触机制共同作用下,进一步减小了欧姆接触电极的接触电阻,从而提高了半导体器件的性能。
图2为本发明另一实施例提供的半导体器件的结构示意图,如图2所示,该结构为GaN基二极管器件的结构示意图。例如,该二极管器件可以为SBD器件。与图1相比,图2中的器件结构还包括形成在氮化物势垒层104上的肖特基阳极120。在此情况下,彼此连接的第一电极105和第二电极106共同用作欧姆接触阴极。氮化物沟道层102为GaN层,氮化物势垒层104为AlGaN层,第一电极105延伸至氮化物势垒层104,第二电极106延伸至氮化物沟道层102内。用于第一电极105和第二电极106的导电层由依次沉积的钛层、铝层、镍层和金层(Ti/Al/Ni/Au)形成,各金属层对应的厚度可以分别依次为20nm、120nm、55nm和45nm。该导电层可以在氮气或者氩气氛围下进行快速热退火(RTA),退火温度为大于400℃并且小于660℃,例如,500℃、550℃、600℃,退火时间为25秒至60秒(例如,30秒或40秒或50秒)。经上述退火处理后,第一电极105可以形成为具有良好欧姆接触的欧姆接触电极。
由于金在硅中容易扩散,破坏硅基器件中原来的掺杂结构,不适合常规的硅工艺链(例如,CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺链),因此可以优选地使用不含金的电极材料作为本发明实施例的导电层。例如,可以使用依次形成并具有如下厚度的Ti/Al/Ti/TiN结构来作为用于第一电极105和第二电极106的导电层:Ti厚度为8nm至20nm,例如,10nm、12nm、15nm;Al厚度为80nm至120nm,例如,90nm、100nm、110nm;Ti厚度为15nm至25nm,例如,18nm、20nm、22nm;TiN厚度为50nm至70nm,例如,55nm、60nm、65nm。该结构的RTA温度为大于400℃并且小于660℃,例如,500℃、550℃、600℃。退火气氛为氮气或者氩气,例如为氮气。退火时间为70秒至120秒,例如80秒、90秒、100秒。Ti/Al/Ti/TiN结构中金属不会渗透到半导体材料中。采用该导电层结构,第一电极105可以形成为具有良好欧姆接触的欧姆接触电极。
在该示例中,第二电极106位于第一电极105远离肖特基阳极120的一侧,从而第二电极106不会阻挡第一电极105与二维电子气沟道103之间的导通路径。
在本实施例中,第二电极106与第一电极105由同一导电层在相同的工艺条件下形成,因此,在第一电极105形成为具有良好欧姆接触的欧姆接触电极的情况下,由于第二电极106与二维电子气沟道103直接接触,因此,在彼此连接的第一电极105和第二电极106共同用作欧姆接触阴极的情况下,由于第一电极105和第二电极106的两种接触机制共同作用,进一步减小了欧姆接触阴极的接触电阻,从而提高了GaN基SBD器件的性能。
图3为本发明又一实施例提供的半导体器件的结构示意图,如图3所示,该结构为GaN基三极管器件的结构示意图。例如,该三极管器件可以为HEMT、MIS-HEMT、MISFET器件等。作为示例,该三极管器件可以为HEMT。与图1相比,图3中的器件结构还包括形成在氮化物势垒层104上的栅极130,以及在与第一电极105和第二电极106同一导电层上形成的第三电极107和第四电极108。第三电极107和第四电极108彼此连接,并且第三电极107延伸至氮化物势垒层104,第四电极108穿过二维电子气沟道103。
在此情况下,例如,彼此连接的第一电极105和第二电极106共同用作欧姆接触源极,彼此连接的第三电极107和第四电极108共同用作欧姆接触漏极,可选地,彼此连接的第一电极105和第二电极106共同用作欧姆接触漏极,彼此连接的第三电极107和第四电极108共同用作欧姆接触源极。氮化物沟道层102为GaN层,氮化物势垒层104为AlGaN层,第一电极105和第三电极107延伸至氮化物势垒层104,第二电极106和第四电极108延伸至氮化物沟道层102内。本实施例中的第一电极105、第二电极106、第三电极107和第四电极108可以采用图2实施例中形成第一电极105和第二电极106所采用的任何结构和工艺来形成。
在该示例中,第二电极106位于第一电极105远离栅极130的一侧,从而第二电极106不会阻挡第一电极105与二维电子气沟道103之间的导通路径,并且第四电极108位于第三电极107远离栅极130的一侧,从而第四电极108不会阻挡第三电极107与二维电子气沟道103之间的导通路径。
在本实施例中,第一电极105、第二电极106、第三电极107和第四电极108由同一导电层在相同的工艺条件下形成,因此,在第一电极105和第三电极107形成为具有良好欧姆接触的欧姆接触电极的情况下,由于第二电极106和第四电极108分别与二维电子气沟道103直接接触,因此,在彼此连接的第一电极105和第二电极106共同用作欧姆接触源极(或漏极)并且彼此连接的第三电极107和第四电极108共同用作欧姆接触漏极(或源极)的情况下,由于第一电极105和第三电极107以及第二电极106和第四电极108的两种接触机制共同作用,进一步减小了欧姆接触源极/漏极的接触电阻,从而提高了GaN基HEMT器件的性能。
图4为本发明一实施例提供的叉指型半导体器件的俯视示意图,图5为图4的A-A剖示图。如图4所示,该半导体器件为具有欧姆接触源极和欧姆接触漏极的GaN基HEMT器件。例如,彼此连接的第一电极105和第二电极106共同用作欧姆接触漏极,彼此连接的第三电极107和第四电极108共同用作欧姆接触源极,在该器件结构中,如图4所示,欧姆接触源极和欧姆接触漏极彼此之间形成叉指型结构,所有的欧姆接触漏极可以连接至漏极引线140,所有的欧姆接触源极可以连接至源极引线150,相邻的欧姆接触源极与欧姆接触漏极之间设置有栅极130,所有的栅极130连接至栅极引线160。通常,在相邻的欧姆接触源极与欧姆接触漏极之间设置栅极130时,栅极130的位置更靠近欧姆接触漏极一侧,也就是说,在第一电极105和第三电极107中,栅极130的位置更靠近第三电极107。
需要说明的是,尽管图4中示出栅极引线160与第三电极107的延伸引线(也就是第三电极107与源极引线150之间的连接导线)之间交叠,但是栅极引线160与第三电极107的延伸引线之间设置有介质层,使得栅极引线160与第三电极107的延伸引线之间电绝缘。通常,在制造中,首先沉积并退火形成欧姆接触源极和欧姆接触漏极,再沉积介质层,然后在介质层上沉积形成栅极导电层,该栅极导电层用于形成栅极130和栅极引线160,从而通过介质层实现栅极引线160与第三电极107的延伸引线之间电绝缘。
本实施例中的第一电极105、第二电极106、第三电极107和第四电极108可以采用图2实施例中形成第一电极105和第二电极106所采用的任何结构和工艺来形成。
在该示例中,第二电极106位于第一电极105的中间区域,也就是说,第一电极105位于第二电极106的周边,从而第二电极106不会阻挡第一电极105与二维电子气沟道103之间的导通路径,并且第四电极108位于第三电极107的中间区域,也就是说第三电极107位于第四电极108的周边,从而第四电极108不会阻挡第三电极107与二维电子气沟道103之间的导通路径。
在图4所示的俯视图中,第二电极106和第四电极108的形状为一个矩形,该矩形沿着第一电极105和第三电极107的延伸方向延伸。另外,第二电极106和第四电极108也可以具有其他形状,例如,如图6所示,第二电极106和第四电极108的形状可以为多个均匀分布的圆形。本发明对于第二电极106和第四电极108的形状不做限制,例如,第二电极106和第四电极108的形状可以为沿着第一电极105和第三电极107的延伸方向延伸的一个或多个均匀分布的矩形、圆形、三角形、椭圆形等等。
与图2至图3中实施例类似,图4至图6实施例中形成的欧姆接触电极同样由于第一电极105和第三电极107以及第二电极106和第四电极108的两种接触机制共同作用,进一步减小了欧姆接触源极/漏极的接触电阻,从而提高了GaN基HEMT器件的性能。
图7为本发明实施例提供的半导体器件的制造方法的流程示意图,如图7所示,该制造方法包括:
步骤601、设置衬底。
如前所述,可以例如将氮化镓(GaN)、蓝宝石、碳化硅(SiC)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、磷化铟(InP)、砷化镓(GaAs)、氮化铟铝镓(InAlGaN)、金刚石、锗(Ge)、硅(Si)等材料的基片作为衬底,并对衬底进行清洗。清洗包括利用去离子水、化学溶液、氧等离子体等去除衬底表面的污染物和氧化层等,从而形成可以进行外延生长的衬底。
步骤602、在衬底上依次形成氮化物沟道层和氮化物势垒层。
其中,氮化物沟道层与氮化物势垒层之间形成有二维电子气沟道。
例如,可以采用MOCVD、ALE和MBE等在衬底上沉积具有预定厚度的氮化物沟道层和氮化物势垒层。氮化物沟道层可以为包含GaN的单层或多层的组合。氮化物势垒层的材料可以是能够与氮化物沟道层形成异质结结构的任何半导体材料。例如,氮化物势垒层可以为包含AlGaN、氮化铟铝(InAlN)、InAlGaN、氮化铝(AlN)中的至少一种材料的单层或多层的组合。可选地,根据器件结构,还可以沉积其他半导体外延层。
步骤603、在氮化物沟道层和氮化物势垒层上形成开口。
在沉积完半导体外延层之后,形成了具有完整结构的半导体外延片。为了在半导体外延片上制备电极,需要在用于形成电极的区域形成开口,以用于沉积用于形成电极的导电层。例如,可以利用基于Cl2/BCl3的感应耦合等离子体(Inductively Coupled Plasma,ICP)干法蚀刻工艺来在半导体外延片上形成开口。可选地,可以利用反应离子蚀刻(RIE)或利用化学溶液的湿法蚀刻工艺在半导体外延片上形成开口。
步骤604、在氮化物势垒层上设置用于形成电极的导电层。
其中,电极包括彼此连接的第一电极和第二电极,第一电极通过开口延伸至氮化物势垒层,第二电极通过开口穿过二维电子气沟道。
由于第一电极和第二电极分别延伸至不同的深度,因此,在步骤603中蚀刻开口时,需要蚀刻不同深度的开口。例如,可以采用两次掩膜,进行两次光刻和ICP蚀刻来形成不同深度的开口。可选地,也可以采用半色调掩膜工艺,通过在氮化物势垒层表面设置适当厚度的掩膜层,在进行一次光刻和ICP蚀刻后,得到不同深度的开口。所述适当厚度的掩膜层的选择是基于ICP蚀刻对于掩膜层材料和半导体外延层材料的蚀刻速度比例而进行的。在形成开口后,可以通过溅射、电子束蒸发、热蒸发、物理气相沉积等工艺在氮化物势垒层上设置用于形成电极的导电层。导电层结构可以为如下结构中任一种:依次设置的钛层、铝层、镍层和金层(Ti/Al/Ni/Au);依次设置的钛层、铝层、钛层和金层(Ti/Al/Ti/Au);依次设置的钛层、铝层、钛层和氮化钛层(Ti/Al/Ti/TiN)。在形成导电层并进行光刻和蚀刻后,再在一定的条件下进行RTA处理,从而形成具有良好欧姆接触的电极。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体器件,其特征在于,包括:衬底以及在所述衬底上依次形成的氮化物沟道层、氮化物势垒层和用于形成电极的导电层;
所述氮化物沟道层与所述氮化物势垒层之间形成有二维电子气沟道,所述电极包括彼此连接的第一电极和第二电极,所述第一电极延伸至所述氮化物势垒层,所述第二电极穿过所述二维电子气沟道。
2.根据权利要求1所述的半导体器件,其特征在于,所述电极还包括彼此连接的第三电极和第四电极,所述第三电极延伸至所述氮化物势垒层,所述第四电极穿过所述二维电子气沟道。
3.根据权利要求2所述的半导体器件,其特征在于,所述第二电极和所述第四电极分别延伸至所述氮化物沟道层内。
4.根据权利要求1所述的半导体器件,其特征在于,所述氮化物沟道层为包含氮化镓的单层或多层的组合。
5.根据权利要求1所述的半导体器件,其特征在于,所述氮化物势垒层为包含氮化铝镓、氮化铟铝、氮化铟铝镓、氮化铝中的至少一种材料的单层或多层的组合。
6.根据权利要求2所述的半导体器件,其特征在于,所述彼此连接的第一电极和第二电极与所述彼此连接的第三电极和第四电极形成叉指型结构,所述第一电极位于所述第二电极的周边,所述第三电极位于所述第四电极的周边。
7.根据权利要求6所述的半导体器件,其特征在于,所述第二电极和所述第四电极在所述氮化物势垒层所在平面上的投影的形状为一个或多个均匀分布的矩形或者圆形。
8.根据权利要求1所述的半导体器件,其特征在于,所述电极包括依次设置的钛层和铝层,并且所述电极还包括在所述铝层上设置的附加电极层。
9.根据权利要求8所述的半导体器件,其特征在于,所述电极的退火温度范围为大于400℃并且小于660℃。
10.一种半导体器件的制造方法,其特征在于,包括:
设置衬底;
在所述衬底上依次形成氮化物沟道层和氮化物势垒层,所述氮化物沟道层与所述氮化物势垒层之间形成有二维电子气沟道;
在所述氮化物沟道层和所述氮化物势垒层上形成开口;
在所述氮化物势垒层上设置用于形成电极的导电层,其中,所述电极包括彼此连接的第一电极和第二电极,所述第一电极通过所述开口延伸至所述氮化物势垒层,所述第二电极通过所述开口穿过所述二维电子气沟道。
CN201811588012.5A 2018-12-24 2018-12-24 半导体器件及其制造方法 Pending CN109671776A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811588012.5A CN109671776A (zh) 2018-12-24 2018-12-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811588012.5A CN109671776A (zh) 2018-12-24 2018-12-24 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN109671776A true CN109671776A (zh) 2019-04-23

Family

ID=66145926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811588012.5A Pending CN109671776A (zh) 2018-12-24 2018-12-24 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN109671776A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005866A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 GaN高电子迁移率异质结结构及制备方法、二极管、晶体管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202564376U (zh) * 2010-11-16 2012-11-28 罗姆股份有限公司 氮化物半导体元件及氮化物半导体封装
US20130248874A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20150187599A1 (en) * 2013-12-30 2015-07-02 Electronics And Telecommunications Research Institute Methods of manufacturing nitride semiconductor devices
CN105280690A (zh) * 2014-07-15 2016-01-27 瑞萨电子株式会社 半导体器件
CN106531621A (zh) * 2016-11-16 2017-03-22 中山德华芯片技术有限公司 一种制作阶梯型源漏极欧姆接触氮化镓场效应管的方法
CN106816466A (zh) * 2015-11-27 2017-06-09 安世有限公司 半导体装置和制作半导体装置的方法
CN107240607A (zh) * 2016-03-29 2017-10-10 罗伯特·博世有限公司 高电子迁移率晶体管和其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202564376U (zh) * 2010-11-16 2012-11-28 罗姆股份有限公司 氮化物半导体元件及氮化物半导体封装
US20130248874A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Nitride semiconductor device
US20150187599A1 (en) * 2013-12-30 2015-07-02 Electronics And Telecommunications Research Institute Methods of manufacturing nitride semiconductor devices
CN105280690A (zh) * 2014-07-15 2016-01-27 瑞萨电子株式会社 半导体器件
CN106816466A (zh) * 2015-11-27 2017-06-09 安世有限公司 半导体装置和制作半导体装置的方法
CN107240607A (zh) * 2016-03-29 2017-10-10 罗伯特·博世有限公司 高电子迁移率晶体管和其制造方法
CN106531621A (zh) * 2016-11-16 2017-03-22 中山德华芯片技术有限公司 一种制作阶梯型源漏极欧姆接触氮化镓场效应管的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005866A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 GaN高电子迁移率异质结结构及制备方法、二极管、晶体管

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN101853881B (zh) 半导体装置以及半导体装置的制造方法
CN107452791B (zh) 双沟道hemt器件及其制造方法
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
KR20120120826A (ko) 질화물 반도체 소자 및 그 제조방법
CN211578757U (zh) 高电子迁移率晶体管
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
KR20120120825A (ko) 질화물 반도체 소자 및 그 제조방법
US20210057560A1 (en) Semiconductor Structure and Manufacturing Method for the Semiconductor Structure
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP2024042046A (ja) エンハンスメント型金属-絶縁体-半導体高電子移動度トランジスタ
US11876129B2 (en) Semiconductor structure and manufacturing method for the semiconductor structure
CN111755330A (zh) 一种半导体结构及其制造方法
CN109103250B (zh) 半导体器件及其制造方法
CN109671776A (zh) 半导体器件及其制造方法
CN113488536A (zh) 具有衬底电极的增强型的p型氮化镓器件及其制备方法
WO2024016216A1 (en) Nitride-based semiconductor device and method for manufacturing the same
KR100985470B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
CN117747653A (zh) 氮化镓功率元件
CN113826212A (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423

RJ01 Rejection of invention patent application after publication