DE69622782T2 - Verbindungshalbleiteranordnung mit vermindertem Widerstand - Google Patents

Verbindungshalbleiteranordnung mit vermindertem Widerstand

Info

Publication number
DE69622782T2
DE69622782T2 DE69622782T DE69622782T DE69622782T2 DE 69622782 T2 DE69622782 T2 DE 69622782T2 DE 69622782 T DE69622782 T DE 69622782T DE 69622782 T DE69622782 T DE 69622782T DE 69622782 T2 DE69622782 T2 DE 69622782T2
Authority
DE
Germany
Prior art keywords
layer
compound semiconductor
group
doped
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69622782T
Other languages
English (en)
Other versions
DE69622782D1 (de
Inventor
Kenji Imanishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69622782D1 publication Critical patent/DE69622782D1/de
Application granted granted Critical
Publication of DE69622782T2 publication Critical patent/DE69622782T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im allgemeinen Halbleitervorrichtungen und, im besonderen, eine Verbindungshalbleitervorrichtung mit reduziertem Widerstand an einer Kappenschichtgrenzfläche.
  • Verbindungshalbleitervorrichtungen wie etwa HEMTs und HBTs finden bei Hochfrequenzanwendungen breite Verwendung, wenn eine Hochgeschwindigkeitsvorrichtungsoperation wichtig ist. In Verbindungshalbleitervorrichtungen erleichtert eine hohe Elektronenbeweglichkeit, die auf Verbindungshalbleitermaterialien zutrifft, die Hochgeschwindigkeitsoperation der Vorrichtung wesentlich.
  • Im allgemeinen enthält eine Verbindungshalbleitervorrichtung eine Heteroübergangsgrenzfläche aus AlGaAs und GaAs in dem wesentlichen Teil der Vorrichtung. Zum Beispiel wird bei einem HEMT solch eine Heteroübergangsgrenzfläche zwischen der Kanalschicht, die aus undotiertem GaAs gebildet ist, und einer Elektronenzuführschicht aus n-Typ-AlGaAs zum Bilden einer Schicht aus zweidimensionalem Elektronengas in der Kanalschicht längs der obigen Heteroübergangsgrenzfläche verwendet.
  • HEMTs sind bekannt aus den Unterlagen der FIFTH INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE AND RELATED MATERIALS, 19.-22: April 1993, PARIS, FRANKREICH, Seiten 497-500, S. FUJITA ET AL.: "Novel HEMT structures using a strained InGaP schottky layer."
  • Andererseits wird bei einem typischen HBT eine Emitterschicht aus n-Typ-AlGaAs verwendet, die auf einer Basisschicht aus p-Typ-GaAs gebildet ist. Unter Verwendung eines Materials mit großem Bandabstand wie etwa AlGaAs für die Emitterschicht kann man die Stromverstärkung der Vorrichtung erhöhen. Ferner ist es unter Verwendung von GaAs, das eine sehr hohe Elektronenbeweglichkeit aufweist, möglich, die Operationsgeschwindigkeit der Vorrichtung zu maximieren.
  • HBTs sind bekannt aus den Unterlagen von MOLECULAR BEAM EPITAXY 1994; EIGHTH INTERNATIONAL CONFERENCE ON MOLECULAR BEAM EPITAXY, OSAKA, JAPAN, 29. AUG.-2. SEPT. 1994, Bd. 150, Nr. 1-4, Teil 1, ISSN 0022-0248, JOURNAL OF CRYSTAL GROWTH, MAI 1995, Niederlande, Seiten 585-590, XP000577190 SHIRAKASHI J ET AL.: "Characterization of heavily carbondoped GaAs with a hole concentration of the order of 10/sup21/cm/sup-3/ grown by metalorganic molecular beam epitaxy and its application to InGaP/GaAs heterojunction bipolar transistors" und aus den PROCEEDINGS OF THE NINETEENTH INTERNATIONAL SYMPOSIUM ON GALLIUM ARSENIDE AND RELATED COMPOUNDS, 28. September 1992-2. Oktober 1992, KARUIZAWA, JAPAN, Seiten 705-710, C. DUBON-CHEVALLIER ET AL.: "GaAs/GaInP HBT structures grown by CBE with a highly C-doped base".
  • Um die Bildung von verschiedenen strahlungslosen Rekombinationszentren zu vermeiden, die den tiefen Verunreinigungsniveaus zugeordnet werden, die in der AlGaAs-Schicht existieren, wird in modernen Verbindungshalbleitervorrichtungen zunehmend InGaP anstelle der AlGaAs-Schicht verwendet. Es sei erwähnt, daß solche strahlungslosen Rekombinationszentren eine Qualitätsminderung der Vorrichtung fördern.
  • Bei herkömmlichen Verbindungshalbleitervorrichtungen, die eine GaAs/AlGaAs-Heteroübergangsgrenzfläche enthalten, ist das Vorsehen einer Kappenschicht aus GaAs, die auf den n&spplus;-Typ dotiert wurde, auf der AlGaAs-Schicht zum Schutz derselben vor Oxidation und zum Bilden eines ohmschen Kontaktes auf ihr praktiziert worden.
  • Fig. 1 zeigt ein Beispiel für einen HBT, bei dem InGaP für die Emitterschicht verwendet wird.
  • Unter Bezugnahme auf Fig. 1 wird eine Subkollektorschicht 11 aus n-Typ-GaAs auf einem halbisolierenden GaAs- Substrat 10 vorgesehen, woran sich eine Abscheidung einer Kollektorschicht 12 aus GaAs auf der Subkollektorschicht 11 anschließt. Ferner wächst eine Basisschicht 13 aus p-Typ- GaAs auf der Kollektorschicht 12, und darauf wird ferner eine Emitterschicht 14 aus InGaP abgeschieden, die durch Si auf den n-Typ dotiert wird. Die so gebildete Emitterschicht 14 wird ihrerseits mit einer Kappenschicht 16 aus GaAs bedeckt, die durch Si auf den n-Typ dotiert wird. Dadurch wird ein geschichteter Halbleiterkörper erhalten, der die Halbleiterschichten 11-16 auf dem Substrat 10 enthält. Es sei erwähnt, daß die Abscheidung der Schichten 11-16 eine nach der anderen konsekutiv durch Einsatz eines Dampfphasenabscheidungsprozesses wie etwa eines MOVPE-Prozesses erreicht wird.
  • Nach der Bildung der Kappenschicht 16 wird der geschichtete Halbleiterkörper, der als solcher gebildet ist, einem Ätzprozeß zum teilweisen Entfernen der Kappenschicht 16, der Emitterschicht 14 und der Basisschicht 13 unterzogen, so daß ein Teil der Subkollektorschicht 11 und ein Teil der Basisschicht 13 exponiert werden. Durch das Vorsehen von ohmschen Elektroden 17, 18 und 19 jeweilig auf der Kappenschicht 16, der exponierten Oberfläche der Basisschicht 18 und der exponierten Oberfläche der Subkollektorschicht 11 wird die Herstellung des HBT vollendet.
  • Bei dem HBT, der solch eine Konstruktion hat, wird die Injektion von Elektronen aus der Emitterschicht 14 in die Basisschicht 13 und ferner aus der Basisschicht 13 in die Kollektorschicht 12 ähnlich wie bei gewöhnlichen Bipolartransistoren erreicht, wobei die Operationsgeschwindigkeit der Vorrichtung als Resultat der Verwendung von GaAs für die Basisschicht 13 signifikant verbessert wird. Ferner wird als Resultat der Verwendung von InGaP, das ein Material mit breitem Bandabstand ist, für die Emitterschicht 14 eine große Verstärkung erreicht. Durch solch einen HBT, bei dem InGaP für die Emitterschicht anstelle des herkömmlichen AlGaAs verwendet wird, wird das zuvor erwähnte Problem der Qualitätsminderung der Vorrichtung, die durch strahlungslose Rekombinationszentren verursacht wird, minimiert.
  • Fig. 2 zeigt ein Beispiel für einen herkömmlichen HEMT, bei dem InGaP für die Elektronenzuführschicht verwendet wird.
  • Unter Bezugnahme auf Fig. 2 wird eine Pufferschicht 22 aus undotiertem GaAs auf einem halbisolierenden GaAs- Substrat 21 abgeschieden, woran sich eine Abscheidung einer Kanalschicht 23 aus undotiertem GaAs auf der Pufferschicht 22 anschließt. Ferner wird eine Abstandsschicht 24 aus undotiertem InGaP auf der Kanalschicht 23 abgeschieden, woran sich eine Abscheidung einer Elektronenzuführschicht 25 aus n-Typ-InGaP auf der Abstandsschicht 24 anschließt. Schließlich wird eine Kappenschicht 27 aus n-Typ-GaAs auf der Elektronenzuführschicht 25 abgeschieden. Dadurch wird ähnlich wie bei dem HBT von Fig. 1 ein geschichteter Halbleiterkörper erhalten, der die Schichten 22-27 auf dem Substrat 21 enthält, wobei die Abscheidung der Schichten 22- 27 eine nach der anderen konsekutiv durch einen MOVPE-Prozeß erreicht wird.
  • Nachdem der geschichtete Halbleiterkörper als solcher gebildet ist, wird ein Teil der Kappenschicht 27 durch einen Ätzprozeß in Entsprechung zu der Kanalzone der Vorrichtung entfernt, und eine Schottky-Elektrode 28 wird auf dem exponierten Teil der Elektronenzuführschicht 25 als Gateelektrode vorgesehen. Ferner wird ein Paar von ohmschen Elektroden 291 und 292 auf der Kappenschicht 27 auf beiden Seiten der Schottky-Elektrode 28 jeweilig als Sourceelektrode und Drainelektrode vorgesehen.
  • Bei solch einer Konstruktion wird ein zweidimensionales Elektronengas in der Kanalschicht 23 längs der Heteroübergangsgrenzfläche zwischen der Kanalschicht 23 und der Abstandsschicht 24 auf ihr gebildet, wie es in der Technik wohlbekannt ist. Durch das Anwenden einer Steuerspannung auf die Gateelektrode 28 kann man den Source-Drain-Strom steuern, der zwischen der Sourceelektrode 291 und der Drainelektrode 292 durch das zweidimensionale Elektronengas fließt.
  • Bei dem HEMT mit solch einer Konstruktion wird das Problem einer Qualitätsminderung der Vorrichtung auf Grund des mit dem Donator verbundenen tiefen Niveaus (DX-Zentrum) erfolgreich vermieden, indem InGaP für die Abstandsschicht 24 und auch für die Elektronenzuführschicht 25 anstelle des herkömmlichen AlGaAs verwendet wird.
  • Sowohl bei dem HBT als auch bei dem HEMT von Fig. 1 und 2 tritt jedoch das Problem des erhöhten Widerstandes an der Heteroübergangsgrenzfläche auf, wenn eine Schicht aus GaAs auf einer Schicht aus InGaP wächst, um eine GaAs/InGaP- Struktur zu bilden. Zum Beispiel erscheint eine Schicht mit hohem Widerstand 20 in der Struktur von Fig. 1 an der Grenzfläche, wo die Kappenschicht 16 aus GaAs auf der Emitterschicht 14 wächst. Ähnlich erscheint eine Schicht mit hohem Widerstand 30 in der Struktur von Fig. 2 an der Grenzfläche, wo die Kappenschicht 27 aus GaAs auf der Elektronenzuführschicht 25 aus InGaP wächst. Wenn solch eine Schicht mit hohem Widerstand wie etwa die Schicht 20 oder die Schicht 30 gebildet wird, wird die Operationsgeschwindigkeit der Vorrichtung ernsthaft verschlechtert. Es wurde zum Beispiel entdeckt, daß ein HBT mit einer Elektrode von 2 · 5 um² einen Emitterwiderstand von 35-40 Ω in dem offenen Kollektorzustand aufweist. Es wurde herausgefunden, daß die charakteristischen Frequenzen fT und fmax des Bipolartransistors in solch einem Fall 20 GHz bzw. 50 GHz betragen und damit für die gewünschte Hochfrequenzoperation der Vorrichtung unzureichend sind.
  • Der Grund für die Bildung von solch einer unerwünschten Schicht mit hohem Widerstand wird auf die gegenseitige Diffusion der Elemente der Gruppe V an der Heteroübergangsgrenzfläche zurückgeführt. Genauer gesagt, das Halbleitermaterial aus InGaP weist einen relativ hohen Partialdruck von P auf, und daher entweichen P-Atome leicht aus einer Schicht aus InGaP, wobei eine freie Stelle in der Kristallstruktur von InGaP zurückbleibt. Wenn eine MOVPE-Abscheidung von GaAs in solch einem Zustand erfolgt, dringen die As- Atome leicht in die Kristallstruktur von InGaP ein und besetzen die freie Stelle von P, mit dem Resultat, daß sich P- und As-Atome in der InGaP-Schicht an der Grenzfläche zu der GaAs-Schicht vermischen. Wenn solch eine gegenseitige Diffusion von P und As an der Heteroübergangsgrenzfläche auftritt, kommt es zu einer Verzerrung des Kristallgitters auf Grund der großen Differenz bei dem Atomradius der P- und As-Atome. Es sei erwähnt, daß solch eine Verzerrung des Kristallgitters die periodische Anordnung von Atomen in dem Kristallgitter stört und eine Bildung von tiefen Verunreinigungsniveaus oder Trägerfallen induziert, die ihrerseits zu einer Trägerverarmung an der Heteroübergangsgrenzfläche führen. Es wird angenommen, daß die Widerstandserhöhung in der Schicht 20 oder 30 solch einer Verarmung der Träger zuzuschreiben ist.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Daher ist es eine allgemeine Aufgabe der vorliegenden Erfindung, eine neue und nützliche Verbindungshalbleitervorrichtung und einen Herstellungsprozeß dafür vorzusehen, bei denen die obigen Probleme eliminiert sind.
  • Ein anderes und spezifischeres Ziel der vorliegenden Erfindung ist das Vorsehen einer Verbindungshalbleitervorrichtung und eines Herstellungsprozesses dafür, bei denen die Verarmung von Trägern an einer Heteroübergangsgrenzfläche in der Vorrichtung erfolgreich kompensiert wird.
  • Gemäß einem ersten Aspekt der Erfindung ist eine Halbleitervorrichtung vorgesehen, die umfaßt:
  • eine erste dotierte Verbindungshalbleiterschicht, die ein erstes Element der Gruppe V enthält;
  • eine zweite Verbindungshalbleiterschicht, die auf denselben Typ wie die erste Schicht dotiert ist und ein zweites, verschiedenes Element der Gruppe V enthält;
  • eine Heteroübergangsgrenzfläche, die an einer Grenzfläche zwischen den ersten und zweiten Verbindungshalbleiterschichten gebildet ist;
  • welche Heteroübergangsgrenzfläche einen Dotant des ersten Typs wie die erste Schicht mit solch einer Schichtdicke enthält, daß eine Trägerverarmung an der Heteroübergangsgrenzfläche im wesentlichen kompensiert wird.
  • Gemäß einem zweiten Aspekt der Erfindung ist ein Transistor mit hoher Elektronenbeweglichkeit vorgesehen, der umfaßt:
  • ein Substrat;
  • eine Kanalschicht, die auf dem Substrat vorgesehen ist;
  • eine Trägerzuführschicht, die auf einen ersten Leitfähigkeitstyp dotiert ist und auf der Kanalschicht vorgesehen ist, welche Trägerzuführschicht ein erstes Verbindungshalbleitermaterial umfaßt, das ein erstes Element der Gruppe V enthält;
  • eine Kappenschicht, die auf der Trägerzuführschicht in engem Kontakt mit einer oberen Hauptoberfläche der Trägerzuführschicht vorgesehen ist, welche Kappenschicht ein zweites Verbindungshalbleitermaterial umfaßt, das auf den ersten Leitfähigkeitstyp dotiert ist und ein zweites, verschiedenes Element der Gruppe V enthält;
  • eine Heteroübergangsgrenzfläche, die zwischen der Trägerzuführschicht und der Kappenschicht gebildet ist, welche Heteroübergangsgrenzfläche einen Dotant mit dem ersten Leitfähigkeitstyp mit solch einer Schichtdicke enthält, daß eine Trägerverarmung an der Heteroübergangsgrenzfläche im wesentlichen kompensiert wird;
  • eine Gateelektrode, die auf der Elektronenzuführschicht vorgesehen ist, zum Herstellen eines Schottky-Kontaktes mit ihr;
  • eine erste ohmsche Elektrode, die auf der Kappenschicht auf einer ersten Seite der Gateelektrode vorgesehen ist, zum Herstellen eines ohmschen Kontaktes mit ihr; und
  • eine zweite ohmsche Elektrode, die auf der Kappenschicht auf einer zweiten, entgegengesetzten Seite der Gateelektrode vorgesehen ist, zum Herstellen eines ohmschen Kontaktes mit ihr.
  • Gemäß einem dritten Aspekt der Erfindung ist ein Heterobipolartransistor vorgesehen, der umfaßt:
  • ein Substrat;
  • eine Kollektorschicht aus einem ersten Verbindungshalbleitermaterial, die auf dem Substrat vorgesehen ist;
  • eine Basisschicht aus einem zweiten Verbindungshalbleitermaterial, die auf der Kollektorschicht vorgesehen ist, welche Basisschicht auf einen ersten Leitfähigkeitstyp dotiert ist;
  • eine Emitterschicht aus einem dritten Verbindungshalbleitermaterial, die auf der Basisschicht vorgesehen ist, welche Emitterschicht auf einen zweiten, entgegengesetzten Leitfähigkeitstyp dotiert ist, wobei das dritte Verbindungshalbleitermaterial ein erstes Element der Gruppe V enthält;
  • eine Kappenschicht aus einem vierten Verbindungshalbleitermaterial, die auf einer oberen Hauptoberfläche der Emitterschicht in engem Kontakt mit ihr vorgesehen ist, welche Kappenschicht auf den zweiten Leitfähigkeitstyp dotiert ist, wobei das vierte Verbindungshalbleitermaterial ein zweites, verschiedenes Element der Gruppe V enthält;
  • eine Heteroübergangsgrenzfläche, die zwischen der Emitterschicht und der Kappenschicht gebildet ist, welche Heteroübergangsgrenzfläche einen Dotant mit dem zweiten Leitfähigkeitstyp mit solch einer Schichtdicke enthält, daß eine Trägerverarmung an der Heteroübergangsgrenzfläche im wesentlichen kompensiert wird;
  • eine Kollektorelektrode, die mit der Kollektorschicht elektrisch verbunden ist;
  • eine Basiselektrode, die auf der Basisschicht in elektrischer Verbindung mit ihr vorgesehen ist; und
  • eine Emitterelektrode, die auf der Kappenschicht in elektrischer Verbindung mit der Emitterschicht vorgesehen ist.
  • Gemäß einem vierten Aspekt der Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung vorgesehen, das die folgenden Schritte umfaßt:
  • (a) Bilden einer ersten Verbindungshalbleiterschicht mit einem ersten Leitfähigkeitstyp, die ein erstes Element der Gruppe V enthält, welcher Schritt (a) eine Zersetzung einer metallorganischen Quelle des ersten Elementes der Gruppe V enthält;
  • (b) Dotieren, nach dem Schritt (a), einer Oberfläche der ersten Verbindungshalbleiterschicht durch einen Dotant auf den ersten Leitfähigkeitstyp, während ein Wachsen der ersten Verbindungshalbleiterschicht im wesentlichen unterdrückt wird; und
  • (c) Bilden, nach dem Schritt (b), einer zweiten Verbindungshalbleiterschicht mit dem ersten Leitfähigkeitstyp, die ein zweites, verschiedenes Element der Gruppe V enthält, auf der Oberfläche der ersten Verbindungshalbleiterschicht, welcher Schritt (c) eine Zersetzung einer metallorganischen Quelle des zweiten Elementes der Gruppe V enthält.
  • Gemäß der vorliegenden Erfindung wird das Problem der Trägerverarmung an der Heteroübergangsgrenzfläche erfolgreich eliminiert, und der Widerstand der Vorrichtung wie etwa der Source-Drain-Widerstand oder der Emitterwiderstand der Halbleitervorrichtung wird wesentlich reduziert. Als Resultat des reduzierten Widerstandes sieht die Halbleitervorrichtung der vorliegenden Erfindung eine ausgezeichnete Hochfrequenzleistung vor.
  • Andere Ziele und weitere Merkmale der vorliegenden Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen hervor.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Diagramm, das die Struktur eines herkömmlichen HBT zeigt;
  • Fig. 2 ist ein Diagramm, das die Struktur eines herkömmlichen HEMT zeigt;
  • Fig. 3 ist ein Diagramm, das die Konstruktion eines HBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 4 ist ein Diagramm, das die Folge der Gaszufuhr zeigt, die bei dem Prozeß zum Herstellen der Vorrichtung von Fig. 3 zum Einsatz kommt;
  • Fig. 5 ist ein Diagramm, das den Kompensationseffekt der Trägerverarmung zeigt, der in der Struktur von Fig. 3 erreicht wird und
  • Fig. 6 ist ein Diagramm, das die Konstruktion eines HEMT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
    • EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 3 zeigt die Konstruktion eines HBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Da der HBT von Fig. 3 eine Konstruktion hat, die derjenigen ähnlich ist, die unter Bezugnahme auf Fig. 1 beschrieben wurde, sind jene Teile, die den zuvor beschriebenen Teilen entsprechen, mit denselben Bezugszeichen versehen und wird die Beschreibung von ihnen weggelassen.
  • Es sei erwähnt, daß bei der Herstellung der Vorrichtung von Fig. 3 das halbisolierende Substrat 10 aus GaAs in einer Reaktionskammer einer MOVPE-Vorrichtung mit reduziertem Druck angeordnet wird, die auf einem Druck von 0,1 atm gehalten wird, und die Abscheidung der Subkollektorschicht 11 aus n-Typ-GaAs auf ihr bei einer Substrattemperatur von 650ºC ausgeführt wird, während TMGa (Trimethylgallium) und AsH&sub3; (Arsin) mit jeweiligen Flußraten von 26 sccm und 70 sccm zugeführt werden, bis die Dicke der Schicht 11 500 nm erreicht. Während des Wachsens der Schicht 11 wird Si&sub2;H&sub6; (Disilan) mit einer Flußrate von 150 sccm als Quelle von Si zugeführt, das in der Schicht 11 als n-Typ-Dotant wirkt. Als Resultat wird die Schicht 11 auf das Verunreinigungskonzentrationsniveau von 4 · 10¹&sup8;cm&supmin;³ dotiert.
  • Nachdem die Subkollektorschicht 11 als solche gebildet ist, wird die Zufuhr von Si&sub2;H&sub6; unterbrochen, und die Kollektorschicht 12 wächst auf der Subkollektorschicht 11 mit einer Dicke von 500 nm in Form einer undotierten GaAs- Schicht. Ferner wächst die Basisschicht 13 auf der Kollektorschicht 12 mit einer Dicke von 100 nm, indem die Zufuhr von TMGa und AsH&sub3; fortgesetzt wird, außer daß das Gas des Dotanten von Si&sub2;H&sub6; auf CBr&sub4; umgestellt wird, wobei CBr&sub4; als Quelle von C wirkt, wodurch die GaAs-Schicht 13 auf den p- Typ dotiert wird. Es sei erwähnt, daß CBr&sub4; mit einer Flußrate von 80 sccm zugeführt wird und die Schicht 13 auf das Verunreinigungskonzentrationsniveau von 4 · 10¹&sup9; cm&supmin;³ dotiert wird.
  • Auf der Basisschicht 13 erfolgt eine Abscheidung der Emitterschicht 14 aus n-Typ-InGaP, während der Druck im Inneren der Reaktionskammer auf 0,1 atm gehalten wird, bis die Dicke der Emitterschicht 14 50 nm erreicht. Genauer gesagt, TMIn (Trimethylindium) wird der Reaktionskammer als Quelle von In zusammen mit TEGa (Triethylgallium), das als Quelle von Ga wirkt, und mit PH&sub3; (Phosphin), das als Quelle von P wirkt, mit jeweiligen Flußraten von 200 sccm, 80 sccm und 200 sccm zugeführt. Ferner wird Si&sub2;H&sub6; mit einer Flußrate von 2 sccm als Quelle von Si zugeführt. Dadurch wird die Emitterschicht 14 auf den n-Typ mit dem Verunreinigungskonzentrationsniveau von 4 · 10¹&sup7;cm&supmin;³ dotiert.
  • Ferner erfolgt die Abscheidung der Kappenschicht 16 auf der Emitterschicht 14, indem die Zufuhr von TMIn, TEGa und PH&sub3; unterbrochen wird und die Zufuhr von TMGa und AsH&sub3; mit jeweiligen Flußraten von 26 sccm und 70 sccm wiederaufgenommen wird. Dabei wird die Flußrate von Si&sub2;H&sub6; auf 16,7 sccm festgelegt, und die Kappenschicht 16 wird mit einer Dicke von 300 nm und einem Verunreinigungskonzentrationsniveau von 4 · 10¹&sup7;cm&supmin;³ gebildet, wobei das Verunreinigungskonzentrationsniveau auf der äußersten Oberfläche der Kappenschicht 16 auf 4 · 10¹&sup8;cm&supmin;³ erhöht wird.
  • Bei dem Prozeß zum Bilden der geschichteten Struktur von Fig. 3 kann man TEGa als Quelle von Ga verwenden. Ferner kann man bei der Bildung der Basisschicht 13 verschiedene Kombinationen von Quellenmaterialien wie etwa (TMGa, TMAs, CBr&sub4;), (TEGa, AsH&sub3;, CBr&sub4;), (TEGa, TMAs, CBr&sub4;), (TMGa, TMAs) und dergleichen zusätzlich zu der obigen Kombination von (TMGa, AsH&sub3;, CBr&sub4;) verwenden.
  • Ferner wird die so erhaltene geschichtete Struktur einem Ätzprozeß zum Exponieren der Oberflächen der Subkollektorschicht 11 und der Basisschicht 13 unterzogen, und die Emitterelektrode 17, die Basiselektrode 18 und die Kollektorelektrode 19 werden auf den jeweiligen exponierten Oberflächen der Emitterschicht 16, der Basisschicht 13 und der Subkollektorschicht 11 vorgesehen.
  • Bei der vorliegenden Ausführungsform wird ein Schritt eines Planardotierungsprozesses zwischen dem Schritt zum Abscheiden der Emitterschicht 14 aus InGaP und dem Schritt zum Abscheiden der Kappenschicht 16 aus GaAs eingefügt, wobei eine Planardotierung von Si bei solch einem Planardotierungsprozeß durch das Unterdrücken der Zufuhr der gasförmigen Quelle von Elementen der Gruppen III und V erreicht wird, wie es in Fig. 4 gezeigt ist.
  • Unter Bezugnahme auf Fig. 4, die die Zufuhrfolge der metallorganischen Gase für das Wachsen der Schichten 14 und 16 zeigt, sei erwähnt, daß die Schicht 14 aus n-Typ-InGaP auf der Basisschicht 13 aus p-Typ-GaAs wächst, indem gleichzeitig PH&sub3; als Quelle von P, TMIn als Quelle von In, TEGa als Quelle von Ga und Si&sub2;H&sub6; als n-Typ-Dotant zugeführt werden, wie bereits erläutert.
  • Nachdem die Schicht 14 auf die vorbestimmte Dicke von 50 nm gewachsen ist, wird die Zufuhr von TMIn und TEGa für ein Intervall von etwa 1 Minute unterbrochen, während die Zufuhr von PH&sub3; mit einer Flußrate von 200 sccm beibehalten wird, unter der Bedingung, daß der Druck im Inneren der Reaktionskammer auf 0,1 atm eingestellt ist. Ferner wird die Zufuhr von Si&sub2;H&sub6; mit einer Flußrate von 5 sccm während solch eines Intervalls ausgeführt. Dadurch wird die Oberfläche der Schicht 14 auf den n-Typ mit einem Verunreinigungskonzentrationsniveau von etwa 10 · 10¹² cm&supmin;² dotiert, ohne ein wesentliches Wachsen der Schicht 14 zu bewirken, wie es durch eine Schicht 15 in Fig. 3 gezeigt ist.
  • Nach dem obigen Planardotierungsprozeß der Schicht 15 wird die Zufuhr von AsH&sub3; und TMGa wiederaufgenommen, wie schon erwähnt, und die Kappenschicht 16 aus n-Typ-GaAs wächst auf solch einer planar dotierten Oberfläche der Emitterschicht 14, wie es aus Fig. 4 auch ersichtlich ist.
  • Fig. 5 zeigt das Resultat der Messung des Trägerdichteprofils einer heteroepitaxialen Struktur, bei der eine n- Typ-GaAs-Schicht auf einer n-Typ-InGaP-Schicht gebildet ist, wobei eine Planardotierung von Si auf der heteroepitaxialen Grenzfläche ausgeführt wurde, bei der das Profil in der Tiefenrichtung der so gebildeten heteroepitaxialen Struktur verläuft. Ferner zeigt Fig. 5 ein ähnliches Profil für eine herkömmliche heteroepitaxiale Struktur, bei der eine n-Typ- GaAs-Schicht auf einer n-Typ-InGaP-Schicht ohne solch eine Planardotierung gebildet ist. In Fig. 5 stellt die vertikale Achse die Trägerdichte dar, während die horizontale Achse die Tiefe gemessen ab der Oberfläche der GaAs-Schicht darstellt, und die Kurve, die durch "1" gekennzeichnet ist, stellt die Trägerdichte für die Struktur dar, die mit der Planardotierung von Si gebildet ist. Die Kurve, die durch "2" gekennzeichnet ist, stellt andererseits das Trägerdichteprofil für die Struktur dar, die keine solche Planardotierung hat.
  • Aus Fig. 5 geht hervor, daß der herkömmliche HBT eine signifikante Trägerverarmung an der Heteroübergangsgrenzfläche zwischen der GaAs-Schicht und der InGaP-Schicht aufweist, wie es aus dem Durchhängen der Kurve "1" bei der Tiefe von etwa 0,3 um deutlich erkennbar ist, während bei der Vorrichtung der vorliegenden Erfindung die. Trägerverarmung an solch einer Heteroübergangsgrenzfläche durch das Implementieren der Planardotierung erfolgreich kompensiert wird, wie es durch die Kurve "2" gekennzeichnet ist. In Fig. 5 ist die Stelle der planar dotierten Schicht, die der Schicht 15 von Fig. 3 oder Fig. 4 entspricht, durch einen Pfeil gekennzeichnet. Es sei erwähnt, daß die Dosis von solch einer Planardotierung auf der Basis des Bereiches der Vertiefung bestimmt wird, die in der Kurve "1" erscheint.
  • Als Resultat von solch einer Planardotierung, wie sie in Fig. 4 durch die Schicht 15 gezeigt ist, wird das Problem der Bildung der Schicht mit hohem Widerstand 20 in der Vorrichtung von Fig. 1 erfolgreich eliminiert. Zum Beispiel wird der Emitterwiderstand des HBT von Fig. 3 nun bei der Messung mit offenem Kollektor auf 9-11 Ω reduziert, wobei dieser Wert etwa 1/4-1/5 des entsprechenden Emitterwiderstandes der Vorrichtung von Fig. 1 beträgt. Hinsichtlich des spezifischen Widerstandes in der Stapelrichtung weist die herkömmliche Vorrichtung von Fig. 1 einen spezifischen Widerstand von etwa 4 · 10&supmin;&sup6; Ωcm² als Resultat der reduzierten Trägerdichte von 4 · 10¹&sup7; cm&supmin;³ auf, während die Vorrichtung von Fig. 3 einen spezifischen Widerstand von 9 · 10&supmin;&sup7; Ωcm² in der Stapelrichtung aufweist, der etwa 1/5 des spezifischen Widerstandes der Vorrichtung von Fig. 1 beträgt. In Verbindung mit dem reduzierten Emitterwiderstand weist der HBT der vorliegenden Ausführungsform die charakteristischen Frequenzen fT und fmax von 50 GHz bzw. 90 GHz auf, die gegenüber den herkömmlichen Charakteristiken signifikant verbessert wurden.
  • In dem HBT der vorliegenden Ausführungsform kann man natürlich andere Zusammensetzungen für die Emitterschicht 14 verwenden. Zum Beispiel ist es möglich, einen Mischkristall aus InGaP, der Al enthält, für die Emitterschicht 14 zu verwenden. In solch einem Fall wird die Zusammensetzung der Emitterschicht 14 als AlxInyGa1-x-yP dargestellt, wobei der Kristall mit solch einer Zusammensetzung, einschließlich der Zusammensetzung, bei der der Zusammensetzungsparameter x = 0 ist, durch einen großen Bandabstand gekennzeichnet ist. Ferner ist es möglich, einen Mischkristall mit einer Zusammensetzung aus AlGaAs für die Kappenschicht 16 zu verwenden. In solch einem Fall wird die Gitteranpassung zwischen der Kappenschicht 16 aus AlGaAs und der Emitterschicht 14 AlInGaP ohne weiteres erreicht. Alternativ kann die Kappenschicht 16 einen Stapel aus einer AlGaAs-Schicht und einer GaAs-Schicht enthalten.
  • Es sei erwähnt, daß bei dem Prozeß von Fig. 4 die Zufuhr von PH&sub3; bei dem Planardotierungsprozeß fortgesetzt wird. Durch kontinuierliches Zuführen von P als solchem bei dem Schritt der Planardotierung, bei dem kein wesentliches Wachsen der Emitterschicht 14 erfolgt, kann man die Verdampfung von P aus der InGaP-Schicht 14, die schon abgeschieden ist, erfolgreich unterdrücken. Dadurch wird die Bildung einer freien Stelle von P in der Kristallstruktur von InGaP erfolgreich unterdrückt, und das unerwünschte Vermischen von As und P an der Heteroübergangsgrenzfläche zu der Zeit der Abscheidung der Kappenschicht 16 wird minimiert.
  • Es sei erwähnt, daß Si, das für den n-Typ-Dotant in dem HBT von Fig. 3 verwendet wird, einen kleinen Diffusionskoeffizienten hat und somit zum selektiven Kompensieren der Trägerverarmung an der Kappen-Emitter-Heteroübergangsgrenzfläche von besonderem Vorteil ist, da die Diffusion des Dotantelementes fern von dem Heteroübergang durch die Verwendung von Si für den Dotant minimiert wird. Ferner kann nan für den Dotanten Elemente der Gruppe VI wie etwa 5 oder Se verwenden.
  • Unter Bezugnahme auf Fig. 6, die einen HEMT zeigt, der dem HEMT von Fig. 2 ähnlich ist, wird nun als nächstes eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. In Fig. 6 sind jene Teile, die zuvor beschrieben wurden, mit denselben Bezugszeichen versehen, und eine Beschreibung von ihnen wird weggelassen.
  • Unter Bezugnahme auf Fig. 6 wird das Substrat 21 aus halbisolierendem GaAs in einer Reaktionskammer einer MOVPE- Vorrichtung angeordnet, in der ein Druck von 0,1 atm beibehalten wird, ähnlich wie bei der ersten Ausführungsform, und die Abscheidung der Pufferschicht 22 aus undotiertem GaAs auf ihm erfolgt durch Zufuhr von TMGa und AsH&sub3; als Quelle von Ga und As mit jeweiligen Flußraten von 26 sccm und 70 sccm, bis die Schicht 22 auf eine Dicke von etwa 1 um wächst. Nachdem die Pufferschicht 22 als solche gebildet ist, wird ferner die Abscheidung der Kanalschicht 23 auf der Pufferschicht 22 gestartet, indem kontinuierlich TMGa und AsH&sub3; als Quelle von Ga und As zugeführt werden, bis die Dicke der Kanalschicht 23 etwa 500 nm erreicht.
  • Nachdem die Kanalschicht 23 als solche gebildet ist, wächst die Abstandsschicht 24 aus InGaP auf der Kanalschicht 23 mit einer Dicke von etwa 2 nm, indem der Reaktionskammer TMIn, TEGa und PH&sub3; mit jeweiligen Flußraten von 200 sccm, 80 sccm und 200 sccm zugeführt werden, während der Innendruck der Reaktionskammer auf 0,1 atm gehalten wird. Ähnlich wie bei der ersten Ausführungsform wirkt TMIn als Quelle von In, wirkt TEGa als Quelle von Ga und wirkt PH&sub3; als Quelle von P. Ferner wächst die Elektronenzuführschicht 25 auf der Abstandsschicht 24 auf eine Dicke von etwa 50 nm, indem die Zufuhr von TMIn, TEGa und PH&sub3; fortgesetzt wird.
  • Es sei erwähnt, daß während des Wachsens der Elektronenzuführschicht 25 Si&sub2;H&sub6; den obigen Quellengasen TMIn, TEGa und PH&sub3; mit einer Flußrate von 4 sccm beigemengt wird, so daß die Elektronenzuführschicht 25 durch Si auf ein Verunreinigungskonzentrationsniveau von 2 · 10¹&sup8; cm&supmin;³ dotiert wird.
  • Nachdem die Elektronenzuführschicht 25 als solche gebildet ist, wird die Zufuhr der Elemente der Gruppe III unterbrochen, so daß ein weiteres Wachsen der Schicht 25 im wesentlichen unterbrochen wird. Andererseits wird die Zufuhr von PH&sub3; mit einer Flußrate von 100 sccm zusammen mit der Zufuhr von Si&sub2;H&sub6; für etwa 1 Minute fortgesetzt, wobei die Flußrate von Si&sub2;H&sub6; auf etwa 10 sccm eingestellt wird. Dadurch wird die Oberfläche der Elektronenzuführschicht 25 durch Si ähnlich wie bei der ersten Ausführungsform planar dotiert.
  • Nach dem Planardotierungsprozeß, wie er oben erläutert ist, erfolgt das Wachsen der Kappenschicht 27 auf der Elektronenzuführschicht 25, indem der Reaktionskammer TMGa und AsH&sub3; mit der Flußrate von 26 sccm bzw. 70 sccm zusammen mit Si&sub2;H&sub6; zugeführt werden, dessen Flußrate auf 30 sccm eingestellt wird, bis die Dicke der Schicht 27 etwa 50 nm erreicht. Dadurch wird die Kappenschicht 27 durch Si mit dem Verunreinigungskonzentrationsniveau von 2 · 10¹&sup8;cm&supmin;³ dotiert.
  • Nachdem die Kappenschicht 27 als solche gebildet ist, wird ein Teil der Kappenschicht 27 durch einen Ätzprozeß entfernt, um die Oberfläche der Elektronenzuführschicht 25 zu exponieren, und die Gateelektrode 28 aus Al wird auf der exponierten Oberfläche der Elektronenzuführschicht 25 vorgesehen. Ferner werden die ohmschen Elektroden 29&sub1; und 29&sub2; aus AuGe/Au auf der verbleibenden Kappenschicht 27 aus GaAs als Source- und Drainelektroden vorgesehen, und die Herstellung des HEMT von Fig. 6 ist vollendet.
  • Durch das Ausführen des Planardotierungsprozesses, wie oben beschrieben, wird die Trägerverarmung an der Grenzfläche zwischen der Elektronenzuführschicht 25 und der Kappenschicht 27 erfolgreich eliminiert, und der Source-Drain- Widerstand des HEMT kann wesentlich reduziert werden. Dadurch weist der HEMT verschiedene hervorragende Charakteristiken wie etwa eine verbesserte Steilheit auf.
  • Es sei erwähnt, daß bei der vorliegenden Ausführungsform undotiertes InGaAs für die Kanalschicht 23 anstelle des undotierten GaAs verwendet werden kann. In solch einem Fall ist es vorzuziehen, die Dicke der Schicht 23 zum Beispiel auf 14 nm zu reduzieren.
  • Auch bei dem HEMT der vorliegenden Ausführungsform kann man einen Mischkristall aus InGaP mit einer Zusammensetzung, die als AlxInyGa1-x-yP dargestellt wird, für die Elektronenzuführschicht 25 anstelle des InGaP verwenden. Auch in solch einem Fall ist es möglich, eine GaAs-Schicht auf der Elektronenzuführschicht 25 als Kappenschicht 27 wachsen zu lassen, da die Substitution von Ga und Al in der Kappenschicht 27 keine wesentliche Veränderung der Gitterkonstante bewirkt.
  • In keiner der obigen Ausführungsfarmen ist der Planardotierungsprozeß auf die Zufuhr von Si&sub2;H&sub6; mit einer Flußrate von 5 sccm für 1 Minute begrenzt, sondern die Zufuhr von Si&sub2;H&sub6; kann mit einer Flußräte von 1,0-10,0 sccm für ein Intervall zwischen 30-120 Sekunden in Abhängigkeit von der erforderlichen Dosis erfolgen, die ihrerseits auf der Basis der Trägerverarmung an der Heteroübergangsgrenzfläche bestimmt wird. Ferner ist die Quelle von Si bei dem Planardotierungsprozeß keineswegs auf Si&sub2;H&sub6; begrenzt, sondern es kann eine andere Quelle wie zum Beispiel SiH&sub4; (Silan) eingesetzt werden.
  • Es sei erwähnt, daß bei der Dotierungsfolge von Fig. 4 Si&sub2;H&sub6; sowohl für das Dotieren der Schicht 14 als auch für die Planardotierung verwendet wird. Jedoch kann gewöhnliches SiH&sub4; für die Dotierung der Schichten 14 und 16 oder für die Schichten 25 und 27 verwendet werden. In diesem Fall wird Si&sub2;H&sub6; speziell für die Planardotierung verwendet. Solch eine Dotierungsfolge, bei der Si&sub2;H&sub6; speziell für die Planardotierung verwendet wird, ist für die gewünschte starke Dotierung der Schicht 15 oder der Schicht 26 besonders vorteilhaft. Es sei erwähnt, daß Si&sub2;H&sub6; eine größere Zersetzungsrate im Vergleich zu SiH&sub4; in dem Temperaturbereich aufweist, der für einen MOVPE-Prozeß zur Anwendung kommt.
  • Ferner ist solch ein Planardotierungsprozeß zum Kompensieren der Trägerverarmung an der Heteroübergangsgrenzfläche von InGaP und GaAs nicht nur bei n-Typ-Schichten, sondern auch bei p-Typ-Schichten effektiv. In solch einem Fall wird C als p-Typ-Dotant anstelle des Si verwendet, wobei C in der Form von CBr&sub4; zugeführt werden kann. Es sei erwähnt, daß eine ähnliche Trägerverarmung an der Heteroübergangsgrenzfläche von GaAs- und InGaP-Schichten auch dann auftritt, wenn die Schichten aus GaAs und InGaP auf den p-Typ dotiert sind.
  • Des weiteren ist der Planardotierungsprozeß der vorliegenden Erfindung auch zum Kompensieren der Trägerverarmung an der Heteroübergangsgrenzfläche von GaAs und einer III-V- Schicht effektiv, die Sb anstelle des P enthält und einen Mischkristall umfaßt, in dem Sb und P an der Stelle des Elementes der Gruppe V vermischt sind.
  • Weiterhin ist die Halbleitervorrichtung, auf die die vorliegende Erfindung anwendbar ist, keineswegs auf den HBT oder HEMT begrenzt, wie es unter Bezugnahme auf die ersten und zweiten Ausführungsformen erläutert wurde, sondern die vorliegende Erfindung ist auch auf andere Vorrichtungen wie etwa eine LED oder Laserdiode anwendbar, wo eine Heteroübergangsgrenzfläche von GaAs und InGaP oder AlInGaP verwendet wird.
  • Bei dem MOVPE-Prozeß der InGaP-Schicht wie zum Beispiel der Schicht 14 oder der Schicht 25 kann man Tertiärbutylphosphin anstelle von PH&sub3; verwenden. Da Tertiärbutylphosphin ein weniger gefährliches Material ist, wird die Produktionseffektivität der Vorrichtung dadurch verbessert.
  • Ferner ist die vorliegende Erfindung keineswegs auf die oben beschriebenen Ausführungsformen begrenzt, sondern verschiedene Veränderungen und Abwandlungen können vorgenommen werden, ohne vom Schutzumfang der Erfindung abzuweichen.

Claims (16)

1. Halbleitervorrichtung mit:
einer ersten dotierten Verbindungshalbleiterschicht (14, 25), die ein erstes Element der Gruppe V enthält;
einer zweiten Verbindungshalbleiterschicht (16, 27), die auf denselben Typ wie die erste Schicht dotiert ist und ein zweites, verschiedenes Element der Gruppe V enthält, welche zweite Verbindungshalbleiterschicht auf der ersten Verbindungshalbleiterschicht vorgesehen ist;
einer Heteroübergangsgrenzfläche (15, 26), die an einer Grenzfläche zwischen den ersten und zweiten Verbindungshalbleiterschichten gebildet ist;
dadurch gekennzeichnet, daß
die Heteroübergangsgrenzfläche (15, 26) mit einem Dotant desselben Typs wie die erste Schicht mit solch einer Schichtdicke dotiert ist, daß eine Trägerverarmung an der Heteroübergangsgrenzfläche im wesentlichen kompensiert wird.
2. Halbleitervorrichtung nach Anspruch 1, bei der der Dotant Si umfaßt und beide, die ersten und zweiten Verbindungshalbleiterschichten (14, 16; 25, 27) auf den n- Typ dotiert sind.
3. Halbleitervorrichtung nach Anspruch 1, bei der der Dotant C umfaßt und bei der die beiden ersten und zweiten Verbindungshalbleiterschichten (14, 16; 25, 27) auf den p- Typ dotiert sind.
4. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, bei der die erste Verbindungshalbleiterschicht (14, 25) P als erstes Element der Gruppe V enthält und bei der die zweite Verbindungshalbleiterschicht (16, 27) As als zweites Element der Gruppe V enthält.
5. Halbleitervorrichtung nach Anspruch 4, bei der die erste Verbindungshalbleiterschicht (14, 25) InGaP umfaßt, das durch Si auf den n-Typ dotiert ist, und die zweite Verbindungshalbleiterschicht (16, 27) GaAs umfaßt, das durch Si auf den n-Typ dotiert ist.
6. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 3, bei der die erste Verbindungshalbleiterschicht (14, 25) As als erstes Element der Gruppe V enthält und bei der die zweite Verbindungshalbleiterschicht (16, 27) Sb als zweites Element der Gruppe V enthält.
7. Halbleitervorrichtung nach irgendeinem vorhergehenden Anspruch, die ein Transistor mit hoher Elektronenbeweglichkeit ist und umfaßt:
ein Substrat (21);
eine Kanalschicht (23), die auf dem Substrat vorgesehen ist;
eine Trägerzuführschicht (25), die die erste Halbleiterschicht bildet, auf einen ersten Leitfähigkeitstyp dotiert ist und auf der Kanalschicht vorgesehen ist;
eine Kappenschicht (27), die die zweite Verbindungshalbleiterschicht bildet, die auf der Trägerzuführschicht (25) in engem Kontakt mit einer oberen Hauptoberfläche der Trägerzuführschicht vorgesehen ist, welche Kappenschicht auf den ersten Leitfähigkeitstyp dotiert ist;
eine Gateelektrode (28), die auf der Trägerzuführschicht (25) vorgesehen ist, zum Herstellen eines Schottky- Kontaktes mit ihr;
eine erste ohmsche Elektrode (291), die auf der Kappenschicht (27) auf einer ersten Seite der Gateelektrode (28) vorgesehen ist, zum Herstellen eines ohmschen Kontaktes mit ihr; und
eine zweite ohmsche Elektrode (292), die auf der Kappenschicht (27) auf einer zweiten, entgegengesetzten Seite der Gateelektrode (28) vorgesehen ist, zum Herstellen eines ohmschen Kontaktes mit ihr.
8. Halbleitervorrichtung nach irgendeinem der Ansprüche 1 bis 6, bei der die Vorrichtung ein Heterobipolartransistor ist und umfaßt:
ein Substrat (10);
eine Kollektorschicht (11, 12) aus einem Verbindungshalbleitermaterial, die auf dem Substrat (10) vorgesehen ist;
eine Basisschicht (13) aus einem Verbindungshalbleitermaterial, die auf der Kollektorschicht (12) vorgesehen ist, welche Basisschicht auf einen ersten Leitfähigkeitstyp dotiert ist;
eine Emitterschicht (14) aus einem Verbindungshalbleitermaterial, die die erste Halbleiterschicht bildet, die auf der Basisschicht (13) vorgesehen ist, welche Emitterschicht (14) auf einen zweiten, entgegengesetzten Leitfähigkeitstyp dotiert ist;
eine Kappenschicht (16) aus einem Verbindungshalbleitermaterial, die die zweite Halbleiterschicht bildet, die auf einer oberen Hauptoberfläche der Emitterschicht (14) in engem Kontakt mit ihr vorgesehen ist, welche Kappenschicht (16) auf den zweiten Leitfähigkeitstyp dotiert ist;
eine Kollektorelektrode (19), die mit der Kollektorschicht (11) elektrisch verbunden ist;
eine Basiselektrode (18), die mit der Basisschicht (13) elektrisch verbunden ist; und
eine Emitterelektrode (17), die auf der Kappenschicht (16) in elektrischer Verbindung mit der Emitterschicht (14) vorgesehen ist.
9. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfaßt:
(a) Bilden einer ersten Verbindungshalbleiterschicht (14, 25) mit einem ersten Leitfähigkeitstyp, die ein erstes Element der Gruppe V enthält;
(b) Dotieren, nach dem Schritt (a), einer Oberfläche (15, 26) der ersten Verbindungshalbleiterschicht (14, 25) durch einen Dotant mit dem ersten Leitfähigkeitstyp, während ein Wachsen der ersten Verbindungshalbleiterschicht im wesentlichen unterdrückt wird; und
(c) Bilden, nach dem Schritt (b), einer zweiten Verbindungshalbleiterschicht (16, 27) mit dem ersten Leitfähigkeitstyp, die ein zweites, verschiedenes Element der Gruppe V enthält, auf der Oberfläche der ersten Verbindungshalbleiterschicht.
10. Verfahren nach Anspruch 9, bei dem das erste Element der Gruppe V P ist und das zweite Element der Gruppe As ist.
11. Verfahren nach Anspruch 9, bei dem das erste Element der Gruppe V As ist und das zweite Element der Gruppe Sb ist.
12. Verfahren nach irgendeinem der Ansprüche. 9 bis 11, bei dem Schritt (a) eine Zersetzung einer metallorganischen Quelle des ersten Elementes der Gruppe V enthält und Schritt (c) eine Zersetzung einer metallorganischen Quelle des zweiten Elementes der Gruppe V enthält.
13. Verfahren nach irgendeinem der Ansprüche 9 bis 12, bei der Schritt (b) ausgeführt wird, indem eine gasförmige Quelle des Dotanten zugeführt wird und die Zufuhr einer gasförmigen Quelle eines Elementes der Gruppe III unterbrochen wird.
14. Verfahren nach irgendeinem der Ansprüche 9 bis 13, bei der Schritt (b) ausgeführt wird, während die Zufuhr der gasförmigen Quelle des ersten Elementes der Gruppe V fortgesetzt wird.
15. Verfahren nach irgendeinem der Ansprüche 9 bis 14, bei der Schritt (a) die Zufuhr eines Dotanten mit dem ersten Leitfähigkeitstyp in Form eines ersten gasförmigen Dotanten enthält, während Schritt (b) den Dotant mit dem ersten Leitfähigkeitstyp in Form eines zweiten, verschiedenen gasförmigen Dotanten vorsieht, dessen Zersetzungsrate größer als jene des ersten gasförmigen Dotanten ist.
16. Verfahren nach Anspruch 15, bei dem der erste gasförmige Dotant SiH&sub4; ist und der zweite gasförmige Dotant Si&sub2;H&sub6; ist.
DE69622782T 1995-04-25 1996-03-08 Verbindungshalbleiteranordnung mit vermindertem Widerstand Expired - Lifetime DE69622782T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09918995A JP3368452B2 (ja) 1995-04-25 1995-04-25 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69622782D1 DE69622782D1 (de) 2002-09-12
DE69622782T2 true DE69622782T2 (de) 2002-11-28

Family

ID=14240707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69622782T Expired - Lifetime DE69622782T2 (de) 1995-04-25 1996-03-08 Verbindungshalbleiteranordnung mit vermindertem Widerstand

Country Status (5)

Country Link
US (2) US5682040A (de)
EP (1) EP0740350B1 (de)
JP (1) JP3368452B2 (de)
CN (1) CN1086514C (de)
DE (1) DE69622782T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373386B2 (ja) * 1997-03-19 2003-02-04 富士通株式会社 半導体装置及びその製造方法
US6737684B1 (en) 1998-02-20 2004-05-18 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JP3594482B2 (ja) * 1998-04-02 2004-12-02 三菱電機株式会社 ヘテロ接合バイポーラトランジスタ
JP3252805B2 (ja) 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ
US6368930B1 (en) 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
JP3371871B2 (ja) 1999-11-16 2003-01-27 日本電気株式会社 半導体装置の製造方法
TW440968B (en) * 2000-01-10 2001-06-16 Nat Science Council Heterojunction bipolar transistor device with sun-hat-shaped negative differential resistance characteristic
JP4808298B2 (ja) * 2000-01-21 2011-11-02 富士通株式会社 半導体装置及びその製造方法
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6744078B2 (en) * 2001-07-04 2004-06-01 Sumitomo Chemical Company, Limited Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers
JP3652633B2 (ja) * 2001-10-02 2005-05-25 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタの製造方法
DE10253160A1 (de) * 2002-08-29 2004-03-11 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10306309A1 (de) * 2003-02-14 2004-09-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US7397062B2 (en) * 2005-09-13 2008-07-08 Sumika Electronic Materials, Inc. Heterojunction bipolar transistor with improved current gain
US8716835B2 (en) * 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
US20120326211A1 (en) * 2011-06-23 2012-12-27 Stevens Kevin S Bipolar high electron mobility transistor and methods of forming same
JP2019054120A (ja) * 2017-09-15 2019-04-04 株式会社村田製作所 バイポーラトランジスタ及び高周波パワーアンプモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
EP0391380B1 (de) * 1989-04-04 1997-12-17 Siemens Aktiengesellschaft HEMT-Struktur
US5100831A (en) * 1990-02-16 1992-03-31 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
EP0503731B1 (de) * 1991-03-15 1998-12-02 Laboratoires D'electronique Philips S.A.S. Verfahren zur Realisierung eines Transistors mit hoher Elektronenbeweglichkeit
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
US5364816A (en) * 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors

Also Published As

Publication number Publication date
DE69622782D1 (de) 2002-09-12
CN1086514C (zh) 2002-06-19
US5682040A (en) 1997-10-28
JP3368452B2 (ja) 2003-01-20
EP0740350B1 (de) 2002-08-07
EP0740350A1 (de) 1996-10-30
JPH08293505A (ja) 1996-11-05
US5856209A (en) 1999-01-05
CN1137688A (zh) 1996-12-11

Similar Documents

Publication Publication Date Title
DE69622782T2 (de) Verbindungshalbleiteranordnung mit vermindertem Widerstand
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE69614930T2 (de) Rauscharme AlGaPSb/GaInAs Leistungs-HEMT und pseudomorphische HEMT auf einem GaAs Substrat
DE69032597T2 (de) Bipolartransistor mit Heteroübergang
DE69023956T2 (de) Verfahren zur Herstellung eines III-V-Verbindungshalbleiterbauelementes.
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE69024246T2 (de) Verfahren zur Herstellung einer Dünnschichthalbleiterlegierung
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE69836654T2 (de) Halbleiterstruktur mit abruptem Dotierungsprofil
DE3751243T2 (de) Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
DE69532055T2 (de) Halbleitervorrichtungen sowie ihre Herstellung unter Verwendung der Kristallorientierungsabhängigheit der Datierungs
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE3688064T2 (de) Halbleitervorrichtung.
DE19857356B4 (de) Heteroübergangs-Bipolartransistor
DE2757762A1 (de) Monolithische kombination zweier komplementaerer bipolartransistoren
DE68928286T2 (de) Verfahren zur Bildung einer Schicht aus P-Typ-Germanium auf einem Körper aus Gallium-Arsenid
DE69232213T2 (de) Herstellung von GaAs Bauelementen mit dotierten Gebieten und dadurch hergestellte Bauelemente
DE69231688T2 (de) Epitaktisch gezüchtet Verbindungshalbleiterkristalle mit Pufferschichten
DE69015687T2 (de) Heterostrukturbauelement und dessen Herstellungsverfahren.
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE3586854T2 (de) Ionenimplantation zur verbreiterung der verbotenen zone des emitters in bipolaren transistoren.
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE102004055038B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE