JPS6237539B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体電子装置、さらに詳しくいえ
ば、大規模集積回路を構成するトランジスタなど
の回路素子を微小化するための合理的な電極引出
し構造および半導体内部領域の構成に関するもの
である。

プレーナ技術によるバイポーラトランジスタに
は、エミツタ、ベース、コレクタの３領域があ
り、平面パターンでみると、たとえばエミツタの
周りをベースが、ベースの周りをさらにコレクタ
が取り囲む形になつている。すなわちコレクタが
ベースを完全に包含し、更にベースが、エミツタ
を完全に包含する形になつている。従来技術によ
れば、これらの３領域の形成に当つて、ホトエツ
チングによる表面酸化膜の窓あけと、その窓から
半導体基板中への不純物の拡散を繰返し行なつて
いたため、３回の窓あけに際して、マスクの位置
合わせのずれに対する寸法的余裕をとる必要があ
る。また、上記３領域からの電極の引出しはそれ
ぞれの窓を通して行なわれるため、電極間の距離
をとる必要からも、窓と窓との間隔を大きくせざ
るを得ない。その結果、トランジスタの寸法が必
然的に大きくなり、集積回路において、素子の集
積密度を上げることが困難であつた。さらに、ト
ランジスタの寸法が大きくなるのに伴つて、ベー
ス直列抵抗、素子間寄与生容量などの素子も大き
くなり、トランジスタの特性をそこなう結果にも
なつていた。

本発明は、上述した従来技術の問題点を解決
し、トランジスタなどの内部領域の形成および電
極の形成に際して、マスクの位置合わせ余裕度を
十分にとりながら、素子の小形化を達成できる、
新しい構成の半導体電子装置を提供するものであ
る。

本発明の特徴は、半導体基板の表面を覆う第１
の絶縁膜に設けた１つの小さい開口部から複数の
電極を近接して引出し、かつ、トランジスタなど
の内部領域の位置および上記複数の電極の電流取
出し口の位置が、上記開口部の縁により自動的に
整定されるようにしたことにある。

このため、本発明では、半導体基板の上に第１
の絶縁膜と、上記第１の絶縁膜の表面を覆う第１
の電極層と、上記第１の電極層の上面および側端
面を覆う第２の絶縁膜を設け、上記第１の絶縁膜
に１つの開口部を設ける。上記第１の電極層は、
上記第１の絶縁膜の上面を覆つた部分と、上記開
口部を全周にわたり縁取りするように上記第１の
絶縁膜の側端面を覆い上記開口部にのぞむ半導体
基板の一部領域に接続した部分とで構成され他の
電極は、上記第１の電極層により縁取りされた上
記開口部の残りの部分から、上記第２の絶縁膜を
介し、上記第１の電極層に隣接して引出される。

以下、本発明の実施例を図面を用いて説明す
る。第１図ａは、本発明に従つて構成されたpnp
トランジスタの断面図、ｂは、各部のパターン形
状を示す平面図である。

第１図において、１は、半導体基板の一例とし
て示したｎ形不純物を含むシリコン単結晶であ
る。２は、基板１の上に第１の絶縁膜として設け
られたシリコン酸化膜、３は、上記第１の絶縁膜
２の上に第１の電極層として設けられた多結晶シ
リコン層である。第１の絶縁膜２には、その縁を
４で示すようなパターン形状をもつ開口部が設け
られ、第１の電極層３は、上記第１の絶縁膜２の
上面および側端面を覆つて上記開口部の全周を縁
取りし、開口部の縁４にそつた基板１の一部領域
に接続するように形成されている。上記第１の電
極層３の上面および側端面は、シリコン酸化膜の
ような第２の絶縁膜５で覆われている。

基板１中には、上記開口部からｐ形不純物を拡
散することにより、トランジスタのコレクタとな
る（逆方向に使用するときはエミツタともなる）
領域６が形成される。さらに、第２の絶縁膜５を
マスクとしてｎ形不純物を拡散することにより、
ベース領域７が形成される。

８は、上記開口部にのぞむ基板１の表面の一部
と第２の絶縁膜５の一部を覆つて設けられた第２
の電極層としての多結晶シリコン層である。この
多結晶シリコン層に含ませたｐ形不純物を基板１
中に熱拡散させることにより、エミツタ（または
コレクタ）領域９が形成され、第２の電極層８が
その電極になる。１０は、第２の電極層８の上面
および側端面を覆うシリコン酸化膜のような第３
の絶縁膜であり、その縁を１１で示すようなパタ
ーン形状を有している。１２は、上記開口部にの
ぞむ基板表面の残りの部分を覆つて設けられた第
３の電極層で、ベース電極となるものである。こ
の電極層１２は、金属または多結晶半導体のいず
れで構成される場合もあり得る。上記第３の電極
層は、１３でその縁を示すようなパターン形状を
有している。

望ましくは、第１の電極層３を構成する多結晶
シリコン層にp⁺形不純物を含ませておき、熱処
理によりこの不純物を基板中に拡散させて、領域
６の一部に不純物濃度の高いコレクタ電極接続領
域１４を形成させる。第１の電極層３の絶縁膜２
側端面を覆つた部分は、この領域１４を介してコ
レクタ領域６に接続され、上記開口部の縁４にそ
つてコレクタ領域の電流取出し口を形成する。

本発明の基本的構造の特徴をまとめると以下の
ようになる。

(A) 半導体基板表面に接して形成される第１の絶
縁膜（第１図における２、以下第１図は省略し
て構成要素番号のみを示す。）には、第一のト
ランジスタ素子に対して、ただ１つの開口部４
が設けられている。

(B) 半導体基板内部に、順に包含関係にあるよう
に形成された３領域６，７，９のすべてから、
上記１つの開口部４を介して、それぞれの電極
３，８，１２が、上記絶縁膜２上に延長して取
り出される。

(C) 開口部４の側端面を覆つて形成される電極層
（導電性層）３及び、その電極層３の側端部を
更に覆つて形成される絶縁膜５がそれぞれ半導
体基板１と接する部分は、第１図−ｂに示すよ
うに、それぞれ幅がW₁，W₂の環状形態をな
す。特に重要なことはマスクを用いないため、
W₁，W₂が環状部の全体にわたり均一であり、
更にその幅が極めて狭く形成できることであ
る。

(D) 半導体基板の内部に形成されるコレクタ領域
６とベース領域７の境界は上記開口部４の外
周、W₁及びW₂により一義的に決定される。但
し、熱拡散工程に伴う等方的変位、例えば第１
図に示すd₁，d₂等の変位量だけ、W₁，W₂から
ずれているが、これらは等方的であり、かつ制
御可能であるので、６，７の各領域の境界が、
マスクを用いることなく一義的に決定できるこ
とに本質的な変わりはない。（なお、エミツタ
９とベース７の境界も、三辺がW₁及びW₂によ
り一義的に決定される。残る一辺は、マスクを
用いて位置決定されるが電極層８を形成した後
に、自己整合でエミツタ領域９が形成されるの
で、特別なマスク位置合わせ余裕を見込む必要
はない。） (E) 電極層８，１２，３のうち電極層３は、第１
図−ｂに示すようにトランジスタ素子の全域に
わたり、（ただし開口部を除く）形成されてお
り、従つて、全方向に電流を取り出し得る。

以上が本発明の基本構成例であるが、このよう
な構成とすることにより下記の効果が得られる。

第１に、コレクタ領域の電流取出し口が第１の
絶縁膜２に設けられた開口部の縁４にそつて上記
開口部の全周を縁取りするように形成され、その
位が上記開口部により自動的に整定されるので、
電流取出し口の形成に特別なマスクを要せず、マ
スク位置合わせのずれを考える必要がない。その
ため、電流取出し口の幅、従つてコレクタ面積を
極めて小さくできる。

第２に、ベース拡散を行なう際にも第２の絶縁
膜５をマスクとして不純物の導入ができ、１枚の
マスクでコレクタ拡散とベース拡散が行なえるの
で、その間のマスク位置合わせも不要で、製造が
容易になる。また、マスク枚数が減ることによつ
て、製造歩留りの上でも有利である。

さらに、本実施例では、エミツタ電極８とベー
ス電極１２も、第２、第３の絶縁膜５，１０を介
し１つの開口部から近接して引出されるので、ト
ランジスタを極めて小形に構成できる。使用マス
クは、第１図ｂに示すように３枚でよく、相互の
位置合わせ精度は全く不要である。

なお第１図に示す構造ではエミツタ電極８及び
コレクタ電極３が絶縁膜１０及び絶縁膜５上にま
で延長した最終構造は示していないが、そのよう
な最終構造を考えても、マスクの位置合わせ余裕
の総計は極めて少なくてすむ。すなわち、第１図
に示す工程までは全く位置合わせ余裕を考慮しな
くてすむからである。

更に、電極層３が、開口部４に周囲にわたり全
面に形成されているのでコレクタ電極の取り出し
位置の自由度が大きいという特徴がある。従つ
て、本発明のトランジスタを多数個密度に集積化
した半導体装置を考えると、コレクタの配線の自
由が極めて大きいため、配線長の短縮化、最適レ
イアウトが可能等実装上極めて大なる効果が得ら
れる。

上記実施例では、コレクタ、ベース、エミツタ
共に表面からの拡散によつて形成したが、もし、
第１図でコレクタ領域６のｐ形不純物をイオン注
入により表面から所定の深さのところに導入し、
より表面に近い部分にもともとの基板のｎ形領域
を残せれば、これをベース領域７として利用する
ことができる。

また、上記実施例では、エミツタ電極８とベー
ス電極１２を第３の絶縁膜１０を挾んで密接して
形成したが、別マスクを用いて両電極８，１２を
切離して構成することもできる。

第２図は、上記実施例において、第１の絶縁膜
２の開口部を第１の電極層３で縁取りする加工方
法の説明図である。

まず、基板１の上に第１の絶縁膜としてのシリ
コン酸化膜２と、第１の電極層としての多結晶シ
リコン層３_aを重ねて形成し、第２図ａに示すよ
うに、これらの開口部とすべきところをエツチン
グにより取り去る。この際、多結晶シリコンとシ
リコン酸化膜のエツチング速度の差を利用して、
図示のように多結晶シリコン層３が張り出すよう
にする。つぎに、第２図ｂに示すように、さらに
多結晶シリコン層３_bを積もらせ、これにイオン
ミーリング加工（アルゴンイオンなどを加速して
衝突させ表面を削る技術）など適用して、第２図
ｃに示すように、多結晶シリコン層３_bを、図中
２重斜線を施して示す陰の部分を除いて取り去る
と、多結晶シリコン層３_aと多結晶シリコン層３_b
の残存部分とで、シリコン酸化膜２の上面および
側端面を覆いその開口部を間口部を全周にわたつ
て縁取る第１の電極層を構成することができる。

この第１の電極層の表面を第２の絶縁膜である
シリコン酸化膜５で覆うには、つぎのような方法
がある。たとえば、ボロンを多量に含有する多結
晶シリコンは、基板１を構成する不純物の少い単
結晶シリコンよりも酸化速度が早く、そのため、
多結晶シリコン層の表面には厚い酸化膜の形成が
可能で、しかも、ボロンを多量に含む多結晶シリ
コンの酸化膜は、バツフアードふつ酸液に対し
て、不純物の少い単結晶シリコンの酸化膜よりも
エツチング速度が遅い。したがつて、基板表面の
酸化膜が取り去られる程度にエツチングを施して
も、多結晶シリコン層の表面の酸化膜は十分残す
ことができる。すなわち、第２図ｄに示すよう
に、第１の電極層である多結晶シリコン層３の表
面だけを第２の絶縁膜５で覆うことができる。第
３の絶縁膜１０も同様の方法で形成される。

第３図は、本発明の他の実施例を示す。基本的
構成は第１図の実施例と変わりないが、本実施例
では、ｎ形の半導体基板１の中にトランジスタの
エミツタとなるｐ形不純物領域９をイオン注入に
より形成する。そして、領域９の上に比較的低濃
度のｎ形不純物領域７が残るようにし、これをト
ランジスタのベースとする。第２の電極層８は、
ここではベース電極とし、電極層８を構成する多
結晶シリコン層からのn⁺形不純物の拡散によつ
て基板１の中にベース電極接続領域１５を形成す
る。エミツタ電極３は、第１図のコレクタ電極３
に、エミツタ電極接続領域１４は、第１図のコレ
クタ電極接続領域１４に相当する。第３の電極層
１２は、ここでは金属電極とし、基板１の表面と
の間にシヨツトキー・バリア接合を形成させる。
このように構成された素子は、シヨツトキー・バ
リア接合をコレクタ接合とするトランジスタであ
る。等価回路的には第４図に示すようになり、丁
度普通のトランジスタのベース、コレクタ間をシ
ヨツトキー・バリア・ダイオード１６でクランプ
したものと同じである。すなわち、コレクタ接合
に順方向にバイアス電圧が加わつて、コレクタ接
合に順方向電流が流れても、少数担体の蓄積がな
いので、トランジスタとしては能動領域にあるの
と同様に高速で動作するという利点を有する。

以上、実施例について説明したように、本発明
は、半導体基板の表面絶縁膜に設けられた１つの
小さい開口部から複数の電極を近接して引出し、
かつ、トランジスタなどの内部領域の位置および
複数の電極の電流取出し口の位置が上記開口部の
縁によつて自動的に整定されるようにしたことに
より、トランジスタなどの回路素子を極めて小形
に構成することを可能とし、これに伴い、ベース
直列抵抗、素子間寄生容量の減少による高性能化
も同時に達成できるものである。

さらに、マスク枚数の削減、マスク位置合わせ
精度の緩和によつて製造工程の簡易化をもたら
し、集積回路の高密度化を進める上で、その効果
は極めて大きなものがある。

本発明は、図示説明した実施例に限定されるこ
となく、その要旨内において幾多変形して実施で
きることはもちろんのことである。

【図面の簡単な説明】

第１図ａ，ｂは本発明の一実施例として示すト
ランジスタの断面図および各部のパターン形状を
示す平面図、第２図ａ，ｂ，ｃ，ｄは第１図に示
すトランジスタの製造工程の説明図、第３図は本
発明の他の実施例として示すトランジスタの断面
図、第４図は第３図に示すトランジスタの等価回
路図である。 符号の説明、１：半導体基板、２：第１の絶縁
膜、３：第１の電極層、４：開口部の縁、５：第
２の絶縁膜、６：コレクタ領域、７：ベース領
域、８：第２の電極層、９：エミツタ領域、１
０：第３の絶縁膜、１１：第３の絶縁膜の縁、１
２：第３の電極層、１３：第３の電極層の縁、１
４：コレクタ（エミツタ）電極接続領域、１５：
ベース電極接続領域。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板内部に第１の領域が形成され、当
   該第１の領域内に完全に包含される態様をもつて
   第２の領域が形成され、当該第２の領域内に完全
   に包含される態様をもつて第３の領域が形成され
   た構造を少なくとも有する半導体電子装置におい
   て、上記半導体基板の表面を覆つて第１の絶縁膜
   が設けられ、当該第１の絶縁膜には、ただ１つの
   開口部が設けられ、当該開口部の位置は上記第１
   の領域の平面構造の輪郭から、全周にわたり一定
   の第１の幅をもつて内側に位置する関係にあり、
   上記第１の絶縁膜の上面及び側端面を覆つて第１
   の電極層が形成され、当該第１の電極層が、上記
   開口部内の上記半導体基板表面と接する部分の平
   面構造が上記開口部を全周にわたり、一定の第２
   の幅をもつて内側に縁取りする第１の縁取り構造
   であり、 上記第１の電極層の上面および側端面を覆つつ
   て第２の絶縁膜が形成され、当該第２の絶縁膜
   が、上記開口部内の上記半導体基板表面と接する
   部分の平面構造が、上記第１の縁取り構造の更に
   内側に全周にわたり、一定の第３の幅をもつて縁
   取りされた第２の縁取り構造であり、当該第２の
   縁取り構造の内周位置は上記第２の領域の平面構
   造の輪郭から、全周にわたり、一定の第４の幅を
   もつて内側に位置する関係にあり、上記第１の電
   極は、上記第１の領域の電極を構成し、かつ上記
   開口部より、放射状に上記半導体基板の上記開口
   部をのぞく全面に、上記第１の絶縁膜をはさんで
   形成され、他の電極は、上記第１及び第２の縁取
   り構造により、縁取りされた上記開口部の残りの
   部分から、上記第２の絶縁膜を介して、上記第１
   の電極層に隣接して引出されたことを特徴とする
   半導体電子装置。 ２ 上記開口部にのぞむ半導体基板の表面の一部
   と上記第２の絶縁膜の一部を覆つて設けられた第
   ２の電極層と、上記第２の電極層の上面および側
   端面を覆つて設けられた第３の絶縁膜と、上記開
   口部にのぞむ基板表面の上記第１、第２の電極層
   および第２、第３の絶縁膜で覆われない残りの部
   分を覆つて設けられた第３の電極層を有する特許
   請求の範囲第１項記載の半導体電子装置。 ３ 上記第１の電極層をエミツタまたはコレクタ
   のいずれか一方の電極とし、上記第２の電極層を
   エミツタまたはコレクタの他方の電極とし、上記
   第３の電極層をベース電極としてトランジスタを
   構成した特許請求の範囲第２項記載の半導体電子
   装置。 ４ 上記第３の電極層と半導体基板中のベース領
   域との間にシヨツトキー・バリア接合を形成させ
   ることにより、上記第３の電極層をコレクタ電極
   とし、上記第１、第２の電極層をそれぞれエミツ
   タ電極とベース電極とするトランジスタを構成し
   た特許請求の範囲第２項記載の半導体電子装置。