JPH0612776B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0612776B2 JPH0612776B2 JP58152710A JP15271083A JPH0612776B2 JP H0612776 B2 JPH0612776 B2 JP H0612776B2 JP 58152710 A JP58152710 A JP 58152710A JP 15271083 A JP15271083 A JP 15271083A JP H0612776 B2 JPH0612776 B2 JP H0612776B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- emitter
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 本発明はバイポーラ集積回路において素子の高速化及び
高密度化を同時に実現することを目的とした半導体装置
に関する。
高密度化を同時に実現することを目的とした半導体装置
に関する。
最近のパイボーラ集積回路に対しては、より一層の高速
化と高密度化とが強く要望されており、この要求を満た
すべく素子面積の低減，接合の極浅化等が検討されてい
る。特に、エミッタ・ベース接合（以下Ｅ−Ｂ接合と略
す）の深さxJEBは、0.5μｍ程度と極めて浅く形成され
るようになっている。このように極めて浅いＥ−Ｂ接合
を持つバイポーラ集積回路は、再現性，均一性の面と、
アロイスパイクによるＥ−Ｂ接合の特性劣化防止の面か
ら、以下に説明する製造方法が採られており、その概要
を第１図に示す。まず第１図(a)のようにベース領域
Ｂ，グラフトベース領域ＧＢと熱酸化膜２をｎ型シリコ
ン基板１上に形成し、ベース，エミッタおよびコレクタ
用コンタクト３Ｂ，３Ｅおよび３Ｃを選択開孔したの
ち、一様にポリシリコン膜４を成長させる。次いで第１
図(b)のようにベースコンタクト部を覆うようにＣＶＤ
酸化膜５を形成し、ヒ素を全面にイオン注入したのち、
このポリシリコン膜を拡散源としてシリコン基板１表面
に浅くヒ素を拡散して、エミッタ拡散層Ｅおよびコレク
タコンタクト層Ｃを形成する。次にＣＶＤ酸化膜５を除
去し、全面にＡl膜６を被着し第１図(c)のようにレジス
ト膜７をパターニングする。このレジスト膜７をマスク
にAl膜６およびポリシリコン膜４を同時にドライエッチ
ングすることにより電極配線が完了する。その様子を第
１図(d)に示す。
化と高密度化とが強く要望されており、この要求を満た
すべく素子面積の低減，接合の極浅化等が検討されてい
る。特に、エミッタ・ベース接合（以下Ｅ−Ｂ接合と略
す）の深さxJEBは、0.5μｍ程度と極めて浅く形成され
るようになっている。このように極めて浅いＥ−Ｂ接合
を持つバイポーラ集積回路は、再現性，均一性の面と、
アロイスパイクによるＥ−Ｂ接合の特性劣化防止の面か
ら、以下に説明する製造方法が採られており、その概要
を第１図に示す。まず第１図(a)のようにベース領域
Ｂ，グラフトベース領域ＧＢと熱酸化膜２をｎ型シリコ
ン基板１上に形成し、ベース，エミッタおよびコレクタ
用コンタクト３Ｂ，３Ｅおよび３Ｃを選択開孔したの
ち、一様にポリシリコン膜４を成長させる。次いで第１
図(b)のようにベースコンタクト部を覆うようにＣＶＤ
酸化膜５を形成し、ヒ素を全面にイオン注入したのち、
このポリシリコン膜を拡散源としてシリコン基板１表面
に浅くヒ素を拡散して、エミッタ拡散層Ｅおよびコレク
タコンタクト層Ｃを形成する。次にＣＶＤ酸化膜５を除
去し、全面にＡl膜６を被着し第１図(c)のようにレジス
ト膜７をパターニングする。このレジスト膜７をマスク
にAl膜６およびポリシリコン膜４を同時にドライエッチ
ングすることにより電極配線が完了する。その様子を第
１図(d)に示す。
以上説明した構造においては、Al膜６とシリコン基板１
の間にポリシリコン４が介在するため、アロイスパイク
によるＥ−Ｂ特性劣化を防止できる利点はあるが、Al膜
とポリシリコンを同時にドライエッチングする点が欠点
となる。つまりドライエッチング用ガスプラズマに対す
るAlとポリシリコンのエッチングレートの違いにより第
２図のように、ポリシリコン４のサイドエッチが起こ
り、極端な場合、シリコン基板１も同時にエッチングさ
れ、集積回路の電気特性に重大な影響をおよぼすアタッ
ク８が発生する心配がある。これを防ぐため第３図(a)
に示すように、ベースコンタクト10Ｂ，エミッタコンタ
クト１０Ｅおよびコレクタコンタクト１０Ｃに対する電
極配線１１B，１１Eおよび１１Ｃのマージン△Ｂ，△Ｅ
および△Ｃはマスク合せズレと、前記サイドエッチ量を
考慮して２μｍ以上として設計している。また配線間隔
△Ｌは、現状のフォートリングラフィー技術およびドラ
イエッチング技術を用いて安定かつ量産的に実現できる
のは最少２μｍである。以上の電極マージン△Ｂ，△
Ｅ，△Ｃと配線間隔△Ｌにて、エミッタコンタクトとベ
ースコンタクトの最少距離ＬEBおよびエミッタコンタク
トとコレクタコンタクトの最少距離ＬECが決定され、同
時に、素子領域９の最少面積も決定されてしまう。従っ
てフォトリングラフィー技術とドライエッチング技術の
向上が無い限り素子の高性能化を望むことはできなかっ
た。
の間にポリシリコン４が介在するため、アロイスパイク
によるＥ−Ｂ特性劣化を防止できる利点はあるが、Al膜
とポリシリコンを同時にドライエッチングする点が欠点
となる。つまりドライエッチング用ガスプラズマに対す
るAlとポリシリコンのエッチングレートの違いにより第
２図のように、ポリシリコン４のサイドエッチが起こ
り、極端な場合、シリコン基板１も同時にエッチングさ
れ、集積回路の電気特性に重大な影響をおよぼすアタッ
ク８が発生する心配がある。これを防ぐため第３図(a)
に示すように、ベースコンタクト10Ｂ，エミッタコンタ
クト１０Ｅおよびコレクタコンタクト１０Ｃに対する電
極配線１１B，１１Eおよび１１Ｃのマージン△Ｂ，△Ｅ
および△Ｃはマスク合せズレと、前記サイドエッチ量を
考慮して２μｍ以上として設計している。また配線間隔
△Ｌは、現状のフォートリングラフィー技術およびドラ
イエッチング技術を用いて安定かつ量産的に実現できる
のは最少２μｍである。以上の電極マージン△Ｂ，△
Ｅ，△Ｃと配線間隔△Ｌにて、エミッタコンタクトとベ
ースコンタクトの最少距離ＬEBおよびエミッタコンタク
トとコレクタコンタクトの最少距離ＬECが決定され、同
時に、素子領域９の最少面積も決定されてしまう。従っ
てフォトリングラフィー技術とドライエッチング技術の
向上が無い限り素子の高性能化を望むことはできなかっ
た。
本発明は、この点に着目してなされたもので、コレクタ
領域となる一導電型の半導体領域内に、逆導電型の深い
不純物領域とこれに連なる浅い不純物領域とを有するベ
ース領域と、このベース領域内で前記浅い不純物領域の
部分にこれにより浅いエミッタ領域とを有するバイポー
ラ・トランジスタを含む半導体装置において、エミッ
タ、ベース及びコレクタの各配線用電極として、ポリシ
リコン膜と金属膜との多層酸線用電極構造を有し、かつ
エミッタ配線用電極のマージンよりもベース及びコレク
タ配線用電極のマージンを小さくしたことを特徴とする
半導体装置に関するもので、現状のフォトリンググラフ
ィー技術，ドライエッチング技術にても、バイポーラ集
積回路の高速化と高密度化を同時に実現できる半導体装
置を提供することを目的としている。
領域となる一導電型の半導体領域内に、逆導電型の深い
不純物領域とこれに連なる浅い不純物領域とを有するベ
ース領域と、このベース領域内で前記浅い不純物領域の
部分にこれにより浅いエミッタ領域とを有するバイポー
ラ・トランジスタを含む半導体装置において、エミッ
タ、ベース及びコレクタの各配線用電極として、ポリシ
リコン膜と金属膜との多層酸線用電極構造を有し、かつ
エミッタ配線用電極のマージンよりもベース及びコレク
タ配線用電極のマージンを小さくしたことを特徴とする
半導体装置に関するもので、現状のフォトリンググラフ
ィー技術，ドライエッチング技術にても、バイポーラ集
積回路の高速化と高密度化を同時に実現できる半導体装
置を提供することを目的としている。
次に本発明を実施例により詳しく説明する。第３図(b)
は第３図(a)の従来例をベースにした本発明の実施例で
ある。すなわち、第３図(b)のように、ベースコンタク
トおよびコレクタコンタクトに対する電極のマージンを
第３図(a)に較べそれぞれ△Ｂ−△Ｂ′,△Ｃ−△Ｃ′づ
つ縮少することにより、ＬEBをＬEB′に縮少しベース寄
生抵抗を低減せしめて素子の高速化を実現するととも
に、ＬECをＬEC′に縮少することも合せて素子面積の低
減をも実現するものである。ここで、ベース，コレクタ
部のマージを縮少することで、エッチングによる前記基
板アタックが問題となるが、この影響を調べたところ、
ベースコンタクトに関しては、第１図に示すようにコン
タクト及びその近傍に、通常Ｅ−Ｂ接合の深さＸjEBの
３〜４倍の深さのグラフトベースＧＢが形成されてお
り、多少の基板アタックが発生しても特性に何ら影響を
およぼさないことが判明し、コレクタコンタクトにおい
ても何ら問題なかった。すなわち、ベースコンタクト，
コレクタコンタクトに対しては、前記ポリシリコンのサ
イドエッチによる基板アタックを考慮する必要はなく、
目合せズレのみ考慮すればよいということである。
は第３図(a)の従来例をベースにした本発明の実施例で
ある。すなわち、第３図(b)のように、ベースコンタク
トおよびコレクタコンタクトに対する電極のマージンを
第３図(a)に較べそれぞれ△Ｂ−△Ｂ′,△Ｃ−△Ｃ′づ
つ縮少することにより、ＬEBをＬEB′に縮少しベース寄
生抵抗を低減せしめて素子の高速化を実現するととも
に、ＬECをＬEC′に縮少することも合せて素子面積の低
減をも実現するものである。ここで、ベース，コレクタ
部のマージを縮少することで、エッチングによる前記基
板アタックが問題となるが、この影響を調べたところ、
ベースコンタクトに関しては、第１図に示すようにコン
タクト及びその近傍に、通常Ｅ−Ｂ接合の深さＸjEBの
３〜４倍の深さのグラフトベースＧＢが形成されてお
り、多少の基板アタックが発生しても特性に何ら影響を
およぼさないことが判明し、コレクタコンタクトにおい
ても何ら問題なかった。すなわち、ベースコンタクト，
コレクタコンタクトに対しては、前記ポリシリコンのサ
イドエッチによる基板アタックを考慮する必要はなく、
目合せズレのみ考慮すればよいということである。
以上説明したように、本発明によればベースコンタク
ト，コレクタコンタクトに対する不必要な電極用配線マ
ージンを縮少するだけで簡単に、バイポーラ集積回路の
高速化，高密度化が同時に実現できるので、本発明の効
果は極めて大きい。
ト，コレクタコンタクトに対する不必要な電極用配線マ
ージンを縮少するだけで簡単に、バイポーラ集積回路の
高速化，高密度化が同時に実現できるので、本発明の効
果は極めて大きい。
第１図(a)〜(d)は、バイポーラ集積回路の従来の製造方
法の一例を示す断面図、第２図は第１図(d)におけるエ
ミッタ電極付け部分を拡大して示す断面図、第３図(a)
は、従来の素子の平面図、第３図(b)は本発明の実施例
を示す素子の平面図である。 １……シリコン基板、２……熱酸化膜、３Ｂ，３Ｅ，３
Ｃ……電極用コンタクト、４……ポリシリコン、５……
ＣＶＤ酸化膜、６……Al膜、７……レジスト膜、８……
アタック、９，９′……素子領域、１０Ｂ，１０Ｅ，１
０Ｃ……コンタタト、１１Ｂ，１１Ｅ，１１Ｃ，１１
Ｂ′，１１Ｃ′……電極配線、Ｂ……ベース、Ｅ……エ
ミッタ、Ｃ……コレクタ、ＧＢ……グラフトベース、△
Ｂ，△Ｅ，△Ｃ，△Ｂ′，△Ｃ′コンタクトに対する電
極用配線マージン、△Ｌ……配線間隔ＬEB,ＬEB′,
ＬEC,ＬEC′……コンタクト間距離。
法の一例を示す断面図、第２図は第１図(d)におけるエ
ミッタ電極付け部分を拡大して示す断面図、第３図(a)
は、従来の素子の平面図、第３図(b)は本発明の実施例
を示す素子の平面図である。 １……シリコン基板、２……熱酸化膜、３Ｂ，３Ｅ，３
Ｃ……電極用コンタクト、４……ポリシリコン、５……
ＣＶＤ酸化膜、６……Al膜、７……レジスト膜、８……
アタック、９，９′……素子領域、１０Ｂ，１０Ｅ，１
０Ｃ……コンタタト、１１Ｂ，１１Ｅ，１１Ｃ，１１
Ｂ′，１１Ｃ′……電極配線、Ｂ……ベース、Ｅ……エ
ミッタ、Ｃ……コレクタ、ＧＢ……グラフトベース、△
Ｂ，△Ｅ，△Ｃ，△Ｂ′，△Ｃ′コンタクトに対する電
極用配線マージン、△Ｌ……配線間隔ＬEB,ＬEB′,
ＬEC,ＬEC′……コンタクト間距離。
Claims (1)
- 【請求項１】コレクタ領域となる一導電型の半導体領域
内に、逆導電型の深い不純物領域とこれに連なる浅い不
純物領域とを有するベース領域と、このベース領域内で
前記浅い不純物領域の部分にこれより浅いエミッタ領域
とを有するバイポーラ・トランジスタを含む半導体装置
において、エミッタ、ベース及びコレクタの各配線用電
極として、ポリシリコン膜と金属膜との多層配線用電極
構造を有し、かつエミッタ配線用電極のマージンよりも
ベース及びコレクタ配線用電極のマージンを小さくした
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152710A JPH0612776B2 (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152710A JPH0612776B2 (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6045060A JPS6045060A (ja) | 1985-03-11 |
| JPH0612776B2 true JPH0612776B2 (ja) | 1994-02-16 |
Family
ID=15546458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152710A Expired - Lifetime JPH0612776B2 (ja) | 1983-08-22 | 1983-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612776B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793140A (en) * | 1980-12-02 | 1982-06-10 | Kanegafuchi Chemical Ind | Paper base material noninflammable unsaturated polyester resin copper foil lined laminated board |
| US5402615A (en) * | 1992-11-13 | 1995-04-04 | International Copper Association, Ltd. | Fire retardant barrier system and method |
| JP5128034B2 (ja) * | 2001-08-22 | 2013-01-23 | ローム株式会社 | 半導体装置およびその製造方法 |
-
1983
- 1983-08-22 JP JP58152710A patent/JPH0612776B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6045060A (ja) | 1985-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728671B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4508579A (en) | Lateral device structures using self-aligned fabrication techniques | |
| EP0052038B1 (en) | Method of fabricating integrated circuit structure | |
| US6087708A (en) | Semiconductor integrated circuit device and a method of producing the same | |
| US4743565A (en) | Lateral device structures using self-aligned fabrication techniques | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| US4967253A (en) | Bipolar transistor integrated circuit technology | |
| US4713355A (en) | Bipolar transistor construction | |
| JPH0612776B2 (ja) | 半導体装置 | |
| US4688073A (en) | Lateral device structures using self-aligned fabrication techniques | |
| JP2603259B2 (ja) | ベース・エミッタコンタクト構成体及びその製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JP3352792B2 (ja) | 静電誘導トランジスタの製造方法 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JP2511956B2 (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH047099B2 (ja) | ||
| JPH06132295A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2000138226A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS629226B2 (ja) | ||
| JPH03205831A (ja) | バイポーラトランジスタ | |
| JPH04241422A (ja) | 半導体集積回路装置 | |
| JPH01270270A (ja) | 半導体装置の製造方法 |