JPS58222568A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58222568A JPS58222568A JP10475482A JP10475482A JPS58222568A JP S58222568 A JPS58222568 A JP S58222568A JP 10475482 A JP10475482 A JP 10475482A JP 10475482 A JP10475482 A JP 10475482A JP S58222568 A JPS58222568 A JP S58222568A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- base
- polysilicon
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 230000008094 contradictory effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 108010010803 Gelatin Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に高周波低雑音トランジ
スタの構造に関するものである。
スタの構造に関するものである。
従来高周波低雑音トランジスタの設計に関しては、高周
波化の為にｆｒを増加する技術開発とベース拡が層抵抗
（以下γｂｂ’という）を減少させる技術開発が要求さ
れ、この両者を兼ね備えた設計及び製造技術が採用され
る。
波化の為にｆｒを増加する技術開発とベース拡が層抵抗
（以下γｂｂ’という）を減少させる技術開発が要求さ
れ、この両者を兼ね備えた設計及び製造技術が採用され
る。
ｆｔを向上させる技術としては、ベース中を狭くする拡
散技術あるいはコレクタベース接合容量を低減する為の
パターン微細化等があシ、ｒｂｂ’に減少させる方法と
しては、従来の拡散技術を使用する場合にはエミッタ及
びベース間隔を狭くする微細加工技術の向上に依存して
いる。しかしながら従来の拡散技術、微細加工技術を採
用する限り高周波化と低雑音化は互に相反する効果とな
っている。即ち、高いｈを得るためにはベース中を狭く
する必要がある。一方、高濃度のエミッタを形成する為
には濃度比で２桁以下のベース領゛域を形成しておく必
要があシエミッタ拡散稜のエミッタ直下の層抵抗は当初
のベース形成時の２〜３桁倍も大きい層抵抗を有し、外
部ベースの層抵抗も相まってγｂｂ’を更に増加させる
相反する作用をおよほしている。従って現在ではこの相
反する作用の最適化設計によＱ高周波低雑音トランジス
タが設計製造されているが、十分な利点が導き出せず頭
打ちの状況にある。
散技術あるいはコレクタベース接合容量を低減する為の
パターン微細化等があシ、ｒｂｂ’に減少させる方法と
しては、従来の拡散技術を使用する場合にはエミッタ及
びベース間隔を狭くする微細加工技術の向上に依存して
いる。しかしながら従来の拡散技術、微細加工技術を採
用する限り高周波化と低雑音化は互に相反する効果とな
っている。即ち、高いｈを得るためにはベース中を狭く
する必要がある。一方、高濃度のエミッタを形成する為
には濃度比で２桁以下のベース領゛域を形成しておく必
要があシエミッタ拡散稜のエミッタ直下の層抵抗は当初
のベース形成時の２〜３桁倍も大きい層抵抗を有し、外
部ベースの層抵抗も相まってγｂｂ’を更に増加させる
相反する作用をおよほしている。従って現在ではこの相
反する作用の最適化設計によＱ高周波低雑音トランジス
タが設計製造されているが、十分な利点が導き出せず頭
打ちの状況にある。
本発明は現状の妥協点を克服し、高周波化および低雑音
化を更に向上させた新規なトランジスタの構造を提供す
ることを目的とするものである。
化を更に向上させた新規なトランジスタの構造を提供す
ることを目的とするものである。
本発明の半導体装置はエミッタ領域がメサ型構造をなし
、このメサ部の底面付近でベース・エミッタ接合が形成
され、前記エミッタ領域上にはこのエミッタ領域と同一
導電型の不純物を含む多結晶シリコン層が設けられてい
る構造とすることによって得られる。
、このメサ部の底面付近でベース・エミッタ接合が形成
され、前記エミッタ領域上にはこのエミッタ領域と同一
導電型の不純物を含む多結晶シリコン層が設けられてい
る構造とすることによって得られる。
本発明によればベース・エミッタ接合ｕメサｓ底面にお
いて形成され、従来に比してその接合容量を著しく減少
できる。更にメサ周辺全体のベース領域を従来のグラフ
トベース部と同じ高濃度ベース領域（例えばＩ Ｘ １
０”〜１０１９程度）にすることができるため、高ｆＴ
でかつ低γｂｂ’の半導体装置が得られる。即ち、ｆｒ
とγｂｂ’ とのいづれも犠牲にする必要がない。゛
また、高濃度ベース領域はメサ形成後、メサ形成時のポ
リシリコンをマスクにして拡散やイオン注入で作ること
ができるので自己整合が得られ、エミッタ表面を汚染し
たり、損傷したりすることはない。加えて、エミッタ直
下のベース濃度とエミッタ濃度との差も大きく取ること
ができ、しかもベース巾を狭くすることができる。更に
、ベース電極とエミッタ電極との距離も狭くできる。
いて形成され、従来に比してその接合容量を著しく減少
できる。更にメサ周辺全体のベース領域を従来のグラフ
トベース部と同じ高濃度ベース領域（例えばＩ Ｘ １
０”〜１０１９程度）にすることができるため、高ｆＴ
でかつ低γｂｂ’の半導体装置が得られる。即ち、ｆｒ
とγｂｂ’ とのいづれも犠牲にする必要がない。゛
また、高濃度ベース領域はメサ形成後、メサ形成時のポ
リシリコンをマスクにして拡散やイオン注入で作ること
ができるので自己整合が得られ、エミッタ表面を汚染し
たり、損傷したりすることはない。加えて、エミッタ直
下のベース濃度とエミッタ濃度との差も大きく取ること
ができ、しかもベース巾を狭くすることができる。更に
、ベース電極とエミッタ電極との距離も狭くできる。
以下、図面を参照して本発明の一実施例を説明する。
第１図は従来の櫛歯型ブレーナ低雑音トランジスタの断
面図である。
面図である。
従来のトランジスタはエピタキシアル層ｌにグラフトベ
ース領域２及びアクティブベース領域３を形成した後、
絶縁膜７をマスクにしてエミッタ領域４を形成し、各電
極５，６を被着している。
ース領域２及びアクティブベース領域３を形成した後、
絶縁膜７をマスクにしてエミッタ領域４を形成し、各電
極５，６を被着している。
この場合には、γｂｂ’ｅ低減する為と電極との接触抵
抗を減じる為にゲラストベース領域２が設けられ、高り
を得る為の浅いエミッタベース接合を形成するアクティ
ブ領域３は高濃度のエミッタ領域４から注入効率を増加
させる為濃度比で約３桁の濃度差をもたせている。従っ
て従来のトランジスタの場合には、ベース巾Ａを狭くす
る事でｆｒの向上は望めるが逆にエミッタ直下のアクテ
ィブベース領域３の層抵抗が大きくな９、更には濃度の
低い外部ベース伸域（エミッタ領域からゲラストベース
領域までの間）が存在するためにそこにγｂｂ’が介在
し低雑音化は望めなかった。
抗を減じる為にゲラストベース領域２が設けられ、高り
を得る為の浅いエミッタベース接合を形成するアクティ
ブ領域３は高濃度のエミッタ領域４から注入効率を増加
させる為濃度比で約３桁の濃度差をもたせている。従っ
て従来のトランジスタの場合には、ベース巾Ａを狭くす
る事でｆｒの向上は望めるが逆にエミッタ直下のアクテ
ィブベース領域３の層抵抗が大きくな９、更には濃度の
低い外部ベース伸域（エミッタ領域からゲラストベース
領域までの間）が存在するためにそこにγｂｂ’が介在
し低雑音化は望めなかった。
第２図は本発明の一実施例によるトランジスタ断面図で
ある。本構造の特徴はアクティブベース領域１３を形成
した後、エミッタを形成すべき不純物を含んだポリシリ
コン層１８をエミッタ領域上に形成し、このポリシリコ
ン１８をマスクにして少なくとも外部ベースを形成すべ
き領域１２をエツチングで削りエミッタメサ構造とする
。次いで例えばイオン注入によυ高濃度（例えばＩ Ｘ
１０′８〜１０ＩＱ程度）の外部ベース領域１２を形
成し、アニールと同時にエミッタ領域１４の拡散を行な
う。
ある。本構造の特徴はアクティブベース領域１３を形成
した後、エミッタを形成すべき不純物を含んだポリシリ
コン層１８をエミッタ領域上に形成し、このポリシリコ
ン１８をマスクにして少なくとも外部ベースを形成すべ
き領域１２をエツチングで削りエミッタメサ構造とする
。次いで例えばイオン注入によυ高濃度（例えばＩ Ｘ
１０′８〜１０ＩＱ程度）の外部ベース領域１２を形
成し、アニールと同時にエミッタ領域１４の拡散を行な
う。
これはポリシリコン１８からドープされることによシ形
成される。次いで全面に絶縁膜１７を形成し、パターニ
ングを行ない、電極１６．１５を被着する。
成される。次いで全面に絶縁膜１７を形成し、パターニ
ングを行ない、電極１６．１５を被着する。
本構造によれば、エミッタが台形状になっており、その
底面付近にエミッタ・ベース接合が形成されているため
、従来ティドフォールによって形成されていた接合容量
が皆無になシ、低電流でのｈ 向上が望める。また、従
来構造では無くす事が不可能であった外部ベース低濃度
領域も皆無に出来る。即ち、イオン注入によってエミッ
タ周辺に隣接するベースも高濃度化できる。従って、従
来と同じ接合深さを形成する事で同じｆｒを得ようとす
る場合でも、従来よ勺さらにγｂｂ’を低減する事が出
来、低雑音化が可能である。又本構造によればトランジ
スタチップ表面すなわち酸化膜界面が全部高濃度領域で
おおわれる事になシー表面の影響をうけにくく高品質の
素子の製造が可能である０
底面付近にエミッタ・ベース接合が形成されているため
、従来ティドフォールによって形成されていた接合容量
が皆無になシ、低電流でのｈ 向上が望める。また、従
来構造では無くす事が不可能であった外部ベース低濃度
領域も皆無に出来る。即ち、イオン注入によってエミッ
タ周辺に隣接するベースも高濃度化できる。従って、従
来と同じ接合深さを形成する事で同じｆｒを得ようとす
る場合でも、従来よ勺さらにγｂｂ’を低減する事が出
来、低雑音化が可能である。又本構造によればトランジ
スタチップ表面すなわち酸化膜界面が全部高濃度領域で
おおわれる事になシー表面の影響をうけにくく高品質の
素子の製造が可能である０
第１図は従来構造のトランジスタ断面図、第２図は本発
明の一実施例によるトランジスタ断面図である。 １．１１・・・・・・コレクタ領域、２・・・・・・グ
ラフトベース領域、１２・・・・・・ベース領域、３．
１３・・・・・・アクライブベース領域、４．１４・・
・・・・エミッタ領域、５゜１５・・・・・・エミッタ
電極、６，１６・旧・・ベース電極、７．１７・・・・
・・絶縁膜、１８・旧・・ポリシリコン、Ａ・・・・・
・ベース巾。 ３３
明の一実施例によるトランジスタ断面図である。 １．１１・・・・・・コレクタ領域、２・・・・・・グ
ラフトベース領域、１２・・・・・・ベース領域、３．
１３・・・・・・アクライブベース領域、４．１４・・
・・・・エミッタ領域、５゜１５・・・・・・エミッタ
電極、６，１６・旧・・ベース電極、７．１７・・・・
・・絶縁膜、１８・旧・・ポリシリコン、Ａ・・・・・
・ベース巾。 ３３
Claims (1)
- エミッタ領域がメサ構造によってなシ、このメサ部底面
付近においてベース・エミッタ接合が形成され、前記エ
ミッタ領域上には当該エミッタ領域と同一導電型の不純
物を含む多結晶シリコン層が設けられていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475482A JPS58222568A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10475482A JPS58222568A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222568A true JPS58222568A (ja) | 1983-12-24 |
Family
ID=14389272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10475482A Pending JPS58222568A (ja) | 1982-06-18 | 1982-06-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222568A (ja) |
-
1982
- 1982-06-18 JP JP10475482A patent/JPS58222568A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339767A (en) | High performance PNP and NPN transistor structure | |
| JPH05206151A (ja) | 半導体装置 | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS58222568A (ja) | 半導体装置 | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH025428A (ja) | 半導体装置の製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPS5915494B2 (ja) | 半導体装置の製造方法 | |
| JPS637665A (ja) | ラテラルｐｎｐトランジスタ | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS60164356A (ja) | 半導体装置 | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS5969946A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6262063B2 (ja) | ||
| JPS6246565A (ja) | 半導体装置の製造方法 | |
| JPS62298170A (ja) | 半導体装置の製造方法 | |
| JPH06291132A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH07120663B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0355847A (ja) | 半導体装置及びその製造方法 | |
| JPH027527A (ja) | トランジスター | |
| JPS63138764A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 |