JP2539933B2 - 半導体装置とその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ヘテロバイポーラトランジスタ（以下、
HBT:Hetero Bipolar Transistorと称す）半導体装置の
構造とその製造方法に関するものである。

〔従来の技術〕

第５図は、従来のHBT半導体装置の製造方法を示す断
面図で、図において、１はAuGe系合金からなるエミッタ
電極、２はAuZn系合金からなるベース電極、３は厚さ10
00ÅのSiN膜、４はAuGe系合金からなるコレクタ電極、
５は５層のエピ層からなるエミッタ層、６はP⁺−Al_xGa
_1-xAs（層の下から上に向かってｘ＝０→0.1,厚み1000
Å，濃度１×10¹⁹／cm³）からなるベース層、７はｎ−G
aAs（厚み5000Å，濃度５×10¹⁶／cm³）からなるコレク
タ層、８はn⁺−GaAs（5000Å,5×10¹⁸／cm³）からなる
コレクタコンタクト層、９は半絶縁性GaAs基板である。

第６図にエミッタ層５の詳細を示す（ｘは層の下から
上へ向かっての組成の変化を示す）。11はn⁺−In_xGa_1-x
As（ｘ＝0.5,500Å,2×10¹⁹／cm³）からなるエミッタキ
ャップ層、12はn⁺−In_xGa_1-xAs（ｘ＝０→0.5,500Å,2
×10¹⁹／cm³）からなるグレーディッド層、13はｎ−Al_x
Ga_1-xAs（ｘ＝0.3→0,300Å,3×10¹⁷／cm³）からなるグ
レーディッド層、14はｎ−Al_xGa_1-xAs（ｘ＝0.3,900Å,
3×10¹⁷／cm³）からなるエミッタ層、15はｎ−Al_xGa_1-x
As（ｘ＝0.1→0.3,300Å,3×10¹⁷／cm³）からなるグレ
ーディッド層である。

HBTの基本的原理については説明を省略する。再成長
エミッタ層５を備えたHBTは、ベース層６上にエミッタ
層５を再成長法で形成するので、ベース層６の面出しを
行わずにすむという利点がある。

ベース層６がグレーディッドであるのは、ベース中で
電子を加速してベース走行時間を短縮するためである。
また、エミッタ層５が５層構成であるのは、n⁺−In_xGa
_1-xAs層11は、エミッタ電極１とのコンタクト抵抗を下
げるたであり、グレーディッド層15はエミッタ層14とベ
ース層６を、グレーディッド層12,13はエミッタ層14と
エミッタキャップ層11を、それぞれノッチ等を生じるこ
となくなめらかにつなぐためである。なお、ｎ−Al_xGa
_1-xAs層14は本来のエミッタ層である。

〔発明が解決しようとする課題〕

従来のHBTは以上のように構成されており、半絶縁性G
aAs基板９上にコレクタコンタクト層8,コレクタ層7,及
びベース層６を順に成長し、SiN膜３を形成した後、エ
ミッタ形成領域のSiN膜３をエッチングして、このエッ
チングにより露出したベース層６表面にエミッタ層５を
再成長させているため、上記のSiN膜３の形成工程及び
エッチング工程において大気に曝され汚染されたベース
層６の表面にエミッタ層５は再成長することとなり、ｐ
−ｎ接合界面であるベース層６とエミッタ層５との界面
には再結合中心等ができ易い。このためエミッタ・ベー
ス接合での再結合電流が多く、良好なｎ値及びβを得る
ことができない。

また、ベース層が薄く、ベース電極とエミッタ電極が
離れているので、ベース抵抗が高い。

ベース走行中の電子はドリフト電界で加速されるが、
ホットエレクトロンになっていないので、ベース走行時
間が長い、などの問題点があった。

この発明は上記のような問題点を解消するためになさ
れたもので、 第1,2の発明は、エミッタ・ベース間の再結合電流を
減少させ、ｎ値及びβの良好な値を得ることのできる半
導体装置を得ることを目的としている。

また、第３の発明は、ホットエレクトロンを利用して
ベース走行時間を短縮することができる半導体装置を得
ることを目的としている。

また、第４の発明は、外部ベース領域の層厚を厚くす
ることができるので、ベース抵抗を減少させることがで
きる半導体装置を得ることを目的としている。

また、第５の発明は、以上のような特徴を持つ半導体
装置を製造する方法を得ることを目的としている。

〔課題を解決するための手段〕 この発明（請求項１）に係る半導体装置は、コレクタ
層と、このコレクタ層上に形成されたベース層と、この
ベース層上に形成されたエミッタ層とを備えたヘテロバ
イポーラトランジスタである半導体装置において、上記
ベース層をベース上部層及びベース下部層からなるもの
とし、このベース上部層を、上記エミッタ層から上記ベ
ース層を通じて上記コレクタ層に電流が流れる動作領域
において上記ベース下部層の表層部分を厚さ100Å以下
エッチングすることにより露出したこのベース下部層の
表面上に再成長させたものとし、上記エミッタ層を上記
ベース上部層上に形成するようにしたものである。

また、この発明（請求項２）に係る半導体装置は、上
記の半導体装置（請求項１）において、上記ベース上部
層を、上記ベース下部層の表層部分のエッチングをMBE
装置内でのサーマルエッチングにより行った後、このサ
ーマルエッチングに続けて上記MBE装置内で成長させる
ようにしたものである。

また、この発明（請求項３）に係る半導体装置は、上記
の半導体装置（請求項１）において、上記ベース上部層
のバンドギャップを上記ベース下部層のバンドギャップ
以上かつ上記エミッタ層のバンドギャップ以下とし、上
記エミッタ層と上記ベース上部層との接合界面において
は、この接合界面近傍においてバンドギャップが漸次変
化し、この接合界面で伝導帯下端が滑らかに連続するよ
うにし、上記ベース上部層を、そのバンドギャップが上
記エミッタ層との界面から上記ベース下部層との界面に
向かって漸次小さくなっており、これにより生じるくく
りつけ電界によって伝導帯の電子が加速されるものと
し、上記ベース上部層と上記ベース下部層との接合界面
における伝導帯下端の接続を階段状として、この接合界
面においてこの伝導帯下端のノッチが生じるようにした
ものである。

また、この発明（請求項４）に係る半導体装置は、上
記の半導体装置（請求項１）において、上記ベース下部
層上にベース外部領域層を成長させ、所定の領域のこの
ベース外部領域層をエッチングして溝を形成し、この溝
の底面に上記ベース下部層表面を露出させ、この後この
溝の側面に絶縁膜からなるサイドウォールを形成し、こ
のサイドウォールをマスクとして上記ベース下部層の表
層部分を厚さ100Å以下エッチングすることにより露出
したこのベース下部層の表面上に、上記ベース上部層を
再成長させるようにしたものである。

また、この発明（請求項５）に係る半導体装置の製造
方法は、ヘテロバイポーラトランジスタである半導体装
置の製造方法において、半導体基板上に、コレクタ層，
第１ベース成長層を順に成長する工程と、この第１ベー
ス成長層上の全面にマスク層を形成した後、エミッタ層
を形成すべき領域のこのマスク層を除去する工程と、こ
のマスク層をマスクとして上記第１ベース成長層をこの
第１ベース成長層の厚さ以下の深さエッチングして、こ
の第１ベース成長層に溝を形成する工程と、この溝の側
面に絶縁膜からなるサイドウォールを形成する工程と、
上記マスク層及び上記サイドウォールをマスクとして、
上記溝の底に露出した上記第１ベース成長層を100Å以
下の厚さエッチングし、この溝内に第２ベース成長層を
成長し、さらにこの第２ベース成長層上にエミッタ層を
成長する工程とを含むものである。

〔作用〕

この発明（請求項１）に係る半導体装置では、ベース
層をベース上部層及びベース下部層からなるものとし、
動作領域において上記ベース下部層の表層部分を厚さ10
0Å以下エッチングすることにより露出したこのベース
下部層の表面上に上記ベース上部層を再成長させたか
ら、上記ベース上部層と上記ベース下部層との間の再成
長界面をｐ−ｎ接合界面ではなく、同一導電型の半導体
層間の界面とすることができ、エミッタ・ベース間の再
結合電流を減少させ、ｎ値及びβの良好な値を得ること
ができる。

また、この発明（請求項２）に係る半導体装置では、
上記の半導体装置（請求項１）において、上記ベース上
部層を、上記ベース下部層の表層部分のエッチングをMB
E装置内でのサーマルエッチングにより行った後、この
サーマルエッチングに続けて上記MBE装置内で成長させ
るようにしたから、このエッチングにより露出したベー
ス下部層の表面を大気に曝すことなくこの表面上に上記
ベース上部層を再成長させることができ、上記ベース上
部層と上記ベース下部層との間の再成長界面における再
結合中心の発生を防止することができるため、エミッタ
・ベース間の再結合電流を減少させ、ｎ値及びβの良好
な値を得ることができる。

また、この発明（請求項３）に係る半導体装置では、
上記の半導体装置（請求項１）において、上記ベース上
部層のバンドギャップを上記ベース下部層のバンドギャ
ップ以上かつ上記エミッタ層のバンドギャップ以下と
し、上記エミッタ層と上記ベース上部層との接合界面に
おいては、この接合界面近傍においてバンドギャップが
漸次変化し、この接合界面で伝導帯下端が滑らかに連続
するようにし、上記ベース上部層を、そのバンドギャッ
プが上記エミッタ層との界面から上記ベース下部層との
界面に向かって漸次小さくなるようにし、これにより生
じるくくりつけ電界によって伝導帯の電子が加速される
ようにし、上記ベース上部層と上記ベース下部層との接
合界面における伝導帯下端の接続を階段状として、この
接合界面において伝導帯下端のノッチが生じるようにし
たから、このノッチを越えた電子は高い運動エネルギー
をもつのでホットエレクトロンとなり、このホットエレ
クトロンを利用してベース走行時間を短縮することがで
きる。

また、この発明（請求項４）に係る半導体装置では、
上記の半導体装置（請求項１）において、上記ベース下
部層上にベース外部領域層を成長させ、所定の領域のこ
のベース外部領域層をエッチングして溝を形成し、この
溝の底面に上記ベース下部層表面を露出させ、この後こ
の溝の側面に絶縁膜からなるサイドウォールを形成し、
このサイドウォールをマスクとして上記ベース下部層の
表層部分を厚さ100Å以下エッチングすることにより露
出したこのベース下部層の表面上に、上記ベース上部層
を再成長させるようにしたから、ベース層の外部ベース
領域を上記ベース下部層及び上記ベース外部領域層を積
層したものとすることができ、この外部ベース領域のベ
ース層厚を厚くすることができ、ベース抵抗を減少させ
ることができる。

また、この発明（請求項５）に係る半導体装置の製造
方法では、ヘテロバイポーラトランジスタである半導体
装置の製造方法において、第１ベース成長層上の全面に
マスク層を形成した後、エミッタ層を形成すべき領域の
このマスク層を除去し、このマスク層をマスクとして上
記第１ベース成長層をこの第１ベース成長層の厚さ以下
の深さエッチングして、この第１ベース成長層に溝を形
成し、この溝の側面に絶縁膜からなるサイドウォールを
形成した後、上記マスク層及び上記サイドウォールをマ
スクとして、上記溝の底に露出した上記第１ベース成長
層を100Å以下の厚さエッチングし、この溝内に第２ベ
ース成長層を成長し、さらにこの第２ベース成長層上に
エミッタ層を成長させているから、上記ベース上部層と
上記ベース下部層との間の再成長界面をｐ−ｎ接合界面
ではなく、同一導電型の半導体層間の界面とすることが
でき、また、ベース層の外部ベース領域を上記ベース下
部層及び上記ベース外部領域層を積層したものとするこ
とができ、この外部ベース領域のベース層厚を厚くする
ことができる。これにより、エミッタ・ベース間の再結
合電流が抑制され、良好なｎ値及びβの値を有し、さら
にベース抵抗の低減されたHBTを得ることができる。

〔実施例〕

以下この発明の実施例を図について説明する。

第１図に本発明の一実施例によるHBTの断面図を示
す。

第１図において、21はAuGe系合金からなるエミッタ電
極、22はAuZn系合金からなるベース電極、23は厚さ500
ÅのSiN膜、24はAuGe系合金からなるコレクタ電極、25
は５層のエピタキシャル層からなるエミッタ層である。
このエミッタ層25を構成する５層のエピタキシャル層の
詳細は、第６図に示したものと同じである。また、26は
再成長によって形成された第２ベース成長層（ベース上
部層）で、p⁺−Al_xGa_1-xAs（ｘ＝０→0.1,厚み200Å，
濃度１×10¹⁹／cm³）である。27は４層のエピタキシャ
ル層からなる第１ベース成長層、28はｎ−GaAs（5000
Å,5×10¹⁶／cm³）からなるコレクタ層、29はn⁺−GaAs
（5000Å,5×10¹⁸／cm³）からなるコレクタコンタクト
層、30は半絶縁性GaAs基板である。31はSiOによって形
成されたサイドウォールである。

第２図に第１ベース成長層27の詳細を示す。図におい
て、41はp⁺−In_0.5Ga_0.5As（300Å,5×10¹⁹／cm³）から
なるベースコンタクト層、42はp⁺−In_xGa_1-xAs（ｘ＝０
→0.5,300Å,5×10¹⁹／cm³）からなるグレーディッド
層、43はp⁺−GaAs層（1000Å,2×10¹⁹／cm³）、44はp⁺
−In_0.1Ga_0.9Asベース下部層（500Å,2×10¹⁹／cm³）で
ある。また、51はベースコンタクト層41,グレーディッ
ド層42、p⁺−GaAs層43からなるベース外部領域層であ
る。

動作領域60のベース層は、上記ベース下部層44と上記
ベース上部層26とを積層したものとなっており、このベ
ース上部層26のバンドギャップはベース下部層44とエミ
ッタ層25のバンドギャップの中間の値に設定されてお
り、エミッタ層25とベース上部層26の接合界面は、エミ
ッタ層25の最下層15とベース上部層26を前述のようなグ
レーディッド層とすることによってノッチ等がないよう
になめらかにつなぎ、またベース上部層26を前述のよう
なグレーディッド層とすることによりこの層中の電子が
ベース下部層44に向かって電子がくくりつけ電界によっ
て加速される構造とし、さらにベース上部層26とベース
下部層44との接合におけるバンド構造をアブラプト（階
段状）として、ノッチを設けるようにしたものである。

次に、本実施例によるHBTの製造方法について説明す
る。

まず、第３図（ａ）に示すように、半絶縁性GaAs基板
30上にn⁺−GaAsコレクタコンタクト層29,n−GaAsコレク
タ層28,及び第１ベース成長層27を順にエピタキシャル
成長させ、この後SiN膜23を全面に500Å厚に積層し、さ
らにベース上部層26,エミッタ層25を再成長させる領域
に窓あけを行う（幅約１μｍ）。この窓あけはRIEで行
う。

次に、第３図（ｂ）に示すように、SiN膜23をマスク
として第１ベース成長層27をドライエッチングする。こ
の際エピタキシャル層41,42,43からなるベース外部領域
層51をエッチングし、p⁺−In_0.1Ga_0.9Asベース下部層44
が面出しされたところでエッチングを止める。これは、
p⁺−GaAs層43だけをエッチングし、p⁺−In_0.1Ga_0.9Asベ
ース下部層44をエッチングしない条件で、ドライエッチ
ングを行うことにより可能である。

次に、第３図（ｃ）に示すように、エッチングした溝
にサイドウォール31を形成する。サイドウォール31は、
SiOを全面に形成し、SiN膜23をエッチングせずSiOだけ
をエッチングする条件でSiOをエッチングして形成す
る。

次に、第３図（ｄ）に示すように、MBE装置内でベー
ス下部層44の表層をサーマルエッチングにより100Å以
下の厚さエッチングする。その後、全面にp⁺−Al_xGa_1-x
As第２ベース成長層（ベース上部層）26とエミッタ層25
をMBE装置から出さずに成長する。

次に、第３図（ｅ）に示すように、蒸着リフトオフ法
により、エミッタ電極21を形成し、このエミッタ電極21
をマスクにして、エミッタ層25とp⁺−Al_xGa_1-xAs第２ベ
ース成長層（ベース上部層）26をドライエッチングす
る。

次に、第３図（ｆ）に示すように、SiN膜23にRIEを穴
あけして蒸着リフトオフ法によってベース電極22を形成
し、コレクタコンタクト層29までウエットエッチングし
て、やはり蒸着リフトオフ法でコレクタ電極24を形成す
る。

このように、ベース上部層44の表層のサーマルエッチ
ング後に、ウエハをMBE装置から外に出さずにベース上
部層26とエミッタ層25を連続的に再成長してやることに
よって、この再成長界面が大気に曝されて汚染されるこ
とを防止でき、この界面における再結合中心の発生を抑
制することができる。さらに、この再成長界面はｐ−ｎ
接合面ではなく、ｐ型層の間の界面となっている。これ
により、前述の従来のHBTのように、大気に曝されたｐ
型のベース層の表面にｎ型のエミッタ層を再成長させる
ものと比較して、エミッタ・ベース間の再結合電流を低
減でき、エミッタ・ベース接合の優れたｎ値及びHBTを
作製したときの優れたβが得られる。

次に、本実施例における作用，効果について説明す
る。ベース層中に入った電子はまずグレーディッド層で
あるp⁺−Al_xGa_1-xAsベース上部層26で加速され、その後
このp⁺−Al_xGa_1-xAsベース上部層26とp⁺−In_0.1Ga_0.9As
ベース下部層44の間にできたノッチ（伝導帯下端の谷及
び突起）を越えねばならない。ノッチを越えられた電子
は高い運動エネルギーをもっているので、ホットエレク
トロンとなる。よってベース走行時間を短縮することが
できる。

ベース層のバンド構造を第４図に示す。

グレーディッド層であるp⁺−Al_xGa_1-xAsベース上部層
26によって、電子は最初の段階で加速されるので、従来
のエミッタ・ベース接合をアブラプト（階段状）にした
HBTに比較してノッチ越えられる電子は多く、電流増幅
率βを劣化させずにベース走行時間の短縮をはかること
ができる。

また、第１ベース成長層27の上層部分であるベース外
部領域層51を動作領域60においてエッチングし、この領
域にp⁺−Al_xGa_1-xAsベース上部層26を再成長することに
よって、動作領域60のベース層厚を薄く（700Å）、ベ
ース外部領域61のベース層厚を厚く（2100Å）できるの
で、ベース外部領域61のベースのエピ抵抗が下がる。さ
らに、ベース外部領域61のベース層の表面には高濃度の
p⁺−In_0.5Ga_0.5Asベースコンタクト層41を設けているの
でコンタクト抵抗も下げられる。よってトータルのベー
ス抵抗が下がる。

なお、上記実施例では、シュードモルフィク系のHBT
について述べたが、InP基板を用いたInP系のHBTに用い
ることもでき、そのプロセスフローは上記実施例と同様
である。

また、本発明はSi系のHBTにも適用できるものであ
り、そのプロセスフローは半絶縁性基板がない点を除け
ば上記実施例と同様である。

〔発明の効果〕

以上のように、この発明（請求項１）に係る半導体装
置によれば、ベース層をベース上部層及びベース下部層
からなるものとし、動作領域において上記ベース下部層
の表層部分を厚さ100Å以下エッチングすることにより
露出したこのベース下部層の表面上に上記ベース上部層
を再成長させたので、エミッタ・ベース間の再結合電流
を減少させ、ｎ値及びβの良好な値を得ることができ
る。

また、この発明（請求項２）に係る半導体装置によれ
ば、上記の半導体装置（請求項１）において、上記ベー
ス上部層を、上記ベース下部層の表層部分のエッチング
をMBE装置内でのサーマルエッチングにより行った後、
このサーマルエッチングに続けて上記MBE装置内で成長
させるようにしたので、上記ベース上部層と上記ベース
下部層との間の再成長界面における再結合中心の発生を
防止することができ、エミッタ・ベース間の再結合電流
を減少させ、ｎ値及びβの良好な値を得ることができ
る。

また、この発明（請求項３）に係る半導体装置によれ
ば、上記の半導体装置（請求項１）において、上記ベー
ス上部層のバンドギャップを上記ベース下部層のバンド
ギャップ以上かつ上記エミッタ層のバンドギャップ以下
とし、上記エミッタ層と上記ベース上部層との接合界面
においては、この接合界面近傍においてバンドギャップ
が漸次変化し、この接合界面で伝導帯下端が滑らかに連
続するようにし、上記ベース上部層を、そのバンドギャ
ップが上記エミッタ層との界面から上記ベース下部層と
の界面に向かって漸次小さくなるようにし、これにより
生じるくくりつけ電界によって伝導帯の電子が加速され
るようにし、上記ベース上部層と上記ベース下部層との
接合界面における伝導帯下端の接続を階段状として、こ
の接合界面においてこの伝導帯下端のノッチが生じるよ
うにしたので、このノッチを越えたホットエレクトロン
を利用してベース走行時間を短縮することができる。

また、この発明（請求項４）に係る半導体装置によれ
ば、上記の半導体装置（請求項１）において、上記ベー
ス下部層上にベース外部領域層を成長させ、所定の領域
のこのベース外部領域層をエッチングして溝を形成し、
この溝の底面に上記ベース下部層表面を露出させ、この
後この溝の側面に絶縁膜からなるサイドウォールを形成
し、このサイドウォールをマスクとして上記ベース下部
層の表層部分を厚さ100Å以下エッチングすることによ
り露出したこのベース下部層の表面上に、上記ベース上
部層を再成長させるようにしたので、ベース外部領域の
ベース層厚を厚くすることができ、ベース抵抗を減少さ
せることができる。

また、この発明（請求項５）に係る半導体装置の製造
方法によれば、ヘテロバイポーラトランジスタである半
導体装置の製造方法において、第１ベース成長層上の全
面にマスク層を形成した後、エミッタ層を形成すべき領
域のこのマスク層を除去し、このマスク層をマスクとし
て上記第１ベース成長層をこの第１ベース成長層の厚さ
以下の深さエッチングして、この第１ベース成長層に溝
を形成し、この溝の側面に絶縁膜からなるサイドウォー
ルを形成した後、上記マスク層及び上記サイドウォール
をマスクとして、上記溝の底に露出した上記第１ベース
成長層を100Å以下の厚さエッチングし、この溝内に第
２ベース成長層を成長し、さらにこの第２ベース成長層
上にエミッタ層を成長させているので、エミッタ・ベー
ス間の再結合電流が抑制され、良好なｎ値及びβの値を
有し、さらにベース抵抗の低減されたHBTを得ることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるHBTの断面図、第２
図はベース層27の詳細なエピ構造を示す図、第３図はこ
の発明の一実施例によるHBTのプロセスフロー図、第４
図は本来のベース層（26および41）のバンド構造を示す
図、第５図は従来例によるHBTの断面図、第６図はエミ
ッタ層５及び25の詳細なエピ構造を示す図である。 図において、21はエミッタ電極、22はベース電極、23は
SiN膜、24はコレクタ電極、25はエミッタ層、26は第２
ベース成長層（p⁺−Al_xGa_1-xAsベース上部層）、27は第
１ベース成長層、28はコレクタ層、29はコレクタコンタ
クト層、30は半絶縁性GaAs基板、31はサイドウォール、
41はベースコンタクト層、42はp⁺−In_xGa_1-xAsグレーデ
ィッド層、43はp⁺−GaAs層、44はp⁺−In_0.1Ga_0.9Asベー
ス下部層、51はベース外部領域層、60は動作領域、61は
ベース外部領域である。 なお図中同一符号は同一又は相当部分を示す。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】コレクタ層と、該コレクタ層上に形成され
   たベース層と、該ベース層上に形成されたエミッタ層と
   を備えたヘテロバイポーラトランジスタである半導体装
   置において、 上記ベース層は、ベース上部層及びベース下部層からな
   るものであり、 該ベース上部層は、上記エミッタ層から上記ベース層を
   通じて上記コレクタ層に電流が流れる動作領域におい
   て、上記ベース下部層の表層部分を厚さ100Å以下エッ
   チングすることにより露出した該ベース下部層の表面上
   に再成長させたものであり、 上記エミッタ層は、上記ベース上部層上に形成されたも
   のであることを特徴とする半導体装置。
2. 【請求項２】上記ベース上部層は、上記ベース下部層の
   表層部分のエッチングをMBE装置内でサーマルエッチン
   グにより行った後、該サーマルエッチングに続けて上記
   MBE装置内で成長させたものであることを特徴とする請
   求項１記載の半導体装置。
3. 【請求項３】上記ベース上部層のバンドギャップは、上
   記ベース下部層のバンドギャップ以上、かつ上記エミッ
   タ層のバンドギャップ以下であり、 上記エミッタ層と上記ベース上部層との接合界面におい
   ては、該接合界面近傍においてバンドギャップが漸次変
   化し、該接合界面で伝導帯下端が滑らかに連続してお
   り、 上記ベース上部層は、そのバンドギャップが上記エミッ
   タ層との界面から上記ベース下部層との界面に向かって
   漸次小さくなっており、これにより生じるくくりつけ電
   界によって伝導帯の電子が加速されるものであり、 上記ベース上部層と上記ベース下部層との接合界面にお
   ける伝導帯下端の接続を階段状として、該接合界面にお
   いて伝導帯下端のノッチが生じるようにしたことを特徴
   とする請求項１記載の半導体装置。
4. 【請求項４】上記ベース上部層は、上記ベース下部層上
   にベース外部領域層を成長させ、所定の領域の該ベース
   外部領域層をエッチングして溝を形成し、該溝の底面に
   上記ベース下部層表面を露出させ、この後該溝の側面に
   絶縁膜からなるサイドウォールを形成し、該サイドウォ
   ールをマスクとして上記ベース下部層の表層部分を厚さ
   100Å以下エッチングすることにより露出した該ベース
   下部層の表面上に再成長させたものであることを特徴と
   する請求項１記載の半導体装置。
5. 【請求項５】ヘテロバイポーラトランジスタである半導
   体装置の製造方法において、半導体基板上に、コレクタ
   層，第１ベース成長層を順に成長する工程と、 該第１ベース成長層上の全面にマスク層を形成した後、
   エミッタ層を形成すべき領域の該マスク層を除去する工
   程と、 該マスク層をマスクとして上記第１ベース成長層を該第
   １ベース成長層の厚さ以下の深さエッチングして、該第
   １ベース成長層に溝を形成する工程と、 上記溝の側面にサイドウォールを形成する工程と、 上記マスク層及び上記サイドウォールをマスクとして、
   上記溝の底に露出した上記第１ベース成長層を100Å以
   下の厚さエッチングし、該溝内に第２ベース成長層を成
   長し、さらに該第２ベース成長層上にエミッタ層を成長
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。